KR102316876B1 - 윤곽이 드러난 도핑을 가지는 반도체 웨이퍼 및 웨이퍼들의 제조 방법과, 드리프트 표면 및 백면과 같은 윤곽이 드러난 필드를 가지는 태양전지 성분들의 제조 방법 - Google Patents

윤곽이 드러난 도핑을 가지는 반도체 웨이퍼 및 웨이퍼들의 제조 방법과, 드리프트 표면 및 백면과 같은 윤곽이 드러난 필드를 가지는 태양전지 성분들의 제조 방법 Download PDF

Info

Publication number
KR102316876B1
KR102316876B1 KR1020177023916A KR20177023916A KR102316876B1 KR 102316876 B1 KR102316876 B1 KR 102316876B1 KR 1020177023916 A KR1020177023916 A KR 1020177023916A KR 20177023916 A KR20177023916 A KR 20177023916A KR 102316876 B1 KR102316876 B1 KR 102316876B1
Authority
KR
South Korea
Prior art keywords
dopant
wafer
delete delete
concentration
mold
Prior art date
Application number
KR1020177023916A
Other languages
English (en)
Other versions
KR20170108107A (ko
Inventor
랄프 조닉
브라이언 디. 케르난
스테펜 지. 디. 허델슨
아담 엠. 로렌즈
임마누엘 엠. 작스
Original Assignee
1366 테크놀로지 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 1366 테크놀로지 인코포레이티드 filed Critical 1366 테크놀로지 인코포레이티드
Publication of KR20170108107A publication Critical patent/KR20170108107A/ko
Application granted granted Critical
Publication of KR102316876B1 publication Critical patent/KR102316876B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B11/00—Single-crystal growth by normal freezing or freezing under temperature gradient, e.g. Bridgman-Stockbarger method
    • C30B11/002—Crucibles or containers for supporting the melt
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B19/00—Liquid-phase epitaxial-layer growth
    • C30B19/12—Liquid-phase epitaxial-layer growth characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B28/00—Production of homogeneous polycrystalline material with defined structure
    • C30B28/04—Production of homogeneous polycrystalline material with defined structure from liquids
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B31/00—Diffusion or doping processes for single crystals or homogeneous polycrystalline material with defined structure; Apparatus therefor
    • C30B31/02—Diffusion or doping processes for single crystals or homogeneous polycrystalline material with defined structure; Apparatus therefor by contacting with diffusion materials in the solid state
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B31/00—Diffusion or doping processes for single crystals or homogeneous polycrystalline material with defined structure; Apparatus therefor
    • C30B31/04—Diffusion or doping processes for single crystals or homogeneous polycrystalline material with defined structure; Apparatus therefor by contacting with diffusion materials in the liquid state
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B35/00—Apparatus not otherwise provided for, specially adapted for the growth, production or after-treatment of single crystals or of a homogeneous polycrystalline material with defined structure
    • C30B35/002—Crucibles or containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0216—Coatings
    • H01L31/02161—Coatings for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/02167—Coatings for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425—Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264—Inorganic materials
    • H01L31/028—Inorganic materials including, apart from doping material or other impurities, only elements of Group IV of the Periodic Table
    • H01L31/0288—Inorganic materials including, apart from doping material or other impurities, only elements of Group IV of the Periodic Table characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264—Inorganic materials
    • H01L31/0304—Inorganic materials including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L31/03046—Inorganic materials including, apart from doping materials or other impurities, only AIIIBV compounds including ternary or quaternary compounds, e.g. GaAlAs, InGaAs, InGaAsP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/042—PV modules or arrays of single PV cells
    • H01L31/048—Encapsulation of modules
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/054—Optical elements directly associated or integrated with the PV cell, e.g. light-reflecting means or light-concentrating means
    • H01L31/056—Optical elements directly associated or integrated with the PV cell, e.g. light-reflecting means or light-concentrating means the light-reflecting means being of the back surface reflector [BSR] type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/068—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
    • H01L31/182—Special manufacturing methods for polycrystalline Si, e.g. Si ribbon, poly Si ingots, thin films of polycrystalline Si
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/52—PV systems with concentrators
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/544—Solar cells from Group III-V materials
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/546—Polycrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electromagnetism (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Sustainable Energy (AREA)
  • Inorganic Chemistry (AREA)
  • Photovoltaic Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Silicon Compounds (AREA)

Abstract

본 발명의 반도체 웨이퍼는 도펀트를 함유하는 몰드 상에 형성된다. 도펀트는 몰드에 인접한 용융 구역을 도핑한다. 용융 벌크에서보다 높은 도펀트 농도가 존재한다. 웨이퍼는 응고하기 시작한다. 도펀트는 고체 반도체에서는 빈약하게 확산된다. 웨이퍼가 응고하기 시작한 후에는, 도펀트가 융성물로 들어갈 수 없다. 그 후, 웨이퍼 표면들에 인접한 융성물에서의 도펀트의 농도는 웨이퍼가 형성되기 시작하는 곳에 존재하는 것보다 적다. 도펀트 농도가 시간이 지남에 따라 줄어즈는 용융 구역으로부터 새로운 웨이퍼 구역들이 성장한다. 이는 몰드에 인접한 곳에서의 농도가 더 높은, 웨이퍼에서의 도펀트 구배를 확립한다. 이러한 구배는 필요에 맞추어 만들어질 수 있다. 구배는 드리프트 또는 백면 필드로서 기능을 할 수 있는 필드를 생기게 한다. 태양 에너지 수집기는 오픈 그리드 전도체를 가질 수 있고, 고유의 백면 필드에 의해 가능하게 되는, 백면상에 더 양호한 광학 반사기들을 가질 수 있다.

Description

윤곽이 드러난 도핑을 가지는 반도체 웨이퍼 및 웨이퍼들의 제조 방법과, 드리프트 표면 및 백면과 같은 윤곽이 드러난 필드를 가지는 태양전지 성분들의 제조 방법
본 명세서는 국제 출원일이 2015년 10월 14일이고 본 명세서에 의해 그 우선권의 이익이 주장되며, 제목이 METHODS FOR CREATING A SEMICONDUCTOR WAFER HAVING PROFILED DOPING AND WAFERS AND SOLAR CELL COMPONENTS HAVING A PROFILED FILED, SUCH AS DRIFT AND BACK SURFACE인, 35 U.S.C. §371에 의한 특허 협력 조약 출원 번호 PCT/US2015/055,460호의 미국 국내 단계 출원이다. 본 PCT 출원은 전문이 본 명세서에 참조로 통합되어 있고, 미국 매사추세츠주(MA) 베드포드(Bedford) 소재의 1366 테크놀로지사가 출원인이며, 발명자인 Ralf Jonczyk 등에 의해 "METHODS OF CREATING A SEMICONDUCTOR WAFER HAVING A DRIFT FIELD WITH PROFILED DOPING AND WAFERS HAVING A PROFILED DRIFT FIELD"라는 제목으로 2015년 1월 26일에 출원된 미국 가출원 62/107,711에 대한 이익과 우선권을 주장한다. 또한, 본 발명은 전문이 본 명세서에 참조로 통합되어 있고, 미국 매사추세츠주 베드포드 소재의 1366 테크놀로지사가 출원인이며, 발명자인 Ralf Jonczyk 등에 의해 "METHODS FOR CREATING A SEMICONDUCTOR WAFER HAVING PROFILED DOPING AND WAFERS AND SOLAR CELL COMPONENTS HAVING A PROFILED FIELD, SUCH AS DRIFT AND BACK SURFACE"라는 제목으로 2015년 10월 8일에 출원된 미국 가출원 62/239,115의 우선권을 주장한다.
반도체 웨이퍼는, 일반적으로 전문이 본 명세서에 참조로 통합되어 있고, Sachs 등에 의해 "METHODS FOR EFFICIENTLY MAKING THIN SEMICONDUCTOR BODIES FROM MOLTEN MATERIAL FOR SOLAR CELLS AND THE LIKE"라는 제목으로 2012년 10월 23일 발표된 미국 특허 8,293,009호에 개시된 기술들을 사용하여, 반도체 융성물(melt)로부터 직접 형성될 수 있다.
기존의 태양 에너지 수집기는, 예컨대 격자 정공(lattice hole)들과 같은 다수 캐리어가 존재하는 비교적 더 두꺼운 부분과, 반대 타입의 캐리어, 이 경우 전자가 다수 캐리어인 훨씬 더 얇은 섹션(section)을 가지는 반도체 웨이퍼들로 구성된다. 이러한 2개의 부분은 p/n 접합이라고 부르는 곳에서 만난다. 두께가 180미크론인 업계 표준 웨이퍼에서는, p타입 부분이 두께가 180미크론이고, n타입 부분은 두께가 약 0.5미크론이다. 그러한 기존 웨이퍼들에서는, 붕소로 도핑된 실리콘 웨이퍼와 같은 p타입 웨이퍼에서는 억셉터(정공)들로 도핑된 p타입 부분과 같이 웨이퍼의 더 두꺼운 부분 전체에 걸쳐 도핑이 균일하다. 그러한 수집기(collector)에서는, 소수 전하 캐리어들이 본질적으로 랜덤한(random) 방식으로 자유롭게 움직여서, 그것들의 발생점으로부터 랜덤하게 확산한다(각각의 부분에서, 하지만 이 경우 주된 관심 부분은 더 두꺼운 부분이 있는 곳). 일부 소수 캐리어들은 몇몇 다른 방향들에서 p/n 접합 수집(collection) 구역 쪽으로 갈 수 있다. 그러한 상황은 효율이 결여된다. p/n 접합 수집 구역 쪽으로 소수 전자 캐리어를 모는 전기장을 확립하는 것이 같은 다른 것들이 효율을 증가시킨다는 것이 알려져 있다. 그러한 전기장은 p/n 접합 쪽으로 향한다고 말해지고, 발생된 소수 전하 캐리어들이 우선적으로 p/n 접합 수집 구역 쪽으로 움직이게 한다. 이러한 방향 특이성(directional preference)은 태양전지의 수집 효율을 증가시킨다. 이러한 효과는 두꺼운 잉곳(ingot)들이나 브릭(brick)들로부터 웨이퍼들을 얇게 잘라내기 위해 사용된 임의의 기존 용해 응고에 의해 달성될 수 없다고 생각된다. 그러한 필드는 때때로 드리프트 필드라고 불린다.
웨이퍼에서 전기적 드리프트 필드를 생성하려는 알려진 시도는, 수집 p/n 접합 쪽으로 향하는 전기장을 확립한 도핑의 구배(gradient)를 확립하였다. 이러한 알려진 일(work)은 "Method for the production of crystalline silicon foils"라는 제목으로 WO2005122287A1으로 발표된 PCT 출원 번호 PCT/NL2005/000422에서 설명된다. 이러한 특허 출원은 Stichting Energie에 양도되었고, 그 일은 이후 Stichting 일이라고 불린다. 이러한 Stichting 일은 상당한 부정적인 효과를 가졌다. 주된 반도체 물질은 실리콘이었고, 그 도펀트는 갈륨이었다. 도핑 레벨의 프로파일은 용융체의 신속한 냉각에 의해 생성되었고, 이 경우 처음의 신속한 냉각은 처음에 응고된 표면에서 손상된 편석을 생기게 하였으며, 냉각이 느려질 때 갈륨이 그 후 나중에 응고된 표면으로부터 우선적으로 떨어져 나가는데, 이는 갈륨의 상당한 평형 편석 계수(equilibrium segregation coefficient)(대략 0.008)로 인한 것이다. 손상된 편석은 갈륨 불순물의 실제 편석 계수가 평형 편석 계수보다 10배보다 더 크게 되도록, 냉각이 충분히 빨리 일어난다는 것을 의미한다. 편석 계수가 1이라는 것은 액체상과 고체상 사이에 편석 선호도가 없다는 것을 가리키고, 이는 편석 계수에 관한 최대값을 나타낸다. 평형 계수가 0.8인 붕소와 같은 약하게 편석되는 도펀트의 경우에는, 손상 메커니즘으로부터 증가하는 최대값이 오로지 1.25배가 된다.
이러한 신속한 냉각의 필연적인 결과는 Stichting 특허 출원에서는 언급되고 있지 않지만, 그것은 당업자에게는 명백한 사실이다. 용융 물질 내의 금속성 불순물은 또한, 크고 용납하기 어려운 정도까지, 처음에 신속하게 냉각되고 응고된 반도체 결정의 고형물(solid)로 반드시 통합된다. Stichting 일 방법은 비교적 상당한(수치상으로는 매우 작은) 갈륨의 편석 계수를 이용함으로써 농도에 있어서의 구배를 달성한다. 하지만, 금속성 불순물은 또한 비교적 상당한(수치상으로는 매우 작은) 편석 계수들을 가지고 있고, 사용 가능한 도핑 프로파일을 제공하기에 충분한 정도까지 갈륨이 존재하는 경우에는 임의의 금속성 불순물이 또한 높고 따라서 용납할 수 없는 정도까지 응고된 결정에 존재하게 되는 것이 또한 필수적이 된다. 그러므로 비록 도핑 프로파일이 Stichting 방법에 의해 생성되더라도, 평형 편석에 대해 적어도 10배 더 높은 금속 함유량의 정도까지 불순물을 가지는 임의의 형성된 몸체가 태양 에너지 수집을 위해 실제적으로 유용하지 않게 된다.
약간 다르게 진술하면, 웨이퍼의 한 부분으로부터 또 다른 부분까지 도핑시, 10배의 차이(10배)를 달성하기 위해서는, 본질적으로 Stichting 방법이 더 낮은 도핑의 구역에서 존재하게 되는 것보다 더 높은 도핑의 구역에서, 이러한 동일한 요인(factor), 즉 10배 더 많은 금속을 가지게 된다. 당업자라면 그러한 높은 금속 함유량(그리고 또한, 그러한 변하는 금속 함유량(또는 다른 불순물))이 심한 해로운 결과를 가진다는 것을 안다. 예컨대, 소수 캐리어 수명은 이들 불순물이 없을 경우에서의 수명보다는 더 낮게 된다. 그러한 더 낮은 수명은 더 높은 수명을 갖는 것보다 덜하게 전지가 역할을 수행하게 한다.
가정적이지만 이치에 맞는 경우가 그러한 문제들을 예시한다. 예를 들면 철(Fe)과 같이, 평형 편석 계수 k가 10-6인 1ppm의 금속이 융성물에 존재하는 경우를 고려한다. Stichting 방법의 경우, 이는 웨이퍼에서 금속이 5×1011atoms/㎤만큼 존재하게 한다. 이는 16.4%의 효율을 초래하는 약 7㎲인 소수 캐리어 수명을 가져온다.
알려진 태양 에너지 수집기에서 사용된 웨이퍼들에 부과된 또 다른 종류의 필드는 BSF(back surface field)라고 부른다. 기존의 전지들은 종종 BSF를 가진다. 이러한 필드는 유효(effective) 뒷면(back-surface) 재결합 속도를 낮추고, 소수 캐리어들의 수집 확률을 향상시킨다. 이를 달성하는 전형적인 방식은 처리하는 동안에 뒷면에 알루미늄 또는 알루미늄 합금의 얇은 층을 제공하는 것이다. 알루미늄의 적용은 결점을 가진다. 첫 번째로는, 그것이 처리시 독립된 단계이어서, 만약 어떠한 알루미늄층도 요구되지 않는다면 존재하지 않게 되는 복잡함을 추가한다는 점이다. 두 번째로는 알루미늄이 긴 파장을 갖는 광의 다소 약한 반사재라는 점이다. 그러므로 알루미늄 뒷면 층이 존재할 때에는, 비교적 많은 양의 그러한 긴 파장의 광이 반사되지 않고, 잃어버려진다. 반사를 할 수 있는 것이 유익하게 되고 따라서 그러한 긴 파장의 광 일부 또는 전부를 포획할 수 있는 것이 유익하게 된다. (설명 측면으로서, BSF 논의는 반발 작용(repulsion)을 수반하거나, 2개의 전반적으로 상이한 존재물들, 즉 소수 캐리어들은 BSF에 의해 뒷면으로부터 멀어지게 몰아진다는 점이 주목되어야 한다. 어떤 광자들은 뒷면으로부터 적당히 반사되지 않는데, 이는 그것들이 흡수되거나, 적어도 BSF를 생기게 하는 알루미늄층에 의해 반사되지 않기 때문이다.)
그러므로 소수 전하 캐리어들(주로 웨이퍼의 더 두꺼운 부분에서의)을 수집 p/n 접합으로 몰기 위해 한 방향으로 전기장을 확립하기 위한 수단을 가지는 반도체 웨이퍼들에 관한 필요성이 존재한다. 우수한 전기적 특성들과 용납 가능하게 낮은 레벨을 갖는 불순물을 가지는 웨이퍼들에 관한 추가 필요성이 존재한다. 또한, 상당한 편석 계수를 가지지 않는 도펀트들에 의해 도핑된 웨이퍼들에 관한 필요성이 존재한다. p타입 반도체와, 또한 n타입 반도체의 도펀트의 윤곽이 그려진(dopant-profiled) 웨이퍼들에 관한 필요성도 존재한다. 그러한 웨이퍼들을 제조하는 방법에 대한 필요성도 존재한다. 태양 에너지 수집기와 그러한 웨이퍼들을 통합하는 태양 에너지 패널(panel)들에 관한 필요성도 존재한다.
그러한 목적을 위해 전용된 처리 단계를 필요로 하지 않고, 또한 뒷면에서 광학적으로 반사성이 빈약한 알루미늄층을 필요로 하지 않으면서 BSF가 확립될 수 있는 태양전지들에서 사용하기 위한 웨이퍼들에 대한 필요성이 또한 존재한다. 긴 파장을 갖는 비교적 많은 양의 광이 반사와 따라서 웨이퍼와 전지 내에서의 광의 포획을 가능하게 하기 위해 구성될 수 있는 웨이퍼에 대한 추가 필요성이 존재한다.
그러므로 본 발명의 목적은 소수 전하 캐리어들을 수집 p/n 접합으로 몰기 위해 하나의 방향으로 전기장을 확립하기 위한 수단을 가지는 반도체 웨이퍼들을 포함한다. 또 다른 목적은 우수한 전기적 특성과 비교적 낮은 레벨의 불순물을 갖는 웨이퍼들을 포함한다. 또 다른 목적은 상당한 편석 계수를 가지지 않는 도펀트들에 의해 도핑된 웨이퍼들이다. 또 다른 목적은 p타입 반도체, 그리고 n타입 반도체의 도펀트의 윤곽이 그려진(dopant profiled) 웨이퍼들을 포함한다. 또 다른 목적은 알루미늄 뒷면을 가지지 않는 BSF를 가지는 웨이퍼이다. 또 다른 목적은 임의의 그리고 모든 그러한 웨이퍼를 만드는 방법이다. 또 다른 목적은 그러한 드리프트 필드 또는 BSF 또는 둘 다를 가지는 웨이퍼들을 통합하는 태양전지이다. 또 다른 목적은 알루미늄 BSF 평면(plane)들을 갖는 전지들이 하는 것보다 긴 파장을 갖는 광을 수집하는 데 있어서 더 높은 효율을 가지는 태양전지이다.
몇몇 방식으로 도펀트가 제공되는 웨이퍼가 몰드 상에 형성된다. 예컨대, 그러한 몰드는 도펀트를 담고 있는 코팅을 가질 수 있다. 실리콘을 사용하는 p타입 웨이퍼를 생성하기 위해서는, 여분의 전자 억셉터를 제공하는 도펀트가 붕소일 수 있다. 몰드가 뜨거워질 때, 도펀트는 융성물에 들어가서(몇몇 가능한 양상에 의해), 인접하는 구역에서 대부분의 융성물에서의 도펀트의 농도에 비해 도펀트(붕소와 같은)의 농도가 비교적 더 높도록, 몰드에 바로 인접한 융성물의 구역을 도핑한다. 매우 짧은 시간 내에서, 반도체 웨이퍼는 몰드의 표면상에서 응고하기 시작한다. 붕소와 같은 도펀트는 고체 실리콘에서 상당히 확산되지 않는다. 그러므로 고체 웨이퍼가 형성된 후에, 도펀트는 몰드로부터 융성물에 더 이상 들어갈 수 없는데, 이는 몰드 표면상의 고체 실리콘이 붕소 도펀트 확산 장벽으로서 작용하기 때문이다. 그 때 그리고 그 후, 웨이퍼의 성장 표면에 인접한 융성물의 구역에서 붕소 도펀트의 농도는 웨이퍼가 처음에 형성하기 시작하는 융성물의 구역에서 존재한 농도보다 작게 된다. 웨이퍼가 계속해서 성장함에 따라, 웨이퍼의 새로운 추가적인 구역들이 융성물의 새로운 성장 구역으로부터 형성되고, 이러한 새로운 성장 구역은 시간이 지남에 따라 계속해서 점점 작아지는 붕소 도펀트 농도를 가진다. 각각의 연속적인 새로운 성장 구역에서의 도펀트의 이러한 계속되는 감소는 붕소 도펀트의 농도 구배 또는 프로파일을 확립하고, 이 경우 더 높은 농도는 먼저 응고된 몰드에 인접한 웨이퍼에 존재하고, 더 낮은 붕소의 온도는 마지막에 응고된, 응고된 웨이퍼의 융성물 측에 존재한다. 이러한 구배는 다양한 수단에 의해 맞춤 형성될 수 있다. 도핑에서의 구배는 특정 방향에서 가리키는 전기장을 생기게 하고, 임의의 위치에서의 그것의 세기는 그 위치와 인접한 위치들에서의 구배의 정도에 관련된다. 그러한 전기장은 태양 에너지 수집기에 관해 사용된 웨이퍼에서 소수 전하 캐리어들에 영향을 미칠 수 있다.
웨이퍼 내에서 드리프트 필드를 생성하기 위해서는 하나의 구배 농도 프로파일이 유용할 수 있다. 웨이퍼 내에 뒷면 필드를 생성하기 위해서는 또 다른 프로파일이 유용할 수 있다. 본 발명의 웨이퍼들은 태양전지에서 사용될 수 있다. 드리프트 필드로 인해 더 높은 효율이 증진되고, 이는 전지 내에서의 캐리어들의 수집을 조장한다. 더 높은 효율은 또한 도핑 프로파일로부터 발생하는 고유 뒷면 필드에 의해 가능하게 된, 뒷면 상의 더 나은 반사체의 제공으로 인해 발생하고, 이는 알루미늄 합금 뒷면 요소들의 업계 표준의 빈약한 반사체들의 제거를 가능하게 한다.
결정적 방식으로 국부적인 도핑 농도에 관련되는 특징은 국부적인 저항률이다. 저항률의 구배 역시 존재하고, 상이한 위치에서 저항률을 측정함으로써, 농도가 결정될 수 있다. 그러므로 도펀트 농도에서의 구배와, 따라서 전기장의 발생된 구배를 생각하고 분석하는 동등한 방식은 웨이퍼의 하나의 표면으로부터 다른 표면으로의 저항률의 프로파일을 고려하는 것이다.
방법 발명들은 융성물로부터 그러한 웨이퍼를 만드는 방법을 포함한다. 방법 발명들은 또한, 동일한 융성물로부터 그러한 복수의 웨이퍼를 만드는 것을 포함하고, 이는 태양전지들에서 사용하기 위한 목표(target) 벌크 저항률을 달성하기 위해 타깃 네트(net) 도펀트 농도로 만들어질 웨이퍼들에 관해 사용하기에 너무 높아지는 융성물 내의 주(primary) 도펀트의 축적을 위해 융성물 내에서 보상하는 단계들을 포함한다. 보상은 반대측 억셉터/도너 타입의 보상 도펀트를 점점 더 많은 웨이퍼가 형성됨에 따라서 주기적으로 융성물에 제공함으로써 이루어진다(예컨대, 붕소의 억셉터 도펀트를 보상하기 위해 인의 도너 도펀트가 사용될 수 있다). 몇몇 경우에서는, 보상 도펀트가 그레인(grain) 경계들까지 불균형적으로 분리될 수 있고, 이는 분리할 수 있다. 그러한 경우에서, 본 발명의 방법은 역보상 도펀트(counter compensating)(붕소(억셉터)와 인(도너) 시스템의 경우에) 시스템을 추가하는 것이고, 역보상 도펀트는 갈륨과 같은 억셉터가 되고, 이는 적절히 상당한 분리 상수를 가지고 그레인 경계들에서 보상 도펀트의 농도의 전기적 효과들을 최소화하기 위한 것이다.
이들 및 다른 목적은 도면 중 몇몇 도면들에서 더 완전히 도시되어 있는 발명에 의해 달성된다.
도 1a는 반도체 물질의 융성물에 접근하는 도핑제(doping agent)로 처리되는 몰드의 단면을 개략적으로 도시하는 도면.
도 1b는 융성물의 상부 부분이 융성물에 들어가는 처리 물질의 일부를 가지는, 융성물과 접촉하는 도 1a의 처리된 몰드의 단면을 개략적으로 도시하는 도면.
도 1c는 몰드 상에서 웨이퍼가 응고하고, 처리 물질의 일부가 들어가는, 도 1b에 도시된 것보다 더 큰 융성물의 부분이 있는 융성물과 여전히 접촉하는 도 1b의 처리된 몰드의 단면을 개략적으로 도시하는 도면.
도 1d는 몰드 상에서 더 두꺼운 일정량의 웨이퍼가 응고하고, 처리 물질의 일부가 들어가는, 도 1c에 도시된 것보다 훨씬 더 큰 융성물의 부분이 있는 융성물과 여전히 접촉하는 도 1c의 처리된 몰드의 단면을 개략적으로 도시하는 도면.
도 2a는 도핑의 구배 프로파일을 갖는, 도 1d에 도시된 것과 같은 몰드 상에 형성된 웨이퍼의 단면을 개략적으로 도시하는 도면.
도 2b는 n타입 물질의 도핑이 일 측에 추가되어, p/n 접합을 형성하고, 더 높은 도핑의 구역이 n타입 물질로부터 반대 측 상에 형성되어 BSF를 생기게 한 후의 도 2a의 웨이퍼의 단면을 개략적으로 도시하는 도면.
도 3은 부피 전체에 걸쳐 도핑 물질로 처리되는 본 발명의 몰드의 단면을 개략적으로 도시하는 도면.
도 4는 한 쌍의 층에서 도핑 물질로 처리되거나, 하나의 표면 위 및 부근에 코팅이 있는 본 발명의 몰드의 단면을 개략적으로 도시하는 도면.
도 5는 본 발명에 따라 만들어진 대표적인 웨이퍼들의 몰드 측으로부터 위치와, 억셉터들의 개수(Na/㎤) 사이의 관계를 그래프 형태로 도시하는 도면.
도 6a는 알루미늄 합금 뒷면 전극이 있는, 태양 에너지 수집기에서 사용하기 위한 종래 기술의 웨이퍼 단면을 개략적으로 도시하는 도면.
도 6b는 알루미늄 합금 뒷면 전극이 없지만, 열린 그리드(grid) 전극과 높은 효율을 갖는 광학 반사기가 있는, 도핑 프로파일로 인한 두껍게 도핑된 뒷면을 갖는 태양 에너지 수집기에서 사용하기 위한 본 발명의 웨이퍼의 단면을 개략적으로 도시하는 도면.
도 7은 도 6a 및 도 6b에 도시된 것들을 포함하여, 2개의 상이한 구성에 대해, 입사광의 파장과 양자 효율의 관계를 그래프 형태로 도시하는 도면.
도 8a는 그레인 경계에서 도너 보상 도펀트 원자들의 편석을 보여주는, 본 발명의 웨이퍼의 개략적인 표현.
도 8b는 그레인 경계에서 억셉터 카운터 보상 도펀트 원자들의 편석을 또한 보여주는, 도 8a에 도시된 본 발명의 웨이퍼의 개략적인 표면.
위에서 논의된 것처럼, 태양 에너지 수집기를 가지고 사용하기 위한 전형적인 반도체 웨이퍼는 다수 캐리어가 예컨대 보통 p타입인 도너/억셉터 타입의 것인 비교적 더 두꺼운 부분을 가진다. 대개 p타입 웨이퍼의 경우에, 한쪽 면이 반대측 도너/억셉터 타입, 따라서 n타입의 다수 캐리어들을 가지게 도핑되도록 그러한 웨이퍼들이 형성된 다음 처리된다. 보통의 웨이퍼의 경우, 제1 부분은 본질적으로 완전한 두께가 180미크론이 되고, 다른 타입 부분은 약 0.5미크론의 두께밖에 안 된다. 2개의 부분 사이의 접합은 p/n 접합이라고 알려져 있다. 다음 논의는 주로 보통 p타입 부분인 비교적 더 두꺼운 부분을 만드는 새로운 방법을 가지고 다루어진다. 아래에서 논의된 방법들은 보통 그러한 웨이퍼를 생성하기 위해 사용된다. p/n 접합과 반대측 캐리어 타입 부분은 본 명세서에서 논의된 방법 단계들을 행한 후 한쪽 표면상에 생성된다. 이들 방법은 또한 두껍고 주로 n타입인 웨이퍼를 생성하기 위해 사용될 수 있다. 본 발명의 그러한 웨이퍼에서는, 성장한 웨이퍼의 한쪽 면으로부터 다른 면까지의 도핑의 구배 프로파일이 존재하게 된다. 이러한 도핑 구배 프로파일은 성장이 완료한 웨이퍼에서 전기장을 생기게 하고, 이러한 전기장은 드리프트 필드로서 작용할 수 있으며, 또한 대안적으로는 BSF(back surface field)로서 작용할 수 있다.
도 1a, 1b, 1c, 및 1d는 몰드(110)(때때로 기판이라고도 하는)를 보여주고, 이러한 몰드는 몇 가지 방식으로 도펀트가 제공되는데, 이러한 몰드 위에 웨이퍼(100)가 형성된다(도 2a). 예컨대, 몰드(110)는 도펀트(114)를 담고 있는 코팅(112)을 가질 수 있다. 용융 실리콘을 사용하여 p타입 웨이퍼를 생성하기 위해, 도펀트는 붕소(전하 캐리어 억셉터인)일 수 있다. 도 3에 개략적으로 도시된 대안적인 구현예는, 고르게 분포하거나 몇몇 다른 모드에서는 그것의 몸체 전반에 걸쳐 분포하는 도펀트(314)가 있는 몰드(310)를 가진다. 몰드 도펀트 처리의 몇몇 상이한 구현예들이 아래에서 논의된다. 본 발명에 관한 주요한 전형적인 사용은 p타입 반도체 웨이퍼들과 따라서 억셉터 도펀트들을 가지고 이루어지는 것이다. 그러므로 그 논의는 주로 그러한 조합(combination)에 초점을 두게 된다. 하지만, 이러한 발명들은 또한 n타입 반도체와, 전하 캐리어 도너 도펀트들을 가지고 사용될 수 있다. (그러한 시스템의 일 예는 붕소가 높은 보상이 있는, 인으로 도핑된 기판이 된다). 또 다른 더 많은 관련된 조합이 또한 가능하고 아래에서 논의된다.
붕소와 같은 주 도펀트는 어디든지 그러한 몰드(110)의 표면상에, 또는 그러한 몰드(310)의 몸체 내에 존재할 수 있다. 하지만, 표면에 바로 인접한 몸체(310) 내의 구역이나 코팅(112)과 같은 융성물에 가장 가까운 몰드의 구역에 그것이 존재한다면, 이는 아래에서 논의된 것처럼 가장 큰 장점을 제공한다고 생각된다. 주 융성물 성분으로서 많은 상이한 반도체들이 사용될 수 있다. 실리콘은 매우 흔하게 사용되고, 다음 논의에서 대표적인 예로서 사용될 것이다. 마찬가지로, 다른 도펀트가 가능하다. 붕소는 다음 논의에서 대표적인 도펀트 예로서 사용될 것이다. 하지만, 이러한 개시물의 대부분은 반도체로서 실리콘에 또는 도펀트로서 붕소에 제한되는 것으로 의도되지는 않는다. 본 발명의 양태들로서 모든 적당한 대안예가 고려된다. 예컨대, 반도체로서 실리콘의 경우, 도펀트들의 예에는 붕소(B), 알루미늄(Al), 갈륨(Ga), 및 인듐(In)이 포함되지만 이들에 국한되는 것은 아니다. n타입 웨이퍼들의 경우, 도펀트들에는 인(P), 비소(As), 납(Sb), 및 비스무트(Bi)가 포함되지만 이들에 국한되는 것은 아니다.
예컨대 용융 실리콘과 같은 뜨거운 반도체 융성물(116)과 몰드(110)가 접촉할 때와 같이 몰드(110)가 뜨거워질 때에는, 몰드 내의 붕소(314)(도 3) 또는 몰디 코팅(112)의 붕소(114)가 융성물(116)로 들어가고, 그로 인해 몰드와 인접한 곳에서 붕소(114)의 농도가 융성물(116)의 벌크(나머지 구역들)(120)에서의 붕소의 농도에 비해 비교적 더 높도록 몰드(110)에 바로 인접한 융성물(116)의 구역(118b)을 도핑한다. 코팅(112)을 사용하는, 도 1a, 1b, 1c, 및 1d에 도시된 것과 같은 구현예가 ‘F저 논의될 것이다. 도 1c에 도시된 것처럼, 매우 짧은 시간 내에서(예컨대, 수 밀리초부터 수초까지), 반도체(예컨대, 실리콘) 웨이퍼(100)는 몰드(110)의 표면(122) 상에서 응고하기 시작한다.
몰드는 다른 방식으로 가열될 수 있다(예컨대, 융성물과 접촉하기 전에 예열될 수 있다). 몰드가 열의 추출을 가장 잘 허용하고 따라서 용융 실리콘의 응고를 가잘 잘 허용하기 위해 액체 실리콘과 접촉할 때 몰드가 융성물보다 더 냉각되는 것이 보통 유리하다. 이러한 응고화 공정은 몰드를 그것의 시작 온도로부터 가열하게 된다.
붕소는 고체 실리콘에서는 상당히 확산하지 않는다. 그러므로 도 1c에 도시된 것처럼, 고체 웨이퍼(100)가 형성된 후, 붕소(114)는 더 이상 몰드/기판(110)으로부터 융성물(116)에 들어갈 수 없는데, 이는 고체 실리콘(100)이 몰드 표면(122)상에 형성되고, 고체 실리콘이 붕소 확산 장벽으로서 작용하기 때문이다. (이는 또한 본 명세서에서 논의된 다른 도펀트들과 반도체 웨이퍼 시스템들을 갖는 경우이다.) 보통 수 미크론의 두께를 갖는 고체 물질이 추가 확산을 방지하는 데 있어서 충분하다. 이러한 두께는 몰드 표면상의 이격된 위치들에서 처음에 나타날 수 있지만, 비교적 신속하게 몰드 상의 어디에서도 응고된 두께는 추가 확산을 방지하기에 충분하다. 이때, 웨이퍼(100)의 성장 표면(111)에 인접한 융성물(116)의 구역(118c)에서의 붕소(114c)의 농도는, 도 1b에 도시된 것처럼 몰드 표면(122)이 융성물(116)과 접촉한 직후에, 웨이퍼(100)가 처음에 형성하기 시작하는 구역(118b)에 존재했던 농도(114b)보다 적어지게 되는데, 이는 몰드(110)와 성장하는 웨이퍼(100)로부터 그리고 웨이퍼(100)의 성장하는 표면(111)과 몰드(110)에 인접한 구역(118c)으로부터 융성물(116)로 대류에 의해 붕소(114c) 원자들이 확산하고 이동하였기 때문이다.
웨이퍼(100)가 그 다음 수 초의 시간 스케일(time scale) 동안에 계속해서 성장(즉 두꺼워지는 것)함에 따라, 형성 웨이퍼(100)의 새롭고 추가적인 구역이, 성장하는 표면(111)에 인접한 융성물의 새로운 성장 구역(118c, 18d)으로부터 표면(111)에서 형성되고, 이러한 새로운 성장 구역(118d)은 시간이 지남에 따라 계속히서 점점 적어지는 붕소 농도(114d)를 가진다. 성장하는 웨이퍼의 각각의 연속적인 양에 관해, 새로운 성장 구역(118)이 대단히 약간 점진적으로 도펀트의 본래 소스(source)인 몰드로부터 더 멀어진다. 도펀트는 몰드(110)로부터 먼 융성물(116)의 벌크(120) 내로 신속히 확산하였다.
도 2a는 성장한 실리콘 웨이퍼(100)를 보여준다. 각각의 연속적인 새로운 성장 구역(118)에서의 도펀트의 계속되는 감소는, 웨이퍼가 그것의 형성을 완료했을 때, 몰드(110)와 그것의 표면(122)에 인접한 웨이퍼의 부분(132)에 더 높은 농도의 붕소가 존재하면서 도 2a에 도시된 것처럼, 성장한 웨이퍼(100)에서 도펀트 붕소의 구배를 확립하고, 이 경우 표면(132)이 비교적 더 높은 농도의 분소를 가졌을 때 융성물(116)의 구역(118)으로부터 먼저 응고되었다. 융성물이 비교적 더 낮은 붕소 농도를 가진 때와 위치에서 융성물의 구역(118)(그 위치에서의 붕소 함유량으로 몰드 표면(122)으로부터 비교적 먼)으로부터 마지막에 응고된 웨이퍼(100)의 표면(136)에서 더 낮은 농도의 붕소가 존재한다.
앞선 논의는 성장한 웨이퍼(100)의 연속적인 구역들과 융성물의 연속적인 새로운 성장 구역(118)들의 점에서 이루어진 것으로 마치 이들 성장 구역들이 종이의 시트(sheet)들과 같이 분리된 층과 같은(layer-wise) 방식인 것처럼 주어지고 있다. 실제로, 이러한 웨이퍼의 성장은 원자별로(atom-by-atom) 연속적이고, 융성물로의 도펀트의 확산 또한 원자별로 연속적이다. 성장하는 웨이퍼로 통합되는 도펀트의 양은, 융성물의 계속적으로 연속적인 새로운 성장 구역들로부터 떨어져 나오는 융성물로의 도펀트가 확산하는 상대적인 속도와(rate)와, 반도체 웨이퍼의 성장 속도에 의존적이다. 이들 2개의 속도는 융성물에서의 도펀트의 확산 성향, 온도, 결정 성장 속도 등에 의해 영향을 받는다. 그러므로 붕소의 웨이퍼에서의 농도는 몰드 가장 가까이에 형성된 표면(132)으로부터, 융성물 내에서 더 깊게 몰드로부터 더 떨어져서 형성되는 표면까지 매끄럽게 변한다. (도 2a는 도펀트의 3개의 상이한 별개의 농도를 가지고 형성된 웨이퍼의 3가지 상이한 구역을 보여주고, 그러한 농도는 수평 해칭선(hatching line)의 가까움에 의해 표시되어 있으며, 해칭이 더 가까울수록 도펀트 농도가 더 커짐을 가리킨다. 이는 현실적으로 형성된 웨이퍼를 묘사하려는 것은 아니지만, 몰드에 인접하게 형성된 표면(132)으로부터 몰드로부터 더 멀리 떨어져 형성된 표면(136)까지 그레이 스케일들의 세규(segue)로 훨씬 더 잘 도시될 수 있는 물리적인 상황을 흑백으로 보여주어야 하는 도면들의 한계일 뿐이다.
도 5는 2개의 상이한 웨이퍼(웨이퍼 1 및 웨이퍼 2로 지정됨)에 관한 p타입 도핑 농도를 보여주고, 이들 각각은 몰드에 바로 인접하게 처음에 형성된 웨이퍼의 부분으로부터 약 25미크론에서부터 약 150미크론까지의 위치들의 범위에 걸쳐 약 1×1017과 1.5×1017 사이에 있는 Na/㎤의 농도를 가지고, 거의 지수함수적으로 감소하는 모양을 갖는 매끄러운 곡선으로 내려가는, 몰드에 바로 인접하게 처음에 형성된 웨이퍼의 부분에서 약 1×1019Na/㎤의 농도를 보여준다. 1×1020Na/㎤만큼이나 높은 Na는 가능한 것으로 여겨지고, 또한 몰드로부터 가장 멀리 마지막에 형성된 웨이퍼의 위치에서도 농도는 1×1015Na/㎤만큼이나 낮은 것이 가능하다고 여겨진다. 단위 Na는 전자 억셉터들에서처럼 억셉터들의 개수를 나타낸다. n타입 도펀트의 경우, 대응하는 유닛은 Nd이고, 이는 전자 도너들에서처럼, 도너들의 개수를 나타낸다. (아래 일부 경우들에서, 그리고 청구항들에서는 흔히 그러하듯이 전자 도너들 또는 업섹터들 중 어느 것이 의도되는지에 따라서 Nx는 Na 또는 Nd를 표시하기 위해 사용된다.) 알 수 있듯이, 비교적 더 높은 농도로부터 비교적 더 낮은 농도로의 전이는 매끄럽고 연속적이다.
도핑 구배를 가지는 반도체 웨이퍼들은 Stichting 방법을 사용하여, 위에서 언급된 매우 제한된 타입에서보다는 이전에 만들어진 것으로 알려져 있지 않다. 위에서 논의된 것처럼, 그러한 방법은 매우 빈약한 전기적 특성들을 가지는 반도체들을 생성하였다.
도핑에 있어서 10개의 상이한 요인을 가지고 따라서 불순물에 있어서 동일한 차이점을 가지며, 웨이퍼에서 5×1011atoms/㎤의 금속을 가짐으로써 약 7㎲의 소수 캐리어 수명을 가져오고 16.4%의 효율을 초래하는, 불순물과 Stichting 방법에 관하여 위에서 개설된 가정적 예를 상기하면, 본 발명에 따른 웨이퍼들은 상당히 더 양호한 특성들을 가지게 된다. 그러한 웨이퍼는 웨이퍼에서 5×1010atoms/㎤의 금속을 가지게 되어 약 70㎲의 소수 캐리어 수명을 가져오고 18.4%의 효율을 초래한다. 이 예는 가정적이고, 다른 요인들이 임의의 실제 물리적인 경우에 고려되지만, 그 비교는 하기 쉽다.
본 발명의 도펀트 윤곽이 그려진 웨이퍼에서는, p타입 물질로 도핑된 융성물로부터 형성된다면, 웨이퍼가 처음에 형성된 다음, 반대 타입의 물질, 이 경우는 n타입이 하나의 표면상에 생성되어 p/n 접합을 생성한다. 도 2b는 본 발명의 p/n 접합과 도핑 프로파일 사이에 관계를 개략적으로 보여준다. 하나의 도핑 프로파일로, 위에서 논의된 바와 같은 융성물로부터 형성된 p타입 웨이퍼의 경우, 웨이퍼(100)의 p 측면(p-side)(더 적극적으로 도핑된 측면)이 측면(242)이 되고, 붕소 농도의 더 높은 p타입 도펀트가 몰드 표면(122)에 더 가깝게 형성된다. 웨이퍼의 n 측면(덜 적극적으로 도핑된 측면, 즉 더 부정적인(negative) 측면)은 측면(246) 상에 형성되고, 이 경우 처음에 더 낮은 p타입 도펀트 붕소 농도가 몰드 표면(122)으로부터 더 멀리 형성된다. n타입(또는 반대로 도핑된) 부분(250)의 형성은 임의의 기존, 또는 아직 개발되지 않은 방법에 의해 행해질 수 있다. 보통 그러한 섹션의 깊이는 오직 약 0.5미크론의 두께일 뿐이다. 통상적인 적용예에서는, 붕소 p타입 도핑이 약 1×1016/㎤인 Na를 제공한다. n타입 도핑은 대략 1×1019/㎤인 Nd를 제공한다. 그러므로 측면(246)에서는 n타입 도핑이 우세하다. p/n 접합(252)은 처음에는 더 낮은 p타입 도펀트 농도를 갖는 측면(246)과 n타입 부분(250) 사이에 있다. 이러한 웨이퍼의 태양을 향하는 측면은 태양을 향하는 n타입 부분(250)을 가지게 된다. 뒤쪽 면 필드 부분(254)(아래에서 더 상세히 논의된)이 또한 도시되어 있고, 이러한 뒤쪽 면 필드 부분(254)은 태양이 있게 되는 곳으로부터 반대쪽 측면 상에서, 처음에 더 높은 p타입 도펀트 농도를 가지는 측면(242)에 인접한다.
위에서 논의된 것처럼, 그러한 도펀트 구배는 유익한데, 이는 그것이 소수 캐리어들에 관해 수집하는 p/n 접합 쪽으로 가리키는 전기장을 확립하기 때문이다. 이러한 전기장은 발생된 소수 전하 캐리어들이 우선적으로 p/n 접합 쪽으로 이동하게 한다. 이러한 방향 특이성은 태양전지의 수집 효율성을 증가시킨다. 이러한 효과는 어떠한 기존 융성물 도핑 방법에 의해서도 달성될 수 없다고 여겨진다. (p타입 반도체에서는, 소수 캐리어들이 전자들이다).
웨이퍼의 몸체 내의 상이한 위치들에서의 도펀트 농도를 고려하는 것이 그것의 구조 및 특성을 묘사하는 유일한 방식이라는 점이 주목되어야 한다. 또 다른 방식은 그것의 몸체 전반에 걸쳐 동일한 상이한 위치들에서 물질의 저항률을 고려하는 것이다. 상이한 순수한 도핑 농도로 인해, 몸체 전반에 걸쳐 상이한 위치들에서 웨이퍼의 저항률에 있어서의 대응하고 관련된 차이가 존재하게 되는 것도 사실이다. 그러므로 몸체의 저항률에 있어서도 구배가 존재하고, 이러한 구배는 일반적으로 순수한 도핑 구배의 역(inverse)이다. 그것은 더 낮은 도펀트 농도를 갖는 구역들에서의 저항률이 더 높고, 더 높은 도펀트 농도를 갖는 구역들에서의 저항률은 더 낮다는 것을 의미한다. 또한, 비록 농도 및 저항률에서의 이들 구배가 융성물 응고 및 편석의 위에서 묘사된 현상에 의해 발생되더라도, 웨이퍼 내의 상이한 위치들에서 물질 농도를 측정하는 것이 비교적 어렵다는 것이 주목되어야 한다. 하지만, 몸체 전반에 걸쳐 그러한 위치들에서 저항률을 측정하는 것이 훨씬 더 쉽다. (이는 몸체의 저항률을 측정하고, 물질의 측을 제거하며, 남은 몸체의 저항률을 측정함으로써 행해질 수 있고, 이로 인해 그 차이로부터 제거된 부분의 저항률을 결정하는 것이 가능하다.) 이러한 결정된 저항률로부터, 물질 농도, 즉 제거된 층의 도핑 농도를 결정하는 것이 또한 가능하다. 층별로, 저항률 프로파일과, 따라서 전체 몸체 여기저기에서의 도핑 농도 프로파일이 측정되고 따라서 결정될 수 있다.
저항률과 도펀트, 즉 캐리어 농도 사이의 관계는 결정적이고, 비선형적이다. 표 1은 한편으로는 억셉터 캐리어 농도(atoms/c3)와, 또한 도너 캐리어 농도에 대한 저항률(Ω-cm)에 관련된 값들의 대표적인 세트를 보여준다.
저항률
(Ω-cm)		 억셉터 농도(atoms/cc3) p타입 도펀트 도너 농도(atoms/cc3) n타입 도펀트
0.001 1.15×1020 7.36×1019
0.01 7.98×1018 4.38×1018
0.1 2.40×1017 7.77×1016
0.3 5.83×1016 1.87×1016
0.5 3.19×1016 1.04×1016
1 1.47×1016 4.83×1015
2 6.97×1015 2.31×1015
4 3.38×1015 1.13×1015
6 2.23×1015 7.43×1014
10 1.32×1015 4.41×1014
표 1: 저항률과 캐리어 농도 사이의 관계
이러한 관계는 또한 로그-로그 플롯(log-log plot)과 같이 그래프식으로 특징을 나타낼 수 있다. 그러한 그래프는 www.solecon.com/pdf/converting resitivity to carrier concentration graph sige .pdf.에 도시되어 있다. 이는 Solecon Laboratories of Trademark Dr., Reno, NV.의 일(work)을 보여주는 웹사이트이다. 거기서 도시된 그래프는 본 명세서 전문이 참조로 통합되어 있다. 수직 스케일은 캐리어 농도/㎤를 표시하고, 수평 스케일은 저항률(Ω-cm)을 표시한다. 캐리어 농도와 저항률 사이의 관계는 일반적으로 더 높은 농도가 더 낮은 저항률과 상관되거나 그 역도 성립한다는 것을 보여준다. 로그-로그 스캐일에서는, 기울기가 일반적으로 네거티브이다. 동일한 반도체, 예컨대 게르마늄의 n타입 도핑과 p타입 도핑에 관한 그래프들은 일반적으로 일치하고 일정한 간격을 두고 떨어져 있으며, 그러한 경우 p타입의 것은 일반적으로 p타입 반도체에서는 n타입 반도체에서의 동일한 캐리어 농도에 비해 더 높은 저항률이 존재하도록 오른쪽으로 옮겨진다. 실리콘 반도체들에 관한 저항률과 캐리어 농도 사이의 관계는, 일반적으로 게르마늄 반도체에 관해 설명된 것과 동일하다. 그 값들은 SRA(Spreading Resistance Analysis)를 사용하여 결정되었다. 저자는 실리콘에 관한 캐리어 농도 값들을 계산하기 위해, Thurber, Mattis, Liu, 및 Filliben, National Bureau of Standards Special Publicaion 400-64, The relationship Between Resistivity and Dopant Density for Phosphorus- and Boron-Doped Silicon (1981년 5월), Table 10, Page 34 and Table 14, Page 40으로부터 이끌어낸 이동도(mobility) 값들을 사용하였음을 설명한다. 게르마늄 캐리어 농도 값들을 계산하기 위해, D.B. Cuttriss, Bell System Technical Journal (1961년 3월), p.509로부터 이끌어낸 캐리어 이동도 값들을 사용하였다.
위에서 설명된 공정은 융성물 구성을 조정하지 않고, 단일 융성물로부터 하나 또는 소수의 웨이퍼를 생성하기 위한 변경 없이 매우 잘 적용된다.
이러한 공정으로 제공된 한 가지 도전은 변경이 없는 것이고, 이는 시간이 지남에 따라 점점 더 많은 웨이퍼가 만들어질수록 융성물에서 붕소와 같은 도펀트의 농도 증가를 가져오게 된다. 그것은 단일 웨이퍼를 만드는 시간 동안 몰드로부터 움직인 붕소 전체보다 적게 그러한 시간 구간(time interval) 동안 형성되는 웨이퍼 내로 통합될 것이기 때문이다. 융성물에서의 이러한 집중 형성은 그러한 융성물이 베이스라인(baseline) 도핑 레벨에 관해 붕소와 같은 도펀트가 너무 풍부해지기 전에, 성장할 수 있는 웨이퍼들의 개수를 제한한다. 더 정확히 말하면, 융성물은 도펀트가 제공하는 것이 전자 도너들인지 또는 억셉터들인지에 관계없이 너무 많아졌다. 결국에는, 평형 상태에 도달되고, 그러한 평형점에서 각각의 웨이퍼의 형성과 함께 융성물로부터 제거된 붕소의 양은 각각의 웨이퍼 성장 사이클을 가지고 몰드로부터 융성물에 추가된 붕소의 양과 같다. 이러한 평형 상태에 도달하는 붕소의 농도는, 보통 도펀트가 풍부한 융성물로부터 질 좋은 기존의 태양전지 웨이퍼를 만들기에는 너무 높다.
융성물에서의 붕소의 그러한 형성을 보상하기 위해서는, 예컨대, 붕소 주 도펀트의 경우에 보상 도펀트로서 본 명세서에서 참조된 일정량의(아래에 특정된) 상이한 물질인 인의 보상 도펀트가 융성물에 직접 추가될 수 있다. (아래에서 설명된 것처럼, 또 다른 보상 도펀트에 관한 몇몇 경우에서 이유가 존재하고(상이한 이유들에 관한), 그리고 따라서 몇몇 경우들에서는, 설명되려고 하는 이러한 보상 도펀트는 제1 보상 도펀트라고 참조될 수 있다.)
붕소는 원소 주기율표의 3(Ⅲ)족의 멤버이고, 하나의 전자를 받아들이거나 수용하는 경향을 가진다. 그러므로 붕소는 전자 억셉터이다. 인은 원소 주기율표의 5(Ⅴ)족의 멤버이고, 따라서 융성물에 주어질 수 있는 여분의 전자를 가진다. 그러므로 인은 전자 도너이다. 그러므로 인은 붕소의 여분의 전자 억셉터들을 보상하는데, 이는 인이 여분의 붕소가 받아들이는 경향이 있는 전자들을 제공하고, 따라서 과다한 붕소 억셉터들을 보상하기 때문이다. 인의 단일 원자는 한 개의 전자를 주고, 붕소의 한 개의 원자는 한 개의 전자를 받아들인다.
적절한 양으로 추가된 인은 여분의 붕소를 보상하고 바람직한 붕소 도펀트 레벨들로 무기한으로 웨이퍼 형성 공정을 유지한다. 보상할 인(보상하는, 도너 도펀트)의 양(원자들의 개수에 의해 측정된 것과 같은)은, 붕소의 편석 계수(k)가 곱해지고 인의 편석 계수로 나누어진 융성물에서의 붕소(과다한 주 수용 도펀트)의 양(원자들의 개수에 의해 측정된 것과 같은)와 대략 같다(즉, 붕소에 관해서는 k=0.8이고, 인에 관해서는 k=0.3이다).
다르게 진술하면, 융성물 도핑(경우에 따라 p타입 또는 n타입 반도체에 따라서 억셉터들 또는 도너들의 집중)은 이상적으로는 몰드 또는 몰드 코팅의 임의의 부분에 함유된 도핑 물질이 없는 몰드에서 성장한 웨이퍼가 보통 n타입의 경우에는 1 Ω-㎝보다 크고, p타입의 경우에는 2 Ω-㎝보다 큰 높은 저항률을 가지게 되는 상태로 또는 그러한 상태에 가깝게 있어야 한다. 이를 달성하기 위해서는, 몰드 또는 코팅에 존재하는 주 타입과는 반대인 타입의 보상 도핑 물질의 양은 다음 관계식에 의해 묘사된 농도를 갖는 융성물에 존재하는 것이 바람직하다, 즉
Ccd는 거의 Cmd*(kmd/kcd)와 같고,
여기서, Cmd는 몰드 주 도펀트(예를 들면 붕소)의 융성물 농도이고,
Ccd는 보상 도펀트(붕소 주 도펀트의 위 예에 관해서는 인)의 융성물 농도이며,
kmd는 몰드 주 도펀트의 유효 편석 계수이고,
kcd는 보상 도펀트의 유효 편석 계수이다.
이로 인해 생기는 웨이퍼는, 예컨대 약 1×1019 Na/㎤ 내지 약 1×1017 Na/㎤의 붕소 농도에 있어서의 측정 가능한 구배를 가지게 된다(도 5 참조). 그러므로 본 명세서에서 개시된 발명의 일 양태는 제작 물품인데, 이는 한쪽 표면으로부터 반대쪽 표면까지 측정된, 붕소와 같은 주 도펀트의 측정 가능한 농도 구배를 가지는 웨이퍼이다. 실제로, 융성물 쪽에서의 도핑과 기판 쪽에서의 도핑 사이의 적당한 최소 차이는 3배(three times)의 인자이다. 이는 동일한 개수의 억셉터를 함유하는 평평한(flat) 도핑 프로파일에 대해 0.1%의 효율 증가가 생기게 한다. 이득의 크기(size)는 전지(cell) 구조, 웨이퍼의 소스 캐리어 수명, 표면 안정화(passivation) 등과 같은 많은 인자들에 의존적이다. 위 예(1/3인 앞(fron) 도핑과 뒤(back) 도핑 차이에서 0.1%의 이득)는 PERC 구조를 가지고 달성된다. 이러한 이득은 알루미늄 BSF 구조로 인한 이들과는 다를 수 있다. 전술한 바와 같이, 웨이퍼의 몸체 내에서 붕소와 같은 도펀트의 농도를 직접 측정하는 것을 어렵다. 그러므로 현재 수단 또는 아직 개발되지 않은 수단에 의해 도펀트 농도를 직접 측정하거나, 층별로 위에서 논의된 바와 같이 저항률을 측정으로써, 결정될 수 있는 도펀트 농도를 의미하는 측정 가능한 도펀트 농도에 의해, 그리고 저항률로부터, 표 1과 같은 표 또는 그래프를 참조하는 것과 같은 일부 다른 방식으로, 저항률과 상관하는 도펀트 농도를 계산 또는 결정하고 따라서 저항률 구배 프로파일과 도펀트 구배 프로파일을 수집한다.
보상 도펀트는 몰드로부터 도펀트가 추가되는 속도를 맞추기 위해, 주기적으로 또는 연속적으로 추가되어야 한다.
그러므로 본 명세서에서 개시된 발명의 또 다른 양태는 웨이퍼의 제작 방법이고, 본 명세서에서 개시된 방법 발명의 더 구체적인 양태는 위에서 설명된 것처럼, 붕소와 같은 도펀트에서의 농도, 또는 저항률의 측정 가능한 구배를 가지는 웨이퍼를 제작하는 방법이고, 그 중 특별한 방법 발명은 심지어 점점 더 많은 웨이퍼가 만들어지고 더 많은 주 도펀트가 융성물로 들어갈 때에도, 비교적 비슷한 도핑 및 저항률 프로파일을 유지하면서 시간에 지남에 따라 융성물로부터 복수의 그러한 웨이퍼를 만드는 방법이다.
이제, 웨이퍼에 통합될 도펀트 소스의 위치에 대해 논의해보면, 몰드(110)의 형성 표면(122) 상의 코팅으로서, 또는 도 3과 도 4에 도시된 것처럼, 몰드의 가열시 몰드로부터 빠져나와 융성물(116)을 도핑하기 위해 몰드의 몸체를 통해 도펀트가 이동할 수 있는 위치에서 몰드(100)의 몸체 내 어딘가에 있는 전형적인 위치가 도 1a에 도시되어 있다. 그러므로 도 1a에 114로 도시된 것처럼, 도펀트(114)는 릴리즈(release) 층과 같이, 몰드(110) 상의 코팅의 최외각 층(112)에 있을 수 있다. 또는 도 3에 도시된 것처럼, 그것은 몰드(310)의 몸체(314) 내에 위치할 수 있는데, 고르게 분포되거나 형성 표면(332)에 가까울수록 더 집중되는 것과 같이 더 집중된 구역들에 위치할 수 있다. 또는 도 4에 도시된 것처럼, 표면에서 릴리즈 층과 같이 또 다른 층(424)을 가지고 몰드 상의 코팅의 잠겨진(submerged) 층(414)에 위치할 수 있다.
더 구체적으로, 몰드(310) 그 자체는 산화 붕소, 질화 붕소, 붕소, 붕산, 및 붕규산 유리와 같은 휘발성의 붕소 함유 화합물(314)을 함유할 수 있다. 대안적으로 또는 추가로, 융성물과 직접 접촉하고 있는 몰드 코팅(112)은 휘발성의 붕소 화합물과, 산화붕소, 질화붕소, 붕소, 붕산, 붕규산 유리, 탄화붕소, 규화붕소를 포함하는 실리콘에 용해될 수 있는 붕소 화합물(그렇지 않고 실리콘 웨이퍼가 형성되는 경우에는 형성되는 반도체에 용해될 수 있는)을 함유할 수 있다. 또 다른 대안적이거나 추가적으로, 융성물과 직접 접촉하고 있지 않은 몰드 코팅 구역(414)은 산화붕소, 질화붕소, 붕소, 붕산, 붕규산 유리를 포함하는 휘발성 붕소 화합물을 함유할 수 있다.
도펀트의 위치에 관련된 고려할 또 다른 사항은, 몰드로부터 용융 물질까지 통과하거나 이동하는 양상이다. 3가지 상이한 주된 가능한 양상이 존재한다고 여겨진다. 그 중 한 가지는 융성물로의 추가 확산이 후속하는, 용융 실리콘으로의 도펀트의 용해이다. 이러한 용해와 확산 양상은 많은 이익을 준다고 여겨진다. 두 번째는 몰드로부터 융성물의 액체 내로의 확산이다. 세 번째의, 그리고 현재 가장 적게 선호되는 것은 몰드로부터 융성물로의 증발이다.
차례로 이들 각각을 살펴보면, 가장 선호되는 것은 B4C(탄화붕소) 또는 B4Si(규화붕소)의 형태에서와 같은 몰드로부터의 도펀트가 코팅으로부터와 같이 몰드로부터 융성물로 용해되는 경우이다. 융성물 내에서, 도펀트는 그것의 구성물들과, 용융 물질의 몸체 내로 더 확산하게 되는, 붕소와 같은 도펀트로 분해된다. C 또는 Si와 같은 다른 구성 성분 또한, 융성물이 흔히 그러하듯이 그것들과 이미 포화되지 않을 정도까지 또한 확산하게 된다. 이들 양상의 결과로 생기는 장점들은 동일한 몰드에서 만들어진 각각의 웨이퍼가 더 많은 도펀트가 다 일찍 만들어진 웨이퍼들에 관해 방출되는, 아래에서 언급된 세 번째 것과 같은 다른 양상들과는 다르게, 동일한 양의 도펀트를 받는다는 점이다.
코팅으로부터 또는 몰드 자체로부터 융성물 내로 확산하게 되는, 도펀트가 몰드로부터 액체로 직접 확산하는 두 번째 양상은, 거의 일어나지 않는다고 여겨지는데, 그것은 모든 물질이 아닌 대부분의 물질이 용해 또는 증발에 의한 것과 같이, 확산 이외의 몇몇 모드에 의해서만 융성물에 들어가게 되기 때문이다. 어느 경우든, 도펀트가 융성물과 실제로 접촉하는 모든 모드에 대해서, 어느 정도는 확산이 일어나게 된다.
세 번째 양상인 직접적인 증발은 선호되지 않는다. 예를 들면, B2O3(산화붕소) 또는 BN(질화붕소)가 몰드 상의 그것의 위치(예컨대, 코팅에서)로부터 직접 또는 몰드에서 증발하는 정도까지 가열되어, 용융 반도체 물질로 기체로서 직접 통과할 수 있다. 이는 선호되지 않는데, 그것은 융성물로 도펀트가 방출되는 정도를 제어하는 것이 어렵다고 예상되기 때문이다. 도펀트에 관한 전체 소스는 갑자기 뜨거워지고, 단지 융성물과 접촉하는 도펀트 소스의 부분만 아니고, 증발에 의해 붕소를 방출하게 된다. 그러므로 몰드가 가열되는 첫 번째 시간에 더 많은 도펀트가 방출되게 되는데, 예컨대 작은 입자들이 단지 하나의 가열 사이클(heat cycle) 직후 사라질 수 있다. 또는 공정(process)이 도펀트 입자들의 몰드의 표면으로의 확산에 의해 제한된다.
도펀트의 위치와 양식 모두에 관련하여, 몇몇 예들이 도움이 된다. 도 4에서의 층(424) 또는 도 1b에서의 층(112)으로 도시된 것과 같은, 융성물과 접촉하는 방출 코팅과 같이, 몰드의 코팅으로부터의 도핑에 관해서, 최소 증기 운반이 요구될 때, 적합한 도펀트 소스는 Si3N4 또는 SiO2의 코팅 물질과 B4C 또는 SiB4의 도펀트가 된다. 도 4에 도시된 것과 같이, 층(414)에서 융성물과 직접 접촉하지 않는 몰드 코팅의 임의의 층으로부터의 도핑에 관해서는, 적합한 도펀트 소스가 Si3N4 또는 SiC의 코팅 물질과, BsO3 또는 BN의 도펀트가 된다. 도 3에 도시된 314와 같은, 코팅이 아닌 몰드로부터의 도핑에 관해서는, 적합한 몰드 물질이 SiC가 되고, B2O3 또는 BN의 도펀트가 된다.
전술한 기본 방법은 또한 붕소 대신 각각 임의의 다른 p타입 주 도펀트(알루미늄(Al), 갈륨(Ga), 인듐(In)과 같은)를 가지고, 그리고 융성물을 보상하기 위한 임의의 적합한 n타입 도펀트(인(P), 비소(As), 안티몬(Sb), 비스무트(Bi))를 사용하여 적용된다. 하지만, B와 P의 쌍은 성장하는 실리콘 웨이퍼들을 가지고 사용하기에 매우 유리한 것으로 생각되는데, 이느 그것들이 실리콘에서의 모든 유효한 도펀트들의 수치상으로 가장 높은 편석 계수들을 가지기 때문이다. (비교적 더 높은 편석 계수를 가진 요소는 응고하는 동안 다른 것들보다 비교적 덜 편석되고, 그와 같이 가장 높은 편석 계수를 갖는 것들은 응고하는 동안 가장 적게 편석된다.) 그러므로 응고할 때 도펀트(B)와 보상 도펀트(P)는, 수치상으로 더 작은 편석 계수를 가진 요소들이 사용된다면 생기게 될(더 큰 편석되는 경향을 가지고) 경우에 비해 결정 내에서 비교적 균일하게 분포하게 된다. 비슷한, 하지만 상호 관계에 있는 공정이 처음에 n타입 도핑된 웨이퍼들을 만들기 위해 또한 사용될 수 있다. 그러한 경우, 몰드 또는 그것 위의 코팅에 의해 제공된 주 도펀트는 n타입 도펀트(P, As, Sb, Bi와 같은)가 되고, 융성물 보상 도펀트는 p타입 도펀트(B, Al, Ga, In과 같은)가 된다.
아래 표 2는 대표적인 주 도펀트들과, p타입 반도체 및 n타입 반도체에 관한 보상 도펀트들, 및 그것들 각각의 편석 계수들을 보여준다.
P타입 N타입
주 도펀트 보상 도펀트 주 도펀트 보상 도펀트
B(0.8) P(0.3) P B
Al(.002) As(0.3) As Al
Ga(0.008) Sb(0.023)(안티몬) Sb(안티몬) Ga
In(0.004) Bi(0.0007) Bi In
표 2: 도펀트들과 평형 편석 상수들
반도체 물질을 도핑하는 이러한 방법은 실리콘(Si), 게르마늄, (Ge), 갈륨 비소(GaAs) 등을 포함하는 융성물로부터 성장할 수 있는 임의의 반도체에 적용될 수 있다. 실리콘을 제외한 반도체 물질들로부터의 성장하는 반도체 웨이퍼/몸체는 상이한 도펀트들(예를 들면, GaAs 웨이퍼들에 관한 주 도펀트로서의 실리콘)과 상이한 보상 도펀트 물질들을 사용하는 것을 요구하게 된다.
아래 표 3은 소스로서 사용될 수 있는 도핑 요소들의 화합물들을 보여준다. x 표시는 탄화붕소, 산화붕소 등과 같은 화합물이 존재함을 의미한다. (그에 반해서, P, As, Sb, Bi에 관해서는 어떠한 규화물도 존재하지 않는다.) 순수한 원소들도 사용될 수 있고, Si, C, O, N의 임의의 화합물이 그러한 원소들 중 임의의 것으로 도핑된 다음 도펀트에 관한 소스로서 사용될 수 있다. 열거된 화합물들 중 일부가 존재하지만 실제적이지 않은데, 이는 낮은 안정성, 습기와의 반응성, 유독성 등으로 인해 그러하다.
원소 B Al Ga In P As Sb Bi
탄화물 x x x x x x x x
산화물 x x x x x x x x
질화물 x x x x x x x
규화물 x x x x
표 3: 도핑 원소들의 화합물들
본 명세서에서 개시된 발명들은 많은 이익을 준다. 그 중 하나는 소수 캐리어 수집을 향상시키고 따라서 태양 에너지 전지의 효율을 향상시키는 유익한 전기장이다. 또 다른 이익은 더 낮은 저항률에서의 더 높은 효율인데, 이는 더 높은 충전율이 가능하다는 것을 암시한다. 또한, PERC와 같은(PERC-like) 공정들과의 가능한 시너지 효과가 존재한다(더 낮은 저항률이 PERC와 같은 전지 구조들에 있어서 유익하다). (PERC는 Passivated Emitter Rear Contact를 나타낸다.)
또 다른 이익은 도펀트(또는 그것과 연관성이 있는 저항률)의 구배가 자동으로 부동태화(passivating) 필드가 생기게 한다는 사실에 관계된다. (이는 도 5에 도시된 것처럼, 곡선의 좌측에 도시된 것처럼, 몰드에 가장 가깝게 형성된 웨이퍼의 부분에서의 매우 높은 도핑 집중에 의해 입증된다.) 부동태화 필드는 후면에서의 재결합(recombination)을 감소시키게 된다. 그 이점은 전지 처리 동안에 기존에 적용되었던 기존의 알루미늄 BSF(Back Surface Field)가 반드시 필요하지 않게 되고, 제거될 수 있다는 점이다. 이는 전형적인 전지의 형성시 단계들의 개수를 감소시킨다.
또 다른 장점은 다음 내용으로부터 생긴다. 만약 Al BSF가 존재하지 않는다면, 웨이퍼의 뒤쪽에 열린 그리드 접촉이 사용될 수 있어서, 긴 파장의 광이 전지를 통과하고 모듈 백(module back)에서 효율적으로 반사하는 시트(sheet)에서 반사된 다음, 다시 전지를 통과하는 것을 허용한다. 이는 아래에서 더 상세히 논의된다.
웨이퍼의 두께 전반에 걸친 도핑의 두께(그리고 그것과 서로 관련되는 저항률)는 또한, 소위 BSF(Back Surface Field)를 제공할 수 있다. 도 6a는 BSF를 통합하는 알려진 태양전지(600)의 단면도를 개략적으로 보여준다. BSF는 태양전지의 뒷면(태양으로부터 멀어지게 향하는 표면)에서 특히 도펀트의 농도가 높은 구역(662)에 의해 생성되고, 이는 전지의 뒷면에서 반도체 물질 내의 강한 전기장을 생성한다. 이러한 전기장은 전지의 뒷면에 접근하는 소수 캐리어들을 쫓아내고, 그것들 중 대다수가 반도체 물질의 바로 백면(back surface0(664)에 도달하는 것을 방지한다. 이는, 만약 그러한 대다수의 소수 캐리어가 이러한 백면(664)에 도달하게 된다면, 그것들이 이러한 표면에서 재결합할 매우 높은 확률이 존재하고 따라서 외부 회로에서 전류를 생성할 가능성이 더 이상 존재하지 않기 때문에, 중요하다.
드리프트 필드와 백면 필드는 모두 웨이퍼의 두께 전반에 걸친 도핑 밀도의 공간적 변화에 의존하고, 전지의 뒤쪽으로 갈수록 도핑 밀도가 더 높아지며, 전지의 앞쪽으로 갈수록 도핑 밀도가 더 낮아진다. 하지만, 그것들은 몇몇 중요한 점에서 상이하다. 첫 번째로는, 드리프트 필드는 그것이 웨이퍼의 두께 전체에 걸쳐 연장할 때 가장 효과적인데, 이는 그 자체로 소수 캐리어들을 수집 접합부 쪽으로 서서히 계속해서 밀게 되기 때문이다(그리고, 그것들은 오로지 확산만 거치게끔 하지 않는다). 반대로, BSF는 전지 웨이퍼의 뒤쪽 부분에 한정된다. 예를 들면, 180 내지 200미크론 두께의 전지 웨이퍼에서는, 전지 웨이퍼의 BSF 구역이 1 내지 10미크론의 두께를 가지고, 그것의 전형적인 두께는 대략 5미크론이다. 또, BSF에서의 도핑 레벨은 매우 높아서, 높은 전기장을 생성함으로써, 앞쪽으로의 소수 캐리어들을 효과적으로 쫓아버린다. 실제로, 이러한 도핑 레벨은 매우 높아서, 전지의 이러한 뒤쪽 부분에서의 소수 캐리어 확산 길이(또는 수명)에 부정적으로 영향을 미칠 수 있다. 장치 성능에 미치는 순수한 영향은 여전히 매우 긍정적인데, 이는 확산 길이의 감소가 전지의 매우 뒤쪽에만 국한되고, BSF 자체는 이러한 구역에 들어가는 캐리어들의 개수를 최소화하기 때문이다. 이와 달리, 드리프트 필드에서의 하부 도핑 레벨들은 소수 캐리어 확산 길이에 비교적 적은 부정적인 영향을 미친다. 그러한 BSF 전지는 도 6a에 도시되어 있다.
BSF를 생성하는 가장 흔한 방식은 웨이퍼의 뒤쪽에 알루미늄 페이스트(paste)를 스크린 인쇄(screen print)하고, 그것을 벨트 용광로(belt furnace)에서 불에 쬐어 그슬리는 것이다. 이는 알루미늄, 즉 p타입 도펀트의 매우 높은 도핑 밀도롤 갖는 실리콘의 구역(662)을 생성한다. 게다가, 이것 뒤에는 알루미늄-실리콘 합금의 층(668)이 존재한다(그 중 많은 것이 공정(eutectic) 조성에서). 이러한 알루미늄 합금 구역(668)은 전지에 관한 뒤쪽의 접촉물/전도체로서 작용한다. 불행하게도, 그러한 기존의 BSF 전지의 작동을 위해, 알루미늄-실리콘 합금은 대략 60%의 반사 계수를 가지는 특히 양호한 광학 반사물은 아니다. 그러므로 전지 몸체(652)를 처음 통과할 때 흡수되지 않는 적외선의 40%는 이러한 뒤쪽 접촉물에 의해 흡수되고, 두 번째 통과에서는 전지 몸체(652)를 통해 뒤로 이동하기 위해서는 더 이상 이용 가능하지 않다. 이는 전지에 의해 발생된 전류를 상당히 제한하고, 전압을 소량 제한한다. 전지의 태양을 향하는 표면에는 구조화된(textured) 표면(650)과, 전기적으로 접촉하는 핑거(finger)(670)가 제공될 수 있다.
도 6b에 도시된 것처럼, 본 발명의 그로운-인(grown-in) 도핑은 구역(682)에 도핑 프로파일을 제공할 수 있고, 이러한 도핑 프로파일은 위에서 언급된 결점들 없이 BSF로서의 기능을 한다. 몇몇 구현예들에서는, 전지 웨이퍼의 두께 전반에 걸친 윤곽이 그려진 드리프트 필드 도핑의 더 넓은 구역(692)과 함께 현저히 높은 도핑(백면에 관한)의 구역(682)이 생성될 수 있다. (도 6b에 도시된 것처럼, 도면을 단순화하기 위해, 구역(692)은 도핑 프로파일의 임의의 그래프식 표현을 가지지 않는다. 하지만, 위에서 논의된 도 2a 및 도 2b에 도시된 것과 비슷한 점진적이거나 덜 점진적인 도핑 프로파일이 존재할 수 있다는 점이 이해되어야 한다.) 다른 구현예들에서는, 몰드 또는 몰드 코팅으로부터 나오는 도펀트의 플럭스(flux)가 전지 웨이퍼의 뒤쪽까지 더 좁게 제한되도록 설계될 수 있다. 이는 그럴 경우 현저하게 도핑된 BSF 구역(682)을 생성하기 위해 사용될 수 있고, 또한 비록 드리프트 필드가 존재할지라도 그것의 구배가 매우 점진적이거나 덜 갑작스럽게 되도록 오로지 매우 가볍게 도핑되는 드리프트 필드 구역(692)을 생성하기 위해 사용될 수 있다. 또는 두 가지 효과 모두 동일한 도핑으로 달성될 수 있거나, 상이한 도핑 패턴으로 달성될 수 있다.
BSF로서 기능을 하는 그로운-인 도핑을 생성하는 몇 가지 방법이 존재한다. 전형적인 BSF는 약 1×1018/㎤ 억셉터들을 가지게 된다. 이를 달성하기 위해, 붕소와 같은 많은 양의 억셉터 도펀트가 몰드 내에 제공되게 된다. 앞측 도핑에 비해 뒤측 도핑을 더 증대시키기 위해, 반도체 결정은 초기 핵형성 후 비교적 느리게 성장될 수 있어서 이는 융성물 내에 이미 존재하는 억셉터들이 응고하고 있는 결정으로부터 멀리 융성물 내로 더 깊게 확산할 더 많은 시간을 제공하게 됨으로써 몰드바로 옆에 인접하게 성장한 초기 층에 비해 대다수의 결정에서 억셉터들(붕소)의 훨씬 더 낮은 집중을 허용한다. BSF의 세기는 웨이퍼의 벌크에서의 도핑에 대한 뒤쪽에서의 도핑의 비율에 비례한다. 게다가, 또는 대안적으로 핵형성은 아래에 논의된 것처럼, 응고의 더 이른 부분들 동안에 더 높은 진공도(또는 차동 압력)를 제공함으로써 증대될 수 있었다. 이는 몸체가 응고하는 융성물의 부분에서 몰드에 가까운 도펀트 집중이 형성되면서, 결정 응고와 성장이 더 일찍 시작되게 한다. 시간이 지남에 따라, 또는 상이한 위치들에서 진공도(또는 차압 체제)를 변화시키는 기술은, Sachs 등에 의한 위에서 참조된 특허 번호 8,293,009호에서 설명된다. 몰드 면에 인접하게 형성된 웨이퍼의 표면에서 1×1018/㎤ 억셉터들의 캐리어 농도를 갖는 웨이퍼들이 만들어졌다.
전술한 것은 응고하는 동안 진공 압력 또는 차압 체제를 조정하는 것을 언급한다. 이는 특허 8,293,009호에서 개시된 방법을 참조한다. 특허 8,293,009호에서 설명된 몰드는 다공성인 것이 유익하다(아래에 논의된 것처럼). 차동 압력은 접촉시 용융 물질이 몰드의 면 쪽으로 끌어 당겨지도록, 몰드의 백면과, 용융 물질의 표면과 접촉하는 몰드의 표면 사이에 제공된다. 몰드의 다공성은 용융 물질이 작은 구멍들 내로 끌어 당겨지지 않도록 정해진다. 이는 표면 장력과 다른 현상들이 용융 물질이 그것이 응고하기 전에 작은 구멍들로 들어가는 것을 방지하도록 충분히 작은 구멍들에 의해 이루어진다. 그것들은 비록 그것들의 작은 개별적인 크기들에도 불구하고, 차동 압력이 확립될 수 있도록 충분히 여러 개가 존재한다. 그러한 차동 압력은 진공도를 제공함으로써, 또는 차동 압력이 용융 물질과 응고된 몸체를 몰드 면 쪽으로 밀어내는 힘을 제공하도록, 대기압 위의 압력으로 용융 물질의 표면에 더 작은 압력으로 몰드의 반대쪽 표면을 제공함으로써, 확립될 수 있다. 이러한 차동 압력을 제공함으로써, 용융 물질과 몰드 면 사이의 접촉력이 차동 압력이 없는 경우에 비해 증대되고, 이는 더 신속한 응고를 제공한다. 증대된 차동 압력은 몰드 면에서의 특정 위치들에서의 열끼워맞춤(thermal insert) 또는 공간(void)과 같은 다양한 수단에 의해, 다른 증대되지 않은 위치들과는 대조적으로, 몰드 면에 걸쳐 개별 위치들에서 또한 제공될 수 있다. 다공성이란, 몰드의 하나의 표면으로부터 몰드의 다른 표면으로 기체가 흐르기 위한 연속되는 길(path)들이 존재하도록, 매우 작은 구멍들과 통로들로 가득 찬 몸체를 의미한다. 작은 구멍들은 매우 작다. 그것들은 보통 10미크론에서부터 상황에 따라서 최대 30 또는 40미크론 크기의 직경을 갖는, 미크론 단위의 크기를 가진다. 그것들은 몰드의 표면을 덮고 큰 부피를 갖는 그것의 몸체를 통과하는 다수의 것들로 이루어져 있다. 통로는 천연 스펀지에서와 같이 뒤틀려 있다. 본 명세서에서 정의된 것처럼, 다공성이란 몰드 몸체를 통해 구멍이 뚫린 구멍들과 같이, 하나의 표면으로부터 나머지 표면까지 지나가는 육안으로 보이는 간단한 구멍들을 포함하지 않는다.
도 6b는 역시 핑거(finger)들을 보여주는, 앞쪽의 태양을 향하는 전극(699)의 핑거(673)들과 비슷한 핑거(671)들의 형태를 갖는 뒤쪽 전극(698)과, BSF 구역(682)이 있는 전지 웨이퍼(601)를 보여준다. 광학(통상적으로 흰색인) 반사체(695)(반사하거나 확산할 수 있는)는 뒤쪽 전극(698) 뒤에 있다. 이러한 반사체는 모듈을 캡슐에 넣는 동안에 사용된 검은색 시트(sheet)일 수 있다. 전지 웨이퍼의 뒤쪽과 반사체 사이에는 물리적인 공간(687)이 존재할 수 있거나 공간이 없을 수 있다. 이러한 식으로, 실리콘(693)의 주된 몸체를 처음 통과할 때 흡수되지 않는 광자는 전지 웨이퍼에 존재하게 되고, 광학 반사체(695)에 의해 반사되며, 실리콘 몸체(693)를 두 번째로 통과할 때 백면으로부터 전지 웨이퍼로 다시 들어가 흡수될 추가 기회를 가지게 된다. 대부분의 뒤쪽 접촉 부분의 광학적 반사도는, 그러한 경우에 전지 웨이퍼의 뒤쪽에 놓인 물질(695)의 반사도에 의해 지배를 받고, 이는 90%보다 클 수 있으며, 대부분의 경우 95%보다 크다. 전지 웨이퍼의 태양을 향하는 표면에는 도 6a에 도시된 종래 기술의 구현예와 비슷한 구조화된 표면(651)이 제공될 수 있다.
도 7은 2가지 타입의 전지에 관한 양자 효율(QE) 측정을 그래프 형태로 보여준다. 도 6a에 도시된 구조물에 관한 광 응답은 파선으로 도시되어 있고, 일반적으로 다른 곡선 안쪽에 있다. 그로운-인 BSF 및 반사성 배면 시트(back sheet)가 있는, 도 6b에 도시된 본 발명의 구조물에 관한 광 응답은 실선으로 도시되어 있으며, 일반적으로 다른 곡선의 바깥쪽에 있다. 그러므로 볼 수 있는 것처럼, 전지의 광 응답은 도 6b에 도시된 본 발명의 구조물에 관해 더 높다. 증가된 QE는 예상된 것처럼, 그래프 상에서 900㎚와 1200㎚ 사이에 있는 스펙트럼 파장의 적외선 구역에 있는데, 이는 이들이 전지의 뒤쪽까지 관통할 수 있는 더 긴 파장들이기 때문이다. 그 결과는 더 높은 효율을 갖는 전지이다.
웨이퍼, 예컨대 열린 구역에 의해 뒤로 물러난(backed) 접촉 소성(contact firing) 단계 동안에 알루미늄을 합금함으로써 제공된 BSF의 몇몇 형태, 격자형(grid-like) 전극, 및 반사체의 기본 전지 구조가 관련 분야에 알려져 있다. PASHA 전지 구조물이 그 일 예이다. 전지의 백면 가까이에 더 무거운 도핑을 제공하기 위해 분리된(separate) 도핑 단계에 의해 BSF를 제공하는 것이 또한 알려져 있다. 그러한 구조물을 생성하는 것은 이러한 독립된 도핑 단계를 필요로 한다. 그러한 도핑된 BSF를 그것에 관한 독립된 단계 없이 생성하는 것, 즉 위에서 설명된 것처럼 드리프트 필드와 함께, 웨이퍼가 성장하는 국면 동안에 BSF를 생성하는 것이 본 발명인 것으로 간주된다. 그러므로 본 발명의 또 다른 것은 그러한 구조물을 제조하는 새롭고 명료하지 않은 방법에 관한 것이고, 이 경우 BSF를 생성하기 위해 필요로 하는 도핑은 위에서 논의된 방법들에 따른 웨이퍼 성장 공정 동안에 생성된다.
반도체로서 실리콘을, 주 도턴트로서 붕소를, 그리고 보상 도펀트로서 인을 사용하는 것과 같은 임의의 특별한 시스템에서는, 바람직하지 않은 상태가 생길 수 있다는 점이 결정되었다. 동일한 베셀(vessel)과 융성물로부터 웨이퍼의 많은 런(run)이 이루어지기 때문에, 동일한 융성물로부터 만들어진 일련의 웨이퍼들에서 각각의 새롭게 만들어진 웨이퍼의 저항률을 동일하게 유지하기 위해서, 보상 도펀트가 시간이 지남에 따라 융성물의 벌크(bulk)에 추가된다는 점이 상기된다. 이는 시간이 지남에 따라 융성물에서 주 도펀트(예컨대 붕소)의 누적이 증가하는 것이 존재한다는 사실에도 불구하고 행해져야 한다.
바람직하지 않은 현상은 주 도펀트보다 낮은 편석 계수를 가지는 보상 도펀트가 그레인 경계들까지 더 강하게 편석된다는 점이다. Si 결정(800)과, 그레인 경계들(860)에서의 누적된 낮은 편석 계수 보상 도펀트(D)를 개략적으로 보여주는 도 8a를 예로서 참조하라. 이는 일반적으로 바람직하지 않은데, 이는 그레인 경계들(860) 부근에서의 보상 도펀트(D)의 더 높은 집중이 보상 도펀트가 수반하는 캐리어 타입(D)의 그레인 경계들 부근에서의 더 높은 집중이 존재하게 하기 때문이다 (P의 경우에는 이들은 도너들이고, 따라서 글자 D는 그것들을 나타내기 위해 사용된다). 이와 같이, 그레인 경계들 쪽으로 향한 그레인들 내에 전기장이 확립되고, 따라서 그러한 경계들까지 소수 캐리어들이 끌어 당겨진다. 그러한 상태는 바람직하지 않은데, 이는 이들 캐리어를 향하게 하는 것이 바람직한 곳이 아니기 때문이다. 그것들은 억셉터 도펀트(A)가 더 많이 집중된 웨이퍼의 표면(242)으로부터 억셉터 도펀트(A)가 덜 집중된 표면(246)에 인접하게 형성될 p/n 접합(아직 형성되지 않았고, 따라서 도 8a에 도시되지 않은) 쪽으로 멀어지게 향하게 된다.
이러한 바람직하지 않은 효과는, 예를 들면 Si/B/Ph 시스템의 경우에서의 알루미늄(Al)의 역보상(counter-compensating) 도펀트와 같이 본 명세서에서 역보상 도펀트라고 부르는, 2차 보상 도펀트를 제공하는 반직관적인 단계에 의해 극복될 수 있다. 이러한 알루미늄은 주 도펀트와 동일한 타입의 캐리어 도너/억셉터이다. 그러므로 알루미늄은 붕소인 것처럼 억셉터이다. 역보상 도펀트의 편석 계수가 제1 보상 도펀트의 것보다 수치상으로 더 작고, 수치상으로 제1 보상 도펀트의 계수의 값에 가능한 가까운 것이 가장 유리하다. 수치상으로 더 작은 편석 계수를 가짐으로써, 역보상 도펀트는 보상 도펀트보다도 훨씬 더 강하게 그레인 경계들에 이동한다. 그러므로 이들 경계에서의 비교적 높은 집중을 가진 보상 도펀트로부터 존재하는 정도가 과도한 도너/억셉터들을 소멸시키고 상쇄하는 것이 억셉터/도너 특성이다.
주 도펀트의 편석 계수가 제1 보상 도펀트의 것보다 수치상으로 더 적은 경우들에서는, 제2 역보상 도펀트를 반드시 사용할 필요는 없다(그리고 따라서 보상 도펀트는 제1 보상 도펀트가 아닌 단순히 보상 도펀트이다). 실리콘 반도체에 관한 매우 유용한 조합은 주 도펀트에 관해 붕소를 사용하고, 보상 도펀트에 관해 인을 사용하며, 제2 역보상 도펀트에 관해 Ga(갈륨)을 사용한다. B는 가장 큰(최소로 편석하는) 편석 계수인 0.8을 가지고, P는 0.3, 그리고 Ga는 0.008이다.
표 4는 표 2에 도시된 것과 비슷하지만 역보상 도펀트들에 관련된 추가 정보를 가지고, 실리콘과 같은 P타입 반도체 결정과 N타입 반도체들 모두에 관한 주(기판) 도펀트, 보상 도펀트, 및 제2 역보상 도펀트의 상이한 조합들을 보여준다. 각각의 요소에 관한 편석 계수는 또한 그러한 요소가 처음 언급될 때 제공된다.
P타입 N타입
주 도펀트 보상 도펀트 역보상 도펀트 주 도펀트 보상 도펀트 역보상 도펀트
B(0.8) P(0.3) Al P B As
Al(.002) As(0.3) Ga As Al Sb
Ga(0.008) Sb(0.023) In Sb Ga Bi
In(0.004) Bi(0.0007) Bi In
B(0.8) P(0.3) Ga
표 4: P타입 및 N타입 반도체에 관한 주, 보상, 및 역보상 도펀트의 조합들
표 4에 열거된 화합물들은 주 도펀트와 보상 도펀트뿐만 아니라, 역보상 도펀트를 제공하기 위해 사용될 수 있다. n타입 도펀트와 p타입 도펀트 모두가 융성물에 추가되는 경우에서는, 화합물 반도체가 제2 역보상 도펀트를 추가하기 위해 사용될 수 있었다. 예를 들면 붕소 주 도펀트의 경우에는 InP(인화인듐)가 사용될 수 있었다. 위 표에서, Ga의 경우와 동일한 방식으로 인은 보상 도핑을 제공하게 되고, 인듐은 역보상을 제공하게 된다. 하지만, P와 In은 개별 첨가제라기보다는 복합제로서 제공된다.
예들(EXAMPLES)
웨이퍼들이 성장하고 태양전지들이 만들어졌다. 태양전지들은 매우 낮은 저항률에서 높은 효율을 보여준다. 예를 들면, 0.3Ω-cm만의 평균 벌크 저항률을 가지고 이러한 방법을 사용하여 웨이퍼들에서 만들어진 태양전지들은, 2.2Ω-cm인 저항률을 가지는 제어 웨이퍼들보다 2% 더 높은 효율을 가졌다. 도 5에 개략적으로 도시된 도핑 프로파일은 실리콘의 층을 계속해서 선택적으로 제거하고, 나머지 웨이퍼의 저항률을 측정함으로써 측정되었다. 일반적으로, 도핑 집중이 더 높은 구역들에 더 낮은 저항률이 존재하고, 그 역도 성립한다. 도핑을 저항률을 측정함으로써 추측되었는데, 이는 형성된 웨이퍼에서 물질의 집중도를 측정하는 것이 어렵지만, 저항률을 층마다 측정하는 것은 특별히 어렵지 않기 때문이다. 그러므로 본 명세서의 청구항들의 침해를 고려할 때, 표면들마다 저항률에 있어서의 프로파일의 존재는 도펀트 집중에 있어서의 대응하는 프로파일의 증거인 것으로 간주될 수 있다. 더욱이, 한쪽 표면(보통 태양을 향하지 않고, P타입 웨이퍼들에서 더 높은 도펀트 집중이 존재하는 백면)에서는 저항률이 더 낮고, 태양을 향하는 표면이 되는 다른 표면에서는 저항률이 더 높은 저항률의 프로파일을 보여주는 웨이퍼들은, 그러한 경우 그러한 웨이퍼를 포함하는 태양전지들과 그러한 웨이퍼들을 만드는 방법과 함께 본 발명의 것으로 생각된다.
보통의 순수한 억셉터 농도는 뒤쪽(몰드를 향하는 측에 형성된) 표면에서의 도핑보다 약 10배 더 많게 약 5×1015/㎤이었다. 셀은 위에서 역시 논의된 것과 같이 BSF에서 성장하지 않은 알루미늄 백면 필드를 가졌다. 붕소 도펀트는 약 1×1018atoms/㎤이었다. 불순물 함유량은 최소였고, 어느 경우든 평형 편석에 존재하게 되는 양의 10배 미만이다. 0인 상태(런의 바로 시작상태에서)로부터 런이 끝날 때(대략 2000개의 웨이퍼가 만들어진)에서의 약 1×1018atoms/㎤까지의 보상 도펀트의 범위가 존재하였다.
본 명세서에서 개시된 발명들은 다수의 문제들을 해결한다. 본 발명은 형성된 웨이퍼의 한쪽 표면으로부터 다른 것까지의 도펀트 구배의 비용이 적게 되는 확립을 허용한다. 현재까지는, 실리콘 웨이퍼들에서의 도펀트들의 구배를 확립하기 위한 알려진 방법들은 갈륨 도핑된 RGS(ribbon growth on substrate)와 같이 품질이 낮은 실리콘을 만들어 내거나 매우 비용이 많이 든다(에피텍셜 성장한 실리콘).
웨이퍼에 도핑 레벨의 프로파일을 제공하기 위해 전술한 기술들 중 많은 것/임의의 것이 임의의 다른 것들을 가지고 사용될 수 있음이 주목되어야 한다. 예컨대, 몰드의 몸체 또는 몰드의 표면 부근에서의 코팅에서는 몰드에 도펀트를 제공하는 양상들 중 임의의 것이 시간이 지남에 따라 융성물에서의 과도한 도펀트를 상쇄하는 방법들 중 임의의 것을 가지고 사용될 수 있고, 또한 그레인 경계들에 보상 도펀트의 과도한 축적을 역보상(counter compensating)하는 임의의 방법이 도핑 프로파일을 제공하는 임의의 다른 방법을 가지고 사용될 수 있다. BSF를 생성할 정도로 BSF를 생성할 위치들에서 도펀트를 제공하는 것은, 도펀트 보상을 위한 그리고 또한 그레인 경계들에서의 도펀트 보상의 누적을 무효로 하기 위한 기술들 중 임의의 것을 가지고 사용될 수 있다. 임의의 곡선 또는 모양을 갖는 도펀트 프로파일을 형성하기 위한 기술들은 보상 또는 역보상 기술들을 가지고, 또한 BSF를 형성하는 방법들을 가지고 사용될 수 있다.
이러한 개시 사항을 하나의 발명 이상을 설명하고 드러낸다. 본 발명은 이러한 그리고 출원된 것뿐만 아니라 이러한 개시 사항에 기초한 임의의 특허 출원의 실행 동안 드러난 관련된 문서들의 청구항들에서 설명되어 있다. 본 발명의 발명자들은 나중에 결정될 것으로서 종래 기술에 의해 허용된 한계들까지 다양한 발명들 전부를 주장하려고 의도한다. 본 명세서에서 설명된 특징 중 그 어느 것도 본 명세서에 개시된 각각의 발명에 필수적인 것은 아니다. 그러므로 본 발명의 발명자들은 어떠한 특징도 본 명세서에서 설명되고 있지 않지만 본 개시물에 기초한 임의의 특허의 임의의 특별한 청구항에서 주장되지 않는 것이 임의의 그러한 청구항에 통합되어야 한다고 생각한다.
예컨대, 드리프트 필드의 발명은 BSF의 발명에 필수적인 것은 아니고, 그 역도 성립한다. 점진적이고, 매우 두껍게 도핑된 BSF를 가지지 않는 드리프트 필드가 확립될 수 있다. BSF에는 비교적 두껍게 도핑된 구역이 제공될 수 있고, 나머지 웨이퍼는 본질적으로 어떠한 드리프트 필드도 없거나 정도가 약한 드리프트 필드만이 있게 비교적 균일할 수 있다. 융성물에서의 주 도펀트의 집중이 질 좋은 웨이퍼들을 형성하기에 너무 크게 되지 않는 한, 단일 웨이퍼 형성이나 심지어 웨이퍼들의 런을 위해, 융성물에서 보상 도펀트를 제공하는 것이 반드시 필수적이지는 않다. 도펀트 보상의 다른 방법들이 사용될 수 있다. 마찬가지로, 본 명세서에서 훨씬 더 적은 편석 계수를 갖는 역 도펀트를 제공하는 것이 개시되어 있는, 그레인 경계들에서의 보상 도펀트의 과도한 누적을 방지하기 위한 역보상 방법이 사용될 필요가 없다. 그러한 누적은 몇몇 적용예들에 관해서는 묵인될 수 있거나, 누적을 무효로 하는 다른 방법이 사용될 수 있다.
하드웨어의 일부 조립체 또는 단계들의 그룹이 본 명세서에서 하나의 발명으로서 참조된다. 하지만, 이는 임의의 그러한 조립체 또는 그룹이 특히 일 특허 출원, 또는 발명의 단일성으로 심사될 발명들의 개수에 관한 법들과 규정들에 의해 필연적으로 예측되는 특허 가능한 별개의 발명들인 것이라고 용인하는 것은 아니다. 그것은 발명의 일 구현예를 말하는 짧은 방식인 것으로 의도된다.
요약이 첨부되어 있다. 이러한 요약은 심사관들과 다른 검사관이 본 기술의 개시물의 주제를 신속하게 확인하는 것을 허용할 요약서를 요구하는 규칙을 따르기 위해 제공되는 것임이 강조된다. 이러한 요약서는 그것이 특허청의 규칙에 의해 약속된 것처럼, 청구항들의 범주 또는 의미를 해석하거나 제한하기 위해 사용되는 것이 아니라는 이해를 가지고 제출된다.
전술한 논의는 예시적인 것으로 이해되어야 하고, 어떤 의미로든 제한하는 것으로 간주되어서는 안 된다. 본 발명이 그것의 바람직한 구현예들을 참조하여 특별히 도시되고 설명되었지만, 당업자라면 청구항들에 의해 정해진 발명의 취지 및 범주로부터 벗어나지 않으면서 형태 및 세부 사항의 다양한 변화가 이루어질 수 있다는 점을 이해하게 될 것이다.
아래 청구항들에서의 기능 요소들을 더한 모든 수단이나 단계의 대응하는 구조물, 물질, 및 행위와 등가물은, 구체적으로 주장된 것처럼 다른 주장된 요소들과 결합한 기능들을 수행하기 위한 임의의 구조물, 물질 또는 행위를 포함하는 것으로 의도된다.
발명의 양상(ASPECTS OF INVENTIONS)
본 발명의 다음 양상들은 본 명세서에서 설명되는 것으로 의도되고, 본 섹션(section)은 그것들이 언급되는 것을 보장하기 위한 것이다. 그것들은 양상이라고 불리며, 비록 그것들이 청구항들과 비슷하게 보일지라도 그것들은 청구항들이 아니다. 하지만, 나중에 몇몇 시점에서는 출원인이 이러한 그리고 임의의 관련된 출원들에서 이들 양상 중 임의의 것과 전부를 주장할 권리를 유보한다.
A1. 태양 에너지 수집기로서 사용하기 위한 반도체 웨이퍼의 제조 방법으로서, 이러한 제조 방법은
a. 표면을 갖는 용융 반도체 물질을 제공하는 단계;
b. 형성 표면을 포함하고, 상기 반도체 물질에 대한 주 도펀트를 또한 포함하는 몰드를 제공하는 단계;
c. 도펀트가 상기 몰드로부터 상기 용융 반도체 물질로 이동하도록 용융 물질에 상기 형성 표면을 접촉시키는 단계; 및
d. 제1 표면이 상기 형성 표면과 접촉하면서 상기 형성 표면에 웨이퍼의 형태로 되어 있는 반도체 물질의 몸체가 응고하도록 상태를 유지시키는 단계를 포함하고,
상기 웨이퍼는 도펀트 농도의 프로파일을 가지고, 상기 웨이퍼의 상기 제1 표면에서는 도펀트의 농도가 더 크고, 상기 웨이퍼의 제2 표면에서는 도펀트의 농도가 더 적다.
A2. 태양 에너지 수집기로서 사용하기 위한 반도체 웨이퍼의 제조 방법으로서, 이러한 제조 방법은
a. 표면을 갖는 용융 반도체 물질을 제공하는 단계;
b. 형성 표면을 포함하고, 상기 반도체 물질에 대한 도펀트를 또한 포함하는 몰드를 제공하는 단계;
c. 접촉 지속시간의 적어도 일부 동안 도펀트가 상기 몰드로부터 상기 용융 반도체 물질로 이동하도록 접촉 지속시간 동안에 상기 형성 표면을 상기 용융 물질에 접촉시키는 단계; 및
d. 상기 형성 표면에 웨이퍼의 형태로 되어 있는 반도체 물질의 몸체가 응고하도록 상태를 유지시키는 단계를 포함하고,
상기 웨이퍼는 저항률의 프로파일을 가지며, 상기 웨이퍼의 제1 표면에서는 비교적 더 적은 저항률이 존재하고, 상기 웨이퍼의 제2 표면에서는 비교적 더 큰 저항률이 존재한다.
A3. 제1 양상 또는 제2 양상에 따른 방법으로서, 형성 표면으로부터 응고된 웨이퍼를 분리하는 단계를 더 포함한다.
A4. 제1 양상 내지 제3 양상 중 어느 하나에 따른 방법으로서, 상기 몰드는 하나의 표면상에 주 도펀트를 함유하는 코팅을 포함한다.
A5. 제1 양상 내지 제3 양상 중 어느 하나에 따른 방법으로서, 상기 몰드는 몸체를 더 포함하고, 상기 주 도펀트는 상기 몰드의 몸체 내에 분포되어 있다.
A6. 제1 양상 내지 제3 양상 중 어느 하나에 따른 방법으로서, 상기 몰드는 몸체를 더 포함하고, 상기 주 도펀트는 하나의 표면 가까이에서 더 높은 농도로 상기 몰드의 몸체 내에 있다.
A7. 제1 양상 내지 제6 양상 중 어느 하나에 따른 방법으로서, 상태를 유지시키는 단계는, 응고하는 몸체가 성장함에 따라, 처음에 주 도펀트는 용융 물질과 응고하는 몸체 내로 제1 속도(rate)로 이동하고, 그 후 주 도펀트가 용융 물질과 응고하는 몸체 내로 점점 더 적은 속도로 이동하여, 더 일찍 응고하는 몸체의 부분들은 나중에 응고하는 몸체의 부분들에 비해, 단위 부피당 비교적 더 많은 주 도펀트를 가지도록, 반도체의 응고하는 몸체가 확산 장벽으로서 행동하는 형태로 상기 몰드에서 상기 주 도펀트를 제공하는 것을 포함한다.
A8. 제1 양상 내지 제7 양상 중 어느 하나에 따른 방법으로서, 도너 타입과 억셉터 타입 중 한 가지 타입만을 갖는 전하 운반체를 포함하는 상기 주 도펀트는,
단계들 a, b, c, 및 d(적절하게, 제1 항 또는 제2 항의)를 적어도 2회 행하는 것과,
용융 물질에서, 상기 주 도펀트와 반대 전하 운반체 도너/억셉터 타입의 일정량의 보상 도펀트를 제공하는 것을 더 포함한다.
A9. 제8 양상에 따른 방법으로서, 상기 용융 물질에서 상기 보상 도펀트와 반대 전하 운반체 도너/억셉터 타입의 일정량의 역보상(counter compensating) 도펀트를 제공하는 단계를 더 포함한다.
A10. 제9 양상에 따른 방법으로서, 상기 보상 도펀트와 상기 역보상 도펀트는 각각 평형 편석 계수를 가지고,
상기 역보상 도펀트의 상기 평형 편석 계수는 상기 보상 도펀트의 평형 편석 계수 이하이다.
A11. 제8 양상에 따른 방법으로서, 일정량의 보상 도펀트를 제공하는 단계는 다음 관계식, 즉
Ccd는 Cmd*(kmd/kcd)와 거의 같다는 식에 따르는 농도(Ccd)의 융성물에서 상기 보상 도펀트를 제공함으로써 행해지고,
이 경우 Cmd는 주 도펀트의 용해 농도이고,
Ccd는 보상 도펀트의 용해 농도이며,
kmd는 주 도펀트의 유효 편석 계수이고,
kcd는 보상 도펀트의 유효 편석 계수이다.
A12. 제1 양상에 따른 방법으로서, 상기 주 도펀트의 농도는 상기 웨이퍼의 제1 표면에서 1×1020NX/㎤ 이하이고, 상기 웨이퍼의 제2 표면에서 약 1×1015NX/㎤ 이상이며,
여기서 NX는 전하 운반체 억셉터 도펀트에 관해서는 전하 운반체 억셉터들의 개수(Na)를 의미하고, 전하 운반체 도너 도펀트에 관해서는 전하 운반체 도너들의 개수(Nd)를 의미한다.
A13. 제2 양상에 따른 방법으로서, 상기 주 도펀트는 전하 운반체 억셉터이고, 상기 저항률은 상기 웨이퍼의 제1 표면에서는 0.001Ω-㎝ 이상이며, 상기 웨이퍼의 제2 표면에서는 약 10Ω-㎝ 이하이다.
A14. 제1 양상에 따른 방법으로서, 상기 주 도펀트의 농도는 상기 웨이퍼의 제1 표면에서 1×1019NX/㎤ 이하이고, 상기 웨이퍼의 제2 표면에서는 약 1×1017NX/㎤ 이상이며,
여기서 NX는 전하 운반체 억셉터 도펀트에 관해서는 전하 운반체 억셉터들의 개수(Na)를 의미하고, 전하 운반체 도너 도펀트에 관해서는 전하 운반체 도너들의 개수(Nd)를 의미한다.
A15. 제2 양상에 따른 방법으로서, 상기 주 도펀트는 전하 운반체 도너이고, 상기 저항률은 상기 웨이퍼의 제1 표면에서는 0.001Ω-㎝ 이상이며, 상기 웨이퍼의 제2 표면에서는 약 0.1Ω-㎝ 이하이다.
A16. 제1 양상 또는 제2 양상에 따른 방법으로서, 상기 반도체는 p타입 반도체를 포함하고, 상기 주 도펀트는 붕소, 알루미늄, 갈륨, 및 인듐으로 구성되는 그룹으로부터 선택된다.
A17. 제1 양상 또는 제2 양상에 따른 방법으로서, 상기 반도체는 n타입 반도체를 포함하고, 상기 주 도펀트는 인, 비소, 안티몬(Sb), 및 비스무트로 구성되는 그룹으로부터 선택된다.
A18. 제8 양상에 따른 방법으로서, 상기 반도체는 p타입 반도체를 포함하고, 상기 보상 도펀트는 인, 비소, 안티몬(Sb), 및 비스무트로 구성되는 그룹으로부터 선택된다.
A19. 제8 양상에 따른 방법으로서, 상기 반도체는 n타입 반도체를 포함하고, 상기 보상 도펀트는 붕소, 알루미늄, 갈륨, 및 인듐으로 구성되는 그룹으로부터 선택된다.
A20. 제18 양상에 따른 방법으로서, 상기 용융 물질에서, 알루미늄, 갈륨, 및 인듐으로 구성되는 그룹으로부터 선택된 역보상 도펀트를 제공하는 단계를 더 포함한다.
A21. 제19 양상에 따른 방법으로서, 상기 용융 물질에서, 비소, 안티몬, 및 비스무트로 구성되는 그룹으로부터 선택된 역보상 도펀트를 제공하는 단계를 더 포함한다.
A22. 제4 양상에 따른 방법으로서, 상기 용융 물질은 실리콘을 포함하고, 상기 코팅은 B4C(탄화붕소)와 B4Si(규화붕소)로 구성되는 그룹으로부터 선택된 도펀트를 포함한다.
A23. 제1 양상 또는 제2 양상에 따른 방법으로서, 상기 주 도펀트는, 탄화물, 산화물, 질화물, 및 규화물로 구성되는 그룹으로부터 선택된 화합물 또는 붕소, 알루미늄, 갈륨, 인듐, 인, 비소, 안티몬, 및 비스무트로 구성되는 그룹으로부터 선택된 원소를 포함한다.
A24. 제1 양상 또는 제2 양상에 따른 방법으로서, 상기 유지시키는 단계는, 태양 에너지 수집기로서 사용된 웨이퍼에서 백면(back surface) 필드를 확립하도록 상기 웨이퍼의 제1 표면에 충분히 높은 주 도펀트의 농도를 제공하도록 행해진다.
A25. 제24 양상에 따른 방법으로서,
a. 웨이퍼에 결합되고, 상기 웨이퍼의 제1 표면과 접촉하는 오픈 그리드(open grid)의 형태를 갖는 금속성 전도체를 제공하는 단계; 및
b. 상기 제1 표면으로부터 일정한 간격을 두고 떨어져 있는 광학 반사기를 제공하는 단계를 더 포함하고,
상기 광학 반사기는 상기 금속성 전도체가 상기 제1 표면과 광학 반사기 사이에 있도록 배치된다.
A26. 제1 양상에 따른 방법으로서, 상기 도펀트 농도의 프로파일은, 전하 운반체를 바람직한 방향으로 촉구하도록 향해진 드리프트 전기장을 웨이퍼 몸체 내에 생기게 하는 모양을 가진다.
A27. 제2 양상에 따른 방법으로서, 상기 저항률의 프로파일은, 전하 운반체를 바람직한 방향으로 촉구하도록 향해진 드리프트 전기장을 웨이퍼 몸체 내에 생기게 하는 모양을 가진다.
A28. 태양 에너지 수집기로서 사용하기 위한 반도체 웨이퍼로서,
상기 웨이퍼는 제1 표면과 제2 표면을 가지는 몸체를 포함하고,
상기 몸체는 도펀트 농도 프로파일을 가지며,
상기 웨이퍼의 제1 표면에서는 더 큰 농도의 도펀트가 존재하고, 상기 웨이퍼의 제2 표면에서는 더 적은 농도의 도펀트로의 연속적인 전이가 존재하며,
상기 더 큰 농도는 상기 더 적은 농도의 적어도 3배이고, 또한 상기 몸체에 존재하는 임의의 금속성 불순물은 상기 제2 표면에 존재하는 금속성 불순물의 정도의 10배 미만인 정도까지 상기 제1 표면에 존재한다.
A29. 태양 에너지 수집기로서 사용하기 위한 반도체 웨이퍼로서,
상기 웨이퍼는 제1 표면과 제2 표면을 가지는 몸체를 포함하고,
상기 몸체는 저항률 프로파일을 가지며, 상기 웨이퍼의 제1 표면에는 더 작은 저항률이 존재하고, 상기 웨이퍼의 제2 표면에는 더 큰 저항률로의 연속적인 전이가 존재하며,
더 큰 저항률은 더 작은 저항률의 적어도 3배이고, 또한 상기 몸체에 존재하는 임의의 금속성 불순물은 상기 제2 표면에 존재하는 금속성 불순물의 정도의 10배 미만인 정도까지 상기 제1 표면에 존재한다.
A30. 제28 양상 또는 제29 양상에 따른 반도체 웨이퍼로서, 상기 반도체는 실리콘을 포함하고, 상기 도펀트는 붕소를 포함한다.
A31. 제28 양상 또는 제29 양상에 따른 반도체 웨이퍼로서, 상기 반도체는 실리콘을 포함하고, 상기 도펀트는 붕소, 알루미늄, 갈륨, 및 인듐으로 구성되는 그룹으로부터 선택된다.
A32. 제28 양상 또는 제29 양상에 따른 반도체 웨이퍼로서, 상기 반도체는 p타입 반도체를 포함하고, 상기 도펀트는 붕소, 알루미늄, 갈륨, 및 인듐으로 구성되는 그룹으로부터 선택된다.
A33. 제28 양상 또는 제29 양상에 따른 반도체 웨이퍼로서, 상기 반도체는 n타입 반도체를 포함하고, 상기 도펀트는 인, 비소, 안티몬(Sb), 및 비스무트로 구성되는 그룹으로부터 선택된다.
A34. 제28 양상에 따른 반도체 웨이퍼로서, 상기 도펀트의 농도는 상기 웨이퍼의 제1 표면에서 1×1020NX/㎤ 이하이고, 상기 웨이퍼의 제2 표면에서 약 1×1015NX/㎤ 이상이며,
여기서 NX는 전하 운반체 억셉터 도펀트에 관해서는 전하 운반체 억셉터들의 개수(Na)를 의미하고, 전하 운반체 도너 도펀트에 관해서는 전하 운반체 도너들의 개수(Nd)를 의미한다.
A35. 제29 양상에 따른 반도체 웨이퍼로서, 상기 저항률은 상기 웨이퍼의 제1 표면에서는 0.001Ω-㎝ 이상이고, 상기 웨이퍼의 제2 표면에서는 약 10Ω-㎝ 이하이다.
A36. 제28 양상에 따른 반도체 웨이퍼로서, 상기 웨이퍼의 제1 표면에서의 주 도펀트의 농도는, 태양 에너지 수집기로서 사용된 웨이퍼에서 백면 필드를 확립하도록 충분히 높다.
A37. 제29 양상에 따른 반도체 웨이퍼로서, 상기 웨이퍼의 제1 표면에서의 저항률은, 태양 에너지 수집기로서 사용된 웨이퍼에서 백면 필드를 확립하도록 충분히 낮다.
A38. 제36 양상 또는 제37 양상에 따른 반도체 웨이퍼로서, a. 상기 웨이퍼에 결합되고, 상기 웨이퍼의 제1 표면과 접촉하는 오픈 그리드의 형태를 갖는 금속성 전도체; 및
b. 상기 제1 표면으로부터 일정한 간격을 두고 떨어져 있는 광학 반사기를 더 포함하고,
상기 광학 반사기는 상기 금속성 전도체가 상기 제1 표면과 광학 반사기 사이에 있도록 배치된다.
A39. 제28 양상에 따른 반도체 웨이퍼로서, 상기 도펀트 농도의 프로파일은, 전하 운반체를 바람직한 방향으로 촉구하도록 향해진 드리프트 전기장을 웨이퍼 몸체 내에 생기게 하는 모양을 가진다.
A40. 제29 양상에 따른 반도체 웨이퍼로서, 상기 저항률의 프로파일은, 전하 운반체를 바람직한 방향으로 촉구하도록 향해진 드리프트 전기장을 웨이퍼 몸체 내에 생기게 하는 모양을 가진다.
A41. 복수의 반도체 웨이퍼를 포함하는 태양 에너지 수집기로서,
각각의 웨이퍼는 제1 표면과 제2 표면을 가지는 몸체를 포함하고,
상기 몸체는 도펀트 농도 프로파일을 가지며,
상기 웨이퍼의 제1 표면에서는 더 큰 농도의 도펀트가 존재하고, 상기 웨이퍼의 제2 표면에서는 더 적은 농도의 도펀트로의 연속적인 전이가 존재하며,
상기 더 큰 농도는 상기 더 적은 농도의 적어도 3배이고, 또한 상기 몸체에 존재하는 임의의 금속성 불순물은 상기 제2 표면에 존재하는 금속성 불순물의 정도의 10배 미만인 정도까지 상기 제1 표면에 존재한다.
A42. 복수의 반도체 웨이퍼를 포함하는 태양 에너지 수집기로서,
각각의 웨이퍼는 제1 표면과 제2 표면을 가지는 몸체를 포함하고,
상기 몸체는 저항률의 프로파일을 가지며,
상기 웨이퍼의 제1 표면에서는 비교적 더 적은 저항률이 존재하고, 상기 웨이퍼의 제2 표면에서는 비교적 더 큰 저항률로의 연속적인 전이가 존재하며,
또한, 상기 몸체에 존재하는 임의의 금속성 불순물은 상기 제2 표면에 존재하는 금속성 불순물의 정도의 10배 미만인 정도까지 상기 제1 표면에 존재한다.
A43. 제41 양상 또는 제42 양상에 따른 태양 에너지 수집기로서, 상기 반도체는 실리콘을 포함하고, 상기 도펀트는 붕소를 포함한다.
A44. 제41 양상 또는 제42 양상에 따른 태양 에너지 수집기로서, 상기 반도체는 실리콘을 포함하고, 상기 도펀트는 붕소, 알루미늄, 갈륨, 및 인듐으로 구성되는 그룹으로부터 선택된다.
A45. 제41 양상 또는 제42 양상에 따른 태양 에너지 수집기로서, 상기 반도체는 p타입 반도체를 포함하고, 상기 도펀트는 붕소, 알루미늄, 갈륨, 및 인듐으로 구성되는 그룹으로부터 선택된다.
A46. 제41 양상 또는 제42 양상에 따른 태양 에너지 수집기로서, 상기 반도체는 n타입 반도체를 포함하고, 상기 도펀트는 인, 비소, 안티몬(Sb), 및 비스무트로 구성되는 그룹으로부터 선택된다.
A47. 제41 양상에 따른 태양 에너지 수집기로서, 상기 도펀트의 농도는 상기 웨이퍼의 제1 표면에서 1×1020NX/㎤ 이하이고, 상기 웨이퍼의 제2 표면에서 약 1×1015NX/㎤ 이상이며,
여기서 NX는 전하 운반체 억셉터 도펀트에 관해서는 전하 운반체 억셉터들의 개수(Na)를 의미하고, 전하 운반체 도너 도펀트에 관해서는 전하 운반체 도너들의 개수(Nd)를 의미한다.
A48. 제42 양상에 따른 태양 에너지 수집기로서, 상기 저항률은 상기 웨이퍼의 제1 표면에서는 0.001Ω-㎝ 이상이고, 상기 웨이퍼의 제2 표면에서는 약 10Ω-㎝ 이하이다.
A49. 제41 양상에 따른 태양 에너지 수집기로서, 상기 웨이퍼의 제1 표면에서의 주 도펀트의 농도는, 태양 에너지 수집기로서 사용된 웨이퍼에서 백면 필드를 확립하도록 충분히 높다.
A50. 제42 양상에 따른 태양 에너지 수집기로서, 상기 웨이퍼의 제1 표면에서의 저항률은, 태양 에너지 수집기로서 사용된 웨이퍼에서 백면 필드를 확립하도록 충분히 낮다.
A51. 제49 양상 또는 제50 양상에 따른 태양 에너지 수집기로서, a. 상기 웨이퍼에 결합되고, 상기 웨이퍼의 제1 표면과 접촉하는 오픈 그리드의 형태를 갖는 금속성 전도체; 및
b. 상기 제1 표면으로부터 일정한 간격을 두고 떨어져 있는 광학 반사기를 더 포함하고,
상기 광학 반사기는 상기 금속성 전도체가 상기 제1 표면과 광학 반사기 사이에 있도록 배치된다.
A52. 제41 양상에 따른 태양 에너지 수집기로서, 상기 도펀트 농도의 프로파일은, 전하 운반체를 바람직한 방향으로 촉구하도록 향해진 드리프트 전기장을 웨이퍼 몸체 내에 생기게 하는 모양을 가진다.
A53. 제42 양상에 따른 태양 에너지 수집기로서, 상기 저항률의 프로파일은, 전하 운반체를 바람직한 방향으로 촉구하도록 향해진 드리프트 전기장을 웨이퍼 몸체 내에 생기게 하는 모양을 가진다.

Claims (53)

  1. 태양 에너지 수집기로서 사용하기 위한 반도체 웨이퍼의 제조 방법으로서,
    a. 표면을 갖는 용융 반도체 물질을 제공하는 단계;
    b. 형성 표면을 포함하고, 상기 반도체 물질에 대한 주 도펀트(primary dopant)를 또한 포함하는 몰드(mold)를 제공하는 단계;
    c. 상기 주 도펀트가 상기 몰드로부터 상기 용융 반도체 물질로 이동하도록 용융 물질에 상기 형성 표면을 접촉시키는 단계; 및
    d. 제1 표면이 상기 형성 표면과 접촉된 채로 상기 형성 표면에 웨이퍼 형태의 반도체 물질의 몸체가 응고되도록 상태를 유지시키는 단계를 포함하고,
    상기 웨이퍼는 주 도펀트 농도의 프로파일(profile)을 가지며, 상기 웨이퍼의 상기 제1 표면에서는 상기 주 도펀트의 농도가 더 크고, 상기 웨이퍼의 제2 표면에서는 상기 웨이퍼의 상기 제1 표면보다 상기 주 도펀트의 농도가 더 적고, 상기 웨이퍼의 상기 제2 표면은 상기 웨이퍼의 상기 제1 표면의 반대쪽에 있는, 제조 방법.
  2. 제1 항에 있어서,
    상기 형성 표면으로부터 응고된 웨이퍼를 분리하는 단계를 더 포함하는, 제조 방법.
  3. 제1 항에 있어서,
    상기 몰드는 하나의 표면상에, 상기 주 도펀트를 함유하는 코팅을 포함하는, 제조 방법.
  4. 제1 항에 있어서,
    상기 몰드는 몸체를 더 포함하고, 상기 주 도펀트는 상기 몰드 몸체 내에 분포되어 있는, 제조 방법.
  5. 제1 항에 있어서,
    상기 몰드는 몸체를 더 포함하고, 상기 주 도펀트는 하나의 표면 가까이에서 더 높은 농도로 상기 몰드 몸체 내에 있는, 제조 방법.
  6. 제1 항에 있어서,
    상기 주 도펀트는 도너 타입과 억셉터 타입 중 한 가지 타입만의 전하 운반체를 포함하고,
    상기 단계들 a, b, c, 및 d를 순서대로 적어도 2회 행한 후, 상기 용융 물질에, 상기 주 도펀트와 반대 전하 운반체 도너/억셉터 타입의 일정량의 보상 도펀트를 제공하는 단계를 더 포함하는, 제조 방법.
  7. 제6 항에 있어서,
    상기 용융 물질에 상기 보상 도펀트와 반대 전하 운반체 도너/억셉터 타입의 일정량의 역보상(counter compensating) 도펀트를 제공하는 단계를 더 포함하는, 제조 방법.
  8. 제7 항에 있어서,
    상기 보상 도펀트와 상기 역보상 도펀트는 각각 평형 편석 계수(equilibrium segregation coefficient)를 가지며, 상기 역보상 도펀트의 상기 평형 편석 계수는 상기 보상 도펀트의 상기 평형 편석 계수 이하인, 제조 방법.
  9. 제6 항에 있어서,
    상기 일정량의 보상 도펀트를 제공하는 단계는,
    Ccd는 Cmd*(kmd/kcd)와 거의 같다는 관계식에 따르는 농도(Ccd)로 상기 보상 도펀트를 융성물(melt)에 제공함으로써 달성되고,
    여기서, Cmd는 상기 주 도펀트의 상기 융성물 농도이고,
    Ccd는 상기 보상 도펀트의 융성물 농도이며,
    kmd는 상기 주 도펀트의 유효 편석 계수이고,
    kcd는 상기 보상 도펀트의 유효 편석 계수인, 제조 방법.
  10. 제1 항에 있어서,
    상기 주 도펀트 농도는 상기 웨이퍼의 상기 제1 표면에서 1×1020NX/㎤ 이하이고, 상기 웨이퍼의 상기 제2 표면에서 약 1×1015NX/㎤ 이상이며,
    여기서, NX는 전하 운반체 억셉터 도펀트에 관해서는 전하 운반체 억셉터들의 개수(Na)를 의미하고, 전하 운반체 도너 도펀트에 관해서는 전하 운반체 도너들의 개수(Nd)를 의미하는, 제조 방법.
  11. 제1 항에 있어서,
    상기 주 도펀트 농도는 상기 웨이퍼의 상기 제1 표면에서 1×1019NX/㎤ 이하이고, 상기 웨이퍼의 상기 제2 표면에서는 약 1×1017NX/㎤ 이상이며,
    여기서 NX는 전하 운반체 억셉터 도펀트에 관해서는 전하 운반체 억셉터들의 개수(Na)를 의미하고, 전하 운반체 도너 도펀트에 관해서는 전하 운반체 도너들의 개수(Nd)를 의미하는, 제조 방법.
  12. 제1 항에 있어서,
    상기 반도체는 p타입 반도체를 포함하고, 상기 주 도펀트는 붕소, 알루미늄, 갈륨, 및 인듐으로 구성되는 그룹으로부터 선택되는, 제조 방법.
  13. 제1 항에 있어서,
    상기 반도체는 n타입 반도체를 포함하고, 상기 주 도펀트는 인, 비소, 안티몬(Sb), 및 비스무트로 구성되는 그룹으로부터 선택되는, 제조 방법.
  14. 제6 항에 있어서,
    상기 반도체는 p타입 반도체를 포함하고, 상기 보상 도펀트는 인, 비소, 안티몬(Sb), 및 비스무트로 구성되는 그룹으로부터 선택되는, 제조 방법.
  15. 제6 항에 있어서,
    상기 반도체는 n타입 반도체를 포함하고, 상기 보상 도펀트는 붕소, 알루미늄, 갈륨, 및 인듐으로 구성되는 그룹으로부터 선택되는, 제조 방법.
  16. 제14 항에 있어서,
    상기 용융 물질에, 알루미늄, 갈륨, 및 인듐으로 구성되는 그룹으로부터 선택된 역보상 도펀트를 제공하는 단계를 더 포함하는, 제조 방법.
  17. 제15 항에 있어서,
    상기 용융 물질에, 비소, 안티몬, 및 비스무트로 구성되는 그룹으로부터 선택된 역보상 도펀트를 제공하는 단계를 더 포함하는, 제조 방법.
  18. 제1 항에 있어서,
    상기 용융 물질은 실리콘을 포함하고, 상기 주 도펀트는, 탄화물, 산화물, 질화물, 및 규화물로 구성되는 그룹으로부터 선택된 화합물, 또는 붕소, 알루미늄, 갈륨, 인듐, 인, 비소, 안티몬, 및 비스무트로 구성되는 그룹으로부터 선택된 원소를 포함하는, 제조 방법.
  19. 제1 항에 있어서,
    상기 유지시키는 단계는, 태양 에너지 수집기로서 사용된 웨이퍼에 백면 필드(back surface field)를 확립하기 위해 상기 웨이퍼의 상기 제1 표면에 충분히 높은 주 도펀트의 농도를 제공하도록 행해지는, 제조 방법.
  20. 제1 항에 있어서,
    상기 도펀트 농도의 프로파일은, 전하 운반체를 바람직한 방향으로 촉구하도록 향해진 드리프트 전기장을 상기 웨이퍼 몸체 내에 생기게 하는 모양을 가지는, 제조 방법.
  21. 삭제
  22. 삭제
  23. 삭제
  24. 삭제
  25. 삭제
  26. 삭제
  27. 삭제
  28. 삭제
  29. 삭제
  30. 삭제
  31. 삭제
  32. 삭제
  33. 삭제
  34. 삭제
  35. 삭제
  36. 삭제
  37. 삭제
  38. 삭제
  39. 삭제
  40. 삭제
  41. 삭제
  42. 삭제
  43. 삭제
  44. 삭제
  45. 삭제
  46. 삭제
  47. 삭제
  48. 삭제
  49. 삭제
  50. 삭제
  51. 삭제
  52. 삭제
  53. 삭제
KR1020177023916A 2015-01-26 2015-10-14 윤곽이 드러난 도핑을 가지는 반도체 웨이퍼 및 웨이퍼들의 제조 방법과, 드리프트 표면 및 백면과 같은 윤곽이 드러난 필드를 가지는 태양전지 성분들의 제조 방법 KR102316876B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201562107711P 2015-01-26 2015-01-26
US62/107,711 2015-01-26
US201562239115P 2015-10-08 2015-10-08
US62/239,115 2015-10-08
PCT/US2015/055460 WO2016122731A1 (en) 2015-01-26 2015-10-14 Method for creating a semiconductor wafer having profiled doping and wafers and solar cell components having a profiled field, such as drift and back surface

Publications (2)

Publication Number Publication Date
KR20170108107A KR20170108107A (ko) 2017-09-26
KR102316876B1 true KR102316876B1 (ko) 2021-10-22

Family

ID=56544124

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020177023916A KR102316876B1 (ko) 2015-01-26 2015-10-14 윤곽이 드러난 도핑을 가지는 반도체 웨이퍼 및 웨이퍼들의 제조 방법과, 드리프트 표면 및 백면과 같은 윤곽이 드러난 필드를 가지는 태양전지 성분들의 제조 방법

Country Status (14)

Country Link
US (2) US10439095B2 (ko)
EP (1) EP3251146B1 (ko)
JP (1) JP6805155B2 (ko)
KR (1) KR102316876B1 (ko)
CN (1) CN107408490B (ko)
ES (1) ES2852725T3 (ko)
HK (1) HK1243548A1 (ko)
MX (1) MX2017008785A (ko)
MY (1) MY186316A (ko)
PH (1) PH12017501266A1 (ko)
SA (1) SA517381945B1 (ko)
SG (1) SG11201705410PA (ko)
TW (1) TWI704696B (ko)
WO (1) WO2016122731A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102098705B1 (ko) 2018-07-16 2020-04-08 한국에너지기술연구원 P형 및 n형 공존 웨이퍼 제조방법, 이에 의해 제조된 p형 및 n형 공존 웨이퍼, p형 및 n형 공존 웨이퍼를 이용한 태양전지 제조방법 및 이에 의해 제조된 태양전지
KR102477355B1 (ko) 2018-10-23 2022-12-15 삼성전자주식회사 캐리어 기판 및 이를 이용한 기판 처리 장치
DE102019008927B4 (de) * 2019-12-20 2024-04-11 Azur Space Solar Power Gmbh Gasphasenepitaxieverfahren

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006310373A (ja) 2005-04-26 2006-11-09 Shin Etsu Handotai Co Ltd 太陽電池の製造方法及び太陽電池並びに半導体装置の製造方法
US20080220544A1 (en) * 2007-03-10 2008-09-11 Bucher Charles E Method for utilizing heavily doped silicon feedstock to produce substrates for photovoltaic applications by dopant compensation during crystal growth
US20130157401A1 (en) * 2010-06-18 2013-06-20 Albert-Ludwigs-Universitat Freiburg Method for producing a selective doping structure in a semiconductor substrate in order to produce a photovoltaic solar cell

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3616785B2 (ja) 1996-09-19 2005-02-02 キヤノン株式会社 太陽電池の製造方法
NL1026377C2 (nl) 2004-06-10 2005-12-14 Stichting Energie Werkwijze voor het fabriceren van kristallijn-siliciumfolies.
US8106481B2 (en) * 2004-09-03 2012-01-31 Rao G R Mohan Semiconductor devices with graded dopant regions
JP4467392B2 (ja) 2004-09-24 2010-05-26 シャープ株式会社 結晶シートの製造方法
US20090050204A1 (en) * 2007-08-03 2009-02-26 Illuminex Corporation. Photovoltaic device using nanostructured material
US7928015B2 (en) 2006-12-12 2011-04-19 Palo Alto Research Center Incorporated Solar cell fabrication using extruded dopant-bearing materials
US20090092745A1 (en) * 2007-10-05 2009-04-09 Luca Pavani Dopant material for manufacturing solar cells
KR101622714B1 (ko) * 2009-02-11 2016-05-19 뉴사우스 이노베이션즈 피티와이 리미티드 광전 디바이스 구조 및 방법
US8298850B2 (en) 2009-05-01 2012-10-30 Silicor Materials Inc. Bifacial solar cells with overlaid back grid surface
JP2013015740A (ja) 2011-07-06 2013-01-24 Japan Display East Co Ltd 液晶表示装置
JP2013105602A (ja) 2011-11-11 2013-05-30 Hitachi Ltd 燃料電池スタック及び燃料電池システム
TW201340177A (zh) * 2012-03-29 2013-10-01 Newsouth Innovations Pty Ltd 在包含多種不純物類型的矽形成局部融化區域的方法
US9306087B2 (en) * 2012-09-04 2016-04-05 E I Du Pont De Nemours And Company Method for manufacturing a photovoltaic cell with a locally diffused rear side

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006310373A (ja) 2005-04-26 2006-11-09 Shin Etsu Handotai Co Ltd 太陽電池の製造方法及び太陽電池並びに半導体装置の製造方法
US20080220544A1 (en) * 2007-03-10 2008-09-11 Bucher Charles E Method for utilizing heavily doped silicon feedstock to produce substrates for photovoltaic applications by dopant compensation during crystal growth
US20130157401A1 (en) * 2010-06-18 2013-06-20 Albert-Ludwigs-Universitat Freiburg Method for producing a selective doping structure in a semiconductor substrate in order to produce a photovoltaic solar cell

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
CONFERENCE RECORD OF THE 25TH, IEEE PHOTOVOLTAIC SPECIALISTS CONFERENCE 1996 Washington, DC, USA, p693-696

Also Published As

Publication number Publication date
SG11201705410PA (en) 2017-08-30
CN107408490B (zh) 2021-05-25
PH12017501266A1 (en) 2018-02-05
US10439095B2 (en) 2019-10-08
HK1243548A1 (zh) 2018-07-13
JP6805155B2 (ja) 2020-12-23
US20190393375A1 (en) 2019-12-26
WO2016122731A1 (en) 2016-08-04
CN107408490A (zh) 2017-11-28
SA517381945B1 (ar) 2021-01-25
TWI704696B (zh) 2020-09-11
TW201628211A (zh) 2016-08-01
JP2018510493A (ja) 2018-04-12
MY186316A (en) 2021-07-08
US10770613B2 (en) 2020-09-08
US20180019365A1 (en) 2018-01-18
EP3251146B1 (en) 2020-12-02
EP3251146A4 (en) 2018-12-19
ES2852725T3 (es) 2021-09-14
MX2017008785A (es) 2017-10-19
KR20170108107A (ko) 2017-09-26
EP3251146A1 (en) 2017-12-06

Similar Documents

Publication Publication Date Title
US10770613B2 (en) Methods for creating a semiconductor wafer having profiled doping and wafers and solar cell components having a profiled field, such as drift and back surface
Yang et al. Stable CdTe thin film solar cells with a MoOx back‐contact buffer layer
CN101681936A (zh) 清洗由太阳能蚀刻浆料制造的太阳能电池表面开口的方法
Cuevas et al. High minority carrier lifetime in phosphorus-gettered multicrystalline silicon
Veirman et al. Electronic properties of highly-doped and compensated solar-grade silicon wafers and solar cells
US20130247981A1 (en) Solar cell fabrication using a pre-doping dielectric layer
Herasimenka et al. Surface passivation of n-type c-Si wafers by a-Si/SiO2/SiNx stack with< 1 cm/s effective surface recombination velocity
Song et al. Defect engineering in cast mono‐like silicon: A review
EP1754264B1 (en) Method for the production of crystalline silicon foils
Dubois et al. Effect of intentional bulk contamination with iron on multicrystalline silicon solar cell properties
TW202120751A (zh) 具有低氧濃度區之晶圓
Yelundur et al. Improved string ribbon silicon solar cell performance by rapid thermal firing of screen-printed contacts
JP2007137756A (ja) 太陽電池用シリコン単結晶基板および太陽電池素子、並びにその製造方法
US20150144186A1 (en) Methods and Materials for the Improvement of Photovoltaic Device Performance
Singha et al. Comparison of Boron diffused emitters from BN, BSoD and H3BO3 dopants
Ciszek et al. Si thin layer growth from metal solutions on single-crystal and cast metallurgical-grade multicrystalline Si substrates
CN117712204A (zh) 一种低氧硅片及其制备方法
Brantov et al. Silicon layers grown on siliconized carbon net: Producing and properties
Gamov et al. Research of recombination characteristics of Cz-Si implanted with iron ions
Muehlbauer et al. Al/Si back contact with improved resistivity and contact resistance by an optimized RTP temperature-time profile
Rohatgi et al. High efficiency and radiation hard solar cells from dendritic web silicon ribbon
Tursunov et al. Effective solar cells based on high-resistance monocrystalline silicon
Gay et al. Diffusion and Self-Gettering of Nickel in Float Zone Silicon Wafers
Mitchell et al. Progress with epitaxy wrap‐through crystalline silicon thin‐film solar cells
Pan et al. Evaluation of crystalline silicon solar cells by current-modulating four-point-probe method

Legal Events

Date Code Title Description
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant