KR102295533B1 - 울트라커패시터 모듈을 위한 밸런싱 회로 - Google Patents

울트라커패시터 모듈을 위한 밸런싱 회로 Download PDF

Info

Publication number
KR102295533B1
KR102295533B1 KR1020197038589A KR20197038589A KR102295533B1 KR 102295533 B1 KR102295533 B1 KR 102295533B1 KR 1020197038589 A KR1020197038589 A KR 1020197038589A KR 20197038589 A KR20197038589 A KR 20197038589A KR 102295533 B1 KR102295533 B1 KR 102295533B1
Authority
KR
South Korea
Prior art keywords
comparator
ultracapacitor
coupled
output
switching
Prior art date
Application number
KR1020197038589A
Other languages
English (en)
Other versions
KR20200003265A (ko
Inventor
조세프 엠. 혹
Original Assignee
에이브이엑스 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에이브이엑스 코포레이션 filed Critical 에이브이엑스 코포레이션
Publication of KR20200003265A publication Critical patent/KR20200003265A/ko
Application granted granted Critical
Publication of KR102295533B1 publication Critical patent/KR102295533B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G11/00—Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
    • H01G11/14—Arrangements or processes for adjusting or protecting hybrid or EDL capacitors
    • H01G11/16—Arrangements or processes for adjusting or protecting hybrid or EDL capacitors against electric overloads, e.g. including fuses
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/0013—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries acting upon several batteries simultaneously or sequentially
    • H02J7/0014—Circuits for equalisation of charge between batteries
    • H02J7/0016—Circuits for equalisation of charge between batteries using shunting, discharge or bypass circuits
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B60—VEHICLES IN GENERAL
    • B60L—PROPULSION OF ELECTRICALLY-PROPELLED VEHICLES; SUPPLYING ELECTRIC POWER FOR AUXILIARY EQUIPMENT OF ELECTRICALLY-PROPELLED VEHICLES; ELECTRODYNAMIC BRAKE SYSTEMS FOR VEHICLES IN GENERAL; MAGNETIC SUSPENSION OR LEVITATION FOR VEHICLES; MONITORING OPERATING VARIABLES OF ELECTRICALLY-PROPELLED VEHICLES; ELECTRIC SAFETY DEVICES FOR ELECTRICALLY-PROPELLED VEHICLES
    • B60L50/00—Electric propulsion with power supplied within the vehicle
    • B60L50/40—Electric propulsion with power supplied within the vehicle using propulsion power supplied by capacitors
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/34—Parallel operation in networks using both storage and other dc sources, e.g. providing buffering
    • H02J7/345—Parallel operation in networks using both storage and other dc sources, e.g. providing buffering using capacitors as storage or buffering devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G11/00—Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
    • H01G11/08—Structural combinations, e.g. assembly or connection, of hybrid or EDL capacitors with other electric components, at least one hybrid or EDL capacitor being the main component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G11/00—Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
    • H01G11/14—Arrangements or processes for adjusting or protecting hybrid or EDL capacitors
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J2207/00—Indexing scheme relating to details of circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J2207/50—Charging of capacitors, supercapacitors, ultra-capacitors or double layer capacitors
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J2310/00—The network for supplying or distributing electric power characterised by its spatial reach or by the load
    • H02J2310/40—The network being an on-board power network, i.e. within a vehicle
    • H02J2310/48—The network being an on-board power network, i.e. within a vehicle for electric vehicles [EV] or hybrid vehicles [HEV]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/13—Energy storage using capacitors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02T—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO TRANSPORTATION
    • Y02T10/00—Road transport of goods or passengers
    • Y02T10/60—Other road transportation technologies with climate change mitigation effect
    • Y02T10/70—Energy storage systems for electromobility, e.g. batteries

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Transportation (AREA)
  • Mechanical Engineering (AREA)
  • Electric Double-Layer Capacitors Or The Like (AREA)
  • Charge And Discharge Circuits For Batteries Or The Like (AREA)

Abstract

울트라커패시터 모듈을 위한 밸런싱 회로들이 제공된다. 일부 구현예들에서, 밸런싱 회로는 비교기를 포함할 수 있다. 비교기는 감지 입력을 가질 수 있다. 비교기는 감지 입력에서 수신된 울트라커패시터와 관련된 입력 전압을 기준 전압과 비교하도록 구성될 수 있고 아울러 비교기의 출력 노드를 통해 출력을 제공하도록 구성될 수 있다. 밸런싱 회로는 울트라커패시터에 결합되는 스위칭 회로를 포함할 수 있다. 스위칭 회로는 비교기 회로의 출력에 적어도 부분적으로 근거하여 울트라커패시터를 방전시키도록 제어될 수 있다. 밸런싱 회로는 또한, 비교기의 감지 입력과 스위칭 회로 사이에 결합되는 피드백 요소를 포함할 수 있다.

Description

울트라커패시터 모듈을 위한 밸런싱 회로
본 출원은 미국 가특허 출원 번호 제62/527,139호(출원일: 2017년 6월 30일, 발명의 명칭: "Balancing Circuit for an Ultracapacitor Module")의 우선권의 혜택을 주장하며, 이러한 특허문헌은 참조로 본 명세서에 통합된다.
전기적 에너지 저장 셀(electrical energy storage cell)들이 전자 디바이스들, 전기기계 디바이스들, 전기화학 디바이스들, 및 다른 유용한 디바이스들에 파워(power)를 제공하기 위해 광범위하게 사용된다. 이중 층 울트라커패시터(double layer ultracapacitor)는 예컨대, 액체 전해질(liquid electrolyte)이 주입(impregnate)된 탄소 입자(carbon particle)들(예를 들어, 활성화된 탄소(activated carbon))을 포함하는 한 쌍의 분극성 전극(polarizable electrode)들을 이용할 수 있다. 입자들의 유효 표면 면적 및 전극들 간의 작은 간격으로 인해, 큰 커패시턴스 값(capacitance value)들이 달성될 수 있다. 개개의 이중 층 커패시터들은 함꼐 결합될 수 있어 출력 전압(output voltage)이 상승되고 에너지 용량(energy capacity)이 증가된 모듈(module)을 형성하게 된다.
본 개시내용의 하나의 예시적 실시형태는 이중 층 울트라커패시터와 같은 커패시터를 위한 밸런싱 회로(balancing circuit)에 관한 것이다. 밸런싱 회로는 비교기(comparator)를 포함할 수 있다. 비교기는 감지 입력(sensing input)을 가질 수 있다. 비교기는 감지 입력에서 수신된 울트라커패시터와 관련된 입력 전압을 기준 전압(reference voltage)과 비교하도록 구성될 수 있고 아울러 비교기의 출력 노드(output node)를 통해 출력을 제공하도록 구성될 수 있다. 밸런싱 회로는 울트라커패시터에 결합된 스위칭 회로(switching circuit)를 포함할 수 있다. 스위칭 회로는 비교기 회로의 출력에 적어도 부분적으로 근거하여 울트라커패시터를 방전(discharge)시키도록 제어될 수 있다. 밸런싱 회로는 또한, 비교기의 감지 입력과 스위칭 회로 사이에 결합되는 피드백 요소(feedback element)를 포함할 수 있다.
본 개시내용의 다른 특징들 및 실시형태들은 아래에서 더 상세히 제시된다.
본 발명의 기술분야에서 통상의 기술을 가진 자를 대상으로 하며 본 개시내용의 최상의 모드를 포함하는 본 개시내용의 완전하고 실행가능한 개시내용이 본 명세서의 나머지에서 더 구체적으로 설명되며, 이러한 설명은 첨부되는 도면들을 참조하는바, 도면들에서,
도 1은 본 개시내용의 예시적 실시예들에 따른, 울트라커패시터를 위한 예시적인 밸런싱 회로의 블록도를 도시하고;
도 2는 본 개시내용의 예시적 실시예들에 따른, 울트라커패시터를 위한 예시적인 밸런싱 회로의 회로도를 도시하고;
도 3은 본 개시내용의 예시적 실시예들에 따른, 예시적인 울트라커패시터 시스템의 회로도를 도시하고; 그리고
도 4는 본 개시내용의 예시적 실시예들에 따른, 예시적인 방법의 흐름도를 도시한다.
본 명세서 및 도면에서의 참조 부호들의 반복 사용은 본 개시내용의 동일하거나 유사한 특징들 혹은 요소들을 나타내도록 의도된 것이다.
본 발명의 기술분야에서 통상의 기술을 가진 자는, 본 명세서의 논의가 단지 예시적 실시예들의 설명이라는 것, 그리고 본 개시내용의 더 넓은 실시형태들을 한정하는 것으로 의도되지 않았다는 것을 이해해야 하며, 이러한 더 넓은 실시형태들은 예시적 구성으로 구현될 수 있다.
본 개시내용의 예시적 실시형태들은 울트라커패시터들과 같은 전기적 에너지 저장 셀들과 함께 사용하기 위한 밸런싱 회로들에 관한 것이다. 밸런싱 회로는 예컨대, 과전압 상태들이 울트라커패시터에 손상을 야기하는 것을 방지하기 위해 사용될 수 있다. 일부 구현예들에서, 밸런싱 회로들은 복수의 울트라커패시터들을 포함하는 울트라커패시터 모듈 내의 각각의 울트라커패시터에 걸쳐 전압을 레귤레이트(regulate)하여 각각의 울트라커패시터에 걸친 전압이 실질적으로 동일한 전압으로 레귤레이트되도록 하는 것을 도울 수 있다.
일부 실시예들에서, 울트라커패시터를 위한 밸런싱 회로는 비교기를 포함할 수 있다. 비교기는 울트라커패시터에 걸친 전압과 관련된 입력 전압을 기준 전압(예를 들어, 울트라커패시터에 대한 밸런스 전압(balance voltage))과 비교하도록 구성될 수 있다. 입력 전압은 울트라커패시터에 걸친 전압을 표시하는 임의의 신호 혹은 전압일 수 있다. 일부 실시예들에서, 입력 전압은 전압 분할기 회로(voltage divider circuit)를 사용하여 제공될 수 있다. 입력 전압은 (예를 들어, 전압 분할기 회로를 통해) 비교기의 감지 입력에서 수신될 수 있다. 비교기는 기준 전압에 대비된 입력 전압에 적어도 부분적으로 근거하여 비교기의 출력 노드를 통해 출력을 제공하도록 구성될 수 있다. 예컨대, 비교기는 입력 전압이 기준 전압보다 큰 경우 출력 노드를 통해 제 1 출력(예를 들어, 제 1 로직 출력(logic output))을 제공하도록 구성될 수 있다. 비교기는 울트라커패시터와 관련된 전압이 기준 전압보다 크지 않은 경우 출력 노드를 통해 제 2 출력(예를 들어, 제 2 로직 출력)을 제공하도록 구성될 수 있다.
밸런싱 회로는 또한, 스위칭 회로를 포함할 수 있다. 스위칭 회로는 비교기로부터의 출력에 근거하여 울트라커패시터를 방전시키도록 구성될 수 있다. 스위칭 회로는 하나 이상의 스위칭 요소(switching element)들 및 적어도 하나의 소산 요소(dissipative element)를 포함할 수 있다. 적어도 하나의 소산 요소는 울트라커패시터에 결합될 수 있다. 비교기의 출력은, 울트라커패시터와 관련된 전압이 기준 전압을 초과하는 경우, 전도 상태(conducting state)에 있도록 하나 이상의 스위칭 요소들을 제어하기 위해 사용될 수 있다. 하나 이상의 스위칭 요소들이 전도 상태에 있는 경우, 커패시터로부터의 방전 전류가 적어도 하나의 소산 요소를 통해 흐를 수 있고, 이것은 울트라커패시터의 전압을 낮춘다. 이러한 방식으로, 밸런싱 회로는 울트라커패시터에 대한 과전압 상태들을 감소시킬 수 있다.
본 개시내용의 예시적 실시형태들에 따르면, 밸런싱 회로는 비교기의 감지 입력과 스위칭 회로 사이에 결합되는 피드백 요소를 포함할 수 있다. 피드백 요소는 비교기 회로에 대한 히스테리시스(hysteresis)를 제공하기 위해 사용될 수 있다. 히스테리시스는 밸런싱 회로들의 동작 동안 비교기의 제 1 출력과 제 2 출력 간의 급박한 스위칭(rapid switching)을 방지 혹은 감소시킬 수 있다(예를 들어, 스위칭의 응답 시간을 감소시킬 수 있음). 결과로서, 밸런싱 회로는 울트라커패시터의 방전과 비방전 간의 급박한 싸이클링 요동(cycling back and forth) 없이 안정성(stability)을 증가시켜 과전압 상태들로부터 울트라커패시터를 보호할 수 있다. 이것은, 일부 경우들에서, 울트라커패시터 상의 노이즈(noise)를 감소시킬 수 있다.
본 개시내용의 예시적 실시형태들은 울트라커패시터를 참조하여 논의된다. 예시적 울트라커패시터에 관한 세부설명들이 본 명세서에서 제공된다. 본 발명의 기술분야에서 통상의 기술을 가진 자들은, 본 명세서에서 제공되는 개시내용들을 사용하여, 본 개시내용의 예시적 실시형태들에 따른 밸런싱 회로들이 본 개시내용의 범위로부터 벗어남이 없이 다른 에너지 저장 디바이스들과 연계되어 사용될 수 있음을 이해할 것이다. 수치적 값과 연계되어 용어 "대략(about)"의 사용은 그 기재된 양의 20% 내에 있는 것을 나타내도록 의도된 것이다.
본 개시내용의 하나의 예시적 실시예는 울트라커패시터를 위한 밸런싱 회로에 관한 것이다. 이러한 밸런싱 회로는 감지 입력을 갖는 비교기를 포함할 수 있다. 비교기는 감지 입력에서 수신된 울트라커패시터와 관련된 입력 전압을 기준 전압과 비교하도록 구성될 수 있고 아울러 비교기의 출력 노드를 통해 출력을 제공하도록 구성될 수 있다. 밸런싱 회로는 또한, 울트라커패시터에 결합되는 스위칭 회로를 포함한다. 스위칭 회로는 비교기의 출력에 적어도 부분적으로 근거하여 울트라커패시터를 방전시키도록 구성된다. 밸런싱 회로는 비교기의 감지 입력과 스위칭 회로 사이에 결합되는 피드백 요소를 포함할 수 있다.
일부 실시예들에서, 비교기는, 울트라커패시터와 관련된 입력 전압이 기준 전압보다 큰 경우 제 1 출력을 제공하도록 구성될 수 있고, 그리고 울트라커패시터와 관련된 전압이 기준 전압보다 크지 않은 경우 제 2 출력을 제공하도록 구성될 수 있다. 스위칭 회로는 하나 이상의 스위칭 요소들을 포함할 수 있다. 하나 이상의 스위칭 요소들은, 비교기가 제 1 출력을 제공하는 경우, 전도 상태(conducting state)에서 구성될 수 있다. 하나 이상의 스위칭 요소들은, 비교기가 제 2 출력을 제공하는 경우, 비-전도 상태(non-conducting state)에서 구성될 수 있다. 울트라커패시터는 하나 이상의 스위칭 요소들이 전도 상태에 있는 경우 방전하도록 구성될 수 있다.
일부 실시예들에서, 피드백 요소는 적어도 하나의 저항기(resistor)를 포함할 수 있다. 피드백 요소는 비교기에 대한 히스테리시스를 제공하도록 구성될 수 있다. 히스테리시스는 비교기의 제 1 출력과 제 2 출력 간의 스위칭시 비교기의 응답 시간을 감소시키도록 동작가능할 수 있다.
일부 실시예들에서, 스위칭 회로는 울트라커패시터에 결합되는 하나 이상의 소산 요소들을 포함할 수 있다. 스위칭 회로는 하나 이상의 소산 요소들에 결합되는 제 1 스위칭 요소를 포함할 수 있다. 스위칭 회로는 제 1 스위칭 요소에 결합되는 제 2 스위칭 요소를 포함할 수 있다. 비교기의 출력 노드는 제 1 스위칭 요소에 결합될 수 있다. 피드백 요소는 제 1 스위칭 요소와 제 2 스위칭 요소 사이의 노드에 결합될 수 있다.
일부 실시예들에서, 제 1 스위칭 요소는, 베이스(base), 컬렉터(collector), 및 이미터(emitter)를 갖는 제 1 바이폴라 접합 트랜지스터(bipolar junction transistor)를 포함할 수 있다. 제 2 스위칭 요소는, 베이스, 컬렉터, 및 이미터를 갖는 제 2 바이폴라 접합 트랜지스터를 포함할 수 있다. 비교기의 출력 노드는 제 1 바이폴라 접합 트랜지스터의 베이스에 결합될 수 있다. 제 1 바이폴라 접합 트랜지스터의 컬렉터는 제 2 바이폴라 접합 트랜지스터의 베이스에 결합될 수 있다. 일부 실시예들에서, 제 1 바이폴라 접합 트랜지스터는 pnp 트랜지스터일 수 있다. 제 2 바이폴라 접합 트랜지스터는 npn 트랜지스터일 수 있다.
일부 실시예들에서, 비교기의 감지 입력은 전압 분할기 회로를 통해 울트라커패시터와 관련된 입력을 수신하도록 구성된다. 일부 실시예들에서, 감지 입력은 비교기에 대한 음의 입력(negative input)과 관련된다. 기준 전압은 비교기에 대한 양의 입력(positive input)과 관련된다.
본 개시내용의 또 하나의 다른 예시적 실시예는 울트라커패시터의 전압을 제어하는 방법에 관한 것이다. 이러한 방법은, 비교기의 제 1 입력에서, 울트라커패시터와 관련된 전압을 표시하는 제 1 신호를 수신하는 것을 포함한다. 본 방법은, 비교기의 제 2 입력에서, 기준 전압을 표시하는 신호를 수신하는 것을 포함한다. 본 방법은, 비교기의 제 1 입력에서, 울트라커패시터를 방전시키기 위해 사용되는 스위칭 회로와 비교기 사이에 결합되는 피드백 요소를 통해 피드백 신호를 수신하는 것을 포함한다. 본 방법은, 피드백 신호, 울트라커패시터와 관련된 전압, 및 기준 전압에 적어도 부분적으로 근거하여 울트라커패시터를 방전시키도록 스위칭 회로를 제어하는 것을 포함한다.
일부 실시예들에서, 피드백 신호, 울트라커패시터와 관련된 전압, 및 기준 전압에 적어도 부분적으로 근거하여 울트라커패시터를 방전시키도록 스위칭 회로를 제어하는 것은, 비교기에 의해, 울트라커패시터와 관련된 전압이 기준 전압보다 큰 경우 제 1 출력을 제공하는 것; 그리고 비교기에 의해, 울트라커패시터와 관련된 전압이 기준 전압보다 크지 않은 경우 제 2 출력을 제공하는 것을 포함한다. 울트라커패시터를 방전시키도록 스위칭을 제어하는 것은 비교기가, 제 1 출력을 제공하는 경우, 전도 상태에 있도록 하나 이상의 스위칭 요소들을 제어하는 것을 포함할 수 있다.
일부 실시예들에서, 피드백 신호는 비교기 회로에 대한 히스테리시스를 제공하도록 구성될 수 있다. 히스테리시스는 비교기의 제 1 출력과 제 2 출력 간의 스위칭시 비교기의 응답 시간을 감소시키도록 동작가능할 수 있다.
본 개시내용의 또 하나의 다른 예시적 실시예는 울트라커패시터를 위한 밸런싱 회로에 관한 것이다. 이러한 밸런싱 회로는 감지 입력을 갖는 비교기를 포함할 수 있다. 비교기는 감지 입력에서 수신된 울트라커패시터와 관련된 입력 전압을 기준 전압과 비교하도록 구성될 수 있고 아울러 비교기의 출력 노드를 통해 출력을 제공하도록 구성될 수 있다. 밸런싱 회로는 스위칭 회로를 포함할 수 있다. 스위칭 회로는 하나 이상의 소산 요소들을 포함할 수 있다. 스위칭 회로는 베이스, 컬렉터, 및 이미터를 갖는 pnp 트랜지스터와; 그리고 베이스, 컬렉터, 및 이미터를 갖는 npn 트랜지스터를 포함할 수 있다. 하나 이상의 소산 요소들은 울트라커패시터에 결합됨과 아울러 pnp 트랜지스터의 이미터에 결합될 수 있다. pnp 트랜지스터의 컬렉터는 npn 트랜지스터의 베이스에 결합될 수 있다. 비교기의 출력 노드는 pnp 트랜지스터의 베이스에 결합될 수 있다. 피드백 요소가 pnp 트랜지스터의 컬렉터와 npn 트랜지스터의 베이스 사이의 노드에 결합될 수 있다. 피드백 요소는 비교기의 감지 입력에 결합될 수 있다. 일부 실시예들에서, 피드백 요소는 비교기에 대한 히스테리시스를 제공하도록 구성될 수 있다. 히스테리시스는 비교기의 제 1 출력과 제 2 출력 간의 스위칭시 비교기의 응답 시간을 감소시키도록 동작가능할 수 있다.
본 개시내용의 또 하나의 다른 예시적 실시예는, 직렬로 결합되는 혹은 병렬로 결합되는 복수의 울트라커패시터들을 포함하는 울트라커패시터 모듈에 관한 것이다. 울트라커패시터 모듈 내의 각각의 울트라커패시터는 밸런싱 회로에 결합될 수 있다. 밸런싱 회로는 본 명세서에서 설명되는 예시적 밸런싱 회로들 중 임의의 밸런싱 회로의 하나 이상의 실시형태들, 혹은 그 변형들을 포함할 수 있다.
본 개시내용의 예시적 실시예들에 관한 예시 및 논의의 목적으로 도면들이 제공된다. 도 1은 본 개시내용의 예시적 실시예들에 따른, 울트라커패시터(110)와 함께 사용하기 위한 예시적인 밸런싱 회로(100)의 블록도를 도시한다. 밸런싱 회로(100)는 비교기 회로(120)를 포함한다. 비교기 회로(120)는 전압 분할기(115)와 같은 입력 회로를 통해 커패시터에 걸친 전압(Vc)을 표시하는 신호(112)(예를 들어, 입력 전압)을 수신할 수 있다. 비교기 회로(120)는 또한 기준 전압을 표시하는 신호(114)를 수신할 수 있다. 일부 실시예들에서, 기준 전압은 울트라커패시터가 유지돼야하는 원하는 전압에 근거하여 결정될 수 있다.
비교기 회로(120)는 기준 전압을 표시하는 신호(114)와 전압(Vc)을 표시하는 신호(112)에 근거하여 출력(116)을 제공할 수 있다. 예컨대, 비교기 회로(120)는, 울트라커패시터에 걸친 전압(Vc)을 표시하는 신호(112)가 기준 전압을 표시하는 신호(114)보다 큰 경우, 제 1 로직 출력(예를 들어, 로직 하이(logic high))을 제공할 수 있다. 비교기 회로(120)는, 울트라커패시터에 걸친 전압(Vc)을 표시하는 신호(112)가 기준 전압을 표시하는 신호(114)보다 크지 않은 경우, 제 2 로직 출력(예를 들어, 로직 로우(logic low))을 제공할 수 있다.
출력(116)은 스위칭 회로(130)에 제공될 수 있다. 스위칭 회로(130)는 하나 이상의 스위칭 요소들을 포함할 수 있다. 하나 이상의 스위칭 요소들이 전도 상태에 있는 경우, 울트라커패시터는 하나 이상의 소산 요소들을 통해 방전할 수 있고(예를 들어, 방전 전류(discharge current)(Ic)를 제공할 수 있고), 이것은 울트라커패시터에 걸친 전압을 감소시킨다. 울트라커패시터는, 울트라커패시터에 걸친 전압(Vc)을 표시하는 신호(112)가 충분히 낮게 감소되어 신호(112)가 이제 더 이상 기준 전압을 표시하는 신호(114)보다 크지 않게 될 때까지, 방전할 수 있다. 이러한 지점에서, 스위칭 요소들은 비-전도 상태에 있도록 제어될 수 있고, 그리고 울트라커패시터는 방전을 멈출 수 있다. 이러한 방식으로, 밸런싱 회로(100)는 울트라커패시터의 전압을 레귤레이트하기 위해 사용될 수 있고, 아울러 과전압 상태들을 감소시키기 위해 사용될 수 있다.
밸런싱 회로(100)는 또한, 스위칭 회로(130)와 비교기 회로(120) 사이에 결합되는 피드백 요소(140)를 포함할 수 있다. 스위칭 회로(130)의 상태와 관련된 피드백 신호(142)가 피드백 요소(140)를 통해 비교기 회로(120)에 제공될 수 있다. 피드백 요소(140)를 통해 제공되는 피드백 신호(142)는 비교기 회로(120)에 대한 히스테리시스를 제공할 수 있다. 히스테리시스는 신호(112)에서의 변화들에 대한 비교기 회로(120)의 응답 시간을 감소시킬 수 있고, 이에 따라 제 1 출력(예를 들어, 로직 하이)과 (예를 들어, 로직 로우) 간의 스위칭시 비교기의 응답 시간이 감소하게 되어 밸런스 회로의 너무 급박한 싸이클링이 일어나지 않게 된다.
도 2는 본 개시내용의 예시적 실시예들에 따른, 밸런싱 회로(100)의 예시적 구현예의 회로도를 도시한다. 보여지는 바와 같이, 밸런싱 회로(100)는 전압 분할기 회로(115), 비교기 회로(120), 스위칭 회로(120), 및 피드백 요소(140)를 포함한다. 밸런싱 회로(100)는 본 발명의 기술분야에서 일반적으로 알려진 임의의 방법을 사용하여 제공될 수 있고 구성될 수 있다. 일부 실시예들에서, 밸런싱 회로(100)는 인쇄 회로 보드와 같은 회로 보드(미도시) 상에 제공된다.
전압 분할기 회로(115)는 직렬로 결합되어 있는 한 쌍의 저항기들(R1 및 R2)을 포함할 수 있다. 저항기들(R1 및 R2) 사이에 위치하는 노드(215)는 비교기(220)에 대한 감지 입력(212)에 결합될 수 있다. 노드(215)에서의 전압은 울트라커패시터(110)에 걸친 전압을 표시하는 아울러 이러한 전압과 관련된 입력 전압일 수 있다. 노드(215)에서의 전압은 울트라커패시터(110)에 걸친 전압과 관련될 수 있으며 저항기들(R1 및 R2)의 저항 값들에 근거하는 전압일 수 있다.
보여지는 바와 같이, 비교기 회로(120)는 적어도 부분적으로 울트라커패시터(110)로부터의 Vs를 사용하여 파워를 공급받는 비교기(220)를 포함한다. 비교기(220)는 감지 입력(212) 및 기준 입력(214)을 포함한다. 입력 전압(예를 들어, 노드(215)에서의 전압)은 감지 입력(212)에 제공될 수 있다. 기준 전압(224)을 표시하는 신호는 기준 입력(214)에 제공될 수 있다. 감지 입력(212)은 비교기(220)에 대해 음의 입력(negative input)일 수 있다. 기준 입력(214)은 비교기(220)에 대해 양의 입력(positive input)일 수 있다. 비교기(220)는 출력 노드(216)를 통해 출력을 제공한다. 출력 노드(216)는 울트라커패시터(110)의 방전을 제어하기 위해 스위칭 회로(130)에 결합될 수 있다.
일부 실시예들에서, (비교기(220) 및 기준(reference)을 포함하는) 비교기 회로(120)는 3-단자 디바이스(three-terminal device)일 수 있다. 단자들은 입력 단자, 출력 단자, 및 접지 단자(ground terminal)를 포함할 수 있다.
스위칭 회로(130)는 소산 요소(예를 들어, 저항기(RD)), 제 1 스위칭 요소(230), 및 제 2 스위칭 요소(240)를 포함한다. 제 1 스위칭 요소(230)는 베이스, 컬렉터, 및 이미터를 갖는 pnp 바이폴라 접합 트랜지스터이다. 제 2 스위칭 요소(240)는 베이스, 컬렉터, 및 이미터를 갖는 npn 바이폴라 접합 트랜지스터이다. 다른 스위칭 요소들(예를 들어, 트랜지스터들, 릴레이(relay)들, 등)이 본 개시내용의 범위로부터 벗어남이 없이 사용될 수 있다.
소산 요소(RD)는 제 1 스위칭 요소(230)의 베이스에 결합된다. 제 1 스위칭 요소(230)의 컬렉터는 제 2 스위칭 요소(240)의 베이스에 결합된다. 비교기(220)의 출력 노드(216)는 제 1 스위칭 요소(230)의 베이스에 결합된다.
비교기(220)가 제 1 출력(예를 들어, 로직 하이)을 제공하는 경우, 제 1 스위칭 요소(230) 및 제 2 스위칭 요소(240)는 전도 상태에 있게 되고, 이것은 방전 전류(Ic)가 울트라커패시터(110)로부터 소산 요소(RD)를 통해 흐를 수 있게 한다. 비교기(220)가 제 2 출력(예를 들어, 로직 로우)을 제공하는 경우, 제 1 스위칭 요소(230) 및 제 2 스위칭 요소(240)는 비-전도 상태에서 유지된다.
밸런싱 회로(100)는 피드백 저항기(RF)를 갖는 피드백 요소(140)를 포함한다. 피드백 요소(140)의 제 1 단부(end)는 제 1 스위칭 요소(230)의 컬렉터와 제 2 스위칭 요소(240)의 베이스 사이에 위치하는 노드(235)에 결합된다. 피드백 요소(140)의 제 2 단부는 비교기(220)의 감지 입력(212)에 결합된다. 이러한 방식으로, 피드백 요소(140)는 앞에서 더 상세히 논의된 바와 같이 비교기(220)에 대한 히스테리시스를 제공할 수 있다.
본 개시내용의 예시적 실시예들에 따른 밸런싱 회로들은, 직렬로 결합되는 혹은 병렬로 결합되는 복수의 울트라커패시터들을 포함하는 울트라커패시터 모듈과 연계되어 사용될 수 있다. 임의 개수의 밸런싱 회로들이 본 개시내용에 따라 이용될 수 있다. 예컨대, 이러한 모듈은 적어도 하나의 밸런싱 회로를 포함하고, 일부 실시예들에서는 적어도 두 개의 밸런싱 회로들을 포함한다. 하지만, 이러한 모듈이 더 많은 밸런싱 회로들을 포함할 수 있음이 이해돼야 한다. 예컨대, 이러한 모듈은 4개 이상의 밸런싱 회로들, 예를 들어, 6개 이상의 밸런싱 회로들, 예컨대, 8개 이상의 밸런싱 회로들을 포함할 수 있고, 일부 실시예들에서는, 8개 내지 30개의 개개의 밸런싱 회로들을 포함할 수 있다. 일부 실시예들에서는, 울트라커패시터 당 적어도 하나의 밸런싱 회로가 존재한다.
도 3은 서로 직렬로 결합된 복수의 울트라커패시터들을 갖는 울트라커패시터 모듈(300)에 대한 예시적인 회로도의 일부를 도시한다. 도 3에서는, 두 개의 울트라커패시터들이 도시되는데, 울트라커패시터(310) 및 울트라커패시터(320)가 도시된다. 울트라커패시터(310)는 밸런싱 회로(315)와 병렬로 결합된다. 울트라커패시터(320)는 밸런싱 회로(325)와 병렬로 결합된다. 각각의 밸런싱 회로(315 및 325)는 도 2에 도시된 밸런싱 회로(100)와 동일한 구성을 가질 수 있다. 이러한 구성은 울트라커패시터들(310 및 320)과 직렬로 결합되는 추가적인 울트라커패시터들에 대해 계속될 수 있다. 모듈(300) 내에 임의 개수의 울트라커패시터들이 포함될 수 있는데, 예컨대, 2개 이상의 울트라커패시터들, 4개 이상의 울트라커패시터들, 6개 이상의 울트라커패시터들, 8개 이상의 울트라커패시터들, 10개 이상의 울트라커패시터들, 등이 포함될 수 있다.
도 4는 본 개시내용의 예시적 실시예들에 따른 예시적인 방법(400)의 흐름도를 도시한다. 방법(400)은 예컨대, 도 1 및 도 2에 도시된 밸런싱 회로를 사용하여 구현될 수 있다. 도 4는 예시 및 논의의 목적으로 특정 순서로 수행되는 단계들을 도시한다. 본 발명의 기술분야에서 통상의 기술을 가진 자들은, 본 명세서에서 제공되는 개시내용들을 사용하여, 본 명세서에서 개시되는 방법들 중 임의의 방법의 다양한 단계들이, 본 개시내용의 범위로부터 벗어남이 없이, 생략될 수 있고, 재정렬될 수 있고, 동시에 수행될 수 있고, 확장될 수 있고, 수정될 수 있고, 그리고/또는 개조될 수 있음을 이해할 것이다.
(402)에서, 방법은, 비교기의 제 1 입력에서, 울트라커패시터와 관련된 전압을 표시하는 신호를 수신하는 것을 포함한다. 예컨대, 도 2의 비교기(220)는 감지 입력(212)에서 입력 전압을 수신할 수 있다. 일부 실시예들에서, 울트라커패시터와 관련된 전압을 표시하는 신호는 전압 분할기를 통해 제공되는 입력 전압이다.
도 4의 (404)에서, 방법은, 비교기의 제 2 입력에서, 기준 전압을 표시하는 신호를 수신하는 것을 포함한다. 예컨대, 도 4의 비교기(220)는 입력(214)에서 기준 전압과 관련된 입력 신호를 수신할 수 있다. 기준 전압은 울트라커패시터에 대한 원하는 전압에 근거하여 선택될 수 있다.
도 4의 (406)에서, 방법은, 비교기의 제 1 입력에서, 피드백 요소를 통해 피드백 신호를 수신하는 것을 포함한다. 예컨대, 도 2의 비교기(220)는 감지 입력(212)에서 피드백 요소(140)를 통해 피드백 신호를 수신할 수 있다. 피드백 요소(140)는 커패시터를 방전시키기 위해 사용되는 스위칭 회로(130)와 비교기(220) 사이에 결합될 수 있다.
도 4의 (408)에서, 방법은, 피드백 신호, 울트라커패시터와 관련된 전압 및 기준 전압에 적어도 부분적으로 근거하여 울트라커패시터를 방전시키도록 스위칭 회로를 제어하는 것을 포함할 수 있다. 예컨대, 도 2의 비교기(220)는 울트라커패시터와 관련된 전압이 기준 전압보다 큰 경우 제 1 출력(예를 들어, 제 1 로직 출력)을 제공할 수 있다. 비교기는 울트라커패시터와 관련된 전압이 기준 전압보다 크지 않은 경우 제 2 출력(예를 들어, 제 2 로직 출력)을 제공할 수 있다. 스위칭 회로(130)의 스위칭 요소들(230 및 240)은, 비교기가 제 1 출력을 제공하는 경우, 울트라커패시터를 방전시키기 위해 전도 상태에 있도록 제어될 수 있다. 앞에서 논의된 바와 같이, 피드백 신호는 비교기에 대한 히스테리시스를 제공할 수 있다. 히스테리시스는 제 1 출력과 제 2 출력 간의 스위칭시 비교기(220)의 응답 시간을 감소시킬 수 있다.
다양한 서로 다른 개별 울트라커패시터들 중 임의의 울트라커패시터가 일반적으로 본 개시내용의 예시적 실시형태들에 따라 모듈 내에서 이용될 수 있다. 하지만, 일부 실시예들에서, 울트라커패시터는 하우징(housing) 내에 포함되는 그리고 선택에 따라서는 기밀하게 밀봉(hermetically seal)되는 전해질 및 전극 조립체(electrode assembly)를 포함한다. 전극 조립체는 예컨대, 제 1 전류 수집기(current collector)에 전기적으로 결합되는 제 1 탄소질 코팅(carbonaceous coating)(예를 들어, 활성화된 탄소 입자들)을 포함하는 제 1 전극과, 그리고 제 2 전류 수집기에 전기적으로 결합되는 제 2 탄소질 코팅(예를 들어, 활성화된 탄소 입자들)을 포함하는 제 2 전극을 포함할 수 있다. 추가적인 전류 수집기들이 또한, 필요하다면, 이용될 수 있는데, 특히 울트라커패시터가 복수의 에너지 저장 셀들을 포함한다면, 이용될 수 있다. 전류 수집기들은 동일한 혹은 상이한 물질들로부터 형성될 수 있다. 그럼에도 불구하고, 각각의 수집기는 전형적으로, 알루미늄(aluminum), 스테인리스 스틸(stainless steel), 니켈(nickel), 실버(silver), 팔라듐(palladium), 등과 같은, 뿐만 아니라 이들의 합금들과 같은 전도성 금속을 포함하는 기판으로부터 형성된다. 알루미늄 및 알루미늄 합금들은 특히 본 개시내용에서의 사용을 위해 적합하다. 기판은 포일(foil), 시트(sheet), 플레이트(plate), 메쉬(mesh) 등의 형태를 가질 수 있다. 기판은 또한, 상대적으로 작은 두께를 가질 수 있는데, 예컨대, 대략 200 마이크로미터 이하의 두께를 가질 수 있고, 그리고 일부 실시예들에서는, 대략 1 내지 대략 100 마이크로미터의 두께를 가질 수 있고, 그리고 일부 실시예들에서는 대략 5 내지 대략 80 마이크로미터의 두께를 가질 수 있고, 그리고 일부 실시예들에서는 대략 10 내지 대략 50 마이크로미터의 두께를 가질 수 있다. 비록 반드시 요구되는 것은 아니지만, 기판의 표면은 선택에 따라서는 예컨대, 와싱(washing), 에칭(etching), 블라스팅(blasting), 등에 의해 조면화(roughen)될 수 있다.
제 1 탄소질 코팅 및 제 2 탄소질 코팅은 또한, 제 1 전류 수집기 및 제 2 전류 수집기에 전기적으로 각각 결합된다. 이들이 동일한 혹은 상이한 타입의 물질들로부터 형성될 수 있고 하나 혹은 복수의 층들을 포함할 수 있지만, 탄소질 코팅들 각각은 일반적으로, 활성화된 입자들을 포함하는 적어도 하나의 층을 포함한다. 특정 실시예들에서, 예컨대, 활성화된 탄소 층은 전류 수집기 위에 직접적으로 위치할 수 있고, 그리고 선택에 따라서는 탄소질 코팅의 유일한 층일 수 있다. 적절한 활성화된 탄소 입자들의 예들은 예를 들어, 코코넛 껍질-기반 활성화된 탄소(coconut shell-based activated carbon), 석유 코크-기반 활성화된 탄소(petroleum coke-based activated carbon), 피치-기반 활성화된 탄소(pitch-based activated carbon), 폴리염화비닐리덴-기반 활성화된 탄소(polyvinylidene chloride-based activated carbon), 페놀 수지-기반 활성화된 탄소(phenolic resin-based activated carbon), 폴리아크릴로니트릴-기반 활성화된 탄소(polyacrylonitrile-based activated carbon), 그리고 석탄(coal), 목탄(charcoal) 혹은 다른 천연 유기 소스(natural organic source)들과 같은 천연 소스(natural source)들로부터의 활성화된 탄소를 포함할 수 있다.
특정 실시예들에서, 활성화된 탄소 입자들의 특정 양상(aspect)들을 선택적으로 제어하는 것이 바람직할 수 있는데, 예컨대, 하나 이상의 충전-방전 싸이클들을 거친 이후에 특정 타입의 전해질들에 대한 이온 이동도(ion mobility)를 향상시키는 것을 돕기 위해, 활성화된 탄소 입자들의 입자 크기 분포, 표면적, 및 기공 크기 분포(pore size distribution)와 같은 것을 선택적으로 제어하는 것이 바람직할 수 있다. 예를 들어, 적어도 50%의 부피 퍼센트(% by volume)의 입자들(D50 사이즈(size))은, 대략 0.01 내지 대략 30 마이크로미터의 범위 내의 크기를 가질 수 있고, 그리고 일부 실시예들에서는, 대략 0.1 내지 대략 20 마이크로미터의 범위 내의 크기를 가질 수 있고, 그리고 일부 실시예들에서는, 대략 0.5 내지 대략 10 마이크로미터의 범위 내의 크기를 가질 수 있다. 적어도 90%의 부피 퍼센트의 입자들(D90 사이즈)은, 마찬가지로, 대략 2 내지 대략 40 마이크로미터의 범위 내의 크기를 가질 수 있고, 그리고 일부 실시예들에서는, 대략 5 내지 대략 30 마이크로미터의 범위 내의 크기를 가질 수 있고, 그리고 일부 실시예들에서는, 대략 6 내지 대략 15 마이크로미터의 범위 내의 크기를 가질 수 있다. BET 표면은 또한, 대략 900 m2/g 내지 대략 3,000 m2/g의 범위를 가질 수 있고, 그리고 일부 실시예들에서는 대략 1,000 m2/g 내지 대략 2,500 m2/g의 범위를 가질 수 있고, 그리고 일부 실시예들에서는, 대략 1,100 m2/g 내지 대략 1,800 m2/g의 범위를 가질 수 있다.
특정 크기 및 표면적을 갖는 것에 추가하여, 활성화된 탄소 입자들은 또한 특정 크기 분포를 갖는 기공(pore)들을 포함할 수 있다. 예를 들어, 크기에 있어 대략 2 나노미터보다 작은 기공들(즉, "마이크로기공(micropore)들")의 양은, 전체 기공 부피의 대략 50 vol.%(부피 퍼센트) 이하, 그리고 일부 실시예들에서는, 대략 30 vol.% 이하, 그리고 일부 실시예들에서는, 0.1 vol.% 내지 15 vol.%인 기공 부피를 제공할 수 있다. 크기에 있어 대략 2 나노미터 내지 대략 50 나노미터의 기공들(즉, "메소기공(mesopore)들")의 양은, 마찬가지로, 대략 20 vol.% 내지 80 vol.%, 그리고 일부 실시예들에서는, 대략 25 vol.% 내지 대략 75 vol.%, 그리고 일부 실시예들에서는, 대략 35 vol.% 내지 대략 65 vol.%일 수 있다. 마지막으로, 크기에 있어 대략 50 나노미터보다 큰 기공들(즉, "매크로기공(macropore)들")의 양은, 대략 1 vol.% 내지 50 vol.%, 그리고 일부 실시예들에서는, 대략 5 vol.% 내지 대략 40 vol.%, 그리고 일부 실시예들에서는, 대략 10 vol.% 내지 대략 35 vol.%일 수 있다. 탄소 입자들의 전체 기공 부피는, 대략 0.2 cm3/g 내지 대략 1.5 cm3/g의 범위 내에 있을 수 있고, 그리고 일부 실시예들에서는, 대략 0.4 cm3/g 내지 대략 1.0 cm3/g의 범위 내에 있을 수 있으며, 중앙 기공 폭(median pore width)은 대략 8 나노미터 이하일 수 있고, 그리고 일부 실시예들에서는, 대략 1 내지 대략 5 나노미터일 수 있고, 그리고 일부 실시예들에서는, 대략 2 내지 대략 4 나노미터일 수 있다. 기공 크기들 및 전체 기공 부피는 질소 흡착(nitrogen adsorption)을 사용하여 측정될 수 있고, 그리고 바레트-조이너-할렌다(Barrett-Joyner-Halenda)("BJH") 기법에 의해 분석될 수 있다.
필요하다면, 결합제(binder)들이, 제 1 탄소질 코팅 및/또는 제 2 탄소질 코팅 내의 탄소의 100 파트(part)들 당 대략 60 파트들 이하인 양(amount) 내에 존재할 수 있고, 일부 실시예들에서는, 40 파트들 이하인 양 내에 존재할 수 있고, 그리고 일부 실시예들에서는, 대략 1 내지 대략 25 파트들인 양 내에 존재할 수 있다. 결합제들은 예를 들어, 탄소질 코팅의 전체 중량의 대략 15 wt.%(중량 퍼센트) 이하를 구성할 수 있고, 그리고 일부 실시예들에서는, 대략 10 wt.% 이하를 구성할 수 있고, 그리고 일부 실시예들에서는, 대략 0.5 wt.% 내지 대략 5 wt.%를 구성할 수 있다. 여러 가지 적절한 결합제들 중 임의의 결합제가 전극들에서 사용될 수 있다. 예를 들어, 불수용성 유기 결합제(water-insoluble organic binder)들이 특정 실시예들에서 이용될 수 있는데, 예컨대, 스티렌-부타디엔 코폴리머(styrene-butadiene copolymer)들, 폴리비닐 아세테이트 호모폴리머(polyvinyl acetate homopolymer)들, 비닐-아세테이트 에틸렌 코폴리머(vinyl-acetate ethylene copolymer)들, 비닐-아세테이트 아크릴 코폴리머(vinyl-acetate acrylic copolymer)들, 에틸렌-비닐 클로라이드 코폴리머(ethylene-vinyl chloride copolymer)들, 에틸렌-비닐 클로라이드-비닐 아세테이트 터폴리머(ethylene-vinyl chloride-vinyl acetate terpolymer)들, 아크릴 폴리비닐 클로라이드 폴리머(acrylic polyvinyl chloride polymer)들, 아크릴 폴리머(acrylic polymer)들, 니트릴 폴리머(nitrile polymer)들, 플루오로폴리머들(fluoropolymer)들(예컨대, 폴리테트라플루오로에틸렌(polytetrafluoroethylene) 혹은 폴리비닐리덴 플루오라이드(polyvinylidene fluoride)), 폴리올레핀(polyolefin)들, 등, 뿐만 아니라 이들의 혼합물들이 이용될 수 있다. 수용성 유기 결합제(water-soluble organic binder)들이 또한 이용될 수 있는데, 예컨대, 다당류(polysaccharide)들 및 이들의 파생물(derivative)들이 이용될 수 있다. 하나의 특정 실시예에서, 다당류는 비이온성 셀룰로오스 에테르(nonionic cellulosic ether)일 수 있는데, 예컨대, 알킬 셀룰로오스 에테르(alkyl cellulose ether)들(예를 들어, 메틸 셀룰로오스(methyl cellulose) 및 에틸 셀룰로오스(ethyl cellulose)); 히드록시알킬 셀룰로오스 에테르(hydroxyalkyl cellulose ether)들(예를 들어, 히드록시에틸 셀룰로오스(hydroxyethyl cellulose), 히드록시프로필 셀룰로오스(hydroxypropyl cellulose), 히드록시프로필 히드록시부틸 셀룰로오스(hydroxypropyl hydroxybutyl cellulose), 히드록시에틸 히드록시프로필 셀룰로오스(hydroxyethyl hydroxypropyl cellulose), 히드록시에틸 히드록시부틸 셀룰로오스(hydroxyethyl hydroxybutyl cellulose), 히드록시에틸 히드록시프로필 히드록시부틸 셀룰로오스(hydroxyethyl hydroxypropyl hydroxybutyl cellulose), 등); 알킬 히드록시알킬 셀룰로오스 에테르(alkyl hydroxyalkyl cellulose ether)들(예를 들어, 메틸 히드록시에틸 셀룰로오스(methyl hydroxyethyl cellulose), 메틸 히드록시프로필 셀룰로오스(methyl hydroxypropyl cellulose), 에틸 히드록시에틸 셀룰로오스(ethyl hydroxyethyl cellulose), 에틸 히드록시프로필 셀룰로오스(ethyl hydroxypropyl cellulose), 메틸 에틸 히드록시에틸 셀룰로오스(methyl ethyl hydroxyethyl cellulose) 및 메틸 에틸 히드록시프로필 셀룰로오스(methyl ethyl hydroxypropyl cellulose)); 카르복시알킬 셀룰로오스 에테르(carboxyalkyl cellulose ether)들(예를 들어, 카르복시메틸 셀룰로오스(carboxymethyl cellulose)); 등, 뿐만 아니라 앞서의 것들 중 임의의 것의 양성화된 솔트(protonated salt)들, 예컨대, 소듐 카르복시메틸 셀룰로오스(sodium carboxymethyl cellulose)일 수 있다.
다른 물질들이 또한, 제 1 탄소질 코팅 및/또는 제 2 탄소질 코팅의 활성화된 탄소 층 내에서 이용될 수 있고, 그리고/또는 제 1 탄소질 코팅 및/또는 제 2 탄소질 코팅의 다른 층들 내에서 이용될 수 있다. 예를 들어, 특정 실시예들에서, 전도도 촉진제(conductivity promoter)가 전기적 전도도를 더 증가시키기 위해 이용될 수 있다. 예시적인 전도도 촉진제들은, 예컨대, 카본 블랙(carbon black), 그래파이트(graphite)(천연 그래파이트(natural graphite) 혹은 인공(artificial graphite)), 탄소 나노튜브(carbon nanotube)들, 나노와이어(nanowire)들 또는 나노튜브(nanotube)들, 금속 섬유(metal fiber)들, 그래핀(graphene)들, 등, 뿐만 아니라 이들의 혼합물들을 포함할 수 있다. 카본 블랙은 특히 적절하다. 이용시, 전도도 촉진제들은 전형적으로, 탄소질 코팅 내의 활성화된 탄소 입자들의 100 파트들 당 대략 60 파트들 이하를 구성하고, 그리고 일부 실시예들에서는, 40 파트들 이하를 구성하고, 그리고 일부 실시예들에서는, 대략 1 내지 대략 25 파트들을 구성한다. 전도도 촉진제들은 예를 들어, 탄소질 코팅의 전체 중량의 대략 15 wt.% 이하를 구성할 수 있고, 그리고 일부 실시예들에서는, 대략 10 wt.% 이하를 구성할 수 있고, 그리고 일부 실시예들에서는, 대략 0.5 wt.% 내지 대략 5 wt.%를 구성할 수 있다. 활성 탄소 입자들은, 마찬가지로, 전형적으로, 탄소질 코팅의 85 wt.% 이상을 구성하고, 그리고 일부 실시예들에서는, 대략 90 wt.% 이상을 구성하고, 그리고 일부 실시예들에서는, 대략 95 wt.% 내지 대략 99.5 wt.%를 구성한다.
탄소질 코팅이 전류 수집기에 도포되는 특정 방식은 다양할 수 있는데, 이러한 방식은 예컨대, 프린팅(printing)(예를 들어, 로토그라비어(rotogravure)), 스프레잉(spraying), 슬롯-다이 코팅(slot-die coating), 드랍-코팅(drop-coating), 딥-코팅(dip-coating), 등일 수 있다. 도포되는 방식에 상관없이, 그 결과적인 전극은 전형적으로 코팅으로부터 수분(moisture)을 제거하기 위해 건조되는데, 예컨대, 대략 100℃ 이상의 온도에서 건조되고, 그리고 일부 실시예들에서는, 대략 200℃ 이상의 온도에서 건조되고, 그리고 일부 실시예들에서는, 대략 300℃ 내지 대략 500℃의 온도에서 건조된다. 전극은 또한 울트라커패시터의 용적 효율(volumetric efficiency)을 최적화하기 위해 압축(compress)(예를 들어, 캘린더(calender))될 수 있다. 최적의 압축 이후, 각각의 탄소질 코팅의 두께는 일반적으로 울트라커패시터의 원하는 전기적 성능 및 동작 범위에 근거하여 다양할 수 있다. 하지만, 전형적으로, 코팅의 두께는 대략 20 내지 대략 200 마이크로미터이고, 그리고 30 내지 대략 150 마이크로미터이고, 그리고 일부 실시예들에서는, 대략 40 내지 대략 100 마이크로미터이다. 코팅들은 전류 수집기의 하나의 면 상에 존재할 수 있거나 또는 양쪽 면 상에 존재할 수 있다. 이와는 상관없이, (최적의 압축 이후 탄소질 코팅(들) 및 전류 수집기를 포함하는) 전체 전극은 전형적으로 대략 20 내지 대략 350 마이크로미터의 범위 내에 있고, 그리고 일부 실시예들에서는, 대략 30 내지 대략 300 마이크로미터의 범위 내에 있고, 그리고 일부 실시예들에서는, 대략 50 내지 대략 250 마이크로미터의 범위 내에 있다.
전극 조립체는 또한 전형적으로 제 1 전극과 제 2 전극 사이에 위치하는 분리기(separator)를 포함한다. 필요하다면, 다른 분리기들이 또한 전극 조립체에서 이용될 수 있다. 예를 들어, 하나 이상의 분리기들이 제 1 전극 위에, 또는 제 2 전극 위에, 또는 이들 모두 위에 위치할 수 있다. 분리기들은 전기적 단락(electrical short)을 방지하는 것을 돕기 위해 하나의 전극을 또 하나의 다른 전극으로부터 전기적으로 격리시킬 수 있고, 하지만 두 전극 간의 이온들의 운송은 여전히 가능하게 한다. 특정 실시예들에서, 예를 들어, 셀룰로오스 섬유 물질(cellulosic fibrous material)(예컨대, 에어레이드 페이퍼 웹(airlaid paper web), Ÿ‡-레이드 페이퍼 웹(wet-laid paper web), 등), 부직 섬유 물질(nonwoven fibrous material)(예컨대, 폴리올레핀 부직 웹(polyolefin nonwoven web)들), 직물 섬유(woven fabric)들, 필름(film)(예컨대, 폴리올레핀 필름(polyolefin film)), 등을 포함하는 분리기가 이용될 수 있다. 셀룰로오스 섬유 물질들은 특히 울트라커패시터에서의 사용에 적합하다(예컨대, 천연 섬유(natural fiber)들, 합성 섬유(synthetic fiber)들, 등을 포함하는 것들). 분리기에서의 사용을 위해 적절한 셀룰로오스 섬유들의 특정 예들은, 예컨대, 하드우드 펄프 섬유(hardwood pulp fiber)들, 소프트우드 펄프 섬유(softwood pulp fiber)들, 레이온 섬유(rayon fiber)들, 재생된 셀룰로오스 섬유(regenerated cellulosic fiber)들, 등을 포함할 수 있다. 이용된 특정 물질들에 상관없이, 분리기는 전형적으로 대략 5 내지 대략 150 마이크로미터의 두께를 갖고, 그리고 일부 실시예들에서는, 대략 10 내지 대략 100 마이크로미터의 두께를 갖고, 그리고 일부 실시예들에서는, 대략 20 내지 대략 80 마이크로미터의 두께를 갖는다.
전극 조립체의 컴포넌트들이 함께 결합되는 방식은 다양할 수 있다. 예를 들어, 전극들과 분리기는 전극 조립체를 형성하기 위해 초기에 접힐 수 있거나, 감길 수 있거나, 또는 그렇지 않으면 함께 접촉될 수 있다. 하나의 특정 실시예에서, 전극들과, 분리기와, 그리고 선택적인 전해질은 "젤리-롤(jelly-roll)" 구성을 갖는 전극 조립체가 되도록 감길 수 있다.
울트라커패시터를 형성하기 위해서는, 전극 조립체를 형성하기 위해 전극들과 분리기가 함께 결합되기 전에, 결합되는 동안, 그리고/또는 결합된 후에, 전해질이 제 1 전극 및 제 2 전극과 이온 접촉하도록 배치된다. 전해질은 일반적으로 그 성질에 있어 비수성(nonaqueous)이고, 따라서 적어도 하나의 비수성 용매를 포함한다. 울트라커패시터의 동작 온도 범위를 확장시키는 것을 돕기 위해, 비수성 용매가 상대적으로 높은 끓는 온도, 예컨대, 대략 150℃ 이상의 끓는 온도, 그리고 일부 실시예들에서는, 대략 200℃ 이상의 끓는 온도, 그리고 일부 실시예들에서는, 대략 220℃ 내지 대략 300℃의 끓는 온도를 갖는 것이 바람직하다. 특히 적절한 높은 끓는점 용매들은 예를 들어, 시클릭 카보네이트 용매(cyclic carbonate solvent)들을 포함할 수 있는데, 예컨대, 에틸렌 카보네이트(ethylene carbonate), 프로필렌 카보네이트(propylene carbonate), 부틸렌 카보네이트(butylene carbonate), 비닐렌 카보네이트(vinylene carbonate), 등을 포함할 수 있다. 물론, 다른 비수성 용매들이 또한, 단독으로 또는 시클릭 카보네이트 용매와 결합되어 이용될 수 있다. 이러한 용매들의 예들은, 예컨대, 열린-사슬 카보네이트(open-chain carbonate)들(예를 들어, 디메틸 카보네이트(dimethyl carbonate), 에틸 메틸 카보네이트(ethyl methyl carbonate), 디에틸 카보네이트(diethyl carbonate), 등), 지방족 모노카르복시레이트(aliphatic monocarboxylate)들(예를 들어, 메틸 아세테이트(methyl acetate), 메틸 프로피오네이트(methyl propionate), 등), 락톤 용매(lactone solvent)들(예를 들어, 부티로락톤(butyrolactone), 발레로락톤(valerolactone), 등), 니트릴(nitrile)들(예를 들어, 아세토니트릴(acetonitrile), 글루타로니트릴(glutaronitrile), 아디포니트릴(adiponitrile), 메톡시아세토니트릴(methoxyacetonitrile), 3-메톡시프로피오니트릴(3-methoxypropionitrile), 등), 아미드(amide)들(예를 들어, N,N-디메틸포름아미드(N,N-dimethylformamide), N,N-디에틸아세타미드(N,N-diethylacetamide), N-메틸피롤리디논(N-methylpyrrolidinone)), 알칸(alkane)들(예를 들어, 니트로메탄(nitromethane), 니트로에탄(nitroethane), 등), 황 화합물(sulfur compound)들(예를 들어, 술포란(sulfolane), 디메틸 술폭시드(dimethyl sulfoxide), 등); 등을 포함할 수 있다.
전해질은 또한 적어도 하나의 이온성 액체(ionic liquid)를 포함할 수 있고, 이러한 이온성 액체는 비수성 용매에 용해된다. 이온성 액체의 농도는 다양할 수 있지만, 전형적으로 이온성 액체는 상대적으로 높은 농도에서 존재하는 것이 바람직하다. 예를 들어, 이온성 액체는, 전해질의 리터(liter) 당 대략 0.8 몰(moles)(M) 이상의 양에서 존재할 수 있고, 그리고 일부 실시예들에서는, 대략 1.0 M 이상의 양에서 존재할 수 있고, 그리고 일부 실시예들에서는, 대략 1.2 M 이상의 양에서 존재할 수 있고, 그리고 일부 실시예들에서는, 대략 1.3 M 내지 대략 1.8 M의 양에서 존재할 수 있다.
이온성 용액은 일반적으로 녹는 온도가 상대적으로 낮은 솔트인데, 예컨대, 대략 400℃ 이하의 녹는 온도를 갖는 솔트이고, 그리고 일부 실시예들에서는, 대략 350℃ 이하의 녹는 온도를 갖는 솔트이고, 그리고 일부 실시예들에서는, 대략 1℃ 내지 대략 100℃의 녹는 온도를 갖는 솔트이고, 그리고 일부 실시예들에서는, 대략 5℃ 내지 대략 50℃의 녹는 온도를 갖는 솔트이다. 솔트는 양이온 종(cationic species) 및 반대이온(counterion)을 포함한다. 양이온 종은 "양이온 중심(cationic center)"으로서 적어도 하나의 헤테로원자(heteroatom)(예를 들어, 질소(nitrogen) 혹은 인(phosphorous))를 갖는 화합물을 포함한다. 이러한 헤테로원자 화합물들의 예들은, 예컨대, 비치환된(unsubstituted) 혹은 치환된(substituted) 유기4차 암모늄 화합물(organoquaternary ammonium compound)들을 포함하는데, 예컨대, 암모늄(ammonium)(예를 들어, 트리메틸암모늄(trimethylammonium), 테트라에틸암모늄(tetraethylammonium), 등), 피리디늄(pyridinium), 피리다지늄(pyridazinium), 피라미디늄(pyramidinium), 피라지늄(pyrazinium), 이미다졸륨(imidazolium), 피라졸륨(pyrazolium), 옥사졸륨(oxazolium), 트리아졸륨(triazolium), 티아졸륨(thiazolium), 퀴놀리늄(quinolinium), 피페리디늄(piperidinium), 피롤리디늄(pyrrolidinium), 둘 이상의 링(ring)들이 스피로 원자(spiro atom)(예를 들어, 탄소, 헤테로원자, 등)에 의해 함께 연결되는 4차 암모늄 스피로 화합물(quaternary ammonium spiro compound)들, 4차 암모늄 융합 링 구조(quaternary ammonium fused ring structure)들(예를 들어, 퀴놀리늄(quinolinium), 이소퀴놀리늄(isoquinolinium), 등), 등을 포함한다. 하나의 특정 실시예에서, 예를 들어, 양이온 종은 N-스피로바이시클릭 화합물(N-spirobicyclic compound)일 수 있는데, 예컨대, 시클릭 링(cyclic ring)들을 갖는 대칭성 혹은 비대칭성 N-스피로바이시클릭 화합물들일 수 있다. 이러한 화합물의 하나의 예는 다음의 구조를 갖는다:
Figure 112019134734095-pct00001
여기서 m 및 n은 독립적으로 3 내지 7의 숫자이고, 일부 실시예들에서는, 4 내지 5의 숫자이다(예를 들어, 피롤리디늄(pyrrolidinium) 또는 피페리디늄(piperidinium)).
양이온 종에 대한 적절한 반대이온들은, 마찬가지로, 할로겐(halogen)들(예를 들어, 클로라이드(chloride), 브로마이드(bromide), 아이오다이드(iodide), 등); 술페이트(sulfate)들 또는 술포네이트(sulfonate)들(예를 들어, 메틸 술페이트(methyl sulfate), 에틸 술페이트(ethyl sulfate), 부틸 술페이트(butyl sulfate), 헥실 술페이트(hexyl sulfate), 옥틸 술페이트(octyl sulfate), 히드로젠 술페이트(hydrogen sulfate), 메탄 술포네이트(methane sulfonate), 도데실벤젠 술포네이트(dodecylbenzene sulfonate), 도데실술페이트(dodecylsulfate), 트리플루오로메탄 술포네이트(trifluoromethane sulfonate), 헵타데카플루오로옥탄술포네이트(heptadecafluorooctanesulfonate), 소듐 도데실에톡시술페이트(sodium dodecylethoxysulfate), 등); 술포숙시네이트(sulfosuccinate)들; 아미드(amide)들(예를 들어, 디시안아미드(dicyanamide)); 이미드(imide)들(예를 들어, 비스(펜타플루오로에틸-술포닐)이미드(bis(pentafluoroethyl-sulfonyl)imide), 비스(트리플루오로메틸술포닐)이미드(bis(trifluoromethylsulfonyl)imide), 비스(트리플루오로메틸)이미드(bis(trifluoromethyl)imide), 등); 보레이트(borate)들(예를 들어, 테트라플루오로보레이트(tetrafluoroborate), 테트라시아노보레이트(tetracyanoborate), 비스[옥사라토]보레이트(bis[oxalato]borate), 비스[사리시라토]보레이트(bis[salicylato]borate), 등); 포스페이트(phosphate)들 또는 포스피네이트(phosphinate)들(예를 들어, 헥사플루오로포스페이트(hexafluorophosphate), 디에틸포스페이트(diethylphosphate), 비스(펜타플루오로에틸)포스피네이트(bis(pentafluoroethyl)phosphinate), 트리스(펜타플루오로에틸)-트리플루오로포스페이트(tris(pentafluoroethyl)-trifluorophosphate), 트리스(노나플오로부틸)트리플루오로포스페이트(tris(nonafluorobutyl)trifluorophosphate), 등); 안티모네이트(antimonate)들(예를 들어, 헥사플루오로안티모네이트(hexafluoroantimonate)); 알루미네이트(aluminate)들(예를 들어, 테트라클로로알루미네이트(tetrachloroaluminate)); 지방산 카르복실레이트(fatty acid carboxylate)들(예를 들어, 올레에이트(oleate), 이소스테아레이트(isostearate), 펜타데카플루오로옥타노에이트(pentadecafluorooctanoate), 등); 시아네이트(cyanate)들; 아세테이트(acetate)들; 등, 뿐만 아니라 앞서의 것들 중 임의의 것들의 조합들을 포함할 수 있다.
적절한 이온성 액체들의 몇 가지 예들은, 예컨대, 스피로-(1,1')-비피롤리디늄 테트라플루오로보레이트(spiro-(1,1')-bipyrrolidinium tetrafluoroborate), 트리에틸메틸 암모늄 테트라플루오로보레이트(triethylmethyl ammonium tetrafluoroborate), 테트라에틸 암모늄 테트라플루오로보레이트(tetraethyl ammonium tetrafluoroborate), 스피로-(1,1')-비피롤리디늄 아이오다이드(spiro-(1,1')-bipyrrolidinium iodide), 트리에틸메틸 암모늄 아이오다이드(triethylmethyl ammonium iodide), 테트라에틸 암모늄 아이오다이드(tetraethyl ammonium iodide), 메틸트리에틸암모늄 테트라플루오로보레이트(methyltriethylammonium tetrafluoroborate), 테트라부틸암모늄 테트라플루오로보레이트(tetrabutylammonium tetrafluoroborate), 테트라에틸암모늄 헥사플루오로포스페이트(tetraethylammonium hexafluorophosphate), 등을 포함할 수 있다.
앞에서 논의된 바와 같이, 울트라커패시터는 또한 하우징을 포함하고, 하우징 내에는 전극 조립체와 전해질이 보유(retain)되고 그리고 선택에 따라서는 기밀하게 밀봉된다. 하우징의 성질은 필요에 따라 다양할 수 있다. 하나의 실시예에서, 예를 들어, 하우징은 금속 콘테이너(metal container)("캔(can)")를 포함할 수 있는데, 예컨대, 탄탈륨(tantalum), 니오븀(niobium), 알루미늄(aluminum), 니켈(nickel), 하프늄(hafnium), 티타늄(titanium), 구리(copper), 실버(silver), 스틸(steel)(예를 들어, 스테인리스(stainless)), 이들의 합금들, 이들의 복합물(composite)들(예를 들어, 전기적으로 전도성인 옥사이드(oxide)로 코팅된 금속), 등으로부터 형성된 것들을 포함할 수 있다. 알루미늄이 특히 본 개시내용에서의 사용을 위해 적절하다. 금속 콘테이너는 원통형, D자-형상, 등과 같은 여러 가지 상이한 형상들 중 임의의 형상을 가질 수 있다. 원통형-형상의 콘테이너들이 특히 적절하다.
울트라커패시터들은 다양한 방식들로 연결될 수 있다. 예를 들어, 울트라커패시터들은 울트라커패시터들의 각각의 단자들에 부착된 상호연결(interconnect)을 사용하여 연결될 수 있고, 또는 울트라커패시터들의 각각의 단자들을 연결하는 상호연결을 사용하여 연결될 수 있다. 상호연결은 전도성 금속과 같은 전도성 물질로 만들어질 수 있다. 하나의 실시예에서, 상호연결은 상대적으로 평탄할 수 있고, 또는 증가된 표면적을 갖는 것일 수 있다. 후자에 관해서, 상호연결은 돌기(projection)들/돌출(protrusion)들을 가질 수 있고, 혹은 와이어(wire)들, 브레이드(braid)들, 코일(coil)들, 등으로부터 또한 형성될 수 있다. 이와 관련하여, 상호연결들의 특정 치수들 및 구성이 반드시 한정되는 것은 아니다. 그 형태에 상관없이, 여러 가지 상이한 전도성 물질들 중 임의의 물질이 이용될 수 있는데, 예컨대, 구리(copper), 주석(tin), 니켈(nickel), 알루미늄(aluminum), 등, 뿐만 아니라 합금들 및/또는 코팅된 금속들이 이용될 수 있다. 필요하다면, 전도성 물질은 선택에 따라서는 외장 물질(sheath material)로 절연될 수 있다.
울트라커패시터들은 요구된 특정 속성들에 따라 전기적으로 함께 직렬로 혹은 병렬로 연결될 수 있다. 예컨대, 하나의 특정 실시예에서, 울트라커패시터들은 전기적으로 직렬로 연결될 수 있고, 이에 따라 하나의 울트라커패시터의 특정 극성(예를 들어, 양의 극성)의 단자는 또 하나의 다른 울트라커패시터의 반대 극성(예를 들어, 음의 극성)에 연결되게 된다. 예컨대, 양의 단자는 제 1 울트라커패시터의 상단 부분으로부터 연장될 수 있고, 음의 단자는 제 2 울트라커패시터의 하단 부분으로부터 연장될 수 있다.
울트라커패시터들 및 이들을 포함하는 모듈들은 다량의 전기적 전하를 저장하기 위해 이용될 수 있다. 결과로서, 본 개시내용의 모듈들 및 울트라커패시터들은 다양한 응용들에서 이용될 수 있다. 예컨대, 이들은 다양한 에너지 응용들에서 사용될 수 있는데, 이러한 에너지 응용들에는 풍력 터빈(wind turbine)들, 태양 터빈(solar turbine)들, 태양 패널(solar panel)들, 및 연료 셀(fuel cell)들이 포함되지만 이러한 것으로만 한정되는 것은 아니다. 추가적으로, 이들은 또한 다양한 운송 응용들에서 사용될 수 있는데, 이러한 운송 응용들에는 차량(vehicle)들(예를 들어, 배터리로 추진되는 전기 차량(battery propelled electric vehicle)들, 버스들을 포함하는 하이브리드 전기 차량(hybrid electric vehicle)들, 엔진 시동기(engine start)들, 동력 및 제동 회복 시스템(power and braking recuperation system)들, 등), 기차들 및 트램(tram)들(예를 들어, 자기부상 열차(maglev train)들, 궤도 전환(track switching), 시동기 시스템(starter system), 등), 그리고 우주항공(aerospace)(예를 들어, 도어(door)들을 위한 액추에이터(actuator)들, 진공 슬라이드(evacuation slide)들, 등)이 포함되지만, 이러한 것으로만 한정되는 것은 아니다. 이들은 또한, 자동화(automation)(예를 들어, 로보틱스(robotics), 등), 차량들(예를 들어, 포크 리프트(fork lift)들, 크레인(crane)들, 전기 카트(electric cart)들, 등)을 포함하는 다양한 산업적 응용들을 갖는다. 이들은 또한, 소비자 전자기기(consumer electronic)들(예를 들어, 휴대용 미디어 재생기(portable media player)들, 핸드-헬드 디바이스(hand-held device)들, GPS, 디지털 카메라(digital camera)들, 등), 컴퓨터들(예를 들어, 랩탑 컴퓨터(laptop computer)들, PDA들, 등), 그리고 통신 시스템들에서 다양한 응용들을 갖는다. 모듈들 및 울트라커패시터들은 또한, 다양한 군사적 응용들(예를 들어, 탱크들 및 잠수함들을 위한 모터 시동기(motor startup)들, 위상 배열 레이터 안테나(phased array radar antennae), 레이저 파워 서플라이(laser power supply)들, 무선 통신(radio communication)들, 항공전자 디스플레이 및 계측(avionics display and instrumentation), GPS 안내(GPS guidance), 등) 및 의료적 응용들(예를 들어, 세동제거기(defibrillator)들, 등)을 가질 수 있다.

Claims (19)

  1. 울트라커패시터(ultracapacitor)를 위한 밸런싱 회로(balancing circuit)로서, 상기 밸런싱 회로는,
    감지 입력(sensing input)을 포함하는 비교기(comparator)와;
    상기 울트라커패시터에 결합된 스위칭 회로(switching circuit)와; 그리고
    상기 비교기의 상기 감지 입력과 상기 스위칭 회로 사이에 결합되는 피드백 요소(feedback element)를 포함하고,
    상기 비교기는 상기 감지 입력에서 수신된 상기 울트라커패시터와 관련된 입력 전압을 기준 전압(reference voltage)과 비교하도록 되어 있고 아울러 상기 비교기의 출력 노드(output node)를 통해 출력을 제공하도록 되어 있으며,
    상기 스위칭 회로는 상기 비교기의 상기 출력에 적어도 부분적으로 근거하여 상기 울트라커패시터를 방전(discharge)시키도록 되어 있고,
    상기 피드백 요소는 상기 비교기에 피드백 신호를 제공하도록 되어 있고,
    상기 피드백 신호는 상기 스위칭 회로의 상태와 관련되며,
    상기 피드백 신호는 상기 비교기의 응답 시간을 감소시키고,
    상기 스위칭 회로는,
    상기 울트라커패시터에 결합되는 하나 이상의 소산 요소(dissipative element)들,
    상기 하나 이상의 소산 요소들에 결합되는 제 1 스위칭 요소, 그리고
    상기 제 1 스위칭 요소에 결합되는 제 2 스위칭 요소를
    포함하고,
    상기 비교기의 상기 출력 노드는 상기 제 1 스위칭 요소에 결합되고,
    상기 제 1 스위칭 요소는, 베이스(base), 컬렉터(collector), 및 이미터(emitter)를 갖는 제 1 바이폴라 접합 트랜지스터(bipolar junction transistor)를 포함하고,
    상기 제 2 스위칭 요소는, 베이스, 컬렉터, 및 이미터를 갖는 제 2 바이폴라 접합 트랜지스터를 포함하고,
    상기 비교기의 상기 출력 노드는 상기 제 1 바이폴라 접합 트랜지스터의 베이스에 결합되고,
    상기 제 1 바이폴라 접합 트랜지스터의 컬렉터는 상기 제 2 바이폴라 접합 트랜지스터의 베이스에 결합되는 것을 특징으로 하는 울트라커패시터를 위한 밸런싱 회로.
  2. 제1항에 있어서,
    상기 비교기,
    상기 울트라커패시터와 관련된 상기 입력 전압이 상기 기준 전압보다 큰 경우 제 1 출력을 제공하도록 되어 있고, 그리고
    상기 울트라커패시터와 관련된 상기 전압이 상기 기준 전압보다 크지 않은 경우 제 2 출력을 제공하도록 되어 있는
    것을 특징으로 하는 울트라커패시터를 위한 밸런싱 회로.
  3. 제2항에 있어서,
    상기 스위칭 회로는 하나 이상의 스위칭 요소(switching element)들을 포함하고,
    상기 하나 이상의 스위칭 요소들은, 상기 비교기가 상기 제 1 출력을 제공하는 경우, 전도 상태(conducting state)에 있도록 되어 있고, 그리고
    상기 하나 이상의 스위칭 요소들은, 상기 비교기가 상기 제 2 출력을 제공하는 경우, 비-전도 상태(non-conducting state)에 있도록 되어 있으며,
    상기 울트라커패시터는 상기 하나 이상의 스위칭 요소들이 전도 상태에 있는 경우 방전하도록 되어 있는 것을 특징으로 하는 울트라커패시터를 위한 밸런싱 회로.
  4. 제1항에 있어서,
    상기 피드백 요소는 적어도 하나의 저항기(resistor)를 포함하는 것을 특징으로 하는 울트라커패시터를 위한 밸런싱 회로.
  5. 제1항에 있어서,
    상기 피드백 요소는 상기 비교기에 대한 히스테리시스(hysteresis)를 제공하도록 되어 있는 것을 특징으로 하는 울트라커패시터를 위한 밸런싱 회로.
  6. 제5항에 있어서,
    상기 히스테리시스는 상기 비교기의 제 1 출력과 제 2 출력 간의 스위칭시 상기 비교기의 상기 응답 시간을 감소시키도록 동작가능한 것을 특징으로 하는 울트라커패시터를 위한 밸런싱 회로.
  7. 삭제
  8. 제1항에 있어서,
    상기 피드백 요소는 상기 제 1 스위칭 요소와 상기 제 2 스위칭 요소 사이의 노드에 결합되는 것을 특징으로 하는 울트라커패시터를 위한 밸런싱 회로.
  9. 삭제
  10. 제1항에 있어서,
    상기 제 1 바이폴라 접합 트랜지스터는 pnp 트랜지스터이고,
    상기 제 2 바이폴라 접합 트랜지스터는 npn 트랜지스터인
    것을 특징으로 하는 울트라커패시터를 위한 밸런싱 회로.
  11. 제1항에 있어서,
    상기 비교기의 상기 감지 입력은 전압 분할기 회로(voltage divider circuit)를 통해 상기 울트라커패시터와 관련된 상기 전압을 수신하도록 되어 있는 것을 특징으로 하는 울트라커패시터를 위한 밸런싱 회로.
  12. 제1항에 있어서,
    상기 감지 입력은 상기 비교기에 대한 음의 입력(negative input)과 관련되고,
    상기 기준 전압은 상기 비교기에 대한 양의 입력(positive input)과 관련되는
    것을 특징으로 하는 울트라커패시터를 위한 밸런싱 회로.
  13. 울트라커패시터의 전압을 제어하는 방법으로서, 상기 방법은,
    비교기의 제 1 입력에서, 울트라커패시터와 관련된 전압을 표시하는 신호를 수신하는 단계와;
    상기 비교기의 제 2 입력에서, 기준 전압을 표시하는 신호를 수신하는 단계와;
    상기 비교기의 상기 제 1 입력에서, 상기 울트라커패시터를 방전시키기 위해 사용되는 스위칭 회로와 상기 비교기 사이에 결합되는 피드백 요소를 통해 피드백 신호를 수신하는 단계와; 그리고
    상기 피드백 신호, 상기 울트라커패시터와 관련된 상기 전압, 및 상기 기준 전압에 적어도 부분적으로 근거하여 상기 울트라커패시터를 방전시키도록 상기 스위칭 회로를 제어하는 단계를
    포함하고,
    상기 피드백 신호는 상기 스위칭 회로의 상태와 관련되며,
    상기 피드백 신호는 상기 비교기의 응답 시간을 감소시키고,
    상기 스위칭 회로는,
    상기 울트라커패시터에 결합되는 하나 이상의 소산 요소들,
    상기 하나 이상의 소산 요소들에 결합되는 제 1 스위칭 요소, 그리고
    상기 제 1 스위칭 요소에 결합되는 제 2 스위칭 요소를
    포함하고,
    상기 비교기의 출력 노드는 상기 제 1 스위칭 요소에 결합되고,
    상기 제 1 스위칭 요소는, 베이스, 컬렉터, 및 이미터를 갖는 제 1 바이폴라 접합 트랜지스터를 포함하고,
    상기 제 2 스위칭 요소는, 베이스, 컬렉터, 및 이미터를 갖는 제 2 바이폴라 접합 트랜지스터를 포함하고,
    상기 비교기의 상기 출력 노드는 상기 제 1 바이폴라 접합 트랜지스터의 베이스에 결합되고,
    상기 제 1 바이폴라 접합 트랜지스터의 컬렉터는 상기 제 2 바이폴라 접합 트랜지스터의 베이스에 결합되는 것을 특징으로 하는 울트라커패시터의 전압을 제어하는 방법.
  14. 제13항에 있어서,
    상기 피드백 신호, 상기 울트라커패시터와 관련된 상기 전압, 및 상기 기준 전압에 적어도 부분적으로 근거하여 상기 울트라커패시터를 방전시키도록 상기 스위칭 회로를 제어하는 단계는,
    상기 비교기에 의해, 상기 울트라커패시터와 관련된 상기 전압이 상기 기준 전압보다 큰 경우 제 1 출력을 제공하는 것과; 그리고
    상기 비교기에 의해, 상기 울트라커패시터와 관련된 상기 전압이 상기 기준 전압보다 크지 않은 경우 제 2 출력을 제공하는 것을
    포함하는 것을 특징으로 하는 울트라커패시터의 전압을 제어하는 방법.
  15. 제14항에 있어서,
    상기 피드백 신호는 상기 비교기에 대한 히스테리시스를 제공하도록 되어 있는 것을 특징으로 하는 울트라커패시터의 전압을 제어하는 방법.
  16. 제15항에 있어서,
    상기 히스테리시스는 상기 비교기의 상기 제 1 출력과 상기 제 2 출력 간의 스위칭시 상기 비교기의 상기 응답 시간을 감소시키도록 동작가능한 것을 특징으로 하는 울트라커패시터의 전압을 제어하는 방법.
  17. 제14항에 있어서,
    상기 울트라커패시터를 방전시키도록 상기 스위칭 회로를 제어하는 단계는, 상기 비교기가 상기 제 1 출력을 제공하는 경우, 전도 상태에 있도록 하나 이상의 스위칭 요소들을 제어하는 것을 포함하는 것을 특징으로 하는 울트라커패시터의 전압을 제어하는 방법.
  18. 울트라커패시터를 위한 밸런싱 회로로서, 상기 밸런싱 회로는,
    감지 입력을 갖는 비교기와; 그리고
    스위칭 회로를 포함하고,
    상기 비교기는 상기 감지 입력에서 수신된 상기 울트라커패시터와 관련된 입력 전압을 기준 전압과 비교하도록 되어 있고 아울러 상기 비교기의 출력 노드를 통해 출력을 제공하도록 되어 있으며,
    상기 스위칭 회로는,
    하나 이상의 소산 요소들과;
    베이스, 컬렉터, 및 이미터를 갖는 pnp 트랜지스터와; 그리고
    베이스, 컬렉터, 및 이미터를 갖는 npn 트랜지스터를 포함하며,
    상기 하나 이상의 소산 요소들은 상기 울트라커패시터에 결합됨과 아울러 상기 pnp 트랜지스터의 이미터에 결합되고,
    상기 pnp 트랜지스터의 컬렉터는 상기 npn 트랜지스터의 베이스에 결합되고,
    상기 비교기의 상기 출력 노드는 상기 pnp 트랜지스터의 베이스에 결합되며,
    상기 밸런싱 회로는 또한 상기 pnp 트랜지스터의 컬렉터와 상기 npn 트랜지스터의 베이스 사이의 노드에 결합되는 피드백 요소를 포함하고,
    상기 피드백 요소는 상기 비교기의 상기 감지 입력에 결합되고,
    상기 비교기의 상기 출력 노드는 상기 pnp 트랜지스터에 결합되며,
    상기 피드백 요소는 상기 비교기에 상기 출력 노드로부터의 피드백 신호를 제공하도록 되어 있고,
    상기 피드백 신호는 상기 스위칭 회로의 상태와 관련되며,
    상기 피드백 신호는 상기 비교기의 응답 시간을 감소시키는 것을 특징으로 하는 울트라커패시터를 위한 밸런싱 회로.
  19. 제18항에 있어서,
    상기 피드백 요소는 상기 비교기에 대한 히스테리시스를 제공하도록 되어 있고,
    상기 히스테리시스는 제 1 출력과 제 2 출력 간의 스위칭시 상기 비교기의 상기 응답 시간을 감소시키도록 동작가능한 것을 특징으로 하는 울트라커패시터를 위한 밸런싱 회로.
KR1020197038589A 2017-06-30 2018-06-21 울트라커패시터 모듈을 위한 밸런싱 회로 KR102295533B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201762527139P 2017-06-30 2017-06-30
US62/527,139 2017-06-30
PCT/US2018/038671 WO2019005568A1 (en) 2017-06-30 2018-06-21 BALANCING CIRCUIT FOR SUPERCONDENSER MODULE

Publications (2)

Publication Number Publication Date
KR20200003265A KR20200003265A (ko) 2020-01-08
KR102295533B1 true KR102295533B1 (ko) 2021-08-30

Family

ID=64739175

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197038589A KR102295533B1 (ko) 2017-06-30 2018-06-21 울트라커패시터 모듈을 위한 밸런싱 회로

Country Status (6)

Country Link
US (1) US10903663B2 (ko)
EP (1) EP3616223B1 (ko)
JP (1) JP7104729B2 (ko)
KR (1) KR102295533B1 (ko)
CN (1) CN110809811B (ko)
WO (1) WO2019005568A1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3967008A4 (en) 2019-05-09 2022-12-21 Services Pétroliers Schlumberger CUSTOMER ISOLATION WITH CLOUD-NATIVE FEATURES
JP2023528437A (ja) * 2020-06-02 2023-07-04 キョーセラ・エイブイエックス・コンポーネンツ・コーポレーション ウルトラキャパシタの１つまたは複数の特性をモニタするためのシステムおよび方法
CN111628546B (zh) * 2020-06-03 2022-08-09 北京博电新力电气股份有限公司 一种超级电容器充放电方法以及超级电容器充放电装置
WO2022005640A1 (en) * 2020-06-30 2022-01-06 Avx Corporation System and method for balancing ultracapacitors

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100283434A1 (en) * 2008-01-07 2010-11-11 Panasonic Corporation Electricity accumulating device
US20110075457A1 (en) * 2004-04-09 2011-03-31 Maxwell Technologies, Inc. Capacitor startup apparatus and method with failsafe short circuit protection
US20160036248A1 (en) * 2013-09-26 2016-02-04 Fuji Electric Co., Ltd. Parallel monitoring circuit for capacitor
JP2016073046A (ja) * 2014-09-29 2016-05-09 株式会社オートネットワーク技術研究所 放電制御回路及びバッテリユニット

Family Cites Families (56)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS534654B2 (ko) 1972-11-10 1978-02-20
JP3971808B2 (ja) 1995-07-26 2007-09-05 株式会社アイ・ライティング・システム 放電灯点灯装置
US5982144A (en) 1997-07-14 1999-11-09 Johnson Research & Development Company, Inc. Rechargeable battery power supply overcharge protection circuit
NL1010285C2 (nl) 1998-10-09 2000-04-11 Holec Holland Nv Bewakingsschakeling voor het bewaken van een spanning.
DE10007417A1 (de) 2000-02-18 2001-09-13 Epcos Ag Schaltungsanordnung mit einer Kette von Kapazitäten
DE10116463A1 (de) * 2001-04-03 2002-10-10 Isad Electronic Sys Gmbh & Co System zur Speicherung von elektrischer Energie, sowie Verfahren zum Betreiben eines solchen Energiespeichersystems
JP2002353786A (ja) 2001-05-25 2002-12-06 Toyota Industries Corp 比較回路
US6943529B2 (en) 2001-12-16 2005-09-13 Zinc Matrix Power, Inc. Battery charging system
AUPR967301A0 (en) 2001-12-21 2002-01-24 Energy Storage Systems Pty Ltd A control circuit
US6738242B1 (en) 2002-03-07 2004-05-18 Pericom Semiconductor Corp. ESD-isolation circuit driving gate of bus-switch transistor during ESD pulse between two I/O pins
AU2002951291A0 (en) 2002-09-09 2002-09-19 Energy Storage Systems Pty Ltd A power supply
KR100675366B1 (ko) 2002-12-30 2007-01-29 주식회사 네스캡 전기에너지 저장장치 및 이의 충방전 방법
US6806686B1 (en) 2003-04-25 2004-10-19 Maxwell Technologies, Inc. Charge balancing circuit
EP1639684A2 (en) 2003-06-27 2006-03-29 Maxwell Technologies, Inc. Energy storage system
EP1662633B1 (en) 2003-09-03 2017-03-15 Panasonic Intellectual Property Management Co., Ltd. Capacitor device and wiring pattern
US7599167B2 (en) 2004-02-17 2009-10-06 Cooper Technologies Company Active balancing circuit modules, systems and capacitor devices
US7342768B2 (en) 2004-02-17 2008-03-11 Cooper Technologies Company Active balancing modular circuits
JP4590906B2 (ja) 2004-04-07 2010-12-01 パナソニック株式会社 キャパシタ制御システム
KR100733394B1 (ko) 2005-01-31 2007-06-29 주식회사 네스캡 전기에너지 저장장치의 충전 및 방전방법
EP1867215A4 (en) 2005-02-02 2014-04-23 Cap Xx Ltd POWER SUPPLY
JP2008538408A (ja) * 2005-04-05 2008-10-23 エナジーシーエス マルチプレクサ及びスイッチベース電気化学セルの監視及び管理システム並びに方法
JP4535124B2 (ja) 2005-08-25 2010-09-01 パナソニック株式会社 電圧モニタ装置とそれを用いた蓄電装置
JP4175434B2 (ja) 2005-09-05 2008-11-05 松下電器産業株式会社 蓄電機器状態検出装置
JP3874366B1 (ja) 2006-03-16 2007-01-31 株式会社パワーシステム キャパシタ蓄電装置
KR100998661B1 (ko) 2006-04-21 2010-12-07 주식회사 네스캡 전기에너지 저장장치에 있어서 전압 모니터링 방법 및 이를이용하는 회로
JP4940817B2 (ja) 2006-08-04 2012-05-30 パナソニック株式会社 蓄電装置
JP2008178202A (ja) 2007-01-17 2008-07-31 Omron Corp キャパシタ充電制御回路
EP2110679B1 (en) 2007-02-08 2013-04-10 Panasonic EV Energy Co., Ltd. Device and method for detecting abnormality of electric storage device
US20090009177A1 (en) 2007-07-02 2009-01-08 Nesscap Co., Ltd. Voltage monitoring method and circuit for electrical energy storage device
WO2009078136A1 (ja) 2007-12-18 2009-06-25 Panasonic Corporation 電圧均等化回路
WO2009112069A1 (en) * 2008-03-11 2009-09-17 Vlaamse Instelling Voor Technologisch Onderzoek (Vito) Charge balancing circuit for ultracapacitors and lithium batteries
US20090231764A1 (en) 2008-03-14 2009-09-17 Cooper Technologies Company Capacitor Bank Monitor and Method of use Thereof
DE102008015437B3 (de) 2008-03-22 2009-07-30 Moeller Gmbh Symmetrierungsanordnung für parallele Strombahnen
DE102008015439B3 (de) 2008-03-22 2009-04-02 Moeller Gmbh Symmetrierungsanordnung für parallele Strombahnen gerader Anzahl
US8411413B2 (en) 2008-08-28 2013-04-02 Ioxus, Inc. High voltage EDLC cell and method for the manufacture thereof
WO2010002790A1 (en) 2008-06-30 2010-01-07 Eaton Corporation System and method for performing ultracapacitor cell balancing
US8269469B2 (en) 2008-08-12 2012-09-18 Ivus Industries, Llc Equalizing method and circuit for ultracapacitors
US20100079109A1 (en) 2008-09-30 2010-04-01 loxus, Inc. Methods and apparatus for storing electricity
JP5098983B2 (ja) 2008-12-09 2012-12-12 株式会社デンソー 組電池の容量調整装置
DE102009041005A1 (de) * 2009-09-10 2011-03-24 Bayerische Motoren Werke Aktiengesellschaft Vorrichtung zur Symmetrierung eines Energiespeichers
JP5609071B2 (ja) 2009-11-13 2014-10-22 パナソニック株式会社 蓄電装置
JP2011130551A (ja) 2009-12-16 2011-06-30 Sanyo Electric Co Ltd 電源装置及びこれを備える車両
EP3101765B1 (en) 2010-06-28 2018-02-14 Maxwell Technologies, Inc. Maximizing life of capacitors in series modules
US8971069B2 (en) 2010-08-11 2015-03-03 Fairchild Semiconductor Corporation Startup circuit and input capacitor balancing circuit
US8686662B1 (en) 2011-05-13 2014-04-01 Cooper Technologies Company Timed supercapacitor charge-up and emergency illumination
EP2781002B1 (en) 2011-11-15 2016-11-02 Maxwell Technologies, Inc. System and methods for managing a degraded state of a capacitor system
JP5942083B2 (ja) 2011-12-15 2016-06-29 パナソニックＩｐマネジメント株式会社 キャパシタ装置
US20140114592A1 (en) 2012-10-22 2014-04-24 Custom Electronics, Inc. Operational monitoring of electrochemical capacitors
US9515510B2 (en) 2013-03-15 2016-12-06 Integrated Device Technology, Inc. Apparatuses and methods for over-temperature protection of energy storage devices
WO2015000017A1 (en) 2013-06-28 2015-01-08 Cap-Xx Limited A current limit circuit for a supercapacitive device
CN105517827A (zh) 2013-06-28 2016-04-20 Cap-Xx有限公司 用于机动车发动机的控制系统和用于控制机动车发动机的方法
KR102401905B1 (ko) 2014-06-20 2022-05-24 시스테마틱 파워 매뉴팩터링, 엘엘씨 엔진 시동 및 배터리 지원 모듈
US9525298B1 (en) * 2014-10-28 2016-12-20 Microsemi Storage Solutions (U.S.), Inc. Method and system for voltage balancing of multiple rechargeable energy storage devices
US20160126826A1 (en) 2014-10-31 2016-05-05 Robert Chao Circuit and method for balancing supercapacitors in a series stack using mosfets
WO2016141298A2 (en) 2015-03-04 2016-09-09 Maxwell Technologies, Inc. Systems and methods for improving cell balancing and cell failure detection
CN109155530B (zh) 2016-05-20 2023-08-29 京瓷Avx元器件公司 用于使电容器充电的系统和方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110075457A1 (en) * 2004-04-09 2011-03-31 Maxwell Technologies, Inc. Capacitor startup apparatus and method with failsafe short circuit protection
US20100283434A1 (en) * 2008-01-07 2010-11-11 Panasonic Corporation Electricity accumulating device
US20160036248A1 (en) * 2013-09-26 2016-02-04 Fuji Electric Co., Ltd. Parallel monitoring circuit for capacitor
JP2016073046A (ja) * 2014-09-29 2016-05-09 株式会社オートネットワーク技術研究所 放電制御回路及びバッテリユニット

Also Published As

Publication number Publication date
WO2019005568A1 (en) 2019-01-03
JP7104729B2 (ja) 2022-07-21
CN110809811B (zh) 2021-11-30
EP3616223B1 (en) 2022-06-01
EP3616223A1 (en) 2020-03-04
US20190006858A1 (en) 2019-01-03
KR20200003265A (ko) 2020-01-08
CN110809811A (zh) 2020-02-18
JP2020526169A (ja) 2020-08-27
EP3616223A4 (en) 2020-11-18
US10903663B2 (en) 2021-01-26

Similar Documents

Publication Publication Date Title
KR102295533B1 (ko) 울트라커패시터 모듈을 위한 밸런싱 회로
JP2023103374A (ja) ウルトラキャパシタモジュールのための相互接続ストリップ
US10879720B2 (en) Balancing circuit for an electrical energy storage device
US20210408807A1 (en) System and Method for Balancing Ultracapacitors
KR102534240B1 (ko) 울트라커패시터 모듈용 밸런싱 회로로부터 열 소산
WO2021247315A1 (en) Ultracapacitor assembly

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant