KR102273605B1 - 반도체 컴포넌트를 제조하기 위한 방법 - Google Patents
반도체 컴포넌트를 제조하기 위한 방법 Download PDFInfo
- Publication number
- KR102273605B1 KR102273605B1 KR1020197019337A KR20197019337A KR102273605B1 KR 102273605 B1 KR102273605 B1 KR 102273605B1 KR 1020197019337 A KR1020197019337 A KR 1020197019337A KR 20197019337 A KR20197019337 A KR 20197019337A KR 102273605 B1 KR102273605 B1 KR 102273605B1
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor body
- carrier
- semiconductor
- manufacturing
- auxiliary carrier
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 264
- 238000000034 method Methods 0.000 title claims abstract description 130
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 32
- 239000000758 substrate Substances 0.000 claims abstract description 60
- 229910052710 silicon Inorganic materials 0.000 claims description 22
- 239000010703 silicon Substances 0.000 claims description 22
- 239000000463 material Substances 0.000 claims description 20
- 230000005670 electromagnetic radiation Effects 0.000 claims description 9
- 238000003631 wet chemical etching Methods 0.000 claims description 4
- 239000010410 layer Substances 0.000 description 58
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 21
- 238000002955 isolation Methods 0.000 description 10
- 229910052594 sapphire Inorganic materials 0.000 description 7
- 239000010980 sapphire Substances 0.000 description 7
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 6
- 239000011521 glass Substances 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 4
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 4
- 229910002601 GaN Inorganic materials 0.000 description 3
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 3
- 239000007864 aqueous solution Substances 0.000 description 3
- 238000005452 bending Methods 0.000 description 3
- 230000002950 deficient Effects 0.000 description 3
- 238000004090 dissolution Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 3
- 229910044991 metal oxide Inorganic materials 0.000 description 3
- 150000004706 metal oxides Chemical class 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 238000004886 process control Methods 0.000 description 3
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 3
- 229910010271 silicon carbide Inorganic materials 0.000 description 3
- 238000005476 soldering Methods 0.000 description 3
- 239000011787 zinc oxide Substances 0.000 description 3
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 2
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- 239000012790 adhesive layer Substances 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000005219 brazing Methods 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- -1 for example Substances 0.000 description 2
- 229910017604 nitric acid Inorganic materials 0.000 description 2
- 229910021426 porous silicon Inorganic materials 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 230000008961 swelling Effects 0.000 description 2
- MARUHZGHZWCEQU-UHFFFAOYSA-N 5-phenyl-2h-tetrazole Chemical compound C1=CC=CC=C1C1=NNN=N1 MARUHZGHZWCEQU-UHFFFAOYSA-N 0.000 description 1
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 description 1
- 229910000611 Zinc aluminium Inorganic materials 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 238000004026 adhesive bonding Methods 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- YVQSLGWKPOKHFJ-UHFFFAOYSA-N bicyclo[4.2.0]octa-1,3,5-trien-7-yne Chemical compound C1=CC=C2C#CC2=C1 YVQSLGWKPOKHFJ-UHFFFAOYSA-N 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- AJNVQOSZGJRYEI-UHFFFAOYSA-N digallium;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Ga+3].[Ga+3] AJNVQOSZGJRYEI-UHFFFAOYSA-N 0.000 description 1
- ZZEMEJKDTZOXOI-UHFFFAOYSA-N digallium;selenium(2-) Chemical compound [Ga+3].[Ga+3].[Se-2].[Se-2].[Se-2] ZZEMEJKDTZOXOI-UHFFFAOYSA-N 0.000 description 1
- 229910001195 gallium oxide Inorganic materials 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 230000005693 optoelectronics Effects 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000007788 roughening Methods 0.000 description 1
- 230000003595 spectral effect Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0093—Wafer bonding; Removal of the growth substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/0004—Devices characterised by their operation
- H01L33/0008—Devices characterised by their operation having p-n or hi-lo junctions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Abstract
반도체 컴포넌트를 제조하기 위한 방법의 하나 이상의 실시 형태에 따르면, 상기 방법은, 제1 횡 방향 열 팽창 계수를 갖는 보조 캐리어를 반도체 몸체의 제1 측면에 제공하는 방법 단계를 포함한다. 계속해서 상기 방법은, 제2 횡 방향 열 팽창 계수를 갖는 접속 캐리어를 상기 보조 캐리어를 등지는 상기 반도체 몸체의 제2 측면에 제공하는 방법 단계를 포함한다. 이 경우, 상기 반도체 몸체는 상기 보조 캐리어와 상이한 성장 기판상에서 성장하고, 상기 제1 횡 방향 열 팽창 계수와 상기 제2 횡 방향 열 팽창 계수는 최대 50 ％만큼 서로 차이 나며, 그리고 상기 성장 기판(30)은 상기 보조 캐리어(40)가 제공되기 이전에 제거된다.
Description
본 발명은 반도체 컴포넌트를 제조하기 위한 방법에 관한 것이다.
해결되어야 할 과제는 반도체 컴포넌트를 제조하기 위한 효율적인 방법을 제시하는 것이다.
반도체 컴포넌트를 제조하기 위한 방법의 하나 이상의 실시 형태에 따르면, 상기 방법은, 보조 캐리어를 반도체 몸체의 제1 측면에 제공하는 방법 단계를 포함한다.
상기 보조 캐리어로는 디스크형 또는 정방형 몸체가 고려될 수 있다. 예를 들어 상기 보조 캐리어로는 웨이퍼가 고려된다. 예를 들어 상기 보조 캐리어는 횡 방향으로 수직 방향으로보다 더 큰 연장부를 갖는다.
이 경우, 횡 방향들은, 상기 보조 캐리어의 주 연장 평면에 대해 평행하게 진행하는 방향들이다. 상기 수직 방향은 상기 횡 방향들에 대해 수직으로 진행한다.
상기 보조 캐리어는 제1 횡 방향 열 팽창 계수를 갖는다. 상기 횡 방향 열 팽창 계수는 상기 횡 방향들과 관련이 있다. 다시 말해, 상기 횡 방향 열 팽창 계수는 상기 횡 방향들에서 주어진 온도차에 대해 상기 보조 캐리어의 팽창을 설명한다.
상기 보조 캐리어는 실리콘 또는 적합하게 조정된 횡 방향 열 팽창 계수를 갖는 유리에 의해 형성될 수 있다. 상기 횡 방향 열 팽창 계수가 적합하게 조정되어 있다는 사실은, 상기 유리의 횡 방향 열 팽창 계수가 실리콘의 횡 방향 열 팽창 계수와 예를 들어 유사하거나, 또는 동일하다는 것을 의미한다. 또한, 상기 보조 캐리어가 예를 들어 질화알루미늄(AlN) 또는 질화규소(Si3N4)에 기초하는 세라믹에 의해 형성되어 있는 것도 가능하며, 이때 횡 방향 열 팽창 계수는 마찬가지로 실리콘의 횡 방향 열 팽창 계수에 적합하게 조정되어 있다. 상기 보조 캐리어는 바람직하게 실리콘에 의해 형성되어 있는데, 그 이유는 이와 같은 재료가 반도체 컴포넌트의 제조 공정으로 간단하게 통합될 수 있기 때문이다. 상기 보조 캐리어가 가시광선에 대해 투과성을 갖지 않는 것이 가능하거나, 또는 상기 보조 캐리어가 투과성을 갖고 공정 제어를 위해 이용될 수 있는 것이 가능하다.
상기 반도체 몸체는 서로 다른 반도체 영역들을 포함할 수 있다. 예를 들어 상기 반도체 몸체는 서로 다른 반도체층들을 포함할 수 있다. 대안적으로 또는 추가적으로 상기 반도체 몸체는 n- 및 p-도핑된 영역 및 활성 영역을 포함할 수 있다. 상기 반도체 몸체는 횡 방향에 대해 평행한 주 연장 평면을 갖는다. 상기 반도체 몸체로는 예를 들어, 복수의 전자 또는 광전자 부품을 포함하는 반도체 웨이퍼가 고려될 수 있다. 상기 부품들로는 예를 들어 다이오드들, 트랜지스터들, 통합된 스위칭 회로들, 발광 다이오드들 또는 레이저가 고려될 수 있다. 또한, 상기 부품들로 방사선 검출기들, 특히 적외선 또는 자외선 스펙트럼 범위 내 전자기 방사선을 검출하기 위한 방사선 검출기들이 고려되는 것도 가능하다.
2개의 구성 소자 사이에 연결 수단이 배치되지 않고, 상기 보조 캐리어와 상기 반도체 몸체는 서로 직접 연결될 수 있다. 또한, 상기 보조 캐리어와 상기 반도체 몸체 사이에 연결 재료가 배치되어 있는 것도 가능하다. 이 경우, 상기 보조 캐리어는 예를 들어 접착 또는 납땜에 의해 상기 반도체 몸체 상으로 제공될 수 있다.
바람직하게 상기 반도체 몸체와 상기 보조 캐리어의 연결 공정 동안에 상기 반도체 몸체는 출발 온도 위로 100K 미만의 값만큼 가열된다. 상기 출발 온도는 상기 보조 캐리어가 제공되기 이전에 상기 반도체 몸체의 온도일 수 있다. 상기 출발 온도는 예를 들어 15 ℃ 내지 25 ℃에 놓일 수 있다.
하나 이상의 실시 형태에 따르면, 상기 방법은 계속해서, 제2 횡 방향 열 팽창 계수를 갖는 접속 캐리어를 상기 보조 캐리어를 등지는 상기 반도체 몸체의 제2 측면에 제공하는 단계를 포함한다. 상기 접속 캐리어로는 예를 들어 실리콘 기판상에 또는 내부에 있는 전자 제어 장치가 고려될 수 있다. 또한, 상기 접속 캐리어가 통합된 회로 또는 와이어링(wiring)을 포함하는 것도 가능하다. 상기 접속 캐리어가 상기 반도체 몸체의 제2 측면 상에 제공되기 때문에, 상기 반도체 몸체는 수직 방향으로 상기 접속 캐리어와 상기 보조 캐리어 사이에 배치되어 있다. 다시 말해, 상기 접속 캐리어, 상기 반도체 몸체 및 상기 보조 캐리어는 수직 방향에 대해 평행하게 진행하는 스택 방향으로 서로 겹쳐서 배치되어 있다.
상기 방법의 하나 이상의 실시 형태에 따르면, 상기 반도체 몸체는 상기 보조 캐리어와 상이한 성장 기판상에서 성장한다. 상기 성장 기판은 예를 들어 사파이어, 실리콘, 탄화규소, 산화갈륨, 산화아연, 질화알루미늄, 게르마늄, 비화갈륨 또는 텔루르화카드뮴에 의해 형성될 수 있다. 상기 반도체 몸체는 예를 들어 질화갈륨과 같은 질화물-화합물 반도체에 기초할 수 있고 사파이어에 의해 형성되어 있는 성장 기판상에서 성장할 수 있다. 또한, 상기 반도체 몸체가 다른 화합물 반도체들, 특히 Ⅲ-Ⅴ 화합물 반도체들에 의해 형성되어 있는 것도 가능하다.
상기 반도체 몸체가 상기 성장 기판상에서 성장한 이후에 상기 성장 기판은 상기 반도체 몸체의 제1 측면에 배치되어 있다.
상기 방법의 하나 이상의 실시 형태에 따르면, 상기 제1 횡 방향 열 팽창 계수와 상기 제2 횡 방향 열 팽창 계수는 최대 50 퍼센트만큼 서로 차이 난다. 바람직하게 상기 제1 횡 방향 열 팽창 계수와 상기 제2 횡 방향 열 팽창 계수는 최대 25 퍼센트만큼 또는 최대 20 퍼센트만큼 서로 차이 난다. 특히 바람직하게 상기 제1 횡 방향 열 팽창 계수와 상기 제2 횡 방향 열 팽창 계수는 최대 10 퍼센트만큼 또는 최대 5 퍼센트만큼 서로 차이 난다.
반도체 컴포넌트를 제조하기 위한 상기 방법의 하나 이상의 실시 형태에 따르면, 상기 방법은, 제1 횡 방향 열 팽창 계수를 갖는 보조 캐리어를 반도체 몸체의 제1 측면에 제공하는 방법 단계를 포함한다. 계속해서 상기 방법은, 제2 횡 방향 열 팽창 계수를 갖는 접속 캐리어를 상기 보조 캐리어를 등지는 상기 반도체 몸체의 제2 측면에 제공하는 방법 단계를 포함한다. 이 경우, 상기 반도체 몸체는 상기 보조 캐리어와 상이한 성장 기판상에서 성장하고, 상기 제1 횡 방향 열 팽창 계수와 상기 제2 횡 방향 열 팽창 계수는 최대 50 ％만큼 서로 차이 난다.
상기 보조 캐리어와 상기 접속 캐리어가 유사하거나, 또는 동일한 횡 방향 열 팽창 계수를 갖기 때문에, 상기 제조 공정 동안에 열역학적 장력이 덜 발생하거나, 또는 전혀 발생하지 않는다. 특히 상기 접속 캐리어를 상기 반도체 몸체 상으로 제공하는 동안에 상기 반도체 컴포넌트는 출발 온도 위로 적어도 100K만큼 가열되고, 후속하여 적어도 50K만큼 냉각될 수 있다. 이와 같은 공정에서, 상기 보조 캐리어와 상기 접속 캐리어의 열 팽창 계수들이 지나치게 큰 차이를 갖는 경우에 상기 반도체 컴포넌트는 구부러질 수 있다. 그뿐 아니라 상기 반도체 컴포넌트의 구부러짐은 상기 반도체 컴포넌트를 외부 장치들 상에 또는 내부에 정렬할 때 문제들을 야기할 수 있다. 상기 제1 횡 방향 열 팽창 계수와 상기 제2 횡 방향 열 팽창 계수가 서로 적합하게 조정되어 있음으로써, 상기 반도체 컴포넌트의 구부러짐 및 정렬 시에 문제들은 방지된다. 추가적으로, 이와 같은 반도체 컴포넌트가 구부러져 있지 않은 경우에 상기 반도체 컴포넌트의 추가 가공이 가능해지거나, 또는 수월해진다. 그에 따라 상기 반도체 컴포넌트는 상기 방법에 의해 효율적으로 제조될 수 있다.
상기 방법의 하나 이상의 실시 형태에 따르면, 상기 성장 기판은 상기 보조 캐리어가 제공되기 이전에 제거된다. 상기 성장 기판은 예를 들어 광 절연막 제거 방법(laser lift off method)에 의해 상기 반도체 몸체로부터 제거될 수 있다. 또한, 상기 성장 기판이 플루오르화수소산 및 질산으로 이루어진 수용액에서 에칭 방법에 의해 제거되는 것도 가능하다. 바람직하게 상기 성장 기판은 전체적으로 상기 반도체 몸체로부터 제거되고 분리되지 않음으로써, 결과적으로 에지 효과들(edge effects)이 전혀 발생하지 않는다. 그뿐 아니라 상기 성장 기판은 상기 접속 캐리어가 제공되기 이전에 제거됨으로써, 결과적으로 상기 접속 캐리어는 상기 성장 기판이 분리되는 동안에 손상되지 않을 수 있다.
반도체 컴포넌트를 제조하기 위한 상기 방법의 하나 이상의 실시 형태에 따르면, 상기 보조 캐리어와 상기 반도체 몸체 사이에 희생 층(sacrificial layer)이 배치되어 있고, 상기 희생 층은 에피택셜 방식으로 제조되어 있지 않다. 다시 말해, 상기 희생 층은 상기 반도체 몸체의 제1 측면에 배치되어 있다. 이와 같은 방식으로, 상기 반도체 몸체가 성장한 이후에 비로소 상기 희생 층을 상기 반도체 몸체의 제1 측면에 제공하는 것이 특히 간단하게 가능하다.
상기 반도체 몸체는 상기 성장 기판상에 에피택셜 성장할 수 있고, 상기 성장 기판은 상기 희생 층이 제공되기 이전에 제거될 수 있다. 상기 희생 층은, 상기 보조 캐리어를 상기 반도체 몸체에 연결하는 것에 이용될 수 있다. 상기 희생 층은 예를 들어 산화아연과 같은 열적으로 안정적인 산화금속에 의해 형성될 수 있다. 또한, 상기 희생 층이 알루미늄을 함유하거나, 또는 이와 같은 알루미늄으로 구성되는 것도 가능하다. 그뿐 아니라 상기 반도체 몸체와 상기 보조 캐리어 사이에 상기 희생 층에 대해 추가적으로 연결 수단이 배치되어 있는 것도 가능하고, 상기 연결 수단에 의해 상기 보조 캐리어와 상기 반도체 몸체는 서로 연결된다. 상기 연결 수단으로는 특히 접착 물질 또는 납땜 재료가 고려될 수 있다.
상기 방법의 하나 이상의 실시 형태에 따르면, 상기 희생 층은 상기 접속 캐리어가 제공된 이후에 상기 반도체 몸체로부터 제거된다. 상기 희생 층이 제거되는 동안에 상기 희생 층의 용해 또는 팽윤을 가속화하기 위해, 상기 보조 캐리어는 다공성으로 설계되거나, 또는 홀들을 포함할 수 있다. 그럼으로써, 상기 희생 층은 상기 반도체 몸체로부터 특히 안전하게, 그리고 다른 재료들에 대해 선택적으로 제거될 수 있다. 이는, 단지 상기 희생 층만이 제거되고 다른 재료들은 제거되지 않음으로써, 특히 상기 접속 캐리어가 상기 희생 층이 분리되는 동안에 손상되지 않는다는 사실을 의미한다.
상기 방법의 하나 이상의 실시 형태에 따르면, 상기 희생 층은 습식 화학 에칭 방법에 의해 상기 반도체 몸체로부터 제거된다. 상기 희생 층은 비정질 재료에 의해 형성될 수 있다. 예를 들어 상기 희생 층은 다공성 실리콘 또는 "스핀-온-글래스(spin on glass)" 재료들에 의해 형성될 수 있다. 그럼으로써 상기 희생 층의 용해 또는 제거가 수월해질 수 있다.
상기 방법의 하나 이상의 실시 형태에 따르면, 상기 반도체 몸체는 상기 접속 캐리어가 제공될 때 출발 온도로부터 적어도 국부적으로 적어도 100K만큼 가열되고, 후속하여 적어도 50K만큼 냉각된다. 예를 들어 상기 접속 캐리어와 상기 반도체 몸체는 금속 납땜 재료에 의해 서로 연결될 수 있다. 상기 접속 캐리어를 상기 반도체 몸체에 연결하기 위해, 상기 반도체 컴포넌트는 적어도 국부적으로 적어도 100K만큼 가열될 수 있고, 주변 압력은 증가할 수 있다. 그뿐 아니라 상기 접속 캐리어와 상기 반도체 몸체를 연결하기 위해, 상기 반도체 몸체와 상기 접속 캐리어 사이에 있는 납땜 재료를 용해시키는 것도 가능하다. 후속하여 상기 반도체 컴포넌트는 적어도 50K만큼 냉각되고, 상기 압력은 경우에 따라 다시 감소한다. 바람직하게 상기 보조 캐리어와 상기 접속 캐리어는 최대 50 ％만큼 서로 차이 나는 횡 방향 열 팽창 계수들을 갖는다. 그에 따라 냉각 공정 동안에 상기 반도체 몸체 내에서 상기 접속 캐리어와 열역학적 장력이 전혀 발생하지 않거나, 또는 단지 적게 발생한다.
상기 방법의 하나 이상의 실시 형태에 따르면, 상기 반도체 몸체는, 상기 반도체 컴포넌트의 작동 중에 전자기 방사선을 방출하도록 형성되어 있다. 이를 위해, 상기 반도체 몸체는, 상기 반도체 컴포넌트의 작동 중에 전자기 방사선을 방출하도록 설계되어 있는 활성 영역을 포함할 수 있다. 상기 반도체 컴포넌트로는 예를 들어 발광 다이오드 또는 레이저가 고려될 수 있다. 또한, 상기 반도체 몸체가, 상기 반도체 컴포넌트의 작동 중에 전자기 방사선을 검출하도록 형성되어 있는 것도 가능하다.
상기 방법의 하나 이상의 실시 형태에 따르면, 상기 접속 캐리어가 상기 반도체 몸체 상으로 제공되기 이전에, 상기 반도체 몸체 및 상기 보조 캐리어는 상기 보조 캐리어의 주 연장 방향에 대해 횡 방향 또는 수직 방향으로, 각각 상기 반도체 몸체의 일부 및 상기 보조 캐리어의 일부를 포함하는 복수의 어레인지먼트로 해체된다. 이는, 상기 반도체 몸체 및 상기 보조 캐리어가 개별 부분들로 분리된다는 사실을 의미한다. 상기 반도체 몸체 및 상기 보조 캐리어를 해체하기 위해, 상기 반도체 몸체 및 상기 보조 캐리어는 예를 들어 프레임 상으로 제공됨으로써, 개별 어레인지먼트들을 유착한다. 이는, 상기 반도체 몸체 및 상기 보조 캐리어가 상기 보조 캐리어의 주 연장 방향에 대해 수직 방향으로 또는 횡 방향으로 완전히 해체되고, 단지 상기 프레임에 의해서만 서로 연결되어 있다는 사실을 의미한다. 다시 말해, 상기 개별 어레인지먼트들 사이에 분리 트렌치들이 생성된다.
상기 복수의 어레인지먼트는 이미 상기 접속 캐리어가 제공되기 이전에 검사될 수 있다. 다시 말해, 상기 반도체 컴포넌트로 발광 다이오드가 고려되는 경우, 복수의 발광 다이오드가 상기 접속 캐리어가 제공되기 이전에 검사되거나, 또는 특징화될 수 있고, 결함 있는 발광 다이오드들은 해체 이후에 분류되어 제거될 수 있다. 또한, 상기 어레인지먼트들이, 예를 들어 방출 파장과 같은 특정 기준들에 따라 분류되는 것도 가능하다.
하나의 실시예에서 상기 보조 캐리어는 다공성이거나, 또는 홀들을 포함할 수 있다. 해체되지 않는, 다시 말해, 분리 트렌치들이 존재하지 않는 상기 보조 캐리어의 영역들 내에서 상기 홀들의 지름은 상기 분리 트렌치들의 폭보다 현저히 더 작은데, 예를 들어 상기 분리 트렌치들의 폭의 20 ％보다 더 작다. 예를 들어 이와 같은 영역들 내에서 상기 홀들의 지름은 최대 20 ㎛일 수 있다. 복수의 어레인지먼트 사이에 분리 트렌치들이 존재하는 영역들 내에서 상기 보조 캐리어의 홀들은 상기 분리 트렌치들의 폭과 유사한 크기를 가질 수 있다. 예를 들어 상기 분리 트렌치들의 영역들 내에서 상기 보조 캐리어의 홀들은 상기 분리 트렌치들의 폭의 80 내지 90 ％의 지름을 가질 수 있다. 이는 예를 들어, 분리 트렌치들의 폭이 120 ㎛인 경우에 상기 분리 트렌치들의 영역들 내에서 상기 보조 캐리어의 홀들이 105 ㎛의 지름을 가질 수 있다는 사실을 의미할 수 있다.
하나의 실시예에서 상기 복수의 어레인지먼트는 복수의 접속 캐리어 상으로 제공될 수 있다. 이는, 각각의 어레인지먼트들 상으로 하나의 접속 캐리어가 제공되고, 상기 접속 캐리어는 상기 어레인지먼트와 유사한 횡 방향 연장부를 갖는다는 사실을 의미한다.
하나의 실시예에서 상기 어레인지먼트들은 횡 방향으로 길이 및 폭을 갖는다. 이 경우, 상기 어레인지먼트들의 폭에 대한 길이의 비율이 1과 다른 것이 가능하다. 이는, 상기 어레인지먼트들이 예를 들어 직사각형의 형태를 가질 수 있다는 사실을 의미한다.
상기 방법의 하나 이상의 실시 형태에 따르면, 상기 성장 기판은 실리콘에 의해 형성되어 있지 않다. 바람직하게 상기 성장 기판은 사파이어, 탄화규소, 게르마늄 또는 비화갈륨에 의해 형성되어 있다. 이와 같은 재료들 상으로, 예를 들어 질화갈륨과 같은 질화물-화합물 반도체에 기초하는 반도체 몸체가 실리콘 상에서보다 더 우수한 품질로 성장할 수 있다.
상기 방법의 하나 이상의 실시 형태에 따르면, 상기 반도체 몸체는 n-도핑된 영역 및 p-도핑된 영역을 포함하고, 상기 접속 캐리어는 상기 p-도핑된 영역의 측면에서 상기 반도체 몸체 상으로 제공되어 있다. 상기 n-도핑된 영역은 하나 이상의 n-도펀트에 의해 도핑되어 있다. 상기 n-도핑된 영역은 하나 또는 복수의 n-도핑된 반도체층을 포함할 수 있다. 상기 p-도핑된 영역은 하나 이상의 p-도펀트에 의해 도핑되어 있다. 상기 p-도핑된 영역은 하나 또는 복수의 p-도핑된 반도체층을 포함할 수 있다. 상기 n-도핑된 영역 및 상기 p-도핑된 영역은 수직 방향으로 서로 겹쳐서 배치되어 있다.
상기 n-도핑된 영역은 상기 반도체 몸체의 제1 측면에 위치할 수 있고, 상기 p-도핑된 영역은 상기 반도체 몸체의 제2 측면에 위치할 수 있다. 그에 따라 상기 n-도핑된 영역은 상기 p-도핑된 영역 이전에 상기 성장 기판상에서 성장할 수 있다. 상기 접속 캐리어는 상기 p-도핑된 영역 상으로 제공될 수 있다. 상기 n-도핑된 영역과 상기 p-도핑된 영역 사이에는 활성 영역이 배치될 수 있고, 상기 활성 영역 내에서 작동 중에 예를 들어 전자기 방사선이 발생한다. 이 경우, 바람직하게 상기 활성 영역과 상기 접속 캐리어 사이에 반사 층이 배치될 수 있음으로써, 결과적으로 상기 반도체 컴포넌트의 작동 중에 상기 반도체 몸체 내에서 방출되는 전자기 방사선은 상기 반사 층에서 반사되고 상기 반도체 몸체를 상기 제1 측면에서 벗어날 수 있다.
상기 방법의 하나 이상의 실시 형태에 따르면, 상기 접속 캐리어는 통합된 회로를 포함한다. 예를 들어 상기 접속 캐리어는 전자 제어 장치를 실리콘 기판상에 또는 내부에 포함할 수 있다. 상기 반도체 몸체는 상기 통합된 회로에 의해 구동 제어되거나, 또는 판독될 수 있다. 또한, 상기 접속 캐리어가 와이어링을 포함하는 것도 가능하다.
상기 방법의 하나 이상의 실시 형태에 따르면, 상기 접속 캐리어는 상기 반도체 몸체를 향해 있는 자신의 외부면에 복수의 접촉 지점을 포함하고, 상기 접촉 지점들은 상기 반도체 몸체에 기계적으로 그리고 전기 전도 가능하게 연결된다. 다시 말해, 상기 접속 캐리어는, 상기 반도체 몸체의 n-측 콘택트들 및 p-측 콘택트들에 연결되는 접촉 지점들을 포함할 수 있다. 그에 따라 상기 반도체 몸체의 활성 영역은 상기 접속 캐리어에 전기 전도 가능하게 연결될 수 있다. 그뿐 아니라 상기 반도체 몸체의 개별 어레인지먼트들, 예를 들어 개별 발광 다이오드들이 개별적으로 구동 제어되는 것도 가능하다.
상기 방법의 하나 이상의 실시 형태에 따르면, 상기 보조 캐리어가 제공되기 이전에 중간 캐리어가 상기 반도체 몸체의 제2 측면 상에 제공된다. 상기 중간 캐리어는 예를 들어 상기 성장 기판이 상기 반도체 몸체로부터 제거되기 이전에 상기 반도체 몸체의 제2 측면 상에 제공될 수 있다. 상기 중간 캐리어의 횡 방향 열 팽창 계수는 상기 접속 캐리어 또는 상기 보조 캐리어의 횡 방향 열 팽창 계수로부터 50 ％ 이상만큼 차이 날 수 있다. 또한, 상기 중간 캐리어가 사파이어, 실리콘 또는 실리콘과 유사한 열 팽창 계수를 갖는 유리에 의해 형성되어 있는 것도 가능하다. 상기 중간 캐리어와 상기 반도체 몸체 사이에는 연결 층이 배치될 수 있다. 바람직하게 상기 연결 층은 상기 반도체 몸체의 출발 온도와 유사한 온도에서 제공될 수 있고, 상기 연결 층은 다시 제거될 수 있다. 상기 중간 캐리어는 상기 반도체 몸체에 예를 들어 상승한 주변 압력에서 금속층의 가압 또는 용융에 의해 연결될 수 있다. 이 경우, 상기 금속층은 연결 층이다. 상기 중간 캐리어가 제공된 이후에 상기 성장 기판은 상기 반도체 몸체로부터 제거될 수 있음으로써, 결과적으로 상기 보조 캐리어는 상기 반도체 몸체의 제1 측면 상에 제공될 수 있다.
상기 방법의 하나 이상의 실시 형태에 따르면, 상기 반도체 몸체는 반전 상태로 성장함으로써, 결과적으로 상기 p-도핑된 영역은 상기 n-도핑된 영역 이전에 상기 성장 기판상에서 성장한다. 이와 같은 경우에 중간 캐리어는 필요하지 않다.
상기 방법의 하나 이상의 실시 형태에 따르면, 상기 반도체 몸체는 상기 반도체 몸체의 제1 측면이 상기 보조 캐리어가 제공되기 이전에 연마(polish)된다. 또한, 상기 반도체 몸체가 상기 제1 측면이 거친면(roughening) 처리되는 것도 가능하다. 이는 상기 반도체 몸체로부터 전자기 방사선의 더 우수한 디커플링에 이용될 수 있다.
상기 반도체 몸체의 제2 측면 상에 전기 콘택트들이 제공될 수 있고, 상기 전기 콘택트들을 통해 상기 반도체 몸체의 서로 다른 영역들이 전기적으로 접촉될 수 있다. 상기 반도체 몸체가 예를 들어 n-도핑된 영역 및 p-도핑된 영역을 포함하면, n-측 콘택트 및 p-측 콘택트가 상기 제2 측면에 제공될 수 있다. 또한, 복수의 n-측 콘택트 및 p-측 콘택트를 상기 반도체 몸체의 제2 측면 상에 제공하는 것도 가능하다. 이 경우, 서로 다른 전기 콘택트들이 서로 전기적으로 절연되어 있는 것이 가능하다.
다시 말해, 상기 접속 캐리어가 상기 반도체 몸체 상으로 제공되기 이전에, 상기 반도체 몸체의 제1 측면 및 제2 측면을 가공하는 것이 가능하다. 그에 따라 상기 접속 캐리어는 상기 반도체 몸체의 제1 측면 및 제2 측면에서의 가공 공정에 의해 손상되지 않는다. 그뿐 아니라 상기 어레인지먼트들이 검사되고, 개별 어레인지먼트들이 특정 기준들에 따라 추가 가공 이전에 분류되어 제거될 수 있다. 또한, 상기 반도체 컴포넌트가 대체로 상기 접속 캐리어가 제공되기 이전에 가공됨으로써, 상기 접속 캐리어와 상기 반도체 컴포넌트의 추가 공정 제어가 단순화되는 것도 가능하다. 따라서 반도체 컴포넌트를 제조하기 위한 상기 방법의 비용은 감소할 수 있고 상기 반도체 컴포넌트는 효율적으로 제조될 수 있다.
상기 방법의 하나 이상의 실시 형태에 따르면, 상기 보조 캐리어와 상기 접속 캐리어는 적어도 80 중량퍼센트까지 동일한 기본 재료로 구성된다. 다시 말해, 상기 기본 재료는 상기 보조 캐리어 및 상기 접속 캐리어의 적어도 80 중량퍼센트를 형성한다. 상기 보조 캐리어와 상기 접속 캐리어가 적어도 80 중량퍼센트까지 동일한 기본 재료로 구성되기 때문에, 상기 보조 캐리어와 상기 접속 캐리어는 유사하거나, 또는 동일한 열 팽창 계수를 갖는다. 따라서 상기 반도체 컴포넌트를 제조하기 위한 방법에서 열역학적 장력이 덜 발생하거나, 또는 전혀 발생하지 않는다. 그에 따라 상기 반도체 컴포넌트가 열역학적 장력에 의해 구부러지지 않기 때문에, 상기 반도체 컴포넌트를 정렬할 때 문제들이 발생하지 않고, 그에 따라 이와 같은 반도체 컴포넌트는 더 효율적으로 제조될 수 있다. 상기 기본 재료로는 특히 실리콘이 고려된다.
상기 방법의 하나 이상의 실시 형태에 따르면, 상기 성장 기판은 상기 반도체 몸체가 성장하는 동안에 상기 반도체 몸체의 제2 측면에 배치되어 있다. 이는, 상기 보조 캐리어를 상기 반도체 몸체의 제1 측면에 제공하고 상기 접속 캐리어를 상기 반도체 몸체의 제2 측면에 제공하기 위해 중간 캐리어가 필요하지 않다는 사실을 의미한다. 그에 따라 상기 방법은 전체적으로 더 적은 방법 단계들을 포함한다.
다음에서 본 출원서에서 기술되는 반도체 컴포넌트를 제조하기 위한 상기 방법이 실시예들 및 이에 해당하는 도면들과 관련하여 더 상세하게 설명된다.
도 1 내지 도 11에 의해 반도체 컴포넌트를 제조하기 위한 상기 방법의 하나의 실시예가 개략적인 단면도들에 의해 기술되어 있다.
도 12 내지 도 15에 의해 상기 방법의 추가 실시예의 단계들이 기술되어 있다.
도 16 내지 도 17에 의해 상기 방법의 추가 실시예의 단계들이 기술되어 있다.
도 18 내지 도 21에 의해 상기 방법의 추가 실시예의 단계들이 기술되어 있다.
도 22 내지 도 24에 의해 상기 방법의 추가 실시예의 단계들이 기술되어 있다.
도 1 내지 도 11에 의해 반도체 컴포넌트를 제조하기 위한 상기 방법의 하나의 실시예가 개략적인 단면도들에 의해 기술되어 있다.
도 12 내지 도 15에 의해 상기 방법의 추가 실시예의 단계들이 기술되어 있다.
도 16 내지 도 17에 의해 상기 방법의 추가 실시예의 단계들이 기술되어 있다.
도 18 내지 도 21에 의해 상기 방법의 추가 실시예의 단계들이 기술되어 있다.
도 22 내지 도 24에 의해 상기 방법의 추가 실시예의 단계들이 기술되어 있다.
도면들에서 동일한, 동일한 유형의, 또는 동일하게 작용하는 소자들에는 동일한 도면 부호들이 제공되어 있다. 도면들 및 상기 도면들에 도시된 소자들의 상호 크기 비율은 척도에 맞는 것으로 간주되지 않는다. 오히려 개별 소자들은 더 우수한 도해 및/또는 더 우수한 이해를 위해 과도하게 크게 도시될 수 있다.
도 1은 성장 기판(30)상에 있는 반도체 몸체(20)를 절단하는 개략적인 횡단면도를 보여주고, 이때 상기 반도체 몸체(20)는 제1 측면(27) 및 상기 제1 측면(27)을 등지는 제2 측면(28)을 포함한다. 상기 반도체 몸체(20)는 n-도핑된 영역(21), p-도핑된 영역(22) 및 활성 영역(29)을 포함한다. 상기 n-도핑된 영역(21)은 상기 성장 기판(30)상으로 성장했다. 다시 말해, 상기 성장 기판(30)은 상기 반도체 몸체(20)의 제1 측면(27)에 위치한다. 상기 활성 영역(29)은 상기 n-도핑된 영역(21) 상으로 성장했고, 상기 p-도핑된 영역(22)은 상기 활성 영역(29) 상에 성장했다. 다시 말해, 상기 p-도핑된 영역(22)은 상기 반도체 몸체(20)의 제2 측면(28)에 위치한다. 상기 활성 영역(29)은 상기 반도체 몸체(20)의 작동 중에 전자기 방사선을 방출하도록 설계되어 있다.
상기 반도체 몸체(20)는, 상기 반도체 몸체(20)의 주 연장 방향에 대해 평행한 횡 방향들(x)로 상기 성장 기판(30)의 전체 영역에 걸쳐서 연장된다. 상기 성장 기판(30)은 사파이어, 탄화규소, 게르마늄 또는 비화갈륨에 의해 형성될 수 있다. 바람직하게 상기 반도체 몸체(20)는 실리콘 기판상에 성장하지 않는다. 바람직하게 상기 반도체 몸체(20)는 예를 들어 질화갈륨과 같은 질화물-화합물 반도체에 기초하고, 상기 성장 기판(30)은 바람직하게 사파이어에 의해 형성되어 있다.
도 2는 반도체 컴포넌트(10)를 제조하기 위한 방법의 상기 실시예의 다음 단계를 보여준다. 이와 같은 단계에서 상기 p-도핑된 영역(22) 상에 n-측 콘택트들(23) 및 p-측 콘택트들(24)이 제공된다. 이 경우, 상기 n-측 콘택트들(23)은, 상기 성장 기판(30)을 등지는 상기 p-도핑된 영역(22)의 상부면(25)으로부터 상기 성장 기판(30)의 방향으로 상기 활성 영역(29)을 관통하여 상기 n-도핑된 영역(21) 내부까지 연장된다. 상기 n-측 콘택트들(23)은 상기 p-도핑된 영역(22) 및 상기 n-도핑된 영역(21)의 일부를 관통하는 관통구에 의해 형성될 수 있다. 상기 관통구는 상기 p-도핑된 영역(22)에 대해 전기적으로 절연되고, 전기 전도성 재료로 충전된다. 상기 p-측 콘택트들(24)은 상기 p-도핑된 영역(22)의 상부면(25) 상에 제공된다. 상기 p-도핑된 영역(22)의 상부면(25) 상에서 상기 n-측 콘택트들(23)과 상기 p-측 콘택트들(24)은 서로 전기적으로 절연되어 있다.
도 3은, 상기 방법의 다음 단계에서 중간 캐리어(50)가 상기 p-도핑된 영역(22)의 측면 상에서 상기 반도체 몸체(20) 상으로 제공된다는 사실을 보여준다. 상기 반도체 몸체(20)와 상기 중간 캐리어(50)는 연결 층(51)에 의해 서로 연결된다. 이 경우, 상기 연결 층(51)은 상기 중간 캐리어(50)와 상기 반도체 몸체(20) 사이에 배치되어 있다. 상기 연결 층(51)에 의한 상기 중간 캐리어(50)와 상기 반도체 몸체(20)의 연결 공정 동안에 상기 반도체 몸체(20)는 출발 온도 위로 100K미만의 값만큼 가열된다. 상기 연결 층(51)은 예를 들어 벤조사이클로부틴(BCB) 또는 셀렌화갈륨에 의해 형성될 수 있다.
상기 반도체 몸체(20)가 출발 온도 위로 100K 미만의 값만큼 가열되고, 상기 중간 캐리어(50)와 상기 반도체 몸체(20)가 그동안에 서로 가압 됨으로써, 상기 중간 캐리어(50)와 상기 반도체 몸체(20)가 서로 연결되는 것이 가능하다. 그뿐 아니라 상기 연결 층(51)이 금속에 의해 형성되어 있고, 상기 연결 공정 동안에 주변 압력이 출발 주변 압력에 대해 상승하는 것이 가능하다.
도 4가 보여주는 것처럼, 상기 방법의 다음 단계에서 상기 성장 기판(30)은 상기 반도체 몸체(20)로부터 제거된다. 상기 성장 기판(30)이 사파이어에 의해 형성되어 있는 경우, 상기 성장 기판(30)은 예를 들어 광 절연막 제거 방법에 의해 제거될 수 있다. 상기 성장 기판(30)이 실리콘에 의해 형성되어 있는 경우, 이와 같은 성장 기판은 플루오르화수소산 및 질산으로 이루어진 수용액에서 에칭 방법에 의해 상기 반도체 몸체(20)로부터 제거될 수 있다. 상기 성장 기판(30)이 비화갈륨에 의해 형성되어 있는 경우, 이와 같은 성장 기판은 황산 및 과산화수소로 이루어진 수용액에서 에칭 방법에 의해 상기 반도체 몸체(20)로부터 제거될 수 있다. 이 경우, 상기 성장 기판(30)이 상기 반도체 몸체(20)로부터 전체 표면으로 제거되고 분리된 부분들로 제거되지 않는 것이 바람직한데, 그 이유는 그에 따라 에지 효과들이 발생하지 않기 때문이다.
그뿐 아니라 상기 방법의 이와 같은 단계에서, 상기 중간 캐리어(50)를 등지는 상기 n-도핑된 영역(21)의 측면 상에 위치하는 상기 n-도핑된 영역(21)의 상부면(26)이 가공될 수 있다. 예를 들어 상기 n-도핑된 영역(21) 상부면(26)은 연마되거나, 또는 거친면 처리될 수 있거나, 혹은 기계적 보호부가 제공되는 것이 가능하다. 바람직하게 반도체 컴포넌트(10)를 제조하기 위한 방법의 이와 같은 실시예에서, 상기 방법의 추후 단계에서 제공되는 접속 캐리어(60)가 손상되지 않고, 상기 n-도핑된 영역(21)의 상부면(26)뿐만 아니라 상기 p-도핑된 영역(22)의 상부면(25)도 가공될 수 있다.
도 5는, 상기 방법의 다음 단계에서 보조 캐리어(40)가 상기 n-도핑된 영역(21)의 측면에서, 다시 말해, 상기 제1 측면(27)에서 상기 반도체 몸체(20) 상으로 제공된다는 사실을 보여준다. 상기 보조 캐리어(40)는 상기 반도체 몸체(20)의 전체 횡 방향 연장부에 걸쳐서 연장된다. 상기 보조 캐리어(40)는 실리콘 또는 실리콘의 열 팽창 계수와 유사한 열 팽창 계수를 갖는 유리에 의해 형성될 수 있다. 또한, 상기 보조 캐리어(40)가 예를 들어 질화알루미늄 또는 질화규소에 기초하는 세라믹에 의해 형성되어 있는 것도 가능하다.
상기 보조 캐리어(40)를 제공하기 위해, 상기 반도체 몸체(20)의 제1 측면(27)에서 희생 층(41)이 상기 반도체 몸체(20) 상으로 제공된다. 또한, 상기 희생 층(41)이 상기 보조 캐리어(40) 상으로 제공되거나, 또는 상기 희생 층(41)에 대해 추가적으로 접착 층이 제공되는 것도 가능하다. 상기 희생 층(41)은 예를 들어 산화아연과 같은 열적으로 안정적인 산화금속에 의해, 또는 알루미늄에 의해 형성될 수 있다. 그뿐 아니라 상기 희생 층(41)이 예를 들어 다공성 실리콘과 같은 다공성 층들 또는 스핀-온-글래스 재료들에 의해 형성되어 있는 것도 가능하다. 상기 보조 캐리어(40)는 상기 중간 캐리어(50)와 유사한 공정에 의해 상기 반도체 몸체(20) 상으로 제공될 수 있다. 이는, 상기 보조 캐리어(40)를 상기 반도체 몸체(20)에 연결하는 동안에 상기 반도체 몸체(20)의 온도가 출발 온도에 대해 100K미만의 값만큼 상승한다는 사실을 의미한다. 또한, 상기 반도체 몸체(20)와 상기 보조 캐리어(40)가 접착 층에 의해 서로 접착되는 것도 가능하다.
도 6은, 상기 방법의 다음 단계에서 상기 중간 캐리어(50)가 상기 반도체 몸체(20)로부터 제거된다는 사실을 보여준다. 상기 중간 캐리어(50)는 예를 들어 광 절연막 제거 공정에 의해 제거될 수 있다. 상기 중간 캐리어(50)가 실리콘에 의해 형성되어 있는 경우, 상기 중간 캐리어(50)가 제거 이전에 더 얇게 연삭되고, 그런 다음 습식 화학 방식으로 또는 기체 상에서 에칭되는 것도 가능하다. 이 경우, 상기 연결 층(51)은 상기 반도체 몸체(20) 상에 남아 있다. 그러나, 상기 연결 층(51)도 마찬가지로 제거되는 것도 가능하다.
도 7은, 선택적인 방법 단계에 따라서, 상기 보조 캐리어(40) 상에 있는 상기 반도체 몸체(20)가 분리된다는 사실을 보여준다. 이는, 상기 반도체 몸체(20) 및 상기 보조 캐리어(40)가 상기 보조 캐리어(40)의 주 연장 방향에 대해 수직 방향으로 복수의 어레인지먼트(70)로 해체된다는 사실을 의미한다. 이 경우, 각각의 어레인지먼트들(70)은 상기 반도체 몸체(20)의 일부 및 상기 보조 캐리어(40)의 일부를 포함한다. 이 경우, 상기 분리된 어레인지먼트들(70)은 도면에 도시되어 있지 않은 프레임 상에 배치될 수 있다.
도 8은, 반도체 컴포넌트(10)를 제조하기 위한 상기 방법의 다음 단계에서 접속 캐리어(60)가 준비된다는 사실을 보여준다. 상기 접속 캐리어(60)는 예를 들어 실리콘 기판상에 있는 전자 제어 장치를 포함하거나, 또는 소위 상보성 금속산화물 반도체(Complementary Metal-Oxide Semiconductor, CMOS)의 구조를 가질 수 있다. 상기 접속 캐리어(60) 상에는 전기 접촉 지점들(61)이 제공되어 있다. 상기 전기 접촉 지점들(61)은 서로 전기적으로 절연되어 있다. 상기 접속 캐리어(60)는 적어도 80 중량퍼센트까지 실리콘에 의해 형성되어 있는 기본 재료로 구성된다. 상기 보조 캐리어(40)는 제1 횡 방향 열 팽창 계수를 갖고, 상기 접속 캐리어(60)는 제2 횡 방향 열 팽창 계수를 가지며, 이때 상기 제1 횡 방향 열 팽창 계수와 상기 제2 횡 방향 열 팽창 계수는 최대 50 ％만큼 서로 차이 난다. 바람직하게 상기 보조 캐리어(40)와 상기 접속 캐리어(60)는 동일한 기본 재료를 갖고, 바람직하게 상기 제1 횡 방향 열 팽창 계수와 상기 제2 횡 방향 열 팽창 계수는 같다.
상기 접속 캐리어(60)가 상기 반도체 몸체(20) 상으로 제공되기 이전에, 이미 존재하는 경우, 상기 개별 어레인지먼트들(70)이 검사될 수 있다. 예를 들어 상기 개별 어레인지먼트들(70)로는 개별 발광 다이오드들이 고려될 수 있다. 그에 따라 상기 접속 캐리어(60) 상으로 제공되기 이전에 경우에 따라 결함 있는 어레인지먼트들(70)이 분류되어 제거될 수 있다. 그뿐 아니라 상기 접속 캐리어(60)가 상기 성장 기판(30)이 제거된 이후에 비로소 상기 반도체 몸체(20) 상으로 제공되는 것이 바람직한데, 그 이유는 그에 따라 상기 성장 기판(30)이 제거되는 동안에 상기 접속 캐리어(60)의 손상이 방지되기 때문이다.
도 9가 보여주는 것처럼, 상기 방법의 다음 단계에서 상기 접속 캐리어(60)가 상기 제2 측면(28)에서 상기 반도체 몸체(20) 상으로 제공된다. 이는, 상기 반도체 몸체(20)의 n-측 콘택트들(23) 및 p-측 콘택트들(24)이 상기 접속 캐리어(60)의 접촉 지점들(61)에 전기적으로, 그리고 기계적으로 연결된다는 사실을 의미한다. 이 경우, 상기 반도체 몸체(20)는 출발 온도 위로 적어도 100K만큼 가열되고, 후속하여 적어도 50K만큼 냉각될 수 있다. 그뿐 아니라 주변 압력이 상기 연결 공정 동안에 상승하는 것도 가능하다. 또한, 상기 연결 공정 동안에 상기 접촉 지점들(61) 및/또는 상기 n-측 콘택트들(23) 및 상기 p-측 콘택트들(24)이 용융되거나, 또는 이와 같은 접촉 지점들 및/또는 콘택트들이 금속 납땜 재료에 의해 서로 연결되는 것도 가능하다. 상기 보조 캐리어(40)와 상기 접속 캐리어(60)가 유사하거나, 또는 동일한 횡 방향 열 팽창 계수를 갖기 때문에, 상기 연결 공정 시에 열역학적 장력이 적게 발생하거나, 또는 전혀 발생하지 않는다. 그에 따라 상기 어레인지먼트들(70)의 구부러짐이 방지된다. 그럼으로써 상기 어레인지먼트들(70)의 추가 가공이 가능해지거나, 또는 수월해진다.
도 10이 보여주는 것처럼, 상기 방법의 다음 단계에서 상기 보조 캐리어(40)가 상기 반도체 몸체(20)로부터 제거된다. 이 경우, 상기 희생 층(41)은 안전한 방법에 의해 제거된다. 예를 들어 상기 희생 층(41)은 습식 화학 에칭 방법에 의해 제거될 수 있다. 이 경우, 상기 접속 캐리어(60)는 손상되지 않는다. 또한, 상기 희생 층(41)의 용해 또는 팽윤을 가속화하기 위해, 상기 보조 캐리어(40)가 다공성이거나, 또는 홀들을 포함하는 것도 가능하다.
상기 반도체 몸체(20) 상에 상기 희생 층(41)에 의해 상기 보조 캐리어(40)가 제공되어 있기 때문에, 상기 희생 층(41)은 선택적으로 용해되고, 그에 따라 상기 보조 캐리어(40)는 제거될 수 있다. 이와 같은 단계는, 상기 반도체 몸체(20)가 실리콘 기판상에 성장하는 경우에 불가능하다. 이와 같은 경우에 상기 실리콘 기판은 단지 상기 접속 캐리어(60)에 대한 보호 조치들에 의해서만 화학적으로 선택적으로 용해될 수 있다. 그뿐 아니라, 이와 같은 단계를 개별 어레인지먼트들(70)에 대해 변환하는 것이 현저히 더 복잡할 수 있기 때문에, 결함 있는 어레인지먼트들(70)을 분류하여 제거하는 것이 불가능하다.
도 11은, 상기 접속 캐리어(60) 상에 있는 상기 개별 어레인지먼트들(70)이 분리된다는 사실을 보여준다. 이는, 상기 접속 캐리어(60)가 상기 접속 캐리어(60)의 주 연장 방향에 대해 수직 방향으로 해체된다는 사실을 의미한다. 상기 접속 캐리어(60)는 예를 들어 소잉 공정(sawing)에 의해, 레이저 분리 방법 또는 플라즈마 에칭 방법에 의해 해체될 수 있다. 이 경우, 상기 접속 캐리어(60)는 상기 어레인지먼트들(70)을 따라서 해체된다. 상기 반도체 몸체(20)가 아직 개별 어레인지먼트들(70)로 해제되지 않은 경우, 이와 같은 방법 단계에서 상기 반도체 몸체(20)가 개별 어레인지먼트들(70)로 해체되고, 상기 접속 캐리어(60)가 해체된다. 후속하여 각각의 어레인지먼트들(70)은 상기 접속 캐리어(60)의 할당된 부분과 함께 반도체 컴포넌트(10)를 형성한다. 이 경우, 상기 접속 캐리어(60)의 각각의 부분에 두 개 또는 그보다 많은 어레인지먼트(70)가 할당되어 있는 것도 가능하다. 또한, 어레인지먼트들(70)이 복수의 접속 캐리어(60) 상으로 제공되는 것도 가능하다.
다시 말해, 기술된 상기 방법에 의해 복수의 반도체 컴포넌트(10)가 제조될 수 있다. 상기 개별 반도체 컴포넌트들(10)로 발광 다이오드들이 고려되면, 상기 발광 다이오드들의 방출 측면이 상기 n-도핑된 영역(21)의 상부면(26)에 의해 형성된다. 상기 n-도핑된 영역(21)의 상부면(26) 또는 상기 발광 다이오드들의 방출 측면은 이미 상기 접속 캐리어(60)가 제공되기 이전에 가공될 수 있다. 그에 따라 상기 반도체 컴포넌트(10)의 추가 공정 제어가 단순화되고 더 효율적으로 이루어진다.
도 12 내지 도 15가 보여주는 상기 방법의 추가 실시예는, 도 1 내지 도 5가 보여주는 방법 단계들을 포함한다. 도 12는 상기 방법 단계들에 후속하는 방법 단계를 보여준다. 중간 캐리어(50)가 반도체 몸체(20)로부터 제거되는데, 예를 들어 광 절연막 제거 공정에 의해 제거된다. 연결 층(51)도 마찬가지로 상기 반도체 몸체(20)로부터 제거된다. 그에 따라 n-측 콘택트들(23) 및 p-측 콘택트들(24)이 전기적으로 접촉될 수 있다.
도 13은 상기 방법의 다음 단계에서 접속 캐리어(60)가 준비된다는 사실을 보여준다. 이와 같은 실시예에서 보조 캐리어(40) 상에 있는 상기 반도체 몸체(20)는 아직 분리되어 있지 않다. 그에 따라 바람직하게 에지 효과들이 방지될 수 있다.
도 14가 보여주는 것처럼, 상기 방법의 다음 단계에서 상기 접속 캐리어(60)가 제2 측면(28)에서 상기 반도체 몸체(20) 상으로 제공된다. 도 9와 관련하여 기술된 것처럼, 상기 n-측 콘택들(23) 및 상기 p-측 콘택들(24)은 상기 접속 캐리어(60)의 접촉 지점들(61)에 전기적으로, 그리고 기계적으로 연결된다.
도 15가 보여주는 것처럼, 상기 방법의 다음 단계에서 상기 보조 캐리어(40)가 상기 반도체 몸체(20)로부터 제거된다. 이 경우, 희생 층은 습식 화학 에칭 방법에 의해 제거될 수 있다. 도 10이 보여주는 방법 단계와 다르게, 이와 같은 경우에서 상기 반도체 몸체(20)는 아직 분리되어 있지 않다. 상기 방법의 다음 단계에서 상기 접속 캐리어(60) 상에 있는 상기 반도체 몸체(20)는 분리된다. 상기 추가 실시예에 따른 방법의 추가 단계들은 도 10 및 도 11과 관련하여 기술되어 있다.
도 16은 상기 방법의 추가 실시예의 하나의 단계를 보여준다. 이와 같은 실시예에서 성장 기판(30)은 반도체 몸체(20)의 제2 측면(28)에 배치되어 있다. 도 1과 관련하여 기술되는 것처럼, n-도핑된 영역(21)이 상기 성장 기판(30)상으로 성장한다.
도 17은, 상기 방법의 추가 단계들에서 보조 캐리어(40)가 상기 반도체 몸체(20)의 제1 측면(27)에 제공된다는 사실을 보여준다. 상기 보조 캐리어(40)는 희생 층(41)에 의해 상기 반도체 몸체(20)에 연결된다. 다시 말해, 상기 희생 층(41)은 상기 보조 캐리어(40)와 상기 반도체 몸체(20) 사이에 배치되어 있다. 상기 보조 캐리어(40) 및 상기 희생 층(41)은 도 5와 관련하여 기술되어 있는 것처럼 형성될 수 있다. 상기 방법의 다음 단계에서 상기 성장 기판(30)은 상기 반도체 몸체(20)로부터 제거된다. 상기 성장 기판(30)은 도 4와 관련하여 기술되어 있는 것과 같은 방법에 의해 상기 반도체 몸체(20)로부터 제거될 수 있다. 상기 보조 캐리어(40)를 등지는 상기 반도체 몸체(20)의 상부면(26)은 상기 성장 기판(30)이 제거된 이후에 가공될 수 있다. 후속하여, 도 2와 관련하여 기술되어 있는 것처럼, n-측 콘택들(23) 및 p-측 콘택들(24)이 상기 반도체 몸체(20) 상으로 제공된다.
상기 방법의 상기 추가 실시예에 따르면, 상기 반도체 몸체(20)는 도 7 내지 도 11 또는 도 13 내지 도 15가 보여주는 방법 단계들과 동일하게 가공된다.
그러나 도 7 내지 도 15가 보여주는 방법과 다르게, 상기 방법의 이와 같은 추가 실시예에서 접속 캐리어(60)는 상기 반도체 몸체(20)의 n-도핑된 영역(21)의 측면에 위치하고, 상기 반도체 몸체(20)의 방출 측면은 상기 반도체 몸체(20)의 p-도핑된 영역(22)의 측면 상에 위치한다. 이는, 상기 방법의 이와 같은 추가 실시예에서 상기 보조 캐리어(40)를 상기 반도체 몸체(20)의 제1 측면(27)에 제공하고 상기 접속 캐리어(60)를 상기 반도체 몸체(20)의 제2 측면(28)에 제공하기 위해, 중간 캐리어(50)가 필요하지 않다는 사실을 의미한다.
도 18 내지 도 21에 의해 상기 방법의 추가 실시예가 기술되어 있다. 도 18은, 도 1이 보여주는 방법 단계를 뒤따르는 방법 단계를 보여준다. 이 경우, 사전에 p-도핑된 영역(22) 상에 n-측 콘택트들(23) 및 p-측 콘택트들(24)이 제공되지 않고, 중간 캐리어(50)가 상기 p-도핑된 영역(22)의 측면 상에서 반도체 몸체(20) 상으로 제공된다.
상기 추가 실시예의 다음 단계들은 도 4, 도 5 및 도 6이 보여주는 방법 단계들과 동일하게 진행된다. 도 19는, 성장 기판(30)이 상기 반도체 몸체(20)로부터 제거된다는 사실을 보여준다. 그뿐 아니라 n-도핑된 영역(21)의 상부면(26)이 가공된다. 상기 n-도핑된 영역의 상부면(26)으로는, 상기 중간 캐리어(50)를 등지는 상기 n-도핑된 영역(21)의 측면 상에 위치하는 측면이 고려된다. 상기 n-도핑된 영역(21)의 상부면(26)은 예를 들어 연마되거나, 또는 거친면 처리될 수 있거나, 혹은 기계적 보호부가 제공되는 것이 가능하다.
도 20은, 보조 캐리어(40)가 상기 n-도핑된 영역(21)의 측면에서 상기 반도체 몸체(20) 상으로 제공된다는 사실을 보여준다. 도 5에 의해 기술되어 있는 것처럼, 상기 보조 캐리어(40)와 상기 반도체 몸체(20) 사이에는 희생 층(41)이 배치되어 있다.
도 21이 보여주는 것처럼, 상기 방법의 다음 단계에서 상기 중간 캐리어(50)가 상기 반도체 몸체(20)로부터 제거된다. 후속하여, 도 2에 의해 기술되어 있는 것처럼, 상기 p-도핑된 영역(22) 상에 n-측 콘택트들(23) 및 p-측 콘택트들(24)이 제공된다. 바람직하게 이와 같은 실시예에서 상기 n-측 콘택트들(23) 및 상기 p-측 콘택트들(24)은 상기 성장 기판(30)이 제거된 이후에, 그리고 상기 보조 캐리어(40)가 제공된 이후에 제공된다. 그에 따라, 앞선 방법 단계들에서 발생할 수 있는 상기 n-측 콘택트들(23) 및 상기 p-측 콘택트들(24)의 뒤틀림 효과 또는 왜곡 효과가 방지된다. 이는, 접속 캐리어(60)의 접촉 지점들(61) 상에서 상기 n-측 콘택트들(23) 및 상기 p-측 콘택트들(24)의 정확한 정렬을 가능하게 한다. 뒤따르는 방법 단계들은 도 7 내지 도 11이 보여준다.
도 22 내지 도 24에 의해 상기 방법의 추가 실시예가 기술되어 있다. 도 22는, 도 1이 보여주는 방법 단계들을 뒤따르는 방법 단계를 보여준다. 이 경우, 도 18이 보여주는 것과 유사하게, p-도핑된 영역(22) 상에 n-측 콘택트들(23) 및 p-측 콘택트들(24)이 제공되지 않고, 중간 캐리어(50)가 상기 p-도핑된 영역(22)의 측면 상에서 반도체 몸체(20) 상으로 제공된다. 이와 같은 실시예에서 상기 중간 캐리어(50)로는 홀딩 장치가 고려된다. 그에 따라 상기 반도체 몸체(20)는 뒤따르는 2개의 방법 단계에 대해 상기 홀딩 장치에 고정될 수 있다. 상기 홀딩 장치는, 상기 반도체 몸체(20)의 홀딩 장치로서 사용되는 기계의 부분일 수 있다.
도 23이 보여주는 것처럼, 다음 방법 단계에서 성장 기판(30)이 상기 반도체 몸체(20)로부터 제거된다.
도 24는, 보조 캐리어(40)가 n-도핑된 영역(21)의 측면에서 상기 반도체 몸체(20) 상으로 제공된다는 사실을 보여준다. 도 5에 의해 기술되어 있는 것처럼, 상기 보조 캐리어(40)와 상기 반도체 몸체(20) 사이에는 희생 층(41)이 배치되어 있다. 후속하여 상기 중간 캐리어(50)가 상기 반도체 몸체(20)로부터 제거된다. 그에 따라 상기 반도체 몸체(20)는 후속하는 방법 단계들에서 더는 상기 홀딩 장치에 고정되어 있지 않다. 상기 후속하는 방법 단계들은 도 21 및 도 7 내지 도 11에 의해 기술되어 있다.
본 발명은 상기 실시예들을 참조하는 설명 내용에 의해 이와 같은 설명 내용으로 제한되어 있지 않다. 오히려 본 발명은 각각의 새로운 특징 및 특징들의 각각의 조합을 포함하고, 비록 이와 같은 특징 또는 이와 같은 조합 자체가 특허 청구범위 또는 실시예들에 명시적으로 제시되어 있지 않더라도, 특히 특징들의 각각의 조합을 특허 청구범위 내에 포함한다.
본 특허 출원서는 독일 특허 출원서 DE 10 2016 124 646.8호의 우선권을 청구하고, 그에 따라 상기 출원서의 공개 내용은 인용에 의해 본 특허 출원서에 수용된다.
10: 반도체 컴포넌트
20: 반도체 몸체
21: n-도핑된 영역
22: p-도핑된 영역
23: n-측 콘택트
24: p-측 콘택트
25: 상부면
26: 상부면
27: 제1 측면
28: 제2 측면
29: 활성 영역
30: 성장 기판
40: 보조 캐리어
41: 희생 층
50: 중간 캐리어
51: 연결 층
60: 접속 캐리어
61: 접촉 지점
70: 어레인지먼트
x: 횡 방향
20: 반도체 몸체
21: n-도핑된 영역
22: p-도핑된 영역
23: n-측 콘택트
24: p-측 콘택트
25: 상부면
26: 상부면
27: 제1 측면
28: 제2 측면
29: 활성 영역
30: 성장 기판
40: 보조 캐리어
41: 희생 층
50: 중간 캐리어
51: 연결 층
60: 접속 캐리어
61: 접촉 지점
70: 어레인지먼트
x: 횡 방향
Claims (15)
- 반도체 컴포넌트(10)를 제조하기 위한 방법으로서,
제1 횡 방향 열 팽창 계수를 갖는 보조 캐리어(40)를 반도체 몸체(20)의 제1 측면(27)에 제공하는 단계, 및
제2 횡 방향 열 팽창 계수를 갖는 접속 캐리어(60)를 상기 보조 캐리어(40)를 등지는 상기 반도체 몸체(20)의 제2 측면(28)에 제공하는 단계를 포함하고,
상기 반도체 몸체(20)는 상기 보조 캐리어(40)와 상이한 성장 기판(30)상에서 성장하고,
상기 제1 횡 방향 열 팽창 계수와 상기 제2 횡 방향 열 팽창 계수는 최대 50 ％만큼 서로 차이 나며, 그리고
상기 성장 기판(30)은 상기 보조 캐리어(40)가 제공되기 이전에 제거되는,
반도체 컴포넌트의 제조 방법. - 제1항에 있어서,
상기 보조 캐리어(40)와 상기 반도체 몸체(20) 사이에 희생 층(sacrificial layer)(41)이 배치되어 있고, 상기 희생 층은 에피택셜 방식으로 제조되어 있지 않은,
반도체 컴포넌트의 제조 방법. - 제2항에 있어서,
상기 희생 층(41)은 상기 접속 캐리어(60)가 제공된 이후에 상기 반도체 몸체(20)로부터 제거되는,
반도체 컴포넌트의 제조 방법. - 제3항에 있어서,
상기 희생 층(41)은 습식 화학 에칭 방법에 의해 상기 반도체 몸체(20)로부터 제거되는,
반도체 컴포넌트의 제조 방법. - 제1항 내지 제4항 중 어느 한 항에 있어서,
상기 반도체 몸체(20)는 상기 접속 캐리어(60)가 제공될 때 출발 온도로부터 적어도 국부적으로 적어도 100K만큼 가열되고, 후속하여 적어도 50K만큼 냉각되는,
반도체 컴포넌트의 제조 방법. - 제1항 내지 제4항 중 어느 한 항에 있어서,
상기 반도체 몸체(20)는, 상기 반도체 컴포넌트(10)의 작동 중에 전자기 방사선을 방출하도록 형성되어 있는,
반도체 컴포넌트의 제조 방법. - 제1항 내지 제4항 중 어느 한 항에 있어서,
상기 접속 캐리어(60)가 상기 반도체 몸체(20) 상으로 제공되기 이전에, 상기 반도체 몸체(20) 및 상기 보조 캐리어(40)는 상기 보조 캐리어(40)의 주 연장 방향에 대해 횡 방향 또는 수직 방향으로, 각각 상기 반도체 몸체(20)의 일부 및 상기 보조 캐리어(40)의 일부를 포함하는 복수의 어레인지먼트(70)로 해체되는,
반도체 컴포넌트의 제조 방법. - 제1항 내지 제4항 중 어느 한 항에 있어서,
상기 성장 기판(30)은 실리콘에 의해 형성되어 있지 않은,
반도체 컴포넌트의 제조 방법. - 제1항 내지 제4항 중 어느 한 항에 있어서,
상기 반도체 몸체(20)는 n-도핑된 영역(21) 및 p-도핑된 영역(22)을 포함하고, 상기 접속 캐리어(60)는 상기 p-도핑된 영역(22)의 측면에서 상기 반도체 몸체(20) 상으로 제공되어 있는,
반도체 컴포넌트의 제조 방법. - 제1항 내지 제4항 중 어느 한 항에 있어서,
상기 접속 캐리어(60)는 통합된 회로를 포함하는,
반도체 컴포넌트의 제조 방법. - 제1항 내지 제4항 중 어느 한 항에 있어서,
상기 접속 캐리어(60)는 상기 반도체 몸체(20)를 향해 있는 자신의 외부면에 복수의 접촉 지점(61)을 포함하고, 상기 접촉 지점들은 상기 반도체 몸체(20)에 기계적으로 그리고 전기 전도 가능하게 연결되는,
반도체 컴포넌트의 제조 방법. - 제1항 내지 제4항 중 어느 한 항에 있어서,
상기 보조 캐리어(40)가 제공되기 이전에 중간 캐리어(50)가 상기 반도체 몸체(20)의 제2 측면(28) 상에 제공되는,
반도체 컴포넌트의 제조 방법. - 제1항 내지 제4항 중 어느 한 항에 있어서,
상기 반도체 몸체(20)는 상기 반도체 몸체(20)의 제1 측면(27)이 상기 보조 캐리어(40)가 제공되기 이전에 연마(polish)되고, 상기 반도체 몸체(20)의 제2 측면(28)에 상기 접속 캐리어(60)가 제공되기 이전에 전기 콘택트들이 제공되는,
반도체 컴포넌트의 제조 방법. - 제1항 내지 제4항 중 어느 한 항에 있어서,
상기 보조 캐리어(40)와 상기 접속 캐리어(60)는 적어도 80 중량퍼센트까지 동일한 기본 재료로 구성되는,
반도체 컴포넌트의 제조 방법. - 제1항 내지 제4항 중 어느 한 항에 있어서,
상기 성장 기판(30)은 상기 반도체 몸체(20)가 성장하는 동안에 상기 반도체 몸체(20)의 제2 측면(28)에 배치되어 있는,
반도체 컴포넌트의 제조 방법.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE102016124646.8A DE102016124646A1 (de) | 2016-12-16 | 2016-12-16 | Verfahren zur Herstellung eines Halbleiterbauelements |
| DE102016124646.8 | 2016-12-16 | ||
| PCT/EP2017/083114 WO2018109193A1 (de) | 2016-12-16 | 2017-12-15 | Verfahren zur herstellung eines halbleiterbauelements |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20190086769A KR20190086769A (ko) | 2019-07-23 |
| KR102273605B1 true KR102273605B1 (ko) | 2021-07-05 |
Family
ID=60888404
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020197019337A KR102273605B1 (ko) | 2016-12-16 | 2017-12-15 | 반도체 컴포넌트를 제조하기 위한 방법 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US11081620B2 (ko) |
| JP (1) | JP2020502796A (ko) |
| KR (1) | KR102273605B1 (ko) |
| CN (2) | CN110088918B (ko) |
| DE (2) | DE102016124646A1 (ko) |
| WO (1) | WO2018109193A1 (ko) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102018119634A1 (de) * | 2018-08-13 | 2020-02-13 | Osram Opto Semiconductors Gmbh | Verfahren zur herstellung eines halbleiterbauelements und werkstück |
| DE102018126936A1 (de) * | 2018-10-29 | 2020-04-30 | Osram Opto Semiconductors Gmbh | Verfahren zur Herstellung von optoelektronischen Halbleiterbauteilen |
| DE102019129327A1 (de) * | 2019-10-30 | 2021-05-06 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Verfahren zur herstellung eines optoelektronischen halbleiterbauelements und optoelektronisches halbleiterbauelement |
| CN117015863A (zh) * | 2021-03-05 | 2023-11-07 | 索尼半导体解决方案公司 | 发光装置和用于制造发光装置的方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20110136296A1 (en) | 2009-12-07 | 2011-06-09 | Electronics And Telecommunications Research Institute | Method for manufacturing semiconductor device |
| JP2014057035A (ja) | 2012-09-12 | 2014-03-27 | Mtec:Kk | 化合物半導体装置の製造方法 |
Family Cites Families (43)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4074342A (en) * | 1974-12-20 | 1978-02-14 | International Business Machines Corporation | Electrical package for lsi devices and assembly process therefor |
| JPS5617385A (en) * | 1979-07-20 | 1981-02-19 | Tokyo Shibaura Electric Co | Production of display device |
| JPH11250795A (ja) * | 1998-03-04 | 1999-09-17 | Toshiba Corp | 機能素子アレイおよびその製造方法 |
| JP2001267578A (ja) * | 2000-03-17 | 2001-09-28 | Sony Corp | 薄膜半導体装置及びその製造方法 |
| JP3906653B2 (ja) * | 2000-07-18 | 2007-04-18 | ソニー株式会社 | 画像表示装置及びその製造方法 |
| JP4649745B2 (ja) | 2001-02-01 | 2011-03-16 | ソニー株式会社 | 発光素子の転写方法 |
| JP3890921B2 (ja) * | 2001-06-05 | 2007-03-07 | ソニー株式会社 | 素子の配列方法及び画像表示装置の製造方法 |
| JP3608615B2 (ja) * | 2001-04-19 | 2005-01-12 | ソニー株式会社 | 素子の転写方法及びこれを用いた素子の配列方法、画像表示装置の製造方法 |
| JP2002368288A (ja) | 2001-06-12 | 2002-12-20 | Sony Corp | 素子の配列方法及び画像表示装置の製造方法 |
| JP3747807B2 (ja) * | 2001-06-12 | 2006-02-22 | ソニー株式会社 | 素子実装基板及び不良素子の修復方法 |
| JP2003045901A (ja) | 2001-08-01 | 2003-02-14 | Sony Corp | 素子の転写方法及びこれを用いた素子の配列方法、画像表示装置の製造方法 |
| JP2003098977A (ja) * | 2001-09-19 | 2003-04-04 | Sony Corp | 素子の転写方法、素子の配列方法、及び画像表示装置の製造方法 |
| DE10243757A1 (de) * | 2002-01-31 | 2004-04-01 | Osram Opto Semiconductors Gmbh | Verfahren zur Herstellung von Halbleiterchips |
| US8294172B2 (en) | 2002-04-09 | 2012-10-23 | Lg Electronics Inc. | Method of fabricating vertical devices using a metal support film |
| JP2003332523A (ja) * | 2002-05-17 | 2003-11-21 | Sony Corp | 素子の転写方法、素子の配列方法及び画像表示装置の製造方法 |
| JP2004088083A (ja) | 2002-06-25 | 2004-03-18 | Matsushita Electric Ind Co Ltd | 半導体発光素子、その製造方法及びその実装方法 |
| JP3918708B2 (ja) | 2002-10-08 | 2007-05-23 | セイコーエプソン株式会社 | 回路基板及びその製造方法、転写チップ、転写元基板、電気光学装置、電子機器 |
| CN100530705C (zh) * | 2003-01-31 | 2009-08-19 | 奥斯兰姆奥普托半导体有限责任公司 | 用于制造一个半导体元器件的方法 |
| JP4082242B2 (ja) * | 2003-03-06 | 2008-04-30 | ソニー株式会社 | 素子転写方法 |
| JP2005039243A (ja) * | 2003-06-24 | 2005-02-10 | Ngk Spark Plug Co Ltd | 中間基板 |
| US7276787B2 (en) * | 2003-12-05 | 2007-10-02 | International Business Machines Corporation | Silicon chip carrier with conductive through-vias and method for fabricating same |
| US8334155B2 (en) * | 2005-09-27 | 2012-12-18 | Philips Lumileds Lighting Company Llc | Substrate for growing a III-V light emitting device |
| JP5276792B2 (ja) * | 2006-03-03 | 2013-08-28 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| KR20070100852A (ko) * | 2006-04-09 | 2007-10-12 | 오인모 | 호모에피택셜 기판 및 발광 다층구조체 성장용 템플렛을 이용한 그룹 3족 질화물계 반도체 수직구조의 발광소자 제작 |
| JP2008042143A (ja) * | 2006-08-10 | 2008-02-21 | Toyoda Gosei Co Ltd | Ｉｉｉ族窒化物系化合物半導体発光素子及びその製造方法 |
| US8188497B2 (en) | 2007-02-02 | 2012-05-29 | Sanyo Semiconductor Co., Ltd. | Semiconductor device and method of manufacturing the same |
| US8425974B2 (en) * | 2007-11-29 | 2013-04-23 | Semiconductor Energy Laboratory Co., Ltd. | Evaporation donor substrate and method for manufacturing light-emitting device |
| JP5164641B2 (ja) | 2008-04-02 | 2013-03-21 | Ｄｏｗａエレクトロニクス株式会社 | 電流狭窄型半導体発光素子の製造方法 |
| KR101231118B1 (ko) * | 2008-06-02 | 2013-02-07 | 엘지이노텍 주식회사 | 반도체 발광소자용 지지기판 및 상기 지지기판을 이용한고성능 수직구조의 반도체 발광소자 |
| CN102106006B (zh) | 2008-06-02 | 2014-12-10 | Lg伊诺特有限公司 | 用于制备半导体发光装置的支撑衬底和使用支撑衬底的半导体发光装置 |
| JP2010089447A (ja) * | 2008-10-10 | 2010-04-22 | Toray Ind Inc | 転写用ドナー基板及びそれを用いたデバイスの製造方法 |
| US8154099B2 (en) * | 2009-08-19 | 2012-04-10 | Raytheon Company | Composite semiconductor structure formed using atomic bonding and adapted to alter the rate of thermal expansion of a substrate |
| US8581229B2 (en) | 2009-11-23 | 2013-11-12 | Koninklijke Philips N.V. | III-V light emitting device with thin n-type region |
| DE102011015725B4 (de) * | 2011-03-31 | 2022-10-06 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Verfahren zum Vereinzeln eines Bauelementverbunds |
| US8912017B2 (en) | 2011-05-10 | 2014-12-16 | Ostendo Technologies, Inc. | Semiconductor wafer bonding incorporating electrical and optical interconnects |
| EP2711991A4 (en) | 2011-05-19 | 2015-05-20 | Lattice Power Jiangxi Corp | METHOD FOR PRODUCING A FILM CHIP ON GALLIUM NITRIDE BASE |
| CN102790138B (zh) * | 2011-05-19 | 2016-08-31 | 易美芯光（北京）科技有限公司 | 一种GaN基薄膜芯片的生产方法 |
| EP2883243B1 (en) * | 2012-08-07 | 2020-10-07 | Lumileds Holding B.V. | Led package and manufacturing method |
| US8941215B2 (en) | 2012-09-24 | 2015-01-27 | LuxVue Technology Corporation | Micro device stabilization post |
| US9035279B2 (en) | 2013-07-08 | 2015-05-19 | LuxVue Technology Corporation | Micro device with stabilization post |
| DE102013111496A1 (de) * | 2013-10-18 | 2015-04-23 | Osram Opto Semiconductors Gmbh | Verfahren zum Herstellen von optoelektronischen Halbleiterbauelementen und optoelektronisches Halbleiterbauelement |
| US9360623B2 (en) | 2013-12-20 | 2016-06-07 | The Regents Of The University Of California | Bonding of heterogeneous material grown on silicon to a silicon photonic circuit |
| JP6483246B2 (ja) | 2014-10-17 | 2019-03-13 | インテル・コーポレーション | 微小持ち上げ・接合組立法 |
-
2016
- 2016-12-16 DE DE102016124646.8A patent/DE102016124646A1/de not_active Withdrawn
-
2017
- 2017-12-15 CN CN201780077998.7A patent/CN110088918B/zh active Active
- 2017-12-15 US US16/466,658 patent/US11081620B2/en active Active
- 2017-12-15 CN CN202211421987.5A patent/CN115663011A/zh active Pending
- 2017-12-15 JP JP2019531926A patent/JP2020502796A/ja active Pending
- 2017-12-15 DE DE112017006309.4T patent/DE112017006309B4/de active Active
- 2017-12-15 WO PCT/EP2017/083114 patent/WO2018109193A1/de active Application Filing
- 2017-12-15 KR KR1020197019337A patent/KR102273605B1/ko active IP Right Grant
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20110136296A1 (en) | 2009-12-07 | 2011-06-09 | Electronics And Telecommunications Research Institute | Method for manufacturing semiconductor device |
| JP2014057035A (ja) | 2012-09-12 | 2014-03-27 | Mtec:Kk | 化合物半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110088918A (zh) | 2019-08-02 |
| DE112017006309A5 (de) | 2019-09-12 |
| WO2018109193A1 (de) | 2018-06-21 |
| CN115663011A (zh) | 2023-01-31 |
| JP2020502796A (ja) | 2020-01-23 |
| US11081620B2 (en) | 2021-08-03 |
| US20200091372A1 (en) | 2020-03-19 |
| KR20190086769A (ko) | 2019-07-23 |
| CN110088918B (zh) | 2022-12-06 |
| DE112017006309B4 (de) | 2024-04-04 |
| DE102016124646A1 (de) | 2018-06-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102273605B1 (ko) | 반도체 컴포넌트를 제조하기 위한 방법 | |
| EP2893565B1 (en) | Laser de-bond of carrier wafer from device wafer | |
| EP3025378B1 (en) | Method of separating light emitting devices formed on a substrate wafer | |
| US9165816B2 (en) | Method for singulating a component composite assembly | |
| US20120286240A1 (en) | Methods of Fabricating Light Emitting Diode Packages | |
| JP2017073562A (ja) | 半導体デバイスを支持基板に接合する方法 | |
| US20150333047A1 (en) | Method for producing optoelectronic semiconductor chips, and optoelectronic semiconductor chip | |
| US9819144B2 (en) | High-efficiency vertical emitters with improved heat sinking | |
| KR101548442B1 (ko) | 캐리어 기판 및 반도체칩 제조 방법 | |
| US9608401B2 (en) | Method for producing semiconductor laser elements and semi-conductor laser element | |
| WO2005062905A2 (en) | Laser lift-off of sapphire from a nitride flip-chip | |
| US7473617B2 (en) | Integrated circuit chip manufacturing method and semiconductor device | |
| KR101587299B1 (ko) | 복수의 광전 소자의 제조 방법 | |
| US10163749B2 (en) | Semiconductor device and method of manufacturing the same | |
| US7995633B2 (en) | Method for producing a semiconductor laser, and semiconductor laser | |
| US20120088322A1 (en) | Dicing-free led fabrication | |
| US10504879B2 (en) | Light-emitting component and method for producing a light-emitting component | |
| US6660550B2 (en) | Surface emission type semiconductor light-emitting device and method of manufacturing the same | |
| US10950746B2 (en) | Method for producing a plurality of optoelectronic components, and optoelectronic component | |
| US10157812B2 (en) | Semiconductor device and method of manufacturing the same | |
| US11502236B1 (en) | Systems and methods for forming thin bulk junction thermoelectric devices in package | |
| US20150207293A1 (en) | Method of producing a semiconductor laser element, and semiconductor laser element | |
| TW200937783A (en) | Method for the production of semiconductor chips and semiconductor chip | |
| KR20130128464A (ko) | 발광 반도체 소자 | |
| US20070085081A1 (en) | Thermally efficient semiconductor laser structure and method of forming same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |