KR102259340B1 - Display device, display panel and fabricating method thereof - Google Patents

Display device, display panel and fabricating method thereof Download PDF

Info

Publication number
KR102259340B1
KR102259340B1 KR1020140120766A KR20140120766A KR102259340B1 KR 102259340 B1 KR102259340 B1 KR 102259340B1 KR 1020140120766 A KR1020140120766 A KR 1020140120766A KR 20140120766 A KR20140120766 A KR 20140120766A KR 102259340 B1 KR102259340 B1 KR 102259340B1
Authority
KR
South Korea
Prior art keywords
region
bank
pixel electrode
light emitting
cut pattern
Prior art date
Application number
KR1020140120766A
Other languages
Korean (ko)
Other versions
KR20160031570A (en
Inventor
최재영
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020140120766A priority Critical patent/KR102259340B1/en
Publication of KR20160031570A publication Critical patent/KR20160031570A/en
Application granted granted Critical
Publication of KR102259340B1 publication Critical patent/KR102259340B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/122Pixel-defining structures or layers, e.g. banks
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/123Connection of the pixel electrodes to the thin film transistors [TFT]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/861Repairing

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명은 표시장치, 표시패널 및 이를 제조하는 방법에 관한 것을, 전술한 목적을 달성하기 위하여, 일 측면에서, 본 발명은 절단 패턴을 포함하며 박막 트랜지스터와 연결된 화소 전극 및 절단 패턴 상에 형성된 화소 별로 단일한 뱅크홀 내의 유기 발광층을 포함하는 표시장치를 제공한다.In order to achieve the above object, the present invention relates to a display device, a display panel, and a method of manufacturing the same. In one aspect, the present invention provides a pixel electrode including a cutout pattern and connected to a thin film transistor and a pixel formed on the cutout pattern A display device including an organic light emitting layer in a single bank hole is provided.

Figure R1020140120766
Figure R1020140120766

Description

표시장치, 표시패널 및 이를 제조하는 방법{DISPLAY DEVICE, DISPLAY PANEL AND FABRICATING METHOD THEREOF}A display device, a display panel, and a method of manufacturing the same {DISPLAY DEVICE, DISPLAY PANEL AND FABRICATING METHOD THEREOF}

본 발명은 리페어 구조의 화소를 포함하는 표시장치, 표시패널 및 이를 제조하는 방법에 관한 것이다. The present invention relates to a display device including a pixel having a repair structure, a display panel, and a method of manufacturing the same.

정보화 사회가 발전함에 따라 화상을 표시하기 위한 표시장치에 대한 요구가 다양한 형태로 증가하고 있으며, 근래에는 액정표시장치(LCD: Liquid Crystal Display), 플라즈마표시장치(PDP: Plasma Display Panel), 유기발광표시장치(OLED: Organic Light Emitting Display Device) 등과 같은 다양한 표시장치가 활용되고 있다. 이러한 다양한 표시장치에는, 그에 맞는 표시패널이 포함된다.As the information society develops, the demand for a display device for displaying an image is increasing in various forms, and in recent years, a liquid crystal display (LCD), a plasma display device (PDP), and an organic light emitting diode (PDP) display device. Various display devices such as an organic light emitting display device (OLED) are being used. Such various display devices include a display panel suitable therefor.

표시패널은 각각의 화소 영역에 박막 트랜지스터들이 형성되어 있으며, 박막 트랜지스터의 전류의 흐름을 통하여 표시패널 내의 특정 화소 영역이 제어된다. 박막 트랜지스터는 게이트와 소스/드레인 전극으로 구성되며 공정 과정에서는 게이트와 소스/드레인 전극을 형성하는 재료로 동일한 공정 내에서 회로를 구성하는 배선(라인)도 함께 형성한다. 한편, 화소 영역을 제어하는 화소 전극(pixel electrod)은 불량이 발생할 경우에도 해당 화소 영역을 사용할 수 있도록 리페어(repair)하는 구조가 제안되고 있다. 그러나 리페어 구조를 적용할 경우, 화소 전극의 일부가 리페어를 위해 설계되며, 그로 인해 개구율이 감소하는 문제가 있다. 따라서 리페어 구조를 적용하면서도 개구율을 유지하는 기술이 필요하다. In the display panel, thin film transistors are formed in each pixel region, and a specific pixel region in the display panel is controlled through the flow of current in the thin film transistor. A thin film transistor is composed of a gate and source/drain electrodes. During the process, a material for forming the gate and source/drain electrodes is used to form wirings (lines) constituting a circuit in the same process. Meanwhile, a structure in which a pixel electrode that controls a pixel area is repaired so that the corresponding pixel area can be used even when a defect occurs has been proposed. However, when the repair structure is applied, a portion of the pixel electrode is designed for repair, and thus there is a problem in that the aperture ratio is reduced. Therefore, there is a need for a technique for maintaining an aperture ratio while applying a repair structure.

이러한 배경에서, 본 발명의 목적은 리페어 구조의 화소에서의 개구율을 증가시키기 위해 리페어 구조를 위한 절단 패턴 상에도 유기발광층이 형성되도록 단일한 뱅크홀을 포함하는 표시패널과 표시장치 및 이를 제조하는 방법을 제공하는 데 있다.Against this background, it is an object of the present invention to provide a display panel including a single bank hole, a display device, and a method for manufacturing the same so that an organic light emitting layer is formed on a cut pattern for a repair structure in order to increase an aperture ratio in a pixel of a repair structure. is to provide

전술한 목적을 달성하기 위하여, 일 측면에서, 본 발명은 절단 패턴을 포함하며 박막 트랜지스터와 연결된 화소 전극 및 절단 패턴 상에 형성된 화소 별로 단일한 뱅크홀 내의 유기 발광층을 포함하는 표시장치를 제공한다.In order to achieve the above object, in one aspect, the present invention provides a display device including a cut pattern, a pixel electrode connected to a thin film transistor, and an organic light emitting layer in a single bank hole for each pixel formed on the cut pattern.

다른 측면에서 본 발명은 회로부 및 회로부와 전기적으로 연결된 발광부를 포함하며, 발광부는 절단 패턴 상에 형성되며 발광부에 단일한 뱅크홀 내의 유기 발광층을 포함하는 표시 패널을 제공한다.In another aspect, the present invention provides a display panel including a circuit unit and a light emitting unit electrically connected to the circuit unit, wherein the light emitting unit is formed on a cut pattern and includes an organic light emitting layer in a single bank hole in the light emitting unit.

또다른 측면에서 본 발명은 절단 패턴을 포함하는 제1 전극을 형성하고 제1전극의 절단 패턴을 노출시키는 뱅크 절연막을 형성하여 제1전극 상에 단일한 뱅크홀을 형성하는 표시패널 제조 방법을 제공한다.In another aspect, the present invention provides a method for manufacturing a display panel comprising forming a first electrode including a cut pattern and forming a bank insulating film exposing the cut pattern of the first electrode to form a single bank hole on the first electrode do.

이상에서 설명한 바와 같이 본 발명에 의하면, 화소 전극이 2개 또는 그 이상의 개수들의 영역으로 나뉘어지며 이 영역들 중에 일부 영역에 불량이 발생할 경우 일부 영역에 연결된 절단 패턴을 제거하여 화소 전극의 다른 일부 영역은 그대로 유기발광층을 발광시키므로 패널 전체의 발광 효율을 높인다. As described above, according to the present invention, the pixel electrode is divided into two or more regions, and when a defect occurs in some of these regions, the cut pattern connected to the partial region is removed to remove the other partial region of the pixel electrode. As silver emits light as it is, the organic light emitting layer increases the overall luminous efficiency of the panel.

본 발명에 의하면 절단 패턴이 포함된 리페어 구조의 화소 전극 상에 단일한 뱅크홀을 형성하여 유기발광층이 화소 전극에서 발광하도록 하여 발광 효율을 높일 수 있다.According to the present invention, a single bank hole is formed on a pixel electrode having a repair structure including a cut pattern to allow the organic light emitting layer to emit light from the pixel electrode, thereby increasing luminous efficiency.

본 발명에 의하면 리페어를 위한 절단 패턴 상에 뱅크홀이 형성되어 유기발광층이 위치하므로, 절단 패턴이 유지될 경우에 유기 발광층을 발광시키므로 패널 전체의 발광 효율을 높인다.According to the present invention, since a bank hole is formed on the cut pattern for repair and the organic light emitting layer is positioned, the organic light emitting layer emits light when the cut pattern is maintained, thereby increasing the luminous efficiency of the entire panel.

도 1은 실시예들에 따른 표시장치를 간략하게 나타낸 도면이다.
도 2는 실시예들에 따른 유기발광표시장치의 기본적인 화소 구조를 나타낸 도면이다.
도 3은 본 발명의 일 실시예를 적용하여 발광 영역의 발광부의 불량이 발생하는 경우 리페어를 수행하는 과정을 도시한 도면이다.
도 4는 본 발명의 일 실시예가 적용되는 리페어를 위한 화소 전극의 다양한 형상을 제시하는 도면이다.
도 5는 리페어 구조의 화소를 나타낸 도면이다. 591은 화소 전극을 리페어 구조로 형성한 도면이다.
도 6은 개구율의 손실을 보여주는 도면이다.
도 7 및 도 8은 본 발명의 일 실시예에 따른 뱅크 오픈 영역을 하나로 구성한 도면이다.
도 8은 본 발명의 일 실시예에 의한 리페어를 위한 절단 패턴 상에 단일한 뱅크홀이 형성된 경우의 구성을 보여주는 도면이다.
도 9는 본 발명의 일 실시예에 도 8의 I-I'의 단면을 보여주는 도면이다.
도 10은 본 발명의 일 실시예에 도 8의 II-II'의 단면을 보여주는 도면이다.
도 11은 리페어 구조에서 절단 패턴을 유지하는 경우 유기발광층이 발광할 경우를 보여주는 도면이다.
도 12는 리페어 구조에서 절단 패턴을 제거하는 경우 유기발광층이 발광하는 영역을 도시한 도면이다.
도 13 내지 도 15는 도 4에서 살펴본 다양한 리페어 구조의 화소 전극 상에 본 발명에 의한 단일한 뱅크홀이 형성된 실시예를 도시한 도면이다.
도 16은 본 발명의 일 실시예에 의한 표시패널을 제조하는 공정을 보여주는 순서도이다.
1 is a diagram schematically illustrating a display device according to example embodiments.
2 is a diagram illustrating a basic pixel structure of an organic light emitting diode display according to example embodiments.
3 is a diagram illustrating a process of performing repair when a defect occurs in a light emitting part of a light emitting area by applying an embodiment of the present invention.
4 is a view illustrating various shapes of a pixel electrode for repair to which an embodiment of the present invention is applied.
5 is a diagram illustrating a pixel having a repair structure. 591 is a diagram in which the pixel electrode is formed in a repair structure.
6 is a view showing the loss of the aperture ratio.
7 and 8 are diagrams of one bank open area according to an embodiment of the present invention.
8 is a view showing a configuration when a single bank hole is formed on a cut pattern for repair according to an embodiment of the present invention.
9 is a view showing a cross-section taken along line I-I' of FIG. 8 according to an embodiment of the present invention.
FIG. 10 is a view showing a cross-section taken along line II-II′ of FIG. 8 according to an embodiment of the present invention.
11 is a diagram illustrating a case in which an organic light emitting layer emits light when a cut pattern is maintained in a repair structure.
12 is a diagram illustrating a region in which an organic light emitting layer emits light when a cut pattern is removed from a repair structure.
13 to 15 are diagrams illustrating an exemplary embodiment in which a single bank hole is formed on the pixel electrode having various repair structures as shown in FIG. 4 .
16 is a flowchart illustrating a process of manufacturing a display panel according to an exemplary embodiment of the present invention.

이하, 본 발명의 일부 실시예들을 예시적인 도면을 참조하여 상세하게 설명한다. 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가질 수 있다. 또한, 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략할 수 있다.Hereinafter, some embodiments of the present invention will be described in detail with reference to exemplary drawings. In adding reference numerals to elements of each drawing, the same elements may have the same numerals as possible even if they are indicated on different drawings. In addition, in describing the present invention, when it is determined that a detailed description of a related known configuration or function may obscure the subject matter of the present invention, the detailed description may be omitted.

또한, 본 발명의 구성 요소를 설명하는 데 있어서, 제 1, 제 2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질, 차례, 순서 또는 개수 등이 한정되지 않는다. 어떤 구성 요소가 다른 구성요소에 "연결", "결합" 또는 "접속"된다고 기재된 경우, 그 구성 요소는 그 다른 구성요소에 직접적으로 연결되거나 또는 접속될 수 있지만, 각 구성 요소 사이에 다른 구성 요소가 "개재"되거나, 각 구성 요소가 다른 구성 요소를 통해 "연결", "결합" 또는 "접속"될 수도 있다고 이해되어야 할 것이다.In addition, in describing the constituent elements of the present invention, terms such as first, second, A, B, (a) and (b) may be used. These terms are only for distinguishing the component from other components, and the nature, order, order, or number of the component is not limited by the term. When a component is described as being "connected", "coupled" or "connected" to another component, the component may be directly connected or connected to that other component, but other components between each component It should be understood that "interposed" or that each component may be "connected", "coupled" or "connected" through other components.

도 1은 실시예들에 따른 표시장치를 간략하게 나타낸 도면이다. 1 is a diagram schematically illustrating a display device according to example embodiments.

도 1을 참조하면, 실시예들에 따른 표시장치(100)는, 제1방향(예: 수직방향)으로 다수의 제1라인(VL1~VLm)이 형성되고, 제2방향(예: 수평방향)으로 다수의 제2라인(HL1~HLn)이 형성되는 표시패널(110)과, 다수의 제1라인(VL1~VLm)으로 제1신호를 공급하는 제1구동부(120)와, 다수의 제2라인(HL1~HLn)으로 제2신호를 공급하는 제2구동부(130)와, 제1구동부(120) 및 제2구동부(130)를 제어하는 타이밍 컨트롤러(140) 등을 포함한다. Referring to FIG. 1 , in the display device 100 according to the embodiments, a plurality of first lines VL1 to VLm are formed in a first direction (eg, a vertical direction), and a second direction (eg, a horizontal direction) is formed. ), a display panel 110 having a plurality of second lines HL1 to HLn formed therein, a first driver 120 supplying a first signal to a plurality of first lines VL1 to VLm, and a plurality of second lines. It includes a second driver 130 for supplying a second signal to the two lines HL1 to HLn, and a timing controller 140 for controlling the first driver 120 and the second driver 130 .

표시패널(110)에는, 제1방향(예: 수직방향)으로 형성된 다수의 제1라인(VL1~VLm)과 제2방향(예: 수평방향)으로 형성된 다수의 제2라인(HL1~HLn)의 교차에 따라 다수의 화소(P: Pixel)가 정의된다.The display panel 110 includes a plurality of first lines VL1 to VLm formed in a first direction (eg, a vertical direction) and a plurality of second lines HL1 to HLn formed in a second direction (eg, a horizontal direction). A plurality of pixels (P: Pixel) are defined according to the intersection of .

전술한 제1구동부(120) 및 제2구동부(130) 각각은, 영상 표시를 위한 신호를 출력하는 적어도 하나의 구동 집적회로(Driver IC)를 포함할 수 있다. Each of the first and second drivers 120 and 130 described above may include at least one driver IC that outputs a signal for displaying an image.

표시패널(110)에 제1방향으로 형성된 다수의 제1라인(VL1~VLm)은, 일 예로, 수직방향(제1방향)으로 형성되어 수직방향의 화소 열로 데이터 전압(제1신호)을 전달하는 데이터 배선일 수 있으며, 제1구동부(120)는 데이터 배선으로 데이터 전압을 공급하는 데이터 구동부일 수 있다. The plurality of first lines VL1 to VLm formed in the first direction on the display panel 110 are, for example, formed in a vertical direction (first direction) to transmit data voltages (first signals) to pixel columns in the vertical direction. may be a data line, and the first driver 120 may be a data driver that supplies a data voltage to the data line.

또한, 표시패널(110)에 제2방향으로 형성된 다수의 제2라인(HL1~HLn)은 수평방향(제2방향)으로 형성되어 수평방향의 화소 열로 스캔 신호(제1신호)를 전달하는 게이트 배선일 수 있으며, 제2구동부(130)는 게이트 배선으로 스캔 신호를 공급하는 게이트 구동부일 수 있다.In addition, the plurality of second lines HL1 to HLn formed in the second direction on the display panel 110 are formed in the horizontal direction (second direction) to transmit the scan signal (first signal) to the pixel column in the horizontal direction. It may be a wire, and the second driver 130 may be a gate driver that supplies a scan signal to the gate wire.

또한, 제1구동부(120)와 제2구동부(130)와 접속하기 위해 표시패널(110)에는 패드부가 구성된다. 패드부는 제1구동부(120)에서 다수의 제1라인(VL1~VLm)으로 제1신호를 공급하면 이를 표시패널(110)로 전달하며, 마찬가지로 제2구동부(130)에서 다수의 제2라인(HL1~HLn)으로 제2신호를 공급하면 이를 표시패널(110)로 전달한다.In addition, a pad part is configured in the display panel 110 to connect to the first driving part 120 and the second driving part 130 . When a first signal is supplied from the first driver 120 to the plurality of first lines VL1 to VLm, the pad unit transmits it to the display panel 110 , and similarly, the second driver 130 provides a plurality of second lines ( When the second signal is supplied to HL1 to HLn), it is transmitted to the display panel 110 .

각 화소(pixel)는 하나 이상의 부화소(subpixel)를 포함한다. 부화소는 특정한 한 종류의 컬러필터가 형성되거나, 또는 컬러필터가 형성되지 않는 단위로, 적색(R), 녹색(G), 청색(B)과 선택적으로 백색(W)를 포함하나 본 발명이 이에 한정되는 것은 아니다. 각 부화소에 독립한 화로부와 화소 전극이 포함되므로 이하, 화소를 구성하는 부화소 역시 하나의 화소 영역으로 지칭한다.Each pixel includes one or more subpixels. A sub-pixel is a unit in which a specific type of color filter is formed or a color filter is not formed, and includes red (R), green (G), blue (B) and optionally white (W). The present invention is not limited thereto. Since each sub-pixel includes an independent furnace unit and a pixel electrode, the sub-pixels constituting the pixel are also referred to as one pixel area hereinafter.

본 명세서에서 언급하는 리페어(Repair)는, 화소에 불량을 해소하기 위해 전체 패널을 교체하지 않고 해당 화소의 일부 영역을 제어하는 모든 공정을 의미한다. 일 실시예로 화소 영역에 형성된 특정한 전극이 동작하지 않을 경우, 해당 전극의 일부를 제거하는 것을 리페어라 한다. 또는 하나의 화소 전극을 절단 패턴을 포함시켜 화소 전극의 특정한 영역에 불량이 발생하는 경우 해당 절단 패턴을 절단하거나 혹은 제거하여 화소 전극이 동작할 수 있도록 하는 공정 또한 본 명세서에서의 리페어에 해당한다. 리페어는 제품 출하 이전에 패널 제작 공정 시에 이루어질 수도 있고, 제품 출하 이후에 고객으로부터 애프터 서비스 요청에 따라 이루어질 수도 있다.Repair referred to in this specification refers to any process of controlling a partial area of a pixel without replacing the entire panel in order to solve a defect in the pixel. In an embodiment, when a specific electrode formed in the pixel area does not work, removing a portion of the corresponding electrode is referred to as repair. Alternatively, when a defect occurs in a specific area of a pixel electrode by including a cut pattern in one pixel electrode, a process of cutting or removing the cut pattern so that the pixel electrode can operate also corresponds to repair in the present specification. Repair may be performed during the panel manufacturing process before product shipment, or may be performed according to a customer's after-sales service request after product shipment.

도 2는 실시예들에 따른 유기발광표시장치의 기본적인 화소 구조를 나타낸 도면이다. 2 is a diagram illustrating a basic pixel structure of an organic light emitting diode display according to example embodiments.

도 2를 참조하면, 실시예들에 따른 유기발광표시장치(100)의 표시패널(110)에 정의된 다수의 화소(P) 각각의 화소영역(PA: Pixel Area)은, 유기발광다이오드(OLED)에 빛이 나오는 발광영역(EA: Emission Area)과, 유기발광다이오드(OELD)를 구동하기 위한 구동회로(DRC)가 배치되는 회로영역(CA: Circuit Area)으로 이루어질 수 있다. Referring to FIG. 2 , a pixel area (PA) of each of the plurality of pixels P defined in the display panel 110 of the organic light emitting diode display 100 according to the embodiments is an organic light emitting diode (OLED). ) may include an emission area (EA) in which light is emitted, and a circuit area (CA) in which a driving circuit (DRC) for driving an organic light emitting diode (OELD) is disposed.

발광영역(EA)은 유기발광다이오드(OLED)를 포함하는 발광부가 배치된다. In the light emitting area EA, a light emitting part including an organic light emitting diode OLED is disposed.

회로영역(CA)은 유기발광다이오드(OLED)를 구동하기 위한 구동회로(DRC)를 포함하는 회로부가 배치되고, 비 발광영역에 해당한다. The circuit area CA includes a circuit portion including a driving circuit DRC for driving the organic light emitting diode OLED, and corresponds to a non-emission area.

한편, 도 2에서는, 발광영역(EA)과 회로영역(CA)이 분리되는 영역처럼 도시되어 있으나, 이는 설명의 편의를 위한 것일 뿐, 경우에 따라서는, 발광영역(EA)과 회로영역(CA)이 중첩될 수도 있다. 예를 들어, 상부 발광 방식의 경우, 발광부 하부에 회로부가 배치되어 형성되어 발광영역(EA)과 회로영역(CA)이 중첩되어 있을 수도 있다. Meanwhile, in FIG. 2 , the light emitting area EA and the circuit area CA are illustrated as separate areas, but this is only for convenience of explanation, and in some cases, the light emitting area EA and the circuit area CA ) may be nested. For example, in the case of the top emission type, the circuit portion may be disposed and formed under the emission portion so that the emission area EA and the circuit area CA may overlap.

전술한 바와 같이, 각 회로영역(CA)에 배치되는 구동회로(DRC)는, 일 예로, 유기발광다이오드(OLED)로 전류를 공급하는 구동 트랜지스터(DT: Driving Transistor)와, 구동 트랜지스터(DT)의 게이트 노드에 데이터 전압을 인가해주는 스위칭 트랜지스터(이하, 제2트랜지스터(T2)라고 함)등의 트랜지스터와, 한 프레임 동안 데이터 전압을 유지시켜 주는 역할을 하는 스토리지 캐패시터(Cstg)를 기본적으로 포함하고, 구동 트랜지스터(DT)의 소스 노드(또는 드레인 노드)에 기준전압(Vref: Reference Voltage)을 인가해주는 센싱 트랜지스터(이하, 제1트랜지스터(T1)라고 함) 등을 포함한다. As described above, the driving circuit DRC disposed in each circuit area CA includes, for example, a driving transistor DT for supplying current to the organic light emitting diode OLED, and a driving transistor DT. A transistor such as a switching transistor (hereinafter referred to as a second transistor T2) that applies a data voltage to the gate node of , a sensing transistor (hereinafter, referred to as a first transistor T1) for applying a reference voltage (Vref) to a source node (or drain node) of the driving transistor DT, and the like.

도 3은 본 발명의 일 실시예를 적용하여 발광 영역의 발광부의 불량이 발생하는 경우 리페어를 수행하는 과정을 도시한 도면이다. 301 및 302은 모두 발광부가 불량인 경우를 보여준다. 발광부 불량은, 화소 불량의 원인으로서, 발광영역(EA)에 배치되는 유기발광다이오드(OLED)의 양 극(애노드, 캐소드)이 공정상의 이물 등에 의해 단락(Short)이 되어 발생하거나, 유기발광다이오드(OLED)의 양 극(애노드, 캐소드) 중 어느 하나 이상에서 결손이 생겨 발생할 수 있다. 뿐만 아니라, 발광부 불량은 얘기치 못하는 그 어떠한 이유에 의해서도 발생할 수 있다. 3 is a diagram illustrating a process of performing repair when a defect occurs in a light emitting part of a light emitting area by applying an embodiment of the present invention. Both 301 and 302 show a case where the light emitting part is defective. The light emitting part defect is the cause of the pixel defect, and the anode (anode, cathode) of the organic light emitting diode (OLED) disposed in the light emitting area EA is shorted due to a foreign material in the process, or organic light emitting diodes. It may be caused by a defect in one or more of the positive poles (anode, cathode) of the diode (OLED). In addition, the light emitting part defect may occur for any reason that is not mentioned.

유기발광다이오드(OLED)가 정상적으로 발광을 하지 못하는 모든 상태를 발광부 불량 상태로 볼 수 있다. Any state in which the organic light emitting diode (OLED) does not normally emit light may be regarded as a light emitting part defective state.

이와 같은 발광부 불량이 발생한 경우, 유기발광다이오드(OLED)에 전류가 엄청나게 흐르거나 흐리지 않거나 또는 약하게 흘러, 해당 화소는, 휘점화 또는 암점화 또는 약 암점화가 되어, 불량 화소가 된다. When such a light emitting part defect occurs, an excessive amount of current flows through the organic light emitting diode (OLED), either not, or weakly, and the pixel becomes bright, dark, or weakly illuminated, and becomes a bad pixel.

따라서 발광 영역에 불량이 발생할 경우 해당 화소는 동작하지 않는 문제가 발생한다. 발광 영역에서 불량이 발생한 부분이 일부분인 경우, 화소 내의 다른 발광 영역을 이용할 경우 불량률을 낮추고 시감성을 높일 수 있다. 즉 301의 발광 영역(EA)을 절단하여 구동회로(DRC)가 배치되는 회로 영역(CA)에 연결된 제1발광 영역(EA1)은 그대로 동작하도록 하고, 불량이 발생한 제2발광 영역(302)은 회로부와 전기적으로 절연된다.Therefore, when a defect occurs in the light emitting area, the corresponding pixel does not operate. When the defective portion is a part of the light emitting area, when another light emitting area within the pixel is used, the defect rate may be lowered and visibility may be improved. That is, the light emitting area EA of 301 is cut so that the first light emitting area EA1 connected to the circuit area CA in which the driving circuit DRC is disposed operates as it is, and the second light emitting area 302 in which the defect occurs is It is electrically insulated from the circuit part.

도 3의 302와 같이 화소 영역의 리페어를 위하여 구동 회로와 연결되어 각각의 화소를 제어하는 전극을 화소 전극이라 한다. 화소 전극은 애노드 전극이 될 수 있으나 이에 한정되지 않고 캐소드 전극으로 구성할 수도 있다. 이하 화소 전극이 애노드 전극인 경우 및 화소 전극에 대향하여 위치하는 전극을 캐소드 전극인 경우에 중점을 두어 설명을 하지만 본 발명이 이에 한정되는 것은 아니며, 화소 전극이 캐소드 전극이고 이에 대향하는 전극이 애노드 전극이 되도록 구성할 수 있다. 또한, 본 발명의 일 실시예에 의한 제1전극은 화소 별로 형성되는 화소 전극을 지시하며, 제2전극은 제1전극에 대향하여 형성되는 전극을 지시한다.As shown in 302 of FIG. 3 , an electrode connected to a driving circuit to control each pixel for repairing a pixel area is referred to as a pixel electrode. The pixel electrode may be an anode electrode, but is not limited thereto, and may be configured as a cathode electrode. Hereinafter, description will be focused on a case in which the pixel electrode is an anode electrode and an electrode positioned opposite the pixel electrode is a cathode electrode, but the present invention is not limited thereto. It can be configured to be an electrode. In addition, according to an embodiment of the present invention, the first electrode indicates a pixel electrode formed for each pixel, and the second electrode indicates an electrode formed to face the first electrode.

이하, 도 3의 302와 같이 일부 화소 전극을 회로부와 전기적으로 연결을 제거할 수 있는 절단 패턴을 가진 리페어 구조의 화소 전극을 중심으로 개구율을 높이기 위하여 뱅크홀을 단일하게 형성하는 실시예를 살펴본다. 절단 패턴은 회로부와 전기적으로 연결되어 전기가 인가될 경우 화소 전극으로 동작하므로, 절단 패턴 상에도 유기 발광층이 형성되면 개구율을 높일 수 있다. 그러나 절단 패턴은 리페어의 용이성을 위하여 그 폭이 제한되어 있으므로, 절단 패턴을 위한 별도의 뱅크홀을 형성하는 것은 다른 화소 전극의 개구율에 영향을 미칠 수 있다. 따라서, 본 발명의 실시예에서 제시하는 단일한 뱅크홀은 절단 패턴을 포함한 화소 전극 상에 하나의 뱅크홀이 형성되므로 절단 패턴을 화소 전극으로 이용하며 개구율을 높일 수 있다. Hereinafter, as shown in 302 of FIG. 3 , an embodiment in which a bank hole is formed singly in order to increase an aperture ratio centering on a pixel electrode having a repair structure having a cut pattern capable of electrically removing some pixel electrodes from a circuit unit will be described. . Since the cut pattern is electrically connected to the circuit unit and operates as a pixel electrode when electricity is applied, when the organic emission layer is formed on the cut pattern, the aperture ratio can be increased. However, since the width of the cut pattern is limited for ease of repair, forming a separate bank hole for the cut pattern may affect the aperture ratio of other pixel electrodes. Accordingly, in the single bank hole proposed in the embodiment of the present invention, since one bank hole is formed on the pixel electrode including the cut pattern, the aperture ratio can be increased by using the cut pattern as the pixel electrode.

도 4는 본 발명의 일 실시예가 적용되는 리페어를 위한 화소 전극의 다양한 형상을 제시하는 도면이다. 화소 전극을 개념적으로 나타내기 위해 사각형의 형상을 중심으로 설명하지만, 실제 표시패널에 구현할 경우 배선과의 관계, 다른 계층과의 관계 등을 고려하여 다양한 형상으로 화소 전극을 구성할 수 있다. 4 is a view illustrating various shapes of a pixel electrode for repair to which an embodiment of the present invention is applied. Although the rectangular shape is mainly described to conceptually represent the pixel electrode, when it is implemented in an actual display panel, the pixel electrode can be configured in various shapes in consideration of the relationship with wiring and relationships with other layers.

410은 화소 전극의 중앙이 잘록한 일 실시예이다. 마찬가지로 화소 전극의 제1영역(411)은 구동 회로와 연결되는 영역이다. 화소 전극의 제2영역(412)은 절단 패턴(413)과 전기적으로 연결되어 있다. 제1영역(411) 및 제2영역(412), 그리고 절단 패턴(413)은 하나의 패턴에 의해 형성될 수 있다. 절단 패턴(413)은 제2영역(412)에 불량이 발생할 경우 제거 또는 절단하여 제1영역(411)만 화소 전극으로 동작하도록 한다. Reference numeral 410 denotes an exemplary embodiment in which the center of the pixel electrode is constricted. Similarly, the first region 411 of the pixel electrode is a region connected to the driving circuit. The second region 412 of the pixel electrode is electrically connected to the cut pattern 413 . The first region 411 , the second region 412 , and the cut pattern 413 may be formed by one pattern. When a defect occurs in the second region 412 , the cut pattern 413 is removed or cut so that only the first region 411 operates as a pixel electrode.

420은 화소 전극의 한 측면이 잘록한 일 실시예이다. Reference numeral 420 denotes an embodiment in which one side of the pixel electrode is constricted.

제1영역(421)은 구동 회로와 연결되는 영역이다. 화소 전극의 제1영역(421)은 구동 회로와 연결되는 영역이다. 화소 전극의 제2영역(422)은 절단 패턴(423)과 전기적으로 연결되어 있다. 제1영역(421) 및 제2영역(422), 그리고 절단 패턴(423)은 하나의 패턴에 의해 형성될 수 있다. 절단 패턴(423)은 제2영역(422)에 불량이 발생할 경우 제거 또는 절단하여 제1영역(421)만 화소 전극으로 동작하도록 한다. The first region 421 is a region connected to the driving circuit. The first region 421 of the pixel electrode is a region connected to the driving circuit. The second region 422 of the pixel electrode is electrically connected to the cut pattern 423 . The first region 421 , the second region 422 , and the cut pattern 423 may be formed by one pattern. When a defect occurs in the second region 422 , the cut pattern 423 is removed or cut so that only the first region 421 operates as a pixel electrode.

430은 화소 전극을 구성하는 절단 패턴이 두 개인 경우를 보여주는 일 실시예이다. 화소 전극의 제1영역(431)은 구동 회로와 연결되는 영역이다. 화소 전극의 제2영역(432)은 절단 패턴(433a 및 433b)과 전기적으로 연결되어 있다. 제1영역(431) 및 제2영역(432), 그리고 절단 패턴(433a 및 433b)은 하나의 패턴에 의해 형성될 수 있다. 절단 패턴(433a 및 433b)은 제2영역(432)에 불량이 발생할 경우 제거 또는 절단하여 제1영역(431)만 화소 전극으로 동작하도록 한다.Reference numeral 430 is an exemplary embodiment showing a case in which there are two cut patterns constituting the pixel electrode. The first region 431 of the pixel electrode is a region connected to the driving circuit. The second region 432 of the pixel electrode is electrically connected to the cut patterns 433a and 433b. The first region 431 and the second region 432 , and the cut patterns 433a and 433b may be formed by one pattern. When a defect occurs in the second region 432 , the cut patterns 433a and 433b are removed or cut so that only the first region 431 operates as a pixel electrode.

440은 화소 전극이 세로로 길게 나뉘어진 실시예이다. 화소 전극의 제1영역(441)은 구동 회로와 연결되는 영역이다. 화소 전극의 제2영역(442)은 절단 패턴(443)과 전기적으로 연결되어 있다. 제1영역(441) 및 제2영역(442), 그리고 절단 패턴(443)은 하나의 패턴에 의해 형성될 수 있다. 절단 패턴(443)은 제2영역(442)에 불량이 발생할 경우 제거 또는 절단하여 제1영역(441)만 화소 전극으로 동작하도록 한다. 410 및 420과 비교하여 440은 세로로 긴 제1영역(441)과 제2영역(442)로 구성된다. 도 4의 다양한 실시예에 의한 리페어 구조를 포함하는 화소 전극을 중심으로 단일한 뱅크홀을 가지는 뱅크 절연막이 형성된 화소 구조에 대해 살펴본다. 설명의 편의를 위하여 410과 같은 구조의 화소 전극을 중심으로 설명하지만, 본 발명이 이에 한정되지는 않는다. Reference numeral 440 denotes an embodiment in which the pixel electrode is vertically divided. The first region 441 of the pixel electrode is a region connected to the driving circuit. The second region 442 of the pixel electrode is electrically connected to the cut pattern 443 . The first region 441 , the second region 442 , and the cut pattern 443 may be formed by one pattern. When a defect occurs in the second region 442 , the cut pattern 443 is removed or cut so that only the first region 441 operates as a pixel electrode. Compared to 410 and 420 , 440 includes a first region 441 and a second region 442 that are vertically long. A pixel structure in which a bank insulating layer having a single bank hole is formed around a pixel electrode including a repair structure according to various embodiments of FIG. 4 will be described. For convenience of description, the pixel electrode having the same structure as 410 will be mainly described, but the present invention is not limited thereto.

도 4는 화소 전극이 2개 또는 그 이상의 개수들의 영역으로 나뉘어지며 이 영역들 중에 일부 영역에 불량이 발생할 경우 일부 영역에 연결된 절단 패턴을 제거하여 화소 전극의 다른 일부 영역은 그대로 화소 전극으로 동작할 수 있도록 한다. 4 shows that the pixel electrode is divided into two or more regions, and when a defect occurs in some of these regions, the cut pattern connected to the partial region is removed so that the other partial region of the pixel electrode operates as a pixel electrode as it is. make it possible

도 5는 리페어 구조의 화소를 나타낸 도면이다. 591은 화소 전극을 리페어 구조로 형성한 도면이다. 도 4의 410과 같은 구조이다. 530a 및 530b는 데이터 신호가 공급되는 배선이며, 590은 기준전압(Vref: Reference Voltage)이 공급되는 배선이다. 화소 전극(550)은 절단 패턴(555)를 포함한다. 화소 전극(550)을 제어하기 위한 구동 트랜지스터의 일부(520)가 표시되어 있다.5 is a diagram illustrating a pixel having a repair structure. 591 is a diagram in which the pixel electrode is formed in a repair structure. It has the same structure as 410 of FIG. 4 . 530a and 530b are wirings to which data signals are supplied, and 590 are wirings to which a reference voltage (Vref) is supplied. The pixel electrode 550 includes a cut pattern 555 . A portion 520 of the driving transistor for controlling the pixel electrode 550 is shown.

592는 591의 리페어 구조 위에 뱅크 절연막이 형성된 도면이다. 591의 화소 전극 및 배선을 뱅크 절연막(570)이 덮고 있으며, 뱅크 절연막(570)이 덮히지 않은 공간인 뱅크홀은 절단 패턴(555)로 인해 나뉘어지는 화소 전극의 제1영역(552) 및 제2영역(552)으로, 뱅크홀 내에 유기발광층이 형성된다. 592 is a diagram in which a bank insulating film is formed on the repair structure of 591 . A bank insulating layer 570 covers the pixel electrode and wiring of 591 , and the bank hole, which is a space not covered by the bank insulating layer 570 , is divided by the cut pattern 555 in the first region 552 and the second pixel electrode. With two regions 552, an organic light emitting layer is formed in the bank hole.

유기발광층을 포함하는 유기 발광 표시장치의 화소를 구현 시 각 화소 전극은 뱅크 절연막이 충분히 덮도록 하여 화소 전극 상의 유기발광층이 발광할 수 있도록 한다. 이는 화소 전극이 뱅크홀에 중첩되지 않는다면 그 영역이 발광하지 못하는 문제가 있다. 한편, 도 5와 같이 리페어 구조를 적용할 경우, 뱅크 절연막은 551 및 552와 같이 두 개의 뱅크홀이 형성된다. 그런데 뱅크홀을 두 개로 분리할 경우 개구율의 감소로 이어진다. 즉, OLED 표시패널을 구현함에 있어 각 화소별로 뱅크를 설계할 경우 개구부의 화소 전극이 뱅크 절연막을 충분히 덮을 수 있도록 설계하는데, 이 경우 개구율의 손실이 발생한다. When realizing the pixels of the organic light emitting display device including the organic light emitting layer, each pixel electrode is sufficiently covered by the bank insulating layer so that the organic light emitting layer on the pixel electrode can emit light. This has a problem in that if the pixel electrode does not overlap the bank hole, the area does not emit light. Meanwhile, when the repair structure is applied as shown in FIG. 5 , two bank holes are formed in the bank insulating layer 551 and 552 . However, if the bankhole is divided into two, it leads to a decrease in the aperture ratio. That is, when a bank is designed for each pixel in implementing an OLED display panel, the pixel electrode of the opening is designed to sufficiently cover the bank insulating layer, and in this case, the aperture ratio is lost.

따라서, 본 발명에서는 리페어 구조가 포함된 표시패널을 구현함에 있어 뱅크 절연막을 형성시 화소 전극 상에 하나의 뱅크홀을 형성하여 뱅크부가 풀 오픈(Full open)되도록 하여 개구율을 중가시키고자 한다. 즉, 리페어 구조를 위한 절단 패턴이 형성된 영역을 포함하여 뱅크홀을 형성하는 실시예를 살펴본다. Accordingly, in the present invention, in implementing a display panel including a repair structure, when a bank insulating layer is formed, one bank hole is formed on the pixel electrode so that the bank part is fully open to increase the aperture ratio. That is, an embodiment in which a bank hole is formed including a region in which a cut pattern for a repair structure is formed will be described.

도 6은 개구율의 손실을 보여주는 도면이다. 뱅크 절연막(570)이 형성된 영역의 경계는 551과 552와 같이 뱅크홀이 형성되어 있다. 절단 패턴이 포함된 리페어 부분(599)을 확대하면, 뱅크홀이 형성된 두 영역인 551, 552 사이의 610 부분은 절단 패턴이 형성되어 있으며, 박막 트랜지스터를 통하여 전류가 흐르면, 절단 패턴 역시 화소 전극으로 동작한다. 그러나 610 부분에는 뱅크 절연막(570)이 형성되어 있다. 즉 뱅크 절연막(570)에 덮혀져 있는 610 부분은 유기발광층이 형성되지 않아 개구율의 감소로 이어진다. 리페어를 위해 절단 패턴을 제외한 영역에 뱅크가 오픈된 뱅크홀이 분리되어 두 개로 형성되어 있으므로, 화소 전극과 중첩되지 못한 부분에서 개구율의 감소가 발생한다. 6 is a view showing the loss of the aperture ratio. Bank holes 551 and 552 are formed at the boundary of the region where the bank insulating layer 570 is formed. When the repair portion 599 including the cut pattern is enlarged, a cut pattern is formed in the portion 610 between the two regions 551 and 552 where the bank hole is formed, and when a current flows through the thin film transistor, the cut pattern is also converted to the pixel electrode. It works. However, the bank insulating layer 570 is formed in the portion 610 . That is, the portion 610 covered by the bank insulating layer 570 is not formed with an organic light emitting layer, which leads to a decrease in the aperture ratio. For repair, since two bank holes with open banks are separated and formed in a region except for the cut pattern, an aperture ratio is reduced in a portion that does not overlap the pixel electrode.

따라서 리페어 구조인 화소 전극에서 뱅크홀을 단일하게 형성하여 개구부의 뱅크홀의 분리를 제거하고자 한다. 그 결과 화소 전극이 뱅크 오픈된 영역을 덮는 면적을 줄여서 개구율을 증가시킬 수 있다. Accordingly, it is attempted to remove the separation of the bank holes from the openings by forming a single bank hole in the pixel electrode having a repair structure. As a result, it is possible to increase the aperture ratio by reducing the area in which the pixel electrode covers the bank open region.

도 7 및 도 8은 본 발명의 일 실시예에 따른 뱅크 오픈 영역을 하나로 구성한 도면이다. 도 7과 같이 형성된 화소가 기판 상에 복수로 형성되며, 각 화소는 박막 트랜지스터에 연결한다. 화소를 제어하는 박막 트랜지스터는 하나 이상일 수 있으며, 화소 전극은 박막 트랜지스터와 전기적으로 연결된다. 7 and 8 are diagrams of one bank open area according to an embodiment of the present invention. A plurality of pixels formed as shown in FIG. 7 are formed on a substrate, and each pixel is connected to a thin film transistor. There may be one or more thin film transistors for controlling the pixel, and the pixel electrode is electrically connected to the thin film transistor.

701은 절단 패턴이 형성된 화소 전극(550) 및 배선 등의 구성요소들은 앞서 살펴본 바와 동일한 바 이에 대한 설명은 생략한다. 화소 전극(550) 상에 형성될 뱅크 절연막 중 유기발광층이 형성되는 뱅크홀의 경계선은 760이다. 702는 760을 경계로 하여 뱅크 절연막(770)이 형성된 평면도이다. 뱅크가 오픈된 뱅크홀의 영역 중에서 화소 전극에 중첩되지 않는 영역은 771 및 772이지만 앞서 살펴본 절단 패턴(555) 상에도 뱅크가 오픈되어 있어 유기발광층이 형성될 수 있으며 개구율을 증가시킨다. 도 7의 구성에서 뱅크 절연막(770)이 형성된 경계선(760) 내에는 유기발광층이 형성되며, 이 중에서 화소 전극이 형성되지 않은 영역(771, 772)에도 유기발광층이 형성되도록 단일한 뱅크홀이 하나의 화소에 형성되고, 그 결과 유기발광층이 발광하는 영역은 화소 전극의 전체 영역에 해당하여 발광 효율을 높인다. 도 7에서는 화소 전극의 경계선에 일부 중첩하도록 뱅크 절연막이 증착된다. 그러나 화소 전극의 식각 방식 및 화소 전극의 두께에 따라 뱅크 절연막이 화소 전극의 경계선에 중첩되지 않도록 구성할 수도 있다. In reference to 701, components such as the pixel electrode 550 and wiring on which the cut pattern is formed are the same as described above, and a description thereof will be omitted. A boundary line of a bank hole in which an organic light emitting layer is formed among the bank insulating layers to be formed on the pixel electrode 550 is 760 . Reference numeral 702 is a plan view in which the bank insulating film 770 is formed with reference to 760 . Among the open bank hole regions, regions 771 and 772 that do not overlap the pixel electrode are 771 and 772, but the bank is also opened on the cut pattern 555 as described above, so that an organic light emitting layer can be formed and the aperture ratio is increased. In the configuration of FIG. 7 , an organic light emitting layer is formed within the boundary line 760 where the bank insulating film 770 is formed, and a single bank hole is formed so that the organic light emitting layer is also formed in the regions 771 and 772 where the pixel electrode is not formed. is formed in the pixel of , and as a result, the area where the organic light emitting layer emits light corresponds to the entire area of the pixel electrode to increase the light emitting efficiency. In FIG. 7 , a bank insulating layer is deposited to partially overlap the boundary line of the pixel electrode. However, depending on the pixel electrode etching method and the thickness of the pixel electrode, the bank insulating layer may be configured not to overlap the boundary line of the pixel electrode.

도 8은 본 발명의 일 실시예에 의한 리페어를 위한 절단 패턴 상에 단일한 뱅크홀이 형성된 경우의 구성을 보여주는 도면이다.8 is a view showing a configuration when a single bank hole is formed on a cut pattern for repair according to an embodiment of the present invention.

화소 전극은 컬러필터(도면에 미도시)와 중첩되어 위치하며, 각각의 화소 전극(550a, 550b)은 각각 절단 패턴(555a, 555b)을 포함하며, 뱅크 절연막(870)의 오픈된 영역의 경계는 861 및 862이며, 뱅크 절연막(870)의 경계를 기준으로 화소 전극과 중첩되는 중심부에 뱅크 절연막(870)이 오픈되어 뱅크홀을 형성하고 있다. 각 절단 패턴(555a, 555b) 위에도 뱅크 절연막(870)이 오픈되어 뱅크홀과 중첩되어 있다. The pixel electrode is positioned to overlap a color filter (not shown), and each of the pixel electrodes 550a and 550b includes cut patterns 555a and 555b, respectively, and the boundary of the open region of the bank insulating layer 870 is are 861 and 862 , and the bank insulating layer 870 is opened at the center overlapping the pixel electrode based on the boundary of the bank insulating layer 870 to form a bank hole. A bank insulating layer 870 is also opened on each of the cut patterns 555a and 555b to overlap the bank holes.

보다 상세히 862를 경계로 뱅크가 오픈된 뱅크홀의 단면도(I-I' 및 II-II')를 살펴보면 각각 도 9 및 도 10이 된다.In more detail, looking at the cross-sectional views (I-I' and II-II') of the bank hole in which the bank is opened with respect to 862 as a boundary, FIGS.

도 9는 본 발명의 일 실시예에 도 8의 I-I'의 단면을 보여주는 도면이다. 도 9는 도 8에 도시되지 않은 컬러 필터(808)를 포함하고 있다. 기판(801) 상에 버퍼층(802)이 형성되어 있다. 배선 영역이므로 박막 트랜지스터가 형성되지 않으며 버퍼층(802) 상에 층간 절연층(ILD, InterLayer dielectric, 804)이 형성되어 있으며, 530a 및 530b는 데이터 신호가 공급되는 배선이며, 590b는 기준전압이 공급되는 배선이다. 배선들 상에는 보호층(Passivation, 806)이 형성되며, 컬러필터(808)는 화소가 구현하고자 하는 색상에 따라 선택적으로 형성된다. 일 실시예로 백색 화소 영역에는 컬러 필터가 형성되지 않을 수 있다. 컬러 필터(808) 또는 보호층(806) 상에 오버코트층(overcoat, 810)이 형성되며, 각각의 화소 전극들(550a, 550b)이 형성되어 있다. 그리고 화소 전극의 가장자리 영역과 일부 중첩되는 뱅크 절연막(870)이 형성되지 않은 뱅크홀의 경계선(861, 862) 내에는 유기발광층(도면에 미도시)이 형성된다. 본 발명의 다른 실시예에 의하면 화소 전극의 가장자리 영역과 뱅크 절연막(870)은 중첩되지 않도록 형성될 수 있다. 9 is a view showing a cross-section taken along line I-I' of FIG. 8 according to an embodiment of the present invention. 9 includes a color filter 808 not shown in FIG. A buffer layer 802 is formed on the substrate 801 . Since it is a wiring region, a thin film transistor is not formed, an interlayer dielectric (ILD, InterLayer dielectric, 804) is formed on the buffer layer 802 , 530a and 530b are wirings to which data signals are supplied, and 590b is where a reference voltage is supplied. it is wiring A passivation layer 806 is formed on the wirings, and the color filter 808 is selectively formed according to a color to be realized by a pixel. In an embodiment, a color filter may not be formed in the white pixel area. An overcoat 810 is formed on the color filter 808 or the passivation layer 806 , and respective pixel electrodes 550a and 550b are formed. In addition, an organic light emitting layer (not shown) is formed in the boundary lines 861 and 862 of the bank hole in which the bank insulating layer 870 partially overlaps with the edge region of the pixel electrode is not formed. According to another embodiment of the present invention, the edge region of the pixel electrode and the bank insulating layer 870 may be formed so as not to overlap.

도 10은 본 발명의 일 실시예에 도 8의 II-II'의 단면을 보여주는 도면이다. 도 10은 도 8에 도시되지 않은 컬러 필터(808)를 포함하고 있다. 기판(801) 상에 버퍼층(802)이 형성되어 있다. 배선 영역이므로 박막 트랜지스터가 형성되지 않으며 버퍼층(802) 상에 층간 절연층(804)이 형성되어 있으며, 530a 및 530b는 데이터 신호가 공급되는 배선이며, 590b는 기준전압이 공급되는 배선이다. 배선들 상에는 보호층(Passivation, 806)이 형성되며, 컬러필터(808)는 화소가 구현하고자 하는 색상에 따라 선택적으로 형성됨은 앞서 살펴보았다. 컬러 필터(808) 또는 보호층(806) 상에 오버코트층(overcoat, 810)이 형성되며, 각각의 화소 전극들(550a, 550b)이 형성되어 있다. 도 9와 달리, 도 10은 화소 전극 중에서 절단 패턴(555a, 555b) 상의 단면도로, 절단 패턴(555a, 555b)과 뱅크 절연막(870)은 중첩되지 않는다. 즉, 뱅크 절연막(870)이 형성되지 않은 뱅크홀은 절단 패턴(555a 및 555b)과 중첩되어 있으며, 절단 패턴(555a 및 555b)이 형성된 영역 및 그 인접한 영역에도 유기발광층(도면에 미도시)이 형성된다. 절단 패턴(555a, 555b) 상에 뱅크홀이 위치하므로 유기발광층이 형성될 수 있으며, 그 결과 절단 패턴(555a, 555b)이 절단되지 않고 유지될 경우에 절단 패턴(555a, 555b) 역시 화소 전극으로 동작하므로 유기발광층을 발광시켜 개구율을 증가시킨다. FIG. 10 is a view showing a cross-section taken along line II-II′ of FIG. 8 according to an embodiment of the present invention. FIG. 10 includes a color filter 808 not shown in FIG. 8 . A buffer layer 802 is formed on the substrate 801 . Since it is a wiring region, a thin film transistor is not formed and an interlayer insulating layer 804 is formed on the buffer layer 802 , 530a and 530b are wirings to which data signals are supplied, and 590b are wirings to which a reference voltage is supplied. It has been described above that a passivation layer 806 is formed on the wirings, and the color filter 808 is selectively formed according to a color to be realized by a pixel. An overcoat 810 is formed on the color filter 808 or the passivation layer 806 , and respective pixel electrodes 550a and 550b are formed. Unlike FIG. 9 , FIG. 10 is a cross-sectional view of cut patterns 555a and 555b among the pixel electrodes, and the cut patterns 555a and 555b and the bank insulating layer 870 do not overlap each other. That is, the bank hole on which the bank insulating film 870 is not formed overlaps the cut patterns 555a and 555b, and an organic light emitting layer (not shown) is also formed in the area where the cut patterns 555a and 555b are formed and in the adjacent area. is formed Since the bank holes are located on the cut patterns 555a and 555b, an organic light emitting layer may be formed. As a result, when the cut patterns 555a and 555b are maintained without being cut, the cut patterns 555a and 555b are also used as pixel electrodes. As it operates, the organic light emitting layer emits light to increase the aperture ratio.

도 8 내지 도 10에서 살펴본 바와 같이, 본 발명을 적용할 경우, 리페어 구조에서 하나의 뱅크홀을 형성하므로 절단 패턴 상에도 유기발광층이 존재하여 개구율을 증가시킨다.8 to 10 , when the present invention is applied, since one bank hole is formed in the repair structure, the organic light emitting layer is also present on the cut pattern to increase the aperture ratio.

리페어 구조에서 두 개의 뱅크홀을 형성하는 도 6과 하나의 뱅크홀을 형성하는 도 7 내지 10의 실시예를 비교하면 뱅크홀을 단일화시켜 개구율을 높일 뿐만 아니라 시감성을 향상시킬 수 있다. Comparing the example of FIG. 6 in which two bank holes are formed in the repair structure and FIGS. 7 to 10 in which one bank hole is formed, the opening ratio can be increased by unifying the bank holes, and visibility can be improved.

도 11은 리페어 구조에서 절단 패턴을 유지하는 경우 유기발광층이 발광하는 영역을 도시한 도면이다. 11 is a diagram illustrating a region in which an organic light emitting layer emits light when a cut pattern is maintained in a repair structure.

1101은 도 6과 같이 두 개의 뱅크홀을 리페어 구조의 화소 전극의 제1, 2 영역에 각각 형성한 경우의 유기발광층이 발광한 영역을 표시하고 있다. 1111 및 1112는 두 개의 분리된 뱅크 오픈 영역인 뱅크홀의 경계선을 지시하며 뱅크홀 내의 유기발광층이 형성되어 도시된 바와 같이 발광한다. 1151에서 지시하는 절단 패턴이 형성된 영역에는 유기발광층이 형성되지 않으며, 또한 절단 패턴과 인접한 화소 전극의 제1, 2 영역의 일부분에도 유기발광층이 형성되어 있지 않다. As shown in FIG. 6 , reference numeral 1101 denotes a region where the organic light emitting layer emits light when two bank holes are respectively formed in the first and second regions of the pixel electrode having a repair structure. 1111 and 1112 indicate a boundary line of a bank hole, which is two separate bank open regions, and an organic light emitting layer is formed in the bank hole to emit light as shown. The organic light emitting layer is not formed in the region where the cut pattern indicated by 1151 is formed, and the organic light emitting layer is not formed in a portion of the first and second regions of the pixel electrode adjacent to the cut pattern.

1102는 도 8과 같이 하나의 뱅크홀을 리페어 구조의 화소 전극의 제 1, 2 영역 및 절단 패턴 상에 형성한 경우의 유기발광층이 발광한 영역을 도시하고 있다. 1121은 하나의 뱅크 오픈 영역인 뱅크홀의 경계선을 지시한다. 뱅크홀 내에 유기발광층이 형성되어 있으며, 화소 전극과 중첩되는 영역에서 도시된 바와 같이 발광한다. 1152과 같이 유기발광층은 절단 패턴 상에도 형성되어 발광하며, 절단 패턴과 인접한 화소 전극의 제1, 2 영역의 일부분에도 유기발광층이 형성되어 발광하고 있다. As shown in FIG. 8 , reference numeral 1102 shows a region where the organic light emitting layer emits light when one bank hole is formed on the first and second regions of the pixel electrode having a repair structure and the cut pattern. 1121 indicates a boundary line of a bank hole that is one bank open area. An organic light emitting layer is formed in the bank hole, and light is emitted from a region overlapping the pixel electrode as shown. As shown in 1152, the organic light emitting layer is formed on the cut pattern to emit light, and the organic light emitting layer is also formed on a portion of the first and second regions of the pixel electrode adjacent to the cut pattern to emit light.

도 12는 리페어 구조에서 절단 패턴을 제거하는 경우 유기발광층이 발광하는 영역을 도시한 도면이다.12 is a diagram illustrating a region in which an organic light emitting layer emits light when a cut pattern is removed from a repair structure.

1201은 도 6과 같이 두 개의 뱅크홀을 리페어 구조의 화소 전극에 형성한 경우의 유기발광층이 발광한 영역을 도시하고 있다. 1111 및 1112는 두 개의 분리된 뱅크홀의 경계선을 지시하며 절단 패턴(550)의 중간 부분이 절단되어 1251 부분에서 박막 트랜지스터(220)에 연결된 뱅크홀(1112)의 유기발광층만 발광한다. Referring to FIG. 6 , reference numeral 1201 shows a region where the organic light emitting layer emits light when two bank holes are formed in the pixel electrode having a repair structure. 1111 and 1112 indicate the boundary line between the two separated bank holes, and the middle portion of the cut pattern 550 is cut, so that only the organic light emitting layer of the bank hole 1112 connected to the thin film transistor 220 emits light in the portion 1251 .

한편 1202는 도 8과 같이 하나의 뱅크홀을 리페어 구조의 화소 전극의 제 1, 2 영역 및 절단 패턴 상에 형성한 경우의 유기발광층이 발광한 영역을 도시하고 있다. 1121은 하나의 뱅크홀의 경계선을 지시한다. 절단 패턴(550)의 중간 부분이 절단되었으며, 절단 된 부분의 한쪽은 절연되어 전기가 인가되지 않는다. 따라서, 뱅크홀 중에서 1252 영역의 유기발광층만 발광하게 된다. 또한, 1252에 포함되며, 절단 패턴(550)으로 인해 분리된 화소 전극의 제1영역의 경계부분도 유기발광층이 발광하므로, 리페어 조치에 의해 화소 전극의 일부가 절연된 경우에도 하나의 뱅크홀을 사용하는 1202가 두 개의 뱅크홀을 사용하는 1102 보다 더 높은 개구율 및 발광 효율을 제시한다. Meanwhile, as shown in FIG. 8 , reference numeral 1202 shows a region where the organic light emitting layer emits light when one bank hole is formed on the first and second regions of the pixel electrode having a repair structure and on the cut pattern. 1121 indicates the boundary line of one bank hole. The middle part of the cut pattern 550 is cut, and one side of the cut part is insulated so that electricity is not applied. Accordingly, only the organic light emitting layer in the area 1252 of the bank hole emits light. In addition, since the organic light emitting layer emits light at the boundary of the first region of the pixel electrode included in 1252 and separated by the cut pattern 550, even when a part of the pixel electrode is insulated by repair measures, one bank hole is formed. The 1202 used shows a higher aperture ratio and luminous efficiency than the 1102 using two bank holes.

도 11 및 도 12를 비교하면 두 개의 뱅크홀을 구성하는 1101 및 1201의 경우 화소 전극과 뱅크 간의 이격 거리에 따라 개구율이 감소하는 단점이 있다. 즉, 종래의 화소 전극 레이아웃을 설계할 경우 화소 전극-뱅크 간의 마진(Margin)을 반영하게 되며, 리페어 영역에서 개구율의 손실이 발생한다.11 and 12, in the case of 1101 and 1201 constituting the two bank holes, there is a disadvantage in that the aperture ratio decreases according to the separation distance between the pixel electrode and the bank. That is, when the conventional pixel electrode layout is designed, the margin between the pixel electrode and the bank is reflected, and a loss in the aperture ratio occurs in the repair area.

본 발명의 실시예를 적용할 경우 1202와 같이 리페어 구조가 적용된 제1, 2영역 및 절단 패턴으로 구성된 화소 전극과 뱅크 사이의 마진 없이 뱅크를 오픈할 수 있으므로, 개구율이 개선되고 이는 OLED 수명을 증가시킨다. 이는 리페어 영역을 유지하는 경우(1102)와 절단 패턴을 제거하여 화소 전극의 절반만을 사용하는 경우(1202) 모두에서 확인되었다. When the embodiment of the present invention is applied, the bank can be opened without a margin between the bank and the pixel electrode composed of the first and second regions to which the repair structure is applied and the cut pattern as in 1202, so the aperture ratio is improved, which increases the OLED lifespan make it This was confirmed in both the case of maintaining the repair area ( 1102 ) and the case of using only half of the pixel electrode by removing the cut pattern ( 1202 ).

본 발명에서 제안한 기술 적용 시, 종래 기술에 비해 화소의 레이아웃이 탁월하게 진보된 제품의 설계가 가능하다. When the technology proposed in the present invention is applied, it is possible to design a product with an excellently advanced pixel layout compared to the prior art.

본 발명의 일 실시예에 의한 절단 패턴 상에 뱅크가 오픈된 도 11 및 도 12의 1102 및 1202 실시예를 살펴보면 화소 전극의 상하좌우 부분은 모두 뱅크가 덮도록 설계하므로 뱅크와 화소 전극의 중첩에서 개구율이 변동되지는 않는다. 다만, 화소 전극의 중간 영역의 절단 패턴이 형성된 부분에 뱅크가 오픈되도록 형성하여 화소 전극과 뱅크를 형성하는 과정에서 다소 그 영역이 틀어질 경우에도 개구율의 변동이 서로 상쇄할 수 있어 개구율을 유지할 수 있다. 또한, 리페어 영역에서도 개구율이 증가하므로, 전체적으로 개구율을 증가시킬 수 있다. Looking at the 1102 and 1202 embodiments of FIGS. 11 and 12 in which the bank is opened on the cut pattern according to the embodiment of the present invention, the upper, lower, left, and right portions of the pixel electrode are all designed to cover the bank, so that the bank and the pixel electrode overlap. The aperture ratio does not change. However, by forming the bank to be opened in the portion where the cut pattern is formed in the middle region of the pixel electrode, even if the region is slightly misaligned during the formation of the pixel electrode and the bank, variations in the aperture ratio can be offset from each other, so that the aperture ratio can be maintained. have. In addition, since the aperture ratio increases even in the repair area, the aperture ratio as a whole can be increased.

본 발명의 일 실시예를 적용하기 위해 뱅크를 형성시 건식 에칭 공정을 적용하여 뱅크의 경계 부분을 완만하게 형성하여 테이퍼(taper)를 완만하게 형성할 수 있다. In order to apply an embodiment of the present invention, when forming a bank, a dry etching process may be applied to gently form a boundary portion of the bank to gently form a taper.

도 13 내지 도 15는 도 4에서 살펴본 다양한 리페어 구조의 화소 전극 상에 본 발명에 의한 단일한 뱅크홀이 형성된 실시예를 도시한 도면이다. 13 to 15 are diagrams illustrating an embodiment in which a single bank hole is formed on the pixel electrode having the various repair structures shown in FIG. 4 according to the present invention.

도 13은 도 4의 410의 구조에 형성된 뱅크홀을 도시한 도면이다. 뱅크 절연막(1370)이 화소 전극의 일부 가장자리와 중첩되도록 형성된 결과, 하나의 뱅크홀이 화소 전극 상에 위치하도록 한다. 여기서 화소 전극이 형성되지 않은 영역에 1371 및 1372와 같이 뱅크 절연막을 형성하면 뱅크홀은 화소 전극과 유사한 형상의 잘록한 형상을 가지게 된다. 도 13과 같은 뱅크홀을 형성할 경우, 절단 패턴(413) 상에 뱅크가 오픈되어 유기발광층이 형성되므로 개구율을 유지할 수 있으며, 또한 1371 및 1372과 같은 뱅크 절연막에 의해 화소 전극과 캐소드 전극과의 단락을 방지하는 효과가 있다. 1371 및 1372과 같은 뱅크 절연막의 폭(1391)은 화소 전극의 제1영역(411)과 제2영역(412) 사이의 간격(1392)보다 작게 형성할 수 있으며, 또한 도면과 같이 크게 형성할 수 있다. 이는 뱅크 절연막을 형성하는 마스크 및 뱅크 절연막의 최소 두께 등에 따라 결정될 수 있으며 본 발명은 뱅크 절연막의 폭(1391)이 제1영역(411)과 제2영역(412) 사이의 간격(1392)보다 큰 경우 및 작은 경우의 실시예를 모두 포함한다. 13 is a view illustrating a bank hole formed in the structure of 410 of FIG. 4 . As a result of the bank insulating layer 1370 being formed to overlap some edges of the pixel electrode, one bank hole is positioned on the pixel electrode. Here, when the bank insulating layers 1371 and 1372 are formed in the region where the pixel electrode is not formed, the bank hole has a constricted shape similar to that of the pixel electrode. When the bank hole as shown in FIG. 13 is formed, the bank is opened on the cut pattern 413 to form the organic light emitting layer, so the aperture ratio can be maintained. Also, the pixel electrode and the cathode electrode are separated by the bank insulating films 1371 and 1372. It prevents short circuit. The width 1391 of the bank insulating film such as 1371 and 1372 may be formed to be smaller than the gap 1392 between the first region 411 and the second region 412 of the pixel electrode, and may be formed to be larger as shown in the drawings. have. This may be determined depending on the mask forming the bank insulating film and the minimum thickness of the bank insulating film. In the present invention, the width 1391 of the bank insulating film is greater than the gap 1392 between the first region 411 and the second region 412 . Examples of both cases and small cases are included.

도 14는 도 4의 420의 구조에 형성된 뱅크홀을 도시한 도면이다. 뱅크 절연막(1470)이 화소 전극의 일부 가장자리와 중첩되도록 형성되어 하나의 뱅크홀이 화소 전극 상에 위치하도록 한다. 여기서 화소 전극이 형성되지 않은 영역에 1471과 같이 뱅크 절연막을 형성하면 뱅크홀은 화소 전극과 유사한 형상의 잘록한 형상을 가지게 된다. 도 14와 같은 뱅크홀을 형성할 경우, 절단 패턴(423) 상에 뱅크가 오픈되어 유기발광층이 형성되므로 개구율을 유지할 수 있으며, 또한 1471과 같은 뱅크 절연막에 의해 화소 전극과 캐소드 전극과의 단락을 방지하는 효과가 있다. 1471과 같은 뱅크 절연막의 폭은 화소 전극의 제1영역(421)과 제2영역(422) 사이에서 점점 줄어드는 형상으로 형성할 수 있다. 물론, 도 13에서 살펴본 바와 같이 화소 전극의 제1영역(421)과 제2영역(422)의 일부 영역에 겹치도록 형성할 수도 있으며 뱅크 절연막의 폭의 설정은 뱅크 절연막을 형성하는 마스크 및 뱅크 절연막의 최소 두께 등에 따라 결정될 수 있다. FIG. 14 is a view showing a bank hole formed in the structure of 420 of FIG. 4 . A bank insulating layer 1470 is formed to overlap some edges of the pixel electrode so that one bank hole is positioned on the pixel electrode. Here, when the bank insulating film is formed in the region where the pixel electrode is not formed as shown in 1471, the bank hole has a constricted shape similar to that of the pixel electrode. When the bank hole as shown in FIG. 14 is formed, the bank is opened on the cut pattern 423 to form the organic light emitting layer, so the aperture ratio can be maintained, and the short circuit between the pixel electrode and the cathode electrode can be prevented by the bank insulating film as shown in 1471. has a preventive effect. The width of the bank insulating layer 1471 may be formed to gradually decrease between the first region 421 and the second region 422 of the pixel electrode. Of course, as shown in FIG. 13 , it may be formed to overlap some regions of the first region 421 and the second region 422 of the pixel electrode, and the width of the bank insulating layer is determined by the mask forming the bank insulating layer and the bank insulating layer. may be determined according to the minimum thickness of

도 15는 도 4의 430의 구조에 형성된 뱅크홀을 도시한 도면이다. 뱅크 절연막(1570)이 화소 전극의 일부 가장자리와 중첩되도록 형성되어 하나의 뱅크홀이 화소 전극 상에 위치하도록 한다. 이에 더하여 두 개의 절단 패턴(433a, 433b) 사이에 뱅크 절연막(1571)이 형성되어 화소 전극과 캐소드 전극과의 단락을 방지하는 효과가 있다. 도 15와 같은 뱅크홀을 형성할 경우, 절단 패턴(433a 및 433b) 상에 뱅크가 오픈되어 유기발광층이 형성되므로 개구율을 유지할 수 있으며, 또한 1571과 같은 뱅크 절연막에 의해 화소 전극과 캐소드 전극과의 단락을 방지하는 효과가 있다. 1571과 같은 뱅크 절연막의 세로 폭은 화소 전극의 제1영역(431)과 제2영역(432) 사이의 간격을 기준으로 형성될 수 있으며, 뱅크 절연막(1571)의 가로 폭은 절단 패턴(433a)과 절단 패턴(433b) 사이의 간격을 기준으로 형성될 수 있다. 뱅크 절연막(1571)의 일부가 화소 전극의 제1영역(431)과 제2영역(432)에 중첩되는 경우라도 뱅크홀을 두 개로 구성하는 경우 보다는 개구율이 높으므로, 개구율을 유지하며 전극들 사이의 단락을 방지하는 효과가 있다. 뱅크 절연막(1571)의 폭의 설정은 뱅크 절연막을 형성하는 마스크 및 뱅크 절연막의 최소 두께 등에 따라 결정될 수 있다. 15 is a view illustrating a bank hole formed in the structure of 430 of FIG. 4 . A bank insulating layer 1570 is formed to overlap some edges of the pixel electrode so that one bank hole is positioned on the pixel electrode. In addition, a bank insulating layer 1571 is formed between the two cut patterns 433a and 433b to prevent a short circuit between the pixel electrode and the cathode electrode. When the bank hole as shown in FIG. 15 is formed, the bank is opened on the cut patterns 433a and 433b to form the organic light emitting layer, so the aperture ratio can be maintained. Also, the pixel electrode and the cathode electrode are separated by the bank insulating film as shown in 1571. It prevents short circuit. The vertical width of the bank insulating layer 1571 may be formed based on the interval between the first region 431 and the second region 432 of the pixel electrode, and the horizontal width of the bank insulating layer 1571 is the cut pattern 433a. It may be formed based on the interval between the cut pattern 433b. Even when a portion of the bank insulating layer 1571 overlaps the first region 431 and the second region 432 of the pixel electrode, the opening ratio is higher than when two bank holes are formed, so that the opening ratio is maintained and the gap between the electrodes is maintained. It is effective in preventing short circuit. The width of the bank insulating layer 1571 may be set according to a mask forming the bank insulating layer and a minimum thickness of the bank insulating layer.

도 13 내지 도 15는 뱅크 절연막이 화소 전극의 제1영역과 제2영역 사이에 일부 중첩되어 위치하지만 여전히 하나의 뱅크홀을 형성하는 실시예를 제시한다. 이는 하나의 뱅크홀을 유지하여 개구율을 높이면서도, 화소 전극이 생성되지 않은 영역에 절연막을 형성하여 전극들 사이의 단락을 방지하는 효과가 있다. 13 to 15 show an embodiment in which a bank insulating layer partially overlaps between the first region and the second region of the pixel electrode, but still forms one bank hole. This has the effect of preventing a short circuit between the electrodes by forming an insulating layer in a region where the pixel electrode is not generated while maintaining one bank hole to increase the aperture ratio.

도 16은 본 발명의 일 실시예에 의한 표시패널을 제조하는 공정을 보여주는 순서도이다. 16 is a flowchart illustrating a process of manufacturing a display panel according to an exemplary embodiment of the present invention.

먼저 기판 상에 박막 트랜지스터 및 보호층을 형성한다(S1610). 박막 트랜지스터는 화소 전극과 같은 제1전극에 전류가 흐르게 하거나 전류의 흐름을 차단하는 역할을 한다. 그리고 보호층 상에 컬러 필터 및 오버코트층을 형성한다(S1620). 도 9 및 도 10에서 컬러 필터는 선택적으로 형성됨을 살펴보았다. 그리고 보호층 및 오버코트층의 일부를 식각하여 박막 트랜지스터의 소스 또는 드레인을 노출시키는 컨택홀을 형성한다(S1630). 이는 화소 전극과 같은 제1전극이 컨택할 수 있도록 하여 박막 트랜지스터에 의하여 제1전극에 전류가 흐를 수 있도록 한다. 그리고 컨택홀을 통하여 소스 또는 드레인에 연결되며, 절단 패턴을 포함하는 형상의 제1전극을 형성한다(S1640). 절단 패턴을 포함하는 형상은 앞서 도 4에서 살펴본 다양한 형상의 화소 전극을 포함하며, 하나의 마스크를 이용하여 형성될 수 있다. 보다 상세히 살펴보면, 제1전극을 형성하는 단계는 박막 트랜지스터에 전기적으로 연결되는 제1영역과 제1영역에 절단 패턴으로 연결되는 제2영역을 하나의 마스크를 이용하여 형성할 수 있다. 한편, 화소 전극을 식각하는 과정에서 경사를 완만하게 형성하기 위해 건식 식각(dry etch) 공정을 적용할 수 있다. 다른 실시예로 화소 전극이 충분히 얇게 증착되는 경우 등 건식 식각 공정이 불필요하거나 화소 전극의 물질에 따라 습식 식각(wet etch) 공정을 적용할 수 있다. First, a thin film transistor and a protective layer are formed on a substrate (S1610). The thin film transistor serves to allow current to flow through the first electrode, such as a pixel electrode, or to block the flow of current. Then, a color filter and an overcoat layer are formed on the protective layer (S1620). 9 and 10 , it has been seen that the color filter is selectively formed. Then, a portion of the protective layer and the overcoat layer is etched to form a contact hole exposing the source or drain of the thin film transistor (S1630). This allows a first electrode, such as a pixel electrode, to contact, so that a current flows through the first electrode by the thin film transistor. Then, the first electrode is connected to the source or drain through the contact hole and has a shape including a cut pattern (S1640). The shape including the cut pattern includes the pixel electrodes of various shapes as described above with reference to FIG. 4 , and may be formed using a single mask. In more detail, in the forming of the first electrode, a first region electrically connected to the thin film transistor and a second region connected to the first region in a cutting pattern may be formed using a single mask. Meanwhile, in the process of etching the pixel electrode, a dry etch process may be applied to gently form the slope. In another embodiment, when the pixel electrode is sufficiently thinly deposited, a dry etching process is unnecessary, or a wet etching process may be applied depending on the material of the pixel electrode.

건식 식각 공정을 적용할 경우, 제1전극인 화소 전극의 테이퍼를 완만하게 형성하여 화소 전극의 단차부의 유기물 증착이 용이하도록 할 수 있다. 또한 건식 식각 공정을 적용하여 제2전극인 캐소드 전극과의 단락을 방지할 수 있다. 한편 제1전극의 형성 시 절단 패턴을 다양하게 구성할 수 있는데, 이는 도 4에서 살펴보았다. When the dry etching process is applied, the taper of the pixel electrode, which is the first electrode, may be gently formed to facilitate deposition of the organic material on the step portion of the pixel electrode. In addition, a short circuit with the cathode electrode, which is the second electrode, can be prevented by applying a dry etching process. On the other hand, various cutting patterns can be configured when the first electrode is formed, which was described in FIG. 4 .

그리고 제1전극의 절단 패턴을 노출시키는 뱅크 절연막을 형성하여 제1전극상에 단일한 뱅크홀을 형성한다(S1650). 뱅크홀을 형성하는 과정에서 도 13 내지 도 15의 1371, 1372, 1471, 1571과 같은 뱅크 절연막을 형성하여 제1전극과 제2전극의 단락을 방지할 수 있다. A single bank hole is formed on the first electrode by forming a bank insulating film exposing the cut pattern of the first electrode (S1650). In the process of forming the bank hole, a short circuit between the first electrode and the second electrode may be prevented by forming the bank insulating layers 1371, 1372, 1471, and 1571 of FIGS. 13 to 15 .

이후 뱅크홀에 유기발광층을 형성한다(S1660). 뱅크 절연막을 형성시 뱅크 절연막의 최소 폭이 화소 전극과 다른 화소 전극 사이의 거리보다 작은 경우, 뱅크 절연막과 화소 전극 사이에 중첩되는 영역을 줄이거나 제거할 수 있다. Thereafter, an organic light emitting layer is formed in the bank hole (S1660). When the bank insulating layer is formed and the minimum width of the bank insulating layer is smaller than the distance between the pixel electrode and another pixel electrode, the overlapping area between the bank insulating layer and the pixel electrode may be reduced or removed.

도 16의 공정을 적용할 경우 화소 전극의 개구부에 형성된 뱅크홀을 단일하게 형성한다. 그 결과 기존 리페어 구조에서 리페어를 위한 절단 패턴이 위치한 영역에 뱅크 절연막을 형성하여 두 개의 뱅크홀을 형성하는 경우와 비교할 때, 개구율 손실이 발생하였던 종래의 절단 패턴에 인접한 화소 전극 영역도 뱅크홀이 형성되도록 하여 개구부로 활용할 수 있으며, 그 결과 개구율이 증가한다. 특히 고해상도의 표시패널에 적용시 개구율의 증감은 전체 시감성에 큰 영향을 미치며 제품 수명을 증가시킨다.When the process of FIG. 16 is applied, the bank hole formed in the opening of the pixel electrode is uniformly formed. As a result, compared to the case where two bank holes are formed by forming a bank insulating film in the region where the cut pattern for repair is located in the existing repair structure, the pixel electrode area adjacent to the conventional cut pattern in which the aperture ratio loss occurred also has a bank hole. It can be used as an opening by forming it, and as a result, the opening ratio is increased. In particular, when applied to a high-resolution display panel, the increase or decrease of the aperture ratio greatly affects the overall visibility and increases the product lifespan.

이상에서의 설명 및 첨부된 도면은 본 발명의 기술 사상을 예시적으로 나타낸 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 구성의 결합, 분리, 치환 및 변경 등의 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.The description above and the accompanying drawings are merely illustrative of the technical idea of the present invention, and those of ordinary skill in the technical field to which the present invention pertains, combinations of configurations within the scope not departing from the essential characteristics of the present invention. Various modifications and variations, such as separation, substitution, and alteration, will be possible. Accordingly, the embodiments disclosed in the present invention are not intended to limit the technical idea of the present invention, but to explain the technical idea, and the scope of the technical idea of the present invention is not limited by these embodiments. The scope of protection of the present invention should be construed by the following claims, and all technical ideas within the scope equivalent thereto should be construed as being included in the scope of the present invention.

100: 표시장치 110: 표시패널
120: 제1구동부 130: 제2구동부
140: 타이밍 컨트롤러 530: 데이터 배선
590: 기준전압 공급배선
570, 770, 870, 1370,1371, 1372, 1470, 1471, 1570, 1571: 뱅크 절연막
413, 423, 433, 443, 555: 절단패턴
100: display device 110: display panel
120: first driving unit 130: second driving unit
140: timing controller 530: data wiring
590: reference voltage supply wiring
570, 770, 870, 1370,1371, 1372, 1470, 1471, 1570, 1571: bank insulating film
413, 423, 433, 443, 555: cut pattern

Claims (16)

복수의 화소가 위치하는 기판;
상기 기판 상에서 상기 화소 각각에 위치하는 박막 트랜지스터;
상기 화소 각각에 위치하며 절단 패턴을 포함하고 상기 박막 트랜지스터와 전기적으로 연결된 화소 전극;
상기 화소 전극의 경계선에 일부 중첩하며 상기 화소 전극 상에 단일한 뱅크홀이 위치하도록 증착된 뱅크 절연막; 및
상기 뱅크홀에 위치하는 유기 발광층을 포함하고,
상기 뱅크홀은 상기 절단 패턴 상에 위치하며,
상기 화소 전극은 상기 박막 트랜지스터에 전기적으로 연결되는 제1 영역과 상기 제1 영역에 상기 절단 패턴으로 연결되는 제2 영역을 포함하고,
상기 뱅크 절연막은 상기 제1 영역 및 상기 제2 영역의 경계선과 일부 중첩하여 위치하고,
상기 뱅크홀은 잘록한 형상을 가지는 유기발광 표시장치.
단 패턴으로 연결되는 제2영역을 포함하는 유기발광 표시장치.
a substrate on which a plurality of pixels are positioned;
a thin film transistor positioned in each of the pixels on the substrate;
a pixel electrode positioned in each of the pixels, the pixel electrode including a cut pattern and electrically connected to the thin film transistor;
a bank insulating layer partially overlapping the boundary line of the pixel electrode and deposited such that a single bank hole is positioned on the pixel electrode; and
and an organic light emitting layer located in the bank hole,
The bank hole is located on the cut pattern,
the pixel electrode includes a first region electrically connected to the thin film transistor and a second region connected to the first region by the cutting pattern;
the bank insulating layer partially overlaps the boundary line between the first region and the second region;
The bank hole has a constricted shape.
An organic light emitting display device including a second region connected in a short pattern.
삭제delete 삭제delete 제1항에 있어서,
상기 절단 패턴은 절단되어 상기 제2영역이 상기 제1영역과 절연된 것을 특징으로 하는 유기발광 표시장치.
The method of claim 1,
and the cut pattern is cut so that the second region is insulated from the first region.
삭제delete 표시패널 상에 형성된 다수의 화소에 있어서,
상기 화소의 비발광 영역에 위치하는 회로부; 및
상기 화소의 발광 영역에 위치하며 상기 회로부의 박막 트랜지스터에 연결되며, 절단 패턴을 포함하는 화소 전극과, 상기 화소 전극 상에 뱅크홀이 위치하도록 증착된 뱅크 절연막과, 상기 뱅크홀에 위치하는 유기 발광층을 포함하는 발광부를 포함하며,
상기 뱅크홀은 상기 절단 패턴 상에 위치하고,
상기 화소 전극은 상기 회로부의 박막 트랜지스터에 전기적으로 연결되는 제1영역과 상기 제1영역에 상기 절단 패턴으로 연결되는 제2영역을 포함하며,
상기 뱅크 절연막은 상기 제1영역 및 상기 제2영역의 경계선과 일부 중첩하여 위치하고,
상기 뱅크홀은 잘록한 형상을 가지며,
상기 절단 패턴은 연결되거나 또는 절단된 상태인 것을 특징으로 하는 표시패널.
In the plurality of pixels formed on the display panel,
a circuit unit positioned in a non-emission area of the pixel; and
A pixel electrode positioned in the light emitting region of the pixel and connected to the thin film transistor of the circuit unit, the pixel electrode including a cut pattern, a bank insulating film deposited on the pixel electrode to have a bank hole, and an organic light emitting layer positioned in the bank hole It includes a light emitting unit comprising a,
The bank hole is located on the cut pattern,
The pixel electrode includes a first region electrically connected to the thin film transistor of the circuit unit and a second region connected to the first region by the cutting pattern,
the bank insulating layer partially overlaps the boundary line between the first region and the second region;
The bank hole has a constricted shape,
The cut pattern is in a connected or cut state.
삭제delete 삭제delete 제6항에 있어서,
상기 절단 패턴은 절단되어 상기 제2영역이 상기 제1영역과 절연된 것을 특징으로 하는 표시패널.
The method of claim 6,
The cut pattern is cut so that the second area is insulated from the first area.
삭제delete 기판 상에 박막 트랜지스터 및 보호층을 형성하는 단계;
상기 보호층 상에 컬러 필터 및 오버코트층을 형성하는 단계;
상기 보호층 및 오버코트층의 일부를 식각하여 박막 트랜지스터의 소스 또는 드레인을 노출시키는 컨택홀을 형성하는 단계;
상기 컨택홀을 통하여 소스 또는 드레인에 연결되며, 절단 패턴을 포함하는 형상의 제1전극을 형성하는 단계;
상기 제1전극의 절단 패턴을 노출시키는 뱅크 절연막을 형성하여 제1전극상에 상기 절단 패턴 상에 위치하는 단일한 뱅크홀을 형성하는 단계;
상기 뱅크홀에 유기발광층을 형성하는 단계를 포함하고,
상기 제1전극을 형성하는 단계는 상기 박막 트랜지스터에 전기적으로 연결되는 제1영역과 상기 제1영역에 절단 패턴으로 연결되는 제2영역을 하나의 마스크를 이용하여 형성하는 단계를 포함하며,
상기 뱅크홀을 형성하는 단계는 상기 제1영역 및 상기 제2영역의 경계선과 일부 중첩하도록 뱅크 절연막을 형성하여 잘록한 형상을 가지는 뱅크홀을 형성하는 단계를 포함하는 표시패널을 제조하는 방법.
forming a thin film transistor and a protective layer on a substrate;
forming a color filter and an overcoat layer on the protective layer;
forming a contact hole exposing the source or drain of the thin film transistor by etching a portion of the passivation layer and the overcoat layer;
forming a first electrode connected to a source or drain through the contact hole and having a shape including a cut pattern;
forming a single bank hole positioned on the cut pattern on the first electrode by forming a bank insulating layer exposing the cut pattern of the first electrode;
Forming an organic light emitting layer in the bank hole,
The forming of the first electrode includes forming a first region electrically connected to the thin film transistor and a second region connected to the first region in a cut pattern using a single mask,
The forming of the bank hole includes forming a bank insulating layer partially overlapping a boundary line between the first region and the second region to form a bank hole having a constricted shape.
삭제delete 제11항에 있어서,
상기 제1전극을 형성하는 단계는
상기 제1전극을 건식 식각하는 단계를 포함하는 표시패널을 제조하는 방법.
The method of claim 11,
The step of forming the first electrode
and dry etching the first electrode.
삭제delete 제1항에 있어서,
상기 뱅크홀의 잘록한 형상은 상기 화소 전극의 절단 패턴에 대응되는 것을 특징으로 하는 유기발광 표시장치.
The method of claim 1,
The organic light emitting display device, characterized in that the narrow shape of the bank hole corresponds to the cut pattern of the pixel electrode.
제1항에 있어서,
상기 화소 전극은 각각의 화소 영역에서 상기 제1 영역, 상기 제2 영역 및 상기 제1 영역과 상기 제2 영역을 연결하는 하나의 절단 패턴으로 구성되는 것을 특징으로 하는 유기발광 표시장치.
The method of claim 1,
and the pixel electrode includes the first region, the second region, and one cutting pattern connecting the first region and the second region in each pixel region.
KR1020140120766A 2014-09-12 2014-09-12 Display device, display panel and fabricating method thereof KR102259340B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140120766A KR102259340B1 (en) 2014-09-12 2014-09-12 Display device, display panel and fabricating method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140120766A KR102259340B1 (en) 2014-09-12 2014-09-12 Display device, display panel and fabricating method thereof

Publications (2)

Publication Number Publication Date
KR20160031570A KR20160031570A (en) 2016-03-23
KR102259340B1 true KR102259340B1 (en) 2021-06-02

Family

ID=55644989

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140120766A KR102259340B1 (en) 2014-09-12 2014-09-12 Display device, display panel and fabricating method thereof

Country Status (1)

Country Link
KR (1) KR102259340B1 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11765924B2 (en) 2019-12-19 2023-09-19 Lg Display Co., Ltd. Light emitting display panel and light emitting display apparatus including the same
CN111180499A (en) * 2020-02-17 2020-05-19 京东方科技集团股份有限公司 Pixel structure, display panel and repairing method thereof
CN114843323A (en) * 2022-04-22 2022-08-02 Oppo广东移动通信有限公司 Pixel structure, display panel, display screen and electronic equipment

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100721948B1 (en) * 2005-08-30 2007-05-25 삼성에스디아이 주식회사 organic electro luminescence device display and method for fabricating the same
KR101407309B1 (en) * 2011-11-15 2014-06-16 엘지디스플레이 주식회사 Organic electro-luminesence display panel and manufacturing method of the same

Also Published As

Publication number Publication date
KR20160031570A (en) 2016-03-23

Similar Documents

Publication Publication Date Title
US10431768B2 (en) Organic light-emitting display device including auxiliary electrode
KR102431929B1 (en) Display Device And Method for Manufacturing Of The Same
KR102616204B1 (en) Transparent display device and transparent display panel
KR102490623B1 (en) Organic Light Emitting Display Device and Menufacturing Method the same
KR102123979B1 (en) Organic light emitting display device having repair structure
KR102348876B1 (en) Organic light emitting display device
KR102183494B1 (en) Organic Light Emitting Display Device
KR102141204B1 (en) Organic light emitting display, and method of repairing the same and the method of driving the same
JP4466755B2 (en) Active matrix display device
US20100051958A1 (en) Display device and manufacturing method thereof
US9583548B2 (en) Organic light emitting display device comprising light-shielding patterns and method for manufacturing the same
KR20200049336A (en) Organic Light Emitting Display Device
KR102203772B1 (en) Organic light emitting display
US9711574B2 (en) Organic light emitting display panel and method of manufacturing the same
KR20190047565A (en) Display device
KR102259340B1 (en) Display device, display panel and fabricating method thereof
KR102106006B1 (en) Thin film transistor panel and manufacturing method thereof
KR102274024B1 (en) Organic light emitting display device and method for manufacturing the same
KR102296743B1 (en) Organic light emitting display device and method for fabricating the same
KR102297897B1 (en) Substrate with multi layer pad, display panel comprising the substrate, and method of fabricating thereof
KR20150113530A (en) Organic light emitting display device
KR102571667B1 (en) Organic light emitting display device
JP2010072397A (en) Active matrix type display
KR102203532B1 (en) Transparent display device and transparent display panel
KR102443405B1 (en) Organic light emitting display device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant