KR102257072B1 - Processing method of stack board and stack board for semiconductor package settling - Google Patents
Processing method of stack board and stack board for semiconductor package settling Download PDFInfo
- Publication number
- KR102257072B1 KR102257072B1 KR1020200011927A KR20200011927A KR102257072B1 KR 102257072 B1 KR102257072 B1 KR 102257072B1 KR 1020200011927 A KR1020200011927 A KR 1020200011927A KR 20200011927 A KR20200011927 A KR 20200011927A KR 102257072 B1 KR102257072 B1 KR 102257072B1
- Authority
- KR
- South Korea
- Prior art keywords
- board
- semiconductor package
- seating surface
- stack
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/79—Apparatus for Tape Automated Bonding [TAB]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0657—Stacked arrangements of devices
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Packaging Frangible Articles (AREA)
Abstract
Description
본 발명은 반도체 패키지를 제조하는 스택(Stack) 공정에서 반도체 패키지가 안착되는 스택보드(Stack board)에 관한 기술로서, 보다 상세하게 설명하면 스택보드에서 반도체 패키지가 안착되는 포켓의 내측 모서리 부분에 홈을 가공함으로써, 포켓의 안착면에 반도체 패키지가 안정적으로 밀착됨에 따라 반도체 패키지의 적층 공정에서 불량을 최소로 줄이고, 정밀도와 작업성을 높이는 반도체 패키지 안착용 스택보드 및 스택보드의 가공방법에 관한 기술이다.The present invention relates to a stack board in which a semiconductor package is mounted in a stack process of manufacturing a semiconductor package, and in more detail, a groove in an inner corner portion of a pocket in which a semiconductor package is mounted on the stack board. As the semiconductor package is stably adhered to the seating surface of the pocket, by processing the semiconductor package to a minimum, defects in the stacking process of the semiconductor package are reduced to a minimum, and a stack board for mounting a semiconductor package and a processing method of the stack board are improved. to be.
일반적으로, 반도체 제조 기술의 발전에 따라 반도체 패키지(semiconductor package)는 고집적화를 실현하고 있다. 그러나 반도체 패키지의 고집적화 못지않게 각종 전자장치가 다기능화 및 소형화되고 있으며, 이러한 전자장치의 다기능화, 소형화는 반도체 패키지가 더욱 작은 크기로 더 많은 기능을 요구하고 있다.In general, with the development of semiconductor manufacturing technology, semiconductor packages are achieving high integration. However, various electronic devices are becoming multifunctional and miniaturized as well as high integration of semiconductor packages, and the multifunctional and miniaturized electronic devices require more functions in a smaller size of the semiconductor package.
그러나 반도체 칩의 크기를 줄이는 것은 매우 어렵기 때문에 반도체 패키지의 크기를 줄일 수 있는 한계가 있으며, 근래 복수개의 반도체 칩을 하나의 반도체 패키지에 적층하는 멀티 칩 반도체 패키지가 개발되었다.However, since it is very difficult to reduce the size of a semiconductor chip, there is a limit to reducing the size of a semiconductor package. Recently, a multi-chip semiconductor package in which a plurality of semiconductor chips are stacked on a single semiconductor package has been developed.
이러한 멀티 칩 반도체 패키지(Multi chip semiconductor package)는 하나의 반도체 패키지에 복수개의 반도체 칩이 적층되므로, 동일한 면적에 더욱 많은 반도체 칩을 구비함에 따라 반도체 패키지의 집적도를 비약적으로 높이게 된다.In such a multi-chip semiconductor package, since a plurality of semiconductor chips are stacked on one semiconductor package, the degree of integration of the semiconductor package is dramatically increased as more semiconductor chips are provided in the same area.
그러나 멀티 칩 반도체 패키지는 복수개의 반도체 칩 중에서 불량 반도체 칩이 하나라도 있거나, 각 칩 사이를 연결하는 와이어(Wire)에 사소한 불량이 발생하더라도 전체 패키지를 사용할 수 없는 문제점이 있다. 이러한 문제점을 해결하기 위하여 스택형 반도체 패키지(Stack Semiconductor package)가 개발되었다.However, the multi-chip semiconductor package has a problem in that the entire package cannot be used even if there is at least one defective semiconductor chip among a plurality of semiconductor chips, or even if a minor defect occurs in a wire connecting each chip. In order to solve this problem, a stack semiconductor package has been developed.
스택형 반도체 패키지는 각각 수개의 반도체 칩을 구비하는 복수개의 반도체 패키지를 적층하여 실장 면적을 최소화하는 동시에 고집적화를 실현하였으며, 또한 스택형 반도체 패키지는 복수개의 반도체 패키지가 적층되는 구조이므로, 불량 반도체 패키지가 있는 경우에 해당 반도체 패키지만을 교체함으로써, 반도체 패키지의 수율(Yield)을 높일 수 있다.The stacked semiconductor package has achieved high integration while minimizing the mounting area by stacking a plurality of semiconductor packages each having several semiconductor chips. Also, since the stacked semiconductor package has a structure in which a plurality of semiconductor packages are stacked, it is a defective semiconductor package. If there is, by replacing only the corresponding semiconductor package, it is possible to increase the yield of the semiconductor package.
최근 스택형 반도체 패키지는 SIP(Single Inline Package), DIP(Dual Inline Package), QFP(Quad Flat Package) 및 BGA(Ball Grid Array)와 같이 리드(lead)의 형태에 따라 다양한 종류가 있다.Recently, there are various types of stacked semiconductor packages according to the shape of a lead, such as a single inline package (SIP), a dual inline package (DIP), a quad flat package (QFP), and a ball grid array (BGA).
특히, BGA 형태의 반도체 패키지는 바닥면에 둥근 볼(ball) 형태의 리드를 배열하는 패키지 방식으로 패키지의 크기를 줄일 수 있고, 리드가 패키지 옆으로 나와 있지 않아서 부품의 실장 면적을 줄이며, 또한 리드가 작은 볼 형태이므로, 노이즈에 비교적 강하여 스택형 반도체 패키지가 많이 적용되고 있다.In particular, the BGA type semiconductor package is a package method in which a round ball-shaped lead is arranged on the bottom surface, and the size of the package can be reduced, and the lead is not protruded from the side of the package, reducing the mounting area of the component. Since is a small ball shape, it is relatively strong against noise, and thus stacked semiconductor packages are widely applied.
종래 복수개의 반도체 패키지를 정밀하게 적층하는 대표적인 선행기술로서, 대한민국 등록특허 제10-1042912호(반도체소자 패키지 스택용 스택보드)가 제시된 바 있다.As a typical prior art for precisely stacking a plurality of semiconductor packages in the related art, Korean Patent Registration No. 10-1042912 (stack board for semiconductor device package stack) has been proposed.
상기 선행기술은 적층 플레이트의 스택 포켓에 하층 반도체소자 패키지와 상층 반도체소자 패키지를 안착시켜 적층한 다음, 압착 플레이트로 상층 반도체소자 패키지를 눌러 압착해 하층 및 상층 반도체소자 패키지 간의 접촉부가 들뜨지 않고 견고하게 일정 높이로 접착되도록 함으로써, 높은 정밀도를 가지고 스택형 반도체소자 패키지가 형성될 수 있도록 최적화된 구조를 가진다.In the prior art, the lower semiconductor device package and the upper semiconductor device package are stacked by placing the lower semiconductor device package and the upper semiconductor device package in the stack pocket of the stacking plate, and then pressed by pressing the upper semiconductor device package with a pressing plate so that the contact between the lower and upper semiconductor device packages is not lifted and is rigid. By making it adhere to a certain height, it has an optimized structure so that a stacked semiconductor device package can be formed with high precision.
본 발명은 종래 "스택보드"의 선행기술에서 반도체 패키지가 스택보드의 포켓에 안정적으로 안착되지 못함에 따라 후속 공정에서 불량률이 높게 발생하고, 정밀도와 작업성이 떨어지는 문제점들을 개선하고자 안출된 기술로서, 스택보드에서 반도체 패키지가 안착되는 포켓의 내측 모서리 부분에 홈이 가공되는 반도체 패키지 안착용 스택보드 및 스택보드의 가공방법을 제공하는 것을 목적으로 한다.The present invention is a technology conceived to improve problems in which a semiconductor package is not stably seated in a pocket of a stack board in the prior art of the conventional "stack board," resulting in a high defect rate in a subsequent process, and poor precision and workability. , An object of the present invention is to provide a stack board for mounting a semiconductor package and a method of processing the stack board in which a groove is processed in the inner edge portion of a pocket in which the semiconductor package is mounted on the stack board.
본 발명은 상기와 같은 소기의 목적을 실현하고자,The present invention is to realize the desired object as described above,
사각틀의 형상으로 보드가 구성되고, 상기 보드에 일정한 간격으로 다수개의 포켓이 형성되며, 상기 포켓의 안착면에 반도체 패키지가 놓여 안착되는 스택보드에 있어서, 상기 반도체 패키지가 놓여 안착되는 포켓의 안착면 내측 모서리 부분에 홈을 가공하여 구현된다.In a stack board in which a board is formed in the shape of a square frame, a plurality of pockets are formed on the board at regular intervals, and a semiconductor package is placed on a seating surface of the pocket, the seating surface of the pocket on which the semiconductor package is placed It is implemented by processing a groove in the inner corner part.
또한 본 발명의 실시예로서, 안착면의 내측 모서리 부분에 가공되는 홈은 반도체 패키지가 놓이는 안착면에 연장하여 포켓의 외측 방향으로 끝이 뾰족하게 형성된 것을 특징으로 한다.In addition, as an embodiment of the present invention, the groove processed in the inner corner portion of the seating surface is characterized in that it extends to the seating surface on which the semiconductor package is placed, and has a pointed end in the outer direction of the pocket.
또한 본 발명의 실시예에 따른 스택보드의 가공방법은, 알루미늄 패널을 커팅기로 공급하여 보드의 사양에 적합한 크기로 절단하는 재료절단 단계; 상기 공정에서 절단된 보드의 두께와 외곽을 절삭 가공하고, 보드에 일정한 간격으로 다수개의 포켓과 홀을 형성하는 황삭가공 단계; 상기 공정을 거친 보드의 외곽을 다시 절삭 가공하며, 포켓과 안착면을 절삭 가공하는 중삭가공 단계; 상기 공정을 거친 보드의 두께를 정밀하게 절삭 가공하는 한편 보드의 면을 매끄럽게 가공하고, 포켓의 안착면 내측 모서리 부분에 홈을 정밀하게 절삭 가공는 정삭가공 단계; 및 상기 공정을 거친 보드의 저면을 절삭 가공하는 피니싱가공 단계;를 포함하여 구현된다.In addition, a method of processing a stack board according to an embodiment of the present invention includes a material cutting step of supplying an aluminum panel to a cutting machine and cutting it into a size suitable for the specification of the board; A roughing step of cutting the thickness and the outer edge of the board cut in the process, and forming a plurality of pockets and holes in the board at regular intervals; A medium cutting step of cutting the outer edge of the board that has undergone the above process and cutting the pocket and the seating surface; A finishing step of precisely cutting the thickness of the board that has undergone the above process, while smoothly processing the surface of the board, and precisely cutting the groove in the inner edge portion of the seating surface of the pocket; And a finishing processing step of cutting the bottom surface of the board that has been subjected to the above process.
본 발명의 실시예는 스택보드에서 반도체 패키지가 놓여 안착되는 포켓의 안착면 내측 모서리 부분에 홈을 구성함으로써, 포켓의 안착면에 반도체 패키지가 안정적으로 정확히 놓여 밀착되므로, 후속 공정에서 불량을 최소로 줄이고, 정밀도와 작업성을 높이는 효과가 있다.In the embodiment of the present invention, by forming a groove in the inner corner of the seating surface of the pocket on which the semiconductor package is placed on the stack board, the semiconductor package is stably placed and closely adhered to the seating surface of the pocket, thereby minimizing defects in subsequent processes. It has the effect of reducing and increasing precision and workability.
또한 본 발명의 실시예는 반도체 패키지가 놓여 안착되는 포켓의 안착면 내측 모서리 부분에 40~50°의 각도를 갖도록 0.1~0.2mm 깊이로 홈을 정밀하게 절삭 가공함으로써, 반도체 패키지가 보드의 안착면에 안정적으로 놓여 밀착되는 효과가 있다.In addition, according to an embodiment of the present invention, by precisely cutting a groove to a depth of 0.1 to 0.2 mm to have an angle of 40 to 50° to the inner corner of the seating surface of the pocket on which the semiconductor package is placed, the semiconductor package is placed on the seating surface of the board. It has the effect of being stably placed on and adhered.
도 1은 종래 스택보드를 나타낸 사시도.
도 2는 종래 스택보드를 나타낸 요부 단면도.
도 3은 종래 반도체 패키지의 안착상태를 나타낸 요부 단면도.
도 4는 본 발명에서 스택보드를 나타낸 요부 사시도.
도 5는 본 발명에서 스택보드를 나타낸 요부 단면도.
도 6은 본 발명에서 반도체 패키지의 안착상태를 나타낸 요부 단면도.
도 7은 본 발명에서 반도체 패키지의 안착상태를 나타낸 요부 확대 단면도.
도 8은 본 발명에서 홈의 가공상태를 나타낸 요부 확대도.
도 9는 본 발명에서 홈의 다른 가공상태를 나타낸 요부 확대도.
도 10은 본 발명에서 스택보드의 제조방법을 나타낸 공정도.1 is a perspective view showing a conventional stack board.
Figure 2 is a cross-sectional view of the main part showing a conventional stack board.
3 is a cross-sectional view of a main part showing a seated state of a conventional semiconductor package.
Figure 4 is a perspective view of the main part showing a stack board in the present invention.
Figure 5 is a cross-sectional view showing the main part of the stack board in the present invention.
6 is a cross-sectional view of a main part showing a seated state of a semiconductor package in the present invention.
7 is an enlarged cross-sectional view of a main part showing a seated state of a semiconductor package in the present invention.
Figure 8 is an enlarged view of the main part showing the machining state of the groove in the present invention.
Figure 9 is an enlarged view of the main part showing another processing state of the groove in the present invention.
Figure 10 is a process diagram showing a method of manufacturing a stack board in the present invention.
우선, 반도체 패키지가 놓여 안착되는 종래 스택보드는 도면에서 도 1 내지 도 3과 같이, 사각틀의 형상으로 보드(10)가 구성되고, 상기 보드(10)에 일정한 간격으로 다수개의 포켓(20)이 형성되며, 상기 포켓(20)의 바닥부에 반도체 패키지(30)가 놓이는 안착면(22)이 형성된다.First, in a conventional stack board on which a semiconductor package is placed and mounted, a
상기에서 포켓(20)은 안착면(22)의 중앙부에 홀(21)이 상하로 관통 형성됨으로써, 반도체 패키지(30)의 바닥면에 배열된 솔더볼(solder ball)이 안착면(22)에 접촉되지 않고, 반도체 패키지(30)의 가장자리 부분이 포켓(20)의 안착면(22)에 놓여 적치된다.In the
상기에서 포켓(20)의 안착면(22)에 놓여 적치된 반도체 패키지(30)는 후속 공정에서 다른 반도체 패키지(30a)가 상부에 놓여 적층됨으로써, 안착면(22)에 놓인 반도체 패키지(30)의 적치상태는 높은 정밀도가 요구된다.In the above, the
그러나 종래 스택보드는 도면에서 도 2 및 도 3과 같이, 기존 엔드밀(end mill) 공구를 이용하여 절삭 가공하면, 포켓(20)에서 안착면(22)의 내측 모서리 부분에 단(23)이 형성됨으로써, 반도체 패키지(30)가 안착면(22)에 정확히 밀착되지 못하므로, 적치상태에서 정밀도가 떨어지는 실정이다.However, in the conventional stack board, as shown in FIGS. 2 and 3 in the drawing, when cutting using an existing end mill tool, the
즉, 반도체 패키지(30)의 가장자리 단부가 포켓(20)의 안착면(22)에서 모서리 부분의 단(23)에 접촉되므로, 안착면(22)에 정확히 밀착되지 못하고, 미세하게 틈이 생기거나 또는 일측으로 기울게 적치됨으로써, 반도체 패키지(30)(30a)를 적층하는 후속 공정에서 불량이 높게 발생하고, 이로 인해 정밀도와 작업성이 저하되는 문제점이 있다.That is, since the edge end of the
본 발명의 실시예는 종래 스택보드의 문제점들을 개선하기 위한 것으로서, 그 주요 구성은 사각틀의 형상으로 보드(10)가 구성되고, 상기 보드(10)에 일정한 간격으로 다수개의 포켓(20)이 형성되며, 상기 포켓(20)의 안착면(22)에 반도체 패키지(30)가 놓여 안착되는 스택보드에 있어서, 상기 반도체 패키지(30)가 놓여 안착되는 포켓(20)의 안착면(22) 내측 모서리 부분에 홈(24)을 가공하여 이루어진다.The embodiment of the present invention is to improve the problems of the conventional stack board, the main configuration is the
상기에서 안착면(22)의 내측 모서리 부분에 가공되는 홈(24)은 도면에서 도 4 내지 도 7과 같이, 포켓(20)의 외측 방향으로 가공되고, 안착면(22)에 연장하여 외측으로 형성된다.In the above, the
상기에서 안착면(22)의 내측 모서리 부분에 가공된 홈(24)은 종래 스택보드에서 안착면(22)의 내측 모서리 부분에 형성되는 단(23)을 제거하기 위한 것으로, 안착면(22)에 연장하여 포켓(20)의 외측 방향으로 홈(24)이 가공됨으로써, 반도체 패키지(30)의 가장자리 단부가 안착면(22)에 놓여 정확히 밀착된다.In the above, the
또한 상기에서 홈(24)은 안착면(22)에 연장하여 포켓(20)의 외측 방향으로 끝이 뾰족하게 형성될 수 있으며, 안착면(22)에서 40~50°의 각도(A)로 가공되는 한편 그 깊이(B)는 모서리의 단부에서 0.1~0.2mm로 가공된다.In addition, the
한편 상기에서 홈(24)의 다른 실시예로, 도면에서 도 9와 같이, 홈(24)을 반원형의 라운드로 가공할 수 있으며, 안착면(22)에 연장하여 포켓(20)의 외측 방향으로 형성되고, 0.1~0.2mm의 직경으로 가공된다.Meanwhile, as another embodiment of the
따라서, 본 발명의 실시예는 반도체 패키지(30)가 놓여 안착되는 포켓(20)의 안착면(22) 내측 모서리 부분에 홈(24)을 가공함으로써, 종래 스택보드에서 안착면(22)의 내측 모서리 부분에 형성되는 단(23)을 제거함에 따라 반도체 패키지(30)가 안착면(22)에 정확히 놓여 밀착되므로, 후속 공정에서 불량을 최소로 줄이고, 정밀도와 작업성을 높이게 된다.Accordingly, in the embodiment of the present invention, by processing the
이하, 본 발명의 실시예에 따른 스택보드의 가공방법을 설명하기로 한다.Hereinafter, a method of processing a stack board according to an embodiment of the present invention will be described.
1) 재료절단1) Material cutting
준비된 알루미늄 패널을 커팅기로 공급하여 보드(10)의 사양에 적합한 크기로 알루미늄 패널을 절단한다.The prepared aluminum panel is supplied to a cutting machine, and the aluminum panel is cut to a size suitable for the specifications of the
2) 황삭가공2) Roughing
절삭기에서 페이스 커터( face cutter)를 사용하여 보드(10)의 두께를 가공하고, 다음으로 엔드밀(end mill)을 사용하여 보드(10)의 외곽을 절삭 가공한 후, 앵글 커터(angle cutter)와 드릴을 사용하여 보드(10)에 일정한 간격으로 다수개의 포켓(20)과 홀(21)을 절삭 가공한다.In a cutting machine, the thickness of the
3) 중삭가공3) Medium cutting
절삭기에서 직경이 작은 엔드밀을 사용하여 보드(10)의 외곽을 다시 절삭 가공하고, 다음으로 앵글 커터를 사용하여 포켓(20)과 안착면(22)을 다시 절삭 가공한다.In a cutting machine, the outer edge of the
4) 정삭가공4) Finishing
페이스 커터를 사용하여 보드(10)의 두께를 사양에 따라 정밀하게 절삭 가공하고, 챔퍼 커터(Chamfer Cutter)를 사용하여 보드(10)의 면을 매끄럽게 가공하며, 다음으로 끝이 40°의 각도를 갖는 앵글 커터를 사용하여 포켓(20)의 안착면(22) 내측 모서리 부분에 0.1mm의 깊이로 홈(24)을 정밀하게 절삭 가공한다.The thickness of the
5) 피니싱가공5) Finishing processing
엔드밀과 챔퍼 커터를 사용하여 보드(10)의 저면을 절삭 가공해 스택보드의 가공을 완료하고, 검사를 실시한다.Using an end mill and a chamfer cutter, the bottom surface of the
1) 재료절단1) Material cutting
준비된 알루미늄 패널을 커팅기로 공급하여 보드(10)의 사양에 적합한 크기로 알루미늄 패널을 절단한다.The prepared aluminum panel is supplied to a cutting machine, and the aluminum panel is cut to a size suitable for the specifications of the
2) 황삭가공2) Roughing
절삭기에서 페이스 커터( face cutter)를 사용하여 보드(10)의 두께를 가공하고, 다음으로 엔드밀(end mill)을 사용하여 보드(10)의 외곽을 절삭 가공한 후, 앵글 커터(angle cutter)와 드릴을 사용하여 보드(10)에 일정한 간격으로 다수개의 포켓(20)과 홀(21)을 절삭 가공한다.In a cutting machine, the thickness of the
3) 중삭가공3) Medium cutting
절삭기에서 직경이 작은 엔드밀을 사용하여 보드(10)의 외곽을 다시 절삭 가공하고, 다음으로 앵글 커터를 사용하여 포켓(20)과 안착면(22)을 다시 절삭 가공한다.In a cutting machine, the outer edge of the
4) 정삭가공4) Finishing
페이스 커터를 사용하여 보드(10)의 두께를 사양에 따라 정밀하게 절삭 가공하고, 챔퍼 커터(Chamfer Cutter)를 사용하여 보드(10)의 면을 매끄럽게 가공하며, 다음으로 끝이 50°의 각도를 갖는 앵글 커터를 사용하여 포켓(20)의 안착면(22) 내측 모서리 부분에 0.2mm의 깊이로 홈(24)을 정밀하게 절삭 가공한다.A face cutter is used to precisely cut the thickness of the
5) 피니싱가공5) Finishing processing
엔드밀과 챔퍼 커터를 사용하여 보드(10)의 저면을 절삭 가공해 스택보드의 가공을 완료하고, 검사를 실시한다.Using an end mill and a chamfer cutter, the bottom surface of the
이러한 본 발명의 실시예에 따른 스택보드의 가공방법은, 반도체 패키지가 놓여 안착되는 포켓의 안착면 내측 모서리 부분에 40~50°의 각도를 갖도록 0.1~0.2mm 깊이로 홈을 정밀하게 절삭 가공함으로써, 반도체 패키지가 보드의 안착면에 안정적으로 놓여 밀착되므로, 후속 공정에서 불량을 최소로 줄이고, 정밀도와 작업성을 높이게 된다.In the method of processing a stack board according to the embodiment of the present invention, a groove is precisely cut to a depth of 0.1 to 0.2 mm to have an angle of 40 to 50° to the inner corner of the seating surface of the pocket on which the semiconductor package is placed. , Since the semiconductor package is stably placed and adhered to the mounting surface of the board, defects in subsequent processes are reduced to a minimum, and precision and workability are improved.
상기에서 본 발명의 바람직한 실시예를 참고로 설명 하였으며, 상기의 실시예에 한정되지 아니하고, 상기의 실시예를 통해 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 요지를 벗어나지 않는 범위에서 다양한 변경으로 실시할 수 있는 것이다.It has been described with reference to the preferred embodiments of the present invention above, and is not limited to the above embodiments, and through the above embodiments, those of ordinary skill in the art to which the present invention belongs do not depart from the gist of the present invention. It can be implemented with various changes in.
10: 보드 20: 포켓
21: 홀 22: 안착면
23: 단 24: 홈
30: 반도체 패키지
30a: 반도체 패키지10: board 20: pocket
21: hole 22: seating surface
23: stage 24: home
30: semiconductor package
30a: semiconductor package
Claims (5)
상기 반도체 패키지(30)가 놓여 안착되는 포켓(20)의 안착면(22) 내측 모서리 부분에 홈(24)이 가공되고, 상기 홈(24)은 반도체 패키지(30)가 놓이는 안착면(22)에 연장하여 포켓(20)의 외측 방향으로 끝이 뾰족하게 형성되며,
상기 홈(24)은 안착면(22)에서 40~50°의 각도(A)로 가공되는 한편 그 깊이(B)는 모서리의 단부에서 0.1~0.2mm로 가공된 것을 특징으로 하는 반도체 패키지 안착용 스택보드.
A board 10 is formed in the shape of a square frame, a plurality of pockets 20 are formed at regular intervals on the board 10, and a semiconductor package 30 is placed on the seating surface 22 of the pocket 20. In the mounted stack board,
A groove 24 is processed in the inner corner of the seating surface 22 of the pocket 20 on which the semiconductor package 30 is placed, and the groove 24 is a seating surface 22 on which the semiconductor package 30 is placed. It is formed with a pointed end in the outer direction of the pocket 20 extending to,
The groove (24) is processed at an angle (A) of 40-50° from the seating surface (22), while the depth (B) is processed to 0.1-0.2mm from the end of the edge. Stack board.
상기 단계에서 절단된 보드(10)의 두께와 외곽을 절삭 가공하고, 보드(10)에 일정한 간격으로 다수개의 포켓(20)과 홀(21)을 형성하는 황삭가공 단계;
상기 단계에서 황삭가공된 보드(10)의 외곽을 다시 절삭 가공하며, 포켓(20)과 안착면(22)을 절삭 가공하는 중삭가공 단계;
상기 단계에서 중삭가공된 보드(10)의 두께를 절삭 가공하는 한편 보드(10)의 면을 가공하고, 포켓(20)의 안착면(22) 내측 모서리 부분에 홈(24)을 절삭 가공는 정삭가공 단계; 및
상기 단계에서 정삭가공된 보드(10)의 저면을 절삭 가공하는 피니싱가공 단계;를 포함하는 것을 특징으로 하는 반도체 패키지 안착용 스택보드의 가공방법.A material cutting step of supplying the aluminum panel to a cutting machine and cutting the board 10 to a specification size;
A roughing step of cutting the thickness and outer edge of the board 10 cut in the above step, and forming a plurality of pockets 20 and holes 21 in the board 10 at regular intervals;
A medium cutting step of cutting the outer edge of the board 10 roughly processed in the above step and cutting the pocket 20 and the seating surface 22;
In the above step, the thickness of the medium-cut board 10 is cut, while the surface of the board 10 is processed, and a groove 24 is cut in the inner corner of the seating surface 22 of the pocket 20. step; And
A method of processing a stack board for mounting a semiconductor package, comprising: a finishing step of cutting the bottom surface of the board (10) finished in the above step.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020200011927A KR102257072B1 (en) | 2020-01-31 | 2020-01-31 | Processing method of stack board and stack board for semiconductor package settling |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020200011927A KR102257072B1 (en) | 2020-01-31 | 2020-01-31 | Processing method of stack board and stack board for semiconductor package settling |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR102257072B1 true KR102257072B1 (en) | 2021-05-27 |
Family
ID=76135899
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020200011927A KR102257072B1 (en) | 2020-01-31 | 2020-01-31 | Processing method of stack board and stack board for semiconductor package settling |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR102257072B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7209919B1 (en) * | 2022-07-25 | 2023-01-20 | 三菱電機株式会社 | Appearance inspection method for articles |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06252255A (en) * | 1993-03-01 | 1994-09-09 | Fujitsu Miyagi Electron:Kk | Chip tray |
| KR20020049956A (en) * | 2000-12-20 | 2002-06-26 | 곽 노 권 | Table Device For Loading The Semiconductor Package |
| KR100401020B1 (en) | 2001-03-09 | 2003-10-08 | 앰코 테크놀로지 코리아 주식회사 | Stacking structure of semiconductor chip and semiconductor package using it |
| KR100827654B1 (en) | 2006-10-24 | 2008-05-07 | 삼성전자주식회사 | The stack-type semiconductor package socket and the stack-type semiconductor package test system |
| KR101042912B1 (en) | 2009-12-21 | 2011-06-20 | 주식회사 대성엔지니어링 | Stack board for stack of semiconductor device package |
| KR101672967B1 (en) | 2015-07-31 | 2016-11-04 | 송영희 | Semiconductor stack package having side pad on the edge thereof, high density memory module, electronic circuit device |
| KR20180074170A (en) * | 2016-12-23 | 2018-07-03 | 에이원테크놀로지(주) | A pad for supporting semiconductor package and mounting apparatus having the same |
-
2020
- 2020-01-31 KR KR1020200011927A patent/KR102257072B1/en active IP Right Grant
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06252255A (en) * | 1993-03-01 | 1994-09-09 | Fujitsu Miyagi Electron:Kk | Chip tray |
| KR20020049956A (en) * | 2000-12-20 | 2002-06-26 | 곽 노 권 | Table Device For Loading The Semiconductor Package |
| KR100401020B1 (en) | 2001-03-09 | 2003-10-08 | 앰코 테크놀로지 코리아 주식회사 | Stacking structure of semiconductor chip and semiconductor package using it |
| KR100827654B1 (en) | 2006-10-24 | 2008-05-07 | 삼성전자주식회사 | The stack-type semiconductor package socket and the stack-type semiconductor package test system |
| KR101042912B1 (en) | 2009-12-21 | 2011-06-20 | 주식회사 대성엔지니어링 | Stack board for stack of semiconductor device package |
| KR101672967B1 (en) | 2015-07-31 | 2016-11-04 | 송영희 | Semiconductor stack package having side pad on the edge thereof, high density memory module, electronic circuit device |
| KR20180074170A (en) * | 2016-12-23 | 2018-07-03 | 에이원테크놀로지(주) | A pad for supporting semiconductor package and mounting apparatus having the same |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7209919B1 (en) * | 2022-07-25 | 2023-01-20 | 三菱電機株式会社 | Appearance inspection method for articles |
| WO2024023888A1 (en) * | 2022-07-25 | 2024-02-01 | 三菱電機株式会社 | Appearance inspection method for goods |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7405137B2 (en) | Method of dicing a semiconductor substrate into a plurality of semiconductor chips by forming two cutting grooves on one substrate surface and forming one cutting groove on an opposite substrate surface that overlaps the two cutting grooves | |
| US20080076208A1 (en) | Method of making a semiconductor package and method of making a semiconductor device | |
| US7786593B2 (en) | Integrated circuit die with pedestal | |
| US7218001B2 (en) | Reduced footprint packaged microelectronic components and methods for manufacturing such microelectronic components | |
| US7485955B2 (en) | Semiconductor package having step type die and method for manufacturing the same | |
| US7811858B2 (en) | Package and the method for making the same, and a stacked package | |
| KR20090101915A (en) | Semiconductor chip shape alteration | |
| US20080003718A1 (en) | Singulation Process for Block-Molded Packages | |
| US20110193200A1 (en) | Semiconductor wafer chip scale package test flow and dicing process | |
| US20090102071A1 (en) | Semiconductor substrate and method for manufacturing semiconductor device | |
| KR102257072B1 (en) | Processing method of stack board and stack board for semiconductor package settling | |
| KR20040019173A (en) | Wafer table, apparatus for sawing wafer and attaching semiconductor device and apparaus for sawing wafer and sorting semiconductor device using the same | |
| KR100614797B1 (en) | Chuck table for manufacturing semiconductor | |
| US7211500B2 (en) | Pre-process before cutting a wafer and method of cutting a wafer | |
| US7888237B2 (en) | Method of cutting semiconductor wafer, semiconductor chip apparatus, and chamber to cut wafer | |
| JP2019051645A (en) | Holding member, method of manufacturing holding member, holding mechanism, and apparatus for manufacturing product | |
| TWI618193B (en) | Manufacturing apparatus and manufacturing method | |
| WO2017104169A1 (en) | Electronic component, method for manufacturing same, and electronic component manufacturing device | |
| JP3381692B2 (en) | Semiconductor adsorption collet and die bonding equipment | |
| KR20170059227A (en) | sputtering frame for semiconductor package | |
| KR20190110439A (en) | Method of manufacturing semiconductor package | |
| KR20110073875A (en) | Routing process of pcb | |
| CN109801863B (en) | Jig for processing internal groove of packaging substrate and processing method | |
| US20140179059A1 (en) | Package-level integrated circuit connection without top metal pads or bonding wire | |
| KR200211280Y1 (en) | Middle pocket of a semiconductor die bonder |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |