KR20180074170A - A pad for supporting semiconductor package and mounting apparatus having the same - Google Patents

A pad for supporting semiconductor package and mounting apparatus having the same Download PDF

Info

Publication number
KR20180074170A
KR20180074170A KR1020160177978A KR20160177978A KR20180074170A KR 20180074170 A KR20180074170 A KR 20180074170A KR 1020160177978 A KR1020160177978 A KR 1020160177978A KR 20160177978 A KR20160177978 A KR 20160177978A KR 20180074170 A KR20180074170 A KR 20180074170A
Authority
KR
South Korea
Prior art keywords
semiconductor package
edge
pad
groove
vacuum pad
Prior art date
Application number
KR1020160177978A
Other languages
Korean (ko)
Inventor
김상철
홍승훈
Original Assignee
에이원테크놀로지(주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에이원테크놀로지(주) filed Critical 에이원테크놀로지(주)
Priority to KR1020160177978A priority Critical patent/KR20180074170A/en
Publication of KR20180074170A publication Critical patent/KR20180074170A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6838—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping with gripping and holding devices using a vacuum; Bernoulli devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/24—Optical enhancement of defects or not directly visible states, e.g. selective electrolytic deposition, bubbles in liquids, light emission, colour change
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

Disclosed are a vacuum pad for supporting a semiconductor package with an improved structure to prevent an error in vision inspection and a semiconductor package mounting apparatus including the same. The vacuum pad comprises a pad body having a wall part formed at an edge portion of a lead-in groove formed on the upper surface thereof to contact and support the bottom edge of the semiconductor package and a corner expansion part expanded from a corner of the wall part; and a coupling flange which is formed to protrude from the lower surface of the pad body and fitted and coupled to a coupling hole formed on a mounting groove of a loading plate on which the pad body is secured.

Description

반도체 패키지 지지용 진공패드 및 이를 포함하는 적재 장치{A PAD FOR SUPPORTING SEMICONDUCTOR PACKAGE AND MOUNTING APPARATUS HAVING THE SAME}BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a vacuum pad for supporting a semiconductor package,

본 발명은 반도체 패키지 지지용 진공 패드에 관한 것으로서, 보다 상세하게는 패키징 되어 낱개로 절단된 반도체 패키지에 대한 비전 검사 등을 위해 적재하기 위한 진공패드 및 이를 포함하는 반도체 패키지 적재 장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a vacuum pad for supporting a semiconductor package, and more particularly, to a vacuum pad and a semiconductor package loading apparatus including the vacuum pad for vision inspection of a semiconductor package which is packaged and cut individually.

반도체 패키지의 전 제조공정을 거쳐서 기판 상에 형성된 다수의 반도체 패키지를 소위 소잉 머신(Sawing Machine) 등의 절단 장치를 이용하여 낱개로 절단한 후, 클리닝 및 건조 등의 공정을 거친 후 비전 검사 등을 위해 적재 플레이트에 낱개씩 분리하여 적재한다.A plurality of semiconductor packages formed on a substrate through a pre-fabrication process of a semiconductor package are individually cut using a cutting device such as a so-called sawing machine, and then subjected to a process such as cleaning and drying, Separate them one by one on the stacking plate.

이러한 반도체 패키지(10)는 도 2에 도시된 바와 같이, 기판(11) 상에 반도체 칩이 실장된 상태에서 수지로 몰딩(12) 처리된 구성을 가지며, 또한 기판(11)의 하부에는 리드프레임 역할을 하는 솔더볼(BGA ; Ball Grid Array)(14)이 설치된다.As shown in FIG. 2, the semiconductor package 10 has a structure in which a semiconductor chip is mounted on a substrate 11 and molded by a resin 12, and a lead frame A ball grid array (BGA) 14 is provided.

한편, 상기와 같은 구성을 가지는 반도체 패키지(10)는 그 외관검사 즉, 비전 검사 등을 위하여 도 1 내지 도 3에 도시된 바와 같이, 적재 장치의 적재 플레이트(20)에 형성된 장착홈(21)에 낱개씩 장착된 상태로 이동된다. 장착홈(21)의 내부에는 진공패드(30)가 설치된다. 진공패드(30)는 반도체 패키지(10)의 솔더볼(14)이 장착홈(21)에 직접 닿는 것을 방지하고, 기판(10)이 장착홈(21)의 바닥에 접촉시 충격 등으로부터 보호하기 위해 설치된다.1 to 3, the semiconductor package 10 having the above-described structure is mounted on a mounting groove 21 formed in the mounting plate 20 of the mounting apparatus, As shown in Fig. A vacuum pad 30 is installed in the mounting groove 21. The vacuum pad 30 prevents the solder ball 14 of the semiconductor package 10 from directly touching the mounting groove 21 and prevents the substrate 10 from being damaged by contact with the bottom of the mounting groove 21 Respectively.

진공패드(30)는 상부면에는 진공홀(31)과 연결되는 인입홈(32)이 형성된다. 인입홈(32)이 주변테두리에는 벽부(33)가 형성된다. 이러한 진공패드(30)는 장착홈(21)의 내면에 밀착되도록 압입 결합되어 장착된다. 이러한 진공패드(20)의 벽부(33)에 반도체 패키지(10)가 안착된 상태에서 비전 검사를 하게 된다.The vacuum pad 30 has an inlet groove 32 connected to the vacuum hole 31 on the upper surface thereof. A wall portion 33 is formed on the peripheral edge of the lead-in groove 32. These vacuum pads 30 are press-fitted and attached so as to be in close contact with the inner surface of the mounting groove 21. Vision inspection is performed in a state where the semiconductor package 10 is placed on the wall portion 33 of the vacuum pad 20.

비전 검사를 통해 반도체 패키지(10)의 사이즈를 측정하여 올바른 치수로 소잉 공정이 이루어졌는지 판단하여, 불량품으로 판단된 경우 폐기처분하게 된다.The size of the semiconductor package 10 is measured through the vision inspection to determine whether the sowing process has been performed with the correct dimensions.

그런데, 종래에는 도 3에 도시된 바와 같이, 반도체 패키지(10)와 진공패드(30)의 모서리부분에서 서로 겹쳐지는 부분이 발생되고, 그 사이의 간격이 미세하므로 경계선을 정확하게 구분하지 못하여 반도체 패키지(10)를 인식하지 못하고, 진공패드(30)를 반도체 패키지로 인식하는 오류가 종종 발생하는 문제가 있다. 따라서 양품의 반도체 패키지가 불량품으로 판정되어 폐기되는 문제가 있었다.However, as shown in FIG. 3, portions overlapping each other are generated at the corner portions of the semiconductor package 10 and the vacuum pad 30, and the intervals between the semiconductor package 10 and the vacuum pad 30 are minute, There is a problem that an error that the vacuum pad 30 is recognized as a semiconductor package often occurs. Therefore, there has been a problem that the good semiconductor package is determined to be defective and discarded.

대한민국 등록특허 제10-0396982호Korean Patent No. 10-0396982

본 발명은 상기와 같은 점을 감안하여 창안된 것으로서, 비전 검사시 오류 발생을 방지할 수 있도록 구조가 개선된 반도체 패키지 지지용 진공 패드 및 이를 포함하는 적재 장치를 제공하는데 그 목적이 있다.SUMMARY OF THE INVENTION It is an object of the present invention to provide a vacuum pad for supporting a semiconductor package having improved structure to prevent errors in vision inspection, and a loading device including the vacuum pad.

상기 목적을 달성하기 위한 본 발명의 반도체 패키지 지지용 진공 패드는, 상면에 인입 형성된 인입홈의 테두리부분에 형성되어 반도체 패키지의 하단 테두리를 접촉 지지하는 벽부와, 상기 벽부의 모서리 부분에서 확장 형성되는 모서리 확장부를 가지는 패드 몸체; 및 상기 패드 몸체의 하면에서 돌출 형성되어 상기 패드 몸체가 안착되는 적재 플레이트의 장착홈에 형성된 결합홀에 끼워져 결합되는 결합플랜지;를 포함하는 것을 특징으로 한다.According to an aspect of the present invention, there is provided a vacuum pad for supporting a semiconductor package, including: a wall portion formed at a rim portion of a lead-in groove formed on an upper surface to contact and support a bottom edge of the semiconductor package; A pad body having a corner extension; And a coupling flange protruding from a lower surface of the pad body and fitted in a coupling hole formed in a mounting groove of the loading plate on which the pad body is mounted.

여기서, 상기 모서리 확장부는 상기 벽부의 외측테두리에서 연장되어 만나는 가상의 모서리 꼭짓점을 기준으로 양쪽 테두리 방향으로 대칭되게 이격된 지점에서부터 외측으로 확장 형성된 것이 바람직하다.Preferably, the edge extensions extend outward from symmetrically spaced apart points in the direction of both edges with respect to imaginary corner points extending from the outer edge of the wall.

또한, 상기 벽부와 상기 모서리 확장부의 표면은 동일한 명면 상에 위치하는 것이 좋다.It is also preferable that the wall portion and the surface of the edge expanding portion are located on the same surface.

또한, 상기 목적을 달성하기 위한 본 발명의 반도체 패키지 적재장치는, 상면에 인입 형성된 인입홈의 테두리부분에 형성되어 반도체 패키지의 하단 테두리를 접촉 지지하는 벽부와 상기 벽부의 모서리 부분에서 확장 형성되는 모서리 확장부를 가지는 패드 몸체 및, 상기 패드 몸체의 하면에서 돌출 형성되어 상기 패드 몸체가 안착되는 적재 플레이트의 장착홈에 형성된 결합홀에 끼워져 결합되는 결합플랜지를 포함하는 진공 패드; 및 상기 진공 패드가 장착되는 장착홈과 상기 장착홈의 모서리에서 확장된 확장홈을 가지는 적재 플레이트를 포함하는 것을 특징으로 한다.According to another aspect of the present invention, there is provided a semiconductor package loading apparatus including a wall formed on a rim of a lead-in groove formed on an upper surface of the semiconductor package and supporting a bottom edge of the semiconductor package, And a coupling flange protruding from a bottom surface of the pad body and fitted in and engaged with a coupling hole formed in a mounting groove of the loading plate on which the pad body is mounted. And a loading plate having a mounting groove on which the vacuum pad is mounted and an expansion groove extending from an edge of the mounting groove.

여기서, 상기 모서리 확장부는 상기 확장홈에 수용될 수 있도록 상기 확장홈 보다 작은 크기로 형성되는 것이 바람직하다.Here, the edge expanding portion may be formed to be smaller than the enlarging groove so as to be accommodated in the enlarging groove.

본 발명의 반도체 패키지 지지용 진공 패드 및 적재 장치에 따르면, 패드 몸체의 벽부의 모서리부분을 외측으로 확장되도록 형성한 모서리 확장부를 가짐으로써, 패드 몸체에 놓이는 반도체 패키지의 모서리부분과 겹치는 부분에서의 경계가 이격되어 쉽게 구분될 수 있다.According to the vacuum pad and the stacking apparatus for supporting the semiconductor package of the present invention, the edge portion of the wall portion of the pad body is formed so as to extend outward so that the edge of the pad portion overlapping the edge portion of the semiconductor package Can be easily separated from each other.

따라서 진공 패드에 안착된 반도체 패키지의 모서리를 촬영하여 사이즈를 측정하는 비전 검사시, 진공패드와 반도체 패키지의 경계선을 잘못 판단하여 측정값에 오류가 발생되는 것을 방지하여, 양품인 반도체 패키지가 불량으로 폐기처분되는 것을 방지할 수 있게 된다.Therefore, in the vision inspection for measuring the sizes of the semiconductor packages mounted on the vacuum pads, it is possible to prevent errors from occurring in the measured values by erroneously determining the boundary line between the vacuum pads and the semiconductor package, It is possible to prevent the waste disposal.

도 1은 종래의 반도체 패키지 적재 장치를 나타내 보인 평면도이다.
도 2는 도 1의 Ⅰ-Ⅰ선 단면도이다.
도 3은 도 1의 요부를 나타내 보인 확대도이다.
도 4는 본 발명의 실시예에 따른 반도체 패키지 적재 장치를 나타내 보인 평면도이다.
도 5는 도 4의 요부 확대도이다.
도 6은 도 5의 B 부분 확대도이다.
도 7은 도 5에 도시된 진공 패드의 정면도이다.
도 8은 도 5의 Ⅱ-Ⅱ선 단면도이다.
도 9는 도 8의 요부 확대도이다.
도 10은 도 8의 적재 플레이트의 장착홈을 설명하기 위해 발췌한 단면도이다.1 is a plan view showing a conventional semiconductor package loading apparatus.
2 is a sectional view taken along the line I-I in Fig.
3 is an enlarged view showing the main part of FIG.
4 is a plan view showing a semiconductor package loading apparatus according to an embodiment of the present invention.
5 is an enlarged view of the main part of Fig.
6 is an enlarged view of a portion B in Fig.
7 is a front view of the vacuum pad shown in Fig.
8 is a sectional view taken along the line II-II in Fig.
9 is an enlarged view of the main part of Fig.
10 is a cross-sectional view exaggerated for explaining a mounting groove of the mounting plate of Fig. 8;

이하 첨부된 도면을 참조하여 본 발명의 실시예에 따른 반도체 패키지 적재 장치를 자세하게 설명하기로 한다.Hereinafter, a semiconductor package loading apparatus according to an embodiment of the present invention will be described in detail with reference to the accompanying drawings.

도 4 내지 도 8을 참조하면, 본 발명의 실시예에 따른 반도체 패키지 적재 장치(100)는, 반도체 패키지(10)를 수용하기 위한 복수의 장착홈(110a)이 형성되는 적재 플레이트(110)와, 상기 장착홈(110a) 내부에 설치되는 진공패드(120)를 구비한다.4 to 8, a semiconductor package loading apparatus 100 according to an embodiment of the present invention includes a stacking plate 110 in which a plurality of mounting grooves 110a for accommodating a semiconductor package 10 are formed, And a vacuum pad 120 installed inside the mounting groove 110a.

상기 적재 플레이트(110)는 금속 재질로 형성되며, 판구조를 갖는다. 적재 플레이트(110)에는 복수의 장착홈(110a)이 소정 패턴으로 복수 형성되며, 이웃한 장착홈들(110a) 간에는 일정한 간격이 유지되도록 형성될 수 있다.The loading plate 110 is formed of a metal material and has a plate structure. A plurality of mounting grooves 110a may be formed in a predetermined pattern on the mounting plate 110 and may be formed to maintain a constant gap between adjacent mounting grooves 110a.

또한, 적재플레이트(110)는 상기 장착홈(110a)의 모서리부분에서 확장된 확장홈(110b)을 가진다.Further, the loading plate 110 has an extended groove 110b extending from a corner of the mounting groove 110a.

장착홈(110a)은 적재 플레이트(110)의 상부 표면으로부터 소정 깊이로 인입 형성되어 형성되는 바닥면(111)과 내측면(112)을 가진다. 바닥면(111)의 중앙부분에 관통 형성되는 관통홀(113)이 형성된다. 관통홀(113)에는 진공패드(120)의 결합플랜지(122)가 끼워져 결합된다. 즉, 관통홀(113)에 의해 형성된 관통홀 주변의 결합플랜지부(114)에 진공패드(120)의 결합플랜지(122)가 압입 결합되어 결합된다.The mounting groove 110a has a bottom surface 111 and an inner surface 112 which are formed by being drawn into the mounting plate 110 at a predetermined depth from the upper surface thereof. And a through hole 113 formed through the center of the bottom surface 111 is formed. And the coupling flange 122 of the vacuum pad 120 is fitted and coupled to the through hole 113. That is, the coupling flange 122 of the vacuum pad 120 is press-fitted and coupled to the coupling flange portion 114 around the through hole formed by the through hole 113.

내측면(112)에는 진공패드(120)의 벽부(123)를 포함하는 측면이 밀착되어 지지된다.The side surface including the wall portion 123 of the vacuum pad 120 is closely attached to the inner side surface 112.

여기서, 바람직하게는 도 9 및 도 10에 도시된 바와 같이, 내측면(112)은 장착홈(110a)의 입구측의 제1내측면(112a)과, 제1내측면(112a) 보다 내부쪽에 위치되는 제2내측면(112b)을 가진다. 제2내측면(112b)은 제1내측면(112a)보다 더 확장되어 간격 'C'만큼 이격되어 위치된다. 따라서, 진공패드(120)의 측면은 제2내측면(112b)에 접촉되어 지지되고, 벽부(123)는 제1내측면(112a)의 하부에 위치된다. 이러한 구성에 의하면, 벽부(123)의 두께(E)는 상기 간격(C)보다 크게 되므로, 벽부(123)의 상단 일부는 장착홈(110a)의 입구로 노출됨으로써, 반도체 패키지(10)가 벽부(123)의 상단에 안착될 수 있게 된다. 따라서, 반도체 패키지(10)의 집적도가 증가함께 따라서 솔더볼(40)과 반도체 패키지(10)의 외측면 사이의 테두리 간격(D)이 줄어들더라도, 벽부(123)의 두께(E)를 줄일 필요가 없게 되어 진공 패드(120)의 제조시 벽부(123)의 두께(E)를 줄여서 제조하는데 따른 어려움은 물론, 불량 발생을 방지할 수 있다. 이러한 구성에 의하면, 진공패드(120)의 테두리는 장착홈(110a)의 입구를 통해 노출되지 않게 되므로, 도 5 및 도 6과 같이, 비전검사시 진공패드(120)의 테두리가 노출되지 않으므로 반도체 패키지(10)의 테두리만을 정확하게 확인할 수 있게 되어 측정오류를 방지할 수 있게 된다. 9 and 10, the inner side surface 112 preferably has a first inner side surface 112a on the inlet side of the mounting groove 110a and a first inner side surface 112b on the inner side of the first inner side surface 112a, And has a second inner side surface 112b to be positioned. And the second inner side surface 112b is positioned apart from the first inner side surface 112a by a distance 'C'. Therefore, the side surface of the vacuum pad 120 is held in contact with the second inner side surface 112b, and the wall portion 123 is positioned under the first inner side surface 112a. The thickness E of the wall portion 123 is larger than the clearance C so that the top portion of the wall portion 123 is exposed at the entrance of the mounting groove 110a, (123). It is therefore necessary to reduce the thickness E of the wall portion 123 even if the degree of integration of the semiconductor package 10 increases and therefore the frame distance D between the solder ball 40 and the outer surface of the semiconductor package 10 is reduced It is possible to reduce the thickness E of the wall portion 123 during manufacture of the vacuum pad 120, thereby preventing the occurrence of defects as well as difficulties in manufacturing. Since the rim of the vacuum pad 120 is not exposed through the opening of the mounting groove 110a, the rim of the vacuum pad 120 is not exposed during the vision inspection as shown in Figs. 5 and 6, It is possible to accurately confirm only the rim of the package 10, thereby preventing measurement errors.

상기 진공패드(120)는 장착홈(110a)에 삽입되어 장착되는 패드 몸체(121)와, 패드 몸체(121)의 하단으로 연장되며 관통홀(113)을 통과하여 결합플랜지부(114)에 결합되는 결합플랜지(122)를 가진다.The vacuum pad 120 may include a pad body 121 inserted into the mounting groove 110a and extending to the lower end of the pad body 121 and passing through the through hole 113 to be coupled to the coupling flange 114 (Not shown).

패드 몸체(121)의 상면에는 인입홈(124)이 소정 깊이로 인입 형성된다. 인입홈(124)의 외측 테두리에는 벽부(123)가 소정 두께로 형성 된다.On the upper surface of the pad body 121, a lead-in groove 124 is formed at a predetermined depth. A wall portion 123 is formed on the outer edge of the lead-in groove 124 to a predetermined thickness.

또한, 진공 패드(120)는 벽부(123)의 모서리부분에서 외측으로 확장된 모서리 확장부(125)를 더 구비한다. 모서리 확장부(125)는 벽부(123)의 네 모서리 부분에서 벽부(123)의 상면과 동일한 높이로 확장 형성된다. 바람직하게는, 모서리 확장부(125)는 벽부(123)의 가상의 모서리 꼭짓점(P)에서 양쪽 변으로 소정 거리 이격된 지점에서부터 확장 형성되는 것이 좋다.In addition, the vacuum pad 120 further includes a corner extension 125 that extends outward at the edge of the wall 123. The corner extension portion 125 is formed at the four corners of the wall portion 123 at the same height as the top surface of the wall portion 123. Preferably, the edge expanding portion 125 is formed to extend from a virtual corner corner point P of the wall portion 123 at a predetermined distance from both sides.

따라서 상기 구성의 진공 패드(120)를 장착홈(110a)에 장착하면, 패드 몸체(121)는 장착홈(110a) 내부에 안착되고, 모서리 확장부(125)는 확장홈(110b)에 수용된다.Therefore, when the vacuum pad 120 having the above configuration is mounted in the mounting groove 110a, the pad body 121 is seated in the mounting groove 110a and the edge enlarging portion 125 is accommodated in the extending groove 110b .

상기와 같이 진공 패드(120)를 장착홈(110a)에 장착한 상태에서, 진공 패드(120)에 반도체 패키지(10)를 올려놓으면, 도 8에 도시된 바와 같이, 벽부(123)에 반도체 패키지(10)의 하면 테두리 부분이 접촉되어 지지된다.8, when the semiconductor package 10 is placed on the vacuum pad 120 with the vacuum pad 120 mounted on the mounting groove 110a as described above, the semiconductor package 10 is mounted on the wall portion 123, The bottom edge portion of the bottom plate 10 is contacted and supported.

반도체 패키지(10)가 진공 패드(120) 위에 장착되면, 도 6에 도시된 바와 같이, 반도체 패키지(10)의 모서리 부분의 경계와, 진공 패드(120)의 모서리 확장부(125) 사이의 경계는 다른 부분의 경계선들 보다 충분한 거리로 이격된다.When the semiconductor package 10 is mounted on the vacuum pad 120, the boundary between the edge portion of the semiconductor package 10 and the edge extension 125 of the vacuum pad 120, as shown in FIG. 6, Are spaced a sufficient distance from the boundaries of the other portions.

따라서 반도체 패키지(10)를 진공 패드(120)에 안착한 상태에서, 카메라 등을 이용하여 반도체 패키지(10)의 모서리부분에 대한 사이즈를 측정하는 소위 비전 검사를 할 때, 종래와 같이 진공 패드(120)의 경계를 반도체 패키지(10)의 경계로 잘못 인식하는 오류를 근본적으로 방지하여 정확하게 측정을 할 수 있게 된다.When the semiconductor package 10 is mounted on the vacuum pad 120 and a vision inspection is performed to measure a size of a corner portion of the semiconductor package 10 using a camera or the like, Can be fundamentally prevented from being erroneously recognized as the boundary of the semiconductor package 10, so that accurate measurement can be performed.

즉, 진공 패드(120)에 모서리 확장부(125)를 형성함으로써, 반도체 패키지(10)의 모서리 부분과 진공 패드(120)의 모서리 부분 쪽의 모서리 확장부(125) 사이의 경계가 명확하게 구분됨은 물론, 충분히 이격되어 있기 때문에 종래와 같은 측정오류를 방지할 수 있다.That is, by forming the edge extension portion 125 in the vacuum pad 120, the boundary between the corner portion of the semiconductor package 10 and the edge extension portion 125 of the edge portion of the vacuum pad 120 is clearly distinguished And, of course, is sufficiently spaced apart, so that measurement errors as in the prior art can be prevented.

특히, 진공 패드(120)의 테두리 경계가 장착홈(110a)의 내부에 가려져서 외부로 노출되지 않게 되고, 모서리 확장부(125) 부분에서만 외부로 노출되므로 반도체 패키지(10)와의 경계가 보다 명확하게 구분될 수 있게 된다.Particularly, since the edge of the vacuum pad 120 is covered with the inside of the mounting groove 110a and is not exposed to the outside, only the portion of the edge extension 125 is exposed to the outside, so that the boundary with the semiconductor package 10 is more clearly .

이상, 본 발명을 본 발명의 원리를 예시하기 위한 바람직한 실시예와 관련하여 도시하고 설명하였으나, 본 발명은 그와 같이 도시되고 설명된 그대로의 구성 및 작용으로 한정되는 것이 아니다. 오히려 첨부된 특허청구범위의 사상 및 범위를 일탈함이 없이 본 발명에 대한 다수의 변경 및 수정이 가능함을 당업자들은 잘 이해할 수 있을 것이다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed exemplary embodiments. Those skilled in the art will readily appreciate that many modifications and variations of the present invention are possible without departing from the spirit and scope of the appended claims.

10..반도체 패키지 100..반도체 패키지 적재 장치
110..적재 플레이트 120..진공 패드
121..,패드 몸체 122..결합플랜지부
123..벽부 125..모서리 확장부10. Semiconductor package 100. Semiconductor package stacking apparatus
110 .. loading plate 120 .. vacuum pad
121, a pad body 122,
123 .. wall portion 125 .. edge extension

Claims (5)

상면에 인입 형성된 인입홈의 테두리부분에 형성되어 반도체 패키지의 하단 테두리를 접촉 지지하는 벽부와, 상기 벽부의 모서리 부분에서 확장 형성되는 모서리 확장부를 가지는 패드 몸체; 및
상기 패드 몸체의 하면에서 돌출 형성되어 상기 패드 몸체가 안착되는 적재 플레이트의 장착홈에 형성된 결합홀에 끼워져 결합되는 결합플랜지;를 포함하는 것을 특징으로 하는 반도체 패키지 지지용 진공 패드.A pad body formed on a rim of the lead-in groove formed on the upper surface to have a wall portion contacting and supporting the lower edge of the semiconductor package, and a corner expanding portion extending from the edge portion of the wall portion; And
And a coupling flange protruding from a lower surface of the pad body and fitted in a coupling hole formed in a mounting groove of the mounting plate on which the pad body is mounted. 제1항에 있어서,
상기 모서리 확장부는 상기 벽부의 외측테두리에서 연장되어 만나는 가상의 모서리 꼭짓점을 기준으로 양쪽 테두리 방향으로 대칭되게 이격된 지점에서부터 외측으로 확장 형성된 것을 특징으로 하는 반도체 패키지 지지용 진공 패드.The method according to claim 1,
Wherein the edge expanding portion is extended outward from a point symmetrically spaced apart in the direction of both edges with respect to an imaginary corner point extending from the outer edge of the wall portion. 제2항에 있어서,
상기 벽부와 상기 모서리 확장부의 표면은 동일한 명면 상에 위치하는 것을 특징으로 하는 반도체 패키지 지지용 진공 패드.3. The method of claim 2,
Wherein the wall portion and the surface of the edge extension are located on the same surface. 제1항 내지 제3항 중 어느 한 항의 진공 패드; 및
상기 진공 패드가 장착되는 장착홈과, 상기 장착홈의 모서리에서 확장된 확장홈을 가지는 적재 플레이트;를 포함하는 것을 특징으로 하는 반도체 패키지의 적재 장치.A vacuum pad according to any one of claims 1 to 3; And
And a mounting plate having a mounting groove on which the vacuum pad is mounted and an expansion groove extending from an edge of the mounting groove. 상기 모서리 확장부는 상기 확장홈에 수용될 수 있도록 상기 확장홈보다 작은 크기로 형성되는 것을 특징으로 하는 반도체 패키지 지지용 진공 패드.

Wherein the edge extension is formed to be smaller than the extension groove so as to be accommodated in the extension groove.

KR1020160177978A 2016-12-23 2016-12-23 A pad for supporting semiconductor package and mounting apparatus having the same KR20180074170A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160177978A KR20180074170A (en) 2016-12-23 2016-12-23 A pad for supporting semiconductor package and mounting apparatus having the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160177978A KR20180074170A (en) 2016-12-23 2016-12-23 A pad for supporting semiconductor package and mounting apparatus having the same

Publications (1)

Publication Number Publication Date
KR20180074170A true KR20180074170A (en) 2018-07-03

Family

ID=62918416

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160177978A KR20180074170A (en) 2016-12-23 2016-12-23 A pad for supporting semiconductor package and mounting apparatus having the same

Country Status (1)

Country Link
KR (1) KR20180074170A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112074138A (en) * 2020-08-17 2020-12-11 容泰半导体(江苏)有限公司 Semiconductor package outer body structure
KR102257072B1 (en) * 2020-01-31 2021-05-27 주식회사 포스텔 Processing method of stack board and stack board for semiconductor package settling
KR20240009549A (en) 2022-07-13 2024-01-23 에이원테크놀로지(주) A vacuum pad for supporting a semiconductor package and a loading plate to which the vacuum pad is coupled

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102257072B1 (en) * 2020-01-31 2021-05-27 주식회사 포스텔 Processing method of stack board and stack board for semiconductor package settling
CN112074138A (en) * 2020-08-17 2020-12-11 容泰半导体(江苏)有限公司 Semiconductor package outer body structure
KR20240009549A (en) 2022-07-13 2024-01-23 에이원테크놀로지(주) A vacuum pad for supporting a semiconductor package and a loading plate to which the vacuum pad is coupled

Similar Documents

Publication Publication Date Title
US7213447B2 (en) Method and apparatus for detecting topographical features of microelectronic substrates
US11961749B2 (en) Wafer detection device and wafer detection method using the same
JP2004165543A (en) Wafer processing apparatus with wafer mapping function
KR20180074170A (en) A pad for supporting semiconductor package and mounting apparatus having the same
TW454231B (en) Semiconductor device
KR20150109388A (en) Method for manufacturing semiconductor device
JP3414967B2 (en) Bump inspection method
KR20040010225A (en) Method and apparatus for quantitative quality inspection of substrate such as wafer
US11355659B2 (en) Chip package and manufacturing method thereof
KR101812192B1 (en) An apparatus for mounting semiconductor package
JP4481597B2 (en) Blade spacing measurement method
CN111106025B (en) Edge defect inspection method
US20080303177A1 (en) Bonding pad structure
US6818986B2 (en) Semiconductor device and method of inspecting the same
KR102724319B1 (en) A vacuum pad for supporting a semiconductor package and a loading plate to which the vacuum pad is coupled
CN106601639B (en) Non-sticking detection test method and substrate and pressing plate used by same
JPH1187452A (en) Inspection apparatus and method of inspecting positional deviation
KR100588240B1 (en) Apparatus and Method for Aligning The Wafer on Horizontal
KR200465352Y1 (en) Semiconductor chip pick-up apparatus for die bonder
JP3312395B2 (en) Inspection method of wire bonding
KR0124552Y1 (en) Wafer ring tester
JPH04177851A (en) Device for inspecting wafer appearance
US11037842B2 (en) Semiconductor device with inspection patterns
TWM523961U (en) Mis-placed chip sensing module of die testing machine
KR20010068234A (en) Method For Distinguishably Detecting Chip Out And Encapsulant Over Flow Of Semiconductor Package

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application