KR101042912B1 - Stack board for stack of semiconductor device package - Google Patents

Stack board for stack of semiconductor device package Download PDF

Info

Publication number
KR101042912B1
KR101042912B1 KR1020090127658A KR20090127658A KR101042912B1 KR 101042912 B1 KR101042912 B1 KR 101042912B1 KR 1020090127658 A KR1020090127658 A KR 1020090127658A KR 20090127658 A KR20090127658 A KR 20090127658A KR 101042912 B1 KR101042912 B1 KR 101042912B1
Authority
KR
South Korea
Prior art keywords
semiconductor device
stack
plate
device package
pusher
Prior art date
Application number
KR1020090127658A
Other languages
Korean (ko)
Inventor
이왕기
Original Assignee
주식회사 대성엔지니어링
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 대성엔지니어링 filed Critical 주식회사 대성엔지니어링
Priority to KR1020090127658A priority Critical patent/KR101042912B1/en
Application granted granted Critical
Publication of KR101042912B1 publication Critical patent/KR101042912B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/32—Holders for supporting the complete device in operation, i.e. detachable fixtures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/074—Stacked arrangements of non-apertured devices

Abstract

PURPOSE: A stack board for stacking a semiconductor device package is provided to firmly attach a lower layer semiconductor device package and an upper layer semiconductor device package using a compressive plate. CONSTITUTION: A stacking plate(100) includes a hollow package stack pocket(130). A compressive plate(200) includes a pusher(230) which is inserted into the package stack pocket of the stacking plate. A stacking part(125) is formed at the lower end part of an inclined guide side(123). A lower layer semiconductor device package(10) and an upper layer semiconductor device package(20) are successively loaded along the vertical loading side of the stacking part.

Description

반도체소자 패키지 스택용 스택 보드{STACK BOARD FOR STACK OF SEMICONDUCTOR DEVICE PACKAGE}Stack board for semiconductor device package stack {STACK BOARD FOR STACK OF SEMICONDUCTOR DEVICE PACKAGE}

본 발명은 압착 플레이트를 사용해 적층 플레이트의 패키지 스택 포켓의 하층 반도체소자 패키지의 상부에 적층된 상층 반도체소자 패키지를 눌러 압착해 하층 및 상층 반도체소자 패키지 간의 접촉부(B)가 들뜨지 않고 견고하게 일정높이로 접착되도록 하는 반도체소자 패키지 스택용 스택 보드에 관한 것이다.According to the present invention, by pressing the upper layer semiconductor device package stacked on the upper portion of the lower layer semiconductor device package of the package stack pocket of the laminated plate by pressing the plate, the contact portion B between the lower layer and the upper layer semiconductor device package is firmly fixed without being lifted. It relates to a stack board for a semiconductor device package stack to be bonded.

일반적으로 하이엔드 프로세서 기술들의 요구가 높아져 높은 집적도와 성능의 반도체가 요구됨에 따라 기존의 단일 반도체소자 패키지(Single Die Package)로는 이러한 요구를 따라갈 수 없어, 최근에는 반도체소자 패키지 스택(Package Stacking) 방법이 널리 사용되며 이미 완성된 두 개 이상의 반도체소자 패키지를 쌓아올리는 PoP(Package on Package) 접근 방법이 개발되어 활용하게 됨에 따라 반도체소자 패키지 스택(Stack) 공정에서 하층 반도체소자 패키지 상부면의 접속단자(이하에서는, '풋프린트(foot print)'라 함)와 하층 반도체소자 패키지의 위에 적층되는 상층 반도체소자 패키지의 하부면의 접속단자(이하에서는, '솔더볼'이라 함) 지점 간의 접촉부가 정확히 일치하는 것이 중요한 사안이 되었다.In general, as the demand for high-end processor technologies is increased and a semiconductor with high integration and performance is required, the conventional single die package cannot meet such a requirement. As a widely used and developed package on package (PoP) approach to stacking two or more completed semiconductor device packages has been developed and utilized, the connection terminal of the upper surface of the lower semiconductor device package stack process in the semiconductor device package stacking process ( In the following description, a contact portion between a connection point (hereinafter, referred to as a solder ball) on a lower surface of an upper layer semiconductor device package stacked on the lower layer device package and a lower layer semiconductor device package is exactly matched. It became an important issue.

도 1은 종래 기술에 따른 스택 보드의 패키지 스택 포켓에서 하층 및 상층 반도체소자 패키지가 어긋나게 접착 스택되는 문제점을 설명하기 위해 일부분을 확대하여 도시한 개략적인 단면도이다. 1 is an enlarged schematic cross-sectional view illustrating a problem in which a lower layer and an upper layer semiconductor device package are alternately stacked in a package stack pocket of a stack board according to the related art.

도 1에 도시된 바와 같이, 종래 기술에 따른 스택 보드('스택 보트'라고도 칭해짐)(1)는 패키지 스택 포켓(2)의 받침턱(3)에 하층 반도체소자 패키지(6)가 로딩 안착된다. 이때, 상층 반도체소자 패키지(7) 하부면의 솔더볼은 별도의 플럭스실(Fluxing Station)(도시 안함)에서 솔더볼 접촉부의 절반이 접착성 융제로 균일하게 도포된 상태이다. As shown in FIG. 1, a stack board (also referred to as a 'stack boat') 1 according to the related art 1 has a lower semiconductor device package 6 loaded thereon on a support 3 of a package stack pocket 2. do. At this time, the solder ball of the lower surface of the upper semiconductor device package 7 is in a state in which a half of the solder ball contact portion is uniformly coated with an adhesive flux in a separate fluxing station (not shown).

상기 접착성 융제로 도포 처리된 상층 반도체소자 패키지(7)는 상기 하층 반도체소자 패키지(6)의 위로 로딩 적층된다. 상기와 같이 스택 보드(1)의 모든 패키지 스택 포켓(2)에 반도체소자 패키지가 하층 및 상층으로 또는 세 개 층(Layer) 이상으로 순차적으로 적층이 완료한다.The upper semiconductor device package 7 coated with the adhesive flux is loaded and stacked on the lower semiconductor device package 6. As described above, the semiconductor device package is sequentially stacked on the lower and upper layers or in three or more layers in all the package stack pockets 2 of the stack board 1.

그 후, 모든 반도체소자 패키지가 로딩 적층된 상태의 스택 보드(1)를 별도의 열압착본딩(thermocompression bonding) 방식의 강제 공기 대류 오븐(도시 안함)에 넣어 고온의 공기 대류를 통해 상층 반도체소자 패키지(7) 솔더볼에 도포된 접착성 융제가 녹아내릴 때의 표면장력과 상층 반도체소자 패키지(7) 자체의 무게에 의해 하층 반도체소자 패키지(6) 상부면의 풋프린트에 상층 반도체소자 패키지(7) 솔더볼이 접촉된 상태에서 하층 및 상층 반도체소자 패키지(6, 7) 간의 접촉부(B)의 솔더링 접착이 이루어진다.Thereafter, the stack board 1 having all the semiconductor device packages loaded and stacked is placed in a separate thermocompression bonding forced air convection oven (not shown), and the upper layer semiconductor device package is formed through high temperature air convection. (7) The upper semiconductor device package (7) in the footprint of the upper surface of the lower semiconductor device package (6) by the surface tension when the adhesive flux applied to the solder ball melts and the weight of the upper semiconductor device package (7) itself. In the state where the solder balls are in contact, soldering adhesion of the contact portion B between the lower and upper semiconductor device packages 6 and 7 is performed.

그러나, 상기와 같은 종래 기술에 따른 스택 보드(1)는 반도체소자 패키지가 점차 얇아지고 소형화되는 추세에 따라 상층 반도체소자 패키지(7) 자체의 무게에 의한 하방으로의 압력으로 하층 및 상층 반도체소자 패키지(6, 7) 간의 접촉부(B)를 일관되게 수평으로 유지하기가 어려워 접촉부(B)가 어긋나게 접착 스택되는 문제점이 있다.However, in the stack board 1 according to the related art as described above, as the semiconductor device package becomes thinner and smaller in size, the lower and upper semiconductor device packages are pressed downward by the weight of the upper semiconductor device package 7 itself. It is difficult to keep the contact portion B between (6, 7) consistently horizontal, and there is a problem in that the contact portion B is adhesively stacked off.

즉, 하층 및 상층 반도체소자 패키지(6, 7) 간의 접촉부(B)는 하층 반도체소자 패키지(6) 위에 상층 반도체소자 패키지(7)를 로딩 적층하는 단계에서 상층 반도체소자 패키지(7)의 솔더볼 자체의 불량 또는 솔더볼에 도포된 접착성 융제의 도포 불량에 따라 접촉부(B)가 들떠 수평을 이루지 못하거나, 모든 반도체소자 패키지가 로딩 적층된 상태의 스택 보드(1)를 별도의 강제 공기 대류 오븐(도시 안함)에 넣는 과정에서의 충격으로 하층 및 상층 반도체소자 패키지(6, 7) 간의 접촉부(B)가 들떠 어긋난 상태에서 솔더링 접착이 이루어지는 문제점이 있다.That is, the contact portion B between the lower and upper semiconductor device packages 6 and 7 is the solder ball itself of the upper semiconductor device package 7 in the step of loading and stacking the upper semiconductor device package 7 on the lower semiconductor device package 6. Due to poor adhesion or poor application of the adhesive flux applied to the solder ball, the contact part B is not leveled or the stack board 1 with all the semiconductor device packages loaded and stacked is separated into a forced air convection oven ( (Not shown), there is a problem in that soldering adhesion is performed in a state where the contact portion B between the lower and upper semiconductor device packages 6 and 7 is displaced due to an impact during the process.

또한, 별도의 강제 공기 대류 오븐(도시 안함)에서 고온의 공기 대류를 통해 상층 반도체소자 패키지(7) 솔더볼에 도포된 접착성 융제가 녹아내릴 때의 표면장력을 일정하게 조절하기가 어렵기 때문에 접촉부(B)의 솔더링 접착면의 신뢰성이 떨어지고 스택형 반도체소자 패키지의 높이를 일정한 높이로 유지 조절하기 어려운 문제점이 있다.In addition, the contact portion because it is difficult to constantly adjust the surface tension when the adhesive flux applied to the solder ball of the upper semiconductor device package 7 through the hot air convection in a separate forced air convection oven (not shown) The reliability of the soldering adhesive surface of (B) is low and there is a problem that it is difficult to maintain and adjust the height of the stack-type semiconductor device package to a constant height.

본 발명은 상술한 종래의 문제점을 극복하기 위한 것으로서, 본 발명의 목적은 압착 플레이트를 사용해 적층 플레이트의 패키지 스택 포켓의 하층 반도체소자 패키지의 상부에 적층된 상층 반도체소자 패키지를 눌러 압착해 하층 및 상층 반도체소자 패키지 간의 접촉부(B)가 들뜨지 않고 견고하게 일정높이로 접착되도록 함으로써, 높은 정밀도를 가지고 스택형 반도체소자 패키지가 형성될 수 있도록 최적화된 구조를 가진 반도체소자 패키지 스택용 스택 보드를 제공하는 데 있다.The present invention is to overcome the above-mentioned conventional problems, an object of the present invention by pressing the upper layer semiconductor device package laminated on the upper layer of the lower layer semiconductor device package of the package stack pocket of the laminated plate by using the pressing plate, the lower layer and the upper layer To provide a stack board for a semiconductor device package stack having a structure optimized to form a stacked semiconductor device package with high precision by making the contact portion (B) between the semiconductor device package firmly bonded to a certain height without lifting up have.

본 발명의 이러한 목적은 장방형의 테두리(110)의 내측을 일정 간격으로 구획하고 서로 대향되는 가이드면(123)이 하방으로 갈수록 좁아지도록 경사진 수개의 구획벽(120)에 의해 상광하협 형상으로 구획 형성되며, 상기 가이드면(123)의 하부 선단에는 일정높이(D)의 수직 안착면(126)과 받침턱(127)을 갖는 적층부(125)가 형성되어 하층 및 상층 반도체소자 패키지(10, 20)가 순차 로딩 적층되도록 하는 복수개의 중공의 패키지 스택 포켓(130)을 갖는 적층 플레이트(100)와; 상기 적층 플레이트(100) 상면에 올려져 결합 가능하도록 대응되는 형상으로 형성되며, 상기 적층 플레이트(100)의 각각의 패키지 스택 포켓(130)의 적층부(125)에 적층된 하층 및 상층 반도체소자 패키지(10, 20) 간의 접촉부(B)가 들뜨지 않고 견고하게 접착되도록 상기 패키지 스택 포켓(130)에 삽입되어 상층 반도체소자 패키지(20)의 상부면을 눌러 압착하는 하방으로 돌출 형성된 복수개의 푸셔(230)를 갖는 압착 플레이트(200)를 포함하는 본 발명에 따른 반도체소자 패키지 스택용 스택 보드에 의하여 달성된다.This object of the present invention partitions the inside of the rectangular rim 110 at regular intervals and is partitioned into an upper and lower strait shape by several partition walls 120 inclined so that guide surfaces 123 facing each other become narrower downward. The lower portion of the guide surface 123 is formed with a stacked portion 125 having a vertical mounting surface 126 and a support jaw 127 of a predetermined height D, so that the lower and upper semiconductor device packages 10, A lamination plate (100) having a plurality of hollow package stack pockets (130) for sequential loading lamination (20); Lower and upper semiconductor device packages formed on the upper surface of the lamination plate 100 and formed in a corresponding shape so as to be coupled to each other, and laminated on the lamination part 125 of each package stack pocket 130 of the lamination plate 100. The plurality of pushers 230 are inserted into the package stack pocket 130 so as to be firmly adhered to the package stack pocket 130 so as not to be lifted, and protrude downward to press and press the upper surface of the upper semiconductor device package 20. It is achieved by a stack board for a semiconductor device package stack according to the present invention comprising a pressing plate 200 having a).

상술한 바와 같이, 본 발명에 따른 반도체소자 패키지 스택용 스택 보드는 압착 플레이트를 사용해 적층 플레이트의 패키지 스택 포켓의 하층 반도체소자 패키지의 상부에 적층된 상층 반도체소자 패키지를 수평으로 유지한 상태에서 눌러 압착해 하층 및 상층 반도체소자 패키지 간의 접촉부가 들뜨지 않고 견고하게 일정높이로 접착되도록 함으로써, 높은 정밀도를 가지고 스택형 반도체소자 패키지가 형성될 수 있도록 최적화되어 스택형 반도체소자 패키지의 수율이 향상되고 폐기되어지는 스택형 반도체소자 패키지를 줄임으로써 생산가를 절감할 수 있는 효과가 있다.As described above, the stack board for stacking the semiconductor device package according to the present invention is pressed by pressing the upper layer semiconductor device package stacked on the upper portion of the lower layer semiconductor device package in the package stack pocket of the lamination plate using a crimp plate. By making the contact portion between the lower layer and the upper layer semiconductor device package firmly and firmly fixed to a certain height, the stack type semiconductor device package is optimized to be formed with high precision and the yield of the stacked semiconductor device package is improved and discarded. By reducing the stack type semiconductor device package, it is possible to reduce the production cost.

또한, 본 발명에 따른 반도체소자 패키지 스택용 스택 보드는 모든 패키지 스택 포켓에 반도체소자 패키지가 적층된 적층 플레이트 위에 압착 플레이트를 결합하더라도 각각의 패키지 스택 포켓의 상하방으로 통공된 중공 구조에 의해 강제 공기 대류 오븐 내부에서 고온의 가열된 공기가 원활하게 대류 순환되고 동시에 하층 및 상층 반도체소자 패키지 간의 접촉부가 들뜨지 않고 견고하게 눌림 압착되어 상층 반도체소자 패키지(7) 솔더볼에 도포된 접착성 융제가 녹아내릴 때의 표면장력이 고르게 접촉부에 전달되면서 솔더링 접착되기 때문에 스택형 반도체소자 패키지의 수율이 향상되는 효과가 있다.In addition, the stack board for stacking a semiconductor device package according to the present invention is forced air by a hollow structure through the top and bottom of each package stack pocket, even if the pressing plate is bonded to the laminated plate in which the semiconductor device package is stacked in all the package stack pocket When hot heated air is smoothly convection circulated inside the convection oven and at the same time, the contact between the lower and upper semiconductor device packages is firmly pressed and pressed, and the adhesive flux applied to the upper semiconductor device package 7 solder balls melts. Since the surface tension of the solder is evenly transferred to the contact portion, there is an effect that the yield of the stack-type semiconductor device package is improved.

이하, 본 발명의 바람직한 일실시 예에 따른 반도체소자 패키지 스택용 스택 보드를 첨부한 도면을 참조하여 상세히 설명한다.Hereinafter, a stack board for a semiconductor device package stack according to an exemplary embodiment of the present invention will be described in detail with reference to the accompanying drawings.

도 2 내지 도 5b를 참조하면, 본 발명의 일실시 예에 따른 반도체소자 패키지 스택용 스택 보드가 도시되어 있다.2 to 5B, a stack board for stacking a semiconductor device package according to an embodiment of the present invention is illustrated.

도 2는 본 발명의 일실시 예에 따른 반도체소자 패키지 스택용 스택 보드를 분해하여 도시한 분해 사시도, 도 3은 본 발명의 일실시 예에 따른 반도체소자 패키지 스택용 스택 보드의 적층 플레이트에 하층 및 상층 반도체소자 패키지가 로딩되는 상태를 도시한 단면도이고, 도 4는 본 발명의 일실시 예에 따른 반도체소자 패키지 스택용 스택 보드의 적층 플레이트에 압착 플레이트가 결합되는 상태를 도시한 단면도이다.2 is an exploded perspective view showing an exploded stack board for a semiconductor device package stack according to an embodiment of the present invention, and FIG. 3 is a lower layer and a laminated plate of the stack board for a semiconductor device package stack according to an embodiment of the present invention. 4 is a cross-sectional view illustrating a state in which an upper semiconductor device package is loaded, and FIG. 4 is a cross-sectional view illustrating a pressing plate coupled to a laminated plate of a stack board for stacking a semiconductor device package according to an embodiment of the present invention.

도 2의 상층 반도체소자 패키지는 상층 반도체소자 패키지(20) 하부면의 솔더볼(13)을 표시하기 위해 뒤집힌 상태로 도시되었다.The upper semiconductor device package of FIG. 2 is shown in an inverted state to display the solder balls 13 on the lower surface of the upper semiconductor device package 20.

도 2 내지 도 4에 도시한 바와 같이, 본 발명의 일실시 예에 따른 반도체소자 패키지 스택용 스택 보드는 하층 및 상층 반도체소자 패키지(10, 20)가 순차 로딩 적층되도록 하는 복수개의 중공의 패키지 스택 포켓(130)을 갖는 적층 플레이트(100)와, 상기 적층 플레이트(100) 상면에 올려져 결합 가능하도록 대응되는 형상으로 형성되며, 상기 적층 플레이트(100)의 각각의 패키지 스택 포켓(130)에 삽입되어 상층 반도체소자 패키지(20)의 상부면을 눌러 압착하는 하방으로 돌출 형성된 복수개의 푸셔(230)를 갖는 압착 플레이트(200)를 포함한다.As shown in FIGS. 2 to 4, a stack board for stacking a semiconductor device package according to an embodiment of the present invention includes a plurality of hollow package stacks in which lower and upper stacks of semiconductor device packages 10 and 20 are sequentially loaded and stacked. The stacking plate 100 having a pocket 130 and the stack plate 100 are formed in a corresponding shape so as to be coupled to the upper surface of the stacking plate 100 and inserted into respective package stack pockets 130 of the stacking plate 100. And a pressing plate 200 having a plurality of pushers 230 protruding downward to press and press the upper surface of the upper semiconductor device package 20.

즉, 본 발명의 일실시 예에 따른 반도체소자 패키지 스택용 스택 보드는 스택형 반도체소자 패키지 제조설비에서 복수개의 중공의 패키지 스택 포켓(130)의 각각에 두 개 이상의 하층 및 상층 반도체소자 패키지(10, 20)가 로딩되어 상하로 적층되어 솔더링 접착되도록 한다.That is, the stack board for stacking a semiconductor device package according to an embodiment of the present invention includes at least two lower and upper semiconductor device packages 10 in each of the plurality of hollow package stack pockets 130 in a stack type semiconductor device package manufacturing facility. , 20) is loaded and stacked up and down to solder bonding.

상기 적층 플레이트(100)의 패키지 스택 포켓(130)은 장방형의 테두리(110)의 내측을 일정 간격으로 구획하고 서로 대향되는 가이드면(123)이 하방으로 갈수록 좁아지도록 경사진 수개의 구획벽(120)에 의해 상광하협 형상으로 구획 형성된다. The package stack pocket 130 of the laminated plate 100 partitions the inside of the rectangular rim 110 at regular intervals and has several partition walls 120 that are inclined such that the guide surfaces 123 facing each other become narrower downward. The partition is formed into a light-lower narrowing shape by ().

그리고, 상기 경사진 가이드면(123)의 하부 선단에는 일정높이(D)의 수직 안착면(126)과 받침턱(127)을 갖는 적층부(125)가 형성되어 하층 및 상층 반도체소자 패키지(10, 20)가 수직 안착면(126)을 따라 순차 로딩된다. 즉, 상기 받침턱(127)에 먼저 안착된 하층 반도체소자 패키지(Bottom Device Package)(10) 위에 상층 반도체소자 패키지(20)가 경사진 가이드면(123)에 의해 가이드되어 수직 안착면(126)을 따라 수평으로 적층된다. In addition, a stack 125 having a vertical seating surface 126 and a support jaw 127 having a predetermined height D is formed at a lower end of the inclined guide surface 123 to form the lower and upper semiconductor device packages 10. , 20 are sequentially loaded along the vertical seating surface 126. That is, the upper semiconductor device package 20 is guided by the inclined guide surface 123 on the lower semiconductor device package 10, which is first seated on the base 127, and thus the vertical seating surface 126. Are stacked horizontally along.

한편, 상기 수직 안착면(126) 간의 폭은 상기 하층 및 상층 반도체소자 패키지(10, 20)가 유동되지 않고 수평이 유지되게 안착되도록 하층 및 상층 반도체소자 패키지(10, 20)의 폭에 대응되는 길이를 갖는다.Meanwhile, the width between the vertical mounting surfaces 126 corresponds to the widths of the lower and upper semiconductor device packages 10 and 20 so that the lower and upper semiconductor device packages 10 and 20 may be mounted horizontally without being flown. Has a length.

상기 적층 플레이트(100)의 적층부(125)의 안착면(126)은 상기 하층 및 상층 반도체소자 패키지(10, 20)의 두께에 대응되는 일정높이(D)를 갖는다.The mounting surface 126 of the laminate 125 of the laminate plate 100 has a predetermined height D corresponding to the thicknesses of the lower and upper semiconductor device packages 10 and 20.

이때, 상기 상층 반도체소자 패키지(20) 하부면의 솔더볼(13)은 별도의 플럭스실(도시 안함)에서 솔더볼 접촉부의 절반이 접착성 융제로 균일하게 도포된 상태이고, 상기 솔더볼(13)과 접촉되는 하층 반도체소자 패키지(20)의 대응되는 위치에는 풋프린트(접속단자, 인쇄회로)(23)가 노출된 상태이다.In this case, the solder ball 13 of the lower surface of the upper semiconductor device package 20 is in a state in which half of the solder ball contact portion is uniformly coated with an adhesive flux in a separate flux chamber (not shown), and is in contact with the solder ball 13. A footprint (connection terminal, printed circuit) 23 is exposed at a corresponding position of the lower semiconductor device package 20.

상기 압착 플레이트(200)의 푸셔(230)는 상기 적층 플레이트(100)의 각각의 패키지 스택 포켓(130)의 적층부(125)에 적층된 하층 및 상층 반도체소자 패키지(10, 20) 간의 접촉부(B)가 들뜨지 않고 견고하게 접착되도록 상기 패키지 스택 포켓(130)에 삽입되어 상층 반도체소자 패키지(20)의 상부면을 눌러 압착 지지한다. The pusher 230 of the crimping plate 200 is a contact portion between the lower and upper semiconductor device packages 10 and 20 stacked on the stack 125 of each package stack pocket 130 of the stack plate 100. B) is inserted into the package stack pocket 130 so as to be firmly bonded without being lifted and pressed to support the upper surface of the upper semiconductor device package 20.

그리고, 상기 푸셔(230)는 바람직하게는 중앙부가 통공된 중공의 형상으로 형성된다.In addition, the pusher 230 is preferably formed in the shape of a hollow through the central portion.

상기 하층 및 상층 반도체소자 패키지(10, 20) 간의 접촉부(B)는 상기 상층 반도체소자 패키지(20)의 접착성 융제(플럭스)가 도포된 솔더볼(13)과 하층 반도체소자 패키지(10) 상부면의 풋프린트(foot print)(23)가 접착성 융제에 의해 솔더링 접착되는 부분이다.The contact portion B between the lower and upper semiconductor device packages 10 and 20 may have a solder ball 13 coated with an adhesive flux of the upper semiconductor device package 20 and an upper surface of the lower semiconductor device package 10. The foot print 23 is a portion to be soldered and bonded by an adhesive flux.

그리고, 상기와 같이 적층 플레이트(100)의 패키지 스택 포켓(130)과 압착 플레이트(200)의 푸셔(230)가 각각 상하방으로 통공된 중공 구조로 가열 공기의 통로가 되는 공간이 확보되기 때문에, 모든 패키지 스택 포켓(130)에 반도체소자 패 키지(10, 20)가 적층된 적층 플레이트(100) 위에 압착 플레이트(200)를 결합하더라도 강제 공기 대류 오븐(열풍 강제 순환 가마)(도시 안함) 내부에서 고온의 가열된 공기가 원활하게 대류 순환되어 적층 플레이트(100)의 패키지 스택 포켓(130)에 적층 상태의 하층 및 상층 반도체소자 패키지(10, 20)의 상부 및 하부와 접촉부(B)에 고르게 전달된다.Since the package stack pocket 130 of the laminated plate 100 and the pusher 230 of the pressing plate 200 are respectively hollowed in a vertical direction, the space for the passage of the heating air is secured. Even if the compressed plate 200 is combined on the laminated plate 100 in which the semiconductor device packages 10 and 20 are stacked in all the package stack pockets 130, the inside of the forced air convection oven (hot air forced circulation kiln) (not shown) The hot heated air is smoothly convection circulated to evenly transfer the upper and lower portions of the lower and upper semiconductor device packages 10 and 20 and the contact portion B in the stacked state to the package stack pocket 130 of the laminated plate 100. do.

동시에 압착 플레이트(200)의 푸셔(230)에 의해 하층 및 상층 반도체소자 패키지(10, 20) 간의 접촉부(B)가 들뜨지 않고 견고하게 눌림 압착되어 상층 반도체소자 패키지(7) 솔더볼에 도포된 접착성 융제가 녹아내릴 때의 표면장력이 고르게 접촉부(B)에 전달되면서 솔더링 접착되기 때문에 본 발명의 반도체소자 패키지 스택용 스택 보드에서 접착 스택되는 스택형 반도체소자 패키지의 수율이 향상된다.At the same time, the contact portion B between the lower and upper semiconductor device packages 10 and 20 is firmly pressed against the lower and upper semiconductor device packages 10 and 20 by the pusher 230 of the crimp plate 200, and the adhesive is applied to the solder ball of the upper semiconductor device package 7. Since the surface tension when the melt is melted is evenly transferred to the contact portion (B) and soldered and bonded, the yield of the stacked semiconductor device package adhesively stacked in the stack board for the semiconductor device package stack of the present invention is improved.

그리고, 상기 적층 플레이트(100)의 패키지 스택 포켓(130)을 이루는 구획벽(120)의 가이드면(123)의 네 모서리 부분에는 상기 압착 플레이트(200)의 푸셔(230)의 삽입을 가이드하는 푸셔 가이드홈(124)이 형성되고, 상기 푸셔 가이드홈(124)에 대응되는 위치의 상기 압착 플레이트(200)의 푸셔(230)의 외측 부분에는 네 모서리 가이드편(236)이 일체로 형성된다.And, the four pusher guides the insertion of the pusher 230 of the pressing plate 200 in the four corners of the guide surface 123 of the partition wall 120 forming the package stack pocket 130 of the laminated plate 100. A guide groove 124 is formed, and four corner guide pieces 236 are integrally formed at an outer portion of the pusher 230 of the pressing plate 200 at a position corresponding to the pusher guide groove 124.

따라서, 상기 압착 플레이트(200)의 푸셔(230)는 상기 적층 플레이트(100)의 푸셔 가이드홈(124)을 따라 가이드되어 상기 적층 플레이트(100)의 적층부(125)에 적층된 상태의 상층 반도체소자 패키지(20) 상면의 네 모서리 부분을 미세 간극만큼 줄어들 수 있도록 눌러 압착한다(도 2 및 도 5a 참조). 따라서, 상기 압착 플레이트(200)의 푸셔(230)가 상층 반도체소자 패키지(20) 상면의 네 모서리 부분을 균일하게 눌러 상층 반도체소자 패키지(20)와 하층 반도체소자 패키지(20) 간의 접촉부(B)의 일측 모서리 부분이 들뜨지 않고 수평이 유지되도록 균일하게 접착된다. Accordingly, the pusher 230 of the pressing plate 200 is guided along the pusher guide groove 124 of the lamination plate 100 to be stacked on the lamination part 125 of the lamination plate 100. The four corner portions of the upper surface of the device package 20 are pressed to be reduced by a minute gap (see FIGS. 2 and 5A). Accordingly, the pusher 230 of the pressing plate 200 uniformly presses four corner portions of the upper surface of the upper semiconductor device package 20 to contact the portion B between the upper semiconductor device package 20 and the lower semiconductor device package 20. One corner of the edge is evenly bonded so that it is horizontal without being lifted.

이때, 상기 압착 플레이트(200)의 푸셔(230)의 길이는 압착 플레이트(200) 자체의 무게에 의해 하방으로 전달되는 일정 압력에 의해 상기 하층 및 상층 반도체소자 패키지(10, 20) 간의 접촉부(B)를 눌러 압착할 때, 접촉부(B) 부분이 파손되지 않고 견고하게 솔더링 접착되면서 접촉부(B)의 높이(접착성 융제가 도포된 부분을 포함한 높이)가 일률적으로 일정한 미세 간극만큼 줄어들 수 있도록 눌러 압착할 수 있는 길이를 가진다.In this case, the length of the pusher 230 of the pressing plate 200 is a contact portion (B) between the lower and upper semiconductor device package (10, 20) by a predetermined pressure transmitted downward by the weight of the pressing plate 200 itself. When pressing to press, the contact part B is not damaged and is firmly soldered and pressed so that the height of the contact part B (including the part with the adhesive flux applied) can be uniformly reduced by a constant fine gap. It has a length that can be crimped.

그리고, 상기 압착 플레이트(200)의 테두리(210) 일측에는 결합공(262)이 형성된 하나 이상의 결합가이드부재(260)가 볼트(268) 체결되고, 상기 적층 플레이트(100)의 테두리(110) 일측에는 상기 압착 플레이트(200)의 결합가이드부재(260)의 결합공(262)에 삽입 결합가능하도록 대응되는 위치에 결합 플랜지(160)가 볼트(168) 체결된다.In addition, at least one coupling guide member 260 having a coupling hole 262 is fastened to the bolt 268 at one side of the edge 210 of the pressing plate 200, and one side of the edge 110 of the laminated plate 100. The coupling flange 160 is fastened to a bolt 168 at a position corresponding to the insertion hole 262 of the coupling guide member 260 of the crimping plate 200.

상기 압착 플레이트(200)의 결합가이드부재(260)의 결합공(262)의 타측면에는 중앙이 힌지축핀(265)으로 지지된 착탈 버튼(264)이 내삽된다. 상기 착탈 버튼(264)의 일단은 스프링(266)에 고정되고 타단은 상기 결합가이드부재(260)의 결합공(262)에 삽입 결합된 적층 플레이트(100)의 결합 플랜지(160)에 빠지지 않도록 고정된다.On the other side of the coupling hole 262 of the coupling guide member 260 of the crimping plate 200 is inserted and detached button 264, the center of which is supported by the hinge shaft pin 265. One end of the detachable button 264 is fixed to the spring 266 and the other end is fixed not to fall into the coupling flange 160 of the laminated plate 100 inserted into the coupling hole 262 of the coupling guide member 260. do.

상기 압착 플레이트(200)의 결합가이드부재(260)의 결합공(262)에 삽입 결합 된 적층 플레이트(100)의 결합 플랜지(160)가 고정된 상태에서 착탈 버튼(264)의 스프링(266)에 고정된 부분을 누르면 타단의 결합 플랜지(160)에 빠지지 않도록 고정된 부분이 외측 방향으로 빠져 적층 플레이트(100)를 분리할 수 있다.On the spring 266 of the detachable button 264 in a state in which the coupling flange 160 of the laminated plate 100 inserted into the coupling hole 262 of the coupling guide member 260 of the pressing plate 200 is fixed. When the fixed portion is pressed, the fixed portion may be pulled outward so as not to fall into the coupling flange 160 of the other end to separate the laminated plate 100.

이를 통해 상기 압착 플레이트(200)는 상기 적층 플레이트(100)의 상부에서 착탈 가능하게 승강되어 결합된다(도 2 참조). 즉, 상기 압착 플레이트(200)의 푸셔(230)는 상기 적층 플레이트(100)의 푸셔 가이드홈(124)을 따라 정확하게 가이드되고, 상기 압착 플레이트(200)의 테두리 부분의 결합가이드부재(260)는 상기 적층 플레이트(100)의 적층 플레이트(100)의 결합 플랜지(160)와 정확하게 가이드된다. Through this, the pressing plate 200 is detachably elevated and coupled at the top of the laminated plate 100 (see FIG. 2). That is, the pusher 230 of the pressing plate 200 is accurately guided along the pusher guide groove 124 of the laminated plate 100, the coupling guide member 260 of the edge portion of the pressing plate 200 is The coupling flange 160 of the lamination plate 100 of the lamination plate 100 is accurately guided.

도 5a 및 도 5b는 본 발명의 일실시 예에 따른 반도체소자 패키지 스택용 스택 보드의 적층 플레이트에 압착 플레이트가 결합되어 압착되는 상태의 일부분을 확대하여 도시한 부분확대 단면도이다.5A and 5B are partially enlarged cross-sectional views illustrating an enlarged portion of a compressed state in which a compression plate is coupled to a laminated plate of a stack board for stacking a semiconductor device package according to an embodiment of the present invention.

도 5a 및 도 5b에 도시된 바와 같이, 상기 하층 및 상층 반도체소자 패키지(10, 20) 간의 접촉부(B)는 상기 압착 플레이트(200) 하부의 돌출된 푸셔(230)에 의해 눌려져 압착될 때 압착 플레이트(200) 자체의 무게에 의해 하방으로 전달되는 일정 압력에 의해 접촉부(B)의 높이가 일률적으로 일정한 미세 간극만큼 줄어든다. As shown in FIGS. 5A and 5B, the contact portion B between the lower and upper semiconductor device packages 10 and 20 is compressed when pressed by the protruding pusher 230 under the pressing plate 200. By the constant pressure transmitted downward by the weight of the plate 200 itself, the height of the contact portion B is uniformly reduced by a constant fine gap.

따라서, 하층 및 상층 반도체소자 패키지(10, 20) 간의 접촉부(B)가 들뜨지 않고 견고하게 일정 높이로 접착되도록 함으로써, 높은 정밀도를 가지고 스택형 반도체소자 패키지가 형성될 수 있도록 최적화되어 수율이 향상된다.Therefore, by making the contact portion B between the lower and upper semiconductor device packages 10 and 20 adhere firmly to a certain height without lifting, the stack type semiconductor device package can be formed with high precision and the yield is improved. .

또한, 상기 하층 및 상층 반도체소자 패키지(10, 20)의 두께에 대응되는 높이(D)의 적층 플레이트(100)의 적층부(125)의 안착면(126)을 따라 하층 및 상층 반도체소자 패키지(10, 20)가 수평되게 삽입 적층되어 좌우로 유동되지 않는 상태에서, 추가적으로 상기 압착 플레이트(200)의 푸셔(230)에 의해 눌려져 상하로 유동되지 않는 상태로 견고하게 지지되는 구조이기 때문에 모든 반도체소자 패키지가 적층 플레이트(100)의 적층부(125)에 유동되지 않게 수평으로 적층된 상태의 본 발명의 반도체소자 패키지 스택용 스택 보드를 별도의 강제 공기 대류 오븐(도시 안함)에 넣는 과정에서의 충격이 발생되는 경우에도 하층 및 상층 반도체소자 패키지(10, 20) 간의 접촉부(B)가 들떠 어긋나지 않고 일정 높이로 견고하게 솔더링 접착된다. In addition, the lower and upper semiconductor device packages along the seating surface 126 of the stacking portion 125 of the laminated plate 100 having a height D corresponding to the thickness of the lower and upper semiconductor device packages 10 and 20 ( 10 and 20 are horizontally inserted and stacked so as not to flow from side to side, additionally pressed by the pusher 230 of the pressing plate 200 is firmly supported in a state that does not flow up and down all the semiconductor devices Impact in the process of placing the stack board for stacking the semiconductor device package of the present invention in a state in which the package is horizontally stacked so as not to flow to the stacking portion 125 of the stacking plate 100 in a separate forced air convection oven (not shown) Even in this case, the contact portion B between the lower and upper semiconductor device packages 10 and 20 is firmly soldered and adhered to a predetermined height without deviating.

한편, 반도체소자 패키지 간의 적층은 상기 하층 및 상층 반도체소자 패키지(10, 20)와 같은 두 개 층의 적층 이외에 세 개 층 이상으로 적층을 할 수 있음은 물론이다.On the other hand, the stacking between the semiconductor device package may be laminated in three or more layers in addition to the two layers of the lower and upper semiconductor device package (10, 20).

상술한 바와 같은 구성에 의해서 본 발명의 바람직한 일실시 예에 따른 반도체소자 패키지 스택용 스택 보드의 작동을 간략히 설명하면, 우선, 스택 공정의 준비로 상층 반도체소자 패키지(20) 하부면의 솔더볼 접촉부의 절반이 별도의 플럭스실(도시 안함)에서 접착성 융제로 균일하게 도포(코팅)해 사전 준비를 한 후, 반도체소자 패키지가 적재된 트레이(도시 안함)로부터 하층 반도체소자 패키지(10)를 적층 플레이트(100)의 패키지 스택 포켓(130)으로 로딩 안착시킨다. 이때, 하층 반도체소자 패키지(10)가 적층 플레이트(100)의 가이드면(123)을 따라 가이드되어 하부의 적층부(125)의 수직 안착면(126)에 의해 수평이 유지되면서 받침턱(127)에 안착된다.Referring to the operation of the stack board for stacking the semiconductor device package according to the preferred embodiment of the present invention by the configuration as described above, first, the solder ball contact portion of the lower surface of the upper semiconductor device package 20 in preparation for the stacking process The half is uniformly coated (coated) with an adhesive flux in a separate flux chamber (not shown) and prepared in advance, and then the lower semiconductor device package 10 is laminated from a tray (not shown) on which the semiconductor device package is loaded. Loading seats into the package stack pocket 130 of (100). At this time, the lower semiconductor device package 10 is guided along the guide surface 123 of the stacking plate 100 so that the supporting jaw 127 is maintained horizontally by the vertical seating surface 126 of the lower stacking portion 125. Is seated on.

그 후, 접착성 융제가 도포된 상층 반도체소자 패키지(20)를 하층 반도체소자 패키지(10) 위에 수직 안착면(126)의 수직 스트레이트 구간에 의해 수평으로 정확하게 적층시킨다.Thereafter, the upper semiconductor device package 20 to which the adhesive flux is applied is accurately and horizontally laminated on the lower semiconductor device package 10 by a vertical straight section of the vertical seating surface 126.

상기와 같은 적층 작업을 반복해 적층 플레이트(100)의 모든 패키지 스택 포켓(130)에 반도체소자 패키지(10, 20)의 적층이 완료되면 적층 플레이트(100) 위에 압착 플레이트(200)를 결합시킨다. 이때, 압착 플레이트(200)의 푸셔(230)에 의해 적층 플레이트(100)의 모든 패키지 스택 포켓(130)에 적층된 상층 및 하층 반도체소자 패키지(10, 20)가 상하로 유동되지 않고 하층 및 상층 반도체소자 패키지(10, 20) 간의 접촉부(B)가 들뜨지 않고 견고하게 접착되도록 눌러져 압착된다.By repeating the lamination operation as described above, when the stacking of the semiconductor device packages 10 and 20 is completed in all the package stack pockets 130 of the lamination plate 100, the compression plate 200 is coupled onto the lamination plate 100. At this time, the upper and lower semiconductor device packages 10 and 20 stacked in all the package stack pockets 130 of the lamination plate 100 by the pusher 230 of the crimping plate 200 do not flow up and down, but the lower and upper layers. The contact portion B between the semiconductor device packages 10 and 20 is pressed to be firmly bonded without being excited.

그 후, 본 발명의 반도체소자 패키지 스택용 스택 보드가 강제 공기 대류 오븐(도시 안함) 내부로 옮겨져 고온의 공기가 통공된 중공 구조로 가열 공기의 통로를 통해 하층 및 상층 반도체소자 패키지(10, 20)의 상부 및 하부와 접촉부(B)에 고르게 전달되어 하층 및 상층 반도체소자 패키지(10, 20) 간의 접촉부(B)가 일정두께로 견고하게 솔더링 접착된다.Thereafter, the stack board for stacking the semiconductor device package of the present invention is moved into a forced air convection oven (not shown), and the lower and upper semiconductor device packages 10 and 20 through a passage of heating air in a hollow structure through which hot air is perforated. Evenly transmitted to the upper and lower portions of the) and the contact portion (B), the contact portion (B) between the lower and upper semiconductor device package (10, 20) is firmly soldered to a certain thickness.

도 6은 본 발명의 다른 일실시 예에 따른 반도체소자 패키지 스택용 스택 보드를 분해하여 도시한 분해 사시도이고, 도 7a 및 도 7b는 본 발명의 다른 일실시 예에 따른 반도체소자 패키지 스택용 스택 보드의 적층 플레이트에 압착 플레이트가 결합되어 압착되는 상태의 일부분을 확대하여 도시한 부분확대 단면도이다.6 is an exploded perspective view showing an exploded stack board for a semiconductor device package stack according to another embodiment of the present invention, and FIGS. 7A and 7B are stack boards for a semiconductor device package stack according to another embodiment of the present invention. Is a partial enlarged cross-sectional view showing an enlarged portion of the crimp plate is coupled to the laminated plate of the compressed state.

이하에서의 본 발명의 다른 일실시 예에 따른 반도체소자 패키지 스택용 스택 보드는 압착 플레이트(400)를 제외한 다른 구성들의 도면부호는 동일하게 사용한다.In the following, the stack board for stacking a semiconductor device package according to another exemplary embodiment of the present invention uses the same reference numerals as other components except for the crimping plate 400.

도 6 내지 도 7b에 도시된 바와 같이, 본 발명의 다른 일실시 예에 따른 반도체소자 패키지 스택용 스택 보드는 장방형의 테두리(110)의 내측을 일정 간격으로 구획하고 서로 대향되는 가이드면(123)이 하방으로 갈수록 좁아지도록 경사진 수개의 구획벽(120)에 의해 상광하협 형상으로 구획 형성되며, 상기 가이드면(123)의 하부 선단에는 일정높이(D)의 수직 안착면(126)과 받침턱(127)을 갖는 적층부(125)가 형성되어 하층 및 상층 반도체소자 패키지(10, 20)가 순차 로딩 적층되도록 하는 복수개의 중공의 패키지 스택 포켓(130)을 갖는 적층 플레이트(100)와, 상기 적층 플레이트(100) 상면에 올려져 결합 가능하도록 대응되는 형상으로 형성되며 테두리(410) 내측에 일정 간격으로 형성된 복수개의 푸셔 장착홀(420)에 일측이 탄성부재(푸셔 스프링)(433)에 탄성 지지된 복수개의 중공의 텐션 푸셔(430)가 하방으로 돌출되도록 내장되어, 상기 텐션 푸셔(430)가 상기 적층 플레이트(100)의 각각의 패키지 스택 포켓(130)의 적층부(125)에 적층된 하층 및 상층 반도체소자 패키지(10, 20) 간의 접촉부(B)가 들뜨지 않고 견고하게 접착되도록 상기 패키지 스택 포켓(130)에 삽입되어 상층 반도체소자 패키지(20)의 상부면을 눌러 압착하는 압착 플레이트(400)를 포함하여 구성된다.6 to 7B, the stack board for stacking a semiconductor device package according to another embodiment of the present invention partitions the inside of the rectangular edge 110 at predetermined intervals and faces the guide surface 123. It is partitioned into a vertical light narrowing shape by several partition walls 120 inclined so as to be narrowed toward the lower side, and a vertical seating surface 126 and a support jaw of a predetermined height (D) are formed at the lower end of the guide surface 123. A stacking plate (125) having a plurality of hollow package stack pockets (130) for stacking the lower and upper semiconductor device packages (10, 20) in order to form a stack (100); One side of the plurality of pusher mounting holes 420 formed at a predetermined interval inside the rim 410 is formed in a corresponding shape so as to be mounted on the upper surface of the laminated plate 100 and is coupled to the elastic member (pusher spring) 433. Supported clothing Two hollow tension pushers 430 are projected downward so that the tension pushers 430 are stacked in the stacking portions 125 of the respective package stack pockets 130 of the stacking plate 100. The contact plate B between the semiconductor device packages 10 and 20 is inserted into the package stack pocket 130 so as to be firmly bonded without being lifted and pressed to press the upper surface of the upper semiconductor device package 20. It is configured to include.

상기 압착 플레이트(400)의 텐션 푸셔(430)의 탄성부재(433)는 일측은 상기 텐션 푸셔(430)의 중앙부에 길이 방향으로 형성된 중공의 탄성부재 수용홈(432)에 수용되어 탄성 지지되고, 타측은 상기 압착 플레이트(400)의 상부면에 볼트(438) 체결되는 푸셔 커버(450)의 내측면에 일정 간격으로 형성된 탄성부재 지지홈(453)에 끼워져 탄성 지지된다.The elastic member 433 of the tension pusher 430 of the pressing plate 400 is elastically supported by one side is accommodated in the hollow elastic member receiving groove 432 formed in the longitudinal direction in the central portion of the tension pusher 430, The other side is elastically supported by being inserted into the elastic member support groove 453 formed at a predetermined interval on the inner surface of the pusher cover 450 that is fastened to the upper surface of the pressing plate 400.

상기 적층 플레이트(100)의 구획벽(120)의 가이드면(123)의 네 모서리 부분에는 상기 압착 플레이트(400)의 텐션 푸셔(430)의 삽입을 가이드하는 푸셔 가이드홈(124)이 형성되고, 상기 푸셔 가이드홈(124)에 대응되는 위치의 상기 압착 플레이트(400)의 텐션 푸셔(430)의 외측 부분에는 상기 적층 플레이트(100)의 적층부(125)에 적층된 상층 반도체소자 패키지(20) 상면의 네 모서리 부분을 미세 간극만큼 줄어들 수 있도록 눌러 압착하는 길이를 가진 네 모서리 가이드편(436)이 일체로 형성된다.Four pusher guide grooves 124 are formed at four corners of the guide surface 123 of the partition wall 120 of the laminated plate 100 to guide the insertion of the tension pusher 430 of the pressing plate 400. The upper semiconductor device package 20 stacked on the stacking portion 125 of the stacking plate 100 on an outer portion of the tension pusher 430 of the pressing plate 400 at a position corresponding to the pusher guide groove 124. Four corner guide pieces 436 having a length of pressing the four corner portions of the upper surface so as to be reduced by a minute gap are integrally formed.

그리고, 상기 압착 플레이트(400)의 텐션 푸셔(430)는 상기 적층 플레이트(100)의 각각의 패키지 스택 포켓(130)의 적층부(125)에 적층된 하층 및 상층 반도체소자 패키지(10, 20) 간의 접촉부(B)가 들뜨지 않고 견고하게 접착되도록 상기 패키지 스택 포켓(130)에 삽입되어 상층 반도체소자 패키지(20)의 상부면을 눌러 압착 지지한다. In addition, the tension pusher 430 of the crimping plate 400 may include the lower and upper semiconductor device packages 10 and 20 stacked on the stacking portions 125 of the package stack pockets 130 of the stacking plate 100. The contact portion B is inserted into the package stack pocket 130 so as to be firmly bonded without being lifted and pressed to support the upper surface of the upper semiconductor device package 20.

이때, 상기 상층 반도체소자 패키지(20) 가운데 하나의 상층 반도체소자 패키지(20)가 불량으로 하부면의 솔더볼(13)이 비정상적으로 하방으로 돌출되어 하층 및 상층 반도체소자 패키지(10, 20)의 두께가 비정상적으로 두껍게 적층된 경우에 상기 불량 상층 반도체소자 패키지(20)가 적층된 해당 적층 플레이트(100)의 패키지 스택 포켓(130)에 삽입되어 상층 반도체소자 패키지(20)의 상부면을 눌러 압착 지지하는 해당 압착 플레이트(400)의 텐션 푸셔(430)만 상방으로 더 밀어 올려지면서 탄성부재(433)가 압축되기 때문에, 다른 부분의 적층 플레이트(100)의 패키지 스택 포켓(130)에 삽입된 압착 플레이트(400)의 텐션 푸셔(430)에는 영향이 미치지 않아 전체적으로 스택형 반도체소자 패키지의 수율이 향상되어 폐기되어지는 스택형 반도체소자 패키지를 줄임으로써 생산가를 절감할 수 있다.At this time, one of the upper semiconductor device package 20 of the upper semiconductor device package 20 is defective, the solder ball 13 of the lower surface protrudes downward abnormally, the thickness of the lower and upper semiconductor device package (10, 20) Is stacked abnormally thick, the defective upper semiconductor device package 20 is inserted into the package stack pocket 130 of the corresponding laminated plate 100 is pressed to press the upper surface of the upper semiconductor device package 20 by pressing Since only the tension pusher 430 of the pressing plate 400 is pushed further upward, the elastic member 433 is compressed, so that the pressing plate inserted into the package stack pocket 130 of the laminated plate 100 of the other part is compressed. Since the tension pusher 430 of 400 does not affect the overall yield of the stacked semiconductor device package, the stack type semiconductor device package that is discarded is reduced by improving the yield of the stacked semiconductor device package. The production cost can be reduced.

본 발명의 기술 사상은 상기 바람직한 실시 예에 따라 구체적으로 기술되었으나, 상기한 실시 예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시 예가 가능함을 이해할 수 있을 것이다.Although the technical spirit of the present invention has been described in detail according to the above preferred embodiment, it should be noted that the above embodiment is for the purpose of description and not of limitation. In addition, those skilled in the art will understand that various embodiments are possible within the scope of the technical idea of the present invention.

도 1은 종래 기술에 따른 스택 보드의 패키지 스택 포켓에서 하층 및 상층 반도체소자 패키지가 어긋나게 접착 스택되는 문제점을 설명하기 위해 도시한 개략적인 단면도FIG. 1 is a schematic cross-sectional view illustrating a problem in that lower and upper semiconductor device packages are alternately stacked in a package stack pocket of a stack board according to the related art.

도 2는 본 발명의 일실시 예에 따른 반도체소자 패키지 스택용 스택 보드를 분해하여 도시한 분해 사시도2 is an exploded perspective view showing an exploded stack board for a semiconductor device package stack according to an embodiment of the present invention;

도 3은 본 발명의 일실시 예에 따른 반도체소자 패키지 스택용 스택 보드의 적층 플레이트에 하층 및 상층 반도체소자 패키지가 로딩되는 상태를 도시한 단면도3 is a cross-sectional view illustrating a state in which a lower layer and an upper layer semiconductor device package are loaded on a stack plate of a stack board for stacking a semiconductor device package according to an exemplary embodiment of the present disclosure.

도 4는 본 발명의 일실시 예에 따른 반도체소자 패키지 스택용 스택 보드의 적층 플레이트에 압착 플레이트가 결합되는 상태를 도시한 단면도4 is a cross-sectional view illustrating a state in which a crimping plate is coupled to a stacking plate of a stack board for stacking a semiconductor device package according to an embodiment of the present disclosure.

도 5a 및 도 5b는 본 발명의 일실시 예에 따른 반도체소자 패키지 스택용 스택 보드의 적층 플레이트에 압착 플레이트가 결합되어 압착되는 상태의 일부분을 확대하여 도시한 부분확대 단면도5A and 5B are partially enlarged cross-sectional views illustrating an enlarged portion of a compressed state in which a compression plate is coupled to a laminated plate of a stack board for stacking a semiconductor device package according to an embodiment of the present invention;

도 6은 본 발명의 다른 일실시 예에 따른 반도체소자 패키지 스택용 스택 보드를 분해하여 도시한 분해 사시도6 is an exploded perspective view illustrating an exploded stack board for a semiconductor device package stack according to another embodiment of the present invention.

도 7a 및 도 7b는 본 발명의 다른 일실시 예에 따른 반도체소자 패키지 스택용 스택 보드의 적층 플레이트에 압착 플레이트가 결합되어 압착되는 상태의 일부분을 확대하여 도시한 부분확대 단면도7A and 7B are partially enlarged cross-sectional views illustrating an enlarged part of a state in which a crimping plate is coupled to a stacking plate of a stack board for stacking a semiconductor device package according to another exemplary embodiment of the present invention.

* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

10. 하층 반도체소자 패키지 13. 솔더볼10. Lower Semiconductor Device Package 13. Solder Ball

20. 상층 반도체소자 패키지 23. 풋프린트20. Upper Semiconductor Device Package 23. Footprint

100. 적층 플레이트 110. 테두리100. Laminated Plate 110. Border

120. 구획벽 123. 가이드면120. Partition wall 123. Guide surface

124. 푸셔 가이드홈 125. 적층부124. Pusher guide groove 125. Lamination

126. 수직 안착면 127. 받침턱126. Vertical seating surface 127. Base jaw

130. 패키지 스택 포켓 160. 결합 플랜지130. Package Stack Pocket 160. Combined Flange

168. 볼트 200. 압착 플레이트168. Bolt 200. Crimp Plate

210. 테두리 230. 푸셔210. Border 230. Pusher

236. 가이드편 260. 결합가이드부재236. Guide piece 260. Coupling guide member

262. 결합공 264. 착탈 버튼262. Mating hole 264. Release button

265. 힌지축핀 266. 스프링265.Hinge shaft pin 266.Spring

268. 볼트 400. 압착 플레이트268. Bolt 400. Crimp Plate

410. 테두리 420. 푸셔 장착홀410. Rim 420. Pusher mounting hole

430. 텐션 푸셔 432. 탄성부재 수용홈430. Tension pusher 432. Elastic member receiving groove

433. 탄성부재 436. 가이드편433. Elastic members 436. Guide pieces

450. 푸셔 커버 453. 탄성부재 지지홈450. Pusher cover 453. Elastic member support groove

438. 볼트438 bolts

Claims (7)

장방형의 테두리(110)의 내측을 일정 간격으로 구획하고 서로 대향되는 가이드면(123)이 하방으로 갈수록 좁아지도록 경사진 수개의 구획벽(120)에 의해 상광하협 형상으로 구획 형성되며, 상기 가이드면(123)의 하부 선단에는 일정높이(D)의 수직 안착면(126)과 받침턱(127)을 갖는 적층부(125)가 형성되어 하층 및 상층 반도체소자 패키지(10, 20)가 순차 로딩 적층되도록 하는 복수개의 중공의 패키지 스택 포켓(130)을 갖는 적층 플레이트(100)와; The inner edge of the rectangular rim 110 is partitioned at regular intervals, and the guide surface 123 facing each other is partitioned and formed into an upper and lower narrow shape by several partition walls 120 inclined so as to be narrowed downward. A stack 125 having a vertical seating surface 126 and a base 127 of a predetermined height D is formed at a lower end of the bottom portion 123 so that the lower and upper semiconductor device packages 10 and 20 are sequentially loaded and stacked. A lamination plate (100) having a plurality of hollow package stack pockets (130) to make; 상기 적층 플레이트(100) 상면에 올려져 결합 가능하도록 대응되는 형상으로 형성되며, 상기 적층 플레이트(100)의 각각의 패키지 스택 포켓(130)의 적층부(125)에 적층된 하층 및 상층 반도체소자 패키지(10, 20) 간의 접촉부(B)가 들뜨지 않고 견고하게 접착되도록 상기 패키지 스택 포켓(130)에 삽입되어 상층 반도체소자 패키지(20)의 상부면을 눌러 압착하는 하방으로 돌출 형성된 복수개의 푸셔(230)를 갖는 압착 플레이트(200)로 구성된 것을 특징으로 하는 반도체소자 패키지 스택용 스택 보드.Lower and upper semiconductor device packages formed on the upper surface of the lamination plate 100 and formed in a corresponding shape so as to be coupled to each other, and laminated on the lamination part 125 of each package stack pocket 130 of the lamination plate 100. The plurality of pushers 230 are inserted into the package stack pocket 130 so as to be firmly adhered to the package stack pocket 130 so as not to be lifted, and protrude downward to press and press the upper surface of the upper semiconductor device package 20. Stack board for a semiconductor device package stack, characterized in that consisting of a crimping plate 200 having a). 제1항에 있어서, 상기 푸셔(230)는 중앙부가 통공된 중공의 형상으로 형성된 것을 특징으로 하는 반도체소자 패키지 스택용 스택 보드.The stack board of claim 1, wherein the pusher is formed in a hollow shape through a central portion thereof. 제1항 또는 제2항에 있어서, 상기 적층 플레이트(100)의 구획벽(120)의 가이드면(123)의 네 모서리 부분에는 상기 압착 플레이트(200)의 푸셔(230)의 삽입을 가이드하는 푸셔 가이드홈(124)이 형성되고, The pusher of claim 1 or 2, wherein the four corners of the guide surface 123 of the partition wall 120 of the laminated plate 100 guide the insertion of the pusher 230 of the pressing plate 200. Guide groove 124 is formed, 상기 푸셔 가이드홈(124)에 대응되는 위치의 상기 압착 플레이트(200)의 푸셔(230)의 외측 부분에는 상기 적층 플레이트(100)의 적층부(125)에 적층된 상층 반도체소자 패키지(20) 상면의 네 모서리 부분을 미세 간극만큼 줄어들 수 있도록 눌러 압착하는 길이를 가진 네 모서리 가이드편(236)이 일체로 형성된 것을 특징으로 하는 반도체소자 패키지 스택용 스택 보드.An upper surface of the upper semiconductor device package 20 stacked on the stacking portion 125 of the stacking plate 100 on an outer portion of the pusher 230 of the pressing plate 200 at a position corresponding to the pusher guide groove 124. Stacking board for a semiconductor device package stack, characterized in that the four corner guide piece 236 having a length to press the pressing so that the four corners of the portion can be reduced by a minute gap integrally formed. 제1항 또는 제2항에 있어서, 상기 압착 플레이트(200)의 테두리(210) 일측에는 결합공(262)이 형성된 하나 이상의 결합가이드부재(260)가 볼트(268) 체결되고, According to claim 1 or 2, One or more coupling guide member 260 having a coupling hole 262 is formed on one side of the edge 210 of the pressing plate 200, the bolt 268 is fastened, 상기 적층 플레이트(100)의 테두리(110) 일측에는 상기 압착 플레이트(200)의 결합가이드부재(260)의 결합공(262)에 삽입 결합이 가능하도록 대응되는 위치에 결합 플랜지(160)가 볼트(168) 체결되는 것을 특징으로 하는 반도체소자 패키지 스택용 스택 보드.On one side of the edge 110 of the laminated plate 100, the coupling flange 160 is bolted to the corresponding position to be inserted into the coupling hole 262 of the coupling guide member 260 of the pressing plate 200 168) a stack board for semiconductor device package stack, characterized in that fastened. 장방형의 테두리(110)의 내측을 일정 간격으로 구획하고 서로 대향되는 가이드면(123)이 하방으로 갈수록 좁아지도록 경사진 수개의 구획벽(120)에 의해 상광하협 형상으로 구획 형성되며, 상기 가이드면(123)의 하부 선단에는 일정높이(D)의 수직 안착면(126)과 받침턱(127)을 갖는 적층부(125)가 형성되어 하층 및 상층 반도체소자 패키지(10, 20)가 순차 로딩 적층되도록 하는 복수개의 중공의 패키지 스택 포켓(130)을 갖는 적층 플레이트(100)와; The inner edge of the rectangular rim 110 is partitioned at regular intervals, and the guide surface 123 facing each other is partitioned and formed into an upper and lower narrow shape by several partition walls 120 inclined so as to be narrowed downward. A stack 125 having a vertical seating surface 126 and a base 127 of a predetermined height D is formed at a lower end of the bottom portion 123 so that the lower and upper semiconductor device packages 10 and 20 are sequentially loaded and stacked. A lamination plate (100) having a plurality of hollow package stack pockets (130) to make; 상기 적층 플레이트(100) 상면에 올려져 결합 가능하도록 대응되는 형상으로 형성되며 테두리(410) 내측에 일정 간격으로 형성된 복수개의 푸셔 장착홀(420)에 일측이 탄성부재(433)에 탄성 지지된 복수개의 중공의 텐션 푸셔(430)가 하방으로 돌출되도록 내장되어, 상기 텐션 푸셔(430)가 상기 적층 플레이트(100)의 각각의 패키지 스택 포켓(130)의 적층부(125)에 적층된 하층 및 상층 반도체소자 패키지(10, 20) 간의 접촉부(B)가 들뜨지 않고 견고하게 접착되도록 상기 패키지 스택 포켓(130)에 삽입되어 상층 반도체소자 패키지(20)의 상부면을 눌러 압착하는 압착 플레이트(400)를 포함하여 구성된 것을 특징으로 하는 반도체소자 패키지 스택용 스택 보드.A plurality of one side is elastically supported on the elastic member 433 formed in a plurality of pusher mounting holes 420 formed on the upper surface of the laminated plate 100 to be coupled to the corresponding shape and formed at regular intervals inside the edge 410. Two hollow tension pushers 430 are projected downward so that the tension pushers 430 are stacked in the stacking portions 125 of the respective package stack pockets 130 of the stacking plate 100. The contact plate B between the semiconductor device packages 10 and 20 is inserted into the package stack pocket 130 so as to be firmly bonded without being lifted and pressed to press the upper surface of the upper semiconductor device package 20. Stack board for a semiconductor device package stack comprising a. 제5항에 있어서, 상기 압착 플레이트(400)의 텐션 푸셔(430)의 탄성부재(433)는 일측은 상기 텐션 푸셔(430)의 중앙부에 길이 방향으로 형성된 중공의 탄성부재 수용홈(432)에 수용되어 탄성 지지되고, 타측은 상기 압착 플레이트(400)의 상부면에 볼트(438) 체결되는 푸셔 커버(450)의 내측면에 일정 간격으로 형성된 탄성부재 지지홈(453)에 끼워져 탄성 지지되는 것을 특징으로 하는 반도체소자 패키지 스택용 스택 보드.The elastic member 433 of the tension pusher 430 of the pressing plate 400 has one side of the elastic member receiving groove 432 formed in a longitudinal direction at the center of the tension pusher 430. It is accommodated and elastically supported, the other side is elastically supported by being inserted into the elastic member support groove 453 formed at regular intervals on the inner surface of the pusher cover 450 which is fastened to the upper surface of the pressing plate 400, bolt 438 A stack board for stacking semiconductor device packages. 제5항 또는 제6항에 있어서, 상기 적층 플레이트(100)의 구획벽(120)의 가이드면(123)의 네 모서리 부분에는 상기 압착 플레이트(400)의 텐션 푸셔(430)의 삽입을 가이드하는 푸셔 가이드홈(124)이 형성되고, According to claim 5 or 6, Four corners of the guide surface 123 of the partition wall 120 of the laminated plate 100 to guide the insertion of the tension pusher 430 of the pressing plate 400 The pusher guide groove 124 is formed, 상기 푸셔 가이드홈(124)에 대응되는 위치의 상기 압착 플레이트(400)의 텐션 푸셔(430)의 외측 부분에는 상기 적층 플레이트(100)의 적층부(125)에 적층된 상층 반도체소자 패키지(20) 상면의 네 모서리 부분을 미세 간극만큼 줄어들 수 있도록 눌러 압착하는 길이를 가진 네 모서리 가이드편(436)이 일체로 형성된 것을 특징으로 하는 반도체소자 패키지 스택용 스택 보드.The upper semiconductor device package 20 stacked on the stacking portion 125 of the stacking plate 100 on an outer portion of the tension pusher 430 of the pressing plate 400 at a position corresponding to the pusher guide groove 124. Stacking board for a semiconductor device package stack, characterized in that the four corner guide piece (436) having a length to press the pressing so that the four corners of the upper surface to be reduced by a minute gap integrally formed.
KR1020090127658A 2009-12-21 2009-12-21 Stack board for stack of semiconductor device package KR101042912B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090127658A KR101042912B1 (en) 2009-12-21 2009-12-21 Stack board for stack of semiconductor device package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090127658A KR101042912B1 (en) 2009-12-21 2009-12-21 Stack board for stack of semiconductor device package

Publications (1)

Publication Number Publication Date
KR101042912B1 true KR101042912B1 (en) 2011-06-20

Family

ID=44405825

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090127658A KR101042912B1 (en) 2009-12-21 2009-12-21 Stack board for stack of semiconductor device package

Country Status (1)

Country Link
KR (1) KR101042912B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10741430B2 (en) 2017-09-07 2020-08-11 Samsung Electronics Co., Ltd. Stack boat tool and method using the same
KR102257072B1 (en) 2020-01-31 2021-05-27 주식회사 포스텔 Processing method of stack board and stack board for semiconductor package settling

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050096600A (en) * 2004-03-31 2005-10-06 삼성전자주식회사 Cartridge for mounting a stack type semiconductor to a printed circuit board and mounting method thereof
KR20070045816A (en) * 2005-10-28 2007-05-02 삼성전자주식회사 Test socket having aligner for semiconductor device
KR100749759B1 (en) 2006-07-12 2007-08-20 한미반도체 주식회사 Lid stopper equipment for semiconductor production
US7459773B2 (en) 2000-06-02 2008-12-02 Micron Technology, Inc. Stackable ball grid array

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7459773B2 (en) 2000-06-02 2008-12-02 Micron Technology, Inc. Stackable ball grid array
KR20050096600A (en) * 2004-03-31 2005-10-06 삼성전자주식회사 Cartridge for mounting a stack type semiconductor to a printed circuit board and mounting method thereof
KR20070045816A (en) * 2005-10-28 2007-05-02 삼성전자주식회사 Test socket having aligner for semiconductor device
KR100749759B1 (en) 2006-07-12 2007-08-20 한미반도체 주식회사 Lid stopper equipment for semiconductor production

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10741430B2 (en) 2017-09-07 2020-08-11 Samsung Electronics Co., Ltd. Stack boat tool and method using the same
KR102257072B1 (en) 2020-01-31 2021-05-27 주식회사 포스텔 Processing method of stack board and stack board for semiconductor package settling

Similar Documents

Publication Publication Date Title
US7683468B2 (en) Enabling uniformity of stacking process through bumpers
US20070120243A1 (en) Assembly jig and manufacturing method of multilayer semiconductor device
KR101577317B1 (en) Method for manufacturing terminal-strip-equipped electronic component and terminal-strip-equipped electronic component
WO2006120849A1 (en) Semiconductor package having socket function, semiconductor module, electronic circuit module, and circuit board with socket
US20060003491A1 (en) Apparatus for ejecting relatively thin IC chip from semiconductor wafer
KR101042912B1 (en) Stack board for stack of semiconductor device package
TW201742198A (en) Apparatus and method for producing (metallic plate)-(ceramic plate) laminate, and apparatus and method for producing substrate for power modules
JP2015084388A (en) Mounted component housing tool, multi-component mounting device, and multi-component mounting method
JP2016162985A (en) Semiconductor device manufacturing method
US20140133111A1 (en) Combined wiring board and method for manufacturing combined wiring board
TW201332084A (en) Three-dimensional mounting device
JP4650269B2 (en) Manufacturing method of stacked semiconductor device
US7199465B2 (en) Wire bonding system and method of use
JP2003209201A (en) Semiconductor unit, method for manufacturing the same, and semiconductor device
TW201504022A (en) Pressing device and resin sheet curing method
WO2019098391A1 (en) Movable contact body for switch, and switch
KR102029077B1 (en) Method of forming external terminals of a package and apparatus for performing the same
JP2005026499A (en) Center-positioning carrier jig for substrate, method for positioning center and holding method after center positioning
JP2006060024A (en) Solid circuit module, laminated solid circuit module using the same, portable terminal apparatus using the same and manufacturing method thereof
JP3708399B2 (en) Semiconductor device and manufacturing method thereof
JP2005252072A (en) Element mounting method and conveyer
JP4618186B2 (en) Electronic component mounting apparatus, solder paste transfer unit, and electronic component mounting method
US20080210743A1 (en) Process of fabricating stack component
WO2022038700A1 (en) Substrate holder, bonding system, and bonding method
TW201409592A (en) Stamping head using in an image sensor package

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140702

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150709

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160318

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20171213

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180611

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190612

Year of fee payment: 9