KR102246964B1 - Plasma Sensor Mounted Wafer And Manufacturing Method Thereof - Google Patents
Plasma Sensor Mounted Wafer And Manufacturing Method Thereof Download PDFInfo
- Publication number
- KR102246964B1 KR102246964B1 KR1020190140005A KR20190140005A KR102246964B1 KR 102246964 B1 KR102246964 B1 KR 102246964B1 KR 1020190140005 A KR1020190140005 A KR 1020190140005A KR 20190140005 A KR20190140005 A KR 20190140005A KR 102246964 B1 KR102246964 B1 KR 102246964B1
- Authority
- KR
- South Korea
- Prior art keywords
- plasma sensor
- circuit board
- conductive layer
- plasma
- electronic component
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/32917—Plasma diagnostics
- H01J37/32935—Monitoring and controlling tubes by information coming from the object and/or discharge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
- H01J37/32082—Radio frequency generated discharge
Abstract
Description
본 발명은 반도체 공정 진단을 위한 플라즈마 센서 장치 및 이의 제조 방법에 관한 것으로, 특히 보다 정밀하게 플라즈마의 밀도를 센싱할 수 있고, 플라즈마로부터 전자 부품을 보할 수 있는 반도체 공정 진단을 위한 플라즈마 센서 장치 및 이의 제조 방법에 관한 것이다.The present invention relates to a plasma sensor device for diagnosing a semiconductor process, and a method of manufacturing the same, and in particular, a plasma sensor device for diagnosing a semiconductor process capable of sensing the density of plasma more precisely and protecting an electronic component from the plasma, and its manufacturing method. It relates to a manufacturing method.
반도체 제조에는 일반적으로 광학, 증착과 성장 및 식각 공정 등 다수의 공정을 거친다.In general, semiconductor manufacturing goes through a number of processes such as optics, deposition and growth, and etching processes.
반도체 제조 공정에는 각 공정에서 공정 조건과 장비의 작동 상태를 주의 깊게 모니터링해야 한다. 예를 들면, 챔버나 웨이퍼의 온도, 가스 주입 상태, 압력 상태 또는 플라스마 밀도나 노출 거리 등을 제어하면서 최적의 반도체 수율을 위해 정밀한 모니터링이 필수적이다.Semiconductor manufacturing processes require careful monitoring of process conditions and equipment operating conditions in each process. For example, precise monitoring is essential for optimal semiconductor yield while controlling the temperature, gas injection state, pressure state, plasma density, exposure distance, etc. of the chamber or wafer.
온도, 플라즈마, 압력, 유량 및 가스 등과 관련된 공정 조건에 오차가 발생하거나 장비가 오동작 하는 경우에는 불량이 다수 발생하여 전체 수율에 치명적이다.When an error occurs in the process conditions related to temperature, plasma, pressure, flow rate, and gas, or when the equipment malfunctions, a number of defects occur, which is fatal to the overall yield.
한편, 종래 기술에서는 반도체 제조에서 챔버 내의 공정 조건을 간접적으로 측정하였으나 반도체 수율 향상을 위해 챔버의 내부 조건이나 그 챔버에 로딩된 웨이퍼의 상태 등을 직접 측정하기 위한 연구가 개발되고 있다. 그 중 하나가 웨이퍼의 온도 또는 반도체 제조 공정에서 이용되는 플라즈마의 밀도를 센싱하는 기술로서 SOW(Sensor On Wafer)가 개발 되었다.Meanwhile, in the prior art, the process conditions in the chamber are indirectly measured in semiconductor manufacturing, but research has been developed to directly measure the internal conditions of the chamber or the state of the wafers loaded in the chamber in order to improve the semiconductor yield. One of them is a technology for sensing the temperature of a wafer or the density of plasma used in a semiconductor manufacturing process, and SOW (Sensor On Wafer) has been developed.
SOW(Sensor On Wafer)는 테스트용 웨이퍼 상에 플라즈마 센서를 장착하고, 이 플라즈마 센서를 이용하여 반도체 제조 공정에서의 플라즈마 밀도를 챔버 내에서 직접 센싱하는 기술이다. 이와 같은 SOW(Sensor On Wafer)에 있어서, 플라즈마 밀도를 보다 정밀하게 센싱할 수 있는 기술이 필요한 실정이다.SOW (Sensor On Wafer) is a technology in which a plasma sensor is mounted on a test wafer and the plasma density in a semiconductor manufacturing process is directly sensed in a chamber using the plasma sensor. In such SOW (Sensor On Wafer), there is a need for a technology capable of more precisely sensing the plasma density.
본 발명은, 반도체 공정 진단을 위한 플라즈마 센서 장치가 로딩된 챔버 내부의 플라즈마 밀도를 정밀하게 센싱할 수 있고, 플라즈마로부터 전자 부품을 보호할 수 있는 반도체 공정 진단을 위한 플라즈마 센서 장치 및 이의 제조 방법을 제공하는 것을 목적으로 한다.The present invention provides a plasma sensor device for diagnosing a semiconductor process capable of accurately sensing the plasma density inside a chamber in which a plasma sensor device for diagnosing a semiconductor process is loaded and protecting electronic components from plasma, and a method of manufacturing the same. It aims to provide.
본 발명에서 이루고자 하는 기술적 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급하지 않은 또 다른 기술적 과제들은 아래의 기재로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다. The technical problems to be achieved in the present invention are not limited to the technical problems mentioned above, and other technical problems that are not mentioned can be clearly understood by those of ordinary skill in the technical field to which the present invention belongs from the following description. There will be.
본 발명은 전술한 목적을 달성하기 위하여, 일면에 안착홈이 형성되는 하부 케이스와, 플라즈마 센서 및 전자 부품이 실장되며 안착홈에 배치되는 회로 기판과, 일면에 플라즈마 센서 및 전자 부품이 삽입되는 삽입홈이 형성되며 하부 케이스와 합착되는 상부 케이스와, 전자 부품이 실장된 회로 기판 하부에 배치되는 하부 도전층과, 전자 부품이 실장된 회로 기판 상부에 배치되는 절연층과, 절연층 상부에 배치되는 상부 도전층을 포함하는 반도체 공정 진단을 위한 플라즈마 센서 장치를 제공한다.In order to achieve the above object, the present invention includes a lower case in which a seating groove is formed on one surface, a circuit board in which a plasma sensor and electronic components are mounted and disposed in the seating groove, and a plasma sensor and an electronic component are inserted into one surface. A groove is formed and the upper case is bonded to the lower case, the lower conductive layer disposed under the circuit board on which the electronic components are mounted, the insulating layer disposed on the circuit board on which the electronic components are mounted, and the insulating layer disposed on the insulating layer. It provides a plasma sensor device for diagnosing a semiconductor process including an upper conductive layer.
여기서, 상부 도전층은, 절연층을 감싸며 하부 도전층과 연결될 수 있다.Here, the upper conductive layer may surround the insulating layer and may be connected to the lower conductive layer.
또한, 하부 도전층은, 플라즈마 센서가 실장된 회로 기판을 제외한 나머지 회로 기판 하부에 배치되고, 상부 도전층은 플라즈마 센서가 실장된 회로 기판을 제외한 나머지 회로 기판 상부에 배치될 수 있다.In addition, the lower conductive layer may be disposed under the circuit board except for the circuit board on which the plasma sensor is mounted, and the upper conductive layer may be disposed on the remaining circuit board except for the circuit board on which the plasma sensor is mounted.
또한, 본 발명의 반도체 공정 진단을 위한 플라즈마 센서 장치는, 하부 케이스 및 상부 케이스 간 등전위면을 형성하기 위해 하부 케이스 및 상부 케이스의 합착면에 배치되는 도전성 패턴을 더 포함할 수 있다.In addition, the plasma sensor device for diagnosing a semiconductor process of the present invention may further include a conductive pattern disposed on the bonding surface of the lower case and the upper case to form an equipotential surface between the lower case and the upper case.
여기서, 도전성 패턴은, 플라즈마 센서의 주변에 배치될 수 있으며, 은 도트로 이루어질 수 있다.Here, the conductive pattern may be disposed around the plasma sensor, and may be formed of silver dots.
또한, 본 발명의 반도체 공정 진단을 위한 플라즈마 센서 장치는, 안착홈 및 삽입홈 내부에 배치되는 접착층을 을 더 포함할 수 있다.In addition, the plasma sensor device for diagnosing a semiconductor process of the present invention may further include an adhesive layer disposed inside the seating groove and the insertion groove.
또한, 안착홈은 회로 기판과 대응하는 형상으로 형성되고, 삽입홈은 플라즈마 센서 및 상부 도전층과 대응하는 형상으로 형성될 수 있다.In addition, the mounting groove may be formed in a shape corresponding to the circuit board, and the insertion groove may be formed in a shape corresponding to the plasma sensor and the upper conductive layer.
또한, 본 발명은, 회로 기판에 플라즈마 센서 및 전자 부품을 실장하는 단계와, 하부 케이스 일면에 회로 기판과 대응하는 형상으로 안착홈을 형성하는 단계와, 전자 부품이 실장된 회로 기판의 형상에 대응하는 안착홈에 하부 도전층을 형성하는 단계와, 안착홈에 회로 기판을 안착하는 단계와, 전자 부품이 실장된 회로 기판 상부에 절연층을 형성하는 단계와, 절연층 상부에 상부 도전층을 형성하는 단계와, 회로 기판이 안착된 안착홈에 접착제를 도포하고 이를 경화하는 단계와, 상부 케이스 일면에 플라즈마 센서 및 전자 부품과 대응하는 형상으로 삽입홈을 형성하는 단계와, 삽입홈에 접착제를 도포하고, 삽입홈에 플라즈마 센서 및 전자 부품이 삽입되도록 하부 케이스 및 상부 케이스를 합착하는 단계를 포함하는 반도체 공정 진단을 위한 플라즈마 센서 장치의 제조 방법을 제공한다.In addition, the present invention provides a step of mounting a plasma sensor and an electronic component on a circuit board, forming a seating groove in a shape corresponding to the circuit board on one side of a lower case, and responding to the shape of the circuit board on which the electronic component is mounted. Forming a lower conductive layer in the mounting groove, mounting the circuit board in the mounting groove, forming an insulating layer on the circuit board on which the electronic component is mounted, and forming an upper conductive layer on the insulating layer And applying an adhesive to the seating groove on which the circuit board is seated and curing it; forming an insertion groove in a shape corresponding to the plasma sensor and electronic components on one surface of the upper case; and applying the adhesive to the insertion groove. And, it provides a method of manufacturing a plasma sensor device for semiconductor process diagnosis comprising the step of bonding the lower case and the upper case so that the plasma sensor and the electronic component are inserted into the insertion groove.
여기서, 하부 케이스 및 상부 케이스를 합착하는 단계 이전에, 하부 케이스 및 상부 케이스의 일면 중 적어도 하나에 도전성 패턴을 형성하는 단계를 더 포함할 수 있다.Here, before the step of bonding the lower case and the upper case, forming a conductive pattern on at least one of the lower case and the upper case may be further included.
또한, 상부 도전층을 형성하는 단계는, 상부 도전층이 절연층을 감싸며 하부 도전층과 연결되는 단계일 수 있다.In addition, the forming of the upper conductive layer may be a step in which the upper conductive layer surrounds the insulating layer and is connected to the lower conductive layer.
또한, 하부 케이스 및 상부 케이스를 합착하는 단계는, 삽입홈은 위를 향하도록 하고, 안착홈은 아래를 향하도록 하여 하부 케이스 및 상부 케이스를 합착하는 단계일 수 있다.In addition, the bonding of the lower case and the upper case may be a step of bonding the lower case and the upper case with the insertion groove facing upward and the mounting groove facing downward.
또한, 하부 케이스 및 상부 케이스를 합착하는 단계는, 합착 과정에서 플라즈마 센서 및 전자 부품으로 인해 삽입홈에 도포된 접착제가 하부 케이스 및 상부 케이스의 합착면으로 퍼지는 단계와, 합착면으로 퍼진 접착제를 경화하는 단계를 포함할 수 있다.In addition, the bonding of the lower case and the upper case includes the steps of spreading the adhesive applied to the insertion groove due to the plasma sensor and electronic components to the bonding surface of the lower case and the upper case during the bonding process, and curing the adhesive spread to the bonding surface. It may include the step of.
본 발명에 따르면, 전자 부품으로 유입되는 플라즈마를 차폐하는 구조를 적용하여 전자 부품의 오동작을 방지할 수 있는 효과가 있다.According to the present invention, it is possible to prevent malfunction of the electronic component by applying a structure to shield the plasma flowing into the electronic component.
본 발명에 따르면, 플라즈마 센서 장치를 구성하는 상부 및 하부 케이스의 합착면에 도전성 패턴을 배치하여, 상부 및 하부 케이스 간 등전위면을 형성함으로써, 플라즈마 센서가 플라즈마의 밀도 및 균일도를 정확히 센싱할 수 있 는 효과가 있다.According to the present invention, by arranging a conductive pattern on the bonding surfaces of the upper and lower cases constituting the plasma sensor device to form an equipotential surface between the upper and lower cases, the plasma sensor can accurately sense the density and uniformity of the plasma. Has an effect.
본 발명에서 얻을 수 있는 효과는 이상에서 언급한 효과들로 제한되지 않으며, 언급하지 않은 또 다른 효과들은 아래의 기재로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.The effects obtainable in the present invention are not limited to the above-mentioned effects, and other effects not mentioned can be clearly understood by those of ordinary skill in the art from the following description. will be.
도 1은 본 발명의 실시예에 따른 반도체 공정 진단을 위한 플라즈마 센서 장치의 사시도이다.
도 2는 본 발명의 실시예에 따른 반도체 공정 진단을 위한 플라즈마 센서 장치에 구비된 회로 기판의 사시도이다.
도 3은 본 발명의 실시예에 따른 반도체 공정 진단을 위한 플라즈마 센서 장치의 하부 케이스의 평면도이다.
도 4는 본 발명의 실시예에 따른 반도체 공정 진단을 위한 플라즈마 센서 장치의 상부 케이스의 평면도이다.
도 5는 도 3의 하부 케이스에 안착된 회로 기판을 도시한 도면이다.
도 6은 본 발명의 실시예에 따른 반도체 공정 진단을 위한 센서 장치의 단면도로서, 도 5의 Ⅵ-Ⅵ을 따라 절단한 단면도이다.
도 7a 내지 도 7l는 본 발명의 실시예에 따른 반도체 공정 진단을 위한 플라즈마 센서 장치의 제조 방법의 순서도이다.1 is a perspective view of a plasma sensor device for diagnosing a semiconductor process according to an embodiment of the present invention.
2 is a perspective view of a circuit board provided in a plasma sensor device for diagnosing a semiconductor process according to an embodiment of the present invention.
3 is a plan view of a lower case of a plasma sensor device for diagnosing a semiconductor process according to an embodiment of the present invention.
4 is a plan view of an upper case of a plasma sensor device for diagnosing a semiconductor process according to an embodiment of the present invention.
5 is a diagram illustrating a circuit board mounted on the lower case of FIG. 3.
6 is a cross-sectional view of a sensor device for diagnosing a semiconductor process according to an embodiment of the present invention, taken along VI-VI of FIG. 5.
7A to 7L are flowcharts of a method of manufacturing a plasma sensor device for diagnosing a semiconductor process according to an exemplary embodiment of the present invention.
이하, 본 발명에 따른 바람직한 실시 형태를 첨부된 도면을 참조하여 상세하게 설명한다. 첨부된 도면과 함께 이하에 개시될 상세한 설명은 본 발명의 예시적인 실시형태를 설명하고자 하는 것이며, 본 발명이 실시될 수 있는 유일한 실시형태를 나타내고자 하는 것이 아니다. 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략할 수 있고, 명세서 전체를 통하여 동일 또는 유사한 구성 요소에 대해서는 동일한 참조 부호를 사용할 수 있다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings. DETAILED DESCRIPTION OF THE INVENTION The detailed description to be disclosed below together with the accompanying drawings is intended to describe exemplary embodiments of the present invention, and is not intended to represent the only embodiments in which the present invention may be practiced. In the drawings, parts irrelevant to the description may be omitted in order to clearly describe the present invention, and the same reference numerals may be used for the same or similar components throughout the specification.
본 발명의 일 실시 예에서, “또는”, “적어도 하나” 등의 표현은 함께 나열된 단어들 중 하나를 나타내거나, 또는 둘 이상의 조합을 나타낼 수 있다. 예를 들어, “A 또는 B”, “A 및 B 중 적어도 하나”는 A 또는 B 중 하나만을 포함할 수 있고, A와 B를 모두 포함할 수도 있다.In an embodiment of the present invention, expressions such as “or” and “at least one” may represent one of words listed together, or a combination of two or more. For example, “A or B” and “at least one of A and B” may include only one of A or B, and may include both A and B.
도 1은 본 발명의 실시예에 따른 반도체 공정 진단을 위한 플라즈마 센서 장치의 사시도이고, 도 2는 본 발명의 실시예에 따른 반도체 공정 진단을 위한 플라즈마 센서 장치에 구비된 회로 기판의 사시도이다.1 is a perspective view of a plasma sensor device for diagnosing a semiconductor process according to an embodiment of the present invention, and FIG. 2 is a perspective view of a circuit board provided in a plasma sensor device for diagnosing a semiconductor process according to an embodiment of the present invention.
도 1 및 도 2를 참조하면, 본 발명의 실시예에 따른 반도체 공정 진단을 위한 플라즈마 센서 장치는 하부 케이스(100), 회로 기판(200) 및 상부 케이스(300)을 포함하여 구성될 수 있다.1 and 2, a plasma sensor device for diagnosing a semiconductor process according to an embodiment of the present invention may include a
하부 케이스(100) 및 상부 케이스(300)는 원판형으로 형성될 수 있으며, 동일한 재질로 이루어질 수 있다. 특히, 하부 케이스(100) 및 상부 케이스(300)는 전기적 특성이 우수한 재질로서 고농도로 도핑된 실리콘(Si) 및 갈륨 아세나이드(GaAs) 등을 포함할 수 있다.The
회로 기판(200)은, 플라즈마 센서(241), 전자 부품(243) 및 배터리(245)를 실장하며, 하부 케이스(100) 및 상부 케이스(300) 사이에 배치된다.The
도면에는 도시하지 않았지만, 회로 기판(200)은, PCB(Printed Circuit Board)로서, 플라즈마 센서(241), 전자 부품(243) 및 배터리(245)가 전기적으로 연결되도록 배선이 인쇄되어 있다.Although not shown in the drawings, the
회로 기판(200)은 중앙에 나선 루프의 코일 형태로 이루어진 안테나(230)가 구비될 수 있다. 이와 같은, 안테나(230)는 회로 기판(200)에 인쇄된 형태로 형성될 수 있다.The
플라즈마 센서(241)는, 복수 개로 구비되며, 반도체 공정 진단을 위한 플라즈마 센서 장치의 정해진 센싱 위치에 내장되어 해당 위치에서 반도체 공정 모니터링을 위한 센싱을 수행한다.The
이와 같은 플라즈마 센서(241)는 반도체 공정 환경에서의 플라즈마의 밀도 및 균일도를 센싱할 수 있다.The
전자 부품(243)은 제어 IC(Integrated Circuit)칩, 통신 IC칩, 충전 IC칩 및 메모리 중 적어도 하나를 포함할 수 있다.The
제어 IC칩은 제어 정보를 이용하여 플라즈마 센서(241)의 동작을 제어할 수 있다. 즉, 제어 IC칩은 제어 정보에 포함된 설정 값에 기반하여 플라즈마 센서(241)가 동작하도록 제어할 수 있다.The control IC chip may control the operation of the
통신 IC칩은 외부와의 무선 통신을 위한 구성으로 플라즈마 센서(241)에 의해 센싱된 센싱 정보를 무선으로 송신하고, 플라즈마 센서(241)의 동작을 제어하기 위한 제어 정보를 무선으로 수신한다. The communication IC chip wirelessly transmits sensing information sensed by the
통신 IC칩은 외부와 무선 통신을 수행하기 위해 안테나(230)에 연결된다.The communication IC chip is connected to the
메모리는 플라즈마 센서(241)의 동작을 제어하기 위한 제어 정보를 저장하고, 플라즈마 센서(241)에 의해 센싱된 센싱 정보를 저장할 수 있다. 또한, 메모리는 반도체 공정 진단을 위한 플라즈마 센서 장치가 사용된 공정을 기록한 로그 데이터를 저장할 수 있다.The memory may store control information for controlling the operation of the
여기서, 로그 데이터는 반도체 공정 진단을 위한 플라즈마 센서 장치가 어떤 공정에서 어떤 조건으로 사용되었는지에 대한 정보를 포함할 수 있다Here, the log data may include information on what conditions and in which processes the plasma sensor device for semiconductor process diagnosis is used.
배터리(245)는, 플라즈마 센서(241) 및 전자 부품(243)을 포함하여 반도체 공정 진단을 위한 플라즈마 센서 장치에 구비되는 구성 요소들의 구동을 위한 전원을 공급한다.The
도 3은 본 발명의 실시예에 따른 반도체 공정 진단을 위한 플라즈마 센서 장치의 하부 케이스의 평면도이고, 도 4는 본 발명의 실시예에 따른 반도체 공정 진단을 위한 플라즈마 센서 장치의 상부 케이스의 평면도이고, 도 5는 도 3의 하부 케이스에 안착된 회로 기판을 도시한 도면이다.3 is a plan view of a lower case of a plasma sensor device for diagnosing a semiconductor process according to an embodiment of the present invention, and FIG. 4 is a plan view of an upper case of a plasma sensor device for diagnosing a semiconductor process according to an embodiment of the present invention, 5 is a diagram illustrating a circuit board mounted on the lower case of FIG. 3.
도 3 및 도 5를 참조하면, 하부 케이스(100)는, 일면에 회로 기판(200)이 안착되는 안착홈(110)이 회로 기판(200)과 대응하는 형상으로 형성된다.3 and 5, in the
도 4 및 도 5를 참조하면, 상부 케이스(300)는, 플라즈마 센서(241), 전자 부품(243) 및 배터리(245)가 삽입되는 삽입홈(320)이 형성된다. 구체적으로, 삽입홈(310)은 플라즈마 센서(241) 및 상부 도전층(520)과 대응하는 형상으로 대응하는 위치에 형성된다.4 and 5, the
여기서, 안착홈(110) 및 삽입홈(310)은 에칭(Wet etching) 기법으로 형성되는 것이 바람직하지만, 이에 한정되는 것은 아니다.Here, the
전자 부품(243)을 실장한 회로 기판(200)이 안착되는 안착홈(110) 바닥면에는 하부 도전층(510)이 배치될 수 있으며, 이에 더하여 배선(미도시)을 구비한 회로 기판(200)이 안착되는 안착홈(110) 바닥면에도 하부 도전층(510)이 배치될 수 있다. 이와 달리, 플라즈마 센서(241) 및 배터리(245)를 실장한 회로 기판(200)이 안착되는 안착홈(110) 바닥면에는 하부 도전층(510)이 배치되지 않는다. 이에 대한 자세한 설명은 후술하겠다.A lower
한편, 플라즈마란 초고온에서 음전하 및 양전하가 분리된 기체 상태를 의미하는데, 플라즈마 센서 장치가 플라즈마 센싱 시 플라즈마에 노출되면 하부 케이스(100) 및 상부 케이스(300) 표면 및 내부면에는 서로 반대 극성의 전하가 대전된다. 이로 인해 플라즈마 센서(241)가 플라즈마 센싱 시 정확성이 떨어지며 전자 부품(243)이 오동작하는 문제점이 발생한다.Meanwhile, plasma refers to a gas state in which negative and positive charges are separated at an ultra-high temperature. When the plasma sensor device is exposed to plasma during plasma sensing, charges of opposite polarities are applied to the surfaces and inner surfaces of the
이와 같은 문제점을 해결하기 위해, 본 발명의 실시예에 따른 반도체 공정 진단을 위한 플라즈마 센서 장치는, 하부 케이스(100) 및 상부 케이스(300)의 합착면에 도전성 패턴(400)을 구비하여, 하부 케이스(100) 및 상부 케이스(300) 간 등전위면을 형성한다.In order to solve such a problem, the plasma sensor device for diagnosing a semiconductor process according to an embodiment of the present invention includes a
구체적으로, 도 5를 참조하면, 도전성 패턴(400)은 안착홈(110)이 형성되지 않은 하부 케이스(100) 일면에 배치될 수 있다. 여기서, 전술한 문제점은 주로 플라즈마 센서(241) 및 전자 부품(243)에서 발생되기 때문에, 도전성 패턴(400)은 플라즈마 센서(241) 주변에 배치되는 것이 바람직하다. 다만, 전자 부품(243)의 경우 후술할 하부 도전층(510) 및 상부 도전층(520)을 통해 전술한 문제점을 해결할 수 있어 그 주변에 도전성 패턴(400)을 구비하지 않아도 무방하다.Specifically, referring to FIG. 5, the
또한, 도전성 패턴(400)은, 은 페이스트(Ag Paste)를 통해 형성된 은 도트(Ag Dot)로 이루어질 수 있으나, 이에 한정되는 것은 아니며 다양한 형성 방법으로 형성된 다양한 도전성 재료로 이루어질 수 있다.In addition, the
한편, 도전성 패턴(400)은 하부 케이스(100) 및 상부 케이스(300) 간 등전위면을 형성하기 위해 하부 케이스(100) 및 상부 케이스(300)의 합착면에 배치되는 구성이기 때문에, 도 5와 달리 삽입홈(310)이 형성되지 않은 상부 케이스(300) 일면에 배치될 수도 있다.On the other hand, since the
이와 같이, 본 발명의 실시예에 따른 반도체 공정 진단을 위한 플라즈마 센서 장치는, 상부 및 하부 케이스(100, 300)의 합착면에 도전성 패턴(400)을 배치하여, 상부 및 하부 케이스(100, 300) 간 등전위면을 형성함으로써, 플라즈마 센서(241)가 플라즈마의 밀도 및 균일도를 정확히 센싱할 수 있다.As described above, in the plasma sensor device for diagnosing a semiconductor process according to an embodiment of the present invention, by disposing the
도 6은 본 발명의 실시예에 따른 반도체 공정 진단을 위한 플라즈마 센서 장치의 단면도로서, 도 5의 Ⅵ-Ⅵ을 따라 절단한 단면도이다.6 is a cross-sectional view of a plasma sensor device for diagnosing a semiconductor process according to an embodiment of the present invention, taken along VI-VI of FIG. 5.
도 6을 참조하면, 본 발명의 실시예에 따른 반도체 공정 진단을 위한 플라즈마 센서 장치는, 하부 케이스(100), 회로 기판(200), 상부 케이스(300), 도전성 패턴(400), 하부 도전층(510), 절연층(120), 상부 도전층(520) 및 접착층(121~123)을 포함하여 구성될 수 있다.6, a plasma sensor device for diagnosing a semiconductor process according to an embodiment of the present invention includes a
하부 케이스(100)는 일면에 안착홈(110)이 형성된다. 그리고, 회로 기판(200)은, 플라즈마 센서(241) 및 전자 부품(243)을 실장하며, 하부 케이스(100)의 안착홈(110)에 안착된다. 여기서, 플라즈마 센서(241) 및 전자 부품(243)은 회로 기판(200)에 구비된 배선에 솔더링(Soldering)되고, 회로 기판(200)은 접착제에 의해 하부 케이스(100)의 안착홈(110)에 부착될 수 있다.The
상부 케이스(300)는, 일면에 플라즈마 센서(241), 전자 부품(243)이 삽입되는 삽입홈(310)이 형성된다.The
하부 도전층(510)은 전자 부품(243)이 실장된 회로 기판(200) 하부에 배치된다. 그리고, 절연층(120)은 전자 부품(243)이 실장된 회로 기판(200) 상부에 배치되고, 상부 도전층(520)은 절연층(120) 상부에 배치된다. 여기서, 상부 도전층(520)은 절연층(120)을 감싸며 하부 도전층(510)과 연결된다.The lower
즉, 하부 도전층(510) 및 상부 도전층(520)은, 도전성 페이스트(Paste)를 도포하고 이를 경화하여 형성하거나 도전성 테이프(Tape)로 형성할 수 있으며, 전자 부품(243)이 실장된 회로 기판(200)을 감싸며 플라즈마를 차폐하게 된다. 이에 따라, 전자 부품(243)의 오동작을 방지할 수 있다. 그리고, 절연층(120)은 하부 도전층(510) 및 상부 도전층(520) 사이에 배치된 전자 부품(243)을 절연 시키는 역할을 수행한다.That is, the lower
아울러, 하부 도전층(510) 및 상부 도전층(520)은 배선(미도시)을 구비한 회로 기판(200) 하부 및 상부에도 각각 구비될 수 있으며, 이 경우 절연할 대상(전자 부품(243))이 없어 절연층(120)을 구비하지 않아도 무방하다.In addition, the lower
다시 말해, 하부 도전층(510)은 플라즈마 센서(241)가 실장된 회로 기판(200)을 제외한 나머지 회로 기판(200) 하부에 배치되고, 상부 도전층(520)은 플라즈마 센서(241)가 실장된 회로 기판(200)을 제외한 나머지 회로 기판(200) 상부에 배치될 수 있다.In other words, the lower
도전성 패턴(400)은 하부 케이스(100) 및 상부 케이스(300)의 일면 중 어느 하나에 배치된다. 특히, 도전성 패턴(400)은 플라즈마 센서(241) 주변에 배치되는 것이 바람직하다.The
제1 접착층(123)은 플라즈마 센서(241)가 안착된 안착홈(110) 내부에 배치되고, 제2 접착층(121)은 하부 도전층(510) 및 상부 도전층(520)이 형성된 안착홈(110) 내부에 배치된다. 특히, 제1 접착층(123)은 방열 실리콘으로 이루어져 플라즈마 센서(241)를 고온의 열로부터 보호하는 역할을 수행한다.The first
또한, 제1 접착층(123)은 플라즈마 센서(241)를 감싸는 형태로 배치되며, 제2 접착층(121)은 하부 도전층(510) 및 상부 도전층(520)을 감싸는 형태로 배치된다.In addition, the first
상부 케이스(300)는 플라즈마 센서(241) 및 상부 도전층(520)의 상부가 삽입홈(310)에 삽입되도록 하부 케이스(100)와 합착된다.The
이와 같이, 하부 케이스(100) 및 상부 케이스(300)가 합착되면 그 합착면에 도전성 패턴(400)이 배치된다. 이에 따라, 하부 케이스(100) 및 상부 케이스(300) 간 등전위면이 형성되어 플라즈마 센서(241)가 플라즈마의 밀도 및 균일도를 정확히 센싱할 수 있다.In this way, when the
또한, 전자 부품(243)이 실장된 회로 기판(200)은 하부 도전층(510) 및 상부 도전층(520)으로 인해 하부 케이스(100) 및 상부 케이스(300) 간 등전위면이 형성되어 전자 부품(243)의 오동작을 방지할 수 있다.In addition, in the
제2 접착층(121)은, 하부 케이스(100) 및 상부 케이스(300) 사이 특히, 플라즈마 센서(241)가 안착되지 않은 나머지 안착홈(110)과, 삽입홈(310) 내부에 배치된다. 여기서, 제2 접착층(121)은 경도가 shore A40 이하이고, 연신률이 30% 이상인 Si 계열 물질로 이루어질 수 있다.The second adhesive layer 121 is disposed between the
하부 케이스(100) 및 상부 케이스(300)가 합착되면, 제2 접착층(121)은 안착홈(110) 및 삽입홈(310)에 완전히 채워짐으로써, 하부 케이스(100)와 상부 케이스(300)가 합착된 상태에서, 안착홈(110) 및 삽입홈(310) 내부에 기공이 포함되지 않도록 하는 것을 특징으로 한다.When the
이와 같이, 본 발명의 실시예에 따른 반도체 공정 진단을 위한 플라즈마 센서 장치는 안착홈(110) 및 삽입홈(310) 내부에 기공이 포함되지 않도록 제2 접착층(121)을 배치함으로써, 온도 상승에 따른 기공 팽창으로 인해 발생하는 센서 장치 휨(Warpage) 현상을 방지할 수 있다.In this way, the plasma sensor device for diagnosing a semiconductor process according to an embodiment of the present invention is provided with the second adhesive layer 121 so as not to contain pores in the
또한, 제2 접착층(121)은 열팽창계수가 하부 케이스(100) 및 상부 케이스(300) 보다 작거나 하부 케이스(100) 및 상부 케이스(300)와 동일한 것을 특징으로 한다.In addition, the second adhesive layer 121 is characterized in that the coefficient of thermal expansion is smaller than the
이와 같이, 본 발명의 실시예에 따른 반도체 공정 진단을 위한 플라즈마 센서 장치는 열팽창계수가 비교적 작은 제2 접착층(121)을 안착홈(110) 및 삽입홈(310) 사이에 배치함으로써, 온도 상승에 따른 제2 접착층(121) 팽창으로 인해 발생하는 플라즈마 센서 장치 휨(Warpage) 현상을 방지할 수 있다.In this way, the plasma sensor device for diagnosing a semiconductor process according to an exemplary embodiment of the present invention has a second adhesive layer 121 having a relatively small coefficient of thermal expansion between the
본 발명의 실시예에 따른 반도체 공정 진단을 위한 플라즈마 센서 장치는, 플라즈마 센서(241) 및 전자 부품(243)이 실장된 영역 즉, 솔더링 영역에 배치되는 제3 접착층(122)을 더 포함하여 구성될 수 있다. 여기서, 솔더링 영역은 회로 기판(200)과 플라즈마 센서(241) 및 전자 부품(243) 사이의 빈 공간을 포함하게 되는데, 제3 접착층(122)은 이 빈 공간에 접착제를 언더필(Underfill) 공정으로 채워 넣어 형성된 것으로, 회로 기판(200)에 플라즈마 센서(241) 및 전자 부품(243)을 견고하게 고정하는 역할을 수행함으로써, 플라즈마 센서 장치 휨 현상으로 인해 발생되는 플라즈마 센서(241) 및 전자 부품(240)의 박리를 방지할 수 있다.The plasma sensor device for diagnosing a semiconductor process according to an embodiment of the present invention further includes a third
제3 접착층(122)은 경도 shore D50 이상이고, 연신률이 5% 이하인 접촉 에폭시 물질로 이루어질 수 있다.The third
도 6을 참조하면, 하부 케이스(100)와 상부 케이스(200)가 합착되고 나면, 플라즈마 센서(241) 및 상부 도전층(520)의 하부는 하부 케이스(100)의 안착홈(110) 내부에 위치하게 되고, 플라즈마 센서(241) 및 상부 도전층(520)의 상부는 상부 케이스(300)의 삽입홈(310) 내부에 위치할 수 있다.Referring to FIG. 6, after the
한편, 도면과 달리, 상부 케이스(300)의 삽입홈(310)의 크기를 플라즈마 센서(241) 및 상부 도전층(520) 보다 더 크게 형성하고, 삽입홈(310)의 깊이도 하부 케이스(100)와 상부 케이스(300) 합착 시 플라즈마 센서(241) 및 상부 도전층(520)이 삽입홈(310) 내 바닥면과 맞닿지 않도록 형성할 수도 있다.On the other hand, unlike the drawings, the size of the
도 7a 내지 도 7i는 본 발명의 실시예에 따른 반도체 공정 진단을 위한 플라즈마 센서 장치의 제조 방법의 순서도이다.7A to 7I are flowcharts of a method of manufacturing a plasma sensor device for diagnosing a semiconductor process according to an exemplary embodiment of the present invention.
이하, 도 1 내지 도 7l를 참조하여, 본 발명의 실시예에 따른 반도체 공정 진단을 위한 플라즈마 센서 장치의 제조 방법을 설명하되, 전술한 플라즈마 센서 장치와 동일한 내용에 대해서는 생략하겠다. 또한, 이하에서 설명하는 플라즈마 센서 장치의 제조 방법의 각 단계를 순서적으로 설명하지만, 그 순서는 필요에 따라 변경 가능하며 절대적이지 않다. 예를 들어, 하부 기판(100), 상부 기판(300) 및 회로 기판(200)은 그 순서에 상관없이 개별적으로 제조 가능하다. Hereinafter, a method of manufacturing a plasma sensor device for diagnosing a semiconductor process according to an embodiment of the present invention will be described with reference to FIGS. 1 to 7L, but the same contents as those of the above-described plasma sensor device will be omitted. In addition, each step of the method for manufacturing a plasma sensor device described below will be sequentially described, but the order can be changed as necessary and is not absolute. For example, the
먼저, 회로 기판(200) 상부에 플라즈마 센서(241) 및 전자 부품(243)을 실장한다. 즉, 플라즈마 센서(241) 및 전자 부품(243)을 회로 기판(200)의 배선에 솔더링(Soldering)한다.First, the
다음, 도 7a에 도시한 바와 같이, 하부 케이스(100) 일면에 회로 기판(200)과 대응하는 형상으로 안착홈(110)을 형성한다. 여기서, 안착홈(110)은 에칭(Wet etching) 기법으로 형성될 수 있다.Next, as shown in FIG. 7A, a
다음, 도 7b에 도시한 바와 같이, 안착홈(110)이 형성되지 않은 하부 케이스(100) 일면에 도전성 패턴(400)을 형성한다. 도면과 달리, 도전성 패턴(400)은 삽입홈이 형성되지 않은 상부 케이스(300) 일면에 형성될 수도 있다. 즉, 도전성 패턴(400)은 하부 케이스(100) 및 상부 케이스(300)의 일면 중 어느 하나에 형성될 수 있다.Next, as shown in FIG. 7B, a
이하에서는 도전성 패턴(400)이 하부 케이스(100) 일면에 배치되는 경우를 일예로 설명하겠다.Hereinafter, a case where the
여기서, 도전성 패턴(400)은 플라즈마 센서(241) 주변에 배치될 수 있다.Here, the
또한, 도전성 패턴(400)은, 은 페이스트(Ag Paste)를 통해 형성된 은 도트(Ag Dot)로 이루어질 수 있으나, 이에 한정되는 것은 아니며 다양한 형성 방법으로 형성된 다양한 도전성 재료로 이루어질 수 있다.In addition, the
다음, 도 7c에 도시한 바와 같이, 전자 부품(243)이 실장된 회로 기판(200)의 형상에 대응하는 안착홈(110)에 하부 도전층(510)을 형성한다. 이 때, 하부 도전층(510)은 배선(미도시)이 형성된 회로 기판(200)의 형상에 대응하는 안착홈(110)에도 형성될 수 있다.Next, as shown in FIG. 7C, a lower
다음, 도 7d에 도시한 바와 같이, 하부 케이스(100)의 안착홈(110)에 회로 기판(200)을 안착한다. 여기서, 회로 기판(200)은 접착제에 의해 안착홈(110)의 바닥면에 부착될 수 있다.Next, as shown in FIG. 7D, the
다음, 도 7e에 도시한 바와 같이, 안착홈(110)에 제1 및 제2 접착제(123a, 121a)를 도포하기 전 플라즈마 센서(241) 및 전자 부품(243)이 실장된 영역 즉, 솔더링 영역에 제3 접착제(122a)를 언더필하고 이를 경화하여 제3 접착층(122)을 형성한다.Next, as shown in FIG. 7E, the area where the
여기서, 솔더링 영역은 회로 기판(200)과 플라즈마 센서(241) 및 전자 부품(243) 사이의 빈 공간을 포함하게 되는데, 제3 접착제(122a)를 이 빈 공간에 언더필(Underfill) 공정으로 채워 넣고 경화한다. 이에 따라, 회로 기판(200)에 플라즈마 센서(241) 및 전자 부품(243)을 견고하게 고정할 수 있고, 플라즈마 센서 장치 휨 현상으로 인해 발생되는 플라즈마 센서(241) 및 전자 부품(240)의 박리를 방지할 수 있다.Here, the soldering area includes an empty space between the
다음, 도 7f에 도시한 바와 같이, 전자 부품(243)이 실장된 회로 기판(200) 상부에 절연층(120)을 형성한다. 이 때, 후술할 하부 도전층(510) 및 상부 도전층(520)의 연결을 위해 안착홈(110) 가장자리에는 절연층(120)을 형성하지 않는다.Next, as shown in FIG. 7F, an insulating
다음, 도 7g에 도시한 바와 같이, 절연층(120) 상부에 상부 도전층(520)을 형성한다. 이 때, 상부 도전층(520)이 절연층(120)을 감싸며 하부 도전층(510)과 연결되도록 형성한다.Next, as shown in FIG. 7G, an upper
다음, 도 7h에 도시한 바와 같이, 플라즈마 센서(241)가 안착된 안착홈(110)에 접착제(121a)를 도포하고 이를 경화한다. 이에 따라, 플라즈마 센서(241)가 안착된 안착홈(110) 내부에 제1 접착층(123)이 형성된다. 이 때, 제1 접착층(123)은 방열 실리콘으로 이루어져 플라즈마 센서(241)를 고온의 열로부터 보호하는 역할을 수행한다.Next, as shown in FIG. 7H, the adhesive 121a is applied to the
다음, 도 7i에 도시한 바와 같이, 상부 케이스(300) 일면에 플라즈마 센서(241) 및 상부 도전층(520)과 대응하는 형상으로 삽입홈(310)을 형성한다. 여기서, 삽입홈(310)은 에칭(Wet etching) 기법으로 형성될 수 있다.Next, as shown in FIG. 7I, an
다음, 도 7j 내지 도 7l에 도시한 바와 같이 상부 케이스(300)에 형성된 삽입홈(310)에 제2 접착제(121a)를 도포하고, 제2 접착제(121a)가 경화되기 전 삽입홈(310)에 플라즈마 센서(241) 및 상부 도전층(500)이 삽입되도록 하부 케이스(100) 및 상부 케이스(300)를 합착한다.Next, as shown in FIGS. 7J to 7L, the second adhesive 121a is applied to the
여기서, 도 7k에 도시한 바와 같이, 상부 케이스(300)의 삽입홈(310)은 위를 향하도록 하고, 하부 케이스(100)의 안착홈(110)은 아래를 향하도록 하여 하부 케이스(100) 및 상부 케이스(300)를 합착한다. 이는, 상부 케이스(300)의 삽입홈(310)을 아래로 향하도록 하여 합착하게 되면, 합착 과정에서 아직 경화되지 않은 제2 접착제(121a)가 중력에 의해 아래로 흘러 내리기 때문에 이를 방지하기 위함이다.Here, as shown in FIG. 7K, the
전술한 합착 과정에서 플라즈마 센서(241) 및 상부 도전층(520)으로 인해 삽입홈(310)에 도포된 제2 접착제(121a)가 하부 케이스(100) 및 상부 케이스(300)의 합착면으로 퍼지게 되고, 합착면으로 퍼진 제2 접착제(121a)를 경화하면 하부 케이스(100) 및 상부 케이스(300)는 합착되고, 제2 접착층(121)이 플라즈마 센서(241) 및 상부 도전층(520)을 감싸는 형태로 형성된다.In the above-described bonding process, the second adhesive 121a applied to the
이와 같이, 본 발명의 실시예에 따른 반도체 공정 진단을 위한 플라즈마 센서 장치의 제조 방법은, 상부 및 하부 케이스(100, 300)의 합착면에 도전성 패턴(400)을 형성하여, 상부 및 하부 케이스(100, 300) 간 등전위면을 형성함으로써, 플라즈마 센서(241)가 플라즈마의 밀도 및 균일도를 정확히 센싱할 수 있도록 한다.As described above, in a method of manufacturing a plasma sensor device for diagnosing a semiconductor process according to an embodiment of the present invention, by forming the
또한, 하부 도전층(510) 및 상부 도전층(520)이 플라즈마를 차폐하여, 전자 부품(243)의 오동작을 방지할 수 있다.In addition, the lower
또한, 하부 도전층(510) 및 상부 도전층(520)으로 인해 하부 케이스(100) 및 상부 케이스(300) 간 등전위면이 형성되어 전자 부품(243)의 오동작을 방지할 수 있다. In addition, an equipotential surface is formed between the
지금까지 본 발명의 바람직한 실시 예에 대해 설명하였으나, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 본질적인 특성을 벗어나지 않는 범위 내에서 변형된 형태로 구현할 수 있을 것이다.Although a preferred embodiment of the present invention has been described so far, a person of ordinary skill in the art to which the present invention pertains may be implemented in a modified form within the scope not departing from the essential characteristics of the present invention.
본 명세서와 도면에 개시된 본 발명의 실시 예들은 본 발명의 기술 내용을 쉽게 설명하고 본 발명의 이해를 돕기 위해 특정 예를 제시한 것일 뿐이며, 본 발명의 범위를 한정하고자 하는 것은 아니다. 따라서 본 발명의 범위는 여기에 개시된 실시 예들 이외에도 본 발명의 기술적 사상을 바탕으로 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.Embodiments of the present invention disclosed in the present specification and drawings are merely provided with specific examples to easily explain the technical content of the present invention and to aid understanding of the present invention, and are not intended to limit the scope of the present invention. Therefore, the scope of the present invention should be construed that all changes or modified forms derived based on the technical idea of the present invention in addition to the embodiments disclosed herein are included in the scope of the present invention.
100: 하부 케이스
120: 절연층
200: 회로 기판
241: 플라즈마 센서
243: 전자 부품
300: 상부 케이스
400: 도전성 패턴
510: 하부 도전층
520: 상부 도전층100: lower case
120: insulating layer
200: circuit board
241: plasma sensor
243: electronic components
300: upper case
400: conductive pattern
510: lower conductive layer
520: upper conductive layer
Claims (13)
플라즈마 센서 및 전자 부품이 실장되며 상기 안착홈에 배치되는 회로 기판;
일면에 상기 플라즈마 센서 및 상기 전자 부품이 삽입되는 삽입홈이 형성되며 상기 하부 케이스와 합착되는 상부 케이스;
상기 전자 부품이 실장된 상기 회로 기판 하부에 배치되는 하부 도전층;
상기 전자 부품이 실장된 상기 회로 기판 상부에 배치되는 절연층;
상기 절연층 상부에 배치되는 상부 도전층; 및
상기 하부 케이스 및 상부 케이스의 합착면에 배치되되, 상기 플라즈마 센서의 주변에 도트 형태로 배치되는 도전성 패턴
을 포함하는 반도체 공정 진단을 위한 플라즈마 센서 장치.
A lower case in which a seating groove is formed on one side;
A circuit board on which a plasma sensor and an electronic component are mounted and disposed in the mounting groove;
An upper case having an insertion groove into which the plasma sensor and the electronic component are inserted on one surface and bonded to the lower case;
A lower conductive layer disposed under the circuit board on which the electronic component is mounted;
An insulating layer disposed on the circuit board on which the electronic component is mounted;
An upper conductive layer disposed on the insulating layer; And
A conductive pattern disposed on the bonding surface of the lower case and the upper case, and disposed in a dot shape around the plasma sensor
Plasma sensor device for diagnosing a semiconductor process comprising a.
상기 상부 도전층은
상기 절연층을 감싸며 상기 하부 도전층과 연결되는
반도체 공정 진단을 위한 플라즈마 센서 장치.
The method of claim 1,
The upper conductive layer is
Surrounding the insulating layer and connected to the lower conductive layer
Plasma sensor device for semiconductor process diagnosis.
상기 하부 도전층은
상기 플라즈마 센서가 실장된 회로 기판을 제외한 나머지 회로 기판 하부에 배치되고,
상기 상부 도전층은
상기 플라즈마 센서가 실장된 회로 기판을 제외한 나머지 회로 기판 상부에 배치되는
반도체 공정 진단을 위한 플라즈마 센서 장치.
The method of claim 1,
The lower conductive layer is
It is disposed under the other circuit board except for the circuit board on which the plasma sensor is mounted,
The upper conductive layer is
The plasma sensor is disposed on the rest of the circuit board except for the mounted circuit board.
Plasma sensor device for semiconductor process diagnosis.
상기 도전성 패턴은 은 도트인
반도체 공정 진단을 위한 플라즈마 센서 장치.
The method of claim 1,
The conductive pattern is a silver dot
Plasma sensor device for semiconductor process diagnosis.
상기 안착홈 및 삽입홈 내부에 배치되는 접착층
을 더 포함하는 반도체 공정 진단을 위한 플라즈마 센서 장치.
The method of claim 1,
Adhesive layer disposed inside the seating groove and the insertion groove
Plasma sensor device for semiconductor process diagnosis further comprising a.
상기 안착홈은
상기 회로 기판과 대응하는 형상으로 형성되고,
상기 삽입홈은
상기 플라즈마 센서 및 상기 상부 도전층과 대응하는 형상으로 형성되는
반도체 공정 진단을 위한 플라즈마 센서 장치.
The method of claim 1,
The seating groove is
Formed in a shape corresponding to the circuit board,
The insertion groove is
Formed in a shape corresponding to the plasma sensor and the upper conductive layer
Plasma sensor device for semiconductor process diagnosis.
하부 케이스 일면에 상기 회로 기판과 대응하는 형상으로 안착홈을 형성하는 단계;
상기 전자 부품이 실장된 상기 회로 기판의 형상에 대응하는 상기 안착홈에 하부 도전층을 형성하는 단계;
상기 안착홈에 상기 회로 기판을 안착하는 단계;
상기 전자 부품이 실장된 상기 회로 기판 상부에 절연층을 형성하는 단계;
상기 절연층 상부에 상부 도전층을 형성하는 단계;
상기 회로 기판이 안착된 상기 안착홈에 접착제를 도포하고 이를 경화하는 단계;
상부 케이스 일면에 상기 플라즈마 센서 및 상기 전자 부품과 대응하는 형상으로 삽입홈을 형성하는 단계;
상기 하부 케이스 및 상부 케이스의 일면 중 적어도 하나에 도전성 패턴을 형성하는 단계; 및
상기 삽입홈에 상기 접착제를 도포하고, 상기 삽입홈에 상기 플라즈마 센서 및 상기 전자 부품이 삽입되도록 상기 하부 케이스 및 상부 케이스를 합착하는 단계를 포함하고,
상기 도전성 패턴을 형성하는 단계는,
상기 플라즈마 센서의 주변에 도트 형태로 상기 도전성 패턴을 형성하는 단계인
반도체 공정 진단을 위한 플라즈마 센서 장치의 제조 방법.
Mounting a plasma sensor and an electronic component on a circuit board;
Forming a seating groove in a shape corresponding to the circuit board on one surface of the lower case;
Forming a lower conductive layer in the seating groove corresponding to the shape of the circuit board on which the electronic component is mounted;
Seating the circuit board in the seating groove;
Forming an insulating layer on the circuit board on which the electronic component is mounted;
Forming an upper conductive layer on the insulating layer;
Applying an adhesive to the seating groove in which the circuit board is seated and curing it;
Forming an insertion groove in a shape corresponding to the plasma sensor and the electronic component on one surface of the upper case;
Forming a conductive pattern on at least one of the lower case and the upper case; And
Applying the adhesive to the insertion groove, and bonding the lower case and the upper case so that the plasma sensor and the electronic component are inserted into the insertion groove,
The step of forming the conductive pattern,
The step of forming the conductive pattern in a dot shape around the plasma sensor
A method of manufacturing a plasma sensor device for diagnosing semiconductor processes.
상기 상부 도전층을 형성하는 단계는
상기 상부 도전층이 상기 절연층을 감싸며 상기 하부 도전층과 연결되는 단계인
반도체 공정 진단을 위한 플라즈마 센서 장치의 제조 방법.
The method of claim 9,
Forming the upper conductive layer
In which the upper conductive layer surrounds the insulating layer and is connected to the lower conductive layer.
A method of manufacturing a plasma sensor device for diagnosing semiconductor processes.
상기 하부 케이스 및 상부 케이스를 합착하는 단계는
상기 삽입홈은 위를 향하도록 하고, 상기 안착홈은 아래를 향하도록 하여 상기 하부 케이스 및 상부 케이스를 합착하는 단계인
반도체 공정 진단을 위한 플라즈마 센서 장치의 제조 방법.
The method of claim 9,
The step of bonding the lower case and the upper case
The step of bonding the lower case and the upper case so that the insertion groove faces upward and the seating groove faces downward.
A method of manufacturing a plasma sensor device for diagnosing semiconductor processes.
상기 하부 케이스 및 상부 케이스를 합착하는 단계는
상기 합착 과정에서 상기 플라즈마 센서 및 전자 부품으로 인해 상기 삽입홈에 도포된 상기 접착제가 상기 하부 케이스 및 상부 케이스의 합착면으로 퍼지는 단계; 및
상기 합착면으로 퍼진 상기 접착제를 경화하는 단계를 포함하는
반도체 공정 진단을 위한 플라즈마 센서 장치의 제조 방법.The method of claim 9,
The step of bonding the lower case and the upper case
Spreading the adhesive applied to the insertion groove due to the plasma sensor and the electronic component to the bonding surfaces of the lower case and the upper case during the bonding process; And
Including the step of curing the adhesive spread to the bonding surface
A method of manufacturing a plasma sensor device for diagnosing semiconductor processes.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020190140005A KR102246964B1 (en) | 2019-11-05 | 2019-11-05 | Plasma Sensor Mounted Wafer And Manufacturing Method Thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020190140005A KR102246964B1 (en) | 2019-11-05 | 2019-11-05 | Plasma Sensor Mounted Wafer And Manufacturing Method Thereof |
Publications (1)
Publication Number | Publication Date |
---|---|
KR102246964B1 true KR102246964B1 (en) | 2021-04-30 |
Family
ID=75740849
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020190140005A KR102246964B1 (en) | 2019-11-05 | 2019-11-05 | Plasma Sensor Mounted Wafer And Manufacturing Method Thereof |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR102246964B1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20230127475A (en) | 2022-02-25 | 2023-09-01 | 한국전자기술연구원 | Apparatus and method for real-time process diagnosis based on artificial neural network |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20100040150A (en) * | 2008-10-09 | 2010-04-19 | 삼성전기주식회사 | Electric device module |
KR101991644B1 (en) * | 2016-04-27 | 2019-09-30 | 오므론 가부시키가이샤 | Electronic device and manufacturing method thereof |
KR20190116887A (en) * | 2018-04-05 | 2019-10-15 | 삼성전기주식회사 | Electronic component module and manufacturing mehthod therof |
KR102039985B1 (en) * | 2017-12-05 | 2019-11-04 | 주식회사 에스엔텍비엠 | Wafer Sensor with Function of RF Noise Protection |
-
2019
- 2019-11-05 KR KR1020190140005A patent/KR102246964B1/en active IP Right Grant
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20100040150A (en) * | 2008-10-09 | 2010-04-19 | 삼성전기주식회사 | Electric device module |
KR101991644B1 (en) * | 2016-04-27 | 2019-09-30 | 오므론 가부시키가이샤 | Electronic device and manufacturing method thereof |
KR102039985B1 (en) * | 2017-12-05 | 2019-11-04 | 주식회사 에스엔텍비엠 | Wafer Sensor with Function of RF Noise Protection |
KR20190116887A (en) * | 2018-04-05 | 2019-10-15 | 삼성전기주식회사 | Electronic component module and manufacturing mehthod therof |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20230127475A (en) | 2022-02-25 | 2023-09-01 | 한국전자기술연구원 | Apparatus and method for real-time process diagnosis based on artificial neural network |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7274099B2 (en) | Method of embedding semiconductor chip in support plate | |
US5891753A (en) | Method and apparatus for packaging flip chip bare die on printed circuit boards | |
JP4805901B2 (en) | Semiconductor package | |
US6919630B2 (en) | Semiconductor package with heat spreader | |
KR102276278B1 (en) | Plasma Sensor Mounted Wafer And Manufacturing Method Thereof | |
US9082645B2 (en) | Manufacturing method of semiconductor module | |
US8030761B2 (en) | Mold design and semiconductor package | |
CN104134651A (en) | Semiconductor device | |
US7663254B2 (en) | Semiconductor apparatus and method of manufacturing the same | |
US6351032B1 (en) | Method and structure for heatspreader attachment in high thermal performance IC packages | |
KR102246964B1 (en) | Plasma Sensor Mounted Wafer And Manufacturing Method Thereof | |
KR101547207B1 (en) | Electrical connecting structure and method of semiconductor chip | |
US20200098670A1 (en) | Integrated electronic device having a dissipative package, in particular dual side cooling package | |
US8415204B2 (en) | Integrated circuit packaging system with heat spreader and method of manufacture thereof | |
KR102229055B1 (en) | Sensor Mounted Wafer And Manufacturing Method Thereof | |
KR102290523B1 (en) | Sensor Mounted Wafer And Manufacturing Method Thereof | |
KR102290524B1 (en) | Sensor Mounted Wafer And Manufacturing Method Thereof | |
US20230046603A1 (en) | Sensor mounted wafer | |
KR20210001631A (en) | Sensor Mounted Wafer And Manufacturing Method Thereof | |
KR102505963B1 (en) | Plasma Sensor Mounted Wafer And Manufacturing Method Thereof | |
KR20220058151A (en) | Sensor Mounted Wafer And Manufacturing Method Thereof | |
KR100541397B1 (en) | BGA package with insulated dummy solder ball | |
JP2006286782A (en) | Wiring board, semiconductor device, and manufacturing method thereof | |
KR102382971B1 (en) | Temperature Sensor Mounted Wafer And Manufacturing Method Thereof | |
US11699675B2 (en) | Semiconductor device with high heat dissipation efficiency |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant |