KR102242801B1 - 광전자 디바이스용 의사-기판 및 그 제조 방법 - Google Patents

광전자 디바이스용 의사-기판 및 그 제조 방법 Download PDF

Info

Publication number
KR102242801B1
KR102242801B1 KR1020207021716A KR20207021716A KR102242801B1 KR 102242801 B1 KR102242801 B1 KR 102242801B1 KR 1020207021716 A KR1020207021716 A KR 1020207021716A KR 20207021716 A KR20207021716 A KR 20207021716A KR 102242801 B1 KR102242801 B1 KR 102242801B1
Authority
KR
South Korea
Prior art keywords
substrate
layer
pseudo
gan
buffer structure
Prior art date
Application number
KR1020207021716A
Other languages
English (en)
Other versions
KR20200096661A (ko
Inventor
이반-크리스토프 로뱅
제롬 나피에랄라
Original Assignee
알레디아
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 알레디아 filed Critical 알레디아
Publication of KR20200096661A publication Critical patent/KR20200096661A/ko
Application granted granted Critical
Publication of KR102242801B1 publication Critical patent/KR102242801B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H01L33/18—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous within the light emitting region

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

본 발명은 기판(1) 및 기판(1)의 상면(1a) 상에 형성된 버퍼 구조체(2)를 포함하는, 발광 다이오드(11, 12), 3)의 성장에 적합한 광전자 디바이스(100)용 의사기판(10)에 관한 것이다. 버퍼 구조체(2)는 적어도 하나의 제 1 부분(21)을 포함하는데, 고체 갈륨 질화물(GaN)으로 제조된 하나의 층(211)이 상기 기판(1)의 상면(1a)으로부터 멀어지도록 대향하는 적어도 하나의 제 1 타입 자유면(210)을 구획하며, 각각의 제 1 타입 자유면(210)은 제 1 파장에서 광(L1)을 방출할 수 있는 III-V 화합물에 거의 기반하는 적어도 하나의 발광 다이오드(11)의 해당 면 상에서의 성장에 적합하다. 버퍼 구조체(2)는 적어도 하나의 제 2 부분(22)을 포함하는데, 인듐 및 갈륨 질화물(InGaN)의 층과 GaN의 중간층이 교번하고 인듐이 제 1 무게비로 존재하는 스택(221)은 기판(1)의 상면(1a)으로부터 멀어지도록 대향하는 적어도 하나의 제 2 타입 자유면(220)을 구획하고, 각각의 제 2 타입 자유면(220)은 제 1 파장과 다른 제 2 파장에서 광(L2)을 방출할 수 있는 III-V 화합물에 거의 기반하는 적어도 하나의 발광 다이오드(12)의 해당 면 상에서의 성장에 적합하다. 버퍼 구조체(2)의 제 2 부분(22)은 기판(1)의 상면(1a)의 평면에 평행하게 배향되는 일반면(P)에서 버퍼 구조체(2)의 제 1 부분(21)에 상대적으로 오프셋된다. 또한, 본 발명은 광전자 디바이스(100) 및 제조 방법을 기술한다.

Description

광전자 디바이스용 의사-기판 및 그 제조 방법
본 발명은, 의사-기판 상의 발광 다이오드의 성장에 적합한 광전자 디바이스용 의사-기판에 관한 것이고, 의사-기판은 기판 및 기판의 상면에 형성된 버퍼 구조체를 포함한다.
또한, 본 발명은 이러한 의사-기판, 이와 같은 광전자 디바이스, 및 이러한 광전자 디바이스를 얻는 방법에 관한 것이다.
특히, 본 발명은 디스플레이 스크린 또는 이미지 투영 시스템에 적용된다.
"광전자 디바이스(optoelectronic device)"라는 용어는 전기 신호를 전자기 방사선으로 변환하기에 적합한 디바이스, 및 특히 전자기 방사선, 특히 광의 방출을 위한 디바이스를 의미한다.
이러한 목적을 위해서, 광전자 디바이스는 종래에, "light-emitting diode"의 두문자어 LED로도 알려지는 발광 다이오드를 포함한다.
각각의 발광 다이오드가 양자 우물을 활용한 활성 물질, 도핑된 정션 P로서의 역할을 하도록 제 1 타입의 도핑에 따라 도핑된 반도체 부분 및 도핑된 정션 N으로서의 역할을 하도록 제 2 타입의 도핑에 따라 도핑된 반도체 부분을 포함하는 것이 알려져 있다.
각각의 발광 다이오드는, 적어도 부분적으로 에피택셜 성장에 의해 얻어지는 3차원 반도체 요소에 기반하여 형성될 수 있다. 발광 다이오드는 통상적으로, 주기율표의 3족 및 5족의 원소를 포함하는 반도체 물질, 예컨대 III-V 화합물, 특히 갈륨 질화물(GaN), 인듐 갈륨 질화물(InGaN) 또는 알루미늄 갈륨 질화물(AIGaN)로 형성된다.
특정한 방출면을 가지는 발광 다이오드의 매트릭스를 포함하는 광전자 디바이스가 존재한다. 이러한 광전자 디바이스는 특히, 디스플레이 스크린 또는 이미지 투영 시스템을 제조할 때 사용될 수 있는데, 발광 다이오드의 매트릭스는 사실상 광 픽셀들의 매트릭스를 규정하고, 각각의 픽셀은 하나 이상의 발광 다이오드를 포함한다.
곤란한 것 중 하나는 각각의 픽셀이 상이한 컬러, 예를 들어 청색, 녹색 및 적색을 방출할 수 있게 하는 것이다.
알려진 첫 번째 솔루션은, 각각의 픽셀이 청색 광을 발광할 수 있는 적어도 하나의 발광 다이오드, 녹색 광을 발광할 수 있는 적어도 하나의 발광 다이오드, 및 적색 광을 발광할 수 있는 적어도 하나의 발광 다이오드를 포함하도록 매트릭스가 구성되게 한다. 이를 달성하기 위하여, 주어진 색상에서 광을 방출할 수 있는 발광 다이오드들이 동일한 기판 상에 제조되고, 이것이 세 컬러에 대해서 개별적으로 반복된다. 그러면, 각각의 기판은 개별 디바이스를 구획하기 위해서 절단된다. 그러면, 각각의 픽셀은 세 컬러를 배치하기 위해서 이러한 개별 디바이스를 연관시키도록 재구성됨으로써 얻어진다.
또한, "픽 앤 플레이스(pick and place)"라는 명칭으로도 알려지는 이러한 솔루션은 최적인 것은 아닌데, 그 이유는 여러 조작이 필요하고 제작 시간이 길고 비용이 높으며, 많은 수의 연결이 이루어지기 때문이다. 소형화가 점점 지속되는 것을 고려할 때, 이러한 솔루션은 가끔은 불행하게도 구현하는 것이 불가능할 수 있다.
더욱이, 적색은 일반적으로 InGaAlP로부터 얻어지지만, 이러한 기법은 단점들, 예컨대 온도의 함수로서 파장이 크게 변한다는 것, 발광 다이오드의 크기에 의존하여 효율이 변한다는 사실(효율이 30 마이크론 미만의 마이크로 다이오드에 대해서는 감소됨) 및 이러한 물질을 성장시키는 것이 민감한 작업이라는 사실을 가진다.
두 번째 솔루션은 발광 다이오드가 청색에서 광을 방출하도록 적응되게 하는 것이다. 광 픽셀이 녹색 및/또는 적색에서 방출할 수 있기 위해서는, 광 픽셀은 컬러 컨버터로서의 역할을 하는 광발광성(photoluminescent) 패드를 포함할 수 있다: 각각의 광발광성 패드는 발광 다이오드에 의해 방출되는 청색 광의 적어도 하나의 부분을 흡수하고 이에 응답하여 녹색 광 또는 적색 광을 방출하도록 설계된다. 이러한 광발광성 패드는 보통 적합한 결합 매트릭스로 형성된다.
그럼에도 불구하고, 이러한 솔루션은 광발광성 패드가 높은 광 손실을 유도하기 때문에 전체적으로 만족스럽지 않다. 일반적으로, 패드의 변환율은 사실상 50% 내지 80% 사이에 포함된다. 또한, 광발광성 패드의 제조에 직결되는 동작들 때문에, 여전히 구조가 복잡하고 가격이 고가이다.
본 발명은 전술된 단점의 전부 또는 일부를 해결하는 것을 목적으로 한다.
이러한 콘텍스트에서, 따라서 본 발명의 목적은:
- 간단하고 경제적인 제조법을 제안하는 것,
- 높은 광 출력을 가지는 것,
- 특히 InGaAIP의 사용을 피하기 위해서, InGaN의 양자 우물 내에 그 양자 우물의 효율을 저하시키지 않으면서 많은 양의 In을, 특히 20%가 넘는 비율로 포함하는 것 중 적어도 하나를 만족시키는 솔루션을 제공하는 것이다.
이러한 목적은, 광전자 디바이스용 의사-기판으로서,
상기 의사-기판은 상기 의사-기판 상에서의 발광 다이오드의 성장에 적합하고, 상기 의사-기판은 기판 및 상기 기판의 상면 상에 형성된 버퍼 구조체를 포함하며, 상기 버퍼 구조체는,
- 벌크 갈륨 질화물로 형성된 층이 상기 기판의 상면의 반대측에 생기는 적어도 하나의 제 1 타입 자유면을 구획하는 적어도 하나의 제 1 부분 - 각각의 제 1 타입 자유면은 제 1 파장에서 광을 방출할 수 있고 III-V 화합물에 주로 기반하는 적어도 하나의 발광 다이오드의 그 위에서의 성장에 적합함 -; 및
- 인듐 갈륨 질화물층 및 GaN의 중간층이 교번되고 인듐이 제 1 질량비로 존재하는 스택이 상기 기판의 상면의 반대측에 생기는 적어도 하나의 제 2 타입 자유면을 구획하는 적어도 하나의 제 2 부분 - 각각의 제 2 타입 자유면은 상기 제 1 파장과 다른 제 2 파장에서 광을 방출할 수 있고 III-V 화합물에 주로 기반하는 적어도 하나의 발광 다이오드의 그 위에서의 성장에 적합함 -을 포함하고,
상기 버퍼 구조체의 상기 적어도 하나의 제 2 부분은, 상기 기판의 상면의 평면에 평행하게 배향되는 일반면에서 상기 버퍼 구조체의 상기 적어도 하나의 제 1 부분에 대하여 오프셋되는, 광전자 디바이스용 의사-기판을 제공함으로써 달성될 수 있다.
이러한 의사-기판에 의하면 버퍼 구조체의 상이한 부분의 자유면 상에서 상이한 파장: 통상적으로 청색 및 적색, 청색 및 녹색, 또는 세 가지 광 모두를 방출할 수 있는 발광 다이오드의 성장을 허용하기 때문에, 전술된 문제점들에 대응하는 것이 가능해진다. 다르게 말하면, 단일 의사-기판은, 광전자 디바이스를 획득한 후에, 버퍼 구조체의 상이한 부분의 자유면 상에서의 발광 다이오드의 간단한 성장에 의하여, 다색(polychrome) 광 픽셀을 제공하는 것을 가능하게 한다. 이러한 기법은, 최근 기술과 연계하여 설명된 첫 번째 솔루션을 사용할 필요성 또는 컬러 컨버터를 사용해야 할 필요성을 극복할 수 있게 한다.
더욱이, 상이한 컬러의 광을 방출할 수 있는 발광 다이오드 모두는, 버퍼 구조체의 고려된 자유면이 무엇인지와 무관하게 매우 바람직하게는 동일한 성장 프로세스에 의해 획득된다; 제 1 타입 및 제 2 타입의 자유면 각각에서의 버퍼 구조체의 물질의 성질은, 이러한 자유면 상에 형성된 발광 다이오드에 의해 방출되는 광의 색상이 청색, 녹색 및/또는 적색 사이에서 적응되도록 보장한다.
더욱이, 이러한 의사-기판을 제공하면 매우 바람직하게는, 많은 양의 인듐을, 특히 20%를 넘는 비율로, 우물의 효율을 저하시키지 않으면서 InGaN의 양자 우물 내에 포함할 수 있게 된다.
또한, 의사-기판은 단독으로 고려되거나 조합되는, 후술되는 기술적 특성들을 만족시킬 수 있다.
상기 버퍼 구조체의 상기 적어도 하나의 제 2 부분의 레벨에서, InGaN의 층 및 GaN의 중간층이 교번되는 상기 스택은 상기 기판의 상면 상에 적어도 부분적으로 형성되고, 의사-기판은 상기 버퍼 구조체의 상기 적어도 하나의 제 2 부분의 레벨에서 상기 기판의 상면 상에 형성되는 핵생성 층을 포함하며, InGaN의 층 및 GaN의 중간층이 교번되는 상기 스택은 상기 핵생성 층 상에 적어도 부분적으로 형성된다.
상기 적어도 하나의 제 2 부분의, InGaN의 층 및 GaN의 중간층이 교번되는 스택은 적어도 하나의 나노-요소 와이어의 형태 또는 피라미드의 형태이다.
상기 버퍼 구조체는, InGaN의 층 및 GaN의 중간층이 교번되고 인듐이 제 1 질량비와 엄격하게 다른 제 2 질량비로 존재하는 상기 스택이 상기 기판의 상면의 반대측에 생기는 적어도 하나의 제 3 타입 자유면을 구획하는 적어도 하나의 제 3 부분을 포함하고, 각각의 제 3 타입 자유면은 상기 제 1 파장 및 상기 제 2 파장과 다른 제 3 파장에서 광을 방출할 수 있고 III-V 화합물에 주로 기반하는 적어도 하나의 발광 다이오드의 그 위에서의 성장에 적합하며, 상기 버퍼 구조체의 상기 적어도 하나의 제 3 부분은 상기 기판의 상면의 평면에 평행하게 배향된 상기 일반면에서, 상기 버퍼 구조체의 상기 적어도 하나의 제 1 부분에 대하여 그리고 상기 버퍼 구조체의 상기 적어도 하나의 제 2 부분에 대하여 오프셋된다.
상기 버퍼 구조체의 상기 적어도 하나의 제 3 부분의 레벨에서, InGaN의 층 및 GaN의 중간층이 교번되는 상기 스택은 상기 기판의 상면 상에 적어도 부분적으로 형성되고, 의사-기판은 상기 버퍼 구조체의 상기 적어도 하나의 제 3 부분에서 상기 기판의 상면 상에 형성되는 핵생성 층을 포함하며, InGaN의 층 및 GaN의 중간층이 교번되는 상기 스택은 상기 핵생성 층 상에 적어도 부분적으로 형성된다.
상기 적어도 하나의 제 3 부분의, InGaN의 층 및 GaN의 중간층이 교번되는 스택은 적어도 하나의 나노-요소 와이어의 형태 또는 피라미드의 형태이다.
상기 적어도 하나의 제 2 부분의 레벨에서 인듐의 제 1 질량비는 5 내지 25%의 범위, 바람직하게는 10 내지 20%의 범위에 포함된다.
상기 적어도 하나의 제 3 부분의 레벨에서 인듐의 제 2 질량비는 5 내지 25%의 범위, 바람직하게는 10 내지 20%의 범위에 포함된다.
또한 본 발명은 광전자 디바이스로서, 전술된 의사-기판 및:
상기 의사-기판의 버퍼 구조체의 상기 적어도 하나의 제 1 부분의 제 1 타입 자유면 상에서의 성장에 의해 형성되고, 상기 제 1 파장에서 광을 방출할 수 있는, III-V 화합물에 주로 기반하는 적어도 하나의 발광 다이오드, 및
상기 의사-기판의 버퍼 구조체의 상기 적어도 하나의 제 2 부분의 제 2 타입 자유면 상에서의 성장에 의해 형성되고, 상기 제 1 파장과 다른 상기 제 2 파장에서 광을 방출할 수 있는, III-V 화합물에 주로 기반하는 적어도 하나의 발광 다이오드를 포함하는, 광전자 디바이스에 관한 것이다.
상기 광전자 디바이스는, 상기 의사-기판의 버퍼 구조체의 상기 적어도 하나의 제 3 부분의 제 3 타입 자유면 상에서의 성장에 의해 형성되고, 상기 제 1 파장 및 상기 제 2 파장과 다른 상기 제 3 파장에서 광을 방출할 수 있는, III-V 화합물에 주로 기반하는 적어도 하나의 발광 다이오드를 포함한다.
또한, 본 발명은 의사-기판을 제조하는 방법으로서, 기판을 제공하는 제 1 단계, 상기 기판의 상면 상에 벌크 GaN으로 형성되는 층을 형성하는 제 2 단계, InGaN의 층 및 GaN의 중간층이 교번되고 인듐이 제 1 질량비로 존재하는 스택을 상기 제 2 단계로부터 얻어지는 상기 층 상에 및/또는 상기 기판의 상면 상에 형성하는 제 3 단계를 포함하는, 의사-기판 제조 방법에 관한 것이다.
제 3 단계는, 상기 제 2 단계로부터 얻어지는 벌크 GaN의 층을 덮는 제 1 마스크에 의해 구획되는 개구 내에 InGaN의 층 및 GaN의 중간층을 증착하는 연속 단계들을 포함할 수 있다.
또는, 상기 제 3 단계는, 상기 제 2 단계로부터 얻어지는 층의 전체 표면 위에 InGaN의 층 및 GaN의 중간층을 증착하는 연속 증착 단계들의 제 1 세트, 및 그 후에 상기 연속 증착 단계들의 제 1 세트로부터 얻어지는 스택을 관통하는 제 1 에칭 단계를 포함할 수 있고, 상기 제 1 에칭 단계는 상기 제 2 단계로부터 얻어지는 상기 층의 결정된 표면을 자유롭게 하도록 수행되며, 자유롭게 된 상기 표면은 상기 버퍼 구조체의 상기 적어도 하나의 제 1 부분의 제 1 타입 자유면에 대응한다.
상기 방법은, InGaN의 층 및 GaN의 중간층이 교번되고 인듐이 제 2 질량비로 존재하는 스택을, 상기 제 2 단계로부터 얻어지는 층 상에 및/또는 상기 제 3 단계로부터 얻어지는 스택 상에 형성하는 제 4 단계를 포함할 수 있다.
일부 실시예에 따르면, 제 4 단계는 적어도 상기 제 2 단계로부터 얻어지는 벌크 GaN의 층을 덮는 제 2 마스크의 개구 표면의 전부 또는 일부 내에 InGaN의 층 및 GaN의 중간층을 증착하는 연속 증착 단계를 포함한다.
상기 제 4 단계는, 상기 연속 증착 단계들의 제 1 세트로부터 얻어지는 스택의 전체 표면 상에 InGaN의 층 및 GaN의 중간층을 증착하는 연속 증착 단계들의 제 2 세트, 및 그 후에 상기 연속 증착 단계들의 제 2 세트로부터 얻어지는 스택을 관통하는 제 2 에칭 단계를 포함할 수 있고, 상기 제 2 에칭 단계는 상기 연속 증착 단계들의 제 1 세트로부터 얻어지는 상기 스택의 결정된 표면을 자유롭게 하도록 수행되며, 자유롭게 된 상기 표면은 상기 버퍼 구조체의 상기 적어도 하나의 제 2 부분의 제 2 타입 자유면에 대응한다.
본 발명은 본 비한정적인 예로서 제공되고 첨부된 도면에서 표시되는 발명의 특정 실시예의 후속하는 설명으로부터 더 잘 이해될 것이다:
도 1은 본 발명의 일 양태에 따르는 의사-기판의 제 1 실시예의 개략도이다.
도 2는 본 발명의 다른 양태에 따르는 광전자 디바이스의 제 1 실시예의 개략도이다.
도 3 내지 도 7은 의사-기판을 제조하기 위한 방법의 제 1 실시예의 상이한 연속 단계들을 보여준다.
도 8 및 도 9는 의사-기판을 제조하기 위한 방법의 제 2 실시예 상이한 연속 단계들을 보여준다.
도 10은 본 발명에 따른 광전자 디바이스의 제 2 실시예를 개략적으로 도시한다.
도 11은 본 발명에 따르는 의사-기판의 제 2 실시예의 개략도이다.
도 12는 본 발명에 따르는 의사-기판의 제 3 실시예의 개략도이다.
도 13은 본 발명에 따르는 의사-기판의 제 4 실시예의 개략도이다.
도면에서 및 후속하는 발명을 실시하기 위한 구체적인 내용에서, 동일한 참조 번호는 동일하거나 유사한 요소를 나타낸다. 또한, 다양한 요소들은 도면의 명확화를 위하여, 척도에 맞게 표현되는 것은 아니다.
도 1 및 도 11은 본 발명의 일 양태에 따르는 의사-기판(10)의 제 1 및 제 2 실시예 각각을 개략적으로 보여주는데, 이러한 두 실시예는 그럼에도 불구하고 비한정적이고 본 발명의 이해를 돕기 위해서 오직 예시된 것이다. 이러한 두 의사-기판(10) 각각은 광전자 디바이스(100)의 후속 제작을 위해서 사용될 수 있도록 구성된다. 본 발명은 특히, 이러한 광전자 장치(100)에 기반한 디스플레이 스크린 또는 이미지 투영 시스템의 제조에 적용될 것이다.
의사-기판(10)은 기판(1)의 상면(1a) 상에 형성된 의사-기판(10)의 버퍼 구조체(2)에 의해 구획되는 자유면 상에서의 발광 다이오드의 성장을 위해 특히 적합하다. 좀 더 구체적으로는, 발광 다이오드는 기판(1)의 평면에 수직인 방향에서 바라볼 때 기판(1)에 반대인 면 상의 버퍼 구조체(2) 상에 형성되도록 의도된다.
일 실시예에 따르면, 기판(1)은 실리콘, 벌크 III-V 반도체(예를 들어 GaN), 사파이어 또는 스피넬로 제조된다. 또는, 이것은 실리콘 온 절연체 타입 또는 "Silicon On Insulator"의 약자인 "SOI" 타입의 기판 상에 제조될 수 있다.
버퍼 구조체(2)는 기판(1) 및 버퍼 구조체(2)의 층 사이의 직접적 콘택을 사용하여, 기판(1)의 상면(1a) 상에 직접적으로 형성될 수 있다. 또는, 버퍼 구조체(2)는, 기판(1)과 예를 들어 표시되지 않은 핵생성 층과 같은 버퍼 구조체(2) 사이에 중간 층이 존재할 것이라는 가정 하에, 기판(1) 상에 간접적으로 형성될 수 있다.
본질적으로, 도 1 및 도 11의 두 실시예들은 후술되는 일반적 원리가 두 실시예 각각에 적용된다고 해도, 버퍼 구조체(2)를 형성하는 방식에 있어서 서로 다르다. 도 7 및 도 9는 본 발명에 따른 의사-기판(10)의 두 개의 그 외의 실시예를 도시한다.
기판(1) 상에 형성되는 버퍼 구조체(2)의 성질 및 구조는, 발광 다이오드의 연결 및 조작을 제한하고 및/또는 광전자 디바이스(100)에 대해서 높은 광 출력을 획득하면서 간단하고 경제적인 제조법을 제공한다는 목적에 있어서, 본 명세서에서 제공되는 최근 기술에 비하여 실제적인 진보를 보여준다.
이러한 목적을 위해서, 버퍼 구조체(2)는, 벌크 갈륨 질화물(GaN)로 형성된 층(211)이 기판(1)의 상면 반대측에 생기는 적어도 하나의 제 1 타입 자유면(210)을 구획하는 적어도 하나의 제 1 부분(21)을 포함한다. 각각의 제 1 타입 자유면(210)은 제 1 파장에서 광 L1(도 2 및 도 10에 도시적으로 표시됨)을 방출할 수 있고 III-V 화합물에 주로 기반하는 적어도 하나의 발광 다이오드(11)의 그 위에서의 성장에 적합하다. 제 1 파장은 제 1 타입 자유면(210)을 구획하는 물질의 조성에 직접적으로 의존한다.
추가적으로, 버퍼 구조체(2)는 인듐 갈륨 질화물(InGaN)의 층 및 GaN의 중간층이 교번되고 인듐이 제 1 주어진 질량비로 존재하는 스택(221)이 기판(1)의 상면(1a)의 반대면을 바라보는 적어도 하나의 제 2 타입 자유면(220)을 구획하는 적어도 하나의 제 2 부분(22)을 포함한다. 각각의 제 2 타입 자유면(220)은 앞선 문단에 언급된 제 1 파장과 다른 제 2 파장에서 광 L2(도 2 및 도 10에 도시적으로 표시됨)를 방출할 수 있고 III-V 화합물에 주로 기반하는 적어도 하나의 발광 다이오드(12)의 그 위에서의 성장에 적합하다. 제 2 파장은 제 2 타입 자유면(220)을 구획하는 물질의 조성에 직접적으로 의존한다.
예를 들어, 각각의 InGaN의 층은 9 nm 미만의 두께를 가지고 GaN의 각각의 중간층은 9 nm가 넘는 두께를 가진다.
따라서, 두 개의 광 L1 및 L2를 두 별개의 파장에서 방출할 수 있는 발광 픽셀이 동일한 제조 방법 중에 형성될 수 있고, 그러면 조작의 횟수, 제조 시간, 연결의 개수 및/또는 테스트의 개수를 크게 줄일 수 있다. 그러면, 컬러 컨버터를 사용할 필요성을 더 극복할 수 있고, 따라서 제조가 쉬워지며, 매우 양호한 광 출력이 얻어지게 된다.
도 1에서, 의사-기판(10)은 오직 예시로서, 두 개의 별개의 제 1 타입 자유면(210) 및 두 개의 별개의 제 2 타입 자유면(220)을 한정하는 두 개의 제 1 부분(21) 및 두 개의 제 2 부분(22)을 포함한다. 제 1 타입 자유면(210)의 개수와 그들의 분포가 임의적일 수 있다는 것은 굳이 말할 나위도 없다. 동일한 내용이 제 2 타입 자유면(220)에 대해서도 성립한다.
도 1, 도 7, 도 9 또는 도 11에서 알 수 있는 바와 같이, 버퍼 구조체(2)의 적어도 하나의 제 2 부분(22)은 기판(1)의 상면(1a)의 평면에 평행하게 배향된 일반면 P(도 1에서 볼 수 있음)에서 버퍼 구조체(2)의 적어도 하나의 제 1 부분(21)에 상대적으로 오프셋된다. 제 1 타입 및 제 2 타입(210, 220)의 상이한 자유면들 사이의 일반면 P에서의 이러한 오프셋은, 발광 다이오드(11, 12)가 그 위에 형성되면, 기판(1)의 평면에 평행한 평면에서의 발광 다이오드(11, 12)의 분포를 보장한다. 이러한 배치는 광 픽셀이 분포되는 방출면을 요구하는 디스플레이 스크린 또는 이미지 투영 시스템을 제조하는 데에 유리하다.
도 1이 버퍼 구조체(2)의 입체적이거나 구조적인 제한사항을 실제로 제공하지는 않는다는 것이 강조된다. 따라서, 각각의 제 1 타입 자유면(210)은 평면일 수도 그렇지 않을 수도 있다. 제 1 타입 자유면(210)은 제 2 타입 자유면(220)과 같은 평면에 위치될 수 있고, 또는 그렇지 않을 수도 있다(일반면 P에서의 수직 방향, 다시 말해서 기판(1)의 평면에 수직인 방향에서의 서로에 대한 수직 오프셋이 있을 수 있다는 점에서). 이와 유사하게, 각각의 제 2 타입 자유면(220)은 평면일 수도 그렇지 않을 수도 있다. 이러한 의미에서, 도 11은 적어도 하나의 제 2 부분(22)의 InGaN의 층 및 GaN의 중간층이 교번하는 스택(221)이 벌크 GaN으로 형성된 층(211) 상에 형성된 적어도 하나의 나노와이어의 형태인 특정 케이스를 예시한다. 나노와이어의 형태인 이러한 스택(221)은 임의의 공지된 기법에 의하여, 예를 들어 평면 P에서 더 넓게 GaN/InGaN 스택을 에칭하거나, 또는 심지어 예를 들어 대응하는 마스크를 통한 연속적인 성장을 통해서 얻어질 수 있다. 이러한 구조는 특히, 그 자체가 나노와이어의 형태인 이러한 제 2 타입 자유면(220) 상에 나노와이어의 형태인 발광 다이오드를, 그들이 코어-쉘 구조 또는 축형 구조이던지 무관하게 형성하는 것을 가능하게 할 수 있다.
도 11이 InGaN의 층 및 중간 층이 그들이 구성하는 나노와이어의 높이에 걸쳐 축상으로 적층되는 특정 케이스를 예시한다면, 도 12는 스택(221)을 구성하기 위해서 이러한 층들이 InGaN 코어가 있는 코어-쉘 구조에 따라 동심으로 적층된 후, 이러한 코어의 측방향 및 상부 에지를 덮는 중간 GaN 층이 적층되고, 그 후에 GaN 중간 층의 측방향 및 상부 에지를 덮는 InGaN의 층이 적층되며, 그 후에 새로운 GaN 중간 층이 적층되는 등으로 진행되는 대안적 실시예를 예시한다.
도 13은 적어도 하나의 제 2 부분(22)의 InGaN의 층 및 GaN의 중간층이 교번하는 스택(221)이 벌크 GaN으로 형성된 층(211) 상에 형성된 적어도 하나의 피라미드의 형태인 다른 케이스를 예시한다. 피라미드의 형태인 이러한 스택(221)은 임의의 공지된 기법에 의해 얻어질 수 있다. 이러한 구조는 특히, 그 자체가 피라미드의 형태인 이러한 제 2 타입 자유면(220) 상에 피라미드의 형태인 발광 다이오드, 특히 코어-쉘 구조를 가지는 다이오드를 형성하는 것을 가능하게 할 수 있다.
애플리케이션에 따른 버퍼 구조체(2)의 구조에 대한 필요성에 의존하여 및/또는 의사-기판(10)을 제조하기 위해 선택된 제조 방법에 의존하여, 버퍼 구조체(2)의 상기 적어도 하나의 제 2 부분(22)의 레벨에서, InGaN의 층 및 GaN의 중간층이 교번하는 스택(221)이 기판(1)의 상면(1a) 상에 적어도 부분적으로 형성되게 하는 것이 가능하다. 이것은, 예를 들어 도 1의 실시예의 경우인데, 하지만 이것은 도 11, 도 12 및 도 13의 실시예에서는 다르다. "-상에 형성됨(formed on)"이라는 용어는, 스택(221)이 기판(1)의 상면 상에 직접적으로 형성될 수 있거나, 상면(1a) 상에 형성되고 그 위에 스택(221)이 형성될 핵생성 층이 개재되면서 상면 상에 간접적으로 형성될 수 있다는 것을 의미한다. 후자의 경우는 기판(1)이 사파이어 또는 실리콘으로 제조되는 경우에 제공되는 것이 유리하다.
동일한 이유에 의해서, 버퍼 구조체(2)의 상기 적어도 하나의 제 2 부분(22)의 레벨에서, InGaN의 층 및 GaN의 중간층이 교번하는 스택(221)이 벌크 GaN의 층(211) 상에 적어도 부분적으로 형성될 수 있다. 이것은, 예를 들어 도 11, 도 12 및 도 13의 실시예의 경우이지만, 도 1의 실시예에서는 다르다.
이러한 상이한 가능성은, 도 3 내지 도 7에 따른 제조 방법이 구현되는지 여부, 또는 도 8 및 도 9와 연관된 제조 방법이 실행되는지 여부의 사실로부터 역시 생길 것이다.
상이한 제 1 부분(21) 및 상이한 제 2 부분(22)에 추가하여, 버퍼 구조체(2)는 선택적이지만 바람직하게는 적어도 하나의 제 3 부분(23)을 포함할 수 있는데, 이러한 경우 InGaN의 층 및 GaN의 중간층이 교번되고 인듐이 전술된 제 1 질량비와 다른 제 2 질량비로 존재하는 스택(231)이 기판(1)의 상면(1a)의 반대측에 생기는 적어도 하나의 제 3 타입 자유면(230)을 구획한다. 각각의 제 3 타입 자유면(230)은 제 1 파장 및 제 2 파장과 다른 제 3 파장에서 광 L3(도 2 및 도 10에 도시적으로 표시됨)를 방출할 수 있고 III-V 화합물에 주로 기반하는 적어도 하나의 발광 다이오드(13)의 그 위에서의 성장에 적합하다. 제 3 파장은 제 3 타입 자유면(230)을 구획하는 물질의 조성에 직접적으로 의존한다.
도 1, 도 7, 도 9, 도 11 또는 도 13에서 알 수 있는 바와 같이, 버퍼 구조체(2)의 상기 적어도 하나의 제 3 부분(23)은 일반면 P에서, 버퍼 구조체(2)의 상기 적어도 하나의 제 1 부분(21)에 상대적으로 그리고 버퍼 구조체(2)의 상기 적어도 하나의 제 2 부분(22)에 상대적으로(및 임의의 다른 잠재적인 제 3 부분(23)에 상대적으로) 오프셋된다. 다시 말하건대, 다른 자유면(210, 220, 230)에 대한 제 3 타입 자유면(230)의 이러한 분포는, 광 픽셀들이 분포되는 방출면을 요구하는 디스플레이 스크린 또는 이미지 투영 시스템의 제조를 촉진한다.
도 1에서, 의사-기판(10)은, 오직 일 예로서는, 두 개의 별개의 제 3 타입 자유면(230)을 구획하는 두 개의 제 3 부분(23)을 포함한다. 제 1 타입 자유면(230)의 개수와 그들의 분포가 임의적일 수 있다는 것은 굳이 말할 나위도 없다.
제 1 타입 자유면(210), 제 2 타입 자유면(220) 및 제 3 타입 자유면(230)의의 존재를 결합하면, 세 종류의 광 L1, L2 및 L3를 세 개의 상이한 파장에서 방출할 수 있는 발광 픽셀을 광 컨버터가 필요 없이 구성하는 것이 가능해진다. 따라서, 본 명세서에서 설명된 솔루션이 기판을 절단한 후 광 픽셀을 재구성할 필요성을 제거하면서, 광 출력이 높게 유지된다.
다시 말하건대, 애플리케이션에 따른 버퍼 구조체(2)의 구조에 대한 필요성에 의존하여 및/또는 의사-기판(10)을 제조하기 위해 선택된 제조 방법에 의존하여, 버퍼 구조체(2)의 상기 적어도 하나의 제 3 부분(23)의 레벨에서, InGaN의 층 및 GaN의 중간층이 교번하는 스택(231)이 기판(1)의 상면(1a) 상에 적어도 부분적으로 형성되게 하는 것이 가능하다. 이것은, 예를 들어 도 1의 실시예의 경우인데, 하지만 이것은 도 11 및 도 13의 실시예에서는 다르다. "-상에 형성됨(formed on)"이라는 용어는, 스택(231)이 기판(1)의 상면(1a) 상에 직접적으로 형성될 수 있거나, 상면(1a) 상에 형성되고 그 위에 스택(231)이 형성될 핵생성 층이 개재되면서 상면 상에 간접적으로 형성될 수 있다는 것을 의미한다. 동일한 이유에 의해서, 버퍼 구조체(2)의 상기 적어도 하나의 제 3 부분(23)의 레벨에서, InGaN의 층 및 GaN의 중간층이 교번하는 스택(231)이 벌크 GaN의 층(211) 상에 및/또는 상기 적어도 하나의 제 2 부분(22)의 스택(221) 상에 적어도 부분적으로 형성될 수 있다. 이것은, 예를 들어 도 11 및 도 13의 실시예의 경우이지만, 도 1의 실시예에서는 다르다.
제 3 타입 자유면(230)은 자유면(210, 220)과 같은 평면에 위치될 수 있고, 또는 그렇지 않을 수도 있다(일반면 P에 수직인 방향, 다시 말해서 기판(1)의 평면에 수직인 방향에서의 서로에 대한 수직 오프셋이 있을 수 있다는 점에서). 각각의 제 3 타입 자유면(230)은 평면형이거나(예를 들어, 도 1의 경우에서와 같이), 그렇지 않을 수 있다. 이러한 의미에서, 도 11은 적어도 하나의 제 3 부분(23)의 InGaN의 층 및 GaN의 중간층이 교번하는 스택(231)이 벌크 GaN의 층(211) 상에 형성된 적어도 하나의 나노와이어의 형태인 특정 케이스를 예시한다. 나노와이어의 형태인 이러한 스택(231)은 임의의 공지된 기법에 의하여, 예를 들어 평면 P에서 더 넓게 GaN/InGaN 스택을 에칭하거나, 또는 심지어 예를 들어 대응하는 마스크를 통한 연속적인 성장을 통해서 얻어질 수 있다. 이러한 구조는 특히, 그 자체가 나노와이어의 형태인 이러한 제 3 타입 자유면(230) 상에 나노와이어의 형태인 발광 다이오드(13)를, 그들이 코어-쉘 구조 또는 축형 구조이던지 무관하게 형성하는 것을 가능하게 할 수 있다.
대안적으로, 도 13은 적어도 하나의 제 3 부분(23)의 InGaN의 층 및 GaN의 중간층이 교번하는 스택(231)을 구성하기 위해서, 스택은 벌크 GaN으로 형성된 층(211) 상에 형성된 적어도 하나의 피라미드의 형태라는 사실을 예시한다. 피라미드의 형태인 이러한 스택(231)은 임의의 공지된 기법에 의해 얻어질 수 있다. 이러한 구조는 특히, 그 자체가 피라미드의 형태인 이러한 제 3 타입 자유면(230) 상에 피라미드의 형태인 발광 다이오드, 특히 코어-쉘 구조를 가지는 다이오드를 형성하는 것을 가능하게 할 수 있다.
"자유면(free surface)"이라는 용어는, 공지된 "픽 앤 플레이스" 솔루션을 사용하지 않을 때에 과거의 경우에서와 같은 컬러 컨버터가 장착되지 않은 상태로 상이한 파장에서 두 개 또는 세 개의 광 L1, L2 및 가능하게는 L3를 방출할 수 있는 광전자 디바이스(100)를 구성하기 위해서, 발광 다이오드의 후속 형성 시에, 자유면으로부터 적어도 하나의 이러한 발광 다이오드를 형성하는 것을 허용한다는 점에서, 커버되지 않는 표면을 의미한다.
그러므로, 중요한 사상은, 벌크 GaN의 층(211)에 의해 구획되는 적어도 하나의 제 1 타입 자유면(210) 및 GaN의 층 및 InGaN의 층이 교번된 스택(221)에 의해 구획되는 적어도 하나의 제 2 타입 자유면(220)의 존재가 결합되면, 제 1 질량비에 따른 인듐의 존재를 암시함으로써, 자유면(210, 220)으로부터 다른 자유면까지 동일한 방식으로 발광 다이오드를 형성한 후에, 통상적으로 청색 및 적색, 또는 청색 및 녹색인 두 개의 상이한 광 L1 및 L2를 자연적으로 방출할 수 있는 광전자 디바이스(100)를 얻는 것이 가능해진다는 것을 출원인들이 인식한 사실에 기반한다.
사실상, 각각의 제 1 타입 자유면(210)은 청색 광 L1을 방출할 수 있는 적어도 하나의 발광 다이오드의 성장을 허용하도록 구성된다. 스택(221) 내의 인듐의 제 1 질량비를 조절함으로써, 이러한 스택(221)에 의해 구획되는 제 2 타입 자유면(220) 상에 형성된 발광 다이오드(12)에 의해 방출되는 광 L2의 제 2 파장을 최종적으로 조절하는 것이 가능하다.
반면에, 중요한 사상은, GaN의 층 및 InGaN의 층이 교번된 스택(231)에 의해 구획되는 적어도 하나의 제 3 타입 자유면(230)이 추가적으로 존재하면, 제 2 질량비에 따른 인듐의 존재를 암시함으로써, 자유면(210, 220, 230)으로부터 다른 자유면까지 동일한 방식으로 발광 다이오드(11, 12, 13)를 형성한 후에, 통상적으로 광 L2가 적색이면 녹색이거나, 또는 광 L2가 녹색이면 적색인 광 L1, L2와 상이한 제 3 광 L3를 자연적으로 방출할 수 있는 광전자 디바이스(100)를 얻는 것이 가능해진다는 것을 출원인들이 인식했다.
더 정확하게 말하자면, 일 실시예에 따르면, 버퍼 구조체(2)의 각각의 제 2 부분(22)에서의 스택(221) 내의 인듐의 제 1 질량비는 5% 내지 25%의 범위 안에 포함된다. 바람직하게는, 버퍼 구조체(2)의 각각의 제 2 부분(22)에서의 스택(221) 내의 인듐의 제 1 질량비는 10% 내지 20%의 범위 안에 포함된다. 이러한 특성에 의해서 광 L2가 녹색이 될 수 있다는 것이 출원인에 의해 관찰되었다. 바람직하게는, 제 2 파장은 500 내지 560 nm의 범위에 포함된다.
이러한 실시예에서, 광전자 디바이스(100)는 이제 청색인 적어도 하나의 광 L1 그리고 녹색인 하나의 광 L2를 방출할 수 있다.
이러한 실시예에서 여전히, 적어도 하나의 제 3 부분(23)이 버퍼 구조체(2) 내에 배치된다고 가정하면, 각각의 제 3 부분(23)에서의 스택(231) 내의 인듐의 제 2 질량비는 15% 내지 50%의 범위 안에 포함되는 것이 특히 유리할 것이다. 바람직하게는, 버퍼 구조체(2)의 각각의 제 3 부분(23)에서의 스택(231) 내의 인듐의 제 2 질량비는 20% 내지 35%의 범위 안에 포함된다. 이러한 특성에 의해서 광 L3가 적색이 될 수 있다는 것이 출원인에 의해 주목된 바 있다. 바람직하게는, 제 3 파장은 600 내지 700 nm의 범위에 포함된다.
다른 실시예에 따르면, 버퍼 구조체(2)의 각각의 제 2 부분(22)에서의 스택(221) 내의 인듐의 제 1 질량비는 15% 내지 50%의 범위 안에 포함된다. 바람직하게는, 버퍼 구조체(2)의 각각의 제 2 부분(22)에서의 스택(221) 내의 인듐의 제 1 질량비는 20% 내지 35%의 범위 안에 포함된다. 이러한 특성에 의해서 광 L2가 적색이 될 수 있다는 것이 출원인에 의해 주목된 바 있다. 바람직하게는, 제 2 파장은 580 내지 680 nm의 범위에 포함된다.
이러한 실시예에서, 광전자 디바이스(100)는 이제 청색인 적어도 하나의 광 L1 그리고 적색인 하나의 광 L2를 방출할 수 있다.
이러한 실시예에서 여전히, 적어도 하나의 제 3 부분(23)이 버퍼 구조체(2) 내에 배치된다고 가정하면, 각각의 제 3 부분(23)에서의 스택(231) 내의 인듐의 제 2 질량비는 5% 내지 25%의 범위 안에 포함되는 것이 특히 유리할 것이다. 바람직하게는, 버퍼 구조체(2)의 각각의 제 3 부분(23)에서의 스택(231) 내의 인듐의 제 2 질량비는 10% 내지 20%의 범위 안에 포함된다. 이러한 특성에 의해서 광 L3가 녹색이 될 수 있다는 것이 출원인에 의해 주목된 바 있다. 바람직하게는, 제 3 파장은 500 내지 560 nm의 범위에 포함된다.
상기 적어도 하나의 제 2 부분(22)의 스택(221) 내의 인듐의 제 1 질량비는 특히 다양한 파라미터, 즉 InGaN의 층의 성장 중의 인듐의 흐름, 이러한 성장 중의 온도, 어닐링 조건, 주입 조건에 의해 조절될 수 있다. 동일한 내용이 상기 적어도 하나의 제 3 부분(23)의 스택(231) 내의 인듐의 제 2 질량비의 조절에 대해서도 성립한다.
전술된 의사-기판(10)은 본 명세서의 서두에 규정된 바와 같은 광전자 디바이스(100)를 얻기에 적합하다. 이러한 목적을 위하여, 발광 다이오드(11, 12)는, 버퍼 구조체(2)의 상이한 부분(21, 22)의 제 1 타입 및 제 2 타입(220)의 상이한 자유면(210) 각각 상에 형성된다. 버퍼 구조체(2)가 상기 적어도 하나의 제 3 부분(23)을 더 포함하는 경우, 적어도 하나의 발광 다이오드(13)가 상이한 제 3 타입 자유면(230) 상에도 형성된다. 바람직하게는, 발광 다이오드(11, 12, 13)를 형성하는 것은, 버퍼 구조체(2)의 제 1 및 제 2 부분(21, 22) 모두의 레벨에서, 또는 심지어 제 3 부분(23) 모두의 레벨에서 동일하다. 그러면, 앞서 제시된 그 장점에도 불구하고, 광전자 디바이스(100)를 획득하기 위한 방법이 특히 간단해진다.
이러한 의사-기판을 제공하면 매우 바람직하게는, 많은 양의 인듐, 특히 20%를 넘는 비율로, 우물의 효율을 저하시키지 않으면서 InGaN의 양자 우물 내에 포함할 수 있게 된다.
도 2 및 도 10은 광전자 디바이스(100)의 상이한 두 실시예를 보여준다. 본질적으로, 도 2 및 도 10의 두 실시예는, 후술되는 일반적 원리가 이러한 두 실시예에 의해 적용된다면, 발광 다이오드(11, 12, 13)를 어떻게 의사-기판(10)의 버퍼 구조체(2) 상에 형성하는지에 관하여 서로 다르다.
도 2 및 도 10을 참조하면, 광전자 디바이스(100)는 전술되는 의사-기판(10) 및 III-V 화합물에 주로 기반하고 의사-기판(10)의 버퍼 구조체(2)의 상기 적어도 하나의 제 1 부분(21)의 제 1 타입 자유면(210) 상에서의 성장에 의해 형성되는 적어도 하나의 발광 다이오드(11)를 포함하는데, 이러한 발광 다이오드(11)는 제 1 파장에서 광 L1을 방출할 수 있다.
도 2 또는 도 10에 따르는 광전자 디바이스(100)는, III-V 화합물에 주로 기반하고 의사-기판(10)의 버퍼 구조체(2)의 상기 적어도 하나의 제 2 부분(22)의 제 2 타입 자유면(220) 상에서의 성장에 의해 형성되는 적어도 하나의 발광 다이오드(12)를 더 포함하는데, 이러한 발광 다이오드(12)는 제 2 파장에서 광 L2 방출할 수 있다.
광전자 디바이스(100)는, III-V 화합물에 주로 기반하고 의사-기판(10)의 버퍼 구조체(2)의 상기 적어도 하나의 제 3 부분(23)의 제 3 타입 자유면(230) 상에서의 성장에 의해 형성되는 적어도 하나의 발광 다이오드(13)를 더 포함하는데, 이러한 발광 다이오드(13)는 제 3 파장에서 광 L3를 방출할 수 있다.
각각의 발광 다이오드(11, 12, 13)는, 자유면(210, 220) 또는 심지어 자유면(230)으로부터의 에피택셜 성장에 의해 적어도 부분적으로 획득되는 3차원 반도체 물질에 기반하여 형성될 수 있다. 그러므로, 발광 다이오드(11, 12, 13)는 III-V 화합물 타입의 반도체 물질, 특히 갈륨 질화물(GaN), 인듐 갈륨 질화물(InGaN) 또는 알루미늄 갈륨 질화물(AIGaN)로부터 형성된다.
도 10의 실시예를 참조하면, 각각의 발광 다이오드(11, 12, 13)는 바람직하게는 와이어, 원추형(또는 피라미드형) 또는 원추형인 도핑된 InGaN 또는 GaN으로 제조되는 3-차원 반도체 나노-물질을 포함할 수 있다. 3-차원 발광 다이오드에 의하여 캐리어의 표면 재결합을 감소시킬 수 있고, 그러므로 잠재적으로 2차원 구조체보다 더 효율적이다. 또한, 그러면 양자 우물의 품질을 개선하는 것이 가능해져서, 더 크게 현상된 표면을 얻거나 더 많은 색의 발광 다이오드를 얻을 수 있다.
반대로, 도 2의 실시예에서는, 발광 다이오드(11, 12, 13)는 이와 반대로 기판(1)에 대해 반대면 상의 버퍼 구조체(2) 상에 형성된 모놀리식 구조체의 형태로 획득되는데, 이러한 모놀리식 구조체는 그것이 구성하는 발광 다이오드(11, 12, 13)로부터 다색 광을 방출할 수 있다. 모놀리식 구조체는, 발광 다이오드(11, 12, 13)의 도핑된 정션들 중 하나를 구성하기 위하여, 제 1 타입 자유면(210) 상에 그리고 제 2 타입 자유면(220) 상에, 또는 심지어 제 3 타입 자유면(230) 상에 증착되는 층(110)을 포함한다. 예를 들어, 층(110)은 n-도핑 반도체를 구성하도록 도핑된다. 이것은 실리콘 또는 인듐 갈륨 질화물(InGaN)로 갈륨 질화물 도핑될 수 있다. 그러면, 활성 물질의 층(111)이, 통상적으로 InGaN에 기반하여 층(110) 상에 증착된다. 그러면, 층(112)이 층(111) 상에 증착되어 발광 다이오드의 다른 도핑된 정션을 구성한다. 예를 들어, 층(112)은 p-도핑 반도체를 구성하도록 도핑된다. 이것은, 예를 들어 마그네슘으로 갈륨 질화물 도핑될 수 있다. 이러한 층(110, 112 및 112)은 의사-기판(10)의 버퍼 구조체(2)의 제 1 부분(21), 제 2 부분(22) 및 선택적인 제 3 부분(23)의 레벨 각각에서, 발광 다이오드(11, 12, 13)를 구성한다.
본 발명의 솔루션에서, 제 1 타입 자유면(210) 및 제 2 타입 자유면(220)의 성질에 의하여, 또는 심지어 제 3 타입 자유면(230)의 성질에 의하여, 그럼에도 불구하고 전체 광전자 디바이스(100)에 대한 단일 공통 형성 프로시저로 형성된 발광 다이오드(11, 12, 13)는, 컬러 컨버터가 필요 없이, 특히 청색, 적색 및 녹색에 위치된 상이한 파장에서 광 L1, L2 및 L3를 방출할 수 있다. 광 출력이 매우 놓고 제조가 간단하며 경제적이다.
그 원리가 앞에서 드러난, 예를 들어 도 1 또는 도 11에서 예시된 의사-기판(10)을 제조하기 위하여, 적어도 다음의 일반적 단계를 구현할 필요가 있다:
- 기판(1)을 제공하는 제 1 단계,
- 상기 기판(1)의 상면(1a) 상에 벌크 GaN으로 형성되는 층(211)을 형성하는 제 2 단계,
- InGaN의 층 및 GaN의 중간층이 교번되고 인듐이 제 1 질량비로 존재하는 스택(221)을 상기 제 2 단계로부터 얻어지는 벌크 GaN의 층(211) 상에 및/또는 상기 기판(1)의 상면(1a) 상에 형성하는 제 3 단계.
그러면, 이러한 방법은, InGaN의 층 및 GaN의 중간층이 교번되고 인듐이 제 2 질량비로 존재하는 스택(231)을, 상기 제 2 단계로부터 얻어지는 벌크 GaN의 층(211) 상에 및/또는 상기 제 3 단계로부터 얻어지는 스택(221) 상에 형성하는 제 4 단계를 포함할 수 있다.
이제 이러한 일반적인 제조 방법의 두 상이한 실시예들이 설명될 것이다.
따라서, 도 3 내지 도 7은 의사-기판(10)을 제조하기 위한 방법의 제 1 실시예의 상이한 연속 단계들을 보여준다.
도 3은 기판(1)을 제공하고, 버퍼 구조체(2)가 그 위에 형성되기에 적합한 상면을 배치하는 단계를 나타낸다. 기판(1)을 제공하는 단계는, 이러한 목적을 위하여 당업자들에게 공지된 단계들(면(1a)의 세정, 면(1a)의 기계적 또는 화학적 편위수정(rectification) 등) 중 임의의 단계를 포함할 수 있다. 또한, 이러한 방법에는 기판(1) 및 버퍼 구조체(2) 사이에 적합한 핵생성 층을 형성하는 것도 제공될 수 있다.
일반적으로, 의사-기판(10)을 제조하기 위한 방법의 이러한 제 1 실시예에서는, 도 5를 참조하면, 제 3 단계는, 상기 제 2 단계로부터 얻어지는 벌크 GaN의 층(211)을 덮는 제 1 마스크(30)에 의해 구획되는 개구(31) 내에 InGaN의 층 및 GaN의 중간층을 증착하는 연속 단계들을 포함한다.
도 4는, InGaN의 층 및 GaN의 중간층을 증착하는 연속 단계들을 구현하기 전에, 제 1 마스크(30)가 벌크 GaN의 층(211)을 부분적으로 덮는 중간 상황을 예시한다. 비한정적인 이러한 예에서 도시된 바와 같이, 버퍼 구조체(2)의 제 2 부분(22)에 대응하고, 제 1 마스크(30)의 개구(31)는, 제 1 마스크(30)를 제거한 후에 제 2 타입 자유면(220)을 규정한다.
그러면, 제조 방법의 제 1 실시예에서, 제 4 단계는 적어도 제 2 단계로부터 얻어지는 벌크 GaN의 층(211)을 덮는 제 2 마스크(40)의 표면의 개구(41)의 전부 또는 일부 내에 InGaN의 층 및 GaN의 중간층을 증착하는 연속 증착 단계를 포함한다(도 6). 이러한 비한정적인 예에서 도시된 바와 같이, 제 2 마스크(40)는 하지층(211)의 구역을 정확하게 덮는데, 이것은 제조 방법의 끝에서 그리고 제 2 마스크(40)를 제거한 후에, 제 1 타입 자유면(210)을 구성하도록 의도된다. 개구(41)는 버퍼 구조체(2)의 제 2 부분(22) 및 제 3 부분(23) 양자 모두를 포함한다. 스택(231)의 연속적인 층을, 제 1 마스크(30)를 통해 이전에 형성된 스택(221)이 존재하지 않는 레벨에서만 제 2 마스크(40)의 개구(41) 내에 증착시키는 것은 조심스러운 일일 수 있다.
도 7은 제 2 마스크(40)가 제거된 후의 상황을 나타낸다. 이렇게 획득된 의사-기판(10)의 특성은 도 1에 예시된 의사-기판(10)의 특성과 같고, 일측의 제 1 타입 자유면(210)과 타측의 제 2 타입 자유면(220) 및 제 3 타입 자유면(230) 사이에는 일반면 P에 수직인 방향으로 오프셋 D가 존재한다는 것이 다르다. 이러한 구조는, 여기에서 스택(221 및 231)이 벌크 GaN의 층(211) 상에 형성된다는 사실로부터 유도되는데, 이것은 도 1의 실시예의 의사-기판(10)에서는 그렇지 않다.
이제 도 8 및 도 9가 의사-기판(10)을 제조하기 위한 방법의 제 2 실시예의 상이한 연속 단계들을 나타낸다.
일반적으로, 의사-기판(10)을 제조하기 위한 방법의 이러한 제 2 실시예에서, 제 3 단계는 다음을 포함한다(도 8):
- InGaN의 층 및 GaN의 중간층을, 제 2 단계로부터 얻어진 벌크 GaN의 층(211)의 전체 표면 위에 증착하여, 50 으로 참조되는 스택을 형성하는 연속 단계들의 제 1 세트, 및
- 그 후의, InGaN/GaN을 증착하는 연속 단계들의 이러한 제 1 세트로부터 얻어지는 스택(50)을 관통하는, 참조 부호 G1으로 표시된 제 1 에칭 단계(도 9).
이러한 제 1 에칭 단계(G1)는 벌크 GaN의 층(211)의 결정된 표면을 자유롭게 하기 위하여 수행되고, 따라서 이러한 표면은 버퍼 구조체(2)의 상기 적어도 하나의 제 1 부분(21)의 제 1 타입 자유면(210)에 대응하여 에칭함으로써 자유롭게 된다. 따라서, 제 1 에칭(G1)이 수행되는 구역은 의사-기판(10)의 버퍼 구조체(2)의 제 1 부분(21)에 대응한다. 이러한 구역에서, 벌크 GaN의 하지층(underlying layer; 211)의 상면은 발광 다이오드(11)의 후속 성장을 위해 적합한 자유면이 된다.
그러면, 제조 방법의 제 2 실시예에서, 제 4 단계는 다음을 포함한다:
- InGaN의 층 및 GaN의 중간층을, 연속적인 증착 단계의 제 1 세트로부터 얻어진 스택(50)의 전체 표면 위에 증착하여 60 으로 참조되는 스택을 형성하는 연속 단계들의 제 2 세트(도 8), 및
- 그 후의, InGaN/GaN을 증착하는 연속 단계들의 제 2 세트로부터 얻어지는 스택(60)을 관통하는, 참조 부호 G2로 표시된 제 2 에칭 단계(도 9).
이러한 제 2 에칭 단계(G2)는 연속적인 증착 단계들의 제 1 세트로부터 얻어진 스택(50)의 결정된 표면을 자유롭게 하기 위하여 수행된다. 따라서, 이렇게 자유롭게 된 스택(50)의 이러한 표면은 버퍼 구조체(2)의 상기 적어도 하나의 제 2 부분(22)의 제 2 타입 자유면(220)에 대응한다.
제 1 에칭(G1)은 임의의 공지되고 적합한 기법에 의하여, 예를 들어 기계적 또는 화학적 수단에 의해서 수행될 수 있다. 이것은 제 2 에칭(G2)에 대해서도 마찬가지이다.
따라서, 도 9는 두 에칭(G1, G2) 이후에 얻어진 의사-기판(10)을 나타낸다.
제 1 에칭(G1) 중에 에칭되지 않고 스택(60)에 의해 커버되지 않는 스택(50)의 부분이, 각각의 제 2 부분(21)에 대해서 이전에 규정된 스택(221)을 실제로 구성한다. 제 2 에칭(G2)이 수행되지만 제 1 에칭(G1)이 수행되지 않는 구역은 의사-기판(10)의 버퍼 구조체(2)의 제 2 부분(22)에 대응한다. 이러한 구역에서, 스택(50)의 상면은 발광 다이오드(12)의 후속 성장을 위해 적합한 자유면이 된다.
제 2 에칭(G2) 중에 에칭되지 않은 스택(60)의 부분은, 각각의 제 3 부분(23)에 대해서 이전에 규정된 스택(231)을 실제로 구성한다. 제 2 에칭(G2)도 제 1 에칭(G1)도 수행되지 않은 구역은 의사-기판(10)의 버퍼 구조체(2)의 제 3 부분(23)에 대응한다. 이러한 구역에서, 스택(60)의 상면은 발광 다이오드(13)의 후속 성장을 위해 적합한 자유면이다.
도 8 및 도 9는, 60 으로 참조되는 스택이 형성되게 하는 증착 단계들의 제 2 세트가 제 1 에칭(G1)이 구현되기 전에 수행되는 특수한 경우를 나타낸다. 이러한 구조는 제조 방법이 더 간단하게 실행되게 하지만, 이것은 한정하는 것은 아니다. 변형예로서, 스택(60)이 생기게 하는 증착 단계의 제 2 세트가 수행되기 전에, 제 1 에칭(G1)이 스택(50)을 통해 수행되는 것도 역시 착상될 수 있다.
더욱이, 60 으로 참조되는 스택이 형성되게 하는 증착 단계의 제 2 세트가 제 1 에칭(G1)(도 8의 상황이 일어나게 함)이 구현되기 전에 수행되는 경우에, 제 2 에칭(G2)을 수행하기 전에 제 1 에칭(G1)을 수행하거나, 반대로 제 1 에칭(G1)을 수행하기 전에 제 2 에칭(G2)을 수행하는 것이 가능하다.
그 원리가 전술된 광전자 디바이스(100), 예를 들어 도 2 또는 도 11에 예시된 광전자 디바이스를 얻기 위해서, 전술된 제조 방법을 구현함으로써 의사-기판(10)을 제공하는 적어도 하나의 제 1 페이즈를 구현한 후, 다음을 형성하는 제 2 페이즈를 구현하는 것이 필요하다:
- 제 1 페이즈에서 제공된 의사-기판(10)의 버퍼 구조체(2)의 상기 적어도 하나의 제 1 부분(21)의 각각의 제 1 타입 자유면(210) 상에서의 성장에 의한, 적어도 하나의 발광 다이오드(11) - 이러한 발광 다이오드(11)는 제 1 파장에서 광 L1을 방출할 수 있음 -, 및
- 제 1 페이즈에서 제공된 의사-기판(10)의 버퍼 구조체(2)의 상기 적어도 하나의 제 2 부분(22)의 각각의 제 2 타입 자유면(220) 상에서의 성장에 의한, 적어도 하나의 발광 다이오드(12) - 이러한 발광 다이오드(12)는 제 1 파장과 다른 제 2 파장에서 광 L2를 방출할 수 있음 -.
그러면, 광전자 디바이스(100)를 얻기 위한 방법은, 제 1 페이즈에서 제공된 의사-기판(10)의 버퍼 구조체(2)의 상기 적어도 하나의 제 3 부분(23)의 각각의 제 3 타입 자유면(230) 상에서의 성장에 의해 적어도 하나의 발광 다이오드(13)를 형성하는 선택적인 제 3 페이즈를 포함할 수 있다. 특히, 이러한 발광 다이오드(13)는 광 L1 및 L2의 제 1 및 제 2 파장 각각과 다른 제 3 파장에서 광 L3를 방출할 수 있다.
전술된 바와 같이, 발광 다이오드(11, 12, 13)를 형성하기 위한 상이한 기법들이 구상될 수 있다.
따라서, 가능한 제 1 실시예(도 10)에 따르면, 각각의 발광 다이오드(11, 12, 13)는, 자유면(210, 220, 230)으로부터의 에피택셜 성장에 의해 적어도 부분적으로 획득되는 3-차원의 반도체 물질에 기반하여 형성된다. 그러므로, 발광 다이오드(11, 12, 13)는 III-V 화합물 타입의 반도체 물질, 특히 갈륨 질화물(GaN), 인듐 갈륨 질화물(InGaN) 또는 알루미늄 갈륨 질화물(AIGaN)에 기반하여 형성된다. 통상적으로, 제 2 페이즈 및 제 3 페이즈에서 형성된 각각의 발광 다이오드(11, 12, 13)는, 제 1 타입 자유면(210), 제 2 타입 자유면(220) 및 제 3 타입 자유면(230)으로부터의 에피택시에 의해 형성된, 와이어, 콘형 또는 원추형인 바람직하게는 InGaN 또는 도핑된 GaN으로 제조된 3차원 반도체 나노-물질을 포함할 수 있다. 이러한 기법은 당업자들에게는 종래 기술이고, 당업자들은 이들을 본 발명의 경우에 맞게 쉽게 적응시킬 수 있을 것이다.
가능한 제 2 실시예에 따르면(예를 들어, 도 2를 참조), 발광 다이오드(11, 12, 13)는 기판(1)에 대해 반대면 상의 버퍼 구조체(2) 상에 형성된 모놀리식 구조체의 형태로 형성된다, 이러한 모놀리식 구조체는 그것이 구성하는 발광 다이오드(11, 12, 13)로부터 다색 광을 방출할 수 있다. 제 1 타입 자유면(210) 및 제 2 타입 자유면(220) 상에 발광 다이오드(11, 12)를 형성하는 제 2 페이즈 및 제 3 타입 자유면(230) 상에 발광 다이오드를 형성하는 제 3 페이즈는 특히 다음을 포함할 수 있다:
- 발광 다이오드(11, 12, 13)의 도핑된 정션 중 하나를 구성하기 위하여, 제 1 타입 자유면(210) 및 제 2 타입 자유면(220), 또는 심지어 제 3 타입 자유면(230) 상에 층(110)을 증착하는 단계; 예를 들어 층(110)은 n-도핑 반도체 물질을 구성하도록 도핑된다. 이것은 실리콘 또는 InGaN으로 도핑된 갈륨 질화물일 수 있다.
- 예를 들어 에피택셜 성장에 의해서 층(110) 상에 활성 물질의 층(111)을 증착하는 단계 - 활성 물질은 통상적으로 인듐 갈륨 질화물에 기반함 -.
층(111) 상에, 활성 물질의 층(112)을 증착하여 발광 다이오드(11, 12, 13)의 다른 도핑된 정션을 구성하는 단계; 예를 들어 층(112)은 p-도핑 반도체를 구성하도록 도핑된다. 이것은, 예를 들어 마그네슘으로 갈륨 질화물 도핑될 수 있다.
이러한 층(110, 112 및 112)의 스택은 의사-기판(10)의 버퍼 구조체(2)의 제 1 부분(21), 제 2 부분(22) 및 가능하게는 제 3 부분(23)의 레벨 각각에서, 발광 다이오드(11, 12, 13)를 구성한다.
발광 다이오드(11, 12, 13)를 형성하는 단계가 전체 광전자 디바이스(100)에 대해서 동일하지만, 제 1 타입 자유면(210), 제 2 타입 자유면(220) 및 제 3 타입 자유면(230)의 성질에 의하여, 그 위에 형성된 발광 다이오드(11, 12, 13)는 상이한 파장에서 광 L1, L2, L3를 방출할 수 있다. 다시 말하건대, 그러면 이러한 광전자 디바이스(100)에 기반하여 디스플레이 스크린 또는 이미지 투영 시스템을 제조하는 것이 단순해지고 제조 비용이 절감된다. 광 출력은 현재의 솔루션보다 높고, 광발광성 패드의 형상으로 컬러 컨버터를 형성할 필요가 없어 진다.
물론, 본 발명은 앞서 도시되고 설명된 실시예들로 한정되지 않고, 반대로 그 모든 변형예를 망라한다.

Claims (16)

  1. 광전자 디바이스(100)용 의사-기판(10)으로서,
    상기 의사-기판(10)은 상기 의사-기판(10) 상에서의 발광 다이오드(11, 12, 13)의 성장을 위한 것이고,
    상기 의사-기판(10)은 기판(1) 및 상기 기판(1)의 상면(1a) 상에 형성된 버퍼 구조체(2)를 포함하며, 상기 버퍼 구조체(2)는,
    - 벌크 갈륨 질화물(GaN)로 형성된 층(211)이 상기 기판(1)의 상면(1a)의 반대측에 생기는 적어도 하나의 제 1 타입 자유면(210)을 구획하는 적어도 하나의 제 1 부분(21) - 각각의 제 1 타입 자유면(210)은 제 1 파장에서 광(L1)을 방출할 수 있고 III-V 화합물에 기반하는 적어도 하나의 발광 다이오드(11)의 그 위에서의 성장을 위한 것임 -; 및
    인듐 갈륨 질화물(InGaN)의 층 및 GaN의 중간층이 교번되고 인듐이 제 1 질량비로 존재하는 스택(221)이 상기 기판(1)의 상면(1a)의 반대측에 생기는 적어도 하나의 제 2 타입 자유면(220)을 구획하는 적어도 하나의 제 2 부분(22) - 각각의 제 2 타입 자유면(220)은 상기 제 1 파장과 다른 제 2 파장에서 광(L2)을 방출할 수 있고 III-V 화합물에 기반하는 적어도 하나의 발광 다이오드(12)의 그 위에서의 성장을 위한 것임 -을 포함하고,
    상기 버퍼 구조체(2)의 상기 적어도 하나의 제 2 부분(22)은, 상기 기판(1)의 상면(1a)의 평면에 평행하게 배향되는 일반면(P)에서 상기 버퍼 구조체(2)의 상기 적어도 하나의 제 1 부분(21)에 대하여 오프셋되는, 광전자 디바이스용 의사-기판(10).
  2. 제 1 항에 있어서,
    상기 버퍼 구조체(2)의 상기 적어도 하나의 제 2 부분(22)의 레벨에서, InGaN의 층 및 GaN의 중간층이 교번되는 상기 스택(221)은 상기 기판(1)의 상면(1a) 상에 적어도 부분적으로 형성되고, 의사-기판은 상기 기판(1)의 상면(1a) 상에 형성되는 핵생성 층을 포함하며, 그리고 상기 버퍼 구조체(2)의 상기 적어도 하나의 제 2 부분(22)의 레벨에서, InGaN의 층 및 GaN의 중간층이 교번되는 상기 스택(221)이 상기 핵생성 층 상에 적어도 부분적으로 형성되는, 광전자 디바이스용 의사-기판(10).
  3. 제 2 항에 있어서,
    상기 적어도 하나의 제 2 부분(22)의 InGaN의 층 및 GaN의 중간층이 교번되는 상기 스택(221)은, 와이어의 형태이거나 피라미드의 형태인 적어도 하나의 나노-요소의 형태인, 광전자 디바이스용 의사-기판(10).
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 버퍼 구조체(2)는, InGaN의 층 및 GaN의 중간층이 교번되고 인듐이 제 1 질량비와 다른 제 2 질량비로 존재하는 스택(231)이 상기 기판(1)의 상면(1a)의 반대측에 생기는 적어도 하나의 제 3 타입 자유면(230)을 구획하는 적어도 하나의 제 3 부분(23)을 포함하고,
    각각의 제 3 타입 자유면(230)은 상기 제 1 파장 및 상기 제 2 파장과 다른 제 3 파장에서 광(L3)을 방출할 수 있고 III-V 화합물에 기반하는 적어도 하나의 발광 다이오드(13)의 그 위에서의 성장을 위한 것이며,
    상기 버퍼 구조체(2)의 상기 적어도 하나의 제 3 부분(23)은 상기 기판(1)의 상면(1a)의 평면에 평행하게 배향된 상기 일반면(P)에서, 상기 버퍼 구조체(2)의 상기 적어도 하나의 제 1 부분(21)에 대하여 그리고 상기 버퍼 구조체(2)의 상기 적어도 하나의 제 2 부분(22)에 대하여 오프셋되는, 광전자 디바이스용 의사-기판(10).
  5. 제 4 항에 있어서,
    상기 버퍼 구조체(2)의 상기 적어도 하나의 제 3 부분(23)의 레벨에서, InGaN의 층 및 GaN의 중간층이 교번되는 상기 스택(231)은 상기 기판(1)의 상면(1a) 상에 적어도 부분적으로 형성되고, 의사-기판은 상기 기판(1)의 상면(1a) 상에 형성되는 핵생성 층을 포함하며, 그리고 상기 버퍼 구조체(2)의 상기 적어도 하나의 제 3 부분(23)의 레벨에서, InGaN의 층 및 GaN의 중간층이 교번되는 상기 스택(231)이 상기 핵생성 층 상에 적어도 부분적으로 형성되는, 광전자 디바이스용 의사-기판(10).
  6. 제 4 항에 있어서,
    상기 적어도 하나의 제 3 부분(23)의 InGaN의 층 및 GaN의 중간층이 교번되는 상기 스택(231)은, 와이어의 형태이거나 피라미드의 형태인 적어도 하나의 나노-요소의 형태인, 광전자 디바이스용 의사-기판(10).
  7. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 적어도 하나의 제 2 부분(22)의 레벨에서 인듐의 제 1 질량비는 5 내지 25%의 범위, 또는 10 내지 20%의 범위에 포함되는, 광전자 디바이스용 의사-기판(10).
  8. 제 4 항에 있어서,
    상기 적어도 하나의 제 3 부분(23)의 레벨에서 인듐의 제 2 질량비는 5 내지 25%의 범위, 또는 10 내지 20%의 범위에 포함되는, 광전자 디바이스용 의사-기판(10).
  9. 제 1 항 내지 제 3 항 중 어느 한 항에 따른 의사-기판(10),
    상기 의사-기판(10)의 버퍼 구조체(2)의 상기 적어도 하나의 제 1 부분(21)의 제 1 타입 자유면(210) 상에서의 성장에 의해 형성되고, 상기 제 1 파장에서 광(L1)을 방출할 수 있는 III-V 화합물에 기반하는 적어도 하나의 발광 다이오드(11),
    상기 의사-기판(10)의 버퍼 구조체(2)의 상기 적어도 하나의 제 2 부분(22)의 제 2 타입 자유면(220) 상에서의 성장에 의해 형성되고, 상기 제 1 파장과 다른 상기 제 2 파장에서 광(L2)을 방출할 수 있는 III-V 화합물에 기반하는 적어도 하나의 발광 다이오드(12)를 포함하는, 광전자 디바이스(100).
  10. 광전자 디바이스(100)로서,
    제 4 항에 따른 의사-기판(10);
    상기 의사-기판(10)의 버퍼 구조체(2)의 상기 적어도 하나의 제 1 부분(21)의 제 1 타입 자유면(210) 상에서의 성장에 의해 형성되고, 상기 제 1 파장에서 광(L1)을 방출할 수 있는 III-V 화합물에 기반하는 적어도 하나의 발광 다이오드(11);
    상기 의사-기판(10)의 버퍼 구조체(2)의 상기 적어도 하나의 제 2 부분(22)의 제 2 타입 자유면(220) 상에서의 성장에 의해 형성되고, 상기 제 1 파장과 다른 상기 제 2 파장에서 광(L2)을 방출할 수 있는 III-V 화합물에 기반하는 적어도 하나의 발광 다이오드(12); 및
    상기 의사-기판(10)의 버퍼 구조체(2)의 상기 적어도 하나의 제 3 부분(23)의 제 3 타입 자유면(230) 상에서의 성장에 의해 형성되고 상기 제 1 파장 및 상기 제 2 파장과 다른 상기 제 3 파장에서 광(L3)을 방출할 수 있는 III-V 화합물에 기반하는 적어도 하나의 발광 다이오드(13)를 포함하는, 광전자 디바이스(100).
  11. 제 1 항 내지 제 3 항 중 어느 한 항에 따른 의사-기판(10)을 제조하는 방법으로서,
    기판(1)을 제공하는 제 1 단계;
    상기 기판(1)의 상면(1a) 상에 벌크 GaN으로 형성되는 층(211)을 형성하는 제 2 단계;
    InGaN의 층 및 GaN의 중간층이 교번되고 인듐이 제 1 질량비로 존재하는 스택(221)을 상기 제 2 단계로부터 얻어지는 상기 층(211) 상에 및/또는 상기 기판(1)의 상면(1a) 상에 형성하는 제 3 단계를 포함하는, 의사-기판(10) 제조 방법.
  12. 제 11 항에 있어서,
    상기 제 3 단계는, 상기 제 2 단계로부터 얻어지는 벌크 GaN의 층(211)을 덮는 제 1 마스크(30)에 의해 구획되는 개구(31) 내에 InGaN의 층 및 GaN의 중간층을 증착하는 연속 단계들을 포함하는, 의사-기판(10) 제조 방법.
  13. 제 11 항에 있어서,
    상기 제 3 단계는, 상기 제 2 단계로부터 얻어지는 층(211)의 전체 표면 위에 InGaN의 층 및 GaN의 중간층을 증착하는 연속 증착 단계들의 제 1 세트, 및 그 후에 상기 연속 증착 단계들의 제 1 세트로부터 얻어지는 스택(50)을 관통하는 제 1 에칭 단계(G1)를 포함하고,
    상기 제 1 에칭 단계(G1)는 상기 제 2 단계로부터 얻어지는 상기 층(211)의 결정된 표면을 자유롭게 하도록 수행되며,
    자유롭게 된 상기 표면은 상기 버퍼 구조체(2)의 상기 적어도 하나의 제 1 부분(21)의 제 1 타입 자유면(210)에 대응하는, 의사-기판(10) 제조 방법.
  14. 제 11 항에 있어서,
    InGaN의 층 및 GaN의 중간층이 교번되고 인듐이 제 2 질량비로 존재하는 스택(231)을, 상기 제 2 단계로부터 얻어지는 층(211) 상에 및/또는 상기 제 3 단계로부터 얻어지는 스택(221) 상에 형성하는 제 4 단계를 더 포함하는, 의사-기판(10) 제조 방법.
  15. 제 14 항에 있어서,
    상기 제 4 단계는, 적어도 상기 제 2 단계로부터 얻어지는 벌크 GaN의 층(211)을 덮는 제 2 마스크(40)의 개구(41) 표면의 전부 또는 일부 내에 InGaN의 층 및 GaN의 중간층을 증착하는 연속 단계들을 포함하는, 의사-기판(10) 제조 방법.
  16. 제 14 항에 있어서,
    상기 제 3 단계는, 상기 제 2 단계로부터 얻어지는 층(211)의 전체 표면 위에 InGaN의 층 및 GaN의 중간층을 증착하는 연속 증착 단계들의 제 1 세트, 및 그 후에 상기 연속 증착 단계들의 제 1 세트로부터 얻어지는 스택(50)을 관통하는 제 1 에칭 단계(G1)를 포함하고,
    상기 제 4 단계는, 상기 연속 증착 단계들의 제 1 세트로부터 얻어지는 스택(50)의 전체 표면 상에 InGaN의 층 및 GaN의 중간층을 증착하는 연속 증착 단계들의 제 2 세트, 및 그 후에 상기 연속 증착 단계들의 제 2 세트로부터 얻어지는 스택(60)을 관통하는 제 2 에칭 단계(G2)를 포함하고,
    상기 제 2 에칭 단계는 상기 연속 증착 단계들의 제 1 세트로부터 얻어지는 상기 스택(50)의 결정된 표면을 자유롭게 하도록 수행되며,
    자유롭게 된 상기 표면은 상기 버퍼 구조체(2)의 상기 적어도 하나의 제 2 부분(22)의 제 2 타입 자유면(220)에 대응하는, 의사-기판(10) 제조 방법.
KR1020207021716A 2017-12-27 2018-11-21 광전자 디바이스용 의사-기판 및 그 제조 방법 KR102242801B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR17/63274 2017-12-27
FR1763274A FR3076080B1 (fr) 2017-12-27 2017-12-27 Pseudo-substrat pour dispositif optoelectronique et son procede de fabrication
PCT/FR2018/052936 WO2019129945A1 (fr) 2017-12-27 2018-11-21 Pseudo-substrat pour dispositif optoélectronique et son procédé de fabrication

Publications (2)

Publication Number Publication Date
KR20200096661A KR20200096661A (ko) 2020-08-12
KR102242801B1 true KR102242801B1 (ko) 2021-04-20

Family

ID=62222778

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020207021716A KR102242801B1 (ko) 2017-12-27 2018-11-21 광전자 디바이스용 의사-기판 및 그 제조 방법

Country Status (7)

Country Link
US (1) US10937827B2 (ko)
EP (1) EP3732723B1 (ko)
JP (1) JP6961092B2 (ko)
KR (1) KR102242801B1 (ko)
CN (1) CN111527607B (ko)
FR (1) FR3076080B1 (ko)
WO (1) WO2019129945A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2586580B (en) * 2019-08-06 2022-01-12 Plessey Semiconductors Ltd LED array and method of forming a LED array

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020117103A1 (en) 2001-02-23 2002-08-29 Hooper Stewart Edward Method of growing a semiconductor multi-layer structure
WO2011022724A1 (en) 2009-08-21 2011-02-24 The Regents Of The University Of California Semipolar nitride-based devices on partially or fully relaxed alloys with misfit dislocations at the heterointerface
US20130342133A1 (en) 2010-07-16 2013-12-26 Micron Technology, Inc. Solid state lighting devices without converter materials and associated methods of manufacturing
WO2016116703A1 (fr) 2015-01-22 2016-07-28 Aledia Dispositif optoelectronique et son procede de fabrication
JP2016527706A (ja) 2013-06-07 2016-09-08 グロ アーベーＧｌｏ Ａｂ マルチカラーｌｅｄ及びその製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101365604B1 (ko) * 2004-05-10 2014-02-20 더 리전트 오브 더 유니버시티 오브 캘리포니아 유기금속 화학기상증착법을 이용한 비극성 질화인듐갈륨 박막들, 이중 구조들 및 소자들의 제조
JP4462249B2 (ja) * 2005-09-22 2010-05-12 ソニー株式会社 発光ダイオードの製造方法、集積型発光ダイオードの製造方法および窒化物系ｉｉｉ−ｖ族化合物半導体の成長方法
CN101257081A (zh) * 2008-04-03 2008-09-03 北京大学 一种双波长单芯片发光二极管
JP2011523212A (ja) * 2008-06-05 2011-08-04 スリーエム イノベイティブ プロパティズ カンパニー 半導体波長変換器が接合された発光ダイオード
JP5211352B2 (ja) * 2008-10-17 2013-06-12 国立大学法人北海道大学 半導体発光素子アレー、およびその製造方法
WO2012035243A1 (fr) * 2010-09-14 2012-03-22 Commissariat A L'energie Atomique Et Aux Energies Alternatives Dispositif optoelectronique a base de nanofils pour l'émission de lumière
US10453996B2 (en) * 2012-05-04 2019-10-22 Stc.Unm Growth of cubic crystalline phase structure on silicon substrates and devices comprising the cubic crystalline phase structure
TWI541992B (zh) * 2012-05-14 2016-07-11 國立清華大學 發光二極體顯示器與其製造方法
KR102018615B1 (ko) * 2013-01-18 2019-09-05 삼성전자주식회사 반도체 발광소자 및 그 제조방법
FR3001334B1 (fr) * 2013-01-24 2016-05-06 Centre Nat De La Rech Scient (Cnrs) Procede de fabrication de diodes blanches monolithiques
FR3019380B1 (fr) * 2014-04-01 2017-09-01 Centre Nat Rech Scient Pixel semiconducteur, matrice de tels pixels, structure semiconductrice pour la realisation de tels pixels et leurs procedes de fabrication
TWI718343B (zh) * 2016-10-24 2021-02-11 瑞典商Ｇｌｏ公司 發光二極體、顯示裝置及直視顯示裝置
EP3692580A4 (en) * 2017-10-06 2022-07-13 Nanosys, Inc. LED WITH OXIDIZED METAL CONTACTS
FR3075468B1 (fr) * 2017-12-19 2019-12-20 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de fabrication d'un dispositif optoelectronique par report d'une structure de conversion sur une structure d'emission

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020117103A1 (en) 2001-02-23 2002-08-29 Hooper Stewart Edward Method of growing a semiconductor multi-layer structure
WO2011022724A1 (en) 2009-08-21 2011-02-24 The Regents Of The University Of California Semipolar nitride-based devices on partially or fully relaxed alloys with misfit dislocations at the heterointerface
US20130342133A1 (en) 2010-07-16 2013-12-26 Micron Technology, Inc. Solid state lighting devices without converter materials and associated methods of manufacturing
JP2016527706A (ja) 2013-06-07 2016-09-08 グロ アーベーＧｌｏ Ａｂ マルチカラーｌｅｄ及びその製造方法
WO2016116703A1 (fr) 2015-01-22 2016-07-28 Aledia Dispositif optoelectronique et son procede de fabrication

Also Published As

Publication number Publication date
JP2021508943A (ja) 2021-03-11
CN111527607B (zh) 2022-01-18
CN111527607A (zh) 2020-08-11
EP3732723A1 (fr) 2020-11-04
WO2019129945A1 (fr) 2019-07-04
FR3076080A1 (fr) 2019-06-28
US20200357848A1 (en) 2020-11-12
JP6961092B2 (ja) 2021-11-05
KR20200096661A (ko) 2020-08-12
FR3076080B1 (fr) 2019-11-29
US10937827B2 (en) 2021-03-02
EP3732723B1 (fr) 2022-08-17

Similar Documents

Publication Publication Date Title
US8058082B2 (en) Light-emitting diode with textured substrate
KR20180133436A (ko) 상이한 색상의 led를 포함하는 일체형 다색 직시형 디스플레이와 이의 제조 방법
EP2390930A2 (en) Semiconductor dies, light-emitting devices, methods of manufacturing and methods of generating multi-wavelength light
KR101258582B1 (ko) 나노로드 발광소자
KR20190047048A (ko) 광전자 반도체 컴포넌트들을 제조하기 위한 방법 및 광전자 반도체 컴포넌트
US20100038661A1 (en) Light-Emitting Diode With Non-Metallic Reflector
KR20130107541A (ko) 질화물계 반도체 전방향 리플렉터를 구비한 발광소자
TW201322483A (zh) 光電半導體晶片及其製造方法
KR20210022087A (ko) 다이오드 어레이를 구비하는 광전자 장치
KR101967836B1 (ko) 3차원 발광 소자 및 그 제조방법
KR20130025856A (ko) 나노로드 발광소자
US10396121B2 (en) FinFETs for light emitting diode displays
TWI677013B (zh) 發光二極體
KR102242801B1 (ko) 광전자 디바이스용 의사-기판 및 그 제조 방법
JP2023536363A (ja) Ｌｅｄデバイス及びｌｅｄデバイスの製造方法
KR20230066607A (ko) 컬러-표시 발광 다이오드 광전자 장치
KR20220162167A (ko) 알루미늄 함유층을 내부에 포함하는 발광 다이오드 및 이와 관련한 방법
US20220278081A1 (en) Optoelectronic device in which the pixels contain light-emitting diodes that emit several colors and manufacturing method
US20120241754A1 (en) Light emitting diode and method of manufacturing thereof
US20210210656A1 (en) Method for micro-led epitaxial wafer manufacturing and micro-led epitaxial wafer
KR20240001188A (ko) 서로 다른 색상의 led 소자의 매트릭스를 형성하는 방법
JP2023519987A (ja) モノリシックｌｅｄピクセル
TWI550900B (zh) 半導體元件層及其製造方法
KR20110113311A (ko) 기판 분리 기술을 이용한 발광 다이오드 제조방법
KR20150109143A (ko) 버퍼 구조물을 구비하는 발광 소자 및 이의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant