CN111527607B - 用于光电装置的伪衬底及其制造方法 - Google Patents

用于光电装置的伪衬底及其制造方法 Download PDF

Info

Publication number
CN111527607B
CN111527607B CN201880084400.1A CN201880084400A CN111527607B CN 111527607 B CN111527607 B CN 111527607B CN 201880084400 A CN201880084400 A CN 201880084400A CN 111527607 B CN111527607 B CN 111527607B
Authority
CN
China
Prior art keywords
substrate
stack
buffer structure
layer
ingan
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201880084400.1A
Other languages
English (en)
Other versions
CN111527607A (zh
Inventor
伊万-克里斯多夫·罗宾
杰罗姆·纳皮尔拉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Aledia
Original Assignee
Aledia
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Aledia filed Critical Aledia
Publication of CN111527607A publication Critical patent/CN111527607A/zh
Application granted granted Critical
Publication of CN111527607B publication Critical patent/CN111527607B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H01L33/18—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous within the light emitting region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction

Abstract

本发明公开了一种用于光电装置(100)的伪衬底(10)，该伪衬底(10)适于生长发光二极管(11、12、13)，包括衬底(1)和形成在所述衬底(1)的上表面(1a)上的缓冲结构(2)。所述缓冲结构(2)包括至少一个第一部分(21)，其中由固态氮化镓(GaN)制成的层(211)限定至少一个背向所述衬底(1)的上表面(1a)的第一类型的自由表面(210)，每个自由表面都适于在其上生长主要基于III‑V族化合物的能够发射第一波长的光(L1)的发光二极管(11)。所述缓冲结构(2)包括至少一个第二部分(22)，其中铟和氮化镓(InGaN)层和GaN中间层交替并且其中铟以第一重量比例存在的叠层(221)限定至少一个背向所述衬底(1)的上表面(1a)的第二类型的自由表面(220)，每个第二类型的自由表面(220)都适于在其上生长主要基于III‑V族化合物的能够发射不同于所述第一波长的第二波长的光(L2)的发光二极管(12)。所述缓冲结构(2)的所述第二部分(22)在平行于所述衬底(1)的上表面(1a)的平面定向的总体平面(P)上相对于所述缓冲结构(2)的所述第一部分(21)偏移。本发明还描述了一种光电装置(100)和制造方法。

Description

用于光电装置的伪衬底及其制造方法
技术领域
本发明涉及一种光电装置的伪衬底，其适在所述伪衬底上生长发光二极管，该伪衬底包括衬底和形成在衬底上表面上的缓冲结构。
本发明还涉及用于制造这种伪衬底的方法、这样的光电装置以及用于获得这种光电装置的方法。
本发明尤其适用于显示屏或图像投影系统。
背景技术
术语“光电装置”是指适于将电信号转换为电磁辐射的装置，尤其是专用于发射电磁辐射，尤其是光的装置。
为此，光电装置通常包括发光二极管，也被称为“发光二极管”的缩写LED。
已知每个发光二极管包括利用量子阱的活性材料、根据第一类掺杂以作为掺杂P型结的半导体部分和根据第二类掺杂以作为掺杂N型结的半导体部分。
每个发光二极管可以基于三维半导体元件形成，三维半导体元件本身至少部分地通过外延生长获得。发光二极管通常由半导体材料形成，该半导体材料包括来自周期表第三列和第五列的元素，例如III-V族化合物，尤其是氮化镓(GaN)、氮化铟镓(InGaN)或氮化铝镓(AIGaN)。
存在这样的光电装置，其包括具有一定发射表面的发光二极管矩阵。这种光电装置尤其可以用于构成显示屏或图像投影系统，其中发光二极管矩阵实际上限定了光像素矩阵，其中每个像素包括一个或多个发光二极管。
其中一个困难是要使每个像素都能发出不同颜色的光，例如蓝色、绿色和红色。
第一种已知的解决方案是将矩阵组织成使得每个像素包括至少一个能够发射蓝光的发光二极管、至少一个能够发射绿光的发光二极管和至少一个能够发射红光的发光二极管。为此，在同一衬底上制造能够发出给定颜色的光的发光二极管，对于三种颜色分别重复该步骤。然后切割每个衬底以便划定各个装置。然后，通过重建获得每个像素，以将这些单独的装置关联起来，从而处理这三种颜色。
这种也被称为“拾取和放置”(pick and place)解决方案并不是最优的，因为它会产生大量的操作、高的制造时间和成本以及大量的连接。考虑到不断增加的小型化，不幸的是，有时甚至无法实现该解决方案。
而且，红色通常是从InGaAlP获得的，但是该技术有缺点，例如波长随温度的变化而显著变化，效率随发光二极管的尺寸而变化的事实(小于30微米的微型二极管的效率下降)，而且这种材料的生长微妙。
第二种解决方案在于使发光二极管适合于发出蓝色光。为了使光像素可以发出绿色光和/或发出红色光，后者可以包括充当颜色转换器的光致发光垫：每个光致发光垫被设计为吸收由发光二极管发射的蓝光的至少一部分，并作为响应发射绿光或红光。这些光致发光垫通常由合适的粘结基质形成。
然而，由于光致发光垫导致较高光损失，因此该解决方案并不完全令人满意。通常，光致发光垫的转化率确实在50％至80％之间。另外，由于制造光致发光垫需要专用操作，实现起来仍然复杂且相当昂贵。
发明内容
本发明旨在解决以上提出的全部或部分缺点。
因此，在这种情况下，目的是提供至少满足以下目标之一的解决方案：
-提出简单经济的制造方法，
-具有高光输出,
-在InGaN的量子阱中掺入高含量的In，尤其是大于20％的In，而不会降低量子阱的效率，特别是为了避免使用InGaAIP。
该目的可以通过提供一种用于光电装置的伪衬底来实现，所述伪衬底适于在所述伪衬底上生长发光二极管，所述伪衬底包括衬底和形成在所述衬底的上表面上的缓冲结构，所述缓冲结构包括：
-至少一个第一部分，其中由整体氮化镓形成的层限定至少一个第一类型的自由表面，所述至少一个第一类型的自由表面背离所述衬底的上表面的一侧，每个第一类型的自由表面都适于在其上生长主要基于III-V族化合物的能够发射第一波长的光的至少一个发光二极管，
-以及，至少一个第二部分，其中InGaN层和GaN中间层交替并且其中铟以第一质量比例存在的叠层限定至少一个第二类型的自由表面，所述第二类型的自由表面涂覆在与所述衬底的上表面相反的一侧上，每个第二类型的自由表面都适于其上生长主要基于III-V族化合物的能够发射不同于所述第一波长的第二波长的光的至少一个发光二极管，
-所述缓冲结构的所述至少一个第二部分在平行于所述衬底的上表面的平面定向的总体平面中相对于所述缓冲结构的所述至少一个第一部分偏移。
这种伪衬底使得能够对上述问题作出响应，因为它允许在缓冲结构的不同部分的自由表面上生长能够发射不同波长的光的发光二极管：通常为蓝色和红色、蓝色和绿色，或全部三种颜色。换句话说，单个伪衬底使得可以通过在缓冲结构的不同部分的自由表面上简单地生长发光二极管来实现在获得光电装置之后提供多色光像素。该技术允许克服使用结合现有技术描述的第一解决方案的需求或必须使用颜色转换器的需求。
而且，无论考虑缓冲结构的自由表面如何，都可以通过相同的生长过程非常有利地获得所有能够发出不同颜色光的发光二极管；在第一类型和第二类型的每个自由表面上的缓冲结构的材料性质确保形成在这些自由表面上的发光二极管发出的光的颜色介于蓝色、绿色和/或红色之间。
而且，提供这样的伪衬底非常有利地允许在InGaN的量子阱中掺入大量的铟，尤其是以大于20％的比例，而不会降低量子阱的效率。
伪衬底也可以满足下面提出的技术特征，单独考虑或结合考虑。
在所述缓冲结构的所述至少一个第二部分的水平上，InGaN层和GaN中间层交替的所述叠层至少部分地形成在所述衬底的上表面上，并且所述伪衬底包括形成在所述衬底的上表面上的成核层，在所述缓冲结构的所述至少一个第二部分的水平上，InGaN层和GaN中间层交替的所述叠层至少部分地形成在所述成核层上。
所述至少一个第二部分的InGaN层和GaN中间层交替的所述叠层为至少一种纳米元件的形式、线的形式或金字塔的形式。
所述缓冲结构包括至少一个第三部分，其中InGaN和GaN中间层交替并且其中铟以严格不同于所述第一质量比例的第二质量比例存在的叠层限定至少一个第三类型的自由表面，所述第三类型的自由表面背离所述衬底的上表面的一侧，每个第三类型的自由表面都适于在其上生长主要基于III-V族化合物的能够发射不同于所述第一波长和所述第二波长的第三波长的光的至少一个发光二极管，并且所述缓冲结构的所述至少一个第三部分在平行于所述衬底的上表面的平面定向的所述总体平面中相对于所述缓冲结构的所述至少一个第一部分以及相对于所述缓冲结构的所述至少一个第二部分偏移。
在所述缓冲结构的所述至少一个第三部分的水平上，InGaN层和GaN中间层交替的所述叠层至少部分地形成在所述衬底的上表面上，并且所述伪衬底包括形成在所述衬底的上表面上的成核层，在所述缓冲结构的所述至少一个第三部分处，InGaN层和GaN中间层交替的所述叠层至少部分地形成在所述成核层上。
所述至少一个第三部分的InGaN层和GaN中间层交替的所述叠层为至少一种纳米元件的形式、线的形式或金字塔的形式。
在所述至少一个第二部分的水平上，铟的第一质量比例在5％至25％，优选在10％至20％的范围内。
在所述至少一个第三部分的水平上，铟的第二质量比例在5％至25％，优选在10％至20％的范围内。
本发明还涉及一种光电装置，其包括这种伪衬底和：
-主要基于III-V族化合物的至少一个发光二极管，所述至少一个发光二极管通过在所述伪衬底的缓冲结构的所述至少一个第一部分的所述第一类型的自由表面上生长而形成，并且能够发射第一波长的光，
-主要基于III-V族化合物的至少一个发光二极管，所述至少一个发光二极管通过在所述伪衬底的缓冲结构的所述至少一个第二部分的所述第二类型的自由表面上生长而形成，并且能够发射与所述第一波长不同的第二波长的光。
该光电装置包括如下形成的主要基于III-V族化合物的至少一个发光二极管，所述发光二极管通过在所述伪衬底的缓冲结构的所述至少一个第三部分的所述第三类型的自由表面上生长而形成，并且能够发射与所述第一波长和第二波长不同的第三波长的光。
本发明还涉及一种用于制造这种伪衬底的方法，该方法包括：第一步骤，提供衬底；第二步骤，在所述衬底的上表面上形成由整体GaN形成的层；第三步骤，在由第二步骤得到的层上和/或所述衬底的上表面上形成InGaN层和GaN中间层交替并且其中铟以第一质量比例存在的叠层。
所述第三步骤可以包括在由第一掩模限定的开口中沉积InGaN层和GaN中间层的连续步骤，所述第一掩模覆盖由第二步骤得到的整体GaN层。
或者，所述第三步骤可以包括在由第二步骤得到的层的整个表面上沉积InGaN层和GaN中间层的第一组连续步骤，然后是穿过由所述第一组连续步骤得到的所述叠层的第一蚀刻步骤，执行所述第一蚀刻步骤以使得由第二步骤得到的层的确定表面自由，所得到的自由表面对应于缓冲结构的所述至少一个第一部分的第一类型的自由表面。
所述方法可以包括第四步骤，在由第二步骤得到的层上和/或在由第三步骤得到的叠层上形成InGaN层和GaN中间层交替并且其中铟以第二质量比例存在的叠层。
根据特定实施方式，所述第四步骤包括在第二掩模的全部或部分开口表面中沉积InGaN层和GaN中间层的连续步骤，所述第二掩模至少覆盖由第二步骤得到的整体GaN层。
所述第四步骤可以包括在由所述第一组连续沉积步骤得到的所述叠层的整个表面上沉积InGaN层和GaN中间层的第二组连续步骤，然后是穿过由所述第二组连续步骤得到的叠层的第二蚀刻步骤，执行所述第二蚀刻步骤以使得由所述第一组连续沉积步骤得到的所述叠层的确定表面自由，所得到的自由表面对应于缓冲结构的所述至少一个第二部分的第二类型的自由表面。
附图说明
从以下作为非限制性示例提供并在附图中表示的本发明的特定实施方式的描述，将更好地理解本发明，其中：
图1是根据本发明一个方面的伪衬底的第一实施方式的示意图。
图2是根据本发明另一方面的光电装置的第一实施方式的示意图。
图3至图7表示用于制造伪衬底的方法的第一实施方式的不同连续步骤。
图8和图9表示用于制造伪衬底的方法的第二实施方式的不同连续步骤。
图10示意性地示出了根据本发明的光电装置的第二实施方式。
图11是根据本发明的伪衬底的第二实施方式的示意图。
图12是根据本发明的伪衬底的第三实施方式的示意图。
图13是根据本发明的伪衬底的第四实施方式的示意图。
具体实施方式
在附图和以下描述中，相同的附图标记表示相同或相似的元件。另外，各种元件没有按比例表示，以便于附图的清晰。
图1和图11分别示意性地示出了根据本发明的一个方面的伪衬底10的第一和第二实施方式，然而，这两个实施方式是非限制性的，并且仅以示例的方式示出以便于理解本发明。这两个伪衬底10中的每一个都被配置为使得其可以用于光光电装置100的后续制造。本发明将尤其应用于制造基于这种光电装置100的显示屏或图像投影系统。
伪衬底10特别适合于在自由表面上生长发光二极管，该自由表面由在衬底1的上表面1a上形成的伪衬底10的缓冲结构2限定。更具体地，从垂直于衬底1的平面的方向看，发光二极管旨在形成在缓冲结构2上与衬底1相反的一侧。
根据一个实施方式，衬底1由硅、整体III-V族半导体(例如GaN)、蓝宝石或尖晶石制成。或者，它可以是绝缘体上硅类型的衬底，或者是“绝缘体上硅”(“SOI”)衬底。
缓冲结构2可以通过衬底1与缓冲结构2的各层之间的直接接触而直接形成在衬底1的上表面1a上。可替代地，假设在衬底1和缓冲结构2之间将存在中间层，例如未示出的成核层，则缓冲结构2可以间接形成在衬底1上。
本质上，图1和11的两个实施方式在形成缓冲结构2的方式上彼此不同，即使在两个实施方式的每一个中都应用了下面介绍的一般原理。图7和9示出了根据本发明的伪衬底10的另外两个实施方式。
相对于该文献中提出的现有技术，形成在衬底1上的缓冲结构2的性质和组织代表了真正的进步，目的是提出一种简单而经济的制造方法，同时限制发光二极管的连接和操作和/或为光电装置100获得高光输出。
为此，缓冲结构2包括至少一个第一部分21，其中由体氮化镓(GaN)形成的层211限定至少一个第一类型的自由表面210，该第一类型的自由表面涂覆在与衬底1的上表面相反的一侧上。每个第一类型的自由表面210适合于在其上生长主要基于III-V族化合物的能够发射第一波长的光L1(图2和图10所示)的至少一个发光二极管11。第一波长直接取决于限定第一类型的自由表面210的材料的成分。
另外，缓冲结构2包括至少一个第二部分22，其中氮化铟镓(InGaN)层和氮化镓中间层交替并且其中铟以第一给定质量比例存在的叠层221限定至少一个第二类型的自由表面220，该第二类型的自由表面面对衬底1的与上表面1a相反的一侧。每个第二类型的自由表面220适合于在其上生长主要基于III-V族化合物的能够发射不同于上段提到的第一波长的第二波长的光L2(在图2和图10中示意性地示出)的至少一个发光二极管12。第二波长直接取决于限定第二类型220的自由表面的材料的成分。
例如，每个InGaN层的厚度小于9nm，而每个GaN中间层的厚度大于9nm。
因此，可以在相同的制造方法期间形成能够发射两种不同波长的两种光L1和L2的发光像素，并且这可以大大减少操作次数、制造时间、连接次数和/或测试次数。这还可以克服使用颜色转换器的需求，进一步简化了制造并实现了非常好的光输出。
在图1中，伪衬底10包括两个第一部分21和两个第二部分22，仅作为示例和说明，所述两个第一部分21和两个第二部分限定第一类型的两个不同的自由表面210和第二类型的两个不同的自由表面220。不言而喻，第一类型的自由表面210的数量及其分布可以是任意的。第二种类型的自由表面220也是如此。
从图1、7、9或11中可以看出，缓冲结构2的至少一个第二部分22在平行于衬底1的上表面1a的平面定向的总体平面P(图1中可见)中相对于缓冲结构2的所述至少一个第一部分21偏移。一旦在其上形成发光二极管11、12，则在总体平面P中不同的第一类型的自由表面和第二类型的自由表面210、220之间的这种偏移允许确保发光二极管11、12在与衬底1的平面平行的平面中的分布。这种布置有利于制造需要发光像素分布在其中的发光表面的显示屏或图像投影系统。
要强调的是，图1并未真正提供缓冲区结构2的尺寸或组织限制。因此，第一类型的每个自由表面210可以是平面，也可以不是平面。第一类型的自由表面210可以与第二类型的自由表面220位于同一平面上，也可以不位于同一平面上(从某种意义上说，在总体平面P中沿着垂直方向，即垂直于衬底1的平面，彼此之间可能存在垂直偏移)。同样，第二类型的每个自由表面220可以是平面，也可以不是平面。从这个意义上讲，图11示出了一种特殊情况，其中所述至少一个第二部分22使InGaN层和GaN中间层交替的叠层221的形式为在由整体GaN形成的层211上形成的至少一根纳米线。可以通过任何已知的技术来获得这种纳米线形式的叠层221，例如通过GaN/InGaN叠层在平面P中进行更广泛的蚀刻而获得，或者甚至通过经由相应的掩模连续生长而获得。这样的组织尤其可以促进在本身为纳米线形式的第二类型的自由表面220上形成纳米线形式的发光二极管，无论它们是具有核-壳结构的发光二极管还是具有轴向结构的发光二极管。
如果图11图示了其中InGaN层和中间层沿着它们所构成的纳米线的高度轴向叠层的特殊情况，则图12图示了替代实施方式，其中为了构成叠层221，这些层将根据核-壳结构同心叠层：InGaN核，然后是覆盖该核的侧边缘和上边缘的GaN中间层，然后是覆盖GaN中间层的侧边缘和上边缘的InGaN层，然后是新的GaN中间层等。
图13示出了另一种实施方式，其中所述至少一个第二部分22的InGaN层和GaN中间层交替的叠层221为在由整体GaN形成的层211上形成的至少一个金字塔的形式。可以通过任何已知的技术获得金字塔形式的这种叠层221。这样的组织可以特别地有利于在自身形式为金字塔的第二类型的这种自由表面220上形成金字塔形式的发光二极管，特别是具有核-壳结构的发光二极管。
取决于根据应用对缓冲结构2的组织的需要和/或取决于为制造伪衬底10而选择的制造方法，可以规定，在缓冲结构2的所述至少一个第二部分22的水平上，在衬底1的上表面1a上至少部分地形成InGaN层和GaN中间层交替的叠层221。例如在图1的实施方式中就是这种情况，但是在图11、12和13的实施方式中不是这种情况。术语“在…上形成”是指叠层221可以直接形成在衬底1的上表面上，或者可以通过成核层的插入而间接形成在其上，该成核层形成于上表面1a上，并且成叠层221将形成于成核层上。当衬底1由蓝宝石或硅制成时，有利地提供了后一种情况。
出于相同的原因，可以规定，在缓冲结构2的所述至少一个第二部分22的水平处，在整体InGaN层211上至少部分地形成InGaN层和GaN中间层交替的叠层221。例如在图11、12和13的实施方式中就是这种情况，但是在图1的实施方式中不是这种情况。
这些不同的可能性也将由于以下事实而产生：根据图3至图7的制造方法是否被实施，或者是否与图8和图9相关的制造方法被实施。
除了不同的第一部分21和不同的第二部分22之外，缓冲结构2可以可选地但有利地包括至少一个第三部分23，在该第三部分23中，InGaN层和GaN中间层交替并且铟以不同于前面提到的第一质量比例的第二质量比例存在的叠层231限定至少一个第三类型的自由表面，该第三类型的自由表面在与衬底1的上表面1a相反的一侧上涂覆。每个第三类型的自由表面230适合于在其上生长主要基于III-V族化合物的能够发射不同于第一波长和第二波长的第三波长的光L3(在图2和图10中示意性地示出)的至少一个发光二极管13。第三波长直接取决于限定第三类型的自由表面230的材料的成分。
从图1、7、9、11或13中可以看出，在总体平面P中，缓冲结构2的所述至少一个第三部分23相对于缓冲结构2的所述至少一个第一部分21并且相对于缓冲结构2的所述至少一个第二部分22(以及相对于任何其他潜在的第三部分23)偏移。同样，第三类型的自由表面230相对于其他自由表面210、220、230的这种分布促进了需要发光像素分布在其上的发射表面的显示屏或图像投影系统的制造。
在图1中，伪衬底10包括两个第三部分23，仅作为示例和说明，这两个第三部分限定两个不同的第三类型的自由表面230。不言而喻，第一类型的自由表面230的数量及其分布可以是任意的。
通过结合存在第一类型的自由表面210、第二类型的自由表面220和第三类型的自由表面230，可以构成能够发射三种不同波长的三种光L1、L2和L3的发光像素，而无需光转换器。因此，光输出保持高水平，而此处描述的解决方案消除了切割衬底，然后重建光像素的义务。
再一次，取决于根据应用对缓冲结构2的组织的需要和/或取决于为制造伪衬底10而选择的制造方法，可以规定，在缓冲结构2的所述至少一个第三部分23的水平上，在衬底1的上表面1a上至少部分地形成InGaN层和GaN中间层交替的叠层231。例如在图1的实施方式中就是这种情况，但是在图11和13的实施方式中不是这种情况。术语“在…上形成”是指叠层231可以直接形成在衬底1的上表面1a上，或者可以通过成核层的插入而间接形成在后者上，该成核层形成于上表面1a上，并且成叠层221将形成于成核层上。出于相同的原因，可以规定，在缓冲结构2的所述至少一个第三部分23的水平处，在整体InGaN层211和/或所述至少一个第二部分22的叠层221上至少部分地形成InGaN层和GaN中间层交替的叠层231。例如在图11和13的实施方式中就是这种情况，但是在图1的实施方式中不是这种情况。
第三类型的自由表面230可以与自由表面210、220位于同一平面上，也可以不位于同一平面上(从某种意义上说，在垂直于总体平面P的方向上，也就是垂直于衬底1的平面，彼此之间可能存在垂直偏移)。第三类型的每个自由表面230可以是平面(如图1中的情况所示)，也可以不是平面。从这个意义上讲，图11示出了一种特殊情况，其中所述至少一个第三部分23的InGaN层和GaN中间层交替的叠层231为在由整体GaN形成的层211上形成的至少一根纳米线的形式。可以通过任何已知的技术来获得这种纳米线形式的叠层231，例如通过GaN/InGaN叠层在平面P中进行更广泛的蚀刻而获得，或者甚至通过经由相应的掩模连续生长而获得。这样的组织尤其可以促进在本身为纳米线形式的第三类型的自由表面230上形成纳米线形式的发光二极管13，无论它们是具有核-壳结构的发光二极管还是具有轴向结构的发光二极管。
图13可替代地示出以下事实：所述至少一个第三部分23的InGaN层和GaN中间层交替的叠层231为在由整体GaN形成的层211上形成的至少一个金字塔的形式。可以通过任何已知的技术获得金字塔形式的这种叠层231。这样的组织可以特别地有利于在自身形式为金字塔的第三类型的这种自由表面220上形成金字塔形式的发光二极管，特别是具有核-壳结构的发光二极管。
术语“自由表面”是指未被覆盖的表面，在该意义上，在随后形成发光二极管时，它允许从后者形成至少一个这样的发光二极管，以便构成光电装置100，该光电装置能够发射不同波长的两种或三种光L1、L2以及可能的L3，而无需像以前那样如果希望摆脱已知的“取放”解决方案就要配备彩色转换器。
因此对于申请人而言，重要的思想是基于以下事实：已识别出，由整体GaN层211所限定的至少一种第一类型的自由表面210和由GaN层和InGaN层交替并且隐含存在根据第一质量比例的铟的叠层221所限定的至少一个第二类型的自由表面220的组合存在使得在以彼此相同的方式从自由表面210、220形成发光二极管之后，可以获得能够自然地发射两种不同的光L1和L2的光电装置100，通常为蓝色和红色，或蓝色和绿色。
实际上，每个第一类型的自由表面210适于允许能够发射蓝色光L1的至少一个发光二极管的生长。通过调节叠层221中铟的第一质量比例，可以最终调节由形成在由该叠层221限定的第二类型的自由表面220上的发光二极管12发射的光L2的第二波长。
另一方面，申请人已经识别出，由GaN层和InGaN层交替并且隐含存在根据第二质量比例的铟的叠层231所限定的至少一种第三类型的自由表面230的附加存在使得在以彼此相同的方式从自由表面210、220、230形成发光二极管11、12、13之后，可以获得能够自然地发射与光L1、L2不同的第三光L3的光电装置100，如果光L2为红色，则光L3通常为绿色，如果光L2为绿色，则光L3通常为红色。
更精确地，根据一个实施方式，在缓冲结构2的每个第二部分22处的叠层221中的铟的第一质量比例被包括在5％至25％之间的范围内。优选地，在缓冲结构2的每个第二部分22处的叠层221中的铟的第一质量比例被包括在10％至20％之间的范围内。申请人已经观察到这种特性允许光L2为绿色。通常，第二波长在500至560nm的范围内。
在该实施方式中，光电装置100然后能够发射至少一种蓝色的光L1和一种绿色的光L2。
仍然在该实施方式中，假设在缓冲结构2中布置至少一个第三部分23，则将每个第三部分23处的叠层231中的铟的第二质量比例包括在15％至50％之间的范围内将是非常有利的。优选地，在缓冲结构2的每个第三部分23处的叠层231中的铟的第二质量比例被包括在20％至35％之间的范围内。申请人已经注意到，这种特性允许光L3为红色。通常，第三波长在600至700nm的范围内。
根据另一个实施方式，在缓冲结构2的每个第二部分22处的叠层221中的铟的第一质量比例被包括在15％至50％之间的范围内。优选地，在缓冲结构2的每个第二部分22处的叠层221中的铟的第一质量比例被包括在20％至35％之间的范围内。申请人已经注意到，这种特性允许光L2为红色。通常，第二波长在580至680nm的范围内。
在该实施方式中，光电装置100然后能够发射至少一种蓝色的光L1和一种红色的光L2。
仍然在该实施方式中，假设在缓冲结构2中布置至少一个第三部分23，则将每个第三部分23处的叠层231中的铟的第二质量比例包括在5％至25％之间的范围内将是非常有利的。优选地，在缓冲结构2的每个第三部分23处的叠层231中的铟的第二质量比例被包括在10％至20％之间的范围内。申请人已经注意到，这种特性允许光L3为绿色。通常，第三波长在500至560nm的范围内。
所述至少一个第二部分22的叠层221中的铟的第一质量比例可以特别地借助于各种参数来调节，即，InGaN层生长期间的铟流量、生长期间的温度、退火条件、灌输条件。对于调节所述至少一个第三部分23的叠层231中的铟的第二质量比例也是如此。
先前已经描述的伪衬底10适合于获得如本文开始所定义的光电装置100。为此，在缓冲结构2的不同部分21、22的不同第一类型的自由表面210和第二类型的自由表面220上分别形成发光二极管11、12。在缓冲结构2还包括所述至少一个第三部分23的情况下，在第三类型的不同自由表面230上也形成至少一个发光二极管13。有利地，在缓冲结构2的所有第一和第二部分21、22的水平上，或者甚至在所有第三部分23的水平上，形成发光二极管11、12、13的方式相同。尽管已经呈现了其所有优点，但是这使得用于获得光电装置100的方法特别简单。
这种伪衬底的提供非常有利地得可以在InGaN的量子阱中掺入大量的铟，尤其是以大于20％的比例，而不会降低量子阱的效率。
图2和10示出了光电装置100的两个不同的实施方式。本质上，图2和图10的两个实施方式在如何在伪衬底10的缓冲结构2上形成发光二极管11、12、13方面彼此不同，即使下面介绍的一般原理由这两个实施方式应用。
参照图2和图10，光电装置100包括上述伪衬底10和主要基于III-V族化合物的至少一个发光二极管11，该发光二极管11通过在所述伪衬底10的缓冲结构2的所述至少一个第一部分21的所述第一类型的自由表面210上生长而形成，该发光二极管11能够发射第一波长的光。
无论是在图2中还是在图10中，光电装置100还包括主要基于III-V族化合物的至少一个发光二极管12，该发光二极管12通过在所述伪衬底10的缓冲结构2的所述至少一个第二部分22的所述第二类型的自由表面220上生长而形成，该发光二极管12能够发射第二波长的光L2。
光电装置100可以可选地包括主要基于III-V族化合物的至少一个发光二极管13，该发光二极管13通过在所述伪衬底10的缓冲结构2的所述至少一个第三部分23的所述第三类型的自由表面230上生长而形成，该发光二极管13能够发射第三波长的光L3。
每个发光二极管11、12、13可以基于三维半导体元件形成，三维半导体元件本身至少部分地通过从自由表面210、220或甚至230外延生长而获得。因此，发光二极管11、12、13由III-V族化合物类型的半导体材料，特别是氮化镓(GaN)、氮化铟镓(InGaN)或氮化铝镓(AIGaN)形成。
参照图10的实施方式，每个发光二极管11、12、13可包括优选地由掺杂的InGaN或GaN制成的，呈线、圆锥形(或金字塔形)或截头圆锥形形状的三维半导体纳米元件。三维发光二极管允许减少载流子的表面复合，因此可能比二维结构更有效。这也可以改善量子阱的材料的质量，具有更大的显影表面并且具有更多浅色的发光二极管。
相反，在图2的实施方式中，相反地，以在缓冲结构2上与衬底1相对的一侧上形成的整体结构的形式获得发光二极管11、12、13，这种整体结构能够从构成它的发光二极管11、12、13发射多色光。整体结构包括沉积在第一类型的自由表面210上和第二类型的自由表面220上，或者甚至还沉积在第三类型的自由表面230上的层110，以构成发光二极管11、12、13的掺杂结之一。例如，掺杂层110以构成n掺杂的半导体。它可以是掺杂有硅的氮化镓或氮化铟镓(InGaN)。然后将活性材料层111沉积在通常基于InGaN的层110上。然后在层111上沉积层112以构成发光二极管的另一个掺杂结。例如，掺杂层112以构成P掺杂的半导体。例如，它可以是掺杂有镁的氮化镓。这些层110、112和112分别在伪衬底10的缓冲结构2的第一部分21、第二部分22和可选的第三部分23的水平处构成发光二极管11、12、13。
在本解决方案中，通过第一类型的自由表面210和第二类型的自由表面220的性质，或者甚至通过第三类型的自由表面230的性质，由整个光电装置100的单一共同形成过程形成的发光二极管11、12、13能够发射不同波长的光L1、L2和L3，特别是蓝色、红色和绿色的光，而无需颜色转换器。光输出非常高，并且制造简单且经济。
为了实现伪衬底10的制造，其原理已在上面进行了阐述，例如图1或图11所示，必须至少执行以下一般步骤：
-第一步骤，提供衬底，
-第二步骤，在衬底1的上表面1a上形成由整体GaN形成的层211，
-第三步骤，在由第二步骤得到的整体GaN层211上和/或衬底1的上表面1a上形成InGaN层和GaN中间层交替并且其中铟以第一质量比例存在的叠层221。
然后，所述方法可以包括第四步骤，在由第二步骤得到的整体GaN层211上和/或在由第三步骤得到的叠层221上形成InGaN层和GaN中间层交替并且其中铟以第二质量比例存在的叠层231。
现在将描述该一般制造方法的两个不同实施方式。
因此，图3至图7表示用于制造伪衬底10的方法的第一实施方式的不同连续步骤。
图3表示提供衬底1，处理适于在其上形成缓冲结构2的上表面的步骤。为此，提供衬底1的步骤可以包括本领域技术人员已知的任何步骤(清洁表面1a、表面1a的机械或化学矫正等)。还可以在衬底1和缓冲结构2之间适当地形成成核层。
通常，在用于制造伪衬底10的方法的该第一实施方式中，参考图5，第三步骤包括在由第一掩模30限定的开口中沉积InGaN层和GaN中间层的连续步骤，所述第一掩模覆盖由第二步骤得到的整体GaN层211。
图4示出了中间情况，其中在沉积InGaN层和GaN中间层的连续步骤实施之前，第一掩模30部分覆盖整体GaN层211。在所示的示例中，这是非限制性的，第一掩模30的开口31对应于缓冲结构2的第二部分22，其限定在去除第一掩模30之后第二类型的自由表面220。
然后，在制造方法的第一实施方式中，第四步骤包括(图6)在第二掩模40的全部或部分开口41表面中沉积InGaN层和GaN中间层的连续步骤，所述第二掩模至少覆盖由第二步骤得到的整体GaN层211。在所示的示例中，这是非限制性的，第二掩模40精确地覆盖了下层211的区域，该区域打算在制造方法结束时并且在去除第二掩模40之后构成第一类型的自由表面210。开口41包括缓冲结构2的第二部分22和第三部分23。可能要小心，在第二掩模40的开口41中仅在不存在先前经由第一掩模30形成的叠层221的水平上沉积叠层231的连续层。
图7表示去除第二掩模40之后的情况。如此获得的伪衬底10的特性与图1中所示的伪衬底10的特性相同，不同之处在于，在第一类型的自由表面210与第二类型的自由表面220和第三类型的自由表面230之间，在垂直于总体平面P的方向上存在偏移D。这种布置源自以下事实：在此，叠层221和231形成在整体GaN层211上，在图1的实施方式的伪衬底10中不是这种情况。
然后，图8和图9表示用于制造伪衬底10的方法的第二实施方式的不同连续步骤。
通常，在制造伪衬底10的方法的第二实施方式中，第三步骤包括(图8)：
-在由第二步骤得到的整体GaN层211的整个表面上沉积InGaN层和GaN中间层，形成标记为50的叠层的第一组连续步骤，
-然后是由附图标记G1表示的，穿过由沉积InGaN/GaN的所述第一组连续步骤得到的所述叠层50的第一蚀刻步骤(图9)。
执行该第一蚀刻步骤G1以使得整体GaN层211的确定表面自由，通过蚀刻而自由的这些表面对应于缓冲结构2的所述至少一个第一部分21的第一类型的自由表面210.因此，执行第一蚀刻G1的区域对应于伪衬底10的缓冲结构2的第一部分21。在这些区域中，下面的整体GaN层211的上表面变为适合于随后生长发光二极管11的自由表面。
然后，在制造方法的第二实施方式中，第四步骤包括：
-在叠层50的整个表面上沉积InGaN层和GaN中间层的第二组连续步骤，叠层50本身是由第一组连续沉积步骤获得的，形成标记为60的叠层(图8)，
-然后是由附图标记G2表示的，穿过由沉积InGaN/GaN的所述第二组连续步骤得到的所述叠层60的第二蚀刻步骤(图9)。
执行该第二蚀刻步骤G2以使由第一组连续沉积步骤获得的叠层50的确定表面自由。这些因此自由的表面对应于缓冲结构2的所述至少一个第二部分22的第二类型的自由表面220。
可以通过任何已知且合适的技术来执行第一蚀刻G1，例如通过机械或化学手段。第二蚀刻G2相同。
因此，图9表示在两次蚀刻G1、G2之后获得的伪衬底10。
实际上，叠层50的在第一蚀刻G1期间未被蚀刻并且未被叠层60覆盖的部分实际上构成先前为每个第二部分21定义的叠层221。进行第二蚀刻G2但未进行第一蚀刻G1的区域对应于伪衬底10的缓冲结构2的第二部分22。在这些区域中，叠层50的上表面变为适合于随后生长发光二极管12的自由表面。
实际上，叠层60的在第二蚀刻G2期间未蚀刻的部分构成先前为每个第三部分23定义的叠层231没有进行第二蚀刻G2也没有进行第一蚀刻G1的区域对应于伪衬底10的缓冲结构2的第三部分23。在这些区域中，叠层60的上表面是适合于随后生长发光二极管13的自由表面。
图8和9表示特定的情况，其中在实施第一蚀刻G1之前执行第二组沉积步骤，从而形成标记为60的叠层。这种布置使制造方法更易于执行，但不限于此。作为变型，可以完全设想在执行第二组沉积步骤以形成叠层60之前，穿过叠层50执行第一蚀刻G1。
此外，在导致形成标记为60的叠层的第二组沉积步骤是在实施第一蚀刻G1(导致图8中的情况)之前进行的情况下，可以在进行第二蚀刻G2之前进行第一蚀刻G1，或者相反地，在进行第一蚀刻G1之前进行第二蚀刻G2。
为了获得上面已经公开其原理的光电装置100，例如图2或图11所示，有必要通过实施上述制造方法来实现提供伪衬底10的至少一个第一阶段，然后是第二阶段，该第二阶段：
-通过在第一阶段中提供的伪衬底10的缓冲结构2的所述至少一个第一部分21的每个第一类型的自由表面210上生长而形成至少一个发光二极管11，该发光二极管11能够发射第一波长的光L1，
-通过在第一阶段中提供的伪衬底10的缓冲结构2的至少一个第二部分22的每个第二类型的自由表面220上生长而形成至少一个发光二极管12，该发光二极管12能够发射不同于第一波长的第二波长的光L2。
然后，用于获得光电装置100的方法可以包括可选的第三阶段，该第三阶段通过在第一阶段中提供的伪衬底10的缓冲结构2的至少一个第三部分23的每个第三类型的自由表面230上生长而形成至少一个发光二极管13。该发光二极管13特别地能够发射和光L1和L2的第一和第二波长不同的第三波长的L3。
如先前已经指出的，可以设想用于形成发光二极管11、12、13的不同技术。
因此，根据第一可能的实施方式(图10)，每个发光二极管11、12、13可以基于三维半导体元件形成，三维半导体元件本身至少部分地通过从自由表面210、220或甚至230外延生长而获得。因此，基于III-V族化合物类型的半导体材料，特别是氮化镓(GaN)、氮化铟镓(InGaN)或氮化铝镓(AIGaN)形成发光二极管11、12、13。通常，在第二阶段和第三阶段中形成的每个发光二极管11、12、13可以包括三维半导体纳米元件，所述三维半导体纳米元件优选由InGaN或掺杂的GaN制成，呈线、圆锥形(或金字塔形)或截头圆锥形形状，由第一类型的自由表面210、第二类型的自由表面220和第三类型的自由表面230外延形成。对于本领域技术人员来说，这些技术是常规的，他们将能够容易地使其适应当前情况。
根据第二可能实施方式(例如，参考图2)，发光二极管11、12、13以整体结构的形式形成，这种整体结构能够从构成它的发光二极管11、12、13发射多色光。在第一类型的自由表面210上和在第二类型的自由表面220上形成发光二极管11、12的第二阶段，以及在第三类型的自由表面230上形成发光二极管的第三阶段可以特别包括：
-在第一类型的自由表面210上和第二类型的自由表面220上，或者甚至在第三类型的自由表面230上沉积层110的步骤，以构成发光二极管11、12、13的掺杂结之一；例如，层110被掺杂以构成n掺杂的半导体材料。它可以是掺有硅或InGaN的氮化镓。
-例如通过外延生长，在层110上沉积活性材料层111的步骤，该活性材料通常基于氮化铟镓。
-在层111上沉积活性材料层112以构成发光二极管11、12、13的另一个掺杂结的步骤；例如，层112被掺杂以构成p掺杂的半导体。例如，它可以是掺杂有镁的氮化镓。
层110、112和112的叠层分别在伪衬底10的缓冲结构2的第一部分21、第二部分22和可能的第三部分23的水平上构成发光二极管11、12、13。
由于第一类型的自由表面210，第二类型的自由表面220和第三类型的自由表面230的性质，尽管对于整个光电装置100来说形成发光二极管11、12、13的步骤是相同的，但是形成在其上的发光二极管11、12、13能够发射不同波长的光L1、L2、L3。再次，这使得制造简单并且降低了基于这样的光电装置100的显示屏或图像投影系统的制造成本。光输出高于当前解决方案，并且消除了在光致发光垫的形状下形成颜色转换器的需要。
当然，本发明不限于上面表示和描述的实施方式，而是相反地涵盖所有变型。

Claims (19)

1.一种用于光电装置(100)的伪衬底(10)，所述伪衬底(10)适于在所述伪衬底(10)上生长发光二极管(11、12、13)，所述伪衬底(10)包括衬底(1)和形成在所述衬底(1)的上表面(1a)上的缓冲结构(2)，所述缓冲结构(2)包括：
-至少一个第一部分(21)，其中由整体氮化镓(GaN)形成的层(211)限定至少一个第一类型的自由表面(210)，所述至少一个第一类型的自由表面背离所述衬底(1)的上表面(1a)的一侧，每个第一类型的自由表面(210)都适于在其上生长主要基于III-V族化合物的能够发射第一波长的光(L1)的至少一个发光二极管(11)，
-以及，至少一个第二部分(22)，其中氮化铟镓(InGaN)层和GaN中间层交替并且其中铟以第一质量比例存在的叠层(221)限定至少一个第二类型的自由表面(220)，所述第二类型的自由表面背离所述衬底(1)的上表面(1a)的一侧，每个第二类型的自由表面(220)都适于在其上生长主要基于III-V族化合物的能够发射不同于所述第一波长的第二波长的光(L2)的至少一个发光二极管(12)，
-所述缓冲结构(2)的所述至少一个第二部分(22)在平行于所述衬底(1)的上表面(1a)的平面定向的总体平面(P)中相对于所述缓冲结构(2)的所述至少一个第一部分(21)偏移。
2.根据权利要求1所述的伪衬底(10)，其特征在于，在所述缓冲结构(2)的所述至少一个第二部分(22)处，InGaN层和GaN中间层交替的所述叠层(221)至少部分地形成在所述衬底(1)的上表面(1a)上，其特征还在于所述伪衬底包括形成在所述衬底(1)的上表面(1a)上的成核层，并且其特征还在于，在所述缓冲结构(2)的所述至少一个第二部分(22)处，InGaN层和GaN中间层交替的所述叠层(221)至少部分地形成在所述成核层上。
3.根据权利要求2所述的伪衬底(10)，其特征在于，所述至少一个第二部分(22)的InGaN层和GaN中间层交替的所述叠层(221)为至少一种纳米元件的形式，所述纳米元件为线的形式或角锥的形式。
4.根据权利要求1至3中任一项所述的伪衬底(10)，其特征在于，所述缓冲结构(2)包括至少一个第三部分(23)，其中InGaN和GaN中间层交替并且其中铟以严格不同于所述第一质量比例的第二质量比例存在的叠层(231)限定至少一个第三类型的自由表面(230)，所述第三类型的自由表面背离所述衬底(1)的上表面(1a)的一侧，每个第三类型的自由表面(230)都适于在其上生长主要基于III-V族化合物的能够发射不同于所述第一波长和所述第二波长的第三波长的光(L3)的至少一个发光二极管(13)，并且在于，所述缓冲结构(2)的所述至少一个第三部分(23)在平行于所述衬底(1)的上表面(1a)的平面定向的所述总体平面(P)中相对于所述缓冲结构(2)的所述至少一个第一部分(21)以及相对于所述缓冲结构(2)的所述至少一个第二部分(22)偏移。
5.根据权利要求4所述的伪衬底(10)，其特征在于，在所述缓冲结构(2)的所述至少一个第三部分(23)处，InGaN层和GaN中间层交替的所述叠层(231)至少部分地形成在所述衬底(1)的上表面(1a)上，其特征还在于所述伪衬底包括形成在所述衬底(1)的上表面(1a)上的成核层，并且其特征还在于，在所述缓冲结构(2)的所述至少一个第三部分(23)处，InGaN层和GaN中间层交替的所述叠层(231)至少部分地形成在所述成核层上。
6.根据权利要求4所述的伪衬底(10)，其特征在于，所述至少一个第三部分(23)的InGaN层和GaN中间层交替的所述叠层(231)为至少一种纳米元件的形式，所述纳米元件为线的形式或角锥的形式。
7.根据权利要求1至3中任一项所述的伪衬底(10)，其特征在于，在所述至少一个第二部分(22)处，铟的第一质量比例在5％至25％的范围内。
8.根据权利要求7所述的伪衬底(10)，其特征在于，在所述至少一个第二部分(22)处，铟的第一质量比例在10％至20％的范围内。
9.根据权利要求4所述的伪衬底(10)，其特征在于，在所述至少一个第三部分(23)处，铟的第二质量比例在5％至25％的范围内。
10.根据权利要求9所述的伪衬底(10)，其特征在于，在所述至少一个第三部分(23)处，铟的第二质量比例在10％至20％的范围内。
11.一种光电装置(100)，其包括根据权利要求1至10中任一项所述的伪衬底(10)，以及：
-主要基于III-V族化合物的至少一个发光二极管(11)，所述至少一个发光二极管通过在所述伪衬底(10)的缓冲结构(2)的所述至少一个第一部分(21)的所述第一类型的自由表面(210)上生长而形成，并且能够发射第一波长的光(L1)，
-主要基于III-V族化合物的至少一个发光二极管(12)，所述发光二极管通过在所述伪衬底(10)的缓冲结构(2)的所述至少一个第二部分(22)的所述第二类型的自由表面(220)上生长而形成，并且能够发射与所述第一波长不同的第二波长的光(L2)。
12.根据权利要求11所述的光电装置(100)，其特征在于，所述光电装置(100)包括主要基于III-V族化合物的至少一个发光二极管(13)，所述至少一个发光二极管通过在所述伪衬底(10)的缓冲结构(2)的至少一个第三部分(23)的第三类型的自由表面(230)上生长而形成，并且能够发射与所述第一波长和第二波长不同的第三波长的光(L3)。
13.一种用于制造根据权利要求1至10中任一项所述的伪衬底(10)的方法，其特征在于，所述方法包括：第一步骤，提供衬底(1)；第二步骤，在所述衬底(1)的上表面(1a)上形成由整体GaN形成的层(211)；第三步骤，在由所述第二步骤得到的所述层(211)上和/或所述衬底(1)的上表面(1a)上形成InGaN层和GaN中间层交替并且其中铟以第一质量比例存在的所述叠层(221)。
14.根据权利要求13所述的用于制造伪衬底(10)的方法，其特征在于，所述第三步骤包括在由第一掩模(30)限定的开口(31)中沉积InGaN层和GaN中间层的连续步骤，所述第一掩模(30)覆盖由所述第二步骤得到的整体GaN层(211)。
15.根据权利要求13所述的用于制造伪衬底(10)的方法，其特征在于，所述第三步骤包括在由所述第二步骤得到的所述层(211)的整个表面上沉积InGaN层和GaN中间层的第一组连续沉积步骤，然后是蚀刻由所述第一组连续沉积步骤得到的叠层(50)的一部分的第一蚀刻步骤(G1)，执行所述第一蚀刻步骤(G1)以使得由所述第二步骤得到的所述层(211)的确定表面自由，所得到的自由表面对应于所述缓冲结构(2)的所述至少一个第一部分(21)的第一类型的自由表面(210)。
16.根据权利要求13或14所述的用于制造伪衬底(10)的方法，其特征在于，所述方法包括第四步骤，在由所述第二步骤得到的所述层(211)上和/或在由所述第三步骤得到的所述叠层(221)上形成InGaN层和GaN中间层交替并且其中铟以第二质量比例存在的所述叠层(231)。
17.根据权利要求15所述的用于制造伪衬底(10)的方法，其特征在于，所述方法包括第四步骤，在由所述第二步骤得到的所述层(211)上和/或在由所述第三步骤得到的所述叠层(221)上形成InGaN层和GaN中间层交替并且其中铟以第二质量比例存在的所述叠层(231)。
18.根据权利要求16所述的用于制造伪衬底(10)的方法，其特征在于，所述第四步骤包括在第二掩模(40)的开口(41)的全部或部分表面中沉积InGaN层和GaN中间层的连续步骤，所述第二掩模至少覆盖由所述第二步骤得到的所述整体GaN层(211)。
19.根据权利要求17所述的用于制造伪衬底(10)的方法，其特征在于，所述第四步骤包括在由所述第一组连续沉积步骤得到的所述叠层(50)的整个表面上沉积InGaN层和GaN中间层的第二组连续沉积步骤，然后是蚀刻由所述第二组连续沉积步骤得到的叠层(60)的一部分的第二蚀刻步骤(G2)，执行所述第二蚀刻步骤以使得由所述第一组连续沉积步骤得到的所述叠层(50)的确定表面自由，所得到的自由表面对应于所述缓冲结构(2)的所述至少一个第二部分(22)的第二类型的自由表面(220)。
CN201880084400.1A 2017-12-27 2018-11-21 用于光电装置的伪衬底及其制造方法 Active CN111527607B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR17/63274 2017-12-27
FR1763274A FR3076080B1 (fr) 2017-12-27 2017-12-27 Pseudo-substrat pour dispositif optoelectronique et son procede de fabrication
PCT/FR2018/052936 WO2019129945A1 (fr) 2017-12-27 2018-11-21 Pseudo-substrat pour dispositif optoélectronique et son procédé de fabrication

Publications (2)

Publication Number Publication Date
CN111527607A CN111527607A (zh) 2020-08-11
CN111527607B true CN111527607B (zh) 2022-01-18

Family

ID=62222778

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880084400.1A Active CN111527607B (zh) 2017-12-27 2018-11-21 用于光电装置的伪衬底及其制造方法

Country Status (7)

Country Link
US (1) US10937827B2 (zh)
EP (1) EP3732723B1 (zh)
JP (1) JP6961092B2 (zh)
KR (1) KR102242801B1 (zh)
CN (1) CN111527607B (zh)
FR (1) FR3076080B1 (zh)
WO (1) WO2019129945A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2586580B (en) * 2019-08-06 2022-01-12 Plessey Semiconductors Ltd LED array and method of forming a LED array

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101257081A (zh) * 2008-04-03 2008-09-03 北京大学 一种双波长单芯片发光二极管
CN102057504A (zh) * 2008-06-05 2011-05-11 3M创新有限公司 接合有半导体波长转换器的发光二极管
EP2665100A2 (en) * 2012-05-14 2013-11-20 National Tsing Hua University Light-emitting diode display and method of producing the same
WO2016116703A1 (fr) * 2015-01-22 2016-07-28 Aledia Dispositif optoelectronique et son procede de fabrication

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2372632A (en) * 2001-02-23 2002-08-28 Sharp Kk A method of growing an InGaN semiconductor layer
KR101365604B1 (ko) * 2004-05-10 2014-02-20 더 리전트 오브 더 유니버시티 오브 캘리포니아 유기금속 화학기상증착법을 이용한 비극성 질화인듐갈륨 박막들, 이중 구조들 및 소자들의 제조
JP4462249B2 (ja) * 2005-09-22 2010-05-12 ソニー株式会社 発光ダイオードの製造方法、集積型発光ダイオードの製造方法および窒化物系ｉｉｉ−ｖ族化合物半導体の成長方法
JP5211352B2 (ja) * 2008-10-17 2013-06-12 国立大学法人北海道大学 半導体発光素子アレー、およびその製造方法
CN102484047A (zh) * 2009-08-21 2012-05-30 加利福尼亚大学董事会 在异质界面处具有错配位错的部分或完全驰豫合金上的基于半极性氮化物的装置
US8525148B2 (en) * 2010-07-16 2013-09-03 Micron Technology, Inc. Solid state lighting devices without converter materials and associated methods of manufacturing
WO2012035243A1 (fr) * 2010-09-14 2012-03-22 Commissariat A L'energie Atomique Et Aux Energies Alternatives Dispositif optoelectronique a base de nanofils pour l'émission de lumière
US10453996B2 (en) * 2012-05-04 2019-10-22 Stc.Unm Growth of cubic crystalline phase structure on silicon substrates and devices comprising the cubic crystalline phase structure
KR102018615B1 (ko) * 2013-01-18 2019-09-05 삼성전자주식회사 반도체 발광소자 및 그 제조방법
FR3001334B1 (fr) * 2013-01-24 2016-05-06 Centre Nat De La Rech Scient (Cnrs) Procede de fabrication de diodes blanches monolithiques
EP3005429B1 (en) * 2013-06-07 2020-05-27 Glo Ab Multicolor led and method of fabricating thereof
FR3019380B1 (fr) * 2014-04-01 2017-09-01 Centre Nat Rech Scient Pixel semiconducteur, matrice de tels pixels, structure semiconductrice pour la realisation de tels pixels et leurs procedes de fabrication
TWI718343B (zh) * 2016-10-24 2021-02-11 瑞典商Ｇｌｏ公司 發光二極體、顯示裝置及直視顯示裝置
EP3692580A4 (en) * 2017-10-06 2022-07-13 Nanosys, Inc. LED WITH OXIDIZED METAL CONTACTS
FR3075468B1 (fr) * 2017-12-19 2019-12-20 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de fabrication d'un dispositif optoelectronique par report d'une structure de conversion sur une structure d'emission

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101257081A (zh) * 2008-04-03 2008-09-03 北京大学 一种双波长单芯片发光二极管
CN102057504A (zh) * 2008-06-05 2011-05-11 3M创新有限公司 接合有半导体波长转换器的发光二极管
EP2665100A2 (en) * 2012-05-14 2013-11-20 National Tsing Hua University Light-emitting diode display and method of producing the same
WO2016116703A1 (fr) * 2015-01-22 2016-07-28 Aledia Dispositif optoelectronique et son procede de fabrication

Also Published As

Publication number Publication date
JP2021508943A (ja) 2021-03-11
CN111527607A (zh) 2020-08-11
EP3732723A1 (fr) 2020-11-04
WO2019129945A1 (fr) 2019-07-04
FR3076080A1 (fr) 2019-06-28
US20200357848A1 (en) 2020-11-12
JP6961092B2 (ja) 2021-11-05
KR20200096661A (ko) 2020-08-12
FR3076080B1 (fr) 2019-11-29
US10937827B2 (en) 2021-03-02
EP3732723B1 (fr) 2022-08-17
KR102242801B1 (ko) 2021-04-20

Similar Documents

Publication Publication Date Title
JP6262745B2 (ja) 発光ダイオードディスプレイの製造方法および発光ダイオードディスプレイ
TWI754711B (zh) 包括光阻的光致發光墊的光電裝置的製造方法
EP2390930A2 (en) Semiconductor dies, light-emitting devices, methods of manufacturing and methods of generating multi-wavelength light
US8659033B2 (en) Light-emitting diode with textured substrate
JP7003124B2 (ja) オプトエレクトロニクス半導体素子の製造方法およびオプトエレクトロニクス半導体素子
TWI501423B (zh) 製造光電氮化合物半導體元件的方法
KR101905590B1 (ko) 얇은 ｎ-형 영역을 갖는 ⅲ-ｖ족 발광 디바이스
TW201031034A (en) Method of making double-sided wavelength converter and light generating device using same
US9972748B2 (en) Thin-film semiconductor body with electronmagnetic radiation outcoupling structures
KR20090101604A (ko) 그룹 3족 질화물계 반도체 발광다이오드 소자 및 이의 제조방법
US20220037393A1 (en) Optoelectronic device comprising pixels which emit three colours
US20130187122A1 (en) Photonic device having embedded nano-scale structures
CN111527607B (zh) 用于光电装置的伪衬底及其制造方法
TWI677013B (zh) 發光二極體
KR101330176B1 (ko) 발광소자 및 그 제조방법
US6875995B2 (en) Heterogeneous bandgap structures for semiconductor devices and manufacturing methods therefor
US20220278081A1 (en) Optoelectronic device in which the pixels contain light-emitting diodes that emit several colors and manufacturing method
KR101582329B1 (ko) 발광 다이오드 소자, 발광 다이오드 모듈 및 이의 제조 방법
KR20210036673A (ko) 듀얼 포토다이오드 및 이의 제조 방법
KR20100108094A (ko) 에어갭을 포함하는 반도체 발광소자 및 그의 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant