KR102237141B1 - Liquid crystal disaplay device - Google Patents
Liquid crystal disaplay device Download PDFInfo
- Publication number
- KR102237141B1 KR102237141B1 KR1020140103986A KR20140103986A KR102237141B1 KR 102237141 B1 KR102237141 B1 KR 102237141B1 KR 1020140103986 A KR1020140103986 A KR 1020140103986A KR 20140103986 A KR20140103986 A KR 20140103986A KR 102237141 B1 KR102237141 B1 KR 102237141B1
- Authority
- KR
- South Korea
- Prior art keywords
- thin film
- liquid crystal
- gate
- lines
- film transistor
- Prior art date
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 63
- 239000010409 thin film Substances 0.000 claims abstract description 50
- 239000000758 substrate Substances 0.000 claims description 31
- 239000011159 matrix material Substances 0.000 claims description 28
- 238000002161 passivation Methods 0.000 claims description 13
- 230000000149 penetrating effect Effects 0.000 claims description 3
- 238000000034 method Methods 0.000 claims 4
- 238000002834 transmittance Methods 0.000 abstract description 13
- 230000005684 electric field Effects 0.000 description 11
- 102100036464 Activated RNA polymerase II transcriptional coactivator p15 Human genes 0.000 description 7
- 101000713904 Homo sapiens Activated RNA polymerase II transcriptional coactivator p15 Proteins 0.000 description 7
- 229910004444 SUB1 Inorganic materials 0.000 description 7
- 230000000694 effects Effects 0.000 description 5
- 101100060179 Drosophila melanogaster Clk gene Proteins 0.000 description 4
- 101150038023 PEX1 gene Proteins 0.000 description 4
- 101150014555 pas-1 gene Proteins 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 3
- 101100016388 Arabidopsis thaliana PAS2 gene Proteins 0.000 description 2
- 101100297150 Komagataella pastoris PEX3 gene Proteins 0.000 description 2
- 101100315760 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) PEX4 gene Proteins 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
- G02F1/133509—Filters, e.g. light shielding masks
- G02F1/133514—Colour filters
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
Abstract
본 발명은 투과율을 향상시킬 수 있는 액정 표시장치에 관한 것으로, 서로 교차하도록 배치되는 복수의 데이터 라인들과 복수의 게이트 라인들; 상기 복수의 데이터 라인들과 상기 복수의 게이트 라인들의 교차부마다 형성된 복수의 박막 트랜지스터들; 서로 인접한 게이트 라인들 사이를 반분하는 중간라인들과 상기 복수의 데이터 라인들의 교차에 의해 정의되는 영역에서, 상기 게이트 라인이 가로지르도록 배치되며, 상기 박막 트랜지스터들에 각각 접속된 복수의 화소전극들; 상기 박막 트랜지스터를 제외한 상기 복수의 게이트 라인들, 상기 복수의 데이터 라인들 및 상기 복수의 화소전극들과 중첩되도록 배치되는 공통전극을 구비하는 박막 트랜지스터 어레이를 포함하는 것을 특징으로 한다.The present invention relates to a liquid crystal display device capable of improving transmittance, comprising: a plurality of data lines and a plurality of gate lines disposed to cross each other; A plurality of thin film transistors formed at intersections of the plurality of data lines and the plurality of gate lines; A plurality of pixel electrodes disposed so as to cross the gate line and connected to the thin film transistors in a region defined by the intersection of the plurality of data lines and intermediate lines halving between adjacent gate lines ; And a thin film transistor array including the plurality of gate lines excluding the thin film transistor, the plurality of data lines, and a common electrode disposed to overlap the plurality of pixel electrodes.
Description
본 발명은 액정 표시장치에 관한 것으로, 보다 구체적으로는 투과율을 향상시킬 수 있는 액정 표시장치에 관한 것이다.
The present invention relates to a liquid crystal display device, and more particularly, to a liquid crystal display device capable of improving transmittance.
최근, 평판표시장치(FPD: Flat Panel Display)는 멀티미디어의 발달과 함께 그 중요성이 증대되고 있다. 이에 부응하여 액정 디스플레이(Liquid Crystal Display: LCD), 플라즈마 디스플레이 패널(Plasma Display Panel: PDP), 전계방출표시장치(Field Emission Display: FED), 유기전계발광표시장치(Organic Light Emitting Display Device) 등과 같은 여러 가지의 평면형 디스플레이가 실용화되고 있다.Recently, flat panel displays (FPDs) are increasing in importance with the development of multimedia. In response, such as liquid crystal display (LCD), plasma display panel (PDP), field emission display (FED), organic light emitting display device, etc. Various flat panel displays are being put into practical use.
이 중 액정 표시장치는 액정의 광학적 이방성과 분극성질을 이용하여 구동된다. 액정은 구조가 가늘고 길기 때문에 분자의 배열에 방향성을 가지고 있으며, 인위적으로 액정에 전기장을 인가하여 분자배열의 방향을 제어할 수 있다. 따라서, 액정의 분자배열 방향을 임의로 조절하면, 액정의 분자배열이 변하게 되고, 광학적 이방성에 의해 액정의 분자배열 방향으로 빛이 굴절하여 화상정보를 표현할 수 있다. 즉, 액정 표시 장치는 전계를 이용하여 액정의 광투과율을 조절함으로써 화상을 표시하는 표시장치의 일종이다. Among them, the liquid crystal display device is driven by using the optical anisotropy and polarization properties of the liquid crystal. Since liquid crystals have a thin and long structure, they have directionality in the arrangement of molecules, and the direction of molecular arrangement can be controlled by artificially applying an electric field to the liquid crystals. Therefore, if the molecular arrangement direction of the liquid crystal is arbitrarily adjusted, the molecular arrangement of the liquid crystal changes, and light is refracted in the molecular arrangement direction of the liquid crystal due to optical anisotropy, and image information can be expressed. That is, a liquid crystal display device is a type of display device that displays an image by adjusting the light transmittance of a liquid crystal using an electric field.
이하, 도 1 내지 도 3을 참조하여 종래의 액정 표시장치에 대해 설명하기로 한다. 도 1은 종래의 액정 표시장치를 개략적으로 도시한 사시도이고, 도 2는 도 1에 도시된 액정 표시장치의 화소 영역을 개략적으로 도시한 평면도이며, 도 3은 도 2에 도시된 액정 표시장치의 영역 R1을 도시한 단면도이다. Hereinafter, a conventional liquid crystal display device will be described with reference to FIGS. 1 to 3. 1 is a perspective view schematically showing a conventional liquid crystal display, FIG. 2 is a plan view schematically showing a pixel area of the liquid crystal display shown in FIG. 1, and FIG. 3 is a schematic view of the liquid crystal display shown in FIG. It is a cross-sectional view showing a region R1.
도 1 내지 도 3을 참조하면, 종래의 액정 표시장치는 서로 대향하여 합착된 박막 트랜지스터 어레이(TFTA) 및 컬러 필터 어레이(CFA)와, 이들 사이에 위치된 액정 공간에 채워진 액정 분자들(LC)을 포함한다.1 to 3, in a conventional liquid crystal display, a thin film transistor array (TFTA) and a color filter array (CFA) are bonded to face each other, and liquid crystal molecules (LC) filled in a liquid crystal space positioned therebetween. Includes.
컬러 필터 어레이(CFA)는 상부 기판(SUB2), 상부 기판(SUB2) 상에 순차적으로 형성된 블랙 매트릭스(BM), 컬러 필터(CF)와, 컬러 필터(CF) 및 블랙 매트릭스(BM)가 형성된 상부 기판(SUB2)을 평탄화하기 위한 오버코트층(OC)을 포함한다.The color filter array (CFA) includes an upper substrate (SUB2), a black matrix (BM) sequentially formed on the upper substrate (SUB2), a color filter (CF), and a color filter (CF) and an upper part on which the black matrix (BM) is formed. It includes an overcoat layer OC for planarizing the substrate SUB2.
박막 트랜지스터 어레이(TFTA)는 하부 기판(SUB1), 하부 기판(SUB1) 상에 형성된 게이트 라인들(GL), 게이트 라인들(GL)과 교차되어 셀 영역을 정의하는 데이터 라인들(DL), 게이트 라인들(GL) 및 데이터 라인들(DL)의 교차로 정의된 셀 영역마다 형성된 박막 트랜지스터들(TFT), 셀 영역에서 박막 트랜지스터들(TFT)에 각각 접속된 화소전극들(P), 화소전극들(P)과 중첩되도록 배치된 공통전극(COM), 공통전극(COM)에 접속된 공통라인(CL), 및 스토리지 캐패시터(Cst) 등을 포함한다.The thin film transistor array TFTA includes a lower substrate SUB1, gate lines GL formed on the lower substrate SUB1, data lines DL crossing the gate lines GL to define a cell region, and a gate. Thin film transistors TFT formed in each cell region defined by the intersection of lines GL and data lines DL, pixel electrodes P connected to the thin film transistors TFT in the cell region, and pixel electrodes And a common electrode COM disposed to overlap with P, a common line CL connected to the common electrode COM, and a storage capacitor Cst.
공통라인(CL)은 셀 영역을 사이에 두고 게이트 라인(GL)과 나란하게 형성되며 액정분자들(LC)의 구동을 위한 기준전압인 공통전압을 공통전극(COM)에 공급한다.The common line CL is formed in parallel with the gate line GL with a cell region therebetween, and supplies a common voltage, which is a reference voltage for driving the liquid crystal molecules LC, to the common electrode COM.
박막 트랜지스터(TFT)는 게이트 라인(GL)으로부터의 게이트 신호에 응답하여 데이터 라인(DL)으로부터의 데이터 신호를 화소전극(P)으로 공급한다. 박막 트랜지스터(TFT)를 통해 데이터 신호가 공급된 화소전극(P)과 공통라인(CL)을 통해 기준전압이 공급된 공통전극(COM) 사이에는 수평 전계가 형성된다. 이러한 수평 전계에 의해 박막 트랜지스터 어레이(TFTA)과 컬러 필터 어레이(CFA) 사이에서 배열된 액정분자들(LC)이 유전 이방성에 의해 회전하게 된다. 이러한 액정분자들(LC)의 회전 정도에 따라 화소 영역을 투과하는 광 투과율이 달라지게 됨으로써 화상을 구현하게 된다.The thin film transistor TFT supplies a data signal from the data line DL to the pixel electrode P in response to a gate signal from the gate line GL. A horizontal electric field is formed between the pixel electrode P supplied with the data signal through the thin film transistor TFT and the common electrode COM supplied with the reference voltage through the common line CL. Liquid crystal molecules LC arranged between the thin film transistor array TFTA and the color filter array CFA are rotated due to dielectric anisotropy by the horizontal electric field. The transmittance of light passing through the pixel area is changed according to the degree of rotation of the liquid crystal molecules LC, thereby realizing an image.
그런데 상술한 종래의 액정 표시장치에서, 공통전극(COM)은 도 3에 도시된 바와 같이 박막 트랜지스터(TFT)와 화소전극(P)을 커버하는 패시베이션막(PAS) 상에서 화소전극(P)과 중첩되도록 배치된다. 또 화소전극들(P)은 도 2에 도시된 바와 같이 게이트 라인(GL)을 사이에 두고 서로 다른 셀 영역에 배치되고, 박막 트랜지스터(TFT)는 화소전극(P)의 아래쪽에 배치된다. 따라서, 게이트 라인(GL)에 인가되는 게이트 전압에 의한 전계의 영향으로 화소전극(P)을 게이트 라인(GL)과 중첩되게 형성하여도 게이트 라인(GL)이 경유하는 영역은 개구영역으로 활용될 수 없게 된다.However, in the above-described conventional liquid crystal display device, the common electrode COM overlaps the pixel electrode P on the passivation layer PAS covering the thin film transistor TFT and the pixel electrode P as shown in FIG. 3. It is arranged as much as possible. In addition, the pixel electrodes P are disposed in different cell regions with the gate line GL interposed therebetween, as shown in FIG. 2, and the thin film transistor TFT is disposed below the pixel electrode P. Therefore, even if the pixel electrode P is formed to overlap the gate line GL due to the influence of the electric field due to the gate voltage applied to the gate line GL, the region passing through the gate line GL will be utilized as an opening region. It becomes impossible.
한편, 컬러필터 어레이(CFA)에 형성된 블랙 매트릭스(BM)는 이웃한 컬러필터(CF) 사이의 혼색을 방지하는 동시에, 화소전극(P)과 공통전극(COM)이 등전위로 되는 경우(즉, 블랙 구동의 경우), 데이터 라인(DL) 및 게이트 라인(GL)과 같은 다른 전극에 의한 전계의 영향으로 액정이 구동되어 블랙 휘도가 높아지는 것을 방지하는 기능을 한다. 따라서, 종래의 액정 표시장치에서는 박막 트랜지스터(TFT), 데이터 라인(DL) 및 게이트 라인(GL)과 중첩되도록 블랙 매트릭스(BM)를 형성하는 것이 일반적이었다. On the other hand, the black matrix BM formed in the color filter array CFA prevents color mixing between the adjacent color filters CF, and at the same time, when the pixel electrode P and the common electrode COM become equipotential (i.e., In the case of black driving), the liquid crystal is driven under the influence of an electric field by other electrodes such as the data line DL and the gate line GL, thereby preventing an increase in black luminance. Accordingly, in a conventional liquid crystal display, it is common to form the black matrix BM so as to overlap the thin film transistor TFT, the data line DL, and the gate line GL.
이와 같이 종래의 액정 표시장치에서는 과도한 블랙 매트릭스의 사용과 함께 게이트 라인 형성영역을 개구영역으로 이용할 수 없기 때문에 휘도가 저하되는 문제점이 있었다.
As described above, in the conventional liquid crystal display device, there is a problem in that the luminance decreases because the gate line formation region cannot be used as an opening region along with excessive use of a black matrix.
따라서, 본 발명의 목적은 상술한 문제점을 해소하고 투과율을 향상시킬 수있는 액정 표시장치를 제공하는 것에 있다.
Accordingly, an object of the present invention is to provide a liquid crystal display device capable of solving the above-described problems and improving transmittance.
상기 목적을 달성하기 위하여, 본 발명의 실시예에 따른 액정 표시장치는 서로 교차하도록 배치되는 복수의 데이터 라인들과 복수의 게이트 라인들; 상기 복수의 데이터 라인들과 상기 복수의 게이트 라인들의 교차부마다 형성된 복수의 박막 트랜지스터들; 서로 인접한 게이트 라인들 사이를 반분하는 중간라인들과 상기 복수의 데이터 라인들의 교차에 의해 정의되는 영역에서, 상기 게이트 라인이 가로지르도록 배치되며, 상기 박막 트랜지스터들에 각각 접속된 복수의 화소전극들; 상기 박막 트랜지스터를 제외한 상기 복수의 게이트 라인들, 상기 복수의 데이터 라인들 및 상기 복수의 화소전극들과 중첩되도록 배치되는 공통전극을 구비하는 박막 트랜지스터 어레이를 포함하는 것을 특징으로 한다.In order to achieve the above object, a liquid crystal display according to an exemplary embodiment of the present invention includes: a plurality of data lines and a plurality of gate lines disposed to cross each other; A plurality of thin film transistors formed at intersections of the plurality of data lines and the plurality of gate lines; A plurality of pixel electrodes disposed so as to cross the gate line and connected to the thin film transistors in a region defined by the intersection of the plurality of data lines and intermediate lines halving between adjacent gate lines ; And a thin film transistor array including the plurality of gate lines excluding the thin film transistor, the plurality of data lines, and a common electrode disposed to overlap the plurality of pixel electrodes.
상기 구성에서, 상기 게이트 라인의 각각은 상기 복수의 화소전극을 반분하는 영역을 가로지르도록 배치된다.In the above configuration, each of the gate lines is disposed to cross a region that halves the plurality of pixel electrodes.
또한, 상기 박막 트랜지스터의 게이트 전극은 상기 게이트 라인의 일부분으로 이루어질 수 있다.In addition, the gate electrode of the thin film transistor may be formed as a part of the gate line.
또한, 상기 게이트 라인은 제 1 기판 상에 형성되고,상기 박막 트랜지스터는 상기 게이트 라인을 커버하는 게이트 절연막 상에 형성되며, 상기 공통전극은 상기 박막 트랜지스터를 커버하는 제 1 패시베이션막 상에 형성되고, 상기 화소전극은 상기 공통전극을 커버하는 제 2 패시베이션막 상에 형성되며, 상기 제 1 및 제 2 패시베이션막들을 관통하는 콘택홀을 통해 노출되는 상기 박막 트랜지스터의 드레인 전극에 접속된다. In addition, the gate line is formed on a first substrate, the thin film transistor is formed on a gate insulating layer covering the gate line, and the common electrode is formed on a first passivation layer covering the thin film transistor, The pixel electrode is formed on a second passivation layer covering the common electrode and is connected to a drain electrode of the thin film transistor exposed through a contact hole penetrating the first and second passivation layers.
또한, 액정 표시장치는 액정층을 사이에 두고 상기 박막 트랜지스터 어레이와 대향 배치되는 컬러필터 어레이를 더 포함하며, 상기 컬러필터 어레이는, 제 2 기판 상에 형성되며, 상기 복수의 박막 트랜지스터들 및 상기 복수의 데이터 라인들과만 중첩되도록 형성되는 블랙 매트릭스; 및 상기 제 2 기판과 상기 블랙 매트릭스의 일부 영역 상에 형성되며 상기 블랙 매트릭스에 의해 구획되는 컬러필터들을 포함할 수 있다.
In addition, the liquid crystal display further includes a color filter array disposed opposite to the thin film transistor array with a liquid crystal layer interposed therebetween, wherein the color filter array is formed on a second substrate, the plurality of thin film transistors and the A black matrix formed to overlap only a plurality of data lines; And color filters formed on the second substrate and partial regions of the black matrix and partitioned by the black matrix.
본 발명에 따른 액정 표시장치에 의하면, 게이트 라인과 박막 트랜지스터의 위치 변경과 함께 게이트 라인과 화소전극 사이에 공통전극을 배치함으로써 게이트 라인에 공급되는 게이트 전압에 의해 화소전극이 영향을 받지 않게 되므로 투과율을 향상시킬 수 있는 효과를 얻을 수 있다. According to the liquid crystal display according to the present invention, the pixel electrode is not affected by the gate voltage supplied to the gate line by disposing a common electrode between the gate line and the pixel electrode along with the position change of the gate line and the thin film transistor. It is possible to obtain an effect that can improve.
또한, 화소전극의 단축 방향에 위치에 대응하는 컬러필터 어레이의 블랙 매트릭스, 즉 게이트 라인과 중첩되는 영역의 블랙 매트릭스가 제거되므로 블랙 매트릭스에 소모되는 비용을 절감할 수 있는 효과를 얻을 수 있다.
In addition, since the black matrix of the color filter array corresponding to the position in the short axis direction of the pixel electrode, that is, the black matrix in a region overlapping with the gate line is removed, it is possible to obtain an effect of reducing the cost of the black matrix.
도 1은 종래의 액정 표시장치를 개략적으로 도시한 사시도,
도 2는 도 1에 도시된 액정 표시장치의 화소 영역을 개략적으로 도시한 평면도,
도 3은 도 1에 도시된 액정 표시장치의 영역 R1을 도시한 단면도,
도 4는 본 발명의 실시예에 따르는 액정 표시장치를 개략적으로 도시한 사시도,
도 5는 도 4에 도시된 액정 표시장치의 화소 영역을 개략적으로 도시한 평면도,
도 6은 도 5에 도시된 액정 표시장치의 영역 R2를 도시한 평면도,
도 7은 도 6에 도시된 I-I'라인을 따라 취한 단면도,
도 8은 종래의 액정 표시장치와 본 발명의 실시예에 따르는 액정 표시장치의 투과율을 시뮬레이션한 도면.1 is a perspective view schematically showing a conventional liquid crystal display device;
FIG. 2 is a plan view schematically illustrating a pixel area of the liquid crystal display shown in FIG. 1;
3 is a cross-sectional view illustrating a region R1 of the liquid crystal display shown in FIG. 1;
4 is a perspective view schematically showing a liquid crystal display according to an embodiment of the present invention;
5 is a plan view schematically illustrating a pixel area of the liquid crystal display shown in FIG. 4;
6 is a plan view showing an area R2 of the liquid crystal display shown in FIG. 5;
7 is a cross-sectional view taken along the line II′ shown in FIG. 6;
8 is a view simulating transmittance of a conventional liquid crystal display and a liquid crystal display according to an embodiment of the present invention.
이하, 첨부도면을 참조하여 본 발명의 바람직한 실시예에 대하여 상세히 설명하기로 한다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 나타낸다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings. The same reference numerals denote the same elements throughout the specification.
도 4 내지 도 7을 참조하여 본 발명의 실시예에 따르는 액정 표시장치에 대해 설명하기로 한다. 도 4는 본 발명의 실시예에 따르는 액정 표시장치를 개략적으로 도시한 사시도이며, 도 5는 도 4에 도시된 액정 표시장치의 화소 영역을 개략적으로 도시한 평면도이고, 도 6은 도 5에 도시된 액정 표시장치의 영역 R2를 도시한 평면도이며, 도 7은 도 6에 도시된 I-I'라인을 따라 취한 단면도이다.A liquid crystal display device according to an exemplary embodiment of the present invention will be described with reference to FIGS. 4 to 7. 4 is a perspective view schematically showing a liquid crystal display according to an exemplary embodiment of the present invention, FIG. 5 is a plan view schematically showing a pixel area of the liquid crystal display shown in FIG. 4, and FIG. 6 is shown in FIG. 5. Is a plan view showing an area R2 of the liquid crystal display device, and FIG. 7 is a cross-sectional view taken along the line II′ shown in FIG. 6.
도 4 및 도 5를 참조하면, 본 발명의 실시예에 따르는 액정 표시장치는 종래의 액정 표시장치와 마찬가지로 서로 대향하여 합착된 박막 트랜지스터 어레이(TFTA) 및 컬러 필터 어레이(CFA)와, 이들 사이에 위치된 액정 공간에 채워진 액정 분자들(LC)을 포함한다.4 and 5, a liquid crystal display according to an exemplary embodiment of the present invention includes a thin film transistor array (TFTA) and a color filter array (CFA) bonded to face each other, as in a conventional liquid crystal display, and therebetween. It includes liquid crystal molecules LC filled in the located liquid crystal space.
박막 트랜지스터 어레이(TFTA)는 하부 기판(SUB1), 하부 기판(SUB1) 상에 형성된 게이트 라인들(GL), 게이트 라인들(GL)과 교차되는 데이터 라인들(DL), 게이트 라인들(GL) 및 데이터 라인들(DL)의 교차로 정의된 셀 영역마다 형성된 박막 트랜지스터들(TFT), 박막 트랜지스터들(TFT)에 각각 접속된 화소전극들(P), 게이트 라인들(GL), 데이터 라인들(DL) 및 화소전극들(P)과 중첩되도록 배치된 공통전극(COM), 공통전극(COM)에 접속된 공통라인(CL), 및 스토리지 캐패시터(Cst) 등을 포함한다. The thin film transistor array TFTA includes a lower substrate SUB1, gate lines GL formed on the lower substrate SUB1, data lines DL crossing the gate lines GL, and gate lines GL. And the thin film transistors TFT formed in each cell region defined by the intersection of the data lines DL, pixel electrodes P, gate lines GL, and data lines respectively connected to the thin film transistors TFT. A common electrode COM disposed to overlap with the DL and the pixel electrodes P, a common line CL connected to the common electrode COM, a storage capacitor Cst, and the like.
한편, 상기 화소전극들(P)의 각각은 게이트 라인들(GL) 사이를 반분하는 중간라인들과 데이터 라인들(DL)의 교차에 의해 정의되는 영역에서, 게이트 라인(GL)이 그의 중간위치를 가로지르도록 배치된다. On the other hand, each of the pixel electrodes P is in a region defined by the intersection of the data lines DL and the intermediate lines halving between the gate lines GL, and the gate line GL is at an intermediate position thereof. It is placed so as to cross.
또, 공통전극(COM)은 박막 트랜지스터(TFT)를 제외한 데이터 라인들(DL) 및 화소전극들(P)과 중첩되도록 배치된 통전극으로 형성된다. 공통라인(CL)은 액정분자들(LC)의 구동을 위한 기준전압인 공통전압(Vcom)을 공통전극(COM)에 공급한다.In addition, the common electrode COM is formed of a current electrode disposed to overlap with the data lines DL and the pixel electrodes P excluding the thin film transistor TFT. The common line CL supplies a common voltage Vcom, which is a reference voltage for driving the liquid crystal molecules LC, to the common electrode COM.
도 6 및 도 7을 참조하면, 하부 기판(SUB1) 상에는 서로 나란하게 배열된 게이트 라인들(GL)이 형성된다. 게이트 라인들(GL)이 형성된 하부 기판(SUB1) 상에는 게이트 라인들(GL)을 커버하도록 게이트 절연막(GI)이 형성된다. 6 and 7, gate lines GL arranged parallel to each other are formed on the lower substrate SUB1. A gate insulating layer GI is formed on the lower substrate SUB1 on which the gate lines GL are formed to cover the gate lines GL.
게이트 절연막(GI) 상에는 게이트 라인들(GL)과 중첩되도록 박막 트랜지스터들(TFT)의 반도체 활성층들(A)이 형성된다. 또한, 게이트 절연막(GI) 상에는 게이트 라인들(GL)과 교차하도록 데이터 라인들(DL)이 형성된다. 반도체 활성층들(A)에는 데이터 라인들(DL)로부터 연장되는 소스전극들(SE)과, 소스전극들(SE)로부터 분리되어 대향 배치되는 드레인 전극들(DE)이 형성된다. The semiconductor active layers A of the thin film transistors TFT are formed on the gate insulating layer GI to overlap the gate lines GL. In addition, data lines DL are formed on the gate insulating layer GI to cross the gate lines GL. In the semiconductor active layers A, source electrodes SE extending from the data lines DL and drain electrodes DE separated from the source electrodes SE and disposed opposite to each other are formed.
데이터 라인들(DL)이 형성된 게이트 절연막(GI)과, 소스전극들(SE) 및 드레인 전극들(DE)이 형성된 반도체 활성층들(A)을 커버하도록 제 1 패시베이션막(PAS1)이 형성된다. 제 1 패시베이션막(PAS1) 상에는 박막 트랜지스터(TFT)에 대응하는 영역을 제외한 다른 영역을 커버하도록 통전극 형태의 공통전극(COM)이 형성된다. A first passivation layer PAS1 is formed to cover the gate insulating layer GI on which the data lines DL are formed and the semiconductor active layers A on which the source electrodes SE and the drain electrodes DE are formed. On the first passivation layer PAS1, a common electrode COM in the form of a conductive electrode is formed to cover a region other than the region corresponding to the thin film transistor TFT.
공통전극(COM)이 형성된 제 1 패시베이션막(PAS1) 상에는 공통전극(COM)을 커버하도록 제 2 패시베이션막(PAS2)이 형성된다. 제 2 패시베이션막(PAS) 상에는 화소전극들(P)이 형성된다. 화소전극들(P)의 각각은 제 1 및 제 2 패시베이션막들(PAS1, PAS2)을 관통하는 콘택홀(CH)을 통해 노출되는 박막 트랜지스터(TFT)의 드레인 전극(DE)에 접속된다. 화소전극(P)은 게이트 라인(GL) 및 공통전극(COM)과 중첩되도록 형성된다. 또한, 화소전극(P)은 도 5 및 도 6에 도시된 바와 같이, 인접한 게이트 라인들(GL) 사이를 반분하는 중간라인들(ML)과 복수의 데이터 라인들(DL)의 교차에 의해 정의되는 영역에서, 게이트 라인(GL)이 그의 중앙부를 가로지르도록 배치된다. A second passivation layer PAS2 is formed on the first passivation layer PAS1 on which the common electrode COM is formed to cover the common electrode COM. Pixel electrodes P are formed on the second passivation layer PAS. Each of the pixel electrodes P is connected to the drain electrode DE of the thin film transistor TFT exposed through a contact hole CH penetrating the first and second passivation layers PAS1 and PAS2. The pixel electrode P is formed to overlap the gate line GL and the common electrode COM. In addition, the pixel electrode P is defined by the intersection of the intermediate lines ML and the plurality of data lines DL that halve the adjacent gate lines GL, as shown in FIGS. 5 and 6. The gate line GL is disposed so as to cross the central portion thereof.
컬러 필터 어레이(CFA)는 상부 기판(SUB2), 상부 기판(SUB2) 상에 순차적으로 형성된 블랙 매트릭스(BM), 컬러 필터(CF)와, 컬러 필터(CF) 및 블랙 매트릭스(BM)가 형성된 상부 기판(SUB2)을 평탄화하기 위한 오버코트층(OC)을 포함한다. The color filter array (CFA) includes an upper substrate (SUB2), a black matrix (BM) sequentially formed on the upper substrate (SUB2), a color filter (CF), and a color filter (CF) and an upper part on which the black matrix (BM) is formed. It includes an overcoat layer OC for planarizing the substrate SUB2.
보다 구체적으로, 컬러 필터 어레이(CFA)는 블랙 매트릭스(BM)는 상부 기판(SUB2) 상에 형성되며, 박막 트랜지스터 어레이(TFTA)의 박막 트랜지스터들(TFT) 및 데이터 라인들(DL)과만 중첩되도록 형성된다. 따라서, 상부 기판(SUB2) 상에는 게이트 라인들(GL)과 중첩되는 영역에 블랙 매트릭스(BM)가 형성되지 않는다. 또한, 컬러필터들(CF)은 블랙 매트릭스(BM)에 의해 구획될 수 있도록 상부 기판(SUB2)과 블랙 매트릭스(BM)의 일부 영역 상에 형성된다. More specifically, in the color filter array CFA, the black matrix BM is formed on the upper substrate SUB2 and overlaps only the thin film transistors TFT and the data lines DL of the thin film transistor array TFTA. Is formed. Accordingly, the black matrix BM is not formed on the upper substrate SUB2 in a region overlapping the gate lines GL. In addition, the color filters CF are formed on a partial region of the upper substrate SUB2 and the black matrix BM so that they can be partitioned by the black matrix BM.
본 발명의 실시예에 따르는 액정 표시장치에서는, 박막 트랜지스터(TFT)가 게이트 라인(GL)으로부터의 게이트 신호에 응답하여 데이터 라인(DL)으로부터의 데이터 신호를 화소전극(P)으로 공급한다. 박막 트랜지스터(TFT)를 통해 데이터 신호가 공급된 화소전극(P)과 공통라인(CL)을 통해 기준전압인 공통전압(Vcom)이 공급된 공통전극(COM) 사이에는 수평 전계가 형성된다. 이러한 수평 전계에 의해 박막 트랜지스터 어레이(TFTA)과 컬러 필터 어레이(CFA) 사이에서 배열된 액정분자들(LC)이 유전 이방성에 의해 회전하게 된다. 이러한 액정분자들(LC)의 회전 정도에 따라 화소 영역을 투과하는 광 투과율이 달라지게 됨으로써 화상을 구현하게 된다.In the liquid crystal display according to the exemplary embodiment of the present invention, the thin film transistor TFT supplies the data signal from the data line DL to the pixel electrode P in response to the gate signal from the gate line GL. A horizontal electric field is formed between the pixel electrode P supplied with a data signal through the thin film transistor TFT and the common electrode COM supplied with the reference voltage Vcom through the common line CL. Liquid crystal molecules LC arranged between the thin film transistor array TFTA and the color filter array CFA are rotated due to dielectric anisotropy by the horizontal electric field. The transmittance of light passing through the pixel area is changed according to the degree of rotation of the liquid crystal molecules LC, thereby realizing an image.
상술한 본 명의 실시예에 따르는 액정 표시장치에 의하면, 게이트 라인(GL)과 화소전극(P)이 중첩되어도 게이트 라인(GL)과 화소전극(P) 사이에 공통전극(COM)이 배치되어 게이트 라인(GL)과 화소전극(P) 사이의 전계를 차폐하고 있다. 따라서, 게이트 라인(GL)과 화소전극(P) 사이에 기생 캐패시턴스가 형성되지 않고, 또한 게이트 라인에 인가되는 게이트 전압에 의해 형성되는 전계가 화소전극(P)에 영향을 미치지 않게 되므로 화소전극(P)과 공통전극(COM)이 정상적으로 수평전계를 형성할 수 있게 된다. 따라서, 게이트 라인(GL)이 형성된 영역에서도 정상적으로 광이 투과될 수 있게 되므로 액정 표시장치의 투과율을 향상시킬 수 있는 효과를 얻을 수 있다. According to the liquid crystal display device according to the embodiment of the present invention described above, even if the gate line GL and the pixel electrode P overlap, the common electrode COM is disposed between the gate line GL and the pixel electrode P. The electric field between the line GL and the pixel electrode P is shielded. Accordingly, the parasitic capacitance is not formed between the gate line GL and the pixel electrode P, and the electric field formed by the gate voltage applied to the gate line does not affect the pixel electrode P. P) and the common electrode COM can normally form a horizontal electric field. Accordingly, since light can be transmitted normally even in the region where the gate line GL is formed, an effect of improving the transmittance of the liquid crystal display can be obtained.
또한, 게이트 라인(GL)에 대응하는 영역에서 컬러필터 어레이 상에 블랙 매트릭스를 형성할 필요가 없게 되므로 더욱 투과율을 높일 수 있는 효과를 얻을 수 있다. In addition, since there is no need to form a black matrix on the color filter array in a region corresponding to the gate line GL, an effect of further increasing the transmittance can be obtained.
본 발명의 투과율 향상효과와 관련하여 도 8을 참조하여 보다 구체적으로 설명하기로 한다. 도 8은 종래의 액정 표시장치와 본 발명의 실시예에 따르는 액정 표시장치의 투과율을 시뮬레이션한 도면이다.The effect of improving the transmittance of the present invention will be described in more detail with reference to FIG. 8. 8 is a diagram illustrating a simulation of transmittance of a conventional liquid crystal display and a liquid crystal display according to an exemplary embodiment of the present invention.
도 8을 참조하면, 종래의 액정 표시장치에서는 블랙 매트릭스가 박막 트랜지스터, 게이트 라인, 데이터 라인과 중첩되도록 형성되어 있다. 도 8의 좌측 도면에 도시된 바와 같이, 블랙 매트릭스가 형성된 영역은 광이 투과되지 않아 검은 색으로 표시되고 있다. Referring to FIG. 8, in a conventional liquid crystal display device, a black matrix is formed to overlap a thin film transistor, a gate line, and a data line. As shown in the left diagram of FIG. 8, the area in which the black matrix is formed is displayed in black because light is not transmitted.
이에 대해 본 발명에 따르는 액정 표시장치에서는 화소전극(P)의 단축 방향에 위치한 블랙 매트릭스, 즉 게이트 라인과 중첩되는 영역의 블랙 매트릭스가 제거되고, 화소전극(P)의 중간 위치에 형성된 박막 트랜지스터(TFT)와 데이터 라인(DL)에 중첩되는 부분에 블랙 매트릭스(BM)가 형성된다. In contrast, in the liquid crystal display according to the present invention, the black matrix located in the short axis direction of the pixel electrode P, that is, the black matrix in the region overlapping with the gate line is removed, and the thin film transistor formed at the middle position of the pixel electrode P ( A black matrix BM is formed in a portion overlapping the TFT and the data line DL.
시뮬레이션을 통해 종래의 액정 표시장치와 본 발명의 실시예에 따르는 액정 표시장치의 광 투과율을 비교한 결과 투과율이 대략 9% 정도 향상될 수 있음을 알 수 있었다. 이는 게이트 라인과 중첩되는 영역에 블랙 매트릭스를 형성하지 않기 때문에 게이트 라인의 상부 영역이 개구영역으로 이용될 수 있기 때문이다. As a result of comparing the light transmittance of a conventional liquid crystal display device and a liquid crystal display device according to an embodiment of the present invention through simulation, it was found that the transmittance may be improved by approximately 9%. This is because the black matrix is not formed in the area overlapping the gate line, so that the upper area of the gate line can be used as an opening area.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.
It will be appreciated by those skilled in the art through the above description that various changes and modifications can be made without departing from the technical idea of the present invention. Therefore, the technical scope of the present invention is not limited to the content described in the detailed description of the specification, but should be determined by the scope of the claims.
CFA: 컬러 필터 어레이 TFTA: 박막 트랜지스터 어레이
COM: 공통전극 P: 화소전극
BM: 블랙 매트릭스 GL: 게이트 라인
DL: 데이터 라인 SUB1, SUB2: 기판CFA: Color Filter Array TFTA: Thin Film Transistor Array
COM: common electrode P: pixel electrode
BM: Black Matrix GL: Gate Line
DL: data line SUB1, SUB2: board
Claims (5)
상기 복수의 데이터 라인들과 상기 복수의 게이트 라인들의 교차부마다 형성된 복수의 박막 트랜지스터들;
서로 인접한 게이트 라인들 사이를 반분하는 중간라인들과 상기 복수의 데이터 라인들의 교차에 의해 정의되는 영역에서, 상기 게이트 라인이 가로지르도록 배치되며, 상기 박막 트랜지스터들에 각각 접속된 복수의 화소전극들; 및
공통전극을 구비하는 박막 트랜지스터 어레이를 포함하고,
상기 공통전극은: 상기 복수의 게이트 라인들, 상기 복수의 데이터 라인들 및 상기 복수의 화소전극들과 중첩되도록 배치되고, 상기 박막 트랜지스터들과 중첩되지 않도록 배치되는 것을 특징으로 하는 액정 표시장치.
A plurality of data lines disposed in a first direction and a plurality of gate lines disposed in a second direction to cross the plurality of data lines;
A plurality of thin film transistors formed at intersections of the plurality of data lines and the plurality of gate lines;
A plurality of pixel electrodes disposed so as to cross the gate line and connected to the thin film transistors in a region defined by the intersection of the plurality of data lines and intermediate lines halving between adjacent gate lines ; And
Including a thin film transistor array having a common electrode,
And the common electrode is disposed so as to overlap the plurality of gate lines, the plurality of data lines, and the plurality of pixel electrodes, and is disposed so as not to overlap with the thin film transistors.
상기 게이트 라인의 각각은 상기 복수의 화소전극을 반분하는 영역을 가로지르는 것을 특징으로 하는 액정 표시장치.
The method of claim 1,
Each of the gate lines crosses a region dividing the plurality of pixel electrodes in half.
상기 박막 트랜지스터의 게이트 전극은 상기 게이트 라인의 일부분인 것을 특징으로 하는 액정 표시장치.
The method of claim 1,
A liquid crystal display device, wherein the gate electrode of the thin film transistor is a part of the gate line.
상기 게이트 라인은 제 1 기판 상에 형성되고,
상기 박막 트랜지스터는 상기 게이트 라인을 커버하는 게이트 절연막 상에 형성되며,
상기 공통전극은 상기 박막 트랜지스터를 커버하는 제 1 패시베이션막 상에 형성되고,
상기 화소전극은 상기 공통전극을 커버하는 제 2 패시베이션막 상에 형성되며, 상기 제 1 및 제 2 패시베이션막들을 관통하는 콘택홀을 통해 노출되는 상기 박막 트랜지스터의 드레인 전극에 접속되는 것을 특징으로 하는 액정 표시장치.
The method of claim 1,
The gate line is formed on the first substrate,
The thin film transistor is formed on a gate insulating layer covering the gate line,
The common electrode is formed on the first passivation layer covering the thin film transistor,
The pixel electrode is formed on a second passivation layer covering the common electrode, and is connected to a drain electrode of the thin film transistor exposed through a contact hole penetrating the first and second passivation layers. Display device.
액정층을 사이에 두고 상기 박막 트랜지스터 어레이와 대향 배치되는 컬러필터 어레이를 더 포함하며,
상기 컬러필터 어레이는,
제 2 기판 상에 형성되며, 상기 복수의 데이터 라인들과 중첩되도록 상기 제 1 방향으로 배치되는 블랙 매트릭스; 및
상기 제 2 기판과 상기 블랙 매트릭스의 일부 영역 상에 형성되며 상기 블랙 매트릭스에 의해 구획되는 컬러필터들을 포함하는 것을 특징으로 하는 액정 표시장치.
The method according to any one of claims 1 to 4,
Further comprising a color filter array disposed opposite to the thin film transistor array with a liquid crystal layer therebetween,
The color filter array,
A black matrix formed on a second substrate and disposed in the first direction so as to overlap the plurality of data lines; And
And color filters formed on the second substrate and a partial region of the black matrix and partitioned by the black matrix.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020140103986A KR102237141B1 (en) | 2014-08-11 | 2014-08-11 | Liquid crystal disaplay device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020140103986A KR102237141B1 (en) | 2014-08-11 | 2014-08-11 | Liquid crystal disaplay device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20160019629A KR20160019629A (en) | 2016-02-22 |
| KR102237141B1 true KR102237141B1 (en) | 2021-04-08 |
Family
ID=55445335
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020140103986A KR102237141B1 (en) | 2014-08-11 | 2014-08-11 | Liquid crystal disaplay device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR102237141B1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7457500B2 (en) * | 2019-12-26 | 2024-03-28 | 上海天馬微電子有限公司 | liquid crystal display device |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100470890B1 (en) * | 2000-08-28 | 2005-03-08 | 샤프 가부시키가이샤 | Thin film transistor, active matrix substrate, method of making the substrate, and display device |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20080032739A (en) * | 2006-10-10 | 2008-04-16 | 엘지.필립스 엘시디 주식회사 | Liquid crystal display device and a method of fabricating the same |
| KR20130015473A (en) * | 2011-08-03 | 2013-02-14 | 엘지디스플레이 주식회사 | Array substrate for advanced high in plane switching mode liquid crystal display device and method for fabricating the same |
-
2014
- 2014-08-11 KR KR1020140103986A patent/KR102237141B1/en active IP Right Grant
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100470890B1 (en) * | 2000-08-28 | 2005-03-08 | 샤프 가부시키가이샤 | Thin film transistor, active matrix substrate, method of making the substrate, and display device |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20160019629A (en) | 2016-02-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10520781B2 (en) | Liquid crystal display | |
| US10134906B2 (en) | Display device | |
| US8836900B2 (en) | Array substrate and liquid crystal display device | |
| US9778521B2 (en) | Display apparatus | |
| TWI460512B (en) | High light transmittance in-plane switching liquid crystal display device | |
| US8576365B2 (en) | Display panel | |
| US9952466B2 (en) | Liquid crystal display device having branch electrodes | |
| US9310653B2 (en) | Display panel | |
| KR20150097890A (en) | Curved Display Device | |
| US20170242310A1 (en) | Liquid crystal display device | |
| US8610856B2 (en) | Liquid crystal display device | |
| JP6377372B2 (en) | Liquid crystal display | |
| US20160363822A1 (en) | Liquid crystal display device | |
| KR102237141B1 (en) | Liquid crystal disaplay device | |
| KR102179328B1 (en) | Liquid crystal display and manufacturing method thereof | |
| US8867006B2 (en) | Liquid crystal display device | |
| KR102294632B1 (en) | Fringe field switching mode liquid crystal display device | |
| US9869899B2 (en) | Display device having improved control force over directers of liquid crystals | |
| KR102011951B1 (en) | Liquid Crystal Display Having High Aperture Ratio And High Transmittance Ratio | |
| KR101963386B1 (en) | Large Area In-Plane Switching Liquid Crystal Display | |
| KR101912937B1 (en) | Hybrid Mode Horizontal Electric Field Type Liquid Crystal Display Device | |
| JP5450741B2 (en) | Liquid crystal display | |
| KR20170033935A (en) | Liquid crystal display device having a compensting thin film transistor | |
| KR102314117B1 (en) | Liquid crystal display device | |
| KR101682223B1 (en) | Display substrate, method for manufacturing the display substrate and display device having the display substrate |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E90F | Notification of reason for final refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |