KR102232111B1

KR102232111B1 - 센서용 정전류 회로 및 이를 이용한 정전용량 검출장치

Info

Publication number: KR102232111B1
Application number: KR1020190147910A
Authority: KR
Inventors: 송청담
Original assignee: 송청담
Priority date: 2019-11-18
Filing date: 2019-11-18
Publication date: 2021-03-24
Also published as: WO2021101197A1

Abstract

본 발명의 실시예는 정전센서의 용량 검출용 FET의 드레인 전류를 일정하게 하는 정전류 회로 및 이를 이용한 정전용량 검출장치를 개시한다. 개시된 정전류 회로는, 레퍼런스 FET와, 레퍼런스 FET의 게이트에 소정 클럭 주기의 톱니파형 전압을 인가하는 톱니파형 전압 발생부와, 레퍼런스 FET의 드레인과 Vcc 사이에 연결되어 평활화된 전압을 인가하는 평활회로와, 톱니파형 전압 발생부에 일정한 전류를 공급하고, 레퍼런스 FET의 드레인 전류를 일정하게 하는 전류미러와, 레퍼런스 FET의 드레인 전압을 소정의 기준전압과 비교하여 상기 전류미러로 피드백시키는 비교기를 포함한다. 또한 개시된 정전용량 검출장치는 정전류 회로와, 정전류 회로로부터 분기된 정전류를 입력받아 정전용량을 감지하기 위한 MxN 매트릭스로 배열된 MxN개의 정전 센서부를 포함한다. 본 발명의 실시예에 따른 정전용량 검출장치는 전원이 인가되면 항상 드레인 전류가 흐르기 때문에 특성이 선형으로 이루어지고, 게이트 전압의 문턱치 Vgs(th)를 기준으로 즉, Vgs(th)를 초과해야 정전용량을 검출하는 것이 아니기 때문에 용량을 검출하기 용이하며, 회로 외부에 별도의 클럭을 배선할 필요가 없어 회로설계가 용이하다.

Description

센서용 정전류 회로 및 이를 이용한 정전용량 검출장치{Constant Current Circuit for Sensor and Capacitive Detection Device Using the Same}

본 발명은 센서용 정전류 회로에 관한 것으로, 더욱 상세하게는 정전센서의 정전용량 검출용 FET(Field Effect Transistor)의 드레인 전류를 일정하게 하는 정전류 회로 및 이를 이용한 정전용량 검출장치에 관한 것이다.

최근 들어, 정전용량 변화를 이용하여 물체를 검출하거나 압력이나 수위 혹은 물질의 양을 측정할 수 있는 센서들이 많이 개발되어 오고 있다. 정전용량의 변화를 검출하기 위한 방법으로는 종래의 브릿지 회로를 이용하는 방법, 커패시터의 충방전 시간을 이용하는 방법, 발진회로를 이용하는 방법 등이 사용되고 있다.

정전용량의 변화를 검출하기 위한 정전용량 센서는 센서의 구조적 문제로 인해 압력이나 물질 등의 물리적 입력신호가 없어도 일정 정전용량 값을 가지는 기생정전용량(parasitic capacitance)이 나타난다.

한편, 정전용량형 지문센서에 사용하고 있는 정전용량 검출용 FET는 검출 대상인 손가락을 통하여 전해진 클럭 신호에 의해 지문의 요철을 검출하고 있다. 즉, 정전용량 센서의 센서전극에 손가락이 접근하면 손가락과 센서전극 사이의 정전용량값이 커져 정전용량 검출용 FET의 게이트(gate)에 클럭 신호가 입력되면서 그 게이트 전압이 정전용량 검출용 FET의 게이트와 소스(source) 간의 문턱(threshold) 전압인 Vgs(th)를 초과했을 때 처음으로 검출 신호가 출력된다.

따라서 종래의 센서용 검출회로는 FET의 Vgs(th) 특성에 크게 영향을 받는 문제점이 있다. 즉, FET의 게이트와 소스간의 문턱(threshold) 전압인 Vgs(th) 전압은 FET 제조 프로세스나 배선 등에 의해 크거나 작아질 수 있고, 이에 따라 측정시 최초 검출전압이 Vgs(th)보다 작을 경우에는 검출이 불가능하게 되고, 동작 특성이 비선형적이어서 오동작하기 쉬운 문제점이 있다.

KR

10-1501126

B1

KR

10-2022958

B1

종래의 정전용량 검출용 FET는 정전용량 검출용 FET의 Vgs(th)보다 큰 클럭신호가 입력되어야 FET가 동작하므로 클럭 신호가 Vgs(th) 보다 작을 경우에는 감지하지 못하는 경우가 있다. 또한 정전용량 검출용 FET의 Vgs(th) 부근에서 드레인 전류의 흐름이 크게 변화하여 비선형성이 강한 문제점이 있다. 따라서 종래의 정전용량 검출회로는 클럭의 배선과 GND(접지)의 배선 등의 설계가 매우 어려운 문제점이 있다.

본 발명은 이러한 문제점을 해소하기 위하여 제안된 것으로, 본 발명의 목적은 정전용량 검출용 FET(Field Effect Transistor)의 드레인 전류를 일정하게 하는 정전류 회로 및 이를 이용한 정전용량 검출장치를 제공하는 것이다.

본 발명의 구현예에 따른 정전류 회로는, 레퍼런스 FET; 상기 레퍼런스 FET의 게이트에 소정 클럭 주기의 톱니파형 전압을 인가하는 톱니파형 전압 발생부; 상기 레퍼런스 FET의 드레인과 Vcc 사이에 연결되어 평활화된 전압을 인가하는 평활회로; 상기 톱니파형 전압 발생부에 일정한 전류를 공급하고, 상기 레퍼런스 FET의 드레인 전류를 일정하게 하는 전류미러(current mirror); 및 상기 레퍼런스 FET의 드레인 전압을 소정의 기준전압과 비교하여 상기 전류미러로 피드백(feedback)시키는 비교기를 포함한다.

상기 톱니파형 전압 발생부는, 상기 레퍼런스 FET의 게이트와 접지 사이에 연결되는 충방전 커패시터; 상기 충방전 커패시터에 병렬로 연결되어 소정 클럭 주기로 상기 충방전 커패시터를 방전시키는 클럭 스위치를 포함한다. 상기 평활회로는 서로 병렬로 연결되는 한쌍의 커패시터와 저항으로 구성된다.

본 발명의 구현예에 따른 정전용량 검출장치는 정전류 회로와, 상기 정전류 회로로부터 분기된 정전류를 입력받아 정전용량을 감지하기 위한 MxN 매트릭스로 배열된 MxN개의 정전 센서부를 포함한다. 여기서, M과 N은 각각 1부터의 정수이다.

상기 정전 센서부는 상기 정전류 회로의 신호에 따라 동일한 복사전류(mirror current)를 공급하기 위한 전류미러; 상기 전류미러에 일단이 연결된 센서전극; 상기 전류미러에 일단이 연결되어 상기 전류미러의 복사전류에 따라 충전되는 감지용 충방전 커패시터와 상기 감지용 충방전 커패시터에 병렬로 연결되어 소정 클럭에 따라 상기 감지용 충방전 커패시터를 방전시키는 스위칭 FET로 이루어져 톱니파형 전압을 발생하는 톱니파형 전압 발생부; 상기 톱니파형 전압이 게이트 전극에 인가되고, 상기 센서전극과 상기 감지용 충방전 커패시터의 용량에 따라 감지전류를 흐르게 하는 용량 검출용 FET; X 선택부; Y 선택부; 및 상기 X 선택부와 Y 선택부 사이에 연결되어 상기 X 선택부와 Y 선택부에 의해 선택되면, 상기 감지전류를 전압으로 변환하여 출력하는 전류-전압 변환부를 포함한다.

본 발명의 실시예에 따른 정전용량 검출회로는 전원이 인가되면 항상 정전용량 검출용 FET의 드레인 전류가 흐르기 때문에 검출 특성이 선형으로 이루어지고, 게이트 전압의 문턱치 Vgs(th)를 기준으로 즉, Vgs(th)를 초과해야 정전용량을 검출하는 것이 아니기 때문에 정전용량을 검출하기 용이하며, 회로 외부에 별도의 클럭을 배선할 필요가 없어 회로설계가 용이하다.

또한 본 발명의 실시예에 따른 정전류 회로는 회로가 간단하면서도 드레인 전류를 안정되게 하여 많은 센서회로의 어플리케이션에 응용이 가능하며, 지문 센서, 근접 센서, 터치 센서 등에도 응용 가능하다.

도 1은 본 발명의 실시예에 따른 센서용 정전류 회로의 개념도,
도 2는 본 발명의 실시예에 따른 센서용 정전류 회로의 동작을 설명하기 위한 타이밍도,
도 3은 본 발명의 실시예에 따른 센서용 정전류 회로를 도시한 회로도,
도 4는 본 발명의 실시예에 따른 정전 센서부의 회로도,
도 5는 본 발명의 실시예에 따른 정전류 회로를 이용한 정전용량 검출장치의 회로도,
도 6은 본 발명의 실시예에 따른 정전용량 검출장치의 동작을 설명하기 위한 타이밍도,
도 7은 본 발명의 실시예에 따른 M x N 매트릭스 구조의 정전용량 검출장치의 회로도,
도 8은 본 발명의 다른 실시예에 따른 센서용 정전류 회로를 도시한 회로도이다.

본 발명과 본 발명의 실시에 의해 달성되는 기술적 과제는 다음에서 설명하는 본 발명의 바람직한 실시예들에 의하여 보다 명확해질 것이다. 다음의 실시예들은 단지 본 발명을 설명하기 위하여 예시된 것에 불과하며, 본 발명의 범위를 제한하기 위한 것은 아니다.

도 1은 본 발명의 실시예에 따른 센서용 정전류 회로의 개념도이고, 도 2는 본 발명의 실시예에 따른 센서용 정전류 회로의 동작을 설명하기 위한 타이밍도이다. 도 2에서 (A)는 레퍼런스 FET의 드레인 전압을 설명하기 위한 도면이고, (B)는 레퍼런스 FET의 게이트의 톱니파형 전압을 도시한 파형도이며, (C)는 커패시터의 충방전 주기를 나타내는 클럭을 도시한 타이밍도이다.

본 발명의 실시예에 따른 정전류 회로는 도 1에 도시된 바와 같이, 센서부의 용량 검출용 FET(도 4의 Qs1)와 동일한 사양의 레퍼런스 FET(101;Q1)의 드레인(D)과 Vcc 사이에 서로 병렬로 연결된 커패시터(C1)와 저항(R1)을 연결하고, 레퍼런스 FET(101)의 게이트(G)에 전류미러(105)에 의해 공급되는 전류(I2)로 충전되고 클럭의 반주기로 방전되는 충방전 커패시터(C2)를 연결한 후 레퍼런스 FET(101)의 드레인 전압(V2)을 소정의 설정전압(V1)과 비교하는 비교기(103;Comp1)로 전류미러(104,105)에 부궤환(Negative Feedback) 루프(Loop)를 형성하여 레퍼런스 FET(101)의 드레인 전류(I1)를 일정하게 하는 것이다.

도 1 및 도 2를 참조하면, 충방전 커패시터(C2)에는 클럭 스위치(102)가 병렬로 연결되어 클럭 스위치(102)가 오프(off)될 경우에는 충방전 커패시터(C2)가 충전되고, 클럭 스위치(102)가 온(on)된 경우에는 충방전 커패시터(C2)가 방전된다. 도 2의 (C)에서 클럭이 하이(high)인 경우는 클럭 스위치(102)가 온되고, 클럭이 로우(low)인 경우에는 클럭 스위치(102)가 오프된다.

클럭 스위치(102)가 오프되면, 전류미러회로(105)에 의해 I2가 흘러 충방전 커패시터(C2)가 충전되어 도 2의 (B)와 같이 전압이 선형적으로 상승하게 되고, 클럭 스위치(102)가 온되면, 충방전 커패시터(C2)가 급속히 방전되어 도 2의 (B)와 같이 충방전 커패시터(C2)의 양 끝에 톱니파형(G1)의 전압이 발생한다. 이때 톱니파형의 전압(V)은 다음 수학식 1과 같이 구해진다.

수학식 1에서 t는 충방전 커패시터(C2)가 충전되는 충전주기로서, 클럭의 주파수 f, 클럭의 주기 T일 때, t는 1/2×T=1/2×1/f이다.

본 발명의 실시예에서 톱니파형 전압의 파고값(피크치, peak value)은 도 2의 (B)와 같이 레퍼런스 FET(101)의 게이트와 소스간의 문턱(threshold) 전압인 Vgs(th)를 넘도록 설정해 놓았고, 따라서 레퍼런스 FET(101)의 드레인(D)에는 톱니파형 전압의 파고값이 Vgs(th)을 넘을 때 드레인 전류 I1이 흐른다.

레퍼런스 FET(101)의 드레인 전압(V2)은 도 2의 (A)에 도시된 바와 같이, Vcc전압이 C1과 R1에 의해 평활화된 전압 V2이다. C1과 R1에 의해 평활화된 후의 리플전압을 V'라 할때, V'는 다음 수학식 2와 같이 구해진다.

수학식 2에서, V는 커패시터(C1)가 없을 때 드레인측에서 발생하는 클럭 펄스(도 2의 P1)이고, f는 클럭 주파수이다.

이 평활화된 전압이 비교기(103)로 입력되고, 미리 설정된 V1과 비교되어 톱니파형 전압의 수준과 드레인 전압을 결정한다. 센서부(200)의 정전용량 검출회로에는 전류-전압 변환부에 평활화를 위한 소자가 배치된다. R1은 드레인 전류치를 결정하기 위한 것이고, C1은 루프를 안정화시키기 위해 필요한 커패시터이다. 드레인 전류를 일정하게 하기 위해 부궤환 루프를 형성할 필요가 있는데, C1이 없으면 안정된 루프를 얻을 수 없다.

비교기(103; comp1)에서 V1과 V2가 비교되고, 부궤환루프의 가상단락(imaginal short)에 의해 V1=V2가 되도록 제어된다. 즉,　드레인 전류 I1이 증가하면 저항(R1)에 의한 전압강하가 증가하면서 드레인 전압 V2가 떨어지고, 이에 따라 V2 전압이 V1 전압보다 작아지면(V1>V2), 상부에 형성된 전류미러 회로(104,105)에서 I2는 감소하는 방향으로 제어되고, 그 결과 V1 = V2에서 안정화된다.

실제회로에서는 도 3에 도시된 바와 같이 오픈(open) 이득이 높은 OP앰프가 아니라 FET 2개로 비교기(150)를 구현하여 V1과 V2의 완전한 일치는 없다. Vcc와 V2 사이에는 저항(R1)이 있으므로, 드레인 전류(I1)은 I1=(Vcc-V1)/R1로 결정된다.

만약, Vcc-V1=2V, R1=100kΩ이라면　I1=2/100kΩ=20uA으로 구해진다. 정전류 회로(100)의 전류미러(104)의 게이트 라인에 접속된 센서부의 전류미러(도 3의 210)에　전류를 공급하면 각 픽셀의 드레인 전류는 20uA에서 설정될 수 있다.　본 발명의 실시예에서 전류미러(104,105)는 P-CH MOSFET을 사용한 전류미러 회로이다. 이 전류는 드레인 전류를 일정하게 하는 정전류 회로에서 자동으로 제어되므로 안정된 값을 얻을 수 있다.

도 3은 본 발명의 실시예에 따른 센서용 정전류 회로를 도시한 회로도이고, 도 4는 본 발명의 실시예에 따른 정전 센서부의 회로도이다.

본 발명의 실시예에 따른 정전류 회로(100)는 도 3에 도시된 바와 같이, 레퍼런스 FET(110)와, 레퍼런스 FET(110)의 게이트에 소정 클럭 주기의 톱니파형 전압을 인가하는 톱니파형 전압 발생부(120)와, 레퍼런스 FET(110)의 드레인과 Vcc 사이에 연결되어 평활화된 드레인 전압을 인가하는 평활회로(130)와, 톱니파형 전압 발생부(120)에 일정한 전류를 공급하고, 레퍼런스 FET(110)의 드레인 전류(I1)를 일정하게 복사하여 센서부의 전류미러(210)로 출력하는 전류미러 생성부(140)와, 레퍼런스 FET(110)의 드레인 전압을 소정의 기준전압(V1)과 비교하여 전류미러 생성부(140)로 피드백시키는 비교기(150), 및 장변조 조절 소자(160)로 구성된다.

도 3을 참조하면, 레퍼런스 FET(110)는 N채널 FET(Qc1)으로 구현되고, 톱니파형 전압 발생부(120)는 C2와 N채널 FET(Qc2)로 이루어지며, 비교기(150)는 2개의 N채널 FET(Qc3,Qc4)에 의한 차동회로로 구현된다. 전류미러 생성부(140)는 2개의 P채널 FET(Qc5,Qc6)로 이루어지고, 평활회로(130)는 서로 병렬로 연결된 C1과 R1으로 구현된다. 이에 더하여, 채널 장변조(長變調) 조절 소자(160)로서 P채널 FET(Qc7)의 드레인과 게이트가 비교기(150)의 Qc4의 드레인에 접속된다.

또한 센서부(200)의 전류미러(210)는 미러 전류(Ip1~Ipn)를 분배하기 위한 FET(Qp1~Qpn)로서 P채널 FET이고, Ip1~Ipn은 미러전류 분배용 FET(Qp1~Qpn)에서 해당 센서부로 공급되는 전류이다.

레퍼런스 FET(110)는 도 4에 도시된 센서부(200)의 정전용량 검출용 FET(Qs1)와 동일한 사양의 FET(Qc1)이다. 다만, 센서부의 출력 검출도를 고려하여 정전용량 검출용 FET와 레퍼런스 FET의 사양을 다소 달리할 수 있으나 최소한 두 FET의 채널과 구조의 형식은 같도록 한다.

톱니파형 전압 발생부(120)는 레퍼런스 FET(110)의 게이트와 접지 사이에 연결되는 충방전 커패시터(C2)와, 충방전 커패시터(C2)에 병렬로 연결되는 클럭입력용 스위칭 FET(Qc2)로 이루어져 클럭신호(Clock in)에 따라 전류미러 생성부(140)로부터 제공되는 전류(I2)로 충방전 커패시터(C2)를 충전하거나 방전하여 생성된 톱니파형 전압을 레퍼런스 FET(110)의 게이트에 인가한다. 이때 톱니파형 전압의 파고값(peak value)은 Vgs(th)보다 높게 인가한다.

평활회로(130)는 서로 병렬로 연결된 커패시터(C1)와 저항(R1)으로 구현되어 평활화된 전압을 레퍼런스 FET(Qc1)의 드레인에 인가하며, 동시에 이 레퍼런스 FET(Qc1)의 평활화된 드레인 전압을 비교기(Qc3의 게이트)에 입력한다. 즉, 본 발명의 실시예에서 사용되는 클럭 신호는 125kHz인데, 평활회로가 없을 경우 도 2의 (A)와 같이 125kHz에서 드레인 전압이 펄스의 형태로 출력된 신호(P1)가 생성된다. 따라서 루프를 안정되게 만들려면 C1과 R1으로 이루어진 평활회로(130)가 필요하다.

본 발명의 실시예에서 125kHz의 클럭 펄스는 듀티비가 50%/50%이고, 앞서 구한 바와 같이 Vcc-V1=2V, R1=100kΩ이라면,　드레인 전류(I1)는 20uA이므로 펄스의 전압(V)는　V = R × 20uA × 2 = 100kΩ × 40uA = 4Vpp로 구해진다.

따라서 레퍼런스 FET(Qc1)의 게이트에 Vgs(th) 전압 미만의 전압이 인가되면, 톱니파형 전압이 아닌 일반적인 구형파의 경우에는 드레인 전류(I1)가 흐르지 않으나, 톱니파형 전압으로 인가하면, 동일 시구간(time range)의 평균(mean) 전압으로 환산하여 일반적인 전압보다 톱니파형 전압이 낮더라도 본 발명의 실시예에서는 톱니파형 전압의 파고값을 Vgs(th)보다 높게 설정할 수 있으므로, Vgs(th) 미만의 전압을 인가해도 드레인 전류(I1)가 흐른다.　그리고, Vgs(th)보다 낮은 전압을 가하더라도 평활회로(C1,R1)를 이용해 드레인 전압을 평활화하고,　드레인 전류를 항상 일정하게 흐르게 할 수 있다. 따라서 본 발명의 실시예에 따르면, FET 및 배선 등에 의해 용량이 변화하더라도 드레인에 흐르는 전류(I1)가 일정하도록 게이트에 가해지는 톱니파형 전압을 비교기(150)로 제어하므로 용량의 편차를 흡수하여 일률적이고도 정상적으로 동작하게 된다.

다시 도 3을 참조하면, 정전용량 센서의 용량 검출 회로에 정전류를 공급하는 정전류 회로(100)에서 Qc5의 드레인 전극이 Qc2의 드레인 전극과 커패시터 C2의 한쪽과 레퍼런스 FET Qc1(110)의 게이트에 접속되고, Qc2의 게이트 전극에는 클럭신호(Clock in)가 인가된다.

그 결과 Qc2의 드레인 전극에는 도 2의 (B)와 같은 톱니파형 전압(G1)이 발생하고, 톱니파형 전압(G1)은 Qc1의 Vgs(th)을 초과함으로써 도 2의 (A)와 같은 드레인 전압(V2)에 의한 드레인 전류(I1)가 흐르고, Qc1의 드레인에 접속된 R1과 C1에서 평활화된 전압(V2)을 발생시킨다.

Qc1의 드레인은 비교기(150)의 한쪽의 Qc3 게이트로 접속되고, Qc3의 소스에는 차동회로를 구성하는 Qc4와 차동회로의 전류(I3)을 결정하는 R2가 연결되며, Qc4의 드레인에는 채널 길이 변조에 의한 영향을 줄여 차동회로의 밸런스 문제를 개선하기 위한 채널 장변조(長變調) 조절 소자(160)인 Qc7의 드레인과 게이트가 접속된다. 본 실시예에서 Qc7을 P 채널로 할 경우 Qc3와 Qc4의 드레인 전압을 같게 할 수 있는 이점이 있다.

Qc3(N-ch)의 게이트는 Qc1(N-ch)의 드레인 및 C1, R1에 접속되고, Qc3의 드레인은 전류 드라이브를 위한 Qc6(P-ch)의 드레인과 게이트 및 Qc5(P-ch)의 게이트에 접속됨으로써 전류미러 생성부(140)를 구성하고, Qc5의 드레인은 Qc2의 드레인에 접속되어 그 전류(I2)로 톱니파형 전압을 생성시켜 안정된 정전류를 발생시킨다.

한편, 레퍼런스 FET(Qc1)나 용량 검출용 FET(Qs1)의 특성은 생산시의 파라미터 변동에 의해 크게 변화한다. 그런데 본 발명의 실시예에서는 Qc3과 Qc4의 차동회로에 의한 비교기(150)와 Qc5, Qc6의 전류미러 생성부(140)에 의해 I2가 제어되어 Qc1의 드레인 전압이 일정하도록 Qc1의 드레인 전류(I1)가 제어된다. 이때 톱니파형 전압의 파고값을 결정하는 파라미터의 하나인 시간(t)은 크리스털 발진기 등에 의해 발생되는 고정밀도의 클럭에 의해 정해지고, 또 하나의 파라미터 C2는 안정된 값을 가진다. 따라서 본 발명의 실시예에 따르면, 드레인 전류를 일정하게 하는 정전류 동작은 안정되게 이루어진다.

그리고 드레인 전류(I1)는 ΔV와 V2가 일치하도록 하여 V1의 값을 가변하거나 R1의 값을 가변하는 것으로 결정할 수 있다. 도 3에서 비교기(150)로 입력되는 기준전압 V1을 변경하면, Vcc-V1=ΔV가 변경되고, Qc3과 Qc4의 차동회로에 의한 부궤환 루프의 가상단락(imaginal short)에 의해 V1≒ V2를 얻을 수 있다.

따라서 드레인 전류(I1)은 다음 수학식 3과 같이 구할 수 있고, 수학식 3에 따라 드레인 전류 I1은 V1을 변경하거나 R1을 변경하여 바꿀 수 있다.

본 발명의 실시예에 따른 정전 센서부(200)의 회로는 도 4에 도시된 바와 같이, 정전류원(100)의 신호에 따라 복사전류(Ip1~Ipn)를 공급하기 위한 전류미러(210)와, 전류미러(210)에 일단이 연결된 센서전극(220), 센서전극(220)에 의한 정전용량 변화를 감지전류(Is1, 도7의 M×N개의 센서부 배열에서는 Is1~Isn)로 검출하기 위한 정전용량 검출용 FET(Qs1, 도7의 M×N개의 센서부 배열에서는 Qs1~Qsn)와, 클럭을 입력받아 전류미러(210)의 복사전류(Ip1~Ipn)로 충방전하여 톱니파형 전압을 생성한 후 정전용량 검출용 FET(Qs1, 도7의 M×N개의 센서부 배열에서는 Qs11~Qs1n)에 공급하기 위한 톱니파형 전압 생성부(230)와, X 선택부(240), Y 선택부(250), X 선택부(240)와 Y 선택부(250) 사이에 연결되어 X 선택부(240)와 Y 선택부(250)에 의해 선택되면, 감지전류(Is1, 도7의 M×N개의 센서부 배열에서는 Is1~Isn)를 전압으로 변환하여 출력하는 전류-전압 변환부(26)로 구성된다. 톱니파형 전압 생성부(230)는 전류미러(210)에 일단이 연결되어 전류미러의 복사전류(Ip1~Ipn)에 따라 충전되는 감지용 충방전 커패시터(Cs2, 도7의 M×N개의 센서부 배열에서는 Cs21~Cs2n))와 감지용 충방전 커패시터(Cs2)에 병렬로 연결되어 클럭에 따라 감지용 충방전 커패시터를 방전시키는 스위칭 FET(Qs2, 도7의 M×N개의 센서부 배열에서는 Qs21~Qs2n)로 구성된다.

도 3 및 도 4를 참조하면, Qc5, Qc6의 전류미러 생성부(140)의 게이트 전극에 센서부의 전류미러(210)를 구성하는 Qp1부터 Qpn의 게이트가 접속되어 있다. 따라서 전류미러 생성부(140)에서 발생한 정전류(I2)와 같은 값의 정전류 Ip1 내지 Ipn이 각 센서부(200)의 톱니파형 전압 발생부(230)로 공급된다. 여기서, Ip1...Ipn = I2이고, n은 1부터의 정수이다. 이로 인해, 각 센서부(200)의 용량 검출용 FET(Qs1)의 드레인 전류(Is1)가 일정하게 흐른다. 이때 센서부(200)의 톱니파형 전압의 발생 및 그 평활화의 과정과 효과는 도 3에서 설명한 정전류 회로(100)에서와 같다.

도 4에서 Ca는 손가락 등의 물체와 센서 사이에 발생하는 정전용량을 나타내고, Is1은 용량 검출용 FET(Qs1)의 드레인 전류이다. I/V 변환부(260)는 전압-전류 변환 회로로서, 커패시터와 저항이거나 밀러 적분회로 등을 포함하여 구성될 수 있다. Ipn은 전류미러(210)에서 분배된 전류로서 용량 검출용 FET(Qs1)의 드레인 전류를 일정하게 흐르게 한다. Sensor는 도전성 판이나 박막으로 구성한 센서전극 또는 커패시터이고, Cs2는 클럭과 Ipn의 작용으로 충방전되면서 톱니파형 전압을 생성하는 커패시터이다.

도 5는 본 발명의 실시예에 따른 정전류 회로를 이용한 정전용량 검출장치의 회로도이고, 도 6은 본 발명의 실시예에 따른 정전용량 검출장치의 동작을 설명하기 위한 타이밍도이다.

본 발명의 실시예에 따른 정전용량 검출장치는 도 5에 도시된 바와 같이, 드레인 정전류 회로(100)와 정전 센서부(200)가 결합된 회로로 구성된다. 이러한 회로는 도 3에 도시된 정전류 회로(100)와 도 4에 도시된 정전 센서부(200)의 회로를 결합한 것과 동일하므로 중복을 피하기 위해 구체적인 구성에 대한 설명은 생략하고, 도 6의 동작을 중심으로 설명하기로 한다.

도 6의 (A)는 드레인 전압을 도시한 도면으로서, P1은 평활회로가 없으면서 물체가 접근하지 않은 경우의 전압 파형이고, P2는 물체가 접근하지 않은 상태에서 평활회로에 의해 평활화된 전압을 나타낸 파형이며, P3는 평활회로가 없으면서 물체가 접근한 경우의 전압 파형이고, P4는 센서전극(220)에 물체가 접근해 Ca용량이 증가하여 Qs1의 평활화된 드레인 전압이 상승한 경우의 파형도이다.

도 6의 (B)는 게이트단의 톱니파형 전압을 도시한 도면으로서, G1은 물체가 접근하지 않은 경우의 전압 파형도이고, G2는 센서전극에 물체가 접근해 Ca용량이 증가하여 톱니파형 전압이 하강한 경우의 게이트단 전압 파형도이다. Vgs(th)는 용량 검출용 FET(Qs1)의 게이트단의 문턱 전압을 나타낸다.

도 6의 (C)는 클럭을 도시한 파형도로서, 클럭의 주기 T와 클럭의 반주기인 충전주기 t를 나타낸 것이다.

도 6을 참조하면, 센서부(200)의 센서전극(Sensor)에 물체가 접근하지 않을 경우에 용량 검출용 FET(Qs1)의 게이트에는 G1과 같은 톱니파형 전압이 인가되고, 용량 검출용 FET(Qs1)의 드레인에는 I/V 변환부(260)의 평활회로에 의해 평활화된 P2 전압이 인가된다. 이때, 정전류 회로의 레퍼런스 FET인 Qc1은 센서부의 용량 검출 FET인 Qs1과 같은 형태(사양, 등가)이므로 물체의 접근이 없는 경우, 양쪽의 드레인 전류는 같은 값을 갖는다. 또한 센서부(200)의 커패시터(Cs2)의 용량은 기본적으로는 정전류회로(100)의 커패시터(C2)의 용량과 같다. 다만, 출력 검출도를 고려하여 센서부(200)의 커패시터(Cs2)의 용량을 정전류회로(100)의 커패시터(C2)의 용량과 달리할 수 있다.

한편, 센서부(200)의 센서전극(Sensor)에 물체가 접근할 경우, Ca 용량이 증가하면서 용량 검출용 FET(Qs1)의 게이트에는 G2와 같이 톱니파형의 전압이 하강되고, 용량 검출용 FET(Qs1)의 드레인에는 P4와 같이 상승된 평활 전압이 인가된다.

그리고 드레인 전압이 상승하면 드레인 전류 Is1이 작아지고, 드레인 전류 Is1이 I/V 변환회로(260)에서 전압의 형태로 변환되어 검출 신호로서 출력된다.

도 7은 본 발명의 실시예에 따른 M x N 매트릭스 구조의 정전용량 검출장치의 회로도이다.

본 발명의 실시예에 따른 멀티 정전용량 검출장치는 도 7에 도시된 바와 같이, 하나의 정전류 회로(100)와, 정전류 회로(100)로부터 분기된 정전류(복사전류)를 입력받아 정전용량을 감지하기 위한 MxN 매트릭스로 배열된 MxN개의 정전센서부(200(1,1)~200(m,n))로 구성된다. 또한 센서부(200)의 정전용량 검출용 FET Qs1의 드레인에는 Y셀렉트(Qc3, Y select)가 접속되고, 그 상부에는 I/V변환(260)이 접속되며, I/V변환 출력단에는 X셀렉트(X select)가 접속되어, X, Y축 상의 원하는 센서부를 선택하여 해당 센서부의 용량 검출 신호를 출력할 수 있도록 되어 있다. 즉, MxN 매트릭스 구조에서는 X select신호와 Y select신호로 검출하고자하는 센서부를 선택하여 동작시킬 수 있다.

도 7의 정전용량 검출장치는 도 5에 도시된 회로에서 정전센서부(200)가 MxN개로 배열되어 X select신호와 Y select신호로 정전용량을 검출할 센서부를 선택하는 것을 제외하고는 도 5에 도시된 회로와 동일하다. 여기서, m과 n은 각각 1부터의 정수이다.

도 7을 참조하면, 정전류 회로(100)의 레퍼런스 FET(Qc1)는 센서부(200)의 정전용량 검출용 FET(Qs11~Qs1n)와 같은 사양과 등가인 것이고, 물체의 접근이 없는 경우 양쪽 드레인 전류가 같은 값을 갖도록 되어 있다. 다만, 센서부의 출력 검출도를 고려하여, 정전용량 검출용 FET와 레퍼런스 FET의 사양을 다소 달리할 수 있으나, 최소한 두 FET의 채널과 구조의 형식은 같도록 한다.

본 발명의 정전류 회로(100)에서 전류미러 회로(210)로 센서부(200)를 구동하고 있을 때, I2 = Ip1이 되어 센서부의 용량 검출용 Qs1의 드레인 전류 Is1은 정전류 회로(100)의 Qc1의 드레인 전류(I1)과 일치한다(즉, Is1(Qs1)=I1(Qc1)).

이 상태에서 X select신호와 Y select신호에 의해 선택된 센서부는 물체가 접근한 경우 Ca의 증가로 드레인 전압이 올라가고, 드레인 전류 Is1이 작아지게 된다. 이때의 드레인 전류 Is1이 I/V변환 회로(260)에서 전압의 형태로 변환되어 검출 신호로서 출력된다. 여기서, 센서부에 발생한 톱니파형 전압의 평활용 소자와 회로는, I/V 변환부(260)에 함께 구비되어 있다.

도 8은 본 발명의 다른 실시예에 따른 센서용 정전류 회로를 도시한 회로도로서, 도 1의 전압 비교기(103)를 OP 앰프로 구현한 예이다.

도 8을 참조하면, 드레인 전류를 일정하게 하는 것은 OP앰프의 가상 쇼트(아날로그 동작하고 있을 때,　OP앰프 입력(플러스와 마이너스)단자 간의 전압이 제로(0) V로 V2 전압이 V1전압과 동일해진다.)로, I1×R1이 ΔV와 같아지도록 I2을 흘릴 수 있도록 I3이 흐른다. I2는 Qc2로 스위칭하므로 C2의 양 끝에 톱니파형 전압이 발생한다. 톱니파형 전압의 파고값이 Qc1의 Vgs(th)가 넘으면 드레인 전류는 크게 흐르기 시작하지만, 톱니파형 전압과 Vgs의 관계로 드레인 전압의 폭이 제어된다. 즉, 톱니파형 전압의 크기로 드레인 전류의 크기를 제어할 수 있다.

이상에서 살펴본 바와 같이, 본 발명의 검출용 FET의 드레인 전류를 일정하게 하는 정전류 회로에서는, 용량 검출용 FET와 레퍼런스 FET를 동일한 사양의 FET로 구현한 후 소정의 클럭으로 동작시키고, 클럭에 의한 충방전 원리를 이용하여 검출용 톱니파형 전압을 생성한다. 그리고 톱니파형 전압에 의하여 발생하는 드레인 전류가 일정하도록 비교기를 통해서 정전류를 제어한다.

이러한 본 발명의 실시예는 전원이 인가되면 항상 드레인 전류가 흐르기 때문에 특성이 선형으로 이루어지고, 게이트 전압의 문턱치 Vgs(th)를 기준으로 즉, Vgs(th)를 초과해야 정전용량을 검출하는 것이 아니기 때문에 용량을 검출하기 용이하며, 회로 외부에 별도의 클럭을 배선할 필요가 없어 회로설계가 용이하다.

이상에서 본 발명은 도면에 도시된 일 실시예를 참고로 설명되었으나, 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 예컨대, 본 발명의 실시예에서 FET는 MOS-FET, JFET와 바이폴라 트랜지스터 등으로 구현될 수 있다.

101,110: 레퍼런스 FET 102: 클럭 스위치
103,150: 비교기 104,105,210: 전류미러
120,230: 톱니파형 전압 발생부 130: 평활회로
140: 전류미러 생성부 160: 장변조 조절 소자
220: 센서전극 240: X선택스위치
250: Y선택스위치 260: I/V변환부

Claims

레퍼런스 FET;
상기 레퍼런스 FET의 게이트에 소정 클럭 주기의 톱니파형 전압을 인가하는 톱니파형 전압 발생부;
상기 레퍼런스 FET의 드레인과 Vcc 사이에 연결되어 평활화된 전압을 인가하는 평활회로;
상기 톱니파형 전압 발생부에 일정한 전류를 공급하고, 상기 레퍼런스 FET의 드레인 전류를 일정하게 하는 전류미러; 및
상기 레퍼런스 FET의 드레인 전압을 소정의 기준전압과 비교하여 상기 전류미러로 피드백시키는 비교기를 포함하는 정전류 회로.
제1항에 있어서, 상기 톱니파형 전압 발생부는,
상기 레퍼런스 FET의 게이트와 접지 사이에 연결되는 충방전 커패시터;
상기 충방전 커패시터에 병렬로 연결되어 소정 클럭 주기로 상기 충방전 커패시터를 방전시키는 클럭 스위치를 포함하는 정전류 회로.
제1항에 있어서, 상기 평활회로는 서로 병렬로 연결되는 한쌍의 커패시터와 저항으로 구성된 것을 특징으로 하는 정전류 회로.
제1항에 있어서, 상기 전류미러는
게이트가 서로 공통으로 연결되는 한쌍의 FET로 구성되고, 상기 한쌍의 FET중에서 상기 비교기로부터 피드백받기 위한 FET의 드레인이 상기 비교기와 상기 게이트로 연결되며, 상기 게이트를 통해 외부의 전류미러들과 연결되어 복수의 복사전류를 제어할 수 있는 전류미러 생성회로를 구성하는 것을 특징으로 하는 정전류 회로.
정전류 회로와, 상기 정전류 회로로부터 분기된 정전류를 입력받아 정전용량을 감지하기 위한 MxN 매트릭스로 배열된 MxN개의 정전 센서부를 포함하는 정전용량 검출장치에 있어서,
상기 정전류 회로가
레퍼런스 FET;
상기 레퍼런스 FET의 게이트에 소정 클럭 주기의 톱니파형 전압을 인가하는 톱니파형 전압 발생부;
상기 레퍼런스 FET의 드레인과 Vcc 사이에 연결되어 평활화된 전압을 인가하는 평활회로;
상기 톱니파형 전압 발생부에 일정한 전류를 공급하고, 상기 레퍼런스 FET의 드레인 전류를 일정하게 하는 전류미러; 및
상기 레퍼런스 FET의 드레인 전압을 소정의 기준전압과 비교하여 상기 전류미러로 피드백시키는 비교기를 포함하는 것을 특징으로 하는 정전용량 검출장치.
제5항에 있어서, 상기 정전 센서부는
상기 정전류 회로의 신호에 따라 복사전류를 공급하기 위한 전류미러와,
상기 전류미러에 일단이 연결된 센서전극;
상기 전류미러에 일단이 연결되어 상기 전류미러의 복사전류에 따라 충전되는 감지용 충방전 커패시터와, 상기 감지용 충방전 커패시터에 병렬로 연결되어 소정 클럭에 따라 상기 감지용 충방전 커패시터를 방전시키는 스위칭 FET로 이루어져 톱니파형 전압을 발생하는 톱니파형 전압 발생부;
상기 톱니파형 전압이 게이트 전극에 인가되고, 상기 센서전극과 상기 감지용 충방전 커패시터의 용량에 따라 감지전류를 흐르게 하는 정전용량 검출용 FET와,
X 선택부;
Y 선택부; 및
상기 X 선택부와 Y 선택부 사이에 연결되어 상기 X 선택부와 Y 선택부에 의해 선택되면, 상기 감지전류를 전압으로 변환하여 출력하는 전류-전압 변환부를 포함하는 것을 특징으로 하는 정전용량 검출장치.