KR102218629B1 - 전하선택 박막을 포함하는 실리콘 태양전지 및 이의 제조방법 - Google Patents
전하선택 박막을 포함하는 실리콘 태양전지 및 이의 제조방법 Download PDFInfo
- Publication number
- KR102218629B1 KR102218629B1 KR1020180141692A KR20180141692A KR102218629B1 KR 102218629 B1 KR102218629 B1 KR 102218629B1 KR 1020180141692 A KR1020180141692 A KR 1020180141692A KR 20180141692 A KR20180141692 A KR 20180141692A KR 102218629 B1 KR102218629 B1 KR 102218629B1
- Authority
- KR
- South Korea
- Prior art keywords
- metal oxide
- layer
- oxide film
- silicon substrate
- film
- Prior art date
Links
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 142
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 142
- 239000010703 silicon Substances 0.000 title claims abstract description 142
- 239000010408 film Substances 0.000 claims abstract description 160
- 239000000758 substrate Substances 0.000 claims abstract description 106
- 239000010409 thin film Substances 0.000 claims abstract description 57
- 229910044991 metal oxide Inorganic materials 0.000 claims description 131
- 150000004706 metal oxides Chemical class 0.000 claims description 131
- 238000000034 method Methods 0.000 claims description 44
- 229910052751 metal Inorganic materials 0.000 claims description 29
- 239000002184 metal Substances 0.000 claims description 29
- 238000004519 manufacturing process Methods 0.000 claims description 25
- 229910018072 Al 2 O 3 Inorganic materials 0.000 claims description 20
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 18
- 229910000476 molybdenum oxide Inorganic materials 0.000 claims description 10
- PQQKPALAQIIWST-UHFFFAOYSA-N oxomolybdenum Chemical compound [Mo]=O PQQKPALAQIIWST-UHFFFAOYSA-N 0.000 claims description 10
- 239000000203 mixture Substances 0.000 claims description 9
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 claims description 4
- 239000010410 layer Substances 0.000 description 165
- 239000012535 impurity Substances 0.000 description 25
- 238000005229 chemical vapour deposition Methods 0.000 description 24
- 238000010586 diagram Methods 0.000 description 24
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 22
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 18
- 238000002161 passivation Methods 0.000 description 15
- 229910052782 aluminium Inorganic materials 0.000 description 12
- 238000005240 physical vapour deposition Methods 0.000 description 12
- 229910052814 silicon oxide Inorganic materials 0.000 description 12
- 238000000151 deposition Methods 0.000 description 11
- 229910004205 SiNX Inorganic materials 0.000 description 10
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 9
- 229910052738 indium Inorganic materials 0.000 description 9
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 9
- 229910015711 MoOx Inorganic materials 0.000 description 8
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 8
- 238000000231 atomic layer deposition Methods 0.000 description 8
- 229910052709 silver Inorganic materials 0.000 description 8
- 239000004332 silver Substances 0.000 description 8
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 6
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 6
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 229910052787 antimony Inorganic materials 0.000 description 6
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 6
- 229910052785 arsenic Inorganic materials 0.000 description 6
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 6
- 229910052796 boron Inorganic materials 0.000 description 6
- 239000010949 copper Substances 0.000 description 6
- 238000010304 firing Methods 0.000 description 6
- 229910052733 gallium Inorganic materials 0.000 description 6
- 239000010931 gold Substances 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 229910052698 phosphorus Inorganic materials 0.000 description 6
- 239000011574 phosphorus Substances 0.000 description 6
- 239000010936 titanium Substances 0.000 description 6
- 238000000137 annealing Methods 0.000 description 5
- 239000004020 conductor Substances 0.000 description 5
- 230000007547 defect Effects 0.000 description 5
- 238000005530 etching Methods 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 238000000576 coating method Methods 0.000 description 4
- 238000010248 power generation Methods 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- 238000007747 plating Methods 0.000 description 3
- 238000007650 screen-printing Methods 0.000 description 3
- JBQYATWDVHIOAR-UHFFFAOYSA-N tellanylidenegermanium Chemical compound [Te]=[Ge] JBQYATWDVHIOAR-UHFFFAOYSA-N 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- 239000002253 acid Substances 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- 230000003667 anti-reflective effect Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000006748 scratching Methods 0.000 description 1
- 230000002393 scratching effect Effects 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
- H01L31/1884—Manufacture of transparent electrodes, e.g. TCO, ITO
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/0216—Coatings
- H01L31/02161—Coatings for devices characterised by at least one potential jump barrier or surface barrier
- H01L31/02167—Coatings for devices characterised by at least one potential jump barrier or surface barrier for solar cells
- H01L31/02168—Coatings for devices characterised by at least one potential jump barrier or surface barrier for solar cells the coatings being antireflective or having enhancing optical properties for the solar cells
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/0224—Electrodes
- H01L31/022466—Electrodes made of transparent conductive layers, e.g. TCO, ITO layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
- H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
- H01L31/0264—Inorganic materials
- H01L31/032—Inorganic materials including, apart from doping materials or other impurities, only compounds not provided for in groups H01L31/0272 - H01L31/0312
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
- H01L31/042—PV modules or arrays of single PV cells
- H01L31/0445—PV modules or arrays of single PV cells including thin film solar cells, e.g. single thin film a-Si, CIS or CdTe solar cells
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Abstract
본 발명의 전하선택 박막을 포함하는 실리콘 태양전지는, 제1 도전성 타입의 실리콘 기판과, 상기 실리콘 기판의 상면에 배치된 제2 도전성 타입의 에미터층과, 상기 에미터층 상부에 배치된 반사 방지막과, 상기 실리콘 기판의 하부에 배치된 전하선택 박막과, 상기 전하선택 박막의 하부에 배치된 투명층과, 상기 투명층의 하면에 배치된 제1 전극과, 상기 에미터층과 전기적으로 접속되는 제2 전극을 포함한다.
Description
본 발명은 태양전지에 관한 것으로, 보다 자세하게는 전하선택 박막을 포함하는 실리콘 태양전지 및 이의 제조방법에 관한 것이다.
일반적으로 태양전지는 태양광을 직접 전기로 변환시키는 태양광 발전의 핵심 소자로서, 기본적으로 p-n 접합으로 이루어진 다이오드(Diode)라 할 수 있다. 실리콘 태양전지는 p-n 접합면을 갖는다. 상기 p-n 접합면에 빛이 조사되면 전자와 정공이 발생하며, 전자와 정공은 p 영역과 n 영역으로 이동하게 된다. 이때, p 영역과 n 영역 사이에 전위차(기전력)가 발생하고, 태양전지에 부하를 연결하면 전류가 흐르게 된다.
실리콘 태양전지는 사용 재료의 종류에 따라서 결정계, 비정질계, 화합물계 등으로 분류되며, 결정계 실리콘 태양전지는 단결정형 및 다결정형으로 분류된다. 단결정 실리콘 태양전지는 기판의 품질이 좋기 때문에 고효율화가 용이하지만 기판의 제조 비용이 큰 단점이 있다. 이에 반하여 다결정 실리콘 태양전지는 단결정 실리콘 태양전지에 비해 상대적으로 기판의 품질이 좋지 않기 때문에 고효율화가 어려운 단점이 있다.
태양전지는 일반적으로 n형 실리콘 기판 상에 p형 실리콘 박막(p형 반도체층)이 형성된 구조를 이루게 된다. p형 실리콘 박막은 p형 불순물의 도핑에 의해 형성된다. 이에, 실리콘 기판의 하층부는 n형 반도체층으로 남는다. 실리콘 기판의 상층부는 p형 반도체층을 이루게 되어 p-n 접합부를 구성한다. 그리고 실리콘 기판의 전후면에는 p-n 접합부에 의해 광 생성된 정공 및 전자를 포집하기 위한 금속 전극이 형성된다. 태양전지는 실리콘 기판 표면의 패시베이션 특성을 향상시켜 전자 또는 정공과 같은 전하의 재결합율을 최소화시킴으로써 태양전지의 발전 효율을 극대화시키는 것이 중요하다.
본 발명은 발전 효율을 향상시킬 수 있는 실리콘 태양전지 및 이의 제조방법을 제공하는 것을 기술적 과제로 한다.
본 발명은 실리콘 기판에 전하선택 박막을 적용하고, 전하선택 박막의 특성을 향상시켜 전하의 이동도를 높일 수 있는 실리콘 태양전지 및 이의 제조방법을 제공하는 것을 기술적 과제로 한다.
본 발명의 실시 예에 따른 실리콘 태양전지는, 제1 도전성 타입의 실리콘 기판과, 상기 실리콘 기판의 상면에 배치된 제2 도전성 타입의 에미터층과, 상기 에미터층 상부에 배치된 반사 방지막과, 상기 실리콘 기판의 하부에 배치된 전하선택 박막과, 상기 전하선택 박막의 하부에 배치된 투명층과, 상기 투명층의 하면에 배치된 제1 전극과, 상기 에미터층과 전기적으로 접속되는 제2 전극을 포함한다.
본 발명의 실시 예에 따른 실리콘 태양전지의 상기 전하선택 박막은, 상기 실리콘 기판의 하면에 배치된 제1 금속 산화막과, 상기 제1 금속 산화막의 하면에 배치된 제2 금속 산화막과, 상기 제2 금속 산화막의 하면에 배치된 제3 금속 산화막을 포함한다.
본 발명의 실시 예에 따른 실리콘 태양전지의 상기 제1 금속 산화막은 산화 알루미늄(Al2O3)으로 0.1nm~2.0nm의 두께로 형성된다.
본 발명의 실시 예에 따른 실리콘 태양전지의 상기 제2 금속 산화막은 산화 몰리브덴(MoOx)으로 3.0nm~15.0nm의 두께로 형성된다.
본 발명의 실시 예에 따른 실리콘 태양전지의 상기 제3 금속 산화막은 산화 알루미늄(Al2O3)으로 0.1nm~2.0nm의 두께로 형성된다.
본 발명의 실시 예에 따른 실리콘 태양전지의 제조방법은, 제1 도전성 타입의 실리콘 기판을 준비하는 단계와, 상기 실리콘 기판의 상면에 제2 도전성 타입의 에미터층을 형성하는 단계와, 상기 에미터층 상에 반사 방지막을 형성하는 단계와, 상기 실리콘 기판의 하부에 전하선택 박막을 형성하는 단계와, 상기 전하선택 박막의 하부에 투명층을 형성하는 단계와, 상기 투명층의 하면에 제1 전극을 형성하는 단계와, 상기 에미터층과 전기적으로 접속되는 제2 전극을 형성하는 단계를 포함한다.
본 발명의 실시 예에 따른 실리콘 태양전지의 제조방법은, 상기 전하선택 박막을 형성하는 단계에서, 상기 실리콘 기판의 하면에 제1 금속 산화막을 형성하고, 상기 제1 금속 산화막의 하면에 제2 금속 산화막을 형성하고, 상기 제2 금속 산화막의 하면에 제3 금속 산화막을 형성한다.
본 발명의 실시 예에 따른 실리콘 태양전지의 제조방법에서, 상기 제1 금속 산화막은 산화 알루미늄(Al2O3)으로 0.1nm~2.0nm의 두께로 형성된다.
본 발명의 실시 예에 따른 실리콘 태양전지의 제조방법에서, 상기 제2 금속 산화막은 산화 몰리브덴(MoOx)으로 3.0nm~15.0nm의 두께로 형성된다.
본 발명의 실시 예에 따른 실리콘 태양전지의 제조방법에서, 상기 제3 금속 산화막은 산화 알루미늄(Al2O3)으로 0.1nm~2.0nm의 두께로 형성된다.
본 발명은 발전 효율이 증가되는 실리콘 태양전지 및 이의 제조방법을 제공할 수 있다.
본 발명의 실리콘 태양전지는 전하선택 박막의 특성을 향상시켜 전하의 이동도를 높일 수 있다.
본 발명의 실리콘 태양전지 및 이의 제조 방법은 제2 금속 산화막(MoOx)의 상면에 제1 금속 산화막(Al2O3)이 배치되어 실리콘 산화막의 결함(sub-oxide state)을 감소시켜 전하선택 박막의 특성을 향상시킬 수 있다. 또한, 제2 금속 산화막(MoOx)의 하면에 제3 금속 산화막(Al2O3)이 배치되어 제2 금속 산화막의 MoOx의 조성의 변화를 방지하여 전하선택 박막의 특성을 향상시킬 수 있다.
도 1a는 본 발명의 일 실시 예에 따른 전하선택 박막을 포함하는 실리콘 태양전지를 나타내는 도면이다.
도 1b는 본 발명의 일 실시 예에 따른 전하선택 박막을 포함하는 실리콘 태양전지를 나타내는 도면이다.
도 1c는 본 발명의 일 실시 예에 따른 전하선택 박막을 포함하는 실리콘 태양전지를 나타내는 도면이다.
도 2a는 본 발명의 실시 예에 따른 전하선택 박막을 포함하는 실리콘 태양전지의 제조방법을 나타내는 도면이다.
도 2b는 전하선택 박막을 형성하는 방법을 나타내는 도면이다.
도 3은 실리콘 기판의 상/하면에 텍스처링 구조를 형성하는 것을 나타내는 도면이다.
도 4는 실리콘 기판의 상면에 에미터층을 형성하는 것을 나타내는 도면이다.
도 5는 에미터층의 상면에 반사 방지막을 형성하는 것을 나타내는 도면이다.
도 6은 반사 방지막 상에 금속층을 형성하는 것을 나타내는 도면이다.
도 7a은 실리콘 기판의 하면에 전하선택 박막을 형성하는 것을 나타내는 도면이다.
도 7b는 실리콘 기판의 하면에 제1 금속 산화막을 형성하는 것을 나타내는 도면이다.
도 7c는 제1 금속 산화막의 하면에 제2 금속 산화막을 형성하는 것을 나타내는 도면이다.
도 7d는 제2 금속 산화막의 하면에 제3 금속 산화막을 형성하는 것을 나타내는 도면이다.
도 8은 전하선택 박막의 하부에 투명층을 형성하는 것을 나타내는 도면이다.
도 9는 투명층의 하부에 제1 전극을 형성하는 것을 나타내는 도면이다.
도 10은 반사 방지막의 상부에 제2 전극을 형성하는 것을 나타내는 도면이다.
도 1b는 본 발명의 일 실시 예에 따른 전하선택 박막을 포함하는 실리콘 태양전지를 나타내는 도면이다.
도 1c는 본 발명의 일 실시 예에 따른 전하선택 박막을 포함하는 실리콘 태양전지를 나타내는 도면이다.
도 2a는 본 발명의 실시 예에 따른 전하선택 박막을 포함하는 실리콘 태양전지의 제조방법을 나타내는 도면이다.
도 2b는 전하선택 박막을 형성하는 방법을 나타내는 도면이다.
도 3은 실리콘 기판의 상/하면에 텍스처링 구조를 형성하는 것을 나타내는 도면이다.
도 4는 실리콘 기판의 상면에 에미터층을 형성하는 것을 나타내는 도면이다.
도 5는 에미터층의 상면에 반사 방지막을 형성하는 것을 나타내는 도면이다.
도 6은 반사 방지막 상에 금속층을 형성하는 것을 나타내는 도면이다.
도 7a은 실리콘 기판의 하면에 전하선택 박막을 형성하는 것을 나타내는 도면이다.
도 7b는 실리콘 기판의 하면에 제1 금속 산화막을 형성하는 것을 나타내는 도면이다.
도 7c는 제1 금속 산화막의 하면에 제2 금속 산화막을 형성하는 것을 나타내는 도면이다.
도 7d는 제2 금속 산화막의 하면에 제3 금속 산화막을 형성하는 것을 나타내는 도면이다.
도 8은 전하선택 박막의 하부에 투명층을 형성하는 것을 나타내는 도면이다.
도 9는 투명층의 하부에 제1 전극을 형성하는 것을 나타내는 도면이다.
도 10은 반사 방지막의 상부에 제2 전극을 형성하는 것을 나타내는 도면이다.
이하에서, 첨부된 도면을 참조하여, 본 발명의 실시 예들에 전하선택 박막을 포함하는 실리콘 태양전지 및 이의 제조방법에 대하여 상세하게 설명한다.
도 1a는 본 발명의 실시 예에 따른 전하선택 박막을 포함하는 실리콘 태양전지를 나타내는 도면이다.
도 1a를 참조하면, 본 발명의 실시 예에 따른 실리콘 태양전지(100)는 실리콘 기판(110, silicon base substrate), 에미터층(120, emitter layer), 반사 방지막(130, ARC: anti-reflection coating), 전하선택 박막(140), 투명층(150), 제1 전극(160), 및 제2 전극(170)을 포함할 수 있다. 상기 전하선택 박막(140)은 제1 금속 산화막(142), 제2 금속 산화막(144), 및 제3 금속 산화막(146)을 포함할 수 있다.
실리콘 기판(110)은 태양전지의 베이스 기판으로서, 제1 도전성 타입, 예를 들어 p형 도전성 타입의 불순물이 도핑된 반도체 기판이다. 실리콘 기판(110)dl p형 도전성 타입을 가지는 경우, 붕소(B), 갈륨(Ga), 인듐(In) 등과 같은 3가 원소의 불순물을 포함할 수 있다. 이에 한정되지 않고, 실리콘 기판(110)이 n형의 도전성 타입을 가질 경우, 실리콘 기판(110)은 인(P), 비소(As), 안티몬(Sb) 등과 같이 5가 원소의 불순물을 포함할 수 있다. 실리콘 기판(110)의 전면 및 하면에 미세한 텍스쳐링(Texturing) 구조(112, 또는 요철 구조)가 형성될 수 있다. 웨이퍼의 표면에 빛이 닿는 면적을 최대한 넓히기 위해, 웨이퍼에 에칭 공정을 마친 후, 인위적으로 줄무늬 형식의 스크래칭 공정을 수행하여 텍스처링 구조를 형성할 수 있다. 일 예로서, 산성 에칭과 같은 습식 에칭을 반복 수행하여 텍스처링 구조를 형성할 수 있다.
에미터층(120)은 빛이 입사되는 실리콘 기판(110)의 전면(상면, front surface)에 배치될 수 있다. 에미터층(120)에는 상기 제1 도전성 타입과 상이한 제2 도전성 타입의 불순물이 도핑될 수 있다. 실리콘 기판(110)과 동일하게 에미터층(120)은 텍스처링 구조로 형성될 수 있다.
일 예로서, 실리콘 기판(110)이 p형의 도전성 타입의 불순물을 포함하는 경우, 에미터층(120)에는 n형의 도전성 타입의 불순물이 도핑될 수 있다. 예를 들어, 에미터층(120)에 인(P), 비소(As), 안티몬(Sb) 등과 같이 5가 원소의 불순물이 도핑될 수 있다. 이러한, 에미터층(120)은 실리콘 기판(110)에 인(P), 비소(As), 안티몬(Sb) 등과 같이 5가 원소의 불순물을 확산시켜 일정 두께를 가지도록 형성할 수 있다.
일 예로서, 실리콘 기판(110)이 p형의 도전성 타입의 불순물을 포함하는 경우, 에미터층(120)에는 p형의 도전성 타입의 불순물이 도핑될 수 있다. 예를 들어, 에미터층(120)에는 붕소(B), 갈륨(Ga), 인듐(In) 등과 같은 3가 원소의 불순물이 도핑될 수 있다. 이러한, 에미터층(120)은 실리콘 기판(110)에 붕소(B), 갈륨(Ga), 인듐(In) 등과 같은 3가 원소의 불순물을 확산시켜 일정 두께를 가지도록 형성할 수 있다.
실리콘 기판(110)과 에미터층(120)에 의해서 p-n 접합이 형성될 수 있다. p-n 접합에 의해 내부 전위차(built-in potential difference)가 발생할 수 있다. 실리콘 기판(110)에 입사된 빛에 의해 생성된 전하인 전자-정공 쌍은 전자와 정공으로 분리되고, 전자는 n형 쪽으로 이동하고 정공은 p형 쪽으로 이동할 수 있다.
일 예로서, 상기 실리콘 기판(110)이 p형이고 에미터층(120)이 n형일 경우, 분리된 정공은 실리콘 기판(110)쪽으로 이동하고, 분리된 전자는 에미터층(120)쪽으로 이동할 수 있다.
일 예로서, 상기 실리콘 기판(110)이 n형이고 에미터층(120)이 p형일 경우, 분리된 전자는 실리콘 기판(110)쪽으로 이동하고, 분리된 정공은 에미터층(120)쪽으로 이동할 수 있다.
에미터층(120) 상에 반사 방지막(130)이 배치될 수 있다. 실리콘 기판(110)과 동일하게 반사 방지막(130)은 텍스처링 구조로 형성될 수 있다. 반사 방지막(130)은 SiNx:H막, SiON막과 같은 절연막을 단층 또는 복층으로 적층된 구조로 형성될 수 있다. SiNx:H 반사 방지막은 SiNx막 형성을 위한 소스 가스를 공급하면서 플라즈마 강화 기상 증착(Plasma Enhanced Chemical Vapor Deposition; PECVD)법에 의하여 형성될 수 있다. 상기 SiON 반사 방지막은 SiNx막 형성을 위한 소스 가스와 N2O가스를 함께 공급하면서 ICP 방식의 PECVD법에 의하여 형성될 수 있다. 상기 SiNx막은 100nm 내지 180nm로 형성될 수 있으며, SiON막은 80nm 내지 130nm로 형성될 수 있다.
반사 방지막(130)의 하면 또는 상면에 패시베이션막이 배치될 수 있다. 패시베이션막은 1nm 내지 50nm의 두께를 가질 수 있으며, 에미터층(120) 상면 또는 반사 방지막(130)의 상면에 배치될 수 있다. 패시베이션막은 원자층 증착법(Atomic Layer Deposition) 또는 플라즈마 강화 화학기상증착(Plasma Enhanced CVD)법에 의하여 산화 알루미늄(Al2O3)을 증착하여 형성할 수 있다.
실리콘 기판(110)의 후면(하면)에 전하선택 박막(140)이 배치될 수 있다. 실리콘 기판(110)과 동일하게 전하선택 박막(140)은 텍스처링 구조로 형성될 수 있다. 전하선택 박막(140)은 제1 금속 산화막(142), 제2 금속 산화막(144), 및 제3 금속 산화막(146)을 포함할 수 있다. 실리콘 기판(110)의 후면(하면)에 제1 금속 산화막(142)이 배치될 수 있다. 제1 금속 산화막(142)의 하면에 제2 금속 산화막(144)이 배치될 수 있다. 제2 금속 산화막(146)의 하면에 제3 금속 산화막(146)이 배치될 수 있다.
제1 금속 산화막(142)은 실리콘 기판(110)의 하면과 접하게 배치되며, 산화 알루미늄(Al2O3)으로 0.1nm ~2.0nm의 두께로 형성될 수 있다. 제1 금속 산화막(142)은 원자층 증착법(Atomic Layer Deposition), 또는 CVD(Chemical Vapor Deposition, 또는 플라즈마 강화 화학기상증착(Plasma Enhanced CVD)법, 또는 PVD(Physical Vapor Deposition)법에 의하여 실리콘 기판(110)의 후면(하면)에 산화 알루미늄(Al2O3)을 증착하여 형성할 수 있다.
제2 금속 산화막(144)은 제1 금속 산화막(142)의 하면에 접하게 배치되며, 산화 몰리브덴(MoOx)으로 3.0~15.0nm의 두께로 형성될 수 있다. 제2 금속 산화막(144)은 원자층 증착법(Atomic Layer Deposition), 또는 CVD(Chemical Vapor Deposition, 또는 플라즈마 강화 화학기상증착(Plasma Enhanced CVD)법, 또는 PVD(Physical Vapor Deposition)법에 의하여 제1 금속 산화막(142)의 하면에 산화 몰리브덴(MoOx)을 증착하여 형성할 수 있다.
제3 금속 산화막(146)은 제2 금속 산화막(144)의 하면과 접하게 배치되며, 산화 알루미늄(Al2O3)으로 0.1nm ~2.0nm의 두께로 형성될 수 있다. 제3 금속 산화막(146)은 원자층 증착법(Atomic Layer Deposition), 또는 CVD(Chemical Vapor Deposition, 또는 플라즈마 강화 화학기상증착(Plasma Enhanced CVD)법, 또는 PVD(Physical Vapor Deposition)법에 의하여 제2 금속 산화막(144)의 하면에 산화 알루미늄(Al2O3)을 증착하여 형성할 수 있다.
실리콘 기판(110)의 후면(하면)에 제2 금속 산화막(144)이 배치되는 경우, 실리콘 기판(110)과 제2 금속 산화막(144)의 계면에 결함이 발생할 수 있다. 본 발명에서는 제1 금속 산화막(142)을 실리콘 기판(110)과 제2 금속 산화막(144)의 사이에 배치하여, 실리콘과 산화막의 계면에서 발생할 수 있는 실리콘 산화막의 결함(sub-oxide state)을 감소시킬 수 있다.
제3 금속 산화막(146)의 하면에 투명층(150)이 배치될 수 있다. 투명층(150)은 ITO(Indium Tin Oxide)와 같은 투명전도성 물질로 1.0nm~200nm의 두께로 형성될 수 있다.
제2 금속 산화막(144)과 투명층(150) 사이에 제3 금속 산화막(146)이 배치될 수 있다. 제3 금속 산화막(146)에 의해서 제2 금속 산화막(144)과 투명층(150)이 직접 접촉하지 않게 되어, 투명층(150)이 증착되면서 제2 금속 산화막(144)의 MoOx의 조성이 변화되는 것을 방지할 수 있다.
이와 같이, 제2 금속 산화막(144)의 상면에 제1 금속 산화막(142)이 배치되어 실리콘 산화막의 결함(sub-oxide state)을 감소시켜 전하선택 박막(140)의 특성을 향상시킬 수 있다. 또한, 제2 금속 산화막(144)의 하면에 제3 금속 산화막(146)이 배치되어 제2 금속 산화막(144)의 MoOx의 조성의 변화를 방지하여 전하선택 박막(140)의 특성을 향상시킬 수 있다.
투명층(150)의 하면에 제1 전극(160)이 배치될 수 있다. 제1 전극(160)은 투명층(150)의 하면에 알루미늄(Al) 금속층을 증착시킨 후, 어닐링 공정을 수행하여 제1 전극(160)을 형성할 수 있다. 제1 전극(160)은 알루미늄(Al)에 더하여 은(Ag)과 같은 도전성 금속을 포함할 수 있다. 알루미늄 금속층을 200nm 내지 15㎛의 두께로 증착시킨 후, 어닐링 공정을 수행하여 제1 전극(160)이 형성될 수 있다. 알루미늄 금속층의 두께가 200nm 미만이면 제1 전극(160)의 두께가 얇아져 전기 저항이 증가하는 문제가 있다. 반대로, 알루미늄 금속층의 두께가 15㎛를 초과하면 불필요하게 알루미늄 재료의 소모량이 증가되고 제조 비용이 증가하는 문제가 있다.
제2 전극(170)은 패시베이션막 및 반사 방지막(130)이 형성되지 않은 부분을 이용하여 에미터층(120)과 전기적으로 연결되도록 배치될 수 있다. 또는 제2 전극(170)은 패시베이션막 및 반사 방지막(130)의 일부를 식각하여 에미터층(120)과 전기적으로 연결되도록 배치될 수 있다.
일 예로서, 제2 전극(170)은 알루미늄(Al), 니켈(Ni), 구리(Cu), 은(Ag), 주석(Sn), 아연(Zn), 인듐(In), 티타늄(Ti), 금(Au) 및 이들의 조합으로 이루어진 군으로부터 선택된 적어도 하나의 도전성 물질로 형성될 수 있다. 제2 전극(170)은 CVD(Chemical Vapor Deposition) 또는 PECVD(Plasma Enhanced CVD)와 같은 화학 기상 증착 공정, 스퍼터링 공정, 도금, 스크린 프린팅과 같은 페이스트 도포 공정에 의하여 형성될 수 있다. 제2 전극(170)은 정해진 방향으로 나란히 연장되는 복수의 전극으로 형성될 수 있다. 제2 전극(170)은 에미터층(120)쪽으로 이동한 전하, 예를 들어 정공을 수집할 수 있다.
일 예로서, 제2 전극(170)은 도전성 페이스트로 이루어질 수 있다. 제2 전극(170)은 패시베이션막 및 반사 방지막(130)으로 노출되는 에미터층(120)에 도전성 페이스트를 도포하여 형성할 수 있다. 도전성 페이스트는 은(Ag) 또는 알루미늄(Al)을 포함하는 물질로 이루어질 수 있다. 또한, 제2 전극(170)은 저온 소성이 가능한 도전성 페이스트를 사용하여 형성할 수 있다. 제2 전극(170)이 저온 소성이 가능한 도전성 페이스트로 형성되는 경우에 고온에서 소성되는 도전성 페이스트로 형성되는 경우에 비하여 우수한 전기 전도도를 나타내므로, 전하 수집 효율을 개선할 수 있다.
도면에 도시하지 않았지만, 제2 전극(170) 상에는 제2 전극(170)과 교차하는 방향으로 복수의 집전부가 위치할 수 있으며, 집전부와 제2 전극(170)은 전기적 및 물리적으로 연결될 수 있다.
도 1b는 본 발명의 일 실시 예에 따른 전하선택 박막을 포함하는 실리콘 태양전지를 나타내는 도면이다.
도 1b를 참조하면, 제1 전극(160)을 패터닝하여 투명층(150)과 전기적으로 연결되도록 배치할 수 있다. 즉, 제2 전극(170)과 동일 또는 유사하게 실리콘 기판(110)의 후면쪽에 제1 전극(160)을 배치할 수 있다. 제조 공정 중, 투명층(150)의 일부를 식각하고, 투명층(150)과 제1 전극이 전기적으로 연결되도록 배치될 수 있다. 이와 같이, 제1 전극(160)을 형성하면 실리콘 기판(110)의 전면 및 후면에서 빛을 수광하여 양면 수광형 태양전지로 기능할 수 있다.
도 1c는 본 발명의 일 실시 예에 따른 전하선택 박막을 포함하는 실리콘 태양전지를 나타내는 도면이다.
도 1c를 참조하면, 실리콘 기판(110)의 전면쪽에는 텍스쳐링 구조(112)를 형성하고, 실리콘 기판(110)의 후면쪽에는 텍스쳐링 구조(112) 없이 평탄하게 형성할 수 있다. 제조 공정 중, 에미터층(120)을 형성한 이후에, 실리콘 기판(110)의 후면에 평탄화 공정(단면만 질산 혼합용액을 이용)을 진행할 수 있다. 이를 통해, 실리콘 기판(110)의 후면쪽에는 텍스쳐링 구조(112, 또는 요철)를 형성하지 않을 수 있다.
도 2a는 본 발명의 실시 예에 따른 전하선택 박막을 포함하는 실리콘 태양전지의 제조방법을 나타내는 도면이다. 도 2b는 전하선택 박막을 형성하는 방법을 나타내는 도면이다.
도 1a, 도 2a 및 도 2b를 참조하면, 전하선택 박막을 포함하는 실리콘 태양전지(100)의 제조방법은, 실리콘 기판(110)의 전면(상면)과 후면(하면)에 텍스쳐링 구조(112)를 형성하는 단계(S10)와, 실리콘 기판(110)의 상면에 에미터층(120)을 형성하는 단계(S20)와, 에미터층(120)의 상면에 반사 방지막(130)을 형성하는 단계(S30)와, 반사 방지막(130) 상에 금속층을 형성하는 단계(S40)와, 실리콘 기판(110)의 하부에 전하선택 박막을 형성하는 단계(S50)와, 전하선택 박막(140)의 하부에 투명층(150)을 형성하는 단계(S60)와, 투명층(150)의 하부에 금속층을 형성하는 단계(S70)와, 금속층에 어닐링 공정을 진행하여 제1 전극(160)을 형성하는 단계(S80)와, 반사 방지막의 상부에 제2 전극(170)을 형성하는 단계(S90)를 포함할 수 있다.
도 3은 실리콘 기판의 상/하면에 텍스처링 구조를 형성하는 것을 나타내는 도면이다.
2a 및 도 3을 참조하면, 실리콘 기판(110)의 전면(상면) 및 후면(하면)에 산성 에칭과 같은 습식 에칭을 반복 수행하여 텍스처링 구조(112, 또는 요철 구조)를 형성할 수 있다(S10).
실리콘 기판(110)은 태양전지의 베이스 기판으로서, 제1 도전성 타입, 예를 들어 p형 도전성 타입의 불순물이 도핑된 반도체 기판이다. 실리콘 기판(110)dl p형 도전성 타입을 가지는 경우, 붕소(B), 갈륨(Ga), 인듐(In) 등과 같은 3가 원소의 불순물을 포함할 수 있다. 이에 한정되지 않고, 실리콘 기판(110)이 n형의 도전성 타입을 가질 경우, 실리콘 기판(110)은 인(P), 비소(As), 안티몬(Sb) 등과 같이 5가 원소의 불순물을 포함할 수 있다.
도 4는 실리콘 기판의 상면에 에미터층을 형성하는 것을 나타내는 도면이다.
이어서, 도 2a 및 도 4를 참조하면, 실리콘 기판(110)의 상면에 에미터층(120)을 형성할 수 있다(S20).
에미터층(120)은 빛이 입사되는 실리콘 기판(110)의 상면(front surface)에 배치될 수 있다. 에미터층(120)에는 상기 제1 도전성 타입과 상이한 제2 도전성 타입의 불순물이 도핑될 수 있다. 실리콘 기판(110)과 동일하게 에미터층(120)은 텍스처링 구조로 형성될 수 있다.
일 예로서, 실리콘 기판(110)이 p형의 도전성 타입의 불순물을 포함하는 경우, 에미터층(120)에는 n형의 도전성 타입의 불순물이 도핑될 수 있다. 예를 들어, 에미터층(120)에 인(P), 비소(As), 안티몬(Sb) 등과 같이 5가 원소의 불순물이 도핑될 수 있다. 이러한, 에미터층(120)은 실리콘 기판(110)에 인(P), 비소(As), 안티몬(Sb) 등과 같이 5가 원소의 불순물을 확산시켜 일정 두께를 가지도록 형성할 수 있다.
일 예로서, 실리콘 기판(110)이 p형의 도전성 타입의 불순물을 포함하는 경우, 에미터층(120)에는 p형의 도전성 타입의 불순물이 도핑될 수 있다. 예를 들어, 에미터층(120)에는 붕소(B), 갈륨(Ga), 인듐(In) 등과 같은 3가 원소의 불순물이 도핑될 수 있다. 이러한, 에미터층(120)은 실리콘 기판(110)에 붕소(B), 갈륨(Ga), 인듐(In) 등과 같은 3가 원소의 불순물을 확산시켜 일정 두께를 가지도록 형성할 수 있다.
실리콘 기판(110)과 에미터층(120)에 의해서 p-n 접합이 형성될 수 있다. p-n 접합에 의해 내부 전위차(built-in potential difference)가 발생할 수 있다. 실리콘 기판(110)에 입사된 빛에 의해 생성된 전하인 전자-정공 쌍은 전자와 정공으로 분리되고, 전자는 n형 쪽으로 이동하고 정공은 p형 쪽으로 이동할 수 있다.
일 예로서, 상기 실리콘 기판(110)이 p형이고 에미터층(120)이 n형일 경우, 분리된 정공은 실리콘 기판(110)쪽으로 이동하고, 분리된 전자는 에미터층(120)쪽으로 이동할 수 있다.
일 예로서, 상기 실리콘 기판(110)이 n형이고 에미터층(120)이 p형일 경우, 분리된 전자는 실리콘 기판(110)쪽으로 이동하고, 분리된 정공은 에미터층(120)쪽으로 이동할 수 있다.
도 5는 에미터층의 상면에 반사 방지막을 형성하는 것을 나타내는 도면이다.
이어서, 도 2a 및 도 5를 참조하면, 에미터층(120) 상에 반사 방지막(130)을 형성할 수 있다(S30).
반사 방지막(130)은 SiNx:H막, SiON막과 같은 절연막을 단층 또는 복층으로 적층된 구조로 형성될 수 있다. SiNx:H 반사 방지막은 SiNx막 형성을 위한 소스 가스를 공급하면서 플라즈마 강화 기상 증착(Plasma Enhanced Chemical Vapor Deposition; PECVD)법에 의하여 형성될 수 있다. 상기 SiON 반사 방지막은 SiNx막 형성을 위한 소스 가스와 N2O가스를 함께 공급하면서 ICP 방식의 PECVD법에 의하여 형성될 수 있다. 상기 SiNx막은 100nm 내지 180nm로 형성될 수 있으며, SiON막은 80nm 내지 130nm로 형성될 수 있다. 실리콘 기판(110)과 동일하게 반사 방지막(130)은 텍스처링 구조로 형성될 수 있다.
반사 방지막(130)의 하면 또는 상면에 패시베이션막을 형성할 수 있다. 패시베이션막은 1nm 내지 50nm의 두께를 가질 수 있으며, 에미터층(120) 상면 또는 반사 방지막(130)의 상면에 배치될 수 있다. 패시베이션막은 원자층 증착법(Atomic Layer Deposition) 또는 플라즈마 강화 화학기상증착(Plasma Enhanced CVD)법에 의하여 산화 알루미늄(Al2O3)을 증착하여 형성할 수 있다.
도 6은 반사 방지막 상에 금속층을 형성하는 것을 나타내는 도면이다.
도 2a 및 도 6을 참조하면, 반사 방지막(130)의 상면에 금속층(172)을 형성할 수 있다(S40).
금속층(172)은 에미터층(120)과 전기적으로 접속되는 제2 전극(170)을 형성하기 위한 것이다. 패시베이션막 및 반사 방지막(130)의 일부를 제거하여 에미터층(120)을 노출시킨 후, 반사 방지막(130)의 전면에 금속층(172)을 형성할 수 있다. 이후, 금속층(172)을 패터닝하여 제2 전극(170)을 형성할 수 있다.
일 예로서, 금속층(172)은 알루미늄(Al), 니켈(Ni), 구리(Cu), 은(Ag), 주석(Sn), 아연(Zn), 인듐(In), 티타늄(Ti), 금(Au) 및 이들의 조합으로 이루어진 군으로부터 선택된 적어도 하나의 도전성 물질로 형성될 수 있다. 금속층(172)은 CVD(Chemical Vapor Deposition) 또는 PECVD(Plasma Enhanced CVD)와 같은 화학 기상 증착 공정, 스퍼터링 공정, 도금, 스크린 프린팅과 같은 페이스트 도포 공정에 의하여 형성될 수 있다.
일 예로서, 금속층(172)은 도전성 페이스트로 이루어질 수 있다. 금속층(172)은 패시베이션막 및 반사 방지막(130)으로 노출되는 에미터층(120)에 도전성 페이스트를 도포하여 형성할 수 있다. 도전성 페이스트는 은(Ag) 또는 알루미늄(Al)을 포함하는 물질로 이루어질 수 있다. 또한, 금속층(172)은 저온 소성이 가능한 도전성 페이스트를 사용하여 형성할 수 있다. 금속층(172)이 저온 소성이 가능한 도전성 페이스트로 형성되는 경우에 고온에서 소성되는 도전성 페이스트로 형성되는 경우에 비하여 우수한 전기 전도도를 나타내므로, 전하 수집 효율을 개선할 수 있다.
도 7a은 실리콘 기판의 하면에 전하선택 박막을 형성하는 것을 나타내는 도면이다.
도 2a 및 도 7a를 참조하면, 실리콘 기판(110)의 후면(하면)에 전하선택 박막(140)을 형성할 수 있다(S50).
실리콘 기판(110)과 동일하게 전하선택 박막(140)은 텍스처링 구조로 형성될 수 있다. 전하선택 박막(140)은 제1 금속 산화막(142), 제2 금속 산화막(144), 및 제3 금속 산화막(146)을 포함할 수 있다. 실리콘 기판(110)의 후면(하면)에 제1 금속 산화막(142)이 배치될 수 있다. 제1 금속 산화막(142)의 하면에 제2 금속 산화막(144)이 배치될 수 있다. 제2 금속 산화막(146)의 하면에 제3 금속 산화막(146)이 배치될 수 있다.
도 7b는 실리콘 기판의 하면에 제1 금속 산화막을 형성하는 것을 나타내는 도면이다.
도 2b 및 도 7b를 참조하면, 실리콘 기판(110)의 후면(하면)에 제1 금속 산화막(142)을 형성할 수 있다(S52).
제1 금속 산화막(142)은 실리콘 기판(110)의 하면과 접하게 배치되며, 산화 알루미늄(Al2O3)으로 0.1nm ~2.0nm의 두께로 형성될 수 있다. 제1 금속 산화막(142)은 원자층 증착법(Atomic Layer Deposition), 또는 CVD(Chemical Vapor Deposition, 또는 플라즈마 강화 화학기상증착(Plasma Enhanced CVD)법, 또는 PVD(Physical Vapor Deposition)법에 의하여 실리콘 기판(110)의 후면(하면)에 산화 알루미늄(Al2O3)을 증착하여 형성할 수 있다.
도 7c는 제1 금속 산화막의 하면에 제2 금속 산화막을 형성하는 것을 나타내는 도면이다.
도 2b 및 도 7c를 참조하면, 제1 금속 산화막(142)의 하면에 제2 금속 산화막(144)을 형성할 수 있다(S54).
제2 금속 산화막(144)은 제1 금속 산화막(142)의 하면에 접하게 배치되며, 산화 몰리브덴(MoOx)으로 3.0~15.0nm의 두께로 형성될 수 있다. 제2 금속 산화막(144)은 원자층 증착법(Atomic Layer Deposition), 또는 CVD(Chemical Vapor Deposition, 또는 플라즈마 강화 화학기상증착(Plasma Enhanced CVD)법, 또는 PVD(Physical Vapor Deposition)법에 의하여 제1 금속 산화막(142)의 하면에 산화 몰리브덴(MoOx)을 증착하여 형성할 수 있다.
도 7d는 제2 금속 산화막의 하면에 제3 금속 산화막을 형성하는 것을 나타내는 도면이다.
도 2b 및 도 7d를 참조하면, 제2 금속 산화막(144)의 하면에 제3 금속 산화막(146)을 형성할 수 있다(S56).
제3 금속 산화막(146)은 제2 금속 산화막(144)의 하면과 접하게 배치되며, 산화 알루미늄(Al2O3)으로 0.1nm ~2.0nm의 두께로 형성될 수 있다. 제3 금속 산화막(146)은 원자층 증착법(Atomic Layer Deposition), 또는 CVD(Chemical Vapor Deposition, 또는 플라즈마 강화 화학기상증착(Plasma Enhanced CVD)법, 또는 PVD(Physical Vapor Deposition)법에 의하여 제2 금속 산화막(144)의 하면에 산화 알루미늄(Al2O3)을 증착하여 형성할 수 있다.
다시, 도 1a를 참조하면, 실리콘 기판(110)의 후면(하면)에 제2 금속 산화막(144)이 배치되는 경우, 실리콘 기판(110)과 제2 금속 산화막(144)의 계면에 결함이 발생할 수 있다. 본 발명에서는 제1 금속 산화막(142)을 실리콘 기판(110)과 제2 금속 산화막(144)의 사이에 배치하여, 실리콘과 산화막의 계면에서 발생할 수 있는 실리콘 산화막의 결함(sub-oxide state)을 감소시킬 수 있다.
도 8은 전하선택 박막의 하부에 투명층을 형성하는 것을 나타내는 도면이다.
도 2a 및 도 8을 참조하면, 제3 금속 산화막(146)의 하면에 투명층(150)을 형성할 수 있다(S60).
투명층(150)은 ITO(Indium Tin Oxide)와 같은 투명전도성 물질로 1.0nm~200nm의 두께로 형성될 수 있다. 제2 금속 산화막(144)과 투명층(150) 사이에 제3 금속 산화막(146)이 배치될 수 있다. 제3 금속 산화막(146)에 의해서 제2 금속 산화막(144)과 투명층(150)이 직접 접촉하지 않게 되어, 투명층(150)이 증착되면서 제2 금속 산화막(144)의 MoOx의 조성이 변화되는 것을 방지할 수 있다.
이와 같이, 제2 금속 산화막(144)의 상면에 제1 금속 산화막(142)이 배치되어 실리콘 산화막의 결함(sub-oxide state)을 감소시켜 전하선택 박막(140)의 특성을 향상시킬 수 있다. 또한, 제2 금속 산화막(144)의 하면에 제3 금속 산화막(146)이 배치되어 제2 금속 산화막(144)의 MoOx의 조성의 변화를 방지하여 전하선택 박막(140)의 특성을 향상시킬 수 있다.
도 9는 투명층의 하부에 제1 전극을 형성하는 것을 나타내는 도면이다.
도 2a 및 도 9를 참조하면, 투명층(150)의 하면에 금속층을 형성할 수 있다(S70).
제1 전극(160)을 형성하기 위한 금속층은 CVD(Chemical Vapor Deposition) 또는 PECVD(Plasma Enhanced CVD)와 같은 화학 기상 증착 공정, 스퍼터링 공정을 통해 형성될 수 있다. 또한, 제1 전극(160)을 형성하기 위한 금속층은 알루미늄을 진공 증발시켜 코팅하는 진공 증착법에 의하여 형성될 수 있다. 이때, 제1 전극(160)을 형성하기 위한 금속층을 200nm 내지 15㎛의 두께로 증착할 수 있다.
이어서, 상기 금속층에 어닐링 공정을 수행하여 제1 전극(160)을 형성할 수 있다(S80).
제1 전극(160)은 알루미늄(Al)에 더하여 은(Ag)과 같은 도전성 금속을 포함할 수 있다. 알루미늄 금속층을 200nm 내지 15㎛의 두께로 증착시킨 후, 어닐링 공정을 수행하여 제1 전극(160)이 형성될 수 있다. 알루미늄 금속층의 두께가 200nm 미만이면 제1 전극(160)의 두께가 얇아져 전기 저항이 증가하는 문제가 있다. 반대로, 알루미늄 금속층의 두께가 15㎛를 초과하면 불필요하게 알루미늄 재료의 소모량이 증가되고 제조 비용이 증가하는 문제가 있다.
도 10은 반사 방지막의 상부에 제2 전극을 형성하는 것을 나타내는 도면이다.
도 2a 및 도 10을 참조하면, 반사 방지막(130)의 상부에 제2 전극(170)을 형성할 수 있다(S90).
제2 전극(170)은 패시베이션막 및 반사 방지막(130)이 형성되지 않은 부분을 이용하여 에미터층(120)과 전기적으로 연결되도록 배치될 수 있다. 또는 제2 전극(170)은 패시베이션막 및 반사 방지막(130)의 일부를 식각하여 에미터층(120)과 전기적으로 연결되도록 배치될 수 있다.
일 예로서, 제2 전극(170)은 알루미늄(Al), 니켈(Ni), 구리(Cu), 은(Ag), 주석(Sn), 아연(Zn), 인듐(In), 티타늄(Ti), 금(Au) 및 이들의 조합으로 이루어진 군으로부터 선택된 적어도 하나의 도전성 물질로 형성될 수 있다. 제2 전극(170)은 CVD(Chemical Vapor Deposition) 또는 PECVD(Plasma Enhanced CVD)와 같은 화학 기상 증착 공정, 스퍼터링 공정, 도금, 스크린 프린팅과 같은 페이스트 도포 공정에 의하여 형성될 수 있다. 제2 전극(170)은 정해진 방향으로 나란히 연장되는 복수의 전극으로 형성될 수 있다. 제2 전극(170)은 에미터층(120)쪽으로 이동한 전하, 예를 들어 정공을 수집할 수 있다.
일 예로서, 제2 전극(170)은 도전성 페이스트로 이루어질 수 있다. 제2 전극(170)은 패시베이션막 및 반사 방지막(130)으로 노출되는 에미터층(120)에 도전성 페이스트를 도포하여 형성할 수 있다. 도전성 페이스트는 은(Ag) 또는 알루미늄(Al)을 포함하는 물질로 이루어질 수 있다. 또한, 제2 전극(170)은 저온 소성이 가능한 도전성 페이스트를 사용하여 형성할 수 있다. 제2 전극(170)이 저온 소성이 가능한 도전성 페이스트로 형성되는 경우에 고온에서 소성되는 도전성 페이스트로 형성되는 경우에 비하여 우수한 전기 전도도를 나타내므로, 전하 수집 효율을 개선할 수 있다.
도면에 도시하지 않았지만, 제2 전극(170) 상에는 제2 전극(170)과 교차하는 방향으로 복수의 집전부가 위치할 수 있으며, 집전부와 제2 전극(170)은 전기적 및 물리적으로 연결될 수 있다.
본 발명의 실시 예에 따른 전하선택 박막을 포함하는 실리콘 태양전지 및 이의 제조방법은, 제2 금속 산화막(144)의 상면에 제1 금속 산화막(142)이 배치되어 실리콘 산화막의 결함(sub-oxide state)을 감소시켜 전하선택 박막(140)의 특성을 향상시킬 수 있다. 또한, 제2 금속 산화막(144)의 하면에 제3 금속 산화막(146)이 배치되어 제2 금속 산화막(144)의 MoOx의 조성의 변화를 방지하여 전하선택 박막(140)의 특성을 향상시킬 수 있다.
이상에서 설명한 것은 본 발명에 의한 태양전지 제조방법을 실시하기 위한 하나의 실시 예에 불과한 것으로서, 본 발명은 상기한 실시 예에 한정되지 않고, 이하의 특허청구범위에서 청구하는 바와 같이 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능한 범위까지 본 발명의 기술적 정신이 있다고 할 것이다.
100: 실리콘 태양전지 110: 실리콘 기판
120: 에미터층 130: 반사 방지막
140: 전하선택 박막 142: 제1 금속 산화막
144: 제2 금속 산화막 146: 제3 금속 산화막
150: 투명층 160: 제1 전극
170: 제2 전극
120: 에미터층 130: 반사 방지막
140: 전하선택 박막 142: 제1 금속 산화막
144: 제2 금속 산화막 146: 제3 금속 산화막
150: 투명층 160: 제1 전극
170: 제2 전극
Claims (10)
- 제1 도전성 타입의 실리콘 기판;
상기 실리콘 기판의 상면에 배치된 제2 도전성 타입의 에미터층;
상기 에미터층 상부에 배치된 반사 방지막;
상기 실리콘 기판의 하부에 배치된 전하선택 박막;
상기 전하선택 박막의 하부에 배치된 투명층;
상기 투명층의 하면에 배치된 제1 전극; 및
상기 에미터층과 전기적으로 접속되는 제2 전극;을 포함하며,
상기 전하선택 박막은,
상기 실리콘 기판의 하면에 배치되며, 산화 알루미늄(Al2O3)으로 형성된 제1 금속 산화막;
상기 제1 금속 산화막의 하면에 배치되며, 산화 몰리브덴(MoOx)으로 형성된 제2 금속 산화막; 및
상기 제2 금속 산화막의 하면에 배치되며, 산화 알루미늄(Al2O3)으로 형성된 제3 금속 산화막;을 포함하며,
상기 투명층은 ITO(Indium Tin Oxide)으로 형성되며,
상기 제3 금속 산화막은 상기 제2 금속 산화막과 투명층이 직접 접촉하지 않도록하여 상기 투명층이 증착되면서 상기 제2 금속 산화막의 산화 몰리브덴(MoOx)의 조성이 변화되는 것을 방지하는 실리콘 태양전지. - 삭제
- 제1 항에 있어서,
상기 제1 금속 산화막은 0.1nm~2.0nm의 두께로 형성되는 실리콘 태양전지. - 제1 항에 있어서,
상기 제2 금속 산화막은 3.0nm~15.0nm의 두께로 형성되는 실리콘 태양전지. - 제1 항에 있어서,
상기 제3 금속 산화막은 0.1nm~2.0nm의 두께로 형성되는 실리콘 태양전지. - 제1 도전성 타입의 실리콘 기판을 준비하는 단계;
상기 실리콘 기판의 상면에 제2 도전성 타입의 에미터층을 형성하는 단계;
상기 에미터층 상에 반사 방지막을 형성하는 단계;
상기 실리콘 기판의 하부에 전하선택 박막을 형성하는 단계;
상기 전하선택 박막의 하부에 투명층을 형성하는 단계;
상기 투명층의 하면에 제1 전극을 형성하는 단계; 및
상기 에미터층과 전기적으로 접속되는 제2 전극을 형성하는 단계;를 포함하며,
상기 전하선택 박막을 형성하는 단계에서,
상기 실리콘 기판의 하면에 산화 알루미늄(Al2O3)으로 제1 금속 산화막을 형성하고, 상기 제1 금속 산화막의 하면에 산화 몰리브덴(MoOx)으로 제2 금속 산화막을 형성하고, 상기 제2 금속 산화막의 하면에 산화 알루미늄(Al2O3)으로 제3 금속 산화막을 형성하며,
상기 투명층은 ITO(Indium Tin Oxide)으로 형성되며,
상기 제3 금속 산화막은 상기 제2 금속 산화막과 투명층이 직접 접촉하지 않도록하여 상기 투명층이 증착되면서 상기 제2 금속 산화막의 산화 몰리브덴(MoOx)의 조성이 변화되는 것을 방지하는 실리콘 태양전지의 제조방법. - 삭제
- 제6 항에 있어서,
상기 제1 금속 산화막은 0.1nm~2.0nm의 두께로 형성되는 실리콘 태양전지의 제조방법. - 제6 항에 있어서,
상기 제2 금속 산화막은 3.0nm~15.0nm의 두께로 형성되는 실리콘 태양전지의 제조방법. - 제6 항에 있어서,
상기 제3 금속 산화막은 0.1nm~2.0nm의 두께로 형성되는 실리콘 태양전지의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020180141692A KR102218629B1 (ko) | 2018-11-16 | 2018-11-16 | 전하선택 박막을 포함하는 실리콘 태양전지 및 이의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020180141692A KR102218629B1 (ko) | 2018-11-16 | 2018-11-16 | 전하선택 박막을 포함하는 실리콘 태양전지 및 이의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20200057870A KR20200057870A (ko) | 2020-05-27 |
| KR102218629B1 true KR102218629B1 (ko) | 2021-02-23 |
Family
ID=70910856
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020180141692A KR102218629B1 (ko) | 2018-11-16 | 2018-11-16 | 전하선택 박막을 포함하는 실리콘 태양전지 및 이의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR102218629B1 (ko) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101525419B1 (ko) * | 2014-02-27 | 2015-06-09 | 충남대학교산학협력단 | 음의 고정 산화막 전하 밀도 제어를 위한 다층 산화막 및 그 제조 방법 그리고 이를 이용한 반도체 소자 및 그 제조 방법 |
| KR101898996B1 (ko) * | 2017-11-10 | 2018-09-14 | 충남대학교산학협력단 | 전하 선택 접합 실리콘 태양 전지 |
-
2018
- 2018-11-16 KR KR1020180141692A patent/KR102218629B1/ko active IP Right Grant
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101525419B1 (ko) * | 2014-02-27 | 2015-06-09 | 충남대학교산학협력단 | 음의 고정 산화막 전하 밀도 제어를 위한 다층 산화막 및 그 제조 방법 그리고 이를 이용한 반도체 소자 및 그 제조 방법 |
| KR101898996B1 (ko) * | 2017-11-10 | 2018-09-14 | 충남대학교산학협력단 | 전하 선택 접합 실리콘 태양 전지 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20200057870A (ko) | 2020-05-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20230023738A1 (en) | Solar cell | |
| US10573770B2 (en) | Solar cell and method of manufacturing the same | |
| JP5848421B2 (ja) | 太陽電池及びその製造方法 | |
| US10263127B2 (en) | Solar cell and method for manufacturing the same | |
| US9269839B2 (en) | Solar cell and method of manufacturing the same | |
| KR20100096819A (ko) | 후면전극형 태양전지 및 그 제조방법 | |
| KR101768907B1 (ko) | 태양 전지 제조 방법 | |
| KR101867969B1 (ko) | 이종 접합 태양전지 | |
| US20130160840A1 (en) | Solar cell | |
| KR100990864B1 (ko) | 태양전지 및 그 제조 방법 | |
| TWM527159U (zh) | 異質接面太陽能電池結構 | |
| KR102218417B1 (ko) | 전하선택 박막을 포함하는 실리콘 태양전지 및 이의 제조방법 | |
| JP6687321B2 (ja) | 太陽電池及びその製造方法 | |
| KR101882439B1 (ko) | 태양 전지 및 그 제조 방법 | |
| KR20130068410A (ko) | 태양 전지 및 이의 제조 방법 | |
| KR101898996B1 (ko) | 전하 선택 접합 실리콘 태양 전지 | |
| KR102218629B1 (ko) | 전하선택 박막을 포함하는 실리콘 태양전지 및 이의 제조방법 | |
| KR102075937B1 (ko) | 고효율 perc 태양전지 | |
| KR20120009562A (ko) | 태양 전지 및 이의 제조 방법 | |
| JP2012212769A (ja) | 太陽電池素子 | |
| KR102118905B1 (ko) | 터널 산화막을 포함하는 태양 전지 및 이의 제조 방법 | |
| KR101854236B1 (ko) | 태양전지 및 그 제조방법 | |
| KR101361476B1 (ko) | 태양전지 제조 방법 | |
| KR101500942B1 (ko) | 태양 전지 제조방법 | |
| KR101507767B1 (ko) | 태양 전지 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |