KR101361476B1 - 태양전지 제조 방법 - Google Patents

태양전지 제조 방법 Download PDF

Info

Publication number
KR101361476B1
KR101361476B1 KR1020130064163A KR20130064163A KR101361476B1 KR 101361476 B1 KR101361476 B1 KR 101361476B1 KR 1020130064163 A KR1020130064163 A KR 1020130064163A KR 20130064163 A KR20130064163 A KR 20130064163A KR 101361476 B1 KR101361476 B1 KR 101361476B1
Authority
KR
South Korea
Prior art keywords
film
forming
substrate
forming step
emitter layer
Prior art date
Application number
KR1020130064163A
Other languages
English (en)
Inventor
장효식
Original Assignee
충남대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 충남대학교산학협력단 filed Critical 충남대학교산학협력단
Priority to KR1020130064163A priority Critical patent/KR101361476B1/ko
Application granted granted Critical
Publication of KR101361476B1 publication Critical patent/KR101361476B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0216—Coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Abstract

본 발명은 태양전지 제조방법에 관한 것으로써, 제1 도전성 타입의 기판을 준비하는 기판 준비 단계와, 상기 기판의 전면(front surface)에 위치하는 제2 도전성 타입의 에미터층을 형성하는 에미터층 형성 단계와, 상기 기판의 후면에 패시베이션막을 형성하는 패시베이션막 형성 단계와, 상기 패시베이션막의 후면에 ICP방식의 PECVD법에 의하여 실리콘계 배리어막을 형성하는 배리어막 형성 단계와, 상기 패시베이션막과 상기 배리어막을 제거하여 상기 기판의 후면을 노출하는 컨택 영역을 형성하는 컨택 영역 형성 단계 및 상기 배리어막의 후면에 형성되며 상기 기판의 후면과 전기적으로 연결되는 후면 전극을 형성하는 후면 전극 형성 단계를 포함하는 태양전지 제조 방법에 관한 것이다.

Description

태양전지 제조 방법{Manufacturing Method of Solar Cell}
본 발명은 태양전지 제조 방법에 관한 것이다.
태양전지는 사용 재료의 종류에 따라서 결정계, 비정질계, 화합물계 등으로 분류되며, 결정계 실리콘 태양전지는 단결정형 및 다결정형으로 분류된다.
단결정 실리콘 태양전지는 기판의 품질이 좋기 때문에 고효율화가 용이하지만 기판의 제조 비용이 큰 단점이 있다. 이에 반하여 다결정 실리콘 태양전지는 단결정 실리콘 태양전지에 비해 상대적으로 기판의 품질이 좋지 않기 때문에 고효율화가 어려운 단점이 있었지만, 최근에는 기판의 품질이 향상되고 공정 기술이 진일보함에 따라 고효율화가 가능하게 되고 있다.
또한, 태양전지의 수명 및 효율면에서 패시베이션 효과가 매우 중요한 작용을 한다. 결정질 실리콘 태양전지는 먼저 에미터를 형성한 후 반사 방지막 공정 전 또는 후에 Al2O3막을 증착하거나, 반사 방지막 공전 전에 SiO2막을 증착하여 패시베이션 막을 형성한다. 다음으로 태양전지의 후면에 Al 페이스트를 도포한 후에, Al 페이스트가 패시베이션막인 Al2O3막을 뚫고 들어가 실리콘 기판의 후면과 전기적으로 접촉되도록 한다.
그러나. 상기 Al2O3막으로 형성되는 패시베이션막은 Al 페이스트에 의하여 뚤려 패시베이션 특성을 저하시키게 된다. 따라서, 상기 패시베이션막의 후면에 RF PECVD법에 의하여 SiN막을 형성하게 된다. 그러나, 상기 RF PECVD법은 용량 결합 플라즈마(Capacitively_Coupled Plasma; CCP) 방식을 사용하므로 Al2O3막에 손상을 주게 되어 역시 패시베이션 특성이 감소되는 문제가 있다.
본 발명은 실리콘 태양전지의 패시베이션 특성을 개선하여 효율을 향상시킬 수 있는 태양전지 제조 방법을 제공한다.
본 발명의 태양전지 제조 방법은 제1 도전성 타입의 기판을 준비하는 기판 준비 단계와, 상기 기판의 전면(front surface)에 위치하는 제2 도전성 타입의 에미터층을 형성하는 에미터층 형성 단계와, 상기 기판의 후면에 패시베이션막을 형성하는 패시베이션막 형성 단계와, 상기 패시베이션막의 후면에 ICP방식의 PECVD법에 의하여 실리콘계 배리어막을 형성하는 배리어막 형성 단계와, 상기 패시베이션막과 상기 배리어막의 일부를 제거하여 상기 기판 후면의 컨택 영역을 노출시키는 컨택 영역 형성 단계 및 상기 배리어막의 후면에 형성되며 상기 기판의 후면과 전기적으로 연결되는 후면 전극을 형성하는 후면 전극 형성 단계를 포함하는 것을 특징으로 한다.
또한, 상기 배리어막은 SiNx막으로 형성될 수 있다.
상기 배리어막 형상 단계는 SiNx막 형성을 위한 소스 가스와 함께 N2O 가스를 공급하여 SiON막을 배리어막으로 형성하도록 이루어질 수 있다. 이때, 상기 SiON막은 SiNx막보다 작은 두께로 형성될 수 있다.
또한, 상기 배리어막은 SiON막과 SiNx막이 적층되어 형성될 수 있다.
본 발명의 태양전지 제조 방법은 패시베이션막의 후면에 배리어막인 SiN막이 ICP 방식의 PECVD법에 의하여 형성되어 Al2O3막으로 형성되는 패시베이션막의 손상을 감소시킬 수 있는 효과가 있다.
또한, 본 발명의 태양전지 제조 방법은 배리어막으로 SiON막이 형성되어 배리어막의 두께가 감소될 수 있으며, 증착 시간을 감소시켜 생산성을 증가시킬 수 있는 효과가 있다.
도 1은 본 발명의 실시예에 따른 태양전지 제조 방법의 순서도이다.
도 2는 본 발명의 실시예에 따른 태양전지 제조 방법에 의하여 제조된 태양전지의 부분 사시도이다.
이하, 첨부한 도면을 참고로 하여 본 발명의 일 실시예에 따른 태양전지 제조 방법에 대하여 설명한다.
도 1은 본 발명의 실시예에 따른 태양전지 제조 방법의 순서도이다. 도 2는 본 발명의 실시예에 따른 태양전지 제조 방법에 의하여 제조된 태양전지의 부분 사시도이다.
본 발명의 실시예에 따른 태양전지 제조 방법은, 도 1 및 도 2를 참조하면, 기판 준비 단계(S10), 에미터층 형성 단계(S20), 패시베이션막 형성 단계(S40), 배리어막 형성 단계(S50), 컨택 영역 형성 단계(S60) 및 후면 전극 형성 단계(S80)을 포함하여 이루어진다. 또한, 상기 태양전지 제조 방법은 반사방지막 형성 단계(S30) 및 전면 전극 형성 단계(S70)을 더 포함하여 형성될 수 있다.
상기 태양전지 제조 방법은 SiNx막으로 형성되는 배리어막을 ICP 방식의 PECVD법에 의하여 형성하여 Al2O3막으로 형성되는 패시베이션막이 손상되는 것을 감소시킨다. 또한, 상기 태양전지 제조 방법은 SiNx막보다 배리어 특성이 양호한 SiON막 또는 SiON막과 SiNx막을 적층하여 배리어막을 형성할 수 있어 배리어막의 두께를 감소시킬 수 있다.
한편, 이하에서는 본 발명의 실시예에 따른 태양전지 제조 방법을 p-type 태양전지에 적용하는 경우를 중심으로 설명하지만, n-type 태양전지의 제조에도 적용할 수 있음은 물론이다. 더욱이, 상기 태양전지 제조방법을 n-type 태양전지의 제조에 적용하는 경우에 n-type 기판에 원자층 증착법에 의한 양면 증착이 가능하게 된다.
상기 기판 준비 단계(S10)는 태양전지의 베이스를 이루는 기판(10)을 준비하는 단계이다. 상기 기판(10)은 제1 도전성 타입, 예를 들어 p형 도전성 타입의 실리콘으로 이루어진 반도체 기판이다. 상기?기판(10)이 p형의 도전성 타입을 가질 경우, 붕소(B), 갈륨, 인듐 등과 같은 3가 원소의 불순물을 함유한다.
상기 기판(10)의 전면(front surface)과 후면(rear surface)은 반사율을 감소시키기 위하여 산성 에칭과 같은 습식 에칭을 통하여 미세한 텍스쳐링 구조 또는 요철 구조(미도시)가 형성될 수 있다. 여기서, 전면은 도 2에서 전면 전극이 형성되는 상면을 의미하며, 후면은 전면과 반대면이며 후면 전극이 형성되는 하면을 의미한다.
한편, 상기 기판(10)은 n형 도전성 타입일 수 있다. 상기 기판(10)이 n형의 도전성 타입을 가질 경우, 기판(10)은 인(P), 비소(As), 안티몬(Sb) 등과 같이 5가 원소의 불순물을 함유할 수 있다.
상기 에미터층 형성 단계(S20)는 기판(10)에서 빛이 입사되는 전면에 기판(10)의 도전성 타입과 반대인 제2 도전성 타입, 예를 들어, n형의 도전성 타입을 구비하고 있는 불순물부로서의 에미터층(20)을 형성하는 단계이다. 상기 에미터층(20)은 태양전지의 제조에서 사용되는 일반적인 방법에 의하여 형성될 수 있다. 예를 들면, 상기 에미터층(20)은 기판(10)의 전면(front surface)을 식각하여 텍스처링 표면을 형성하고, 기판(10)의 내부에 불순물을 확산시켜 일정 두께의 에미터층(20)을 형성한 후, 고체 용해도 이상의 불순물 농도를 갖는 에미터층(20)의 일부 영역을 건식 식각법, 예를 들어 반응성 이온 식각(RIE)으로 식각하여 텍스처링 표면을 형성하는 것에 따라 제조한다. 상기 에미터층(20)은 전하의 이동량을 증가시키기 위하여 상기와 같이 고체 용해도 이상의 불순물 농도를 갖는 일정영역이 제거될 수 있다.
상기 에미터층(20)은 기판(10)과 p-n 접합을 이룬다. 상기 p-n 접합으로 인해 발생하는 내부 전위차(built-in potential difference)로 인해 기판(10)에 입사된 빛에 의해 생성된 전하인 전자-정공 쌍은 전자와 정공으로 분리되어 전자는 n형 쪽으로 이동하고 정공은 p형 쪽으로 이동한다. 따라서, 상기 기판(10)이 p형이고 에미터층(20)이 n형일 경우, 분리된 정공은 기판(10) 쪽으로 이동하고 분리된 전자는 에미터층(20) 쪽으로 이동한다.
또한, 상기 기판(10)이 n형의 도전성 타입을 가질 경우, 에미터층(20)은 p형의 도전성 타입을 갖는다. 이 경우, 분리된 전자는 기판(10) 쪽으로 이동하고, 분리된 정공은 에미터층(20) 쪽으로 이동한다. 상기 에미터층(20)이 n형의 도전성 타입을 가질 경우, 에미터층(20)은 인(P), 비소(As), 안티몬(Sb) 등과 같이 5가 원소의 불순물을 기판(10)에 도핑하여 형성할 수 있다. 이와 반대로 에미터층(20)이 p형의 도전성 타입을 가질 경우, 에미터층(20)은 붕소(B), 갈륨(Ga), 인듐(In) 등과 같은 3가 원소의 불순물을 기판(10)에 도핑하여 형성할 수 있다.
상기 반사방지막 형성 단계(S30)는 에미터층(20)의 상부에 반사방지막(30)을 형성하는 단계이다. 상기 반사방지막(30)은 일반적인 태양전지에 형성되는 반사방지막으로 형성될 수 있다. 예를 들면 상기 반사방지막(30)은 SiNx과 같은 절연막으로 형성될 수 있다. 상기 SiNx의 반사방지막은 플라즈마 강화 화학기상증착(Plasma Enhanced Chemical Vapor Deposition; PECVD)법에 의하여 형성될 수 있다. 한편, 상기 반사방지막(30)은 에미터층(20)의 상부에 별도의 패시베이션막(도시하지 않음)을 형성한 후에 형성할 수 있다.
상기 패시베이션막 형성 단계(S40)는 기판(10)의 후면에 패시베이션막(40)을 형성하는 단계이다. 상기 패시베이션막(40)은 Al2O3막으로 형성하며, 두께가 5~50nm 되도록 형성된다. 상기 패시베이션막(40)은 원자막 증착법(Atomic Layer Deposition) 또는 플라즈마 강화 화학기상증착(Plasma Enhanced CVD)법에 의하여 증착되어 형성된다. 상기 패시베이션막 형성 단계(S40)은 소스로 Al(OC2H5)3 (Tri Methyl Aluminum; TMA)를 사용하며, 산소 공급원으로 수증기(H2O) 또는 오존(O3)를 사용하며, 공정 온도 100℃∼450℃에서 진행될 수 있다.
상기 패시베이션막(40)은 기판(10)의 후면에 박막 형태로 형성된다. 한편, 상기 패시베이션막(40)은 원자막 증착법에 의하여 형성되므로 기판(10)의 후면뿐 만 아니라 에미터층(20)의 전면에도 형성될 수 있다.
한편, 상기 패시베이션막 형성 단계(S40)는 반사 방지막 형성 단계(S30) 전에 진행될 수 있다.
상기 배리어막 형성 단계(S50)는 패시베이션막(40)의 후면에 실리콘계 배리어막(50)하는 단계이다. 상기 배리어막(50)은 SiNx막으로 형성되며, 유도 결합 플라즈마(Inductively Coupled Plasma; ICP) 방식의 PECVD법에 의하여 형성된다. 상기 배리어막 형성 단계(S50)는 아르곤(Ar), 수소(H2), 또는 아르곤/수소를 포함하는 플라즈마를 사용하여 진행될 수 있다. 상기 배리어막 형성 단계(S50)는 SiNx막 형성을 위한 소스 가스를 챔버 내부로 공급하여 진행된다. 상기 ICP 방식의 PECVD법은 기존의 CCP 방식에 비하여 패시베이션막(40)의 손상을 감소시켜, 패시베이션막(40)의 패시베이션 특성이 유지되도록 한다. 상기 CCP 방식은 입력 파워가 기판이 안착되는 하부 전극 및 대향하는 상부 전극 사이에 인가되고 플라즈마 단면적도 크게 되어 이온의 가속 에너지가 패시베이션막(40)에 그대로 전달되므로 패시베이션막에 플라즈마 손상이 나타나게 된다. 그러나, 상기 ICP 방식은 기판과는 별도로 플라즈마가 인가되므로 이온의 에너지가 패시베이션막(40)에 그대로 전달되지 않게 되어 플라즈마 손상이 감소된다.
또한, 상기 배리어막(50)은 SiON막으로 형성될 수 있다. 또한, 상기 배리어막(50)은 SiNx막과 SiON막이 적층되어 형성될 수 있다. 상기 배리어막 형성 단계(S50)는 SiNx막 형성을 위한 소스 가스와 함께 N2O가스를 함께 공급하면서 ICP 방식의 PECVD법에 의한 증착 공정이 진행될 수 있다. 상기 N2O가스는 챔버의 크기에 따라 50 ∼ 2000sccm의 양으로 공급될 수 있다. 상기 배리어막(50)은 N2O가스가 공급되면서 SiNx막 대신에 SiON막으로 형성된다. 상기 SiON막은 SiNx막에 비하여 전극 형성을 위한 Al 페이스트에 대한 배리어 특성이 우수하므로 SiNx에 대비하여 상대적으로 얇은 두께로 형성될 수 있다. 상기 SiNx막은 100 ∼ 180nm로 형성되는 것이 필요하지만, SiON막은 80 ∼ 130nm로 형성될 수 있다. 따라서, 상기 배리어막(50)을 증착하는 공정 시간을 단축할 수 있으며, 생산성을 향상시킬 수 있게 된다.
상기 컨택 영역 노출 단계(S60)는 기판(10)의 후면에 형성된 패시베이션막(40)과 배리어막(50)의 일부를 제거하여 기판 후면의 컨택 영역(10a)을 노출시키는 단계이다. 여기서, 상기 컨택 영역(10a)는 기판(10)에서 후면 전극(70)이 직접 접촉되는 영역을 의미한다. 상기 컨택 영역 노출 단계(S60)는 반도체 공정에서 일반적으로 사용되는 식각 공정에 의하여 이루어질 수 있으며, 여기서 상세한 설명은 생략한다.
상기 컨택 영역 노출 단계(S60)는 먼저 배리어막(50)을 관통하여 패시베이션막(40)의 후면을 노출시키는 하부 비아홀(50a)을 형성하며, 추가로 하부 비아홀(50a)과 연결되며 패시베이션막(40)을 관통하는 상부 비아홀(40a)을 형성한다. 상기 상부 비아홀(50a)은 기판(10) 후면의 컨택 영역(10a)을 노출시킨다.
상기 전면 전극 형성 단계(S70)는 에미터층(20)과 전기적으로 연결되며 반사방지막(30)사이에서 노출되는 에미터층(20)의 상면에 전면 전극(60)을 형성하는 단계이다. 상기 전면 전극(60)은 에미터층(20)의 상부에서 반사방지막(50)이 형성되지 않는 영역 또는 반사방지막이 식각되어 제거된 영역에 형성되어 에미터층(20)과 전기적으로 연결된다. 상기 전면 전극(60)은 정해진 방향으로 나란히 연장되는 복수의 전극으로 형성될 수 있다. 상기 전면 전극(60)은 태양전지에 사용되는 일반적인 전극으로 형성될 수 있다. 상기 전면 전극(60)은 에미터층(20)쪽으로 이동한 전하, 예를 들어 전자를 수집한다.
한편, 도시하지는 않았지만, 상기 전면 전극(60) 위에는 전면 전극(60)과 교차하는 방향으로 복수의 집전부가 위치할 수 있으며, 집전부와 전면 전극(60)은 전기적 및 물리적으로 연결될 수 있다.
상기 전면 전극(60)은 도전성 페이스트로 이루어질 수 있다. 상기 전면 전극(60)은 반사방지막(30) 사이의 에미터층(20)에 도전성 페이스트를 도포하여 형성할 수 있다 상기 도전성 페이스트는 은(Ag) 또는 알루미늄(Al)을 포함하는 물질로 이루어질 수 있다. 또한, 상기 전면 전극(60)은 저온 소성이 가능한 도전성 페이스트를 사용하여 형성할 수 있다. 상기 전면 전극(60)이 저온 소성이 가능한 도전성 페이스트로 형성되는 경우에 고온에서 소성되는 도전성 페이스트로 형성되는 경우에 비하여 우수한 전기 전도도를 나타내므로, 전하 수집 효율을 개선할 수 있다.
한편, 상기 전면 전극 형성 단계(S60)은 후면 전극 형성 단계(S70)후에 진행될 수 있음은 물론이다.
상기 후면 전극 형성 단계(S80)는 배리어막(50)의 후면에 형성되며 하부 비아 홀(50a) 및 상부 비아홀(40a)을 통하여 기판(10)의 후면과 전기적으로 연결되는 후면 전극(70)을 형성하는 단계이다. 상기 후면 전극(70)은 배리어막(50)의 후면을 전체적으로 감싸면서, 하부 비아 홀(50a) 및 상부 비아홀(40a)을 통하여 기판(10)의 후면과 접촉되도록 형성된다.
상기 후면 전극(70)은 알루미늄(Al)과 같은 도전성 물질을 함유하는 페이스트를 배리어막(50)의 후면에 스크린 프린팅과 같은 방식으로 도포하여 형성하게 된다 또한, 상기 후면 전극(70)은 전극 페이스트를 건조한 후에 열 소성 공정을 통하여 소성되어 형성된다. 또한, 상기 후면 전극(70)은 알루미늄(Al)을 진공 증발시켜 코팅하는 진공증발법에 의하여 형성할 수 있다. 상기 후면 전극 형성 단계(S70)은 후면 전극(70)이 기판(10)의 후면과 점 접촉 형태로 연결되도록 한다. 상기 후면 전극(70)은 기판(10)쪽으로부터 이동하는 전하, 예를 들어 정공을 수집하여 외부 장치로 출력한다.
한편, 상기 후면 전극(70)은 알루미늄(Al) 대신, 니켈(Ni), 구리(Cu), 은(Ag), 주석(Sn), 아연(Zn), 인듐(In), 티타늄(Ti), 금(Au) 및 이들의 조합으로 이루어진 군으로부터 선택된 적어도 하나의 도전성 물질을 함유할 수 있고, 이외의 다른 도전성 물질을 함유할 수 있다.
이상에서 설명한 것은 본 발명에 의한 태양전지용 전극 페이스트 및 이를 이용한 태양전지 제조방법을 실시하기 위한 하나의 실시예에 불과한 것으로서, 본 발명은 상기한 실시예에 한정되지 않고, 이하의 특허청구범위에서 청구하는 바와 같이 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능한 범위까지 본 발명의 기술적 정신이 있다고 할 것이다.
10 - 기판 20 - 에미터층
30 - 반사방지막 40 - 패시베이션막
50 - 배리어막 60 - 전면 전극
70 - 후면 전극

Claims (7)

  1. 제1 도전성 타입의 기판을 준비하는 기판 준비 단계와,
    상기 기판의 전면(front surface)에 위치하는 제2 도전성 타입의 에미터층을 형성하는 에미터층 형성 단계와,
    상기 기판의 후면에 패시베이션막을 형성하는 패시베이션막 형성 단계와,
    상기 패시베이션막의 후면에 ICP방식의 PECVD법에 의하여 실리콘계 배리어막을 형성하는 배리어막 형성 단계와,
    상기 패시베이션막과 상기 배리어막의 일부를 제거하여 상기 기판 후면의 컨택 영역을 노출시키는 컨택 영역 형성 단계 및
    상기 배리어막의 후면에 형성되며 상기 기판의 후면과 전기적으로 연결되는 후면 전극을 형성하는 후면 전극 형성 단계를 포함하며,
    상기 배리어막 형상 단계는 SiNx막 형성을 위한 소스 가스와 함께 N2O 가스를 공급하여 SiON막을 배리어막으로 형성하는 것을 특징으로 하는 태양전지 제조방법.
  2. 삭제
  3. 삭제
  4. 제 1 항에 있어서,
    상기 SiON막은 SiNx막으로 형성되는 경우보다 작은 두께로 형성되는 것을 특징으로 하는 태양전지 제조방법.
  5. 제 1 항에 있어서,
    상기 배리어막은 SiON막과 SiNx막이 적층되어 형성되는 것을 특징으로 하는 태양전지 제조방법.
  6. 제 1 항에 있어서,
    상기 패시베이션막은 Al2O3막이 5nm 내지 50nm의 두께로 형성하며, 원자막 증착법 또는 플라즈마 강화 화학기상증착법에 의하여 형성되는 것을 특징으로 하는 태양전지 제조방법.
  7. 제 1 항에 있어서,
    상기 에미터층 형성 단계 후에 상기 에미터층의 상부에 반사방지막을 형성하는 반사방지막 형성 단계 및
    상기 에미터층과 전기적으로 연결되며 상기 반사방지막의 상부에 전면 전극을 형성하는 전면 전극 형성 단계를 더 포함하는 것을 특징으로 하는 태양전지 제조방법.
KR1020130064163A 2013-06-04 2013-06-04 태양전지 제조 방법 KR101361476B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130064163A KR101361476B1 (ko) 2013-06-04 2013-06-04 태양전지 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130064163A KR101361476B1 (ko) 2013-06-04 2013-06-04 태양전지 제조 방법

Publications (1)

Publication Number Publication Date
KR101361476B1 true KR101361476B1 (ko) 2014-02-21

Family

ID=50270590

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130064163A KR101361476B1 (ko) 2013-06-04 2013-06-04 태양전지 제조 방법

Country Status (1)

Country Link
KR (1) KR101361476B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010010667A (ja) 2008-05-30 2010-01-14 Semiconductor Energy Lab Co Ltd 光電変換装置および光電変換装置の作製方法
KR20110078998A (ko) * 2009-12-31 2011-07-07 주식회사 티지솔라 태양전지용 실리콘층의 수소 패시베이션 방법
KR20120128875A (ko) * 2011-05-18 2012-11-28 삼성디스플레이 주식회사 태양 전지 및 이의 제조 방법
KR20120140049A (ko) * 2011-06-20 2012-12-28 엘지전자 주식회사 태양 전지 및 그 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010010667A (ja) 2008-05-30 2010-01-14 Semiconductor Energy Lab Co Ltd 光電変換装置および光電変換装置の作製方法
KR20110078998A (ko) * 2009-12-31 2011-07-07 주식회사 티지솔라 태양전지용 실리콘층의 수소 패시베이션 방법
KR20120128875A (ko) * 2011-05-18 2012-11-28 삼성디스플레이 주식회사 태양 전지 및 이의 제조 방법
KR20120140049A (ko) * 2011-06-20 2012-12-28 엘지전자 주식회사 태양 전지 및 그 제조 방법

Similar Documents

Publication Publication Date Title
US10424685B2 (en) Method for manufacturing solar cell having electrodes including metal seed layer and conductive layer
US10224441B2 (en) Solar cell and method of manufacturing the same
US8802972B2 (en) Photoelectric conversion device and manufacturing method thereof
US8569614B2 (en) Solar cell and method of manufacturing the same
US20170170340A1 (en) Solar cell
US8759140B2 (en) Solar cell and method for manufacturing the same
KR101768907B1 (ko) 태양 전지 제조 방법
US20150270421A1 (en) Advanced Back Contact Solar Cells
JP2013513966A (ja) 裏面電界型のヘテロ接合太陽電池及びその製造方法
US20130160840A1 (en) Solar cell
KR20120129264A (ko) 태양 전지 및 이의 제조방법
KR100990864B1 (ko) 태양전지 및 그 제조 방법
TWM527159U (zh) 異質接面太陽能電池結構
KR102132740B1 (ko) 태양 전지 및 이의 제조 방법
JP5645734B2 (ja) 太陽電池素子
KR101361476B1 (ko) 태양전지 제조 방법
KR20140022507A (ko) 후면전극형 이종접합 태양전지 및 그 제조방법
KR102218629B1 (ko) 전하선택 박막을 포함하는 실리콘 태양전지 및 이의 제조방법
KR101500942B1 (ko) 태양 전지 제조방법
KR101507767B1 (ko) 태양 전지 제조 방법
KR20140030478A (ko) 태양전지 제조 방법
KR101361475B1 (ko) 태양전지 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170126

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180118

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190131

Year of fee payment: 6