KR102218552B1 - 박막 형성 방법 및 이를 이용한 비휘발성 메모리 소자의 제조 방법 - Google Patents

박막 형성 방법 및 이를 이용한 비휘발성 메모리 소자의 제조 방법 Download PDF

Info

Publication number
KR102218552B1
KR102218552B1 KR1020140050744A KR20140050744A KR102218552B1 KR 102218552 B1 KR102218552 B1 KR 102218552B1 KR 1020140050744 A KR1020140050744 A KR 1020140050744A KR 20140050744 A KR20140050744 A KR 20140050744A KR 102218552 B1 KR102218552 B1 KR 102218552B1
Authority
KR
South Korea
Prior art keywords
thin film
film layer
substrate
space
treatment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020140050744A
Other languages
English (en)
Other versions
KR20150124514A (ko
KR102218552B9 (ko
Inventor
신승철
유진혁
조병하
천민호
Original Assignee
주성엔지니어링(주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주성엔지니어링(주) filed Critical 주성엔지니어링(주)
Priority to KR1020140050744A priority Critical patent/KR102218552B1/ko
Publication of KR20150124514A publication Critical patent/KR20150124514A/ko
Application granted granted Critical
Publication of KR102218552B1 publication Critical patent/KR102218552B1/ko
Publication of KR102218552B9 publication Critical patent/KR102218552B9/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/69—IGFETs having charge trapping gate insulators, e.g. MNOS transistors
    • H10D30/694—IGFETs having charge trapping gate insulators, e.g. MNOS transistors characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10P95/00—

Landscapes

  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 기판 상에 박막층을 증착하는 단계와, 박막층에 트리트먼트를 실시하여 박막층 내에 불순물을 포함시키는 단계를 포함하고, 박막층 증착 및 트리트먼트를 복수회 반복 실시하는 박막 형성 방법 및 이를 이용한 비휘발성 메모리 소자의 제조 방법이 제시된다.

Description

박막 형성 방법 및 이를 이용한 비휘발성 메모리 소자의 제조 방법{Method of forming a thin film and method of manufacturing a nonvolatile memory device using the same}
본 발명은 박막 형성 방법에 관한 것으로, 특히 비휘발성 메모리 소자에 적용되어 높은 스텝 커버러지를 충족하면서 소거 시간을 줄일 수 있는 박막 형성 방법 및 이를 이용한 비휘발성 메모리 소자의 제조 방법에 관한 것이다.
일반적으로 비휘발성(nonvolatile) 메모리 소자의 셀은 반도체 기판 상에 터널 절연막, 플로팅 게이트, 유전체막 및 콘트롤 게이트가 적층된 스택 게이트 구조를 갖는다. 그러나, 이러한 스택 게이트 구조는 집적도가 증가함에 따라 셀 사이의 간격이 감소하고, 이에 따라 인접 셀의 동작에 영향을 받아 셀의 상태가 변화하는 인터퍼런스(interference)가 발생되므로 소자의 집적도를 증가시키는데 한계가 있다. 따라서, 셀 사이의 인터퍼런스를 극복하기 위해 전하 트랩 소자(charge trap device)에 대한 관심이 증대되고 있다.
전하 트랩 소자는 전하 트랩층으로 예를들어 실리콘 질화막을 이용하기 때문에 인터퍼런스나 리텐션(retention) 등의 신뢰성이 매우 우수하다. 이러한 전하 트랩 소자로는 반도체 기판 상부에 터널링층, 전하 트랩층, 블럭킹층(blocking layer) 및 콘트롤 게이트가 적층된 셀 게이트 구조를 갖는 SONOS(Silicon-Oxide-Nitride-Oxide-Silicon) 소자가 제시되었다. 이러한 SONOS 구조의 전하 트랩 소자는 반도체 기판과 콘트롤 게이트 사이에 높은 전계를 인가하여 전하 트랩층에 트랩된 전자를 터널링층을 통해 반도체 기판으로 터널링시켜 소거 동작을 실시한다. 이러한 SONOS 소자의 예가 한국등록특허 제10-0771808호에 제시되어 있다.
한편, 전하 트랩층의 터널링층은 적어도 둘 이상의 공정 가스를 반응 챔버 내에 동시에 공급하여 박막을 증착하는 화학기상증착(Chemical Vapor Deposition; CVD) 방법과, 적어도 둘 이상의 공정 가스를 반응 챔버 내에 순차적으로 공급하여 박막을 증착하는 원자층 증착(Atomic Layer Deposition; ALD) 방법 등을 이용하여 형성할 수 있다. 그런데, CVD 방법으로 터널링층을 형성한 전하 트랩 소자는 소거 속도가 빠른 장점이 있지만, 소자의 고집적화에 따른 높은 스텝커버러지를 충족하지 못하는 문제가 있다. 또한, ALD 방법으로 터널링층을 형성한 전하 트랩 소자는 높은 스텝커버러지를 충족할 수 있지만, 소거 속도가 매우 느려 상용화에 어려운 문제가 있다.
본 발명은 높은 스텝커버러지를 충족할 수 있고, 비휘발성 메모리 소자에 적용되어 소거 시간을 단축시킬 수 있는 박막 형성 방법 및 이를 이용한 비휘발성 메모리 소자의 제조 방법을 제공한다.
본 발명은 박막 증착 공간 및 트리트먼트 공간이 분할된 기판 처리 장치를 이용하여 적어도 일 박막을 다단계로 형성하는 박막 형성 방법 및 이를 이용한 비휘발성 메모리 소자의 제조 방법을 제공한다.
본 발명의 일 양태에 따른 박막 형성 방법은 기판 상에 박막층을 증착하는 단계; 및 상기 박막층에 트리트먼트를 실시하여 상기 박막층의 적어도 일부 두께에 불순물 도핑 영역을 형성하는 단계를 포함하고, 상기 박막층 증착 및 트리트먼트를 복수회 반복 실시한다.
상기 박막층은 5Å 내지 10Å의 두께로 형성된다.
상기 도핑 영역은 상기 박막층의 상부로부터 하부로 농도가 낮아지게 형성된다.
상기 박막층 증착 및 트리트먼트는 박막 증착 공간과 트리트먼트 공간이 분리된 공정 챔버 내에서 실시된다.
상기 공정 챔버를 2분할하도록 불활성 가스를 포함하는 공간 분할 가스가 분사되고, 상기 박막 증착 공간에 상기 박막층 형성 가스가 공급되며, 상기 트리트먼트 공간에 트리트먼트 가스가 공급되고 플라즈마가 발생된다.
상기 트리트먼트는 상기 박막층의 구성 원소와 다른 원소를 이용하여 실시한다.
상기 트리트먼트는 플라즈마를 발생시켜 실시한다.
상기 박막층은 실리콘 산화막을 포함하고, 상기 트리트먼트를 질소 플라즈마를 이용하여 실시한다.
상기 트리트먼트는 360초 내지 600초 동안 실시한다.
상기 박막층 증착 및 트리트먼트는 4회 내지 6회 반복 실시한다.
본 발명의 다른 양태에 따른 비휘발성 메모리 소자의 제조 방법은 기판 상에 터널링층, 전하 트랩층, 블럭킹층 및 콘트롤 게이트를 적층 형성하는 비휘발성 메모리 소자의 제조 방법으로서, 상기 터널링층은 박막층을 증착한 후 트리트먼틀 실시하여 상기 박막층의 적어도 일부 두께에 불순물 도핑 영역을 형성하고, 상기 박막층 증착 및 트리트먼트를 복수회 반복하여 형성한다.
상기 터널링층은 실리콘 산화막을 포함하고, 상기 트리트먼트는 질소 플라즈마를 이용하여 실시한다.
상기 전하 트랩층은 박막층 증착 및 트리트먼트를 복수회 반복하여 형성한다.
상기 전하 트랩층은 실리콘 질화막을 포함한다.
상기 박막층은 5Å 내지 10Å의 두께로 형성된다.
상기 도핑 영역은 상기 박막층의 상부로부터 하부로 농도가 낮아지게 형성된다.
상기 박막층 증착 및 트리트먼트의 반복 횟수가 증가할수록 소거 속도가 빨라진다.
본 발명의 실시 예들은 박막층을 증착하고 증착된 박막층에 트리트먼트 공정을 실시하는 것을 복수 회 반복하여 소정 두께의 박막을 형성하고, 이를 이용하여 비휘발성 메모리 소자의 터널링층을 형성한다. 또한, 터널링층 뿐만 아니라 전하 트랩층도 박막층 증착 및 트리트먼트를 반복하여 형성할 수 있다.
이렇게 박막층 증착 및 트리트먼트를 복수회 반복하여 터널링층을 형성한 비휘발성 메모리 소자는 터널링층을 ALD 방법으로 형성하는 비휘발성 메모리 소자에 비해 소거 특성을 향상시킬 수 있고, 터널링층을 CVD 방법으로 형성한 비휘발성 메모리 소자에 비해 스텝커버러지를 향상시킬 수 있다. 또한, 박막층 증착 및 트리트먼트의 반복 횟수가 증가할수록 소거 특성 및 스텝커버러지 특성을 더욱 향상시킬 수 있다. 따라서, 비휘발성 메모리 소자를 고집적화시킬 수 있고, 고집적화된 비휘발성 메모리 소자의 동작 특성을 향상시킬 수 있다.
도 1은 본 발명에 이용되는 기판 처리 장치의 개략도.
도 2는 본 발명의 일 실시 예에 따른 박막 형성 방법을 설명하기 위해 공정 순으로 도시한 소자의 단면도.
도 3은 본 발명의 일 실시 예에 따른 박막 형성 방법을 이용하여 제조된 비휘발성 메모리 소자의 단면도.
도 4는 종래의 비휘발성 메모리 소자와 본 발명에 따라 제조된 비휘발성 메모리 소자의 소거 특성을 비교한 그래프.
이하, 첨부된 도면을 참조하여 본 발명의 실시 예를 상세히 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시 예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도 1은 본 발명에 이용되는 기판 처리 장치의 개략도로서, 박막 증착 공간과 트리트먼트 공간이 분할된 기판 처리 장치의 개략 사시도도이다.
도 1을 참조하면, 본 발명에 적용되는 기판 처리 장치는 소정의 공간을 제공하는 공정 챔버(110)와, 공정 챔버(110) 내부의 하측에 마련되어 적어도 하나의 기판(10)을 지지하는 기판 지지부(120)와, 공정 챔버(110)의 상부를 덮는 챔버 리드(130)와, 기판 지지부(120)에 국부적으로 대향되도록 챔버 리드(130)에 설치되어 공정 공간 내에서 박막 증착을 위한 공정 가스를 분사하는 가스 분사부(140)를 포함할 수 있다.
공정 챔버(110)는 기판 처리 공정, 예를 들어 박막 증착 공정을 위한 공간을 제공한다. 이를 위해 공정 챔버(110)는 대략 원형의 평면부 및 평면부로부터 상향 연장된 측벽부를 포함하여 내부에 소정의 공간이 마련되는 통 형상으로 마련될 수 있다. 또한, 공정 챔버(110)의 내부에는 기판 지지부(120)와 가스 분사부(140)가 서로 대향되도록 마련될 수 있다. 예를 들어, 기판 지지부(120)가 공정 챔버(110)의 하측에 마련되고, 가스 분사부(140)가 공정 챔버(110)의 상측에 마련될 수 있다. 또한, 공정 챔버(110)는 제 1 영역에 기판(10)이 인입 및 인출되는 기판 출입구(미도시)가 마련될 수 있다. 그리고, 공정 챔버(110)의 내부 압력을 조절하기 위해 공정 챔버(110)의 제 2 영역에는 배기구(미도시)가 마련되고 배기구에 배기부(미도시)가 연결될 수 있다. 예를 들어, 기판 출입구는 공정 챔버(110)의 일 측면에 기판(10)이 출입할 수 있는 정도의 크기로 마련될 수 있고, 배기구는 기판 지지부(120)보다 낮은 위치의 공정 챔버(110)의 측벽부 또는 하부의 평면부를 관통하여 마련될 수 있다.
기판 지지부(120)는 공정 챔버(110)의 내부 바닥면에 회전 가능하게 설치된다. 이러한 기판 지지부(120)는 공정 챔버(110)의 중앙 바닥면을 관통하는 회전축(미도시)에 의해 지지되며, 전기적으로 플로팅(Floating) 또는 접지된다. 이때, 공정 챔버(110)의 하면 외부로 노출되는 회전축은 공정 챔버(110)의 하면에 설치되는 벨로우즈(미도시)에 의해 밀폐된다. 이러한 기판 지지부(120)는 원판 형태를 가질 수 있고, 외부로부터 인입되는 적어도 하나의 기판(10)을 지지한다. 이때, 기판 처리 공정의 생산성 향상을 위해 기판 지지부(120)에는 복수의 기판(10)이 원 형태를 가지도록 일정한 간격으로 배치되는 것이 바람직하다. 기판 지지부(120)는 회전축의 회전에 따라 소정 방향(예를 들어, 시계 방향)으로 회전됨으로써 정해진 순서에 따라 기판(10)이 이동되어 가스 분사부(140)로부터 국부적으로 분사되는 공정 가스에 순차적으로 노출되도록 한다. 따라서, 기판(10)은 기판 지지부(120)의 회전 및 회전 속도에 따라 공정 가스에 순차적으로 노출되고, 그에 따라 기판(10)의 상면에는 단층 또는 복층의 박막이 증착될 수 있다.
챔버 리드(130)는 공정 챔버(110)의 상부를 덮도록 공정 챔버(110)의 상부에 마련된다. 이러한 챔버 리드(130)에는 가스 분사부(140)를 지지하기 위해 가스 분사부(140)가 일정한 간격, 예를 들어 방사 형태를 가지도록 삽입 설치되는 복수의 모듈 설치부(130: 130a, 130b, 130c)가 형성된다. 이때, 제 1 및 제 3 모듈 설치부(130a, 130c)에 비해 제 2 모듈 설치부(130b)가 크게 마련될 수 있다. 즉, 제 2 모듈 설치부(130b)는 챔버 리드(130)의 중심점을 지나도록 직선 방향으로 마련되고, 제 1 및 제 3 모듈 설치부(130a, 130c)는 챔버 리드(130)의 중심점, 즉 제 2 모듈 설치부(130b)이 중심 영역에 대향되도록 마련된다. 이때, 제 1 및 제 3 모듈 설치부(130a, 130c)는 제 2 모듈 설치부(130b) 사이에 90°의 각도로 이격될 수 있다.
가스 분사부(140)는 기판 지지부(120)에 국부적으로 대향되도록 챔버 리드(130)의 모듈 설치부(130)에 삽입 설치된 복수의 가스 분사 모듈(140; 140a, 140b, 140c)을 포함할 수 있다. 즉, 제 1 내지 제 3 가스 분사 모듈(140a, 140b, 140c)이 제 1 내지 제 3 모듈 설치부(130a, 130b, 130c)에 각각 삽입되어 설치된다. 따라서, 제 2 가스 분사 모듈(140b)이 기판 지지부(120)의 중심점을 지나도록 일 방향으로 마련되고, 제 1 및 제 3 가스 분사 모듈(140a, 140c)는 제 2 가스 분사 모듈(140b)의 중심 영역을 향해 서로 대칭되도록 마련될 수 있다. 여기서, 제 2 가스 분사 모듈(140b)는 공정 챔버(110) 내부의 공간을 분리하기 위한 공간 분리 가스를 분사하고, 제 1 가스 분사 모듈(140a)은 박막 증착 가스를 분사하며, 제 3 가스 분사 모듈(140c)는 트리트먼트 가스를 분사할 수 있다. 즉, 제 2 가스 분사 모듈(140b)를 통해 공간 분리 가스가 분사되어 공정 챔버(110) 내부의 공간이 둘로 분할되고, 일 공간에 제 1 가스 분사 모듈(140a)로부터 박막 증착 가스가 분사되어 박막 증착 공정이 진행되며, 타 공간에 제 3 가스 분사 모듈(140c)로부터 트리트먼트 가스가 분사되어 트리트먼트 공정이 진행된다. 한편, 공간 분리 가스는 아르곤 등의 불활성 가스를 포함할 수 있다. 또한, 박막 증착 가스는 형성하고자 하는 박막에 따라 다양한 공정 가스를 포함할 수 있는데, 예를 들어 적어도 하나의 소오스 가스와 적어도 하나의 반응 가스를 포함할 수 있다. 소오스 가스로는 예를 들어 실리콘(Si), 티탄족 원소(Ti, Zr, Hf 등) 또는 알루미늄(Al) 등을 함유하는 가스를 포함할 수 있다. 실리콘(Si)을 함유하는 소오스 가스의 예로는 실란(Silane; SiH4), 디실란(Disilane; Si2H6), 트리실란(Trisilane; Si3H8), 테트라에틸오소실리케이트(Tetraethylorthosilicate; TEOS), 디클로로실란(Dichlorosilane; DCS), 헥사클로로실란(Hexachlorosilane; HCD), 트리디메틸아미노실란(Tridimethylaminosilane; TriDMAS) 및 트리실릴아민(Trisilylamine; TSA) 등을 포함할 수 있다. 또한, 반응 가스는 예를 들어 수소(H2), 질소(N2), 산소(O2), 이산화질소(N2O), 암모니아(NH3), 물(H2O), 또는 오존(O3) 등을 포함할 수 있다. 예를 들어, 실리콘 산화막(SiO2)을 형성하기 위해 소오스 가스로서 실란 가스와 반응 가스로서 산소 가스를 공급할 수 있다. 그리고, 트리트먼트 가스는 질소 가스를 포함할 수 있다. 한편, 제 3 가스 분사 모듈(140c)에는 소정의 전원이 인가되어 예를 들어 질소 가스를 플라즈마 상태로 활성화시켜 공급할 수 있다. 플라즈마 전원은 고주파 전력 또는 RF(Radio Frequency) 전력이 인가될 수 있다. 따라서, 트리트먼트 공정은 예를 들어 질소 플라즈마를 이용하여 실시할 수 있다.
상기 기판 처리 장치를 이용한 본 발명의 박막 형성 방법을 도 2(a) 내지 도 2(e)를 이용하여 설명하면 다음과 같다.
먼저, 복수의 기판(10)을 공정 챔버(110) 내의 기판 지지부(120)에 예를 들어 방사상으로 배치한 후 제 2 가스 분사 모듈(140b)를 이용하여 공정 챔버(110) 내에 공간 분리 가스를 분사하여 공정 챔버(110)를 적어도 두 공간으로 분리한다. 또한, 제 1 가스 분사 모듈(140a)을 통해 박막 증착 가스가 공급되고, 제 3 가스 분사 모듈(140c)를 통해 트리트먼트 가스를 분사한다. 이때, 제 3 가스 분사 모듈(140c)에 소정의 전원을 공급함으로써 트리트먼트 가스가 플라즈마 상태로 활성화되어 공급된다. 즉, 제 2 가스 분사 모듈(140b)를 통해 공간 분리 가스가 공급되어 공정 챔버(110)는 박막 증착 공간 및 트리트먼트 공간으로 분리되고, 박막 증착 공간에 제 1 가스 분사 모듈(140a)을 통해 박막 증착 가스가 분사되며, 트리트먼트 공간에 제 3 가스 분사 모듈(140c)을 통해 트리트먼트 가스가 분사된다.
이렇게 하여 도 2(a)에 도시된 바와 같이 제 1 가스 분사 모듈(140a)로부터 각각 적어도 하나의 소오스 가스와 반응 가스가 분사되어 기판(10) 상에 제 1 박막층(21)이 형성된다. 예를 들어, 실리콘 함유 소오스 가스와 산소 함유 반응 가스가 제 1 가스 분사 모듈(140a)로부터 분사되어 박막 증착 공간에 위치하는 기판(10) 상에 예를 들어 제 1 실리콘 산화막(21)이 소정 두께로 형성될 수 있다. 물론, 소오스 가스와 반응 가스에 따라 박막의 막질이 조절될 수 있는데, 예를 들어 실리콘 함유 소오스 가스와 질소 함유 반응 가스를 공급하여 실리콘 질화막이 형성될 수도 있다. 여기서, 제 1 박막층(21)은 예를 들어 5∼10Å의 두께로 형성된다.
그리고, 기판 지지부(120)의 회전에 의해 제 1 박막층(21)이 소정 두께로 형성된 기판(10)이 트리트먼트 공간으로 진입하게 된다. 트리트먼트 공간에는 제 3 가스 분사 모듈(140c)을 통해 예를 들어 질소 플라즈마가 발생되어 있으므로 도 2(b)에 도시된 바와 같이 제 1 박막층(21)은 질소 플라즈마 트리트먼트가 실시된다. 따라서, 적어도 일부의 불순물 원자, 즉 질소 원자가 제 1 박막층(21)에 포함되어 질소 플라즈마 트리트먼트된 제 1 박막층(21a)이 형성된다. 이때, 제 1 박막층(21a)에는 적어도 일부 두께까지 불순물 원자가 포함, 즉 도핑되어 불순물 도핑 영역이 형성된다. 즉, 제 1 박막층(21a)은 상부로부터 소정 두께로 불순물 도핑 영역이 형성된다. 또한, 제 1 박막층(21a)은 불순물 도핑 농도가 상측으로부터 하측으로 갈수록 적어지게 된다.
이어서, 기판 지지부(120)의 회전에 의해 질소 플라즈마 트리트먼트된 제 1 박막층(21a)이 형성된 기판(10)이 박막 증착 공간으로 진입하게 된다. 박막 증착 공간에는 제 1 가스 분사 모듈(140a)로부터 박막 증착 가스가 분사되고 있으므로 도 2(c)에 도시된 바와 같이 트리트먼트된 제 1 박막층(21a) 상에 제 2 박막층(22)이 형성된다. 여기서, 제 2 박막층(22)은 예를 들어 5∼10Å의 두께로 형성된다.
이어서, 기판 지지부(120)의 회전에 의해 제 2 박막층(22)이 형성된 기판(10)이 트리트먼트 공간으로 진입하게 된다. 트리트먼트 공간에는 제 3 가스 분사 모듈(140c)로부터 질소 플라즈마 가스가 분사되고 있으므로 도 2(d)에 도시된 바와 같이 제 2 박막층(22)에 예를 들어 질소 플라즈마 트리트먼트가 실시된다. 따라서, 적어도 일부의 질소 원자가 제 2 박막층(22)에 포함되어 질소 플라즈마 트리트먼트된 제 2 박막층(22a)이 형성된다. 이때, 제 2 박막층(22a)에는 적어도 일부 두께까지 불순물 원자가 포함, 즉 도핑되어 불순물 도핑 영역이 형성된다. 즉, 제 2 박막층(22a)은 상부로부터 소정 두께로 불순물 도핑 영역이 형성된다. 또한, 제 2 박막층(22a)은 불순물 도핑 농도가 상측으로부터 하측으로 갈수록 적어지게 된다.
이렇게 기판 지지부(120)의 회전에 의해 기판 지지부(120) 상의 기판(10)이 박막 증착 공간 및 트리트먼트 공간에 반복 진입하여 박막층(21, 22) 증착 및 트리트먼트가 복수회 반복 실시되어 트리트먼트된 복수의 박막층(21a, 22a, 23a, 24a)이 형성된다. 따라서, 도 2(e)에 도시된 바와 같이 소정 두께의 트리트먼트된 박막(20)이 형성된다. 이때, 박막(20)은 예를 들어 30Å∼100Å의 두께로 형성할 수 있고, 박막(20)의 두께에 따라 적어도 2회 이상의 박막층 증착 및 트리트먼트 공정을 반복 실시할 수 있다. 예를 들어, 실리콘 산화막 증착 및 질소 트리트먼트 공정을 2회 내지 20회 정도, 바람직하게는 4회 내지 6회 실시하여 실리콘 산화막(20)을 형성할 수 있다. 이때, 트리트먼트 시간은 예를 들어 360초∼600초 동안 실시할 수 있다. 즉, 반복 실시되는 트리트먼트의 총 시간은 예를 들어 360초∼600초를 포함할 수 있다.
상기한 바와 같이 박막층 증착 및 트리트먼트 공정을 반복 실시하여 형성된 예를 들어 실리콘 산화막은 비휘발성 메모리 소자의 터널링층으로 이용될 수 있다. 즉, 본 발명에 따른 비휘발성 메모리 소자는 터널링층을 박막층 증착 및 트리트먼트 공정을 복수회 반복하여 형성할 수 있다. 이러한 본 발명에 따른 박막 형성 방법을 이용한 비휘발성 메모리 소자의 예를 도 3에 도시하였다.
도 3은 본 발명의 일 실시 예에 따른 전하 트랩층을 갖는 비휘발성 메모리 소자의 일 셀의 단면도이다.
도 3을 참조하면, 본 발명에 따른 비휘발성 메모리 소자의 셀은 반도체 기판(200) 상에 터널링층(210), 전하 트랩층(220), 블럭킹층(230) 및 콘트롤 게이트(240)가 적층된 스택 게이트(300)와, 스택 게이트(300) 양측의 반도체 기판(200) 상에 형성된 접합부(250)를 포함한다.
반도체 기판(200)은 통상 실리콘(Si) 기판일 수 있으며, 경우에 따라 실리콘 온 인슐레이터(Silicon On Insulator; SOI) 기판 등 다른 기판일 수도 있다. 또한, 반도체 기판(200)은 n형 기판일 수 있으며, 반도체 기판(200) 내에 p형 웰 영역이 형성될 수 있다. 웰 영역은 트리플 웰 구조로 형성될 수 있는데, 이 경우 p형 반도체 기판(200)이 이용되며, p형 반도체 기판(200) 내에 n형 웰 영역이 형성되고, n형 웰 영역 내에 p형 웰 영역이 형성될 수 있다.
터널링층(210)은 반도체 기판(200) 상부에 형성되어 소정 바이어스에서 전하, 즉 전자 또는 홀이 반도체 기판(200)의 채널 영역으로부터 전하 트랩층(220)으로 주입될 수 있도록 한다. 터널링층(210)은 실리콘 산화막(SiO2)을 포함하는 절연막으로 단일층 또는 다층으로 형성될 수 있다. 또한, 터널링층(210)은 박막층 증착 및 트리트먼트를 복수회 반복하여 형성할 수 있다. 따라서, 터널링층(210)은 예를 들어 질소가 일부 포함된 실리콘 산화막으로 형성될 수 있다. 이러한 터널링층(210)은 반복되는 전자 또는 홀의 터널링에 의해 열화되어 소자의 안정성을 저하시킬 수 있기 때문에 가능한 이를 방지할 수 있을 정도의 두께로 형성되는 것이 바람직하다. 예를 들어 터널링층(210)은 30∼100Å의 두께로 형성될 수 있는데, 30Å 이하로 형성되면 반복되는 전자 또는 홀의 터널링에 의해 터널링층(210)이 열화될 수 있고, 100Å 이상이면 전하 트랩층(220)으로의 전하 이동을 방해하게 된다.
전하 트랩층(220)은 터널링층(210) 상부에 형성되며, 반도체 기판(200)의 채널 영역으로부터 터널링층(210)을 관통하여 주입되는 전하를 트랩한다. 전하 트랩층(220)은 에너지 레벨이 균일하고 트랩 사이트(trap site)가 많을수록 전하의 트랩이 잘 이루어지므로 소자의 프로그램 및 소거 속도가 증가할 수 있는데, 이러한 물질로 실리콘 질화막을 이용할 수 있다. 또한, 전하 트랩층(220)은 박막층 증착 및 트리트먼트를 복수회 반복하여 형성할 수 있다. 즉, 터널링층(210) 뿐만 아니라 전하 트랩층(220)도 박막층 증착 및 트리트먼트를 복수회 반복하여 형성할 수 있다. 이러한 전하 트랩층(220)은 예를 들어 30∼200Å의 두께로 형성될 수 있는데, 30Å 이하이면 트랩되는 전하의 양이 적어지며 반복되는 전하의 이동에 의해 열화될 수 있고, 200Å 이상이면 콘트롤 게이트(240)에 의한 제어가 문제될 수 있다. 한편, 전하 트랩층(220)의 가로 및 세로 폭은 가로 및 세로 방향으로 인접한 전하 트랩층(220)과의 간격과 동일할 수 있다. 그러나, 전하 트랩층(220)의 폭이 전하 트랩층(220) 사이의 간격보다 크거나 작을 수도 있다.
블럭킹층(230)은 전하 트랩층(220)으로부터 상부의 콘트롤 게이트(240)로 전하의 이동을 차단한다. 블럭킹층(230)은 실리콘 산화막 등의 저유전 물질로 형성할 수 있고, 셀의 동작 속도를 향상시키기 위해 유전 상수가 예를 들어 7 이상의 고유전 물질로 형성된다. 이러한 고유전 물질로는 알루미늄 산화막(Al2O3)이 주로 이용되는데, 그 이외에도 하프늄 산화막(HfO2), 지르코늄 산화막(ZrO3), 라듐 산화막(La2O5), 탄탈륨 산화막(Ta2O5) 또는 스트론튬티타늄 산화막(SrTiO3) 등의 적어도 하나가 이용될 수 있다. 또한, 블럭킹층(230)은 이러한 물질을 이용하여 단일층 또는 다층으로 형성될 수도 있고, 혼합하여 형성될 수도 있다.
콘트롤 게이트(240)는 소정의 바이어스가 인가되어 반도체 기판(200)의 채널 영역으로부터 전하가 전하 트랩층(220)에 트랩되어 프로그램되도록 하고, 전하 트랩층(220)에 트랩된 전하를 반도체 기판(200)으로 이동시켜 소거되도록 하는 역할을 한다. 콘트롤 게이트(240)는 n형으로 도핑된 폴리실리콘막 또는 금속막으로 형성될 수 있다. 또한, 콘트롤 게이트(240)가 폴리실리콘막으로 형성되는 경우 저항을 감소시키기 위해 폴리실리콘막 상부에 텅스텐 실리사이드 등의 저저항막을 형성할 수도 있다. 물론 저저항막은 콘트롤 게이트(240)가 폴리실리콘막 이외의 금속막으로 형성되는 경우 형성하지 않을 수 있다.
접합부(250)는 스택 게이트(300) 양측의 반도체 기판(200) 상에 불순물 이온 주입에 의해 형성되어 비휘발성 메모리 셀의 소오스 영역 또는 드레인 영역으로 작용한다.
도 4는 종래의 ALD 방법 및 CVD 방법으로 터널링층을 형성한 비휘발성 메모리 소자와 본 발명에 따른 복수 회의 박막층 증착 및 트리트먼트에 의해 터널링층을 형성한 비휘발성 메모리 소자의 소거 특성을 도시한 그래프이다. 여기서, 도 4의 곡선 A 및 곡선 B는 각각 ALD 방법 및 CVD 방법으로 터널링층을 형성한 비휘발성 메모리 소자의 소거 특성이고, 곡선 C 및 곡선 D는 본 발명에 따른 복수 회의 박막 증착 및 트리트먼트를 반복 실시하여 터널링층을 형성한 비휘발성 메모리 소자의 소거 특성이다. 또한, 본 발명 및 종래의 소거 특성은 반도체 기판 상에 터널링층, 전하 트랩층, 블럭킹층 및 콘트롤 게이트가 적층 형성된 SONOS 구조의 비휘발성 메모리 소자에 적용하였으며, 터널링층의 형성 방법만 달리하고 두께, 면적 등 모든 조건을 동일하게 하였다.
도 4에 도시된 바와 같이 ALD 방법으로 터널링층을 형성한 비휘발성 메모리 소자는 CVD 방법으로 터널링층을 형성한 비휘발성 메모리 소자에 비해 동일 전압에서 소거 시간이 길다. 즉, ALD 방법으로 터널링층을 형성한 비휘발성 메모리 소자는 동일 시간 동안 소거를 실시하기 위해 높은 소거 전압을 인가해야 한다. 예를 들어, ALD 방법으로 터널링층을 형성한 경우 소거 시간을 0.8ms로 하기 위해 약 4V의 전압을 인가해야 하지만, CVD 방법으로 터널링층을 형성한 경우 소거 시간을 0.8ms로 하기 위해 약 1V의 전압을 인가해야 한다. 결국, CVD 방법으로 터널링층을 형성한 비휘발성 메모리 소자가 ALD 방법으로 터널링층을 형성한 비휘발성 메모리 소자에 비해 소거 특성이 더 우수함을 알 수 있다. 그런데, CVD 방법은 ALD 방법에 비해 스텝커버러지 특성이 나빠 고집적 소자에 적용할 수 없는 문제가 있다.
그러나, 본 발명에 따라 터널링층을 형성한 비휘발성 메모리 소자는 ALD 방법과 CVD 방법으로 터널링층을 형성한 비휘발성 메모리 소자 사이의 소거 특성을 갖는다. 즉, 곡선 C는 박막층 증착 및 질소 플라즈마 트리트먼트를 5회 반복 실시하여 터널링층을 형성한 비휘발성 메모리 소자의 소거 특성을 도시한 것이고, 곡선 D는 박막층 증착 및 질소 플라즈마 트리트먼트를 8회 반복 실시하여 터널링층을 형성한 비휘발성 메모리 소자의 소거 특성을 도시한 것이다. 도시된 바와 같이 곡선 C의 경우 소거 시간을 0.8ms로 하기 위해 약 3V의 소거 전압을 인가하고, 곡선 D의 경우 소거 시간을 0.8ms로 하기 위해 약 1.8V의 소거 전압을 인가한다. 따라서, 본 발명에 따라 터널링층을 형성한 비휘발성 메모리 소자는 종래의 ALD 방법 및 CVD 방법으로 터널링층을 형성한 비휘발성 메모리 소자들 사이의 소거 특성을 갖는다. 또한, 곡선 C 및 곡선 D로부터 알 수 있듯이 박막층 증착 및 트리트먼트의 반복 횟수가 증가할수록 소거 특성이 더욱 우수해진다.
한편, 본 발명은 얇은 두께로 박막을 형성한 후 트리트먼트 공정을 실시하는 것을 반복하여 원하는 두께로 박막을 형성함으로써, 즉 ALD 방법과 유사한 공정으로 박막을 형성함으로써 스텝커버러지 특성은 ALD 방법에 의해 형성된 박막에 가깝게 할 수 있다.
따라서, 본 발명에 따라 박막 증착 및 트리트먼트를 반복하여 터널링층을 형성하게 되면 비휘발성 메모리 소자의 소거 특성 등의 동작 특성 및 스텝커버러지 특성을 향상시킬 수 있다.
본 발명은 상기에서 서술된 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있다. 즉, 상기의 실시 예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명의 범위는 본원의 특허 청구 범위에 의해서 이해되어야 한다.
200 : 반도체 기판 210 : 터널링층
220 : 전하 트랩층 230 : 블럭킹층
240 : 콘트롤 게이트

Claims (17)

  1. 공정을 위한 공간을 제공하는 공정 챔버와 상기 공정 챔버 내에서 복수의 기판을 지지하는 기판 지지부를 포함하고, 상기 공간을 박막층 증착 공간 및 트리트먼트 공간으로 분할하여 기판을 처리하는 기판 처리 장치를 이용한 박막 형성 방법으로서,
    상기 박막층 증착 공간에 소오스 가스와 반응 가스를 공급하여 상기 기판 상에 박막층을 형성하는 단계;
    상기 기판 지지부를 회전시켜 상기 기판을 상기 박막층 증착 공간에서 상기 트리트먼트 공간으로 진입시키는 단계;
    상기 트리트먼트 공간에서 트리트먼트 가스를 분사하여 상기 기판 상에 형성된 박막층을 트리트먼트하는 단계; 및
    상기 기판 지지부를 회전시켜 상기 기판을 상기 트리트먼트 공간에서 상기 박막층 증착 공간으로 진입시키는 단계;를 포함하고,
    상기 기판 지지부의 회전에 의해 상기 기판 지지부에 지지된 기판을 상기 박막층 증착 공간과 상기 트리트먼트 공간으로 반복 진입시켜, 상기 기판 상에서 박막층의 증착 및 증착된 박막층의 트리트먼트를 복수 회 반복 실시하는 박막 형성 방법.
  2. 청구항 1에 있어서, 상기 박막층은 5Å 내지 10Å의 두께로 형성되는 박막 형성 방법.
  3. 청구항 1에 있어서,
    상기 트리트먼트에 의하여 상기 박막층의 적어도 일부 두께에는 불순물 도핑 영역이 형성되고,
    상기 도핑 영역은 상기 박막층의 상부로부터 하부로 농도가 낮아지게 형성되는 박막 형성 방법.
  4. 청구항 1에 있어서,
    상기 트리트먼트 공간에는 플라즈마가 발생되는 박막 형성 방법.
  5. 청구항 1에 있어서, 상기 트리트먼트는 상기 박막층의 구성 원소와 다른 원소를 이용하여 실시하는 박막 형성 방법.
  6. 청구항 5에 있어서,
    상기 박막층은 실리콘 산화막을 포함하고,
    상기 트리트먼트는 질소 플라즈마를 이용하여 실시하는 박막 형성 방법.
  7. 공정을 위한 공간을 제공하는 공정 챔버;
    상기 공정 챔버의 상부를 덮는 챔버 리드;
    상기 공정 챔버의 내부 하측에 마련되어, 복수의 기판을 지지하는 기판 지지부; 및
    상기 공간 내에 공정 가스를 분사하는 가스 분사부를 포함하고,
    상기 가스 분사부는,
    상기 기판 지지부에 국부적으로 대향되도록 상기 챔버 리드에 설치된 복수의 가스 분사 모듈을 포함하고,
    상기 복수의 가스 분사 모듈은,
    박막 증착 가스를 분사하는 제1 가스 분사 모듈;
    공간 분리 가스를 분사하는 제2 가스 분사 모듈; 및
    트리트먼트 가스를 분사하는 제3 가스 분사 모듈;을 포함하는 기판 처리 장치를 이용한 박막 형성 방법으로서,
    (a) 상기 기판 지지부에 상기 복수의 기판을 방사상으로 배치하는 단계;
    (b) 상기 제2 가스 분사 모듈을 이용하여 공간 분리 가스를 분사하여, 상기 공간을 박막층 증착 공간 및 트리트먼트 공간으로 분할하는 단계;
    (c) 상기 제1 가스 분사 모듈로부터 박막 증착 가스를 분사하여, 상기 박막층 증착 공간에 위치하는 기판에 박막층을 형성하는 단계;
    (d) 상기 기판 지지부를 회전시켜, 상기 박막층이 형성된 기판을 상기 트리트먼트 공간으로 진입시키는 단계;
    (e) 상기 제3 가스 분사 모듈로부터 트리트먼트 가스를 분사하여 상기 박막층이 형성된 기판을 트리트먼트하는 단계; 및
    (f) 상기 기판 지지부를 회전시키는 단계;를 포함하고,
    상기 (c) 내지 (f) 단계를 복수 회 반복 실시하는 박막 형성 방법.
  8. 청구항 7에 있어서,
    상기 박막층을 형성하는 단계는 상기 기판 상에 5Å 내지 10Å 두께의 박막층을 형성하는 박막 형성 방법.
  9. 청구항 7에 있어서,
    상기 박막층이 형성된 기판을 트리트먼트하는 단계는 상기 박막층의 적어도 일부 두께에 불순물 도핑 영역을 형성하는 단계;를 포함하고,
    상기 도핑 영역은 상기 박막층의 상부로부터 하부로 농도가 낮아지게 형성되는 박막 형성 방법.
  10. 청구항 7에 있어서,
    상기 박막층이 형성된 기판을 트리트먼트하는 단계는 상기 트리트먼트 공간에 플라즈마를 발생시키는 박막 형성 방법.
  11. 기판 상에 터널링층, 전하 트랩층, 블럭킹층 및 콘트롤 게이트를 적층 형성하는 비휘발성 메모리 소자의 제조 방법으로서,
    상기 터널링층은,
    공정을 위한 공간을 제공하는 공정 챔버와 상기 공정 챔버 내에서 복수의 기판을 지지하는 기판 지지부를 포함하고, 상기 공간을 박막층 증착 공간 및 트리트먼트 공간으로 분할하여 기판을 처리하는 기판 처리 장치에서,
    상기 박막층 증착 공간에 소오스 가스와 반응 가스를 공급하여 상기 기판 상에 박막층을 형성하는 단계;
    상기 기판 지지부를 회전시켜 상기 기판을 상기 박막층 증착 공간에서 상기 트리트먼트 공간으로 진입시키는 단계;
    상기 트리트먼트 공간에서 트리트먼트 가스를 분사하여 상기 기판 상에 형성된 박막층을 트리트먼트하는 단계; 및
    상기 기판 지지부를 회전시켜 상기 기판을 상기 트리트먼트 공간에서 상기 박막층 증착 공간으로 진입시키는 단계;를 포함하여,
    상기 기판 지지부의 회전에 의해 상기 기판 지지부에 지지된 기판을 상기 박막층 증착 공간과 상기 트리트먼트 공간으로 반복 진입시켜,
    상기 기판 상에서 박막층의 증착 및 증착된 박막층의 트리트먼트를 복수 회 반복하여 형성하는 비휘발성 메모리 소자의 제조 방법.
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
KR1020140050744A 2014-04-28 2014-04-28 박막 형성 방법 및 이를 이용한 비휘발성 메모리 소자의 제조 방법 Active KR102218552B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140050744A KR102218552B1 (ko) 2014-04-28 2014-04-28 박막 형성 방법 및 이를 이용한 비휘발성 메모리 소자의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140050744A KR102218552B1 (ko) 2014-04-28 2014-04-28 박막 형성 방법 및 이를 이용한 비휘발성 메모리 소자의 제조 방법

Publications (3)

Publication Number Publication Date
KR20150124514A KR20150124514A (ko) 2015-11-06
KR102218552B1 true KR102218552B1 (ko) 2021-02-23
KR102218552B9 KR102218552B9 (ko) 2024-12-20

Family

ID=54600841

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140050744A Active KR102218552B1 (ko) 2014-04-28 2014-04-28 박막 형성 방법 및 이를 이용한 비휘발성 메모리 소자의 제조 방법

Country Status (1)

Country Link
KR (1) KR102218552B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102483915B1 (ko) * 2017-10-12 2023-01-04 주성엔지니어링(주) 박막 형성 방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101216381B1 (ko) * 2005-12-21 2012-12-28 주성엔지니어링(주) 박막 형성 방법
KR101008982B1 (ko) * 2007-12-21 2011-01-17 주식회사 하이닉스반도체 전하 트랩층을 갖는 불휘발성 메모리소자의 형성방법
KR101863652B1 (ko) * 2012-05-30 2018-06-04 주성엔지니어링(주) 기판 처리 장치 및 기판 처리 방법
KR20140018702A (ko) * 2012-08-03 2014-02-13 주성엔지니어링(주) 박막 트랜지스터 및 그 제조 방법

Also Published As

Publication number Publication date
KR20150124514A (ko) 2015-11-06
KR102218552B9 (ko) 2024-12-20

Similar Documents

Publication Publication Date Title
US10304853B2 (en) Memory arrays, and methods of forming memory arrays
US8247857B2 (en) Nonvolatile semiconductor memory device and method for manufacturing same
US7419888B2 (en) Method of forming a silicon-rich nanocrystalline structure by an atomic layer deposition process and method of manufacturing a non-volatile semiconductor device using the same
KR100644405B1 (ko) 불휘발성 메모리 장치의 게이트 구조물 및 이의 제조 방법
KR100894098B1 (ko) 빠른 소거속도 및 향상된 리텐션 특성을 갖는 불휘발성메모리소자 및 그 제조방법
US8258571B2 (en) MOS semiconductor memory device having charge storage region formed from stack of insulating films
US7948025B2 (en) Non-volatile memory device having charge trapping layer and method for fabricating the same
US20090087977A1 (en) Low temperature conformal oxide formation and applications
US11094705B2 (en) Methods of forming an array of elevationally-extending strings of memory cells, methods of forming polysilicon, elevationally-extending strings of memory cells individually comprising a programmable charge storage transistor, and electronic components comprising polysilicon
KR20100106789A (ko) 무기계 실리콘 전구체를 이용한 실리콘 산화막의 형성 방법및 이를 이용한 반도체 장치의 제조 방법
US10141190B2 (en) Manufacturing method of a semiconductor device
US20190081144A1 (en) Semiconductor memory device and method of manufacturing the same
US7795159B2 (en) Charge trap layer for a charge trap semiconductor memory device and method of manufacturing the same
US8525252B2 (en) Nonvolatile semiconductor memory device and method of fabricating the same
US20070042548A1 (en) Methods of forming floating gates in non-volatile memory devices including alternating layers of amorphous silicon and ALD dopant layers and floating gates so formed
KR100587670B1 (ko) 비휘발성 메모리 셀의 유전막 형성방법
KR20140011872A (ko) 수직형 메모리 장치 및 그 제조 방법
KR102218552B1 (ko) 박막 형성 방법 및 이를 이용한 비휘발성 메모리 소자의 제조 방법
US9406519B2 (en) Memory device structure and method
US9117665B2 (en) Nonvolatile semiconductor memory device and manufacturing method thereof
US7605067B2 (en) Method of manufacturing non-volatile memory device
US20070134874A1 (en) Method of forming dielectric layer of flash memory device
US20250063735A1 (en) Semiconductor device and manufacturing method of the same
KR100953064B1 (ko) 비휘발성 메모리 소자의 제조 방법
US8133801B1 (en) Method for forming a semiconducting layer with improved gap filling properties

Legal Events

Date Code Title Description
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

P22-X000 Classification modified

St.27 status event code: A-2-2-P10-P22-nap-X000

E13-X000 Pre-grant limitation requested

St.27 status event code: A-2-3-E10-E13-lim-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

D13-X000 Search requested

St.27 status event code: A-1-2-D10-D13-srh-X000

D14-X000 Search report completed

St.27 status event code: A-1-2-D10-D14-srh-X000

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

P14-X000 Amendment of ip right document requested

St.27 status event code: A-5-5-P10-P14-nap-X000

R15-X000 Change to inventor requested

St.27 status event code: A-5-5-R10-R15-oth-X000

P16-X000 Ip right document amended

St.27 status event code: A-5-5-P10-P16-nap-X000

Q16-X000 A copy of ip right certificate issued

St.27 status event code: A-4-4-Q10-Q16-nap-X000

R16-X000 Change to inventor recorded

St.27 status event code: A-5-5-R10-R16-oth-X000

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

PG1701 Publication of correction

St.27 status event code: A-5-5-P10-P19-oth-PG1701

Patent document republication publication date: 20241220

Republication note text: Request for Correction Notice (Document Request)

Gazette number: 1022185520000

Gazette reference publication date: 20210223

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000