KR102215937B1 - Semiconductor light emitting device - Google Patents
Semiconductor light emitting device Download PDFInfo
- Publication number
- KR102215937B1 KR102215937B1 KR1020200016345A KR20200016345A KR102215937B1 KR 102215937 B1 KR102215937 B1 KR 102215937B1 KR 1020200016345 A KR1020200016345 A KR 1020200016345A KR 20200016345 A KR20200016345 A KR 20200016345A KR 102215937 B1 KR102215937 B1 KR 102215937B1
- Authority
- KR
- South Korea
- Prior art keywords
- light emitting
- semiconductor light
- emitting device
- electrode
- device chip
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 343
- 239000000758 substrate Substances 0.000 claims abstract description 107
- 229910052751 metal Inorganic materials 0.000 claims description 58
- 239000002184 metal Substances 0.000 claims description 58
- 239000008393 encapsulating agent Substances 0.000 claims description 47
- 238000000034 method Methods 0.000 claims description 24
- 239000000463 material Substances 0.000 claims description 13
- 239000011521 glass Substances 0.000 claims description 7
- 239000006089 photosensitive glass Substances 0.000 claims description 5
- 230000000149 penetrating effect Effects 0.000 abstract description 6
- 238000009413 insulation Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 28
- 238000004519 manufacturing process Methods 0.000 description 10
- 230000008569 process Effects 0.000 description 9
- 239000004020 conductor Substances 0.000 description 8
- 229910000679 solder Inorganic materials 0.000 description 8
- 238000005516 engineering process Methods 0.000 description 4
- 239000010408 film Substances 0.000 description 4
- 238000005530 etching Methods 0.000 description 3
- 230000006798 recombination Effects 0.000 description 3
- 238000005215 recombination Methods 0.000 description 3
- 239000012780 transparent material Substances 0.000 description 3
- 239000004593 Epoxy Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 239000003086 colorant Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008602 contraction Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 239000003566 sealing material Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 239000013585 weight reducing agent Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
- H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/52—Encapsulations
- H01L33/54—Encapsulations having a particular shape
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Led Device Packages (AREA)
Abstract
Description
본 개시(Disclosure)는 전체적으로 반도체 발광소자에 관한 것으로, 특히 신뢰성이 높은 반도체 발광소자에 관한 것이다.The present disclosure generally relates to a semiconductor light emitting device, and in particular, to a highly reliable semiconductor light emitting device.
여기서는, 본 개시에 관한 배경기술이 제공되며, 이들이 반드시 공지기술을 의미하는 것은 아니다(This section provides background information related to the present disclosure which is not necessarily prior art). 또한 본 명세서에서 상측/하측, 위/아래 등과 같은 방향 표시는 도면을 기준으로 한다.Here, a background technology related to the present disclosure is provided, and these do not necessarily mean a known technology (This section provides background information related to the present disclosure which is not necessarily prior art). In addition, in the present specification, direction indications such as top/bottom and top/bottom are based on the drawings.
도 1은 종래의 반도체 발광소자 칩의 일 예를 나타내는 도면이다.1 is a diagram illustrating an example of a conventional semiconductor light emitting device chip.
반도체 발광소자 칩은 성장기판(10; 예: 사파이어 기판), 성장기판(10) 위에, 버퍼층(20), 제1 도전성을 가지는 제1 반도체층(30; 예: n형 GaN층), 전자와 정공의 재결합을 통해 빛을 생성하는 활성층(40; 예; INGaN/(In)GaN MQWs), 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층(50; 예: p형 GaN층)이 순차로 증착되어 있으며, 그 위에 전류 확산을 위한 투광성 전도막(60)과, 패드로 역할하는 전극(70)이 형성되어 있고, 식각되어 노출된 제1 반도체층(30) 위에 패드로 역할하는 전극(80: 예: Cr/Ni/Au 적층 금속 패드)이 형성되어 있다. 도 1과 같은 형태의 반도체 발광소자를 특히 레터럴 칩(Lateral Chip)이라고 한다. 여기서, 성장기판(10) 측이 외부와 전기적으로 연결될 때 장착면이 된다. 본 명세서에서 반도체 발광소자 칩 또는 반도체 발광소자가 전기적으로 연결되는 외부는 PCB(Printed Circuit Board), 서브마운트, TFT(Thin Film Transistor) 등을 의미한다.The semiconductor light emitting device chip includes a growth substrate 10 (e.g., a sapphire substrate), a
도 2는 미국 등록특허공보 제7,262,436호에 제시된 반도체 발광소자 칩의 다른 예를 나타내는 도면이다. 설명의 편의를 위해 도면기호를 변경하였다.2 is a view showing another example of a semiconductor light emitting device chip disclosed in US Patent Publication No. 7,262,436. For convenience of explanation, the reference numerals have been changed.
반도체 발광소자 칩은 성장기판(10), 성장기판(10) 위에, 제1 도전성을 가지는 제1 반도체층(30), 전자와 정공의 재결합을 통해 빛을 생성하는 활성층(40), 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층(50)이 순차로 증착되어 있으며, 그 위에 성장기판(10) 측으로 빛을 반사시키기 위한 3층으로 된 전극막(90, 91, 92)이 형성되어 있다. 제1 전극막(90)은 Ag 반사막, 제2 전극막(91)은 Ni 확산 방지막, 제3 전극막(92)은 Au 본딩층일 수 있다. 식각되어 노출된 제1 반도체층(30) 위에 패드로 기능하는 전극(80)이 형성되어 있다. 여기서, 전극막(92) 측이 외부와 전기적으로 연결될 때 장착면이 된다. 도 2와 같은 형태의 반도체 발광소자 칩을 특히 플립 칩(Flip Chip)이라고 한다. 도 2에 도시된 플립 칩의 경우 제1 반도체층(30) 위에 형성된 전극(80)이 제2 반도체층 위에 형성된 전극막(90, 91, 92)보다 낮은 높이에 있지만, 동일한 높이에 형성될 수 있도록 할 수도 있다. 여기서 높이의 기준은 성장기판(10)으로부터의 높이일 수 있다. The semiconductor light emitting device chip includes a
도 3은 미국 등록특허공보 제8,008,683호에 제시된 반도체 발광소자 칩의 또 다른 예를 나타내는 도면이다. 설명의 편의를 위해 도면기호를 변경하였다.3 is a view showing another example of a semiconductor light emitting device chip disclosed in US Patent Publication No. 8,008,683. For convenience of explanation, the reference numerals have been changed.
반도체 발광소자 칩은 제1 도전성을 가지는 제1 반도체층(30), 전자와 정공의 재결합을 통해 빛을 생성하는 활성층(40), 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층(50)이 순차로 형성되어 있으며, 성장 기판이 제거된 측에 형성된 상부 전극(31), 제2 반도체층(50)에 전류를 공급하는 한편 반도체층(30, 40, 50)을 지지하는 지지 기판(51), 그리고 지지 기판(51)에 형성된 하부 전극(52)을 포함한다. 상부 전극(31)은 와이어 본딩을 이용하여 외부와 전기적으로 연결된다. 하부 전극(52)측이 외부와 전기적으로 연결될 때 장착면으로 기능한다. 도 3과 같이 전극(31, 52)이 활성층(40)의 위 및 아래에 1개씩 있는 구조의 반도체 발광소자 칩을 수직 칩(Vertical Chip)이라 한다.The semiconductor light emitting device chip includes a
도 4는 종래의 반도체 발광소자의 일 예를 나타내는 도면이다.4 is a diagram illustrating an example of a conventional semiconductor light emitting device.
반도체 발광소자(100)는 패드로 기능하는 리드 프레임(110, 120), 몰드(130), 그리고 캐비티(140) 내에 수직형 반도체 발광소자 칩(150; Vertical Type Light Emitting Chip)이 구비되어 있고, 캐비티(140)는 파장 변환재(160)를 함유하는 봉지제(170)로 채워져 있다. 수직형 반도체 발광소자 칩(150)의 하면이 리드 프레임(110)에 전기적으로 직접 연결되고, 상면이 와이어(180)에 의해 리드 프레임(120)에 전기적으로 연결되어 있다. 수직형 반도체 발광소자 칩(150)에서 나온 광의 일부가 파장 변환재(160)를 여기 시켜 다른 색의 광을 만들어 두 개의 서로 다른 광이 혼합되어 백색광을 만들 수 있다. 예를 들어 반도체 발광소자 칩(150)은 청색광을 만들고 파장 변환재(160)에 여기 되어 만들어진 광은 황색광이며, 청색광과 황색광이 혼합되어 백색광을 만들 수 있다. 도 4는 도 3에 도시된 수직형 반도체 발광소자 칩(150)을 사용한 반도체 발광소자를 보여주고 있지만, 도 1 및 도 2에 도시된 반도체 발광소자 칩을 사용하여 도 4와 같은 형태의 반도체 발광소자를 제조할 수도 있다. The semiconductor
도 5는 일본 공개특허공보 제1995-288341호에 제시된 LED 디스플레이의 예를 나타내는 도면이다. 설명의 편의를 위해 도면기호를 변경하였다.5 is a diagram showing an example of an LED display disclosed in Japanese Laid-Open Patent Publication No. 1995-288341. For convenience of explanation, the reference numerals have been changed.
도 5는 LED 디스플레이에서 한 개의 픽셀(pixel) 구조를 나타내는 평면도(190)이다. 픽셀의 구조는 PCB 위에 형성된 전도체층(191)에 반도체 발광소자 칩(194, 195, 196)이 전기적으로 연결되어 있다. 청색을 발광하는 반도체 발광소자 칩(194)은 래터럴 칩으로 와이어 본딩을 통해 전도체층(191)과 전기적으로 연결되고 전도체층(191) 위에 절연성 접착제(193)로 접착되어 있다. 녹색과 적색을 발광하는 반도체 발광소자 칩(195, 196)은 수직 칩으로서 도전성 접착제(197) 및 와이어 본딩을 통해 전도체층(191)과 전기적으로 연결되어 있다. 그리고 인접한 다른 픽셀과 구분하기 위해서 커버부품(192)으로 둘러싸여 있다. 도면에는 도시하지 않았지만 반도체 발광소자 칩(194, 195, 196)을 보호하기 위해서 밀봉재가 반도체 발광소자 칩(194, 195, 196)을 덮고 있다.5 is a
소형화 및 경량화 추세에 따라서 반도체 발광소자의 크기는 점점 소형화 되었다. 그런데 최대 변의 크기가 300um 이하의 크기를 갖는 미니 또는 마이크로 반도체 발광소자 칩을 사용한 반도체 발광소자는 패드의 크기 및 패드 사이의 간격이 작아지면서 쇼트 및 부착불량 등 SMT 공정에서 문제가 발생하였다. According to the trend of miniaturization and weight reduction, the size of semiconductor light emitting devices has gradually become smaller. However, in the case of a semiconductor light emitting device using a mini or micro semiconductor light emitting device chip having a size of 300 μm or less with a maximum side size, the size of the pad and the spacing between the pads decrease, causing problems in the SMT process such as short circuit and poor adhesion.
이에 본 개시는 미니 또는 마이크로 반도체 발광소자 칩을 사용한 반도체 발광소자에서 SMT 공정에서의 문제점을 해결하고 더 나아가 투명 디스플레이에 적합한 반도체 발광소자를 제공하고자 한다.Accordingly, the present disclosure is to solve the problems in the SMT process in a semiconductor light emitting device using a mini or micro semiconductor light emitting device chip, and furthermore, to provide a semiconductor light emitting device suitable for a transparent display.
이에 대하여 '발명의 실시를 위한 구체적인 내용'의 후단에 기술한다.This will be described later in the'Specific Contents for the Implementation of the Invention'.
여기서는, 본 개시의 전체적인 요약(Summary)이 제공되며, 이것이 본 개시의 외연을 제한하는 것으로 이해되어서는 아니된다(This section provides a general summary of the disclosure and is not a comprehensive disclosure of its full scope or all of its features).Here, a summary of the present disclosure is provided, and this section provides a general summary of the disclosure and is not a comprehensive disclosure of its full scope or all of its features).
본 개시에 따른 일 측면에 의하면(According to one aspect of the present disclosure), 반도체 발광소자에 있어서, 상부와 하부를 관통하는 복수의 제2 홀 및 하부에 홈이 형성된 딱딱한 기판;으로서, 평면상에서 홈의 내측에 형성되는 복수의 제1 홀을 포함하는 기판; 기판에 구비되며, 복수의 전극을 포함하는 적어도 하나 이상의 반도체 발광소자 칩; 평면상에서 복수의 전극과 일정거리 떨어져 형성되며, 외부와 전기적으로 연결되는 패드; 복수의 제1 홀 및 복수의 제2 홀에 형성되는 관통 연결; 홈에 구비되며, 패드 및 반도체 발광소자 칩과 전기적으로 연결되는 구동소자; 그리고, 기판 위에 구비되어, 패드, 구동소자 및 반도체 발광소자 칩을 전기적으로 연결하는 연결층;을 포함하며, 연결층은: 기판 위에 구비되며, 복수의 제1 홀과 복수의 제2 홀 사이를 전기적으로 연결하는 전기적 연결;그리고, 전기적 연결과 연결되지 않은 제1 홀이 노출되며, 전기적 연결의 일부를 노출하도록 전기적 연결을 덮는 절연층;을 포함하며, 반도체 발광소자 칩은 절연층에 의해 노출된 제1 홀 및 절연층에 의해 노출된 전기적 연결과 각각 전기적으로 연결되는 반도체 발광소자가 제공된다.According to one aspect of the present disclosure, in a semiconductor light emitting device, a plurality of second holes penetrating the upper and lower portions and a hard substrate having a groove formed at the lower portion thereof; as, a groove on a plane surface. A substrate including a plurality of first holes formed on the inside of the substrate; At least one semiconductor light emitting device chip provided on the substrate and including a plurality of electrodes; A pad formed at a distance from the plurality of electrodes on a plane and electrically connected to the outside; A through connection formed in the plurality of first holes and the plurality of second holes; A driving device provided in the groove and electrically connected to the pad and the semiconductor light emitting device chip; And a connection layer provided on the substrate and electrically connecting the pad, the driving device, and the semiconductor light emitting device chip, wherein the connection layer is provided on the substrate, and includes a plurality of first holes and a plurality of second holes. An electrical connection electrically connected; And, the first hole not connected to the electrical connection is exposed, and an insulating layer covering the electrical connection to expose a part of the electrical connection; Including, the semiconductor light emitting device chip is exposed by the insulating layer A semiconductor light emitting device is provided that is electrically connected to the electrical connection exposed by the formed first hole and the insulating layer, respectively.
이에 대하여 '발명의 실시를 위한 구체적인 내용'의 후단에 기술한다.This will be described later in the'Specific Contents for the Implementation of the Invention'.
도 1은 종래의 반도체 발광소자 칩의 일 예를 나타내는 도면,
도 2는 미국 등록특허공보 제7,262,436호에 제시된 반도체 발광소자 칩의 다른 예를 나타내는 도면,
도 3은 미국 등록특허공보 제8,008,683호에 제시된 반도체 발광소자 칩의 또 다른 예를 나타내는 도면,
도 4는 종래의 반도체 발광소자의 일 예를 나타내는 도면,
도 5는 일본 공개특허공보 제1995-288341호에 제시된 LED 디스플레이의 예를 나타내는 도면,
도 6은 본 개시에 따른 반도체 발광소자의 일 예를 나타내는 도면,
도 7은 본 개시에 따른 반도체 발광소자의 다른 예를 나타내는 도면,
도 8은 본 개시에 따른 반도체 발광소자의 또 다른 예들을 나타내는 도면,
도 9는 본 개시에 따른 반도체 발광소자의 또 다른 예들을 나타내는 도면,
도 10은 도 9(b)의 A를 자세하게 설명하는 도면,
도 11은 본 개시에 따른 패턴의 예들을 나타내는 도면,
도 12는 본 개시에 따른 반도체 발광소자를 제조하는 방법의 일 예를 나타내는 도면,
도 13은 본 개시에 따른 반도체 발광소자를 제조하는 방법의 다른 예를 나타내는 도면,
도 14는 본 개시에 따른 제너다이오드를 설명하는 도면,
도 15는 본 개시에 따른 반도체 발광소자의 또 다른 예를 나타내는 도면,
도 16 내지 도 18은 본 개시에 따른 반도체 발광소자의 또 다른 예를 나타낸 도면,
도 19 내지 도 20은 본 개시에 따른 반도체 발광소자를 제조하는 방법의 또 다른 예를 나타내는 도면,
도 21은 본 개시에 따른 반도체 발광소자의 또 다른 예를 나타내는 도면,
도 22는 본개시에 따른 반도체 발광소자의 또 다른 예를 나타내는 도면,
도 23 내지 도 25는 본 개시에 따른 반도체 발광소자를 제조하는 방법의 또 다른 예를 나타내는 도면.1 is a diagram showing an example of a conventional semiconductor light emitting device chip;
2 is a view showing another example of a semiconductor light emitting device chip disclosed in US Patent Publication No. 7,262,436;
3 is a view showing another example of a semiconductor light emitting device chip proposed in US Patent Publication No. 8,008,683;
4 is a view showing an example of a conventional semiconductor light emitting device;
5 is a view showing an example of the LED display disclosed in Japanese Patent Laid-Open No. 1995-288341,
6 is a view showing an example of a semiconductor light emitting device according to the present disclosure;
7 is a view showing another example of a semiconductor light emitting device according to the present disclosure;
8 is a view showing still another example of a semiconductor light emitting device according to the present disclosure;
9 is a view showing still another example of a semiconductor light emitting device according to the present disclosure;
Fig. 10 is a diagram explaining in detail A in Fig. 9(b);
11 is a diagram illustrating examples of patterns according to the present disclosure;
12 is a diagram illustrating an example of a method of manufacturing a semiconductor light emitting device according to the present disclosure;
13 is a view showing another example of a method of manufacturing a semiconductor light emitting device according to the present disclosure;
14 is a diagram illustrating a Zener diode according to the present disclosure;
15 is a view showing another example of a semiconductor light emitting device according to the present disclosure;
16 to 18 are views showing still another example of a semiconductor light emitting device according to the present disclosure;
19 to 20 are views showing still another example of a method of manufacturing a semiconductor light emitting device according to the present disclosure;
21 is a view showing another example of a semiconductor light emitting device according to the present disclosure;
22 is a view showing another example of a semiconductor light emitting device according to the present disclosure;
23 to 25 are views showing still another example of a method of manufacturing a semiconductor light emitting device according to the present disclosure.
이하, 본 개시를 첨부된 도면을 참고로 하여 자세하게 설명한다(The present disclosure will now be described in detail with reference to the accompanying drawing(s)). Hereinafter, the present disclosure will now be described in detail with reference to the accompanying drawing(s)).
도 6은 본 개시에 따른 반도체 발광소자의 일 예를 나타내는 도면이다.6 is a diagram illustrating an example of a semiconductor light emitting device according to the present disclosure.
도 6(a)는 반도체 발광소자(100)의 평면도이며, 도 6(b)는 도 6(a)의 AA' 단면을 나타낸다.FIG. 6(a) is a plan view of the semiconductor
반도체 발광소자(100)는 적어도 하나 이상의 반도체 발광소자 칩(110), 복수의 패드(121), 전기적 연결(123) 및 봉지재(150)를 포함한다. The semiconductor
적어도 하나 이상의 반도체 발광소자 칩(110)은 복수의 전극(111)을 포함한다.At least one semiconductor light emitting
복수의 패드(121)는 평면상에서 적어도 하나 이상의 반도체 발광소자 칩(110)과 일정거리 떨어져 형성된다. 반도체 발광소자(100)는 패드(121)를 통해 직접 외부와 전기적으로 연결된다.The plurality of
복수의 패드(121)는 적어도 하나 이상의 반도체 발광소자 칩(110) 아래에 구비되지 않는다. 즉, 복수의 패드(121)와 적어도 하나 이상의 반도체 발광소자 칩(110) 사이에 일정거리가 형성된다. 복수의 패드(121)와 적어도 하나 이상의 반도체 발광소자 칩(110) 사이에 일정거리를 형성하여 패드(121)의 크기를 키울 수 있고 패드(121) 사이의 간격을 넓혀 SMT(표면실장기술: Surface Mounted Technology) 공정에서 쇼트 및 부착불량 등의 문제를 해결하였다. 또한 반도체 발광소자(100)를 구성하는 소자 중 패드(121) 및 반도체 발광소자 칩(110)과 같이 일정한 면적을 차지하는 소자가 밀집되지 않고 떨어져 구비되어 투명 디스플레이에 적용하는 경우 반도체 발광소자(100)가 눈에 잘 띄지 않게 할 수 있다. 더 나아가, 패드(121)와 반도체 발광소자 칩(110) 사이의 간격을 통해 빛이 나갈 수 있어 6면 발광이 가능하다. 이때, 복수의 패드(121)는 복수의 전극(111)과 각각 대응된다.The plurality of
전기적 연결(123)은 복수의 패드(121)와 복수의 전극(111) 사이에 구비된다. 전기적 연결(123)은 복수의 패드(121)와 복수의 전극(111) 사이를 전기적으로 연결한다. 특히 전기적 연결(123)은 패드(121)와 동일한 평면에 형성될 수 있다.The
전기적 연결(123)은 도 6(a)에서는 하나의 선으로 형성된다. 전기적 연결(123)이 하나의 선으로 형성되는 경우 전기적 연결(123)이 끊어지면 반도체 발광소자 칩(110)을 구동시킬 수 없는 문제점이 생길 수 있으며 이의 해결방안은 도 7에서 설명한다.The
봉지재(150)는 적어도 하나 이상의 반도체 발광소자 칩(110)을 덮는다. 투광성의 봉지재(150)와 반도체 발광소자 칩(110)과 패드(121)가 일정 간격 떨어져 형성되어 본 개시는 6면 발광이 가능한 반도체 발광소자가 될 수 있다. 복수의 패드(121) 및 전기적 연결(123)이 봉지재(150)로부터 돌출될 수 있다. 복수의 패드(121) 및 전기적 연결(123)이 봉지재(150) 내에 형성되는 경우는 도 7에서 설명한다.The
패드(121)의 크기는 반도체 발광소자 칩(110)의 크기보다 크고 패드(121)와 반도체 발광소자 칩(110) 사이의 일정 거리는 반도체 발광소자 칩(110)의 크기보다 큰 것이 바람직하다. 예를 들면, 하나의 반도체 발광소자 칩(110)의 크기는 최대 변의 크기가 300um이하의 미니 또는 마이크로 반도체 발광소자 칩이며, 하나의 패드(121)의 크기는 최대 변의 크기가 100um 이상이며, 하나의 패드(121)와 하나의 반도체 발광소자 칩(110) 사이의 거리는 최대 변의 크기가 150um 이상이며, 반도체 발광소자(100)의 크기는 최대 변의 크기가 300um 이상이다.It is preferable that the size of the
도 7은 본 개시에 따른 반도체 발광소자의 다른 예를 나타내는 도면이다.7 is a diagram illustrating another example of a semiconductor light emitting device according to the present disclosure.
도 7(a)는 반도체 발광소자(100)의 평면도를 나타낸 도면이며, 도 7(b)는 도 7(a)의 반도체 발광소자(100)의 단면을 나타낸 도면이다.7(a) is a view showing a plan view of the semiconductor
전기적 연결(123)은 복수의 패드(121)와 복수의 전극(111) 사이에 각각 복수의 경로를 형성한다. 복수의 경로를 통해서 복수의 패드(121)와 복수의 전극(111) 사이가 전기적으로 연결되기 때문에 하나의 경로가 단절되더라도 나머지 경로로 복수의 패드(121)와 복수의 전극(111) 사이는 전기적으로 연결된다. 따라서, 도 6(a)와 같이 하나의 선만 있는 경우에는 하나의 선이 단선되면 반도체 발광소자가 작동이 되지 않지만, 하나의 선이 단선되더라도 복수의 패드(121)와 복수의 전극(111) 사이에 전기적 연결(123)의 복수의 경로 중 하나라도 전기적으로 연결될 수 있다. 또한, 전기적 연결(123)이 밀집되지 않고 얇고 넓게 퍼지게 되므로 반도체 발광소자(100)의 뒷면이 더 잘 보이게 된다.The
봉지재(150)가 전기적 연결(123)을 덮고 있으며 전기적 연결(123)의 적어도 일부분이 노출될 수 있다. 봉지재(150)가 복수의 패드(121)를 덮고 적어도 패드의 일부분이 노출될 수 있다. The
제너다이오드(130)는 적어도 하나 이상의 반도체 발광소자 칩(110)에 걸리는 역전압을 방지하기 위해 구비된다. 제너다이오드(130)는 반도체 발광소자 칩(110)과 병렬 연결되며, 반도체 발광소자 칩(110)에 역전압이 걸렸을 때, 제너다이오드(130)로 전류가 흐르도록하여 반도체 발광소자 칩(110)을 보호한다.
그리고, 제너다이오드(130)는 복수의 제너전극(131)을 가지며, 복수의 제너전극(131) 중 하나는 복수의 패드(121) 중 대응되는 하나의 패드(121) 위에 접촉되고, 복수의 제너전극(131) 중 다른 제너전극(131)은 대응되는 적어도 하나 이상의 반도체 발광소자 칩(110)과 역병렬로 연결되도록 전기적으로 연결된다. 이때, 복수의 제너전극(131) 중 하나의 제너전극(131)은 반도체 발광소자 칩(110)의 복수의 전극(121) 중 하나와 연결될 수 있고 복수의 패드(121) 중 하나에 연결되거나, 전기적 연결(123)에 연결될 수 있다. 제너다이오드(130)는 도 14에서 자세히 설명하도록 한다.In addition, the
도 8은 본 개시에 따른 반도체 발광소자의 또 다른 예들을 나타내는 도면이다.8 is a diagram illustrating still other examples of a semiconductor light emitting device according to the present disclosure.
도 8(a)는 전기적 연결(123)이 복수의 패드(121)와 복수의 전극(111) 사이에 복수의 경로가 형성된 일 예이다.8A illustrates an example in which a plurality of paths are formed between the plurality of
도 8(b)는 전기적 연결(123)이 네트형으로 형성된 일 예이다. 전기적 연결(123)의 패턴은 육각형으로서 벌집모양으로 형성된 일 예이다. 패턴이 일정한 크기로 형성된 예이다. 네트형은 반도체 발광소자(100)의 뒷면이 더 잘 보이게 된다.8(b) shows an example in which the
도 9는 본 개시에 따른 반도체 발광소자의 또 다른 예들을 나타내는 도면이다.9 is a diagram illustrating still other examples of a semiconductor light emitting device according to the present disclosure.
도 9(a)는 본 개시에 따른 복수의 반도체 발광소자 칩(110)을 포함하는 반도체 발광소자(100)의 일 예를 나타내는 도면이다.9A is a diagram illustrating an example of a semiconductor
적어도 하나 이상의 반도체 발광소자 칩(110)은 제1 전극(111-1)과 제2 전극(111-2)을 포함하는 제1 반도체 발광소자 칩(110), 제3 전극(111-3)과 제4 전극(111-4)을 포함하는 제2 반도체 발광소자 칩(110) 및 제5 전극(111-5)과 제6 전극(111-6)을 포함하는 제3 반도체 발광소자 칩(110)을 포함할 수 있다. 하나의 반도체 발광소자 칩(110)의 제1 전극(111-1)과 제2 전극(111-2)은 서로 다른 극성을 가진다. 예를 들면, 제1 반도체 발광소자 칩(110)의 제1 전극(111-1)은 -전극이고, 제2 전극(111-2)은 +전극일 수 있다. 제2 반도체 발광소자 칩(110)의 제3 전극(111-3)은 -전극이고, 제4 전극(111-4)은 +전극일 수 있다. 제3 반도체 발광소자 칩(110)의 제5 전극(111-5)은 -전극이고, 제6 전극(111-6)은 +전극일 수 있다.At least one semiconductor light emitting
복수의 패드(121)는 제1 패드(121-1), 제2 패드(121-2), 제3 패드(121-3) 및 제4 패드(121-4)를 포함한다. 제1 패드(121-1)는 제1 전극(111-1), 제3 전극(111-3), 및 제5 전극(111-5)과 전기적으로 연결된다. 제2 패드(121-2)는 제2 전극(111-2)과 전기적으로 연결된다. 제3 패드(121-3)는 제4 전극(111-4)과 연결된다. 제4 패드(121-4)는 제6 전극(111-6)과 연결된다. 제1 패드(121-1)와 제2 패드(121-2), 제3 패드(121-3), 제4 패드(121-4)는 극성이 서로 다르게 형성될 수 있다. 제2 패드(121-2), 제3 패드(121-3) 및 제4 패드(121-4)는 극성이 같지만 제1 반도체 발광소자 칩(110), 제2 반도체 발광소자 칩(110) 및 제3 반도체 발광소자 칩(110)의 ON/OFF를 각각 제어하기 위해 분리되어 형성된다.The plurality of
전기적 연결(123)은 제1 전기적 연결(123-1), 제2 전기적 연결(123-2), 제3 전기적 연결(123-3) 및 제4 전기적 연결(123-4)을 포함한다. 제1 전기적 연결(123-1)은 제1 패드(121-1)와 제1 전극(111-1), 제3 전극(111-3) 및 제5 전극(111-5) 사이를 전기적으로 연결한다. 제2 전기적 연결(123-2)은 제2 패드(121-2)와 제2 전극(111-2) 사이를 전기적으로 연결한다. 제3 전기적 연결(123-3)은 제3 패드(121-3)와 제4 전극(111-4) 사이를 전기적으로 연결한다. 제4 전기적 연결(123-4)은 제4 패드(121-4)와 제6 전극(111-6) 사이를 전기적으로 연결한다.The
복수의 반도체 발광소자 칩(110)은 백색광을 내거나 여러 가지 색을 내기 위해서 여러 가지 조합으로 ON/OFF 될 수 있다. 복수의 반도체 발광소자 칩(110)은 가운데에 모여서 반도체 발광소자(100)에 구비되며, 하나의 반도체 발광소자 칩(110;110-1,110-2,110-3)과 하나의 패드(121;121-1,121-2,121-3) 사이에는 일정거리가 형성될 수 있다.The plurality of semiconductor light emitting
복수의 반도체 발광소자 칩(110)은 색이 잘 섞여서 하나의 화소를 구성해야 하기 때문에 복수의 반도체 발광소자 칩(110)이 반도체 발광소자(100)의 중앙에 구비될 수 밖에 없다. 복수의 반도체 발광소자 칩(110) 아래에 복수의 패드(121)가 구비되고, 복수의 패드(121)가 SMT 공정에 들어가게 되면 가까운 복수의 패드(121)가 쇼트 될 수 있는 문제가 생길 수 있다. 따라서 복수의 패드(121)와 반도체 발광소자 칩(110) 사이에 전기적 연결(123)을 하는 것을 특징으로 하는 본 개시는 도 9와 같이 복수의 미니 또는 마이크로 반도체 발광소자 칩(110)을 중앙에 모아서 배치하는 경우 더 효과적이다.Since the plurality of semiconductor light emitting
도 9(b)는 본 개시에 따른 복수의 반도체 발광소자 칩(110)을 포함하는 반도체 발광소자(100)의 다른 예를 나타내는 도면이다.9B is a diagram illustrating another example of a semiconductor
도 9(a)에서 설명한 하나의 선으로 형성된 전기적 연결(123)은 끊어지는 문제점을 해결하기 위해서 네트형으로 형성할 수 있다. 전기적 연결(123)은 더 얇게 형성되고 전기적 연결(123)이 형성되는 총 면적은 넓게 형성된다. 도 7에서 설명한 바와 같이 전기적 연결(123)은 복수의 패드(121)와 복수의 전극(111) 사이에 복수의 경로가 형성되어 얇은 전기적 연결(123)의 일부가 단선되더라도 연결된 경로가 존재할 확률이 높아진다. 따라서 반도체 발광소자 칩(110)에 전기가 통하지 않을 확률이 낮아진다.The
전기적 연결(123)은 일정한 패턴을 가지도록 형성될 수 있다. 전기적 연결(123)은 네트형으로 형성될 수 있다. 복수의 패드(121) 또는 복수의 전극(111)에 접촉되는 전기적 연결(123)의 패턴의 크기가 복수의 패드(121) 또는 복수의 전극(111)에 접촉되지 않는 패턴의 크기보다 작게 형성된다. 자세한 이유는 도 10에서 설명한다.The
제1 전기적 연결(123-1) 내지 제4 전기적 연결(123-4)은 네트형으로 형성된다. 네트형은 패턴이 복수 개 연결되어 형성된다. 패턴은 도형으로 형성될 수 있으며, 패턴의 예들은 도 11에서 설명한다. 제1 전기적 연결(123-1) 내지 제4 전기적 연결(123-4)을 네트형으로 형성하는 것은 투명 디스플레이에서 반도체 발광소자(100)가 사용되는 경우, 도 9(a)의 전기적 연결(123)보다 얇은 선으로 넓게 퍼져 있으므로, 도 9(a)의 반도체 발광소자(100) 뒷면 보다 도 9(b)의 반도체 발광소자(100)의 뒷면이 더 잘 보일 수 있다.The first electrical connection 123-1 to the fourth electrical connection 123-4 are formed in a net shape. The net type is formed by connecting a plurality of patterns. The pattern may be formed as a figure, and examples of the pattern will be described in FIG. 11. Forming the first electrical connection 123-1 to the fourth electrical connection 123-4 in a net shape is the
도 10은 도 9(b)의 A를 자세하게 설명하는 도면이다.Fig. 10 is a diagram explaining in detail A in Fig. 9B.
제3 패드(121-3)와 제4 전극(111-4) 사이에는 제3 전기적 연결(123-3)이 위치한다. 제3 전기적 연결(123-3) 중 제3 패드(121-3)와 제4 전극(111-4)에 접촉하는 패턴(a)의 크기는 작아진다. 왜냐하면 제3 패드(121-3)와 제4 전극(111-4)에 접촉하는 패턴(a)의 크기가 작아져야 더 많은 경로가 형성될 수 있기 때문이다. 제3 패드(121-3)와 제4 전극(111-4)에 닿을 수 있는 제3 전기적 연결(123-3)의 면적은 한정되어 있기 때문에 더 많은 경로를 형성하기 위해 제3 패드(121-3)와 제3 전극(111-3)에 접촉하는 패턴(a)의 크기를 접촉하지 않는 패턴 (b)보다 작게 형성할 수 있다. 따라서 제1 패드(121-1)와 제3 전극(111-3) 사이의 제3 전기적 연결(123-3)이 단선되는 확률을 낮출 수 있고, 하나의 크기를 가지는 패턴으로 형성하는 것보다 전기적 연결(121)에 복수의 경로가 형성될 수 있게 된다.A third electrical connection 123-3 is positioned between the third pad 121-3 and the fourth electrode 111-4. Among the third electrical connections 123-3, the size of the pattern a contacting the third pad 121-3 and the fourth electrode 111-4 is reduced. This is because more paths can be formed only when the size of the pattern (a) contacting the third pad 121-3 and the fourth electrode 111-4 is reduced. Since the area of the third electrical connection 123-3 that can reach the third pad 121-3 and the fourth electrode 111-4 is limited, the third pad 121- The size of the pattern (a) in contact with 3) and the third electrode 111-3 may be formed to be smaller than that of the non-contact pattern (b). Therefore, the probability that the third electrical connection 123-3 between the first pad 121-1 and the third electrode 111-3 is disconnected can be lowered, and more electrical than forming a pattern having one size A plurality of paths may be formed in the
도 11은 본 개시에 따른 패턴의 예들을 나타내는 도면이다.11 is a diagram illustrating examples of patterns according to the present disclosure.
패턴은 다양한 도형으로 형성될 수 있다. 도 11(a)(b)와 같이 다양한 사각형, 도 11(c)와 같이 육각형 도 11(d)와 같이 원형 및 도 11(e)와 같이 삼각형으로 형성될 수 있다. 패턴의 모양은 도시된 도면으로 한정되지 않는다.The pattern can be formed in various shapes. It may be formed in a variety of squares as shown in FIG. 11(a)(b), a hexagonal shape as in FIG. 11(c), a circle as in FIG. 11(d), and a triangle as in FIG. 11(e). The shape of the pattern is not limited to the illustrated drawings.
도 12는 본 개시에 따른 반도체 발광소자를 제조하는 방법의 일 예를 나타내는 도면이다.12 is a diagram illustrating an example of a method of manufacturing a semiconductor light emitting device according to the present disclosure.
적어도 하나 이상의 반도체 발광소자 칩(110)을 포함하는 반도체 발광소자(100)를 제조하는 방법에 있어서, 먼저, 도 12(a)와 같이 기판(140)을 준비한다. 기판(140)은 이후에 반도체 발광소자 칩(110)이 임시로 고정되며, 예를 들면, 실리콘 테이프 등일 수 있다. 기판(140)은 반도체 발광소자 칩(110)과 전기적으로 연결되지 않는다.In the method of manufacturing a semiconductor
이후, 도 12(b)와 같이 기판(140) 위에 적어도 하나 이상의 반도체 발광소자 칩(110)을 구비한다. 이때, 도시하지는 않았지만 제너다이오드(130;도 7 참조)가 기판(140) 위에 구비될 수 있다. 제너다이오드(130)는 적어도 하나 이상의 반도체 발광소자 칩(110)과 대응되도록 구비되며, 적어도 하나 이상의 반도체 발광소자 칩(110)으로부터 일정거리 떨어지도록 제너다이오드(130)를 구비할 수 있다.Thereafter, at least one semiconductor light emitting
이후, 도 12(c)와 같이 기판(140)과 적어도 하나 이상의 반도체 발광소자 칩(110) 위에 봉지재(150)를 구비한다. 기판(140) 위에 봉지재(150)를 덮어서 반도체 발광소자 칩(110)이 고정되도록 할 수 있다. Thereafter, the
이후, 도 12(d)과 같이 기판(140)을 제거한다. 임시로 반도체 발광소자 칩(110)을 고정하기 위한 구성이므로 이를 제거할 수 있다. Thereafter, the
이후, 도 12(e)와 같이 봉지재(150)에 반도체 발광소자 칩(110)과 일정거리 떨어진 복수의 패드(121) 및 복수의 패드(121)와 적어도 하나 이상의 반도체 발광소자 칩(110) 사이를 연결하는 전기적 연결(123)을 형성한다. 봉지재(150)가 형성된 후 반도체 발광소자 칩(110)과 봉지재(150) 아래에 복수의 패드(121) 및 전기적 연결(123)이 형성되므로 복수의 패드(121) 및 전기적 연결(123)은 봉지재(150)로부터 돌출된다. 봉지재(150)의 일면에 증착 등과 같은 방법으로 복수의 패드(121) 및 전기적 연결(123)을 형성하기 때문에 복수의 패드(121) 및 전기적 연결(123)은 동일 평면상에 구비된다.Thereafter, as shown in FIG. 12(e), a plurality of
도 13은 본 개시에 따른 반도체 발광소자를 제조하는 방법의 다른 예를 나타내는 도면이다. 13 is a diagram illustrating another example of a method of manufacturing a semiconductor light emitting device according to the present disclosure.
적어도 하나 이상의 반도체 발광소자 칩(110)을 포함하는 반도체 발광소자(100)를 제조하는 방법에 있어서, 먼저, 도 13(a)와 같이 기판(140)을 준비한다. 기판(140)은 이후에 반도체 발광소자 칩(110)이 임시로 고정되며, 예를 들면, 실리콘 테이프 등일 수 있다. 기판(140)은 반도체 발광소자 칩(110)과 전기적으로 연결되지 않는다. In a method of manufacturing a semiconductor
이후, 도 13(b)와 같이 기판(140)에 적어도 하나 이상의 반도체 발광소자 칩(110)과 일정거리 떨어진 복수의 패드(121) 및 복수의 패드(121)와 적어도 하나 이상의 반도체 발광소자 칩(110) 사이를 연결하는 전기적 연결(123)을 형성한다. 기판(140)의 일면에 증착 등과 같은 방법으로 복수의 패드(121) 및 전기적 연결(123)을 형성하기 때문에 복수의 패드(121) 및 전기적 연결(123)은 동일 평면상에 구비된다.Thereafter, as shown in FIG. 13(b), a plurality of
이후, 도 13(c)와 같이 기판(140)에 적어도 하나 이상의 반도체 발광소자 칩(110)을 구비한다. 반도체 발광소자 칩(110)은 전기적 연결(123)에 접촉할 수 있도록 위치할 수 있다. 이때, 도시하지는 않았지만 복수의 패드(121) 위에 적어도 하나 이상의 반도체 발광소자 칩(110)과 대응되는 제너다이오드(130)를 구비할 수 있다.Thereafter, at least one semiconductor light emitting
이후, 도 13(d)와 같이 기판(140)과 적어도 하나 이상의 반도체 발광소자 칩(110) 위에 봉지재(150)를 구비한다. Thereafter, as shown in FIG. 13D, an
이후, 도 13(e)와 같이 기판(140)을 제거한다. 복수의 패드(121) 및 전기적 연결(123)을 형성한 후 봉지재(150)을 덮기 때문에 복수의 패드(121) 및 전기적 연결(123)은 봉지재(150) 내에 구비되고, 기판(140)을 제거하는 경우 복수의 패드(121) 및 전기적 연결(123)은 기판(140)과 접촉되어 있던 일 면만 노출된다.Thereafter, the
복수의 패드(121) 및 전기적 연결(123)은 봉지재(150) 내에 구비되는 것이 바람직하다. 왜냐하면 도 12(e)와 같이 복수의 패드(121) 및 전기적 연결(123)이 봉지재(150) 밖으로 돌출되는 경우 봉지재(150)와 복수의 패드(121) 및 전기적 연결(123)의 접착력이 약해서 서로 분리될 수 있기 때문이다.It is preferable that the plurality of
도 14는 본 개시에 따른 제너다이오드를 설명하는 도면이다.14 is a diagram illustrating a Zener diode according to the present disclosure.
도 14(a)는 종래의 반도체 발광소자에서 제너다이오드가 실장되는 일 예를 나타내는 도면이다.14(a) is a diagram illustrating an example in which a Zener diode is mounted in a conventional semiconductor light emitting device.
PCB 기판(240)에는 홀(H)이 구비되고, PCB 기판(240) 아래에 구비된 패드(221)를 형성하면서 전기적 연결이 홀(H)을 따라 형성되고, PCB 기판(240)의 윗면으로 돌출되도록 전기적 연결이 형성된다. 패드(221)와 연결되도록 PCB 기판(240)의 윗면에 패드전극(223)을 형성하는데, 돌출된 전기적 연결에 의해서 패드전극(223)도 돌출되어 형성된다. 따라서 제너다이오드(130)의 제너전극(131)을 패드전극(223)에 부착하면 틈이 생겨서 제너다이오드(130)가 떨어지기 쉬운 문제점이 있었다. 따라서 도시하지는 않았지만 제너다이오드(130)는 홀(H)을 피해서 패드전극(223) 이외의 부분에 구비되며, 제너다이오드(130)는 패드(221)와도 중복되지 않는 위치에 구비되었다.A hole (H) is provided in the
도 14(b)는 도 7의 BB' 단면을 나타내는 도면이다.FIG. 14(b) is a diagram illustrating a section BB′ of FIG. 7.
하나의 패드(121)에 제너다이오드(130)의 제너전극(131) 중 하나가 접촉되어 있다. 이는 본 개시는 홀(H;도 14(a)) 및 패드전극(223; 도 14(a)) 없이 패드(121)가 평탄하게 형성되기 때문에 가능한 구조이다.One of the
패드(121)와 제너다이오드(130)는 광손실을 높일 수 있는 구성이며, 패드(121)가 평탄하게 형성되어 평면상에서 패드(121) 내에 제너다이오드(130)가 위치할 수 있어서 패드(121)의 면적과 제너다이오드(130)의 면적이 겹치도록 형성되어 광손실을 줄일 수 있다. 또한, 투명 디스플레이에 적용하는 경우에는 패드(121)와 제너다이오드(130)가 많은 부분이 겹치게 되므로 반도체 발광소자(100)의 투명도를 높일 수 있다.The
도 15는 본 개시에 따른 반도체 발광소자의 또 다른 예를 나타내는 도면이다.15 is a diagram illustrating another example of a semiconductor light emitting device according to the present disclosure.
도 15(a)는 반도체 발광소자(100)의 하면을 나타내는 저면도이며, 반도체 발광소자(100)에 하나의 반도체 발광소자 칩(110)이 구비된 예이다. 도 15(b)는 도 15(a)의 AA' 단면을 나타내는 도면이다.FIG. 15A is a bottom view showing the lower surface of the semiconductor
반도체 발광소자(100)는 전기적 연결(123)을 덮고 복수의 패드(121)를 노출시키는 절연층(160)을 포함할 수 있다. 절연층(160)으로 전기적 연결(123)을 덮어 솔더링시 쇼트의 위험성을 줄일 수 있다. 전기적 연결(123)과 패드(121)가 봉지재(150) 내부에 구비되는 예를 나타내었지만 전기적 연결(123)과 패드(121)가 봉지재(150)로부터 돌출되는 예에도 적용할 수 있다. 절연층(160)은 도 12(e) 및 도 13(e) 이후에 실크 스크린 인쇄 등의 방법을 이용하여 형성할 수 있다.The semiconductor
절연층(160)의 높이(h)는 10um이하로 형성되는 것이 바람직하다. 절연층(160)은 도 12(e) 또는 도 13(e) 이후에 복수의 패드(121)가 노출되도록 형성하기 때문에 복수의 패드(121)가 절연층(160) 보다 낮게 형성될 수 있다. 솔더링에 의해 외부와 전기적으로 연결될 때, 솔더물질이 복수의 패드(121)와 잘 접촉하기 위해 절연층(160)의 높이(h)는 10um 이하로 얇은 것이 바람직하다. 또는 절연층(160)의 형성 이후에 도금 등의 방법으로 복수의 패드(121)의 높이를 점선(122)과 같이 높여 절연층(160)의 높이(h)와 같거나 높게 형성할 수 있다.It is preferable that the height h of the insulating
절연층(160)은 투명한 재질 또는 불투명한 재질 중 적어도 하나 이상으로 형성될 수 있다. 절연층(160)이 투명한 재질로 형성되는 경우에는 반도체 발광소자(100)는 6면 발광할 수 있다. 반면에, 절연층(160)이 불투명한 재질로 형성되는 경우에는 반도체 발광소자(100)는 5면 발광할 수 있다. 투명 디스플레이에 적용되는 경우 뒷면으로 빛이 나가지 않도록 해야 하는 경우도 있다. 따라서 절연층(160)을 불투명한 재질로 형성할 수 있다. 그러나 예를 들어 반도체 발광소자의 크기가 500umX500um 이하인 경우 절연층이 불투명해도 반도체 발광소자가 잘 시인되지 않지만 본 개시와 같이 패드와 반도체 발광소자 칩 사이의 간격을 ??혀서 반도체 발광소자(100)의 크기가 기존보다 큰 경우(예 : 1500umX1500um 크기의 반도체 발광소자)에 반도체 발광소자(100)가 잘 시인될 수 있다. 이와 같은 문제점을 해결하기 위해서 반도체 발광소자 칩(110) 아래의 절연층(160) 중 도 15(a)의 점선으로 표시된 부분(170)만 불투명한 재질로 형성되고 나머지 부분은 투명한 재질로 형성될 수 있다. 이 경우에 반도체 발광소자 칩(110)에서 나온 빛이 반도체 발광소자(100)의 아래로 나가는 것을 막고 나머지 부분은 투명하여 본 개시에 의해 반도체 발광소자의 크기가 커진 경우에도 반도체 발광소자의 아래로 빛이 나가지 않는 것이 필요한 투명 디스플레이에 적용할 수 있다. 이때, 점선으로 표시된 부분(170)의 크기는 300um 이하인 것이 바람직하다. The insulating
도 15(c)는 반도체 발광소자(100)의 하면을 나타내는 저면도이며, 반도체 발광소자(100)에 복수의 반도체 발광소자 칩(110)이 구비된 예이다. 도 15(d)는 도 15(c)의 BB' 단면을 나타내는 도면이다. 15(c) is a bottom view showing the lower surface of the semiconductor
도 15(a) 및 도 15(b)에서 설명한 것들이 도 15(c)와 도 15(d)에 적용될 수 있다.15(a) and 15(b) may be applied to FIGS. 15(c) and 15(d).
도 16 내지 도 18은 본 개시에 따른 반도체 발광소자의 또 다른 예를 나타낸 도면이다.16 to 18 are diagrams illustrating still another example of a semiconductor light emitting device according to the present disclosure.
도 16은 반도체 발광소자(200)의 평면도를 나타내고, 도 17은 도 16의 AA'단면도를 나타내고, 도 18은 반도체 발광소자(200)의 배면도를 나타낸다.16 shows a plan view of the semiconductor
반도체 발광소자(200)는 기판(210), 반도체 발광소자 칩(220), 패드(230), 전기적 연결(240) 및 봉지재(250)를 포함한다. The semiconductor
기판(210)은 기판(210)의 상부(211)와 기판(210)의 하부(212)를 관통하는 하나 이상의 홀(213)을 포함하고, 딱딱하게 형성된다. 기판(210)은 전기적 연결(240)과 열변형 계수의 차이가 적을수록 유리하다. 기판(210)과 전기적 연결(240)이 열변형 계수의 차이가 크면 이에 대한 공차를 고려해서 설계해야 하기 때문이다. 따라서, 기판(210)은 전기적 연결(240)과 열변형 계수의 차이가 적은 유리인 것이 바람직하다.The
반도체 발광소자 칩(220)은 기판(210)에 구비되며, 전극(221)을 포함한다. 예를 들면, 반도체 발광소자 칩(220)은 제1 전극(221-1)과 제2 전극(221-2)을 포함할 수 있다.The semiconductor light emitting
패드(230)는 기판(210)의 상부(211)에 구비된 상부 패드(232), 기판(210) 하부(212)에 구비된 하부 패드(233) 및 상부 패드와 하부 패드(233) 사이에 구비되는 관통 연결(231)을 포함할 수 있다. 패드(230)는 평면상에서 반도체 발광소자 칩(220)의 전극(221)과 일정거리(L) 떨어져 형성된다. 패드(230)는 기판(210)의 하나 이상의 홀(213)을 통해 상부(211)에서 하부(212)까지 연결된다. 패드(230)는 외부와 전기적으로 연결된다. 물론, 상부 패드(232)는 생략가능하다. 상부 패드(232) 대신 전기적 연결(240)이 홀(213)의 상부까지 연결될 수 있다. The
전기적 연결(240)은 패드(230)와 적어도 하나 이상의 반도체 발광소자 칩(220)의 전극(221)의 사이에 구비될 수 있다. 전기적 연결(240)은 패드(230)와 전극(221) 사이를 전기적으로 연결한다. 전기적 연결(240)은 투광성 재료로 형성 될 수 있으며, 일 예로 ITO(Indium Tin Oxide)일 수 있다. ITO는 솔더레지스트 기능을 하여, 솔더레지스트를 따로 사용하지 않고 솔더가 붙지 않도록 할 수 있다.The
봉지재(250)는 적어도 하나 이상의 반도체 발광소자 칩(220), 전기적 연결(240), 상부 패드(232)를 덮고, 봉지재(250)는 적어도 하나 이상의 반도체 발광소자 칩(220), 전기적 연결(240) 및 상부 패드(232)를 보호할 수 있다.The
도 15 이전의 반도체 발광소자(200)는 딱딱한 부분이 없어서 봉지재(250)의 수축에 의해서 반도체 발광소자(200)의 사이즈가 변하는 문제점이 있었다. 반도체 발광소자(200)의 사이즈가 변하면서, 전극 사이의 거리 등이 변하면서 쇼트가 생기거나 다른 곳과 전기적으로 연결되어 제대로 동작하지 않는 문제점이 있었다. 이 문제점을 해결하기 위해 봉지재(250)의 수축에 의해서 영향을 받지 않는 기판(210)을 구비함으로서, 반도체 발광소자(200)의 사이즈가 변하지 않도록 한다. The semiconductor
또한, 일반적으로 유리로 형성된 기판(210)에 레이저를 사용하여 홀(213)을 형성하는 것은 시간이 오래 걸리고, 홀(213)을 쉽게 형성하기 어려운 단점이 있었다. 유리 중 기판(210)이 감광성 유리일 때, 습식 식각을 통해 기판(210)에 간단하게 홀(213)을 형성할 수 있다. 이를 통해, 기판(210)에 홀(213)을 형성하는 공정을 단순화 시키고, 비싼 레이저 기기를 사용하지 않는 점에서 비용을 줄일 수 있다.In addition, in general, it takes a long time to form the
도 19 내지 도 20은 본 개시에 따른 반도체 발광소자를 제조하는 방법의 또 다른 예를 나타내는 도면이다19 to 20 are diagrams showing still another example of a method of manufacturing a semiconductor light emitting device according to the present disclosure
먼저, 도 19(a)와 같은 기판(210)을 준비한다.First, a
이후, 도 19(b)와 같이 준비된 기판(210)에 홀(213)을 형성한다. 홀(213)은 기판(210)의 상부(211)와 하부(212)를 관통하도록 형성된다. 홀(213)에는 관통 연결(231)이 형성될 수 있다. 홀(213)을 형성하는 방법은 미도시 되었지만, 간단하게 설명하면, 포지티브 경우, 홀(213)이 형성될 부분을 노광하고, 노광된 부분이 에칭액에 의해 식각(에칭)될 수 있도록 한다. 그리고, 홀(213)을 도통 가능한 물질로 채워 관통 연결(231)을 형성하고, 기판(210)의 표면의 불균형 및 기판(210) 표면의 이물질(도통 가능한 물질)을 제거할 수 있다.Thereafter, a
이후, 도 19(c)와 같이 기판(210)에는 패드(230)가 형성된다. 패드(230)는 기판(210)의 상부(211)와 하부(212)에 형성될 수 있으며, 하부(212)의 패드(230)는 외부와 전기적으로 연결된다. 상부(211) 및 하부(212)의 패드(230)를 전기적으로 연결되는 홀(213)에 관통 연결(231)이 형성된다. 상부(211) 및 하부(212)의 패드(230) 사이에는 관통 연결(231)이 형성된다. 또한, 패드(230)와 전기적으로 연결되는 전기적 연결(240)이 형성된다. 전기적 연결(240)은 반도체 발광소자 칩(220)과 전기적으로 연결된다. Thereafter, as shown in FIG. 19(c), a
이후, 도 20(a)와 같이 전기적 연결(230) 위에 솔더(s)가 증착된다. 솔더(s)는 SnCuNi합금(SAC;일 예)일 수 있다.Then, solder (s) is deposited on the
이후, 도 20(b)와 같이 솔더(s)에 반도체 발광소자 칩(220)의 전극(221)이 놓이도록 반도체 발광소자 칩(220)을 위치시킨다. 솔더(s)는 본 단계에서 녹거나 본 단계 이전 단계에서 녹아서 반도체 발광소자 칩(220)의 전극(221)과 전기적 연결(230)을 접착시킨다.Thereafter, as shown in FIG. 20B, the semiconductor light emitting
이후, 도 20(c)와 같이 반도체 발광소자 칩(220) 위에 봉지재(250)를 덮는다.Thereafter, the
본 발명에서는 빛을 받는 부분이 식각되는 포지티브형 공정에 의해 기판(210)에 홀(213)을 형성하였으나, 빛을 받지 않는 부분이 식각되는 네거티브 공정을 이용해도 홀을 형성할 수 있는 것은 따로 설명할 필요가 없다.In the present invention, the
도 21은 본 개시에 따른 반도체 발광소자의 또 다른 예를 나타내는 도면이다.21 is a diagram illustrating another example of a semiconductor light emitting device according to the present disclosure.
반도체 발광소자(200)는 복수의 반도체 발광소자 칩(220)을 포함한다.The semiconductor
복수의 반도체 발광소자 칩(220)은 제1 반도체 발광소자 칩(220-1), 제2 반도체 발광소자 칩(220-2) 그리고, 제3 반도체 발광소자 칩(220-3)을 포함한다.The plurality of semiconductor light emitting
제1 반도체 발광소자 칩(220-1)은 제1 전극(221-1) 및 제2 전극(221-2)을 포함하며, 제2 반도체 발광소자 칩(220-2)은 제3 전극(221-3) 및 제4 전극(221-4)을 포함하며, 제3 반도체 발광소자 칩(220-3)은 제5 전극(221-5) 및 제6 전극(221-6)을 포함할 수 있다.The first semiconductor light emitting device chip 220-1 includes a first electrode 221-1 and a second electrode 221-2, and the second semiconductor light emitting device chip 220-2 is a third electrode 221 -3) and the fourth electrode 221-4, and the third semiconductor light emitting device chip 220-3 may include a fifth electrode 221-5 and a sixth electrode 221-6. .
전기적 연결(240)은 제1 전기적 연결(240-1), 제2 전기적 연결(240-2), 제3 전기적 연결(240-3) 및 제4 전기적 연결(240-4)을 포함한다.The
제1 전기적 연결(240-1)은 제1 전극(221-1), 제3 전극(221-3) 및 제5 전극(221-5)과 제1 상부 패드(232-1) 사이에 구비되어, 제1 전극(221-1), 제3 전극(221-3) 및 제5 전극(221-5)과 제1 상부 패드(232-1) 사이를 전기적으로 연결한다. 제2 전기적 연결(240-2)은 제2 전극(221-2)과 제2 상부 패드(232-2) 사이에 구비되며, 제2 전극(221-2)과 제2 상부 패드(232-2) 사이를 전기적으로 연결한다. 제3 전기적 연결(240-3)은 제4 전극(221-4)과 제3 상부 패드(232-3) 사이에 구비되며, 제4 전극(221-4)과 제3 상부 패드(232-3) 사이를 전기적으로 연결한다. 제4 전기적 연결(240-4)은 제6 전극(221-6)과 제4 상부 패드(232-4) 사이에 구비되며, 제6 전극(221-6)과 제4 상부 패드(232-4) 사이를 전기적으로 연결한다.The first electrical connection 240-1 is provided between the first electrode 221-1, the third electrode 221-3 and the fifth electrode 221-5 and the first upper pad 232-1 , The first electrode 221-1, the third electrode 221-3, and the fifth electrode 221-5 and the first upper pad 232-1 are electrically connected. The second electrical connection 240-2 is provided between the second electrode 221-2 and the second upper pad 232-2, and the second electrode 221-2 and the second upper pad 232-2 ) Are electrically connected. The third electrical connection 240-3 is provided between the fourth electrode 221-4 and the third upper pad 232-3, and the fourth electrode 221-4 and the third upper pad 232-3 ) Are electrically connected. The fourth electrical connection 240-4 is provided between the sixth electrode 221-6 and the fourth upper pad 232-4, and the sixth electrode 221-6 and the fourth upper pad 232-4 ) Are electrically connected.
도 22는 본 개시에 따른 반도체 발광소자의 또 다른 예를 나타내는 도면이다.22 is a diagram illustrating another example of a semiconductor light emitting device according to the present disclosure.
도 22(a)는 도 25(b)의 반도체 발광소자(200)의 AA' 단면을 나타낸 도면이고, 도 22(b)는 도 25(b)의 반도체 발광소자(200)의 BB' 단면을 나타낸 도면이다.FIG. 22(a) is a view showing a cross-section AA' of the semiconductor
반도체 발광소자(200)는 기판(210), 적어도 하나 이상의 반도체 발광소자 칩(220;도 25), 패드(230), 관통 연결(231), 구동소자(260), 연결층(290), 제1 봉지재(251), 및 제2 봉지재(252)를 포함한다.The semiconductor
기판(210)은 상부(211)와 하부(212)를 포함하며, 기판(210)의 하부(212)에 홈(215)이 형성된다. 기판(210)은 딱딱하게 형성되고, 기판(210)은 기판(210)을 관통하는 복수의 제2 홀(217)과 복수의 제1 홀(219)을 포함한다. 복수의 제2 홀(217)은 홈(215)의 외측에 형성되며, 복수의 제1 홀(219)은 홈(215)의 상측에 형성된다. 기판(210)은 유리로 형성될 수 있으며, 감광성 유리로 형성되는 것이 바람직하다. 기판(210)이 감광성 유리로 형성되는 경우, 기판(210)에 복수의 제2 홀(217)과 복수의 제1 홀(219)을 형성하는 것이 쉬워질 수 있다. 따라서, 비용과 공정이 간단해지는 장점이 있다. 유리로 형성되는 기판(210)에 대한 문제점은 도 18에 기재하였으며, 도 18과 같은 문제점이 있었다.The
제2 홀(217)의 개수와 제1 홀(219)의 개수는 도면과 같이 제2 홀(217)은 6개 형성될 수 있고, 제1 홀(219)은 9개 형성될 수 있다. 제2 홀(217)의 개수와 제1 홀(219)의 개수는 구동소자(260)에 따라서 달라질 수 있다.As for the number of
제1 홀(219) 및 제2 홀(217)의 내부는 관통 연결(231)이 구비된다. 관통 연결(231)은 전기적으로 도통되는 재료로 형성된다.A through
적어도 하나 이상의 반도체 발광소자 칩(220)은 빛을 발광하며, 기판(210)에 구비되어, 복수의 전극(221)을 포함한다. 적어도 하나 이상의 반도체 발광소자 칩(220)은 복수개 구비될 수 있다. 예를 들어, 복수의 반도체 발광소자 칩(220)은 RED, GREEN, BLUE 빛을 낼 수 있다.At least one semiconductor light emitting
패드(230)는 기판(210)의 하부(212)에 구비되며, 외부(예;PCB, 서브마운트 등)와 접촉하며, 외부와 전기적으로 연결된다. 평면상에서 반도체 발광소자 칩(220)의 전극(221)과 패드(230)는 일정거리 떨어져 형성된다. 복수의 전극(221)과 패드(230) 사이로 빛이 통과할 수 있다. 또한, 패드(230) 중 구동소자(260) 주위의 패드(230)는 구동소자(260)와 접촉하도록 형성될 수 있으며, 구동소자(260)에서 발생하는 열이 금속으로 형성되는 패드(230)를 통해 외부로 전달하여, 구동소자(260)의 방열효과를 높일 수 있다. 특히, 패드(230)와 구동소자(260) 사이는 절연되어 전기적으로 되지 않는다.The
전기적 연결(240)은 기판(210)의 상부(211)에 형성되며, 복수의 제2 홀(217) 및 복수의 제1 홀(219) 사이에 형성된다. 전기적 연결(240)은 빛을 통과시키는 투광성 재질로 형성될 수 있다. 일 예로 전기적 연결(240)은 ITO일 수 있다. 이를 통해, 전기적 연결(240)은 메탈 메쉬로 형성될 수 있고, 메탈 메쉬로 형성된 전기적 연결(240)은 반도체 발광소자(200)의 투명도를 증가시킬 수 있다.The
전기적 연결(240)은 제1 홀(219)의 관통 연결(231)과 제2 홀(217)의 관통 연결(231) 사이를 전기적으로 연결한다. 관통 연결(231)은 제1 관통 연결(231-1)과 제2 관통 연결(231-2)을 포함한다. 제1 관통 연결(231-1)은 전기적 연결(240)에 의해 덮히고, 제2 관통 연결(231-2)은 전기적 연결(240)에 의해 덮히지 않는다. 이후로, 전기적 연결(240)에 의해 덮히는 제1 관통 연결(231-1)로 표시한다. 전기적 연결(240)에 덮히지 않은 관통 연결(231)은 이후로 제2 관통 연결(231-2)로 표시한다. The
구동소자(260)는 홈(215)에 구비되며, 패드(230) 및 반도체 발광소자 칩(220)과 전기적으로 연결된다. 구동소자(260)는 반도체 발광소자 칩(220)의 ON/OFF, 밝기 등을 제어할 수 있다.The
연결층(290)은 전기적 연결(240), 절연층(270) 및 금속층(280;도 4(b))을 포함한다.The
전기적 연결(240)은 기판(210)의 상부(211)에 구비되어, 패드(230), 구동소자(260) 및 반도체 발광소자 칩(220)을 전기적으로 연결한다. The
절연층(270)은 전기적 연결(240)과 연결되지 않은 제1 홀(219)이 노출되며, 전기적 연결(240)의 일부를 노출하도록 전기적 연결(240)을 덮는다. 절연층(270)은 투명하고 전기가 도통하지 않는 재료로 형성될 수 있다. 따라서 절연층(270)은 패턴 공정이 가능한 재료가 사용되는 것이 바람직하고, 예를 들어, 절연층(270)은 에폭시 계열 PR 이나 SiO2를 증착하여 형성될 수 있다.The insulating
금속층(280)은 노출된 전기적 연결(241)과 반도체 발광소자 칩(220)의 전극(221) 사이 및 노출된 제1 홀(219)과 반도체 발광소자 칩(220)의 전극(221) 사이에 형성된다. 금속층(280)은 제1 금속부(281), 제2 금속부(282), 제3 금속부(283) 및 제4 금속부(284)를 포함할 수 있다. 도 22는 이 중 일부인 제1 금속부(281), 제2 금속부(282) 및 제4 금속부(284)만 나타나 있으며, 이는 도 24(b)에 자세히 설명한다.The
제1 봉지재(251)는 기판(210) 상부(211)에 구비되며, 반도체 발광소자 칩(220)을 덮을 수 있다. The
제2 봉지재(252)는 홈(215)에 구비되며, 홈(215)에 위치하는 구동소자(260)를 덮을 수 있다. 또한, 구동소자(260)는 패드(230)와 직접 접촉할 수 있고, 구동소자(260)의 하부(261)를 노출하도록 제2 봉지재(252)가 구동소자(260)를 감쌀 수 있다.The
제1 봉지재(251)와 제2 봉지재(252)는 같은 재료로 형성될 수 있다. 예를 들면, 제1 봉지재(251)와 제2 봉지재(252)는 에폭시, 실리콘 등 폴리머 계열 일 수 있다.The
도시하지 않았지만, 금속층(280)이 형성되지 않는 경우, 반도체 발광소자 칩(220)은 절연층(270)에 의해 노출된 제1 홀(219) 및 절연층(270)에 의해 노출된 전기적 연결(241)과 각각 전기적으로 연결될 수 있다.Although not shown, when the
도 22(b)는 노출된 전기적 연결(241)과 전기적으로 연결된 제4 금속부(284)를 나타내고, 노출된 관통 연결(232)과 전기적 연결된 제1 금속층(281)을 나타낸다. 이는 도 24에서 자세히 설명한다.FIG. 22(b) shows a
도 23 내지 도 25는 본 개시에 따른 반도체 발광소자를 제조하는 방법의 또 다른 예를 나타내는 도면이다.23 to 25 are diagrams illustrating still another example of a method of manufacturing a semiconductor light emitting device according to the present disclosure.
도 23(a)와 같이 기판(210)의 하부(212;도 22)에 형성된 홈(215)을 구비한 기판(210)을 준비한다. 기판(210)은 기판(210)의 상부(211;도 22)와 하부(212)를 관통하는 복수의 제2 홀(217)과 평면도상 홈(215)의 내측에 형성되어 기판(210)을 관통하는 복수의 제1 홀(219)을 포함한다. 복수의 제1 홀(219)과 복수의 제2 홀(217)에는 관통 연결(231)이 형성된다. 관통 연결(231)은 도통되는 물질로 형성된다. 홈(215)은 관통 연결(231)이 형성된 후 형성될 수도 있다. As shown in FIG. 23(a), a
도 23(b)와 기판(210)의 상부(211)에 형성된 복수의 제1 홀(219;도 23(a))의 관통 연결(231)과 복수의 제2 홀(217;도 23(a))의 관통 연결(231)은 전기적 연결(240)로 전기적으로 연결된다. 관통 연결(231) 중 일부는 전기적 연결(240)로 덮히지 않고, 이는 제2 관통 연결(231)이다.The through
도 24(a)와 같이 전기적 연결(240) 위에 절연층(270)을 형성한다. 절연층(270)은 전기적 연결(240)로 연결되지 않은 제1 홀(219)을 제외하고 형성된다. 동시에 절연층(270)은 하나의 전기적 연결(240)의 일부도 제외하고 형성된다. 즉, 제1 홀(219)에 구비되는 관통 연결(231)은 노출되며, 노출된 제2 관통 연결(231-2)은 반도체 발광소자 칩(220)과 전기적으로 연결된다. 전기적 연결(240)은 절연층(270)이 덮히지 않는 노출된 전기적 연결(241)을 포함한다.24(a), an insulating
도 24(b)와 같이 금속층(280)이 형성된다. 금속층(280)은 복수의 반도체 발광소자 칩(220;도 25)의 복수의 전극(221;도 25)과 접촉된다. 금속층(280)은 반도체 발광소자 칩(220)의 복수의 전극(221)보다 넓게 형성될 수 있지만, 금속층(280)은 빛을 흡수하므로, 최소한의 너비를 가지는 것이 바람직하다. 금속층(280)은 복수의 제1 홀(219;도 24(a))에 각각 하나의 전극(221)이 접촉될 수 있는 크기로 형성될 수 있다. 노출된 전기적 연결(241;도 24(a))과 전기적으로 형성되는 금속층(280)은 복수개의 반도체 발광소자 칩(220)이 접촉될 수 있는 크기로 형성될 수 있다.As shown in FIG. 24(b), a
예를 들어, 금속층(280)은 제1 금속부(281), 제2 금속부(282), 제3 금속부(283) 및 제4 금속부(284)를 포함할 수 있다. For example, the
도 25(a)와 같이 금속층(280) 위에 복수의 반도체 발광소자 칩(220)이 각각 접촉된다. As shown in FIG. 25A, a plurality of semiconductor light emitting
예를 들면, 복수의 반도체 발광소자 칩(220)은 제1 반도체 발광소자 칩(220-1), 제2 반도체 발광소자 칩(220-2) 및 제3 반도체 발광소자 칩(220-3)을 포함할 수 있다. 제1 반도체 발광소자 칩(220-1)은 제1 전극(221-1) 및 제2 전극(221-2)을 포함하고, 제2 반도체 발광소자 칩(220-2)은 제3 전극(221-3) 및 제4 전극(221-4)을 포함하고, 제3 반도체 발광소자 칩(220-3)은 제5 전극(221-5) 및 제6 전극(221-6)을 포함한다. For example, the plurality of semiconductor light emitting
제1 금속부(281;도 24) 내지 제3 금속부(283;도 24)는 노출된 관통 연결(232)과 접촉하며, 제4 금속부(284;도 24)는 전기적 연결(241)과 접촉할 수 있다.The first metal part 281 (FIG. 24) to the third metal part 283 (FIG. 24) contact the exposed through
제1 금속부(281)는 제1 반도체 발광소자 칩(220-1)의 제1 전극(221-1)과 전기적으로 연결된다. 제2 금속부(282)는 제2 반도체 발광소자 칩(220-2)의 제3 전극(221-3)과 전기적으로 연결된다. 제3 금속부(283)는 제3 반도체 발광소자 칩(220-3)의 제5 전극(221-5)과 전기적으로 연결된다. 그리고, 제4 금속부(284)는 제1 반도체 발광소자 칩(220-1)의 제2 전극(221-2), 제2 반도체 발광소자 칩(220-2)의 제4 전극(221-4) 및 제3 반도체 발광소자 칩(220-3)의 제6 전극(221-6)과 전기적으로 연결된다.The
도 25(b)와 같이 반도체 발광소자 칩(220), 금속층(280) 및 절연층(270;도 24(a))을 덮도록 제1 봉지재(251)가 구비된다. 미도시 되었지만, 동시에 기판(210;도 22)의 하부(212;도 22)에는 제2 봉지재(252;도 22)가 구비될 수 있다. 또한, 도 23(a)에서 기판(210)의 홈(215;도 22)에 구동소자(260;도 23)가 구비된 후 제2 봉지재(252)가 구비될 수 있다.As shown in FIG. 25(b), a
이하 본 개시의 다양한 실시 형태에 대하여 설명한다.Hereinafter, various embodiments of the present disclosure will be described.
(1) 반도체 발광소자에 있어서, 상부와 하부를 관통하는 복수의 제2 홀 및 하부에 홈이 형성된 딱딱한 기판;으로서, 평면상에서 홈의 내측에 형성되는 복수의 제1 홀을 포함하는 기판; 기판에 구비되며, 복수의 전극을 포함하는 적어도 하나 이상의 반도체 발광소자 칩; 평면상에서 복수의 전극과 일정거리 떨어져 형성되며, 외부와 전기적으로 연결되는 패드; 복수의 제1 홀 및 복수의 제2 홀에 형성되며, 제1 관통 연결과 제2 관통 연결을 포함하는 관통 연결; 홈에 구비되며, 패드 및 반도체 발광소자 칩과 전기적으로 연결되는 구동소자; 그리고, 기판 위에 구비되어, 패드, 구동소자 및 반도체 발광소자 칩을 전기적으로 연결하는 연결층;을 포함하며, 연결층은: 기판 위에 구비되며, 복수의 제1 홀의 제1 관통 연결과 복수의 제2 홀의 제1 관통 연결 사이를 전기적으로 연결하는 전기적 연결;그리고, 전기적 연결과 연결되지 않은 제1 홀의 제2 관통 연결이 노출되며, 전기적 연결의 일부를 노출하도록 전기적 연결을 덮는 절연층;을 포함하며, 반도체 발광소자 칩은 절연층에 의해 노출된 제2 관통 연결 및 절연층에 의해 노출된 전기적 연결과 각각 전기적으로 연결되는 반도체 발광소자.(1) A semiconductor light emitting device, comprising: a hard substrate having a plurality of second holes penetrating an upper portion and a lower portion thereof and a groove formed at a lower portion thereof; a substrate including a plurality of first holes formed inside the groove in a plan view; At least one semiconductor light emitting device chip provided on the substrate and including a plurality of electrodes; A pad formed at a distance from the plurality of electrodes on a plane and electrically connected to the outside; A through connection formed in a plurality of first holes and a plurality of second holes and including a first through connection and a second through connection; A driving device provided in the groove and electrically connected to the pad and the semiconductor light emitting device chip; And a connection layer provided on the substrate and electrically connecting the pad, the driving device, and the semiconductor light emitting device chip, wherein the connection layer is provided on the substrate, and includes a first through connection and a plurality of first holes. Electrical connection for electrically connecting the first through connection of the 2 holes; And, the second through connection of the first hole that is not connected to the electrical connection is exposed, and an insulating layer covering the electrical connection to expose a part of the electrical connection; The semiconductor light emitting device chip is a semiconductor light emitting device electrically connected to the second through connection exposed by the insulating layer and the electrical connection exposed by the insulating layer.
(2) 노출된 전기적 연결과 반도체 발광소자 칩의 전극 사이 및 제2 관통 연결과 반도체 발광소자 칩의 전극 사이에 형성되는 금속층;을 포함하는 반도체 발광소자.(2) a metal layer formed between the exposed electrical connection and the electrode of the semiconductor light emitting device chip, and between the second through connection and the electrode of the semiconductor light emitting device chip.
(3) 기판은 감광성 유리로 형성되는 반도체 발광소자. (3) The substrate is a semiconductor light emitting device formed of photosensitive glass.
(4) 적어도 하나 이상의 반도체 발광소자 칩은 복수개 구비되며, 복수개 반도체 발광소자 칩은 제1 전극 및 제2 전극을 포함하는 제1 반도체 발광소자 칩, 제3 전극 및 제4 전극을 포함하는 제2 반도체 발광소자 칩, 제5 전극 및 제6전극을 포함하는 제3 반도체 발광소자 칩을 포함하며, 제2 관통 연결 중 하나는 제1 반도체 발광소자 칩의 제1 전극과 전기적으로 연결되고, 제2 관통 연결 중 다른 하나는 제2 반도체 발광소자 칩의 제3 전극과 전기적으로 연결되고, 제2 관통 연결 중 또 다른 하나는 제3 반도체 발광소자 칩의 제5 전극과 전기적으로 연결되고, 전기적 연결은 제1 반도체 발광소자 칩의 제2 전극, 제2 반도체 발광소자 칩의 제4 전극 및 제3 반도체 발광소자 칩의 제6 전극과 전기적으로 연결되는 반도체 발광소자.(4) A plurality of at least one semiconductor light emitting device chip is provided, and the plurality of semiconductor light emitting device chips includes a first semiconductor light emitting device chip including a first electrode and a second electrode, a second semiconductor light emitting device chip including a third electrode and a fourth electrode. A semiconductor light emitting device chip, a third semiconductor light emitting device chip including a fifth electrode and a sixth electrode, and one of the second through-connections is electrically connected to the first electrode of the first semiconductor light emitting device chip, and the second The other of the through connection is electrically connected to the third electrode of the second semiconductor light emitting device chip, and the other of the second through connection is electrically connected to the fifth electrode of the third semiconductor light emitting device chip, and the electrical connection is A semiconductor light emitting device electrically connected to a second electrode of a first semiconductor light emitting device chip, a fourth electrode of a second semiconductor light emitting device chip, and a sixth electrode of a third semiconductor light emitting device chip.
(5) 적어도 하나 이상의 반도체 발광소자 칩을 덮는 제1 봉지재;를 포함하는 반도체 발광소자.(5) A first encapsulant covering at least one semiconductor light emitting device chip.
(6) 구동소자를 덮는 제2 봉지재;가 더 구비되는 반도체 발광소자.(6) a second encapsulant covering the driving device; a semiconductor light emitting device further provided.
(7) 전기적 연결은 투광성 재료로 형성되는 반도체 발광소자.(7) The electrical connection is a semiconductor light emitting device formed of a light-transmitting material.
(8) 기판은 유리로 형성되는 반도체 발광소자.(8) The substrate is a semiconductor light emitting device formed of glass.
(9) 제2 홀의 개수보다 제1 홀의 개수가 더 많은 반도체 발광소자.(9) A semiconductor light emitting device having a larger number of first holes than the number of second holes.
(10) 노출된 전기적 연결과 반도체 발광소자 칩의 전극 사이 및 노출된 제1 홀의 제2 관통 연결과 반도체 발광소자 칩의 전극 사이에 형성되는 금속층;을 포함하며, 반도체 발광소자 칩은 제1 전극 및 제2 전극을 포함하는 제1 반도체 발광소자 칩, 제3 전극 및 제4 전극을 포함하는 제2 반도체 발광소자 칩, 제5 전극 및 제6전극을 포함하는 제3 반도체 발광소자 칩을 포함하며, 복수의 제2 관통 연결에는 제1 금속층, 제2 금속층 및 제3 금속층이 형성되고, 노출된 전기적 연결에는 제4 금속층이 형성되며, 제1 금속층은 제1 반도체 발광소자 칩의 제1 전극과 전기적으로 연결되고, 제2 금속층은 제2 반도체 발광소자 칩의 제3 전극과 전기적으로 연결되고, 제3 금속층은 제3 반도체 발광소자 칩의 제5 전극과 전기적으로 연결되고, 제4 금속층은 제1 반도체 발광소자 칩의 제2 전극, 제2 반도체 발광소자 칩의 제4 전극 및 제3 반도체 발광소자 칩의 제6 전극과 전기적으로 연결되는 반도체 발광소자.(10) a metal layer formed between the exposed electrical connection and the electrode of the semiconductor light emitting device chip, and between the second through connection of the exposed first hole and the electrode of the semiconductor light emitting device chip, wherein the semiconductor light emitting device chip includes a first electrode And a first semiconductor light emitting device chip including a second electrode, a second semiconductor light emitting device chip including a third electrode and a fourth electrode, a third semiconductor light emitting device chip including a fifth electrode and a sixth electrode, , A first metal layer, a second metal layer and a third metal layer are formed in the plurality of second through connections, a fourth metal layer is formed in the exposed electrical connection, and the first metal layer is formed with the first electrode of the first semiconductor light emitting device chip. It is electrically connected, the second metal layer is electrically connected to the third electrode of the second semiconductor light emitting device chip, the third metal layer is electrically connected to the fifth electrode of the third semiconductor light emitting device chip, and the fourth metal layer is 1 A semiconductor light emitting device electrically connected to a second electrode of a semiconductor light emitting device chip, a fourth electrode of a second semiconductor light emitting device chip, and a sixth electrode of a third semiconductor light emitting device chip.
(11) 전기적 연결은 ITO인 반도체 발광소자.(11) A semiconductor light emitting device whose electrical connection is ITO.
본 개시에 따른 하나의 반도체 발광소자에 의하면, 기판에 형성된 홀을 통해 상부와 하부가 전기적으로 연결된다.According to one semiconductor light emitting device according to the present disclosure, upper and lower portions are electrically connected through holes formed in a substrate.
본 개시에 따른 또 하나의 반도체 발광소자에 의하면, 전극 및 패드가 전기적 연결에 의해 연결된다.According to another semiconductor light emitting device according to the present disclosure, an electrode and a pad are connected by electrical connection.
본 개시에 따른 또 하나의 반도체 발광소자에 의하면, 단단하게 형성된 기판에 의해 봉지재로 인해서 수축되지 않는다.According to another semiconductor light emitting device according to the present disclosure, shrinkage is not caused by the encapsulant by the rigidly formed substrate.
200: 반도체 발광소자 211:상부 212:하부
220: 반도체 발광소자 칩 221:전극 230:패드
231:관통 연결 232:노출된 관통 연결
240:전기적 연결 241:노출된 전기적 연결
250:봉지재 260:구동소자
270:절연층 280:금속층
290:연결부200: semiconductor light emitting device 211: upper portion 212: lower portion
220: semiconductor light emitting device chip 221: electrode 230: pad
231: through connection 232: exposed through connection
240: electrical connection 241: exposed electrical connection
250: encapsulant 260: driving element
270: insulating layer 280: metal layer
290: connection part
Claims (11)
상부와 하부를 관통하는 복수의 제2 홀 및 하부에 홈이 형성된 딱딱한 기판;으로서, 평면상에서 홈의 내측에 형성되는 복수의 제1 홀을 포함하는 기판;
기판에 구비되며, 복수의 전극을 포함하는 적어도 하나 이상의 반도체 발광소자 칩;
평면상에서 복수의 전극과 일정거리 떨어져 형성되며, 외부와 전기적으로 연결되는 패드;
복수의 제1 홀 및 복수의 제2 홀에 형성되며, 제1 관통 연결과 제2 관통 연결을 포함하는 관통 연결;
홈에 구비되며, 패드 및 반도체 발광소자 칩과 전기적으로 연결되는 구동소자; 그리고,
기판 위에 구비되어, 패드, 구동소자 및 반도체 발광소자 칩을 전기적으로 연결하는 연결층;을 포함하며,
연결층은:
기판 위에 구비되며, 복수의 제1 홀의 제1 관통 연결과 복수의 제2 홀의 제1 관통 연결 사이를 전기적으로 연결하는 전기적 연결;그리고,
전기적 연결과 연결되지 않은 제1 홀의 제2 관통 연결이 노출되며, 전기적 연결의 일부를 노출하도록 전기적 연결을 덮는 절연층;을 포함하며,
반도체 발광소자 칩은 절연층에 의해 노출된 제2 관통 연결 및 절연층에 의해 노출된 전기적 연결과 각각 전기적으로 연결되는 반도체 발광소자.In a semiconductor light emitting device,
A rigid substrate having a plurality of second holes passing through the upper and lower portions and a groove formed at the lower portion thereof, comprising: a substrate including a plurality of first holes formed inside the grooves on a plane;
At least one semiconductor light emitting device chip provided on the substrate and including a plurality of electrodes;
A pad formed at a distance from the plurality of electrodes on a plane and electrically connected to the outside;
A through connection formed in the plurality of first holes and the plurality of second holes and including a first through connection and a second through connection;
A driving device provided in the groove and electrically connected to the pad and the semiconductor light emitting device chip; And,
Includes; a connection layer provided on the substrate and electrically connecting the pad, the driving device, and the semiconductor light emitting device chip,
The connecting layer is:
An electrical connection provided on the substrate and electrically connecting the first through connection of the plurality of first holes and the first through connection of the plurality of second holes; And,
Including; an insulating layer covering the electrical connection so that the second through connection of the first hole not connected to the electrical connection is exposed, and a part of the electrical connection is exposed, and
The semiconductor light emitting device chip is a semiconductor light emitting device that is electrically connected to a second through connection exposed by an insulating layer and an electrical connection exposed by the insulating layer, respectively.
노출된 전기적 연결과 반도체 발광소자 칩의 전극 사이 및 제2 관통 연결과 반도체 발광소자 칩의 전극 사이에 형성되는 금속층;을 포함하는 반도체 발광소자.The method according to claim 1,
A semiconductor light emitting device comprising: a metal layer formed between the exposed electrical connection and the electrode of the semiconductor light emitting device chip, and between the second through connection and the electrode of the semiconductor light emitting device chip.
기판은 감광성 유리로 형성되는 반도체 발광소자. The method according to claim 1,
The substrate is a semiconductor light emitting device formed of photosensitive glass.
적어도 하나 이상의 반도체 발광소자 칩은 복수개 구비되며,
복수개 반도체 발광소자 칩은 제1 전극 및 제2 전극을 포함하는 제1 반도체 발광소자 칩, 제3 전극 및 제4 전극을 포함하는 제2 반도체 발광소자 칩, 제5 전극 및 제6전극을 포함하는 제3 반도체 발광소자 칩을 포함하며,
제2 관통 연결 중 하나는 제1 반도체 발광소자 칩의 제1 전극과 전기적으로 연결되고, 제2 관통 연결 중 다른 하나는 제2 반도체 발광소자 칩의 제3 전극과 전기적으로 연결되고, 제2 관통 연결 중 또 다른 하나는 제3 반도체 발광소자 칩의 제5 전극과 전기적으로 연결되고,
전기적 연결은 제1 반도체 발광소자 칩의 제2 전극, 제2 반도체 발광소자 칩의 제4 전극 및 제3 반도체 발광소자 칩의 제6 전극과 전기적으로 연결되는 반도체 발광소자.The method according to claim 1,
A plurality of at least one semiconductor light emitting device chip is provided,
The plurality of semiconductor light emitting device chips include a first semiconductor light emitting device chip including a first electrode and a second electrode, a second semiconductor light emitting device chip including a third electrode and a fourth electrode, a fifth electrode and a sixth electrode. Including a third semiconductor light emitting device chip,
One of the second through connections is electrically connected to the first electrode of the first semiconductor light emitting device chip, and the other of the second through connections is electrically connected to the third electrode of the second semiconductor light emitting device chip, and the second through connection Another of the connections is electrically connected to the fifth electrode of the third semiconductor light emitting device chip,
The electrical connection is a semiconductor light emitting device electrically connected to a second electrode of the first semiconductor light emitting device chip, a fourth electrode of the second semiconductor light emitting device chip, and a sixth electrode of the third semiconductor light emitting device chip.
적어도 하나 이상의 반도체 발광소자 칩을 덮는 제1 봉지재;를 포함하는 반도체 발광소자.The method according to claim 1,
A semiconductor light emitting device comprising a; a first encapsulant covering at least one semiconductor light emitting device chip.
구동소자를 덮는 제2 봉지재;가 더 구비되는 반도체 발광소자.The method according to claim 1,
A semiconductor light emitting device further provided with a second encapsulant covering the driving device.
전기적 연결은 투광성 재료로 형성되는 반도체 발광소자.The method according to claim 1,
The electrical connection is a semiconductor light emitting device formed of a light-transmitting material.
기판은 유리로 형성되는 반도체 발광소자.The method according to claim 1,
The substrate is a semiconductor light emitting device formed of glass.
제2 홀의 개수보다 제1 홀의 개수가 더 많은 반도체 발광소자.The method according to claim 1,
A semiconductor light emitting device having a greater number of first holes than the number of second holes.
노출된 전기적 연결과 반도체 발광소자 칩의 전극 사이 및 노출된 제1 홀의 제2 관통 연결과 반도체 발광소자 칩의 전극 사이에 형성되는 금속층;을 포함하며,
반도체 발광소자 칩은 제1 전극 및 제2 전극을 포함하는 제1 반도체 발광소자 칩, 제3 전극 및 제4 전극을 포함하는 제2 반도체 발광소자 칩, 제5 전극 및 제6전극을 포함하는 제3 반도체 발광소자 칩을 포함하며,
복수의 제2 관통 연결에는 제1 금속층, 제2 금속층 및 제3 금속층이 형성되고, 노출된 전기적 연결에는 제4 금속층이 형성되며,
제1 금속층은 제1 반도체 발광소자 칩의 제1 전극과 전기적으로 연결되고, 제2 금속층은 제2 반도체 발광소자 칩의 제3 전극과 전기적으로 연결되고, 제3 금속층은 제3 반도체 발광소자 칩의 제5 전극과 전기적으로 연결되고, 제4 금속층은 제1 반도체 발광소자 칩의 제2 전극, 제2 반도체 발광소자 칩의 제4 전극 및 제3 반도체 발광소자 칩의 제6 전극과 전기적으로 연결되는 반도체 발광소자.The method according to claim 1,
A metal layer formed between the exposed electrical connection and the electrode of the semiconductor light emitting device chip, and between the second through connection of the exposed first hole and the electrode of the semiconductor light emitting device chip; and
The semiconductor light emitting device chip includes a first semiconductor light emitting device chip including a first electrode and a second electrode, a second semiconductor light emitting device chip including a third electrode and a fourth electrode, and a fifth electrode including a fifth electrode and a sixth electrode. 3 Including a semiconductor light emitting device chip,
A first metal layer, a second metal layer, and a third metal layer are formed in the plurality of second through connections, and a fourth metal layer is formed in the exposed electrical connection,
The first metal layer is electrically connected to the first electrode of the first semiconductor light emitting device chip, the second metal layer is electrically connected to the third electrode of the second semiconductor light emitting device chip, and the third metal layer is the third semiconductor light emitting device chip. Is electrically connected to the fifth electrode of, and the fourth metal layer is electrically connected to the second electrode of the first semiconductor light emitting device chip, the fourth electrode of the second semiconductor light emitting device chip, and the sixth electrode of the third semiconductor light emitting device chip. Semiconductor light emitting device.
전기적 연결은 ITO인 반도체 발광소자.The method according to claim 1,
The electrical connection is a semiconductor light emitting device with ITO.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020200016345A KR102215937B1 (en) | 2020-02-11 | 2020-02-11 | Semiconductor light emitting device |
PCT/KR2021/001891 WO2021162516A1 (en) | 2020-02-11 | 2021-02-15 | Semiconductor light-emitting device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020200016345A KR102215937B1 (en) | 2020-02-11 | 2020-02-11 | Semiconductor light emitting device |
Publications (1)
Publication Number | Publication Date |
---|---|
KR102215937B1 true KR102215937B1 (en) | 2021-02-18 |
Family
ID=74688690
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020200016345A KR102215937B1 (en) | 2020-02-11 | 2020-02-11 | Semiconductor light emitting device |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR102215937B1 (en) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005251929A (en) * | 2004-03-03 | 2005-09-15 | Matsushita Electric Ind Co Ltd | Semiconductor light emitting module, illuminator, image display device, and method for manufacturing the module |
KR101561199B1 (en) * | 2014-02-11 | 2015-10-27 | 주식회사 세미콘라이트 | Semiconductor light emitting device |
KR20170042454A (en) * | 2015-10-08 | 2017-04-19 | 주식회사 세미콘라이트 | Semiconductor light emitting device |
KR20170094679A (en) * | 2016-02-11 | 2017-08-21 | 서울바이오시스 주식회사 | High power light emitting diode and light emitting module having the same |
KR101778141B1 (en) * | 2016-04-14 | 2017-09-14 | 주식회사 세미콘라이트 | Semiconductor light emitting device and method of manufacturing the same |
KR102022463B1 (en) * | 2018-03-22 | 2019-09-19 | 주식회사 세미콘라이트 | Semiconductor light emitting device and method of manufacturing the same |
-
2020
- 2020-02-11 KR KR1020200016345A patent/KR102215937B1/en active IP Right Grant
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005251929A (en) * | 2004-03-03 | 2005-09-15 | Matsushita Electric Ind Co Ltd | Semiconductor light emitting module, illuminator, image display device, and method for manufacturing the module |
KR101561199B1 (en) * | 2014-02-11 | 2015-10-27 | 주식회사 세미콘라이트 | Semiconductor light emitting device |
KR20170042454A (en) * | 2015-10-08 | 2017-04-19 | 주식회사 세미콘라이트 | Semiconductor light emitting device |
KR20170094679A (en) * | 2016-02-11 | 2017-08-21 | 서울바이오시스 주식회사 | High power light emitting diode and light emitting module having the same |
KR101778141B1 (en) * | 2016-04-14 | 2017-09-14 | 주식회사 세미콘라이트 | Semiconductor light emitting device and method of manufacturing the same |
KR102022463B1 (en) * | 2018-03-22 | 2019-09-19 | 주식회사 세미콘라이트 | Semiconductor light emitting device and method of manufacturing the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10749079B2 (en) | LED module | |
EP3454372B1 (en) | Light emitting diode | |
US7683539B2 (en) | Light emitting device package and method for manufacturing the same | |
JP5597362B2 (en) | Light emitting device, light emitting device including light emitting device, method for manufacturing light emitting device, and method for manufacturing light emitting device including light emitting device | |
US9640731B2 (en) | Light emitting diode structure | |
CN212412081U (en) | Light-emitting element for display and display device having the same | |
KR100759896B1 (en) | Backlight module stacked at least one luminescence element and fabrication thereof | |
WO2020080153A1 (en) | Light emitting element and image display device | |
KR102215937B1 (en) | Semiconductor light emitting device | |
KR102100752B1 (en) | Semiconductor light emitting device and method of manufacturing the same | |
JPH11354836A (en) | Full color semiconductor light emitting device | |
CN114068775B (en) | Flip LED chip, LED packaging module and display device | |
KR102161006B1 (en) | Semiconductor light emitting device and method for manufacturing the same | |
KR102345831B1 (en) | Semiconductor light emitting device | |
JP3571477B2 (en) | Semiconductor light emitting device | |
KR102275368B1 (en) | Semiconductor light emitting device | |
US10147709B2 (en) | Light emitting module | |
US20220069184A1 (en) | Semiconductor light emitting device and method for manufacturing the same | |
KR102017732B1 (en) | Semiconductor light emitting device and method of manufacturing the same | |
KR102052040B1 (en) | Optoelectronic device and method for manufacturing the same | |
CN219959038U (en) | Light-emitting chip packaging structure and light-emitting device | |
WO2021162516A1 (en) | Semiconductor light-emitting device | |
US20240113150A1 (en) | Light emitting device and light emitting module having the same | |
KR102325808B1 (en) | Semiconductor light emitting device and method of manufacturing the same | |
KR101806790B1 (en) | Semiconductor light emitting device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GRNT | Written decision to grant |