KR102215837B1 - 산화물 형성용 도포액, 산화물막의 제조 방법, 및 전계 효과형 트랜지스터의 제조 방법 - Google Patents

산화물 형성용 도포액, 산화물막의 제조 방법, 및 전계 효과형 트랜지스터의 제조 방법 Download PDF

Info

Publication number
KR102215837B1
KR102215837B1 KR1020190028755A KR20190028755A KR102215837B1 KR 102215837 B1 KR102215837 B1 KR 102215837B1 KR 1020190028755 A KR1020190028755 A KR 1020190028755A KR 20190028755 A KR20190028755 A KR 20190028755A KR 102215837 B1 KR102215837 B1 KR 102215837B1
Authority
KR
South Korea
Prior art keywords
oxide
coating liquid
total concentration
forming coating
film
Prior art date
Application number
KR1020190028755A
Other languages
English (en)
Other versions
KR20190110034A (ko
Inventor
료이치 사오토메
나오유키 우에다
유이치 안도
유키 나카무라
유키코 아베
신지 마츠모토
유지 소네
사다노리 아라에
미네히데 구사야나기
Original Assignee
가부시키가이샤 리코
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2019042647A external-priority patent/JP2020025069A/ja
Application filed by 가부시키가이샤 리코 filed Critical 가부시키가이샤 리코
Publication of KR20190110034A publication Critical patent/KR20190110034A/ko
Application granted granted Critical
Publication of KR102215837B1 publication Critical patent/KR102215837B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09D—COATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D1/00—Coating compositions, e.g. paints, varnishes or lacquers, based on inorganic substances
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/02—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition
    • C23C18/12—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition characterised by the deposition of inorganic material other than metallic material
    • C23C18/1204—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition characterised by the deposition of inorganic material other than metallic material inorganic material, e.g. non-oxide and non-metallic such as sulfides, nitrides based compounds
    • C23C18/1208—Oxides, e.g. ceramics
    • C23C18/1216—Metal oxides
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B05—SPRAYING OR ATOMISING IN GENERAL; APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D—PROCESSES FOR APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D3/00—Pretreatment of surfaces to which liquids or other fluent materials are to be applied; After-treatment of applied coatings, e.g. intermediate treating of an applied coating preparatory to subsequent applications of liquids or other fluent materials
    • B05D3/02—Pretreatment of surfaces to which liquids or other fluent materials are to be applied; After-treatment of applied coatings, e.g. intermediate treating of an applied coating preparatory to subsequent applications of liquids or other fluent materials by baking
    • B05D3/0254—After-treatment
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09D—COATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D7/00—Features of coating compositions, not provided for in group C09D5/00; Processes for incorporating ingredients in coating compositions
    • C09D7/20—Diluents or solvents
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02192—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing at least one rare earth metal element, e.g. oxides of lanthanides, scandium or yttrium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02194—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing more than one metal element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02623—Liquid deposition
    • H01L21/02628—Liquid deposition using solutions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/44—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/38 - H01L21/428
    • H01L21/441—Deposition of conductive or insulating materials for electrodes
    • H01L21/445—Deposition of conductive or insulating materials for electrodes from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1292—Multistep manufacturing methods using liquid deposition, e.g. printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66015—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene
    • H01L29/66037—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66045—Field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Wood Science & Technology (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Thermal Sciences (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)

Abstract

본 발명은 산화물 형성용 도포액에 관한 것이고, 상기 도포액은 하나 이상의 알칼리 토금속인 A 성분; 및 갈륨(Ga), 스칸듐(Sc), 이트륨(Y), 및 란타넘족 원소로 이루어진 군으로부터 선택되는 하나 이상인 B 성분을 포함하며, 여기서 A 성분의 총 농도는 CA mg/L로 표시되고, B 성분의 총 농도는 CB mg/L로 표시되고, 도포액에서의 나트륨(Na) 및 칼륨(K)의 총 농도는 (CA+CB)/103 mg/L 이하이고, 도포액에서 크롬(Cr), 망간(Mn), 철(Fe), 코발트(Co), 니켈(Ni), 및 구리(Cu)의 총 농도는 (CA+CB)/103 mg/L 이하이다.

Description

산화물 형성용 도포액, 산화물막의 제조 방법, 및 전계 효과형 트랜지스터의 제조 방법{COATING LIQUID FOR FORMING OXIDE, METHOD FOR PRODUCING OXIDE FILM, AND METHOD FOR PRODUCING FIELD-EFFECT TRANSISTOR}
본 발명은 산화물 형성용 도포액(이하 "산화물 형성 도포액"으로 지칭될 수 있음), 산화물막의 제조 방법, 및 전계 효과형 트랜지스터의 제조 방법에 관한 것이다.
전계 효과형 트랜지스터(FET)는 채널의 전계를 이용하여 전자 또는 정공(hole)의 흐름에 게이트를 제공하기 위해 전계가 게이트 전극에 인가되는 원리에 기초하여 소스 전극 및 드레인 전극 사이의 전류를 제어하는 트랜지스터이다.
그들의 특성 덕분에, FET는, 예를 들어, 스위칭 소자 및 증폭 소자로서 사용되어 왔다. FET는 게이트 전류가 낮고 평판 구조를 가지므로, 양극성 트랜지스터(bipolar transistor)와 비교하여 쉽게 제조되고 집적될 수 있다. 이러한 이유로, FET는 기존 전자 장치에 사용되는 집적 회로에서 필수 요소이다. FET는, 예를 들어, 박막 트랜지스터(TFT)와 같은 능동 구동형 디스플레이(active matrix display)에 적용되어 왔다.
최근에는, 평판 디스플레이(FPD), 액정 디스플레이, 유기 전자발광(EL) 디스플레이, 및 전자 종이가 실용화되었다.
이들 FPD는 능동층에 비정질 실리콘 또는 다결정 실리콘을 사용하는 TFT를 함유하는 구동 회로에 의해 구동된다. FPD는 증가된 크기, 개선된 화질 및 이미지 품질, 및 증가된 구동 속도를 가질 것이 요구되었다. 이를 위해, 높은 캐리어 이동도, 높은 온/오프 비율, 시간 경과에 따른 특성의 작은 변화, 및 원소 사이의 작은 변화를 갖는 TFT가 필요하다.
그러나, 비정질 실리콘 또는 다결정 실리콘은 장단점이 있다. 따라서, 상기 모든 요구사항을 동시에 만족시키는 것은 어려웠다. 이러한 요구사항에 대응하기 위해, 능동층에서 비정질 실리콘보다 이동도가 더 높을 것으로 예상될 수 있는 산화물 반도체를 사용하는 TFT에 대한 개발이 활발히 수행되었다. 예를 들어, 반도체 층에 InGaZnO4를 사용하는 TFT가 개시되어 있다(K. Nomura 외 5명 "Room-temperature fabrication of transparent flexible thin film transistors using amorphous oxide semiconductors", NATURE, VOL. 432, 25, NOVEMBER, 2004, pp. 488 내지 492 참고).
일반적으로, TFT를 구성하는 반도체 층 및 게이트 절연 층은 스퍼터링(sputtering) 방법 또는 CVD(화학 기상 증착) 방법과 같은 기상법(vapor phase method)에 의해 형성된다. 그러나, 스퍼터링 방법 및 CVD 방법은 진공 설비가 필요하며, 필요한 장치는 고가여서, 비용 측면에서 문제가 있다. 따라서, 최근에는 슬릿 도포(slit coating)와 같은 액상 방법이 진공 장치를 필요로 하지 않기 때문에 주목을 받고 있다.
액상 방법 중에서, 슬릿 도포 및 다이(die) 도포, 및 스핀 도포와 같은 도포 방법은 도포액을 사용한다. 미심사청구된 일본 특허 출원 공개 제2014-143403호는 다성분 산화물 반도체의 전구체 도포 용액을 개시한다. 미심사청구된 일본 특허 출원 공개 제2014-143403호는 고점도 내지 중점도를 갖는 도포액을 필요로 하는 프린팅 방법에 의해 패터닝될 수 있고 소성(firing)에 의해 반도체 전기적 특성을 갖는 산화물 반도체 막을 수득할 수 있는 전구체 도포액을 개시한다. 미심사청구된 일본 특허 출원 공개 제2010-283190호는 산화물 반도체 전구체를 함유하는 용액 또는 분산액을 사용하여 형성된 막을 포함하는 반도체 층을 개시한다. 미심사청구된 일본 특허 출원 공개 제2010-283190호에서, 게이트 전극 또는 소스 전극 및 드레인 전극, 및 게이트 절연 층이 또한 도포에 의해 형성된다.
본 발명의 목적은 특성 열화가 억제된 산화물막을 형성하는 산화물 형성 도포액을 제공하는 것이다.
본 발명의 산화물 형성 도포액은 적어도 하나의 알칼리 토금속인 A 원소; 및 갈륨(Ga), 스칸듐(Sc), 이트륨(Y), 및 란타노이드로 이루어진 군으로부터 선택된 하나 이상인 B 원소를 포함한다. A 원소의 총 농도가 CA mg/L로 표시되고 B 원소의 총 농도가 CB mg/L로 표시될 때, 산화물 형성 도포액 내의 나트륨(Na) 및 칼륨(K)의 총 농도는 (CA+CB)/103 mg/L 이하이고 산화물 형성 도포액 내의 크롬(Cr), 망간(Mn), 철(Fe), 코발트(Co), 니켈(Ni), 및 구리(Cu)의 총 농도는 (CA+CB)/103 mg/L 이하이다.
본 발명은 특성 열화가 없는 산화물막을 형성하는 산화물 형성 도포액을 제공할 수 있다.
도 1a는 본 발명의 전계 효과형 트랜지스터의 일례(하부 접촉(bottom contact)/하부 게이트(bottom gate))를 예시하는 도면이다;
도 1b는 본 발명의 전계 효과형 트랜지스터의 일례(상부 접촉/하부 게이트)를 예시하는 도면이다;
도 1c는 본 발명의 전계 효과형 트랜지스터의 일례(하부 접촉/상부 게이트)를 예시하는 도면이다;
도 1d는 본 발명의 전계 효과형 트랜지스터의 일례(상부 접촉/상부 게이트)를 예시하는 도면이다;
도 2a는 실시예 1, 5, 및 10 및 비교예 1에서 제조된 전계 효과형 트랜지스터를 예시하는 개략도이다;
도 2b는 실시예 4, 9, 및 11 및 비교예 3에서 제조된 전계 효과형 트랜지스터를 예시하는 개략도이다;
도 2c는 실시예 3, 7, 및 8 및 비교예 2에서 제조된 전계 효과형 트랜지스터를 예시하는 개략도이다;
도 2d는 실시예 2 및 6에서 제조된 전계 효과형 트랜지스터를 예시하는 개략도이다;
도 3은 실시예 1 내지 11 및 비교예 1 내지 3에서 제조된 커패시터를 예시하는 개략도이다.
본 발명자들은, 예를 들어, 전계 효과형 트랜지스터에 사용되는 산화물막의 형성에서 산화물 형성 도포액을 적용하는 것에 대해 예의 연구하였다.
연구 중에, 본 발명자들은 산화물 형성 도포액의 도포 단계에서 이물질의 생성, 산화물 형성 도포액을 도포함으로써 형성된 산화물막의 패터닝 단계에서 패턴 결함의 발생, 및 산화물 형성 도포액을 도포함으로써 형성된 산화물막의 특성 열화의 발생의 문제를 발견하였다.
본 발명자들은 상기 문제를 해결하기 위해 예의 연구를 지속하였고, 산화물 형성 도포액에 Na, K, Cr, Mn, Fe, Co, Ni, 및 Cu와 같은 원소가 특정 농도 이상으로 함유될 때 상기 문제가 발생하였음을 발견하였다.
본 발명자들은 예의 연구를 더 지속하였고, 산화물 형성 도포액 내의 Na, K, Cr, Mn, Fe, Co, Ni, 및 Cu와 같은 원소를 형성된 산화물막에서 특정 농도 이하로 제어함으로써 상기 문제를 해결할 수 있음을 발견하였다. 이 발견을 기초로, 본 발명자들은 본 발명을 완성하였다.
본 발명자들의 선행 기술 조사 결과, 본 발명자들은 산화물 형성 도포액 내의 Na, K, Cr, Mn, Fe, Co, Ni, 및 Cu와 같은 원소를 형성된 산화물막에서 특정 농도 이하로 제어하기 위해, 예를 들어 산화물 형성 도포액에 대한 원료의 순도 및 도포액에 대한 제조 조건을 연구한 선행 기술은 발견하지 못하였음에 유의한다.
(산화물 형성 도포액)
일 양태에서, 본 발명의 산화물 형성 도포액은 A 원소 및 B 원소를 포함하며, 바람직하게는 C 원소를 포함하고, 필요한 경우 다른 성분을 포함한다.
A 원소는 적어도 하나의 알칼리 토금속이다. 알칼리 토금속의 예는 Be(베릴륨), Mg(마그네슘), Ca(칼슘), Sr(스트론튬), 및 Ba(바륨)를 포함한다.
B 원소는 Ga(갈륨), Sc(스칸듐), Y(이트륨), 및 란타노이드로 이루어진 군으로부터 선택된 적어도 하나이다. 란타노이드의 예는 La(란타늄), Ce(세륨), Pr(프라세오디뮴), Nd(네오디뮴), Pm(프로메튬), Sm(사마륨), Eu(유로퓸), Gd(가돌리늄), Tb(테르븀), Dy(디스프로슘), Ho(홀뮴), Er(에르븀), Tm(툴륨), Yb(이테르븀), 및 Lu(루테튬)를 포함한다.
C 원소는 Al(알루미늄), Ti(티타늄), Zr(지르코늄), Hf(하프늄), Nb(니오븀), 및 Ta(탄탈륨)로 이루어진 군으로부터 선택된 적어도 하나이다.
일 양태에서, 본 발명의 산화물 형성 도포액은 무기 염, 산화물, 수산화물, 금속 착물, 및 유기 염; 및 용매로 이루어진 군으로부터 선택된 하나 이상인 금속 공급원을 포함하며; 필요한 경우 다른 성분을 추가로 포함한다.
산화물 형성 도포액의 일 양태에서, A 원소의 총 농도가 CA mg/L로 표시되고 B 원소의 총 농도가 CB mg/L로 표시될 때, 산화물 형성 도포액 내의 나트륨(Na) 및 칼륨(K)의 총 농도는 (CA+CB)/103 mg/L 이하이고, 산화물 형성 도포액 내의 크롬(Cr), 망간(Mn), 철(Fe), 코발트(Co), 니켈(Ni), 및 구리(Cu)의 총 농도는 (CA+CB)/103 mg/L 이하이다.
더욱 바람직하게는, 산화물 형성 도포액의 일 양태에서, A 원소의 총 농도가 CA mg/L로 표시되고 B 원소의 총 농도가 CB mg/L로 표시될 때, 산화물 형성 도포액 내의 나트륨(Na) 및 칼륨(K)의 총 농도는 (CA+CB)/106 mg/L 이하이고, 산화물 형성 도포액 내의 크롬(Cr), 망간(Mn), 철(Fe), 코발트(Co), 니켈(Ni), 및 구리(Cu)의 총 농도는 (CA+CB)/106 mg/L 이하이다.
"(CA+CB)/103"은 "(CA+CB)×10-3"과 동일하며, "(CA+CB)/106"은 "(CA+CB)×10-6"과 동일하다는 것에 유의한다.
산화물 형성 도포액 내의 Na 및 K의 총 농도의 상한은 특별히 제한되지 않으며, 의도된 목적에 따라 적절하게 선택될 수 있다. Na 및 K의 총 농도는 (CA+CB)/105 mg/L 이하일 수 있거나 (CA+CB)/104 mg/L 이하일 수 있다.
산화물 형성 도포액 내의 Cr, Mn, Fe, Co, 및 Ni의 총 농도의 상한은 특별히 제한되지 않으며, 의도된 목적에 따라 적절하게 선택될 수 있다. Cr, Mn, Fe, Co, 및 Ni의 총 농도는 (CA+CB)/105 mg/L 이하일 수 있거나 (CA+CB)/104 mg/L 이하일 수 있다.
산화물 형성 도포액 내의 Na 및 K의 총 농도의 하한은 특별히 제한되지 않으며, 의도된 목적에 따라 적절하게 선택될 수 있다. 예를 들어, Na 및 K의 총 농도는 검출 한계 이하일 수 있다.
산화물 형성 도포액 내의 Cr, Mn, Fe, Co, 및 Ni의 총 농도의 하한은 특별히 제한되지 않으며, 의도된 목적에 따라 적절하게 선택될 수 있다. 예를 들어, Cr, Mn, Fe, Co, 및 Ni의 총 농도는 검출 한계 이하일 수 있다.
산화물 형성 도포액 내의 A 원소의 농도 CA 및 B 원소의 농도 CB는, 예를 들어, 유도 결합 플라즈마 광방출 분광법(Inductively Coupled Plasma-Optical Emission Spectroscopy, ICP-OES), 유도 결합 플라즈마 질량 분석법(Inductively Coupled Plasma-Mass Spectrometry, ICP-MS), 원자 흡수 분광학(Atomic Absorption Spectroscopy, AAS), 또는 X선 형광 분석(X-ray Fluorescence Analysis, XRF)에 의해 측정될 수 있다.
산화물 형성 도포액 내의 Na, K, Cr, Mn, Fe, Co, Ni, 및 Cu의 농도는, 예를 들어, 유도 결합 플라즈마 광방출 분광법(ICP-OES), 유도 결합 플라즈마 질량 분석법(ICP-MS), 원자 흡수 분광학(AAS), 또는 X선 형광 분석(XRF)에 의해 측정될 수 있다.
산화물 형성 도포액 내의 A 원소의 총 원자 수(NA) 및 B 원소의 총 원자 수(NB) 사이의 원자 비율(NA:NB)은 특별히 제한되지 않으며, 의도된 목적에 따라 적절하게 선택될 수 있지만, 바람직하게는 하기 범위이다.
NA:NB=(3 내지 50) at%:(50 내지 97) at%
여기에서, NA+NB=100 at%
산화물 형성 도포액 내의 A 원소의 총 원자 수(NA), B 원소의 총 원자 수(NB), 및 C 원소의 총 원자 수(NC) 사이의 원자 비율(NA:NB:NC)은 특별히 제한되지 않으며, 의도된 목적에 따라 적절하게 선택될 수 있지만, 바람직하게는 하기 범위이다.
NA:NB:NC=(3 내지 47) at%:(50 내지 94) at%:( 3 내지 47) at%
여기에서, NA+NB+NC=100 at%
산화물 형성 도포액의 일 양태에서, 산화물 형성 도포액을 사용하여 형성된 산화물막 내의 나트륨(Na) 및 칼륨(K)의 총 농도(X)는 1,000 mg/kg 이하이다. 또한, 산화물 형성 도포액을 사용하여 형성된 산화물막 내의 크롬(Cr), 망간(Mn), 철(Fe), 코발트(Co), 니켈(Ni), 및 구리(Cu)의 총 농도(Y)는 1,000 mg/kg 이하이다.
산화물 형성 도포액의 일 양태에서, 더욱 바람직하게는, 산화물 형성 도포액을 사용하여 형성된 산화물막 내의 나트륨(Na) 및 칼륨(K)의 총 농도(X)는 1,000 μg/kg 이하이다. 또한, 산화물 형성 도포액을 사용하여 형성된 산화물막 내의 크롬(Cr), 망간(Mn), 철(Fe), 코발트(Co), 니켈(Ni), 및 구리(Cu)의 총 농도(Y)는 1,000 μg/kg 이하이다.
산화물막 내의 Na, K, Cr, Mn, Fe, Co, Ni, 및 Cu의 농도는 산화물막을 산성 용액에 용해시키고, 생성된 용액을, 예를 들어, 유도 결합 플라즈마 광방출 분광법(ICP-OES), 유도 결합 플라즈마 질량 분석법(ICP-MS), 원자 흡수 분광학(AAS), 또는 X선 형광 분석(XRF)에 적용함으로써 측정될 수 있다.
하기는 총 농도(X) 및 총 농도(Y)의 측정에서 산화물막의 제조 방법의 일례이다.
구체적으로, 0.6 mL의 산화물 형성 도포액을 유리 기판 위에 떨어뜨리고 예정된 조건(예를 들어, 500 rpm에서 5초 동안 회전시킨 다음 3,000 rpm에서 20초 동안 회전시키고, 5초 내에 0 rpm이 되도록 회전을 중지시키는 조건)하에 스핀 도포한다. 이후, 생성물을 대기에서 120℃에서 1시간 동안 건조시킨 다음, O2 분위기에서 400℃에서 3시간 동안 베이킹(baking)하여 산화물막을 형성한다. 산화물막의 제조 동안 Na, K, Cr, Mn, Fe, Co, Ni, 및 Cu의 혼입을 방지하기 위해, 예를 들어, 클래스 1,000 이하의 클린룸에서 작업하는 것이 바람직하다는 것에 유의한다.
Na, K, Cr, Mn, Fe, Co, Ni, 및 Cu의 농도는 산화물 형성 도포액에서 측정되기보다는 산화물 형성 도포액을 사용하여 형성된 산화물막에서 측정되는데, 형성된 산화물막에서의 그의 농도가 산화물막의 특성을 결정하기 때문이다. 도포액 내의 Na, K, Cr, Mn, Fe, Co, Ni, 및 Cu의 농도가 측정되더라도, 형성된 산화물막 내의 Na, K, Cr, Mn, Fe, Co, Ni, 및 Cu의 농도는 도포액의 도포 양에 따라 달라진다. 그 결과, 산화물막의 특성은 변한다. 따라서, 산화물막에서 그의 농도를 측정하는 것이 필요하다.
산화물막 내의 총 농도(X)의 하한은 특별히 제한되지 않으며, 의도된 목적에 따라 적절하게 선택될 수 있고, 예를 들어, 검출 한계의 값일 수 있다. 또한, 총 농도(X)는 1 μg/kg 이상, 10 μg/kg 이상, 또는 100 μg/kg 이상일 수 있다.
산화물막 내의 총 농도(Y)의 하한은 특별히 제한되지 않으며, 의도된 목적에 따라 적절하게 선택될 수 있고, 예를 들어, 검출 한계의 값일 수 있다. 또한, 총 농도(Y)는 1 μg/kg 이상, 10 μg/kg 이상, 또는 100 μg/kg 이상일 수 있다.
산화물 형성 도포액은, 예를 들어, 알칼리 토금속 함유 화합물(A 원소 함유 화합물), B 원소 함유 화합물, 및 용매를 포함하며, 바람직하게는 C 원소 함유 화합물을 포함하고, 필요한 경우 다른 성분을 포함한다.
산화물 형성 도포액은, 예를 들어, A 원소의 무기 염, 산화물, 수산화물, 할로겐화물, 금속 착물, 및 유기 염으로 이루어진 군으로부터 선택된 하나 이상을 포함한다.
산화물 형성 도포액은, 예를 들어, B 원소의 무기 염, 산화물, 수산화물, 할로겐화물, 금속 착물, 및 유기 염으로 이루어진 군으로부터 선택된 하나 이상을 포함한다.
산화물 형성 도포액은, 예를 들어, C 원소의 무기 염, 산화물, 수산화물, 할로겐화물, 금속 착물, 및 유기 염으로 이루어진 군으로부터 선택된 하나 이상을 포함한다.
무기 염은, 예를 들어, 니트레이트, 설페이트, 카르보네이트, 아세테이트, 및 포스페이트로 이루어진 군으로부터 선택된 하나 이상을 포함한다.
할로겐화물은, 예를 들어, 플루오라이드, 클로라이드, 브로마이드, 및 아이오다이드로 이루어진 군으로부터 선택된 하나 이상을 포함한다.
유기 염은, 예를 들어, 카르복실레이트, 석탄산, 및 이의 유도체로 이루어진 군으로부터 선택된 하나 이상을 포함한다.
-알칼리 토금속 함유 화합물(A 원소 함유 화합물)-
알칼리 토금속 함유 화합물(A 원소 함유 화합물)은 알칼리 토금속을 함유하는 화합물이다.
알칼리 토금속 함유 화합물(A 원소 함유 화합물)의 예는 질산 마그네슘, 질산 칼슘, 질산 스트론튬, 질산 바륨, 황산 마그네슘, 황산 칼슘, 황산 스트론튬, 황산 바륨, 염화 마그네슘, 염화 칼슘, 염화 스트론튬, 염화 바륨, 불화 마그네슘, 불화 칼슘, 불화 스트론튬, 불화 바륨, 브롬화 마그네슘, 브롬화 칼슘, 브롬화 스트론튬, 브롬화 바륨, 요오드화 마그네슘, 요오드화 칼슘, 요오드화 스트론튬, 요오드화 바륨, 산화 마그네슘, 산화 칼슘, 산화 스트론튬, 산화 바륨, 수산화 마그네슘, 수산화 칼슘, 수산화 스트론튬, 수산화 바륨, 수산화 마그네슘, 마그네슘 메톡사이드, 마그네슘 에톡사이드, 디에틸 마그네슘, 마그네슘 아세테이트, 마그네슘 포르메이트, 아세틸아세톤 마그네슘, 마그네슘 2-에틸헥사노에이트, 마그네슘 락테이트, 마그네슘 나프테네이트, 마그네슘 시트레이트, 마그네슘 살리실레이트, 마그네슘 벤조에이트, 마그네슘 옥살레이트, 마그네슘 트리플루오로메탄설포네이트, 칼슘 메톡사이드, 칼슘 에톡사이드, 칼슘 아세테이트, 칼슘 포르메이트, 아세틸아세톤 칼슘, 칼슘 디피발로일 메타네이트, 칼슘 2-에틸헥사노에이트, 칼슘 락테이트, 칼슘 나프테네이트, 칼슘 시트레이트, 칼슘 살리실레이트, 칼슘 네오데카노에이트, 칼슘 벤조에이트, 칼슘 옥살레이트, 스트론튬 이소프로폭사이드, 스트론튬 아세테이트, 스트론튬 포르메이트, 아세틸아세톤 스트론튬, 스트론튬 2-에틸헥사노에이트, 스트론튬 락테이트, 스트론튬 나프테네이트, 스트론튬 살리실레이트, 스트론튬 옥살레이트, 바륨 에톡사이드, 바륨 이소프로폭사이드, 바륨 아세테이트, 바륨 포르메이트, 아세틸아세톤 바륨, 바륨 2-에틸헥사노에이트, 바륨 락테이트, 바륨 나프테네이트, 바륨 네오데카노에이트, 바륨 옥살레이트, 바륨 벤조에이트, 및 바륨 트리플루오로메탄-설포네이트를 포함한다.
-B 원소 함유 화합물-
B 원소 함유 화합물은 B 원소를 함유하는 화합물이다.
B 원소 함유 화합물의 예는 질산 갈륨, 질산 스칸듐, 질산 이트륨, 질산 란타늄, 질산 세륨, 질산 프라세오디뮴, 질산 네오디뮴, 질산 사마륨, 질산 유로퓸, 질산 가돌리늄, 질산 테르븀, 질산 디스프로슘, 질산 홀뮴, 질산 에르븀, 질산 툴륨, 질산 이테르븀, 질산 루테튬, 황산 갈륨, 황산 스칸듐, 황산 이트륨, 황산 란타늄, 황산 세륨, 황산 프라세오디뮴, 황산 네오디뮴, 황산 사마륨, 황산 유로퓸, 황산 가돌리늄, 황산 테르븀, 황산 디스프로슘, 황산 홀뮴, 황산 에르븀, 황산 툴륨, 황산 이테르븀, 황산 루테튬, 염화 갈륨, 염화 스칸듐, 염화 이트륨, 염화 란타늄, 염화 세륨, 염화 프라세오디뮴, 염화 네오디뮴, 염화 사마륨, 염화 유로퓸, 염화 가돌리늄, 염화 테르븀, 염화 디스프로슘, 염화 홀뮴, 염화 에르븀, 염화 툴륨, 염화 이테르븀, 염화 루테튬, 불화 갈륨, 불화 스칸듐, 불화 이트륨, 불화 란타늄, 불화 세륨, 불화 프라세오디뮴, 불화 네오디뮴, 불화 사마륨, 불화 유로퓸, 불화 가돌리늄, 불화 테르븀, 불화 디스프로슘, 불화 홀뮴, 불화 에르븀, 불화 툴륨, 불화 이테르븀, 불화 루테튬, 브롬화 갈륨, 브롬화 스칸듐, 브롬화 이트륨, 브롬화 란타늄, 브롬화 프라세오디뮴, 브롬화 네오디뮴, 브롬화 사마륨, 브롬화 유로퓸, 브롬화 가돌리늄, 브롬화 테르븀, 브롬화 디스프로슘, 브롬화 홀뮴, 브롬화 에르븀, 브롬화 툴륨, 브롬화 이테르븀, 브롬화 루테튬, 요오드화 갈륨, 요오드화 스칸듐, 요오드화 이트륨, 요오드화 란타늄, 요오드화 세륨, 요오드화 프라세오디뮴, 요오드화 네오디뮴, 요오드화 사마륨, 요오드화 유로퓸, 요오드화 가돌리늄, 요오드화 테르븀, 요오드화 디스프로슘, 요오드화 홀뮴, 요오드화 에르븀, 요오드화 툴륨, 요오드화 이테르븀, 요오드화 루테튬, 트리스(사이클로펜타디에닐)갈륨, 스칸듐 이소프로폭사이드, 스칸듐 아세테이트, 트리스(사이클로펜타디에닐)스칸듐, 이트륨 이소프로폭사이드, 이트륨 2-에틸헥사노에이트, 트리스(아세틸아세토나토)이트륨, 트리스(사이클로펜타디에닐)이트륨, 란타늄 이소프로폭사이드, 란타늄 2-에틸헥사노에이트, 트리스(아세틸아세토나토)란타늄, 트리스(사이클로펜타디에닐)란타늄, 세륨 2-에틸헥사노에이트, 트리스(아세틸아세토나토)세륨, 트리스(사이클로펜타디에닐)세륨, 프라세오디뮴 이소프로폭사이드, 프라세오디뮴 옥살레이트, 트리스(아세틸아세토나토)프라세오디뮴, 트리스(사이클로펜타디에닐)프라세오디뮴, 네오디뮴 이소프로폭사이드, 네오디뮴 2-에틸헥사노에이트, 네오디뮴 트리플루오로아세틸아세토네이트, 트리스(이소프로필사이클로펜타디에닐)네오디뮴, 트리스(에틸사이클로펜타디에닐)프로메튬, 사마륨 이소프로폭사이드, 사마륨 2-에틸헥사노에이트, 트리스(아세틸아세토나토)사마륨, 트리스(사이클로펜타디에닐)사마륨, 유로퓸 2-에틸헥사노에이트, 트리스(아세틸아세토나토)유로퓸, 트리스(에틸사이클로펜타디에닐)유로퓸, 가돌리늄 이소프로폭사이드, 가돌리늄 2-에틸헥사노에이트, 트리스(아세틸아세토나토)가돌리늄, 트리스(사이클로펜타디에닐)가돌리늄, 테르븀 아세테이트, 트리스(아세틸아세토나토)테르븀, 트리스(사이클로펜타디에닐)테르븀, 디스프로슘 이소프로폭사이드, 디스프로슘 아세테이트, 트리스(아세틸아세토나토)디스프로슘, 트리스(에틸사이클로펜타디에닐)디스프로슘, 홀뮴 이소프로폭사이드, 홀뮴 아세테이트, 트리스(사이클로펜타디에닐)홀뮴, 에르븀 이소프로폭사이드, 에르븀 아세테이트, 트리스(아세틸아세토나토)에르븀, 트리스(사이클로펜타디에닐)에르븀, 툴륨 아세테이트, 트리스(아세틸아세토나토)툴륨, 트리스(사이클로펜타디에닐)툴륨, 이테르븀 이소프로폭사이드, 이테르븀 아세테이트, 트리스(아세틸아세토나토)이테르븀, 트리스(사이클로펜타디에닐)이테르븀, 루테튬 옥살레이트, 및 트리스(에틸사이클로펜타디에닐)루테튬을 포함한다.
-C 원소 함유 화합물-
C 원소 함유 화합물은 C 원소를 함유하는 화합물이다.
C 원소 함유 화합물의 예는 질산 알루미늄, 황산 하프늄, 황산 알루미늄, 암모늄 알루미늄 설페이트, 티타늄 설파이드, 황산 지르코늄, 수산화 알루미늄, 인산 알루미늄, 지르코늄 카르보네이트, 불화 알루미늄, 불화 티타늄, 불화 지르코늄, 불화 하프늄, 불화 니오븀, 불화 탄탈륨, 염화 알루미늄, 염화 티타늄, 염화 지르코늄, 염화 하프늄, 염화 니오븀, 염화 탄탈륨, 브롬화 알루미늄, 브롬화 티타늄, 브롬화 지르코늄, 브롬화 하프늄, 브롬화 니오븀, 브롬화 탄탈륨, 요오드화 알루미늄, 요오드화 티타늄, 요오드화 지르코늄, 요오드화 하프늄, 알루미늄 이소프로폭사이드, 알루미늄-sec-부톡사이드, 트리에틸알루미늄, 디에틸알루미늄 에톡사이드, 알루미늄 아세테이트, 아세틸아세톤 알루미늄, 알루미늄 헥사플루오로아세틸아세토네이트, 알루미늄 2-에틸헥사노에이트, 알루미늄 락테이트, 알루미늄 벤조에이트, 알루미늄 디(s-부톡사이드)아세토아세트산 에스테르 킬레이트, 알루미늄 트리플루오로메탄설포네이트, 티타늄 이소프로폭사이드, 비스(사이클로펜타디에닐)티타늄 클로라이드, 지르코늄 부톡사이드, 지르코늄 이소프로폭사이드, 지르코늄 비스(2-에틸헥사노에이트)산화물, 지르코늄 디(n-부톡사이드)비스아세틸아세토네이트, 지르코늄 테트라키스(아세틸아세토네이트), 테트라키스(사이클로펜타디에닐)지르코늄, 하프늄 부톡사이드, 하프늄 이소프로폭사이드, 하프늄 테트라키스(2-에틸헥사노에이트), 하프늄 디(n-부톡사이드)비스아세틸아세토네이트, 하프늄 테트라키스(아세틸아세토네이트), 비스(사이클로펜타디에닐)디메틸하프늄, 니오븀 에톡사이드, 니오븀 2-에틸헥사노에이트, 비스(사이클로펜타디에닐)니오븀 클로라이드, 탄탈륨 에톡사이드, 및 탄탈륨 테트라에톡시아세틸아세토네이트를 포함한다.
-용매-
용매의 예는 유기 산, 유기 산 에스테르, 방향족 화합물, 디올, 글리콜 에테르, 극성 비양자성 용매, 알칸 화합물, 알켄 화합물, 에테르, 알코올, 및 물을 포함한다. 이들은 단독으로 사용되거나 조합하여 사용될 수 있다.
산화물 형성 도포액 내의 용매의 양은 특별히 제한되지 않으며, 의도된 목적에 따라 적절하게 선택될 수 있다.
용매는 상기 다양한 화합물을 안정적으로 용해시키거나 분산시키는 용매인 한 특별히 제한되지 않으며, 의도된 목적에 따라 적절하게 선택될 수 있다. 용매의 예는 톨루엔, 자일렌, 메시틸렌, 사이멘, 펜틸벤젠, 도데실벤젠, 바이사이클로헥실, 사이클로헥실벤젠, 데칸, 운데칸, 도데칸, 트리데칸, 테트라데칸, 펜타데칸, 테트랄린, 데칼린, 이소프로판올, 에틸 벤조에이트, N,N-디메틸포름아미드, 프로필렌 카르보네이트, 2-에틸헥사노산, 미네랄 스피릿(mineral spirits), 디메틸프로필렌 우레아, 4-부티로락톤, 메탄올, 에탄올, 1-부탄올, 1-프로판올, 1-펜탄올, 2- 메톡시에탄올, 및 물을 포함한다.
(산화물 형성 도포액을 제조하기 위한 방법)
산화물 형성 도포액을 제조하기 위한 본 발명과 관련된 방법의 일 양태는 특별히 제한되지 않으며, 의도된 목적에 따라 적절하게 선택될 수 있다. 방법은, 예를 들어, A 원소, B 원소, 및 용매를 함유하는 산화물 형성 도포액을, 산화물 형성 도포액 내의 Na, K, Cr, Mn, Fe, Co, Ni, 및 Cu의 농도에 대해 측정하는 단계를 포함한다.
또한, 산화물 형성 도포액을 제조하기 위한 본 발명과 관련된 방법의 일 양태는 특별히 제한되지 않으며, 의도된 목적에 따라 적절하게 선택될 수 있다. 방법은, 예를 들어, 금속 공급원 및 용매를 함유하는 산화물 형성 도포액을, 산화물 형성 도포액을 사용하여 형성된 산화물막 내의 총 농도(X) 및 총 농도(Y)에 대해 측정하는 단계를 포함한다.
산화물 형성 도포액 내의 Na, K, Cr, Mn, Fe, Co, Ni, 및 Cu의 농도는, 예를 들어, 유도 결합 플라즈마 광방출 분광법(ICP-OES), 유도 결합 플라즈마 질량 분석법(ICP-MS), 원자 흡수 분광학(AAS), 또는 X선 형광 분석(XRF)에 의해 측정될 수 있다.
하기는 총 농도(X) 및 총 농도(Y)의 측정에서 산화물막의 제조 방법의 일례이다.
구체적으로, 0.6 mL의 산화물 형성 도포액을 유리 기판 위에 떨어뜨리고 예정된 조건(예를 들어, 500 rpm에서 5초 동안 회전시킨 다음, 3,000 rpm에서 20초 동안 회전시키고, 5초 이내에 0 rpm이 되도록 회전을 중지시키는 조건) 하에 스핀 도포한다. 이후, 생성물을 대기에서 120℃에서 1시간 동안 건조시킨 다음, O2 분위기에서 400℃에서 3시간 동안 베이킹하여 산화물막을 형성한다. 산화물막의 제조 동안 Na, K, Cr, Mn, Fe, Co, Ni, 및 Cu의 혼입을 방지하기 위해, 클래스 1,000 이하의 클린룸에서 작업하는 것이 바람직하다는 것에 유의한다.
산화물막 내의 Na, K, Cr, Mn, Fe, Co, Ni, 및 Cu의 농도는 산화물막을 산성 용액에 용해시키고, 생성된 용액을, 예를 들어, 유도 결합 플라즈마 광방출 분광법(ICP-OES), 유도 결합 플라즈마 질량 분석법(ICP-MS), 원자 흡수 분광학(AAS), 또는 X선 형광 분석(XRF)에 적용함으로써 측정될 수 있다.
(산화물 형성 도포액을 평가하기 위한 방법)
산화물 형성 도포액을 평가하기 위한 본 발명과 관련된 방법(제1 양태)은 특별히 제한되지 않으며, 의도된 목적에 따라 적절하게 선택될 수 있다. 방법은, 예를 들어, A 원소, B 원소, 및 용매를 함유하는 산화물 형성 도포액을, 산화물 형성 도포액 내의 Na, K, Cr, Mn, Fe, Co, Ni, 및 Cu의 농도에 대해 측정하는 단계를 포함한다.
또한, 산화물 형성 도포액을 평가하기 위한 본 발명과 관련된 방법(제2 양태)은 특별히 제한되지 않으며, 의도된 목적에 따라 적절하게 선택될 수 있다. 방법은, 예를 들어, 금속 공급원 및 용매를 함유하는 산화물 형성 도포액을 산화물 형성 도포액을 사용하여 형성된 산화물막 내의 총 농도(X) 및 총 농도(Y)에 대해 측정하는 단계를 포함한다.
산화물 형성 도포액 내의 Na, K, Cr, Mn, Fe, Co, Ni, 및 Cu의 농도는, 예를 들어, 유도 결합 플라즈마 광방출 분광법(ICP-OES), 유도 결합 플라즈마 질량 분석법(ICP-MS), 원자 흡수 분광학(AAS), 또는 X선 형광 분석(XRF)에 의해 측정될 수 있다.
상기 평가 방법(제1 양태)에서, 예를 들어, 산화물 형성 도포액 내의 총 A 원소가 CA mg/L로 표시되고 산화물 형성 도포액 내의 총 B 원소가 CB mg/L로 표시될 때 그리고 산화물 형성 도포액 내의 총 Na 및 K의 농도가 (CA+CB)/103 mg/L 이하이고 산화물 형성 도포액 내의 Cr, Mn, Fe, Co, Ni, 및 Cu의 총 농도가 (CA+CB)/103 mg/L 이하일 때, 본 발명의 산화물 형성 도포액이 수득된 것으로 평가한다.
하기는 총 농도(X) 및 총 농도(Y)의 측정에서 산화물막의 제조 방법의 일 예이다.
구체적으로, 0.6 mL의 산화물 형성 도포액을 유리 기판 위에 떨어뜨리고 예정된 조건(예를 들어, 500 rpm에서 5초 동안 회전시킨 다음 3,000 rpm에서 20초 동안 회전시키고, 5초 이내에 0 rpm이 되도록 회전을 중지시키는 조건) 하에서 스핀 도포한다. 이후, 생성물을 대기에서 120℃에서 1시간 동안 건조시킨 다음, O2 분위기에서 400℃에서 3시간 동안 베이킹하여, 산화물막을 형성한다. 산화물막의 제조 동안 Na, K, Cr, Mn, Fe, Co, Ni, 및 Cu의 혼입을 방지하기 위해, 예를 들어, 클래스 1,000 이하의 클린룸에서 작업하는 것이 바람직하다는 것에 유의한다.
산화물막 내의 Na, K, Cr, Mn, Fe, Co, Ni, 및 Cu의 농도는 산화물막을 산성 용액에 용해시키고 생성된 용액을, 예를 들어, 유도 결합 플라즈마 광방출 분광법(ICP-OES), 원자 흡수 분광학(AAS), 또는 X선 형광 분석(XRF)에 적용함으로써 측정될 수 있다.
상기 평가 방법(제2 양태)에서, 예를 들어, 산화물막 내의 나트륨(Na) 및 칼륨(K)의 총 농도가 1,000 mg/kg 이하이고 산화물막 내의 크롬(Cr), 망간(Mn), 철(Fe), 코발트(Co), 니켈(Ni), 및 구리(Cu)의 총 농도가 1,000 mg/kg 이하일 때, 본 발명의 산화물 형성 도포액이 수득된 것으로 평가한다.
(산화물막을 제조하기 위한 방법)
산화물 형성 도포액을 사용한 산화물막의 제조 방법의 일 예가 설명될 것이다.
산화물막의 제조 방법에서, 산화물 형성 도포액을 도포하고 열 처리하여 산화물막을 수득한다.
산화물막의 제조 방법은, 예를 들어, 도포 단계 및 열 처리 단계를 포함하며; 필요한 경우 다른 단계를 추가로 포함한다.
도포 단계는 도포 단계가 산화물 형성 도포액을 도포될 물체 위에 도포하는 단계이면 특별히 제한되지 않으며, 의도된 목적에 따라 적절하게 선택될 수 있다. 도포 방법은 특별히 제한되지 않으며, 의도된 목적에 따라 적절하게 선택될 수 있다. 방법의 예는 용액 공정을 통해 막을 형성하고 막을 포토리소그래피(photolithography)를 통해 패터닝(patterning)하는 방법; 및 잉크젯 프린팅(inkjet printing), 나노임프린팅(nanoimprinting), 또는 그라비어 프린팅(gravure printing)과 같은 프린팅에 의해 원하는 형상을 갖는 막을 직접 형성하는 방법을 포함한다. 용액 공정의 예는 딥(dip) 도포, 스핀 도포, 다이(die) 도포, 및 노즐 프린팅을 포함한다.
열 처리 단계는 열 처리 단계가 도포될 물체 위에 도포된 산화물 형성 도포액을 열 처리하는 단계이면 특별히 제한되지 않으며, 의도된 목적에 따라 적절하게 선택될 수 있다. 열 처리 단계에서, 도포될 물체 위에 도포된 산화물 형성 도포액은, 예를 들어, 공기 건조를 통해 건조될 수 있음에 유의한다. 열 처리에 의해, 예를 들어, 용매는 건조되고 산화물은 베이킹된다.
열 처리 단계에서, 용매의 건조(이하 "건조 처리"로 지칭됨) 및 산화물의 베이킹(이하 "베이킹 처리"로 지칭됨)은 바람직하게는 상이한 온도에서 수행된다. 구체적으로, 용매의 건조 후, 온도를 상승시켜 산화물을 베이킹하는 것이 바람직하다. 산화물의 베이킹시, 예를 들어, 알칼리 토금속 함유 화합물(A 원소 함유 화합물), B 원소 함유 화합물, 및 C 원소 함유 화합물로 이루어진 군으로부터 선택된 적어도 하나의 분해가 발생한다.
건조 처리 온도는 특별히 제한되지 않으며, 함유된 용매에 따라 적절하게 선택될 수 있다. 예를 들어, 건조 처리 온도는 80℃ 내지 180℃이다. 건조의 경우, 예를 들어, 요구되는 온도를 감소시키기 위해 진공 오븐을 사용하는 것이 효과적이다. 건조 처리 시간은 특별히 제한되지 않으며, 의도된 목적에 따라 적절하게 선택될 수 있다. 예를 들어, 건조 처리 시간은 30초 내지 1시간이다.
베이킹 처리 온도는 특별히 제한되지 않으며, 의도된 목적에 따라 적절하게 선택될 수 있다. 그러나, 베이킹 처리 온도는 바람직하게는 100℃ 이상 내지 450℃ 미만, 더욱 바람직하게는 200℃ 내지 400℃이다. 베이킹 처리 시간은 특별히 제한되지 않으며, 의도된 목적에 따라 적절하게 선택될 수 있다. 예를 들어, 베이킹 처리 시간은 30분 내지 5시간이다.
열 처리 단계에서, 건조 처리 및 베이킹 처리는 연속적으로 수행될 수 있거나 복수의 단계의 분할 방식으로 수행될 수 있음에 유의한다.
열 처리 방법은 특별히 제한되지 않으며, 의도된 목적에 따라 적절하게 선택될 수 있다. 열 처리 방법의 예는 도포될 물체를 가열하는 방법을 포함한다. 열 처리에서의 분위기는 특별히 제한되지 않으며, 의도된 목적에 따라 적절하게 선택될 수 있다. 그러나, 분위기는 바람직하게는 대기 또는 산소 분위기이다. 열 처리가 대기 또는 산소 분위기에서 수행되는 경우, 분해된 생성물은 시스템의 외부로 신속하게 배출될 수 있고 산화물의 생성은 가속화될 수 있다.
열 처리에서, 생성 처리의 반응의 가속화를 고려하여, 건조 처리 후의 재료에 400 nm 이하의 파장을 갖는 자외선을 조사하는 것이 효과적이다. 400 nm 이하의 파장을 갖는 자외선을 조사하는 것은, 예를 들어 건조 처리 후의 재료에 함유된 무기 재료 및 유기 재료에서 화학 결합을 절단할 수 있고, 무기 재료 및 유기 재료를 분해할 수 있다. 따라서, 산화물이 효과적으로 형성될 수 있다. 400 nm 이하의 파장을 갖는 자외선은 특별히 제한되지 않으며, 의도된 목적에 따라 적절하게 선택될 수 있다. 지외선의 예는 엑시머(excimer) 램프로부터 방출된 222 nm의 파장을 갖는 자외선을 포함한다. 또한 자외선 대신에 또는 자외선과 조합하여 오존을 적용하는 것이 바람직하다. 건조 처리 후의 재료에 오존을 적용하는 것은 산화물의 생성을 가속화한다.
산화물 형성 도포액에서, 용질은 용매에 균일하게 용해된다. 따라서, 산화물 형성 도포액을 사용하여 형성된 산화물막은 균일하다. 예를 들어, 형성된 산화물막은 게이트 절연 막으로서 사용될 때 낮은 누설 전류를 갖는 산화물막일 수 있다.
산화물 형성 도포액에서, A 원소의 총 농도가 CA mg/L로 표시되고 B 원소의 총 농도가 CB mg/L로 표시될 때, 산화물 형성 도포액 내의 Na 및 K의 총 농도는 (CA+CB)/103 mg/L 이하이다. 따라서, 산화물 형성 도포액을 사용하여 형성된 산화물막이 절연체 막일 때, Na 및 K로 인한 누설 전류는 낮다. 우수한 절연 막이 제공될 수 있다.
또한, 산화물 형성 도포액에서, A 원소의 총 농도가 CA mg/L로 표시되고 B 원소의 총 농도가 CB mg/L로 표시될 때, 산화물 형성 도포액 내의 Cr, Mn, Fe, Co, Ni, 및 Cu의 총 농도는 (CA+CB)/103 mg/L 이하이다. 따라서, 산화물 형성 도포액을 사용하여 형성된 산화물막을 에칭할 때, Cr, Mn, Fe, Co, Ni, 및 Cu로 인한 에칭 잔류물은 생성되지 않는다. 산화물막의 우수한 패터닝이 가능하다.
산화물 형성 도포액을 사용하여 형성된 산화물막에서, Na 및 K의 총 농도는 1,000 mg/kg 이하이다. 따라서, 산화물막이 절연체 막일 때, Na 및 K로 인한 누설 전류는 낮다. 우수한 절연 막이 제공될 수 있다.
산화물 형성 도포액을 사용하여 형성된 산화물막에서, Cr, Mn, Fe, Co, Ni, 및 Cu의 총 농도는 1,000 mg/kg 이하이다. 따라서, 산화물 형성 도포액을 사용하여 형성된 산화물막을 에칭할 때, Cr, Mn, Fe, Co, Ni, 및 Cu로 인한 에칭 잔류물은 생성되지 않는다. 산화물막의 우수한 패터닝이 가능하다.
(전계 효과형 트랜지스터의 제조 방법)
하기는 산화물 형성 도포액을 사용하여 제조된 산화물막(게이트 절연 층)을 사용하여 전계 효과형 트랜지스터를 제조하는 경우의 일례이다.
전계 효과형 트랜지스터는 적어도 게이트 절연 층을 포함하며; 필요한 경우 게이트 전극, 소스 전극, 드레인 전극, 및 반도체 층과 같은 다른 성분을 추가로 포함한다.
-게이트 전극-
게이트 전극은, 예를 들어, 게이트 절연 층과 접촉하며 게이트 절연 층을 통해 반도체 층과 대면한다.
게이트 전극은 게이트 전극이 전계 효과형 트랜지스터에 게이트 전압을 인가하도록 구성된 전극이면 특별히 제한되지 않으며, 의도된 목적에 따라 적절하게 선택될 수 있다.
게이트 전극의 재료는 특별히 제한되지 않으며, 의도된 목적에 따라 적절하게 선택될 수 있다. 재료의 예는 금속(예컨대, Mo, Ti, Al, Au, Ag, 및 Cu) 및 이들 금속의 합금; 투명 전도성 산화물, 예컨대 인듐 주석 산화물(ITO) 및 안티몬 도핑된 주석 산화물(ATO); 및 유기 전도체, 예컨대 폴리에틸렌 디옥시티오펜(PEDOT) 및 폴리아닐린(PANI)을 포함한다.
--게이트 전극의 형성 방법--
게이트 전극의 형성 방법은 특별히 제한되지 않으며, 의도된 목적에 따라 적절하게 선택될 수 있다. 형성 방법의 예는 (i) 스퍼터링 또는 딥 도포를 통해 막을 형성하고 막을 포토리소그래피를 통해 패터닝하는 방법; 및 (ii) 잉크젯 프린팅, 나노임프린팅, 또는 그라비어 프린팅과 같은 프린팅 공정을 통해 원하는 형상을 갖는 막을 직접 형성하는 방법을 포함한다.
게이트 전극의 평균 막 두께는 특별히 제한되지 않으며, 의도된 목적에 따라 적절하게 선택될 수 있다. 그러나, 게이트 전극의 평균 막 두께는 바람직하게는 20 nm 내지 1 μm, 더욱 바람직하게는 50 nm 내지 300 nm이다.
-소스 전극 및 드레인 전극-
소스 전극 및 드레인 전극은, 예를 들어, 전계 효과형 트랜지스터로부터 꺼낼 수 있도록 구성된 전극이다.
소스 전극 및 드레인 전극의 재료는 특별히 제한되지 않으며, 의도된 목적에 따라 적절하게 선택될 수 있다. 재료의 예는 금속(예컨대, Mo, Al, Au, Ag, 및 Cu) 및 이들 금속의 합금; 투명 전도성 산화물, 예컨대 인듐 주석 산화물(ITO) 및 안티몬 도핑된 주석 산화물(ATO); 및 유기 전도체, 예컨대 폴리에틸렌 디옥시티오펜(PEDOT) 및 폴리아닐린(PANI)을 포함한다.
--소스 전극 및 드레인 전극의 형성 방법--
소스 전극 및 드레인 전극의 형성 방법은 특별히 제한되지 않으며, 의도된 목적에 따라 적절하게 선택될 수 있다. 형성 방법의 예는 (i) 스퍼터링 또는 딥 도포를 통해 막을 형성하고 막을 포토리소그래피를 통해 패터닝하는 방법; 및 (ii) 잉크젯 프린팅, 나노임프린팅, 또는 그라비어 프린팅과 같은 프린팅 공정을 통해 원하는 형상을 갖는 막을 직접 형성하는 방법을 포함한다.
소스 전극 및 드레인 전극의 평균 막 두께는 특별히 제한되지 않으며, 의도된 목적에 따라 적절하게 선택될 수 있다. 그러나, 평균 막 두께는 바람직하게는 20 nm 내지 1 μm, 더욱 바람직하게는 50 nm 내지 300 nm이다.
-반도체 층-
반도체 층은, 예를 들어, 소스 전극 및 드레인 전극에 인접하여 제공된다.
반도체 층은 채널 형성 영역, 소스 영역, 및 드레인 영역을 포함한다. 소스 영역은 소스 전극과 접촉한다. 드레인 영역은 드레인 전극과 접촉한다. 소스 영역 및 드레인 영역의 비저항(specific resistance)은 바람직하게는 채널 형성 영역보다 낮다.
반도체 층의 재료는 특별히 제한되지 않으며, 의도된 목적에 따라 적절하게 선택될 수 있다. 재료의 예는 실리콘 반도체 및 산화물 반도체를 포함한다.
실리콘 반도체의 예는 비정질 실리콘 및 다결정 실리콘을 포함한다.
산화물 반도체의 예는 In-Ga-Zn-O, In-Zn-O, 및 In-Mg-O를 포함한다.
이들 예 중에서, 산화물 반도체가 바람직하다.
--반도체 층의 형성 방법--
반도체 층의 형성 방법은 특별히 제한되지 않으며, 의도된 목적에 따라 적절하게 선택될 수 있다. 형성 방법의 예는 진공 공정(예컨대, 스퍼터링, 펄스 레이저 증착(PLD), 화학 기상 증착(CVD), 또는 원자 층 증착(ALD)) 또는 용액 공정(예컨대, 딥 도포, 스핀 도포, 또는 다이 도포)을 통해 막을 형성하고 막을 포토리소그래피를 통해 패터닝하는 방법; 및 잉크젯 프린팅, 나노임프린팅, 또는 그라비어 프린팅과 같은 프린팅 방법을 통해 원하는 형상을 갖는 막을 직접 형성하는 방법을 포함한다.
반도체 층의 평균 막 두께는 특별히 제한되지 않으며, 의도된 목적에 따라 적절하게 선택될 수 있다. 그러나, 반도체 층의 평균 막 두께는 바람직하게는 5 nm 내지 1 μm, 더욱 바람직하게는 10 nm 내지 0.5 μm이다.
-게이트 절연 층-
게이트 절연 층은, 예를 들어, 게이트 전극 및 반도체 층 사이에 제공된다.
-- 산화물 형성 도포액을 사용한 게이트 절연 층의 형성 방법 --
게이트 절연 층의 형성 방법은 특별히 제한되지 않으며, 의도된 목적에 따라 적절하게 선택될 수 있다. 상기 섹션 "(산화물막의 제조 방법)"에 기재된 바와 같이, 산화물 형성 도포액을 사용한 스핀 도포, 다이 도포, 또는 잉크젯 도포와 같은 도포 방법이 바람직하다.
게이트 절연 층의 평균 막 두께는 특별히 제한되지 않으며, 의도된 목적에 따라 적절하게 선택될 수 있다. 그러나, 게이트 절연 층의 평균 막 두께는 바람직하게는 50 nm 내지 3 μm, 더욱 바람직하게는 100 nm 내지 1 μm이다.
전계 효과형 트랜지스터의 구조는 특별히 제한되지 않으며 적절하게 선택된 의도된 목적에 따라 적절하게 선택될 수 있다. 전계 효과형 트랜지스터의 구조의 예는 하기 구조를 포함한다:
(1) 기판, 기판 위에 형성된 게이트 전극, 게이트 전극 위에 형성된 게이트 절연 층, 게이트 절연 층 위에 형성된 소스 전극 및 드레인 전극, 및 소스 전극 및 드레인 전극 사이에 형성된 반도체 층을 함유하는 전계 효과형 트랜지스터; 및
(2) 기판, 기판 위에 형성된 소스 전극 및 드레인 전극, 소스 전극 및 드레인 전극 사이에 형성된 반도체 층, 소스 전극, 드레인 전극, 및 반도체 층 위에 형성된 게이트 절연 층, 및 게이트 절연 층 위에 형성된 게이트 전극을 함유하는 전계 효과형 트랜지스터.
상기 (1)에 기재된 구조를 갖는 전계 효과형 트랜지스터는, 예를 들어, 하부 접촉/하부 게이트 유형(도 1a) 및 상부 접촉/하부 게이트 유형(도 1b)이다.
상기 (2)에 기재된 구조를 갖는 전계 효과형 트랜지스터는, 예를 들어, 하부 접촉/상부 게이트 유형(도 1c) 및 상부 접촉/상부 게이트 유형(도 1d)이다.
도 1a 내지 도 1d에서, 참조 숫자 21은 기판을 나타내며, 참조 숫자 22는 게이트 전극을 나타내며, 참조 숫자 23은 게이트 절연 층을 나타내고, 참조 숫자 24는 소스 전극을 나타내며, 참조 숫자 25는 드레인 전극을 나타내고, 참조 숫자 26은 산화물 반도체 층을 나타낸다.
실시예
다음으로, 본 발명은 실시예에 의해 설명될 것이지만, 실시예는 본 발명을 어떤 식으로든 한정하는 것으로 해석되지 않아야 한다.
(실시예 1)
-산화물 형성 도포액의 제조-
2.17 mL의 란타늄 2-에틸헥사노에이트(제품 번호 128-03371, 와코 퓨어 케미컬 인더스트리즈 사(Wako Pure Chemical Industries, Ltd.)로부터 이용가능) 및 0.63 mL의 스트론튬 2-에틸헥사노에이트(제품 번호 195-09561, 와코 퓨어 케미컬 인더스트리즈 사로부터 이용가능)를 1.2 mL의 사이클로헥실벤젠(제품 번호 07560-00, 칸토 케미컬 사(KANTO CHEMICAL CO., INC.)로부터 이용가능)에서 혼합하여 산화물 형성 도포액을 수득하였다. 실시예 1에서 산화물 형성 도포액의 제조를 클래스 1000의 클린룸에서 수행하였다. 클래스 1000의 클린룸은 0.5 μm 이상의 크기를 갖는 입자가 0.028 m3의 부피에서 약 1×103 이하인 환경을 의미한다.
그 다음, 도 2a에 예시된 바와 같은 하부 접촉/하부 게이트 전계 효과형 트랜지스터를 제조하였다.
<전계 효과형 트랜지스터의 제조>
-게이트 전극의 형성-
먼저, 게이트 전극(92)를 유리 기판(베이스(91)) 위에 형성하였다. 구체적으로, Mo(몰리브덴) 막을 약 100 nm의 평균 막 두께를 갖도록 DC 스퍼터링에 의해 유리 기판(베이스(91)) 위에 형성하였다. 이후, 포토레지스트를 그 위에 도포하고, 생성물을 프리베이킹(prebaking), 노광 장치에 의한 노광, 및 현상에 적용하여, 형성될 게이트 전극(92)와 동일한 패턴을 갖는 레지스트 패턴을 형성하였다. 또한, Mo 막의 레지스트 패턴이 없는 영역을 반응성 이온 에칭(reactive ion etching, RIE)에 의해 제거하였다. 이후, 레지스트 패턴을 또한 제거하여 Mo 막으로 형성된 게이트 전극(92)를 형성하였다.
-게이트 절연 층의 형성-
그 다음, 0.6 mL의 산화물 형성 도포액을 기판 위에 떨어뜨리고, 예정된 조건(500 rpm에서 5초 동안 회전시킨 다음 3,000 rpm에서 20초 동안 회전시키고, 5초 이내에 0 rpm이 되도록 회전을 중지시키는 조건) 하에 스핀 도포하였다. 이후, 생성물을 대기에서 120℃에서 1시간 동안 건조시킨 다음, O2 분위기에서 400℃에서 3시간 동안 베이킹하여, 산화물막을 형성하였다. 이후, 포토레지스트를 산화물막 위에 도포하고, 생성물을 프리베이킹, 노광 장치에 의한 노광, 및 현상에 적용하여, 형성될 게이트 절연 층(93)과 동일한 패턴을 갖는 레지스트 패턴을 형성하였다. 또한, 산화물막의 레지스트 패턴이 없는 영역을 염산을 이용한 습식 에칭에 의해 제거하였다. 이후, 레지스트 패턴을 또한 제거하여 게이트 절연 층(93)을 형성하였다. 게이트 절연 층의 평균 막 두께는 약 100 nm인 것으로 확인되었다.
- 소스 전극 및 드레인 전극의 형성-
그 다음, 소스 전극(94) 및 드레인 전극(95)를 게이트 절연 층(93) 위에 형성하였다. 구체적으로, Mo(몰리브덴) 막을 약 100 nm의 평균 막 두께를 갖도록 DC 스퍼터링에 의해 게이트 절연 층(93) 위에 형성하였다. 이후, 포토레지스트를 Mo 막 위에 도포하고, 생성물을 프리베이킹, 노광 장치에 의한 노광, 및 현상에 적용하여, 형성될 소스 전극(94) 및 드레인 전극(95)와 동일한 패턴을 갖는 레지스트 패턴을 형성하였다. 또한, Mo 막의 레지스트 패턴이 없는 영역을 RIE에 의해 제거하였다. 이후, 레지스트 패턴을 또한 제거하여 각각 Mo 막으로 형성된 소스 전극(94) 및 드레인 전극(95)를 형성하였다.
-산화물 반도체 층의 형성-
그 다음, 산화물 반도체 층(96)을 형성하였다. 구체적으로, Mg-In계 산화물(In2MgO4) 막을 약 100 nm의 평균 막 두께를 갖도록 DC 스퍼터링에 의해 형성하였다. 이후, 포토레지스트를 Mg-In계 산화물막 위에 도포하고, 생성물을 프리베이킹, 노광 장치에 의한 노광, 및 현상에 적용하여, 형성될 산화물 반도체 층(96)과 동일한 패턴을 갖는 레지스트 패턴을 형성하였다. 또한, Mg-In계 산화물막의 레지스트 패턴이 없는 영역을 습식 에칭에 의해 제거하였다. 이후, 레지스트 패턴을 또한 제거하여 산화물 반도체 층(96)을 형성하였다. 그 결과, 채널이 소스 전극(94) 및 드레인 전극(95) 사이에 형성되는 방식으로 산화물 반도체 층(96)이 형성되었다.
마지막으로, 생성물을 후처리의 열 처리로서 대기에서 300℃에서 1시간 동안 열 처리하여, 전계 효과형 트랜지스터를 완성하였다.
<절연 특성의 평가를 위한 커패시터의 제조>
그 다음, 도 3에 예시된 구조를 갖는 커패시터를 제조하였다. 구체적으로, Al(알루미늄) 막을 하부 전극(102)이 형성될 영역에 개구(opening)를 갖는 금속 마스크를 사용하여 약 100 nm의 평균 막 두께를 갖도록 진공 기상 증착 방법에 의해 유리 기판(베이스(101)) 위에 형성하였다. 실시예 1의 전계 효과형 트랜지스터의 게이트 절연 층의 형성에 기재된 방법에 의해, 약 100 nm의 평균 막 두께를 갖는 절연체 박막(103)을 형성하였다. 마지막으로, 상부 전극(104)이 형성될 영역에 개구를 갖는 금속 마스크를 사용하여, Al 막을 약 100 nm의 평균 막 두께를 갖도록 진공 기상 증착 방법에 의해 형성하여, 커패시터를 완성하였다.
(실시예 2)
-산화물 형성 도포액의 제조-
1.51 g의 염화 이트륨(제품 번호 259-00272, 와코 퓨어 케미컬 인더스트리즈 사로부터 이용가능), 0.02 g의 염화 마그네슘(제품 번호 136-03995, 와코 퓨어 케미컬 인더스트리즈 사로부터 이용가능), 및 0.10 g의 염화 하프늄(제품 번호 083-06931, 와코 퓨어 케미컬 인더스트리즈 사로부터 이용가능)를 9 ml의 초순수(제품 번호 95305-1L, 시그마 알드리치 사로부터 이용가능) 및 9 ml의 에탄올(제품 번호 14033-02, 칸토 케미컬 사로부터 이용가능)에서 혼합하여 산화물 형성 도포액을 수득하였다. 각각 용매로서 역할을 하는 물과 에탄올을 SUS 304와 접촉하지 않는 상태로 사용하였다. 실시예 2의 산화물 형성 도포액의 제조를 클래스 1000의 클린룸에서 수행하였다.
그 다음, 도 2d에 예시된 바와 같은 상부 접촉/상부 게이트 전계 효과형 트랜지스터를 제조하였다.
<전계 효과형 트랜지스터의 제조>
-산화물 반도체 층의 형성-
먼저, 산화물 반도체 층(96)을 유리 기판(베이스(91)) 위에 형성하였다. 구체적으로, Mg-In계 산화물(In2MgO4) 막을 약 100 nm의 평균 막 두께를 갖도록 DC 스퍼터링에 의해 형성하였다. 이후, 포토레지스트를 Mg-In계 산화물막 위에 도포하고, 생성물을 프리베이킹, 노광 장치에 의한 노광, 및 현상에 적용하여, 형성될 산화물 반도체 층(96)과 동일한 패턴을 갖는 레지스트 패턴을 형성하였다. 또한, Mg-In계 산화물막의 레지스트 패턴이 없는 영역을 에칭에 의해 제거하였다. 이후, 레지스트 패턴을 또한 제거하여 산화물 반도체 층(96)을 형성하였다.
-소스 전극 및 드레인 전극의 형성-
그 다음, 소스 전극(94) 및 드레인 전극(95)을 기판 및 산화물 반도체 층 위에 형성하였다. 구체적으로, Mo(몰리브덴) 막을 약 100 nm의 평균 막 두께를 갖도록 DC 스퍼터링에 의해 기판 및 산화물 반도체 층 위에 형성하였다. 이후, 포토레지스트를 Mo 막 위에 도포하고, 생성물을 프리베이킹, 노광 장치에 의한 노광, 및 현상에 적용하여, 형성될 소스 전극(94) 및 드레인 전극(95)과 동일한 패턴을 갖는 레지스트 패턴을 형성하였다. 또한, Mo 막의 레지스트 패턴이 없는 영역을 에칭에 의해 제거하였다. 이후, 레지스트 패턴을 또한 제거하여 각각 Mo 막으로 형성된 소스 전극(94) 및 드레인 전극(95)을 형성하였다.
-게이트 절연 층의 형성-
그 다음, 0.6 mL의 산화물 형성 도포액을 기판, 산화물 반도체 층, 소스 전극, 및 드레인 전극 위에 떨어뜨리고 예정된 조건(500 rpm에서 5초 동안 회전시킨 다음 3,000 rpm에서 20초 동안 회전시키고, 5초 이내에 0 rpm이 되도록 회전을 중지시키는 조건) 하에서 스핀 도포하였다. 이후, 생성물을 대기에서 120℃에서 1시간 동안 건조시킨 다음, O2 분위기에서 400℃에서 3시간 동안 베이킹하여 산화물막을 형성하였다. 이후, 포토레지스트를 산화물막 위에 도포하고, 생성물을 프리베이킹, 노광 장치에 의한 노광, 및 현상에 적용하여, 형성될 게이트 절연 층(93)과 동일한 패턴을 갖는 레지스트 패턴을 형성하였다. 또한, 산화물막의 레지스트 패턴이 없는 영역을 염산을 이용한 습식 에칭에 의해 제거하였다. 이후, 레지스트 패턴을 또한 제거하여 게이트 절연 층(93)을 형성하였다. 게이트 절연 층의 평균 막 두께는 약 118 nm인 것으로 확인되었다.
-게이트 전극의 형성-
그 다음, 게이트 전극(92)을 게이트 절연 층 위에 형성하였다. 구체적으로, Mo(몰리브덴) 막을 약 100 nm의 평균 막 두께를 갖도록 DC 스퍼터링에 의해 게이트 절연 층 위에 형성하였다. 이후, 포토레지스트를 Mo 막 위에 도포하고, 생성물을 프리베이킹, 노광 장치에 의한 노광, 및 현상에 적용하여, 형성될 게이트 전극(92)과 동일한 패턴을 갖는 레지스트 패턴을 형성하였다. 또한, Mo 막의 레지스트 패턴이 없는 영역을 에칭에 의해 제거하였다. 이후, 레지스트 패턴을 또한 제거하여 Mo 막으로 형성된 게이트 전극(92)를 형성하였다.
마지막으로, 생성물을 후처리의 열 처리로서 대기에서 300℃에서 1시간 동안 열처리하여, 전계 효과형 트랜지스터를 완성하였다.
<절연 특성의 평가를 위한 커패시터의 제조>
그 다음, 도 3에 예시된 구조를 갖는 커패시터를 제조하였다. 구체적으로, Al(알루미늄) 막을 하부 전극(102)이 형성될 영역에 개구를 갖는 금속 마스크를 사용하여 약 100 nm의 평균 막 두께를 갖도록 진공 기상 증착 방법에 의해 유리 기판(베이스(101)) 위에 형성하였다. 실시예 2의 전계 효과형 트랜지스터의 게이트 절연 층의 형성에 기재된 방법에 의해, 약 118 nm의 평균 막 두께를 갖는 절연체 박막(103)을 형성하였다. 마지막으로, 상부 전극(104)이 형성될 영역에 개구를 갖는 금속 마스크를 사용하여, Al 막을 약 100 nm의 평균 막 두께를 갖도록 진공 기상 증착 방법에 의해 형성하여, 커패시터를 완성하였다.
(실시예 3)
-산화물 형성 도포액의 제조-
9 mL의 메탄올(제품 번호 25183-08, 칸토 케미컬 사로부터 이용가능), 9 mL의 에틸렌 글리콜 모노이소프로필 에테르(제품 번호 20223-02, 칸토 케미컬 사로부터 이용가능), 1.15 g의 질산 란타늄(제품 번호 011267, 알파 애사르 사(Alfa Aesar)로부터 이용가능, 순도 99.99%), 0.08 g의 질산 칼슘(제품 번호 030482, 알파 애사르 사로부터 이용가능, 순도 99.98%), 및 0.06 g의 염화 지르코늄(제품 번호 265-00672, 와코 퓨어 케미컬 인더스트리즈 사로부터 이용가능)를 혼합하여 산화물 형성 도포액을 수득하였다. 실시예 3의 산화물 형성 도포액의 제조를 클래스 1000의 클린룸에서 수행하였다.
그 다음, 도 2c에 예시된 바와 같은 하부 접촉/상부 게이트 전계 효과형 트랜지스터를 제조하였다.
-소스 전극 및 드레인 전극의 형성-
먼저, 소스 전극(94) 및 드레인 전극(95)을 유리 기판(베이스(91)) 위에 형성하였다. 구체적으로, Mo(몰리브덴) 막을 약 100 nm의 평균 막 두께를 갖도록 DC 스퍼터링에 의해 기판 위에 형성하였다. 이후, 포토레지스트를 Mo 막 위에 도포하고, 생성물을 프리베이킹, 노광 장치에 의한 노광, 및 현상에 적용하여, 형성될 소스 전극(94) 및 드레인 전극(95)와 동일한 패턴을 갖는 레지스트 패턴을 형성하였다. 또한, Mo 막의 레지스트 패턴이 없는 영역을 에칭에 의해 제거하였다. 이후, 레지스트 패턴을 또한 제거하여 각각 Mo 막으로 형성된 소스 전극(94) 및 드레인 전극(95)를 형성하였다.
-산화물 반도체 층의 형성-
그 다음, 산화물 반도체 층(96)을 형성하였다. 구체적으로, In-Ga-Zn계 산화물막을 약 100 nm의 평균 막 두께를 갖도록 DC 스퍼터링에 의해 형성하였다. 이후, 포토레지스트를 In-Ga-Zn계 산화물막 위에 도포하고, 생성물을 프리베이킹, 노광 장치에 의한 노광, 및 현상에 적용하여, 형성될 산화물 반도체 층(96)과 동일한 패턴을 갖는 레지스트 패턴을 형성하였다. 또한, In-Ga-Zn계 산화물막의 레지스트 패턴이 없는 영역을 에칭에 의해 제거하였다. 이후, 레지스트 패턴을 또한 제거하여 산화물 반도체 층(96)을 형성하였다. 그 결과, 채널이 소스 전극(94) 및 드레인 전극(95) 사이에 형성된 방식으로 산화물 반도체 층(96)이 형성되었다.
-게이트 절연 층의 형성-
그 다음, 0.25 mL의 산화물 형성 도포액을 기판, 산화물 반도체 층, 소스 전극, 및 드레인 전극 위에 떨어뜨리고, 예정된 조건(500 rpm에서 5초 동안 회전시킨 다음 2,000 rpm에서 20초 동안 회전시키고, 5초 이내에 0 rpm이 되도록 회전을 중지시키는 조건) 하에 스핀 도포하였다. 이후, 생성물을 대기에서 120℃에서 1시간 동안 건조시킨 다음 O2 분위기에서 400℃에서 3시간 동안 베이킹하여 산화물막을 형성하였다. 이후, 포토레지스트를 산화물막 위에 도포하고, 생성물을 프리베이킹, 노광 장치에 의한 노광, 및 현상에 적용하여, 형성될 게이트 절연 층(93)과 동일한 패턴을 갖는 레지스트 패턴을 형성하였다. 또한, 산화물막의 레지스트 패턴이 없는 영역을 염산을 이용한 습식 에칭에 의해 제거하였다. 이후, 레지스트 패턴을 또한 제거하여 게이트 절연 층(93)을 형성하였다. 게이트 절연 층의 평균 막 두께는 약 127 nm인 것으로 확인되었다.
-게이트 전극의 형성-
그 다음, 게이트 전극(92)을 게이트 절연 층 위에 형성하였다. 구체적으로, Mo(몰리브덴) 막을 약 100 nm의 평균 막 두께를 갖도록 DC 스퍼터링에 의해 게이트 절연 층 위에 형성하였다. 이후, 포토레지스트를 Mo 막 위에 도포하고, 생성물을 프리베이킹, 노광 장치에 의한 노광, 및 현상에 적용하여, 형성될 게이트 전극(92)과 동일한 패턴을 갖는 레지스트 패턴을 형성하였다. 또한, Mo 막의 레지스트 패턴이 없는 영역을 에칭에 의해 제거하였다. 이후, 레지스트 패턴을 또한 제거하여 Mo 막으로 형성된 게이트 전극(92)을 형성하였다.
마지막으로, 생성물을 후처리의 열 처리로서 대기에서 300℃에서 1시간 동안 열처리하여, 전계 효과형 트랜지스터를 완성하였다.
<절연 특성의 평가를 위한 커패시터의 제조>
그 다음, 도 3에 예시된 구조를 갖는 커패시터를 제조하였다. 구체적으로, Al(알루미늄) 막을 하부 전극(102)이 형성될 영역에 개구를 갖는 금속 마스크를 사용하여 약 100 nm의 평균 막 두께를 갖도록 진공 기상 증착 방법에 의해 유리 기판(베이스(101)) 위에 형성하였다. 실시예 3의 전계 효과형 트랜지스터의 게이트 절연 층의 형성에 기재된 방법에 의해, 약 127 nm의 평균 막 두께를 갖는 절연체 박막(103)을 형성하였다. 마지막으로, 상부 전극(104)이 형성될 영역에 개구를 갖는 금속 마스크를 사용하여, Al 막을 약 100 nm의 평균 막 두께를 갖도록 진공 기상 증착 방법에 의해 형성하여, 커패시터를 완성하였다.
(실시예 4)
-산화물 형성 도포액의 제조-
0.54 mL의 스칸듐(III) 트리스(2,2,6,6-테트라메틸 3,5-헵탄디오네이트)(제품 번호 517607, 시그마 알드리치 사로부터 이용가능) 및 0.41 mL의 바륨 2-에틸헥사노에이트 톨루엔 용액(Ba 함량: 8 중량%, 제품 번호 021-09471, 와코 퓨어 케미컬 인더스트리즈 사로부터 이용가능)을 1.2 mL의 톨루엔(제품 번호 40180-79, 칸토 케미컬 사로부터 이용가능, PrimePure 등급)에서 혼합하여 산화물 형성 도포액을 수득하였다. 실시예 4의 산화물 형성 도포액의 제조를 클래스 1000의 클린룸에서 수행하였다.
그 다음, 도 2b에 예시된 바와 같은 상부 접촉/하부 게이트 전계 효과형 트랜지스터를 제조하였다.
-게이트 전극의 형성-
먼저, 게이트 전극(92)을 유리 기판(베이스(91)) 위에 형성하였다. 구체적으로, Mo(몰리브덴) 막을 약 100 nm의 평균 막 두께를 갖도록 DC 스퍼터링에 의해 유리 기판(베이스(91)) 위에 형성하였다. 이후, 포토레지스트를 Mo 막 위에 도포하고, 생성물을 프리베이킹, 노광 장치에 의한 노광, 및 현상에 적용하여, 형성될 게이트 전극(92)와 동일한 패턴을 갖는 레지스트 패턴을 형성하였다. 또한, Mo 막의 레지스트 패턴이 없는 영역을 에칭에 의해 제거하였다. 이후, 레지스트 패턴을 또한 제거하여 Mo 막으로 형성된 게이트 전극(92)를 형성하였다.
-게이트 절연 층의 형성-
그 다음, 0.25 mL의 산화물 형성 도포액을 기판 위에 떨어뜨리고, 예정된 조건(500 rpm에서 5초 동안 회전시킨 다음 2,000 rpm에서 20초 동안 회전시키고, 5초 이내에 0 rpm이 되도록 회전을 중지시키는 조건) 하에 스핀 도포하였다. 이후, 생성물을 대기에서 120℃에서 1시간 동안 건조시킨 다음, O2 분위기에서 400℃에서 3시간 동안 베이킹하여 산화물막을 형성하였다. 이후, 포토레지스트를 산화물막 위에 도포하고, 생성물을 생성물 프리베이킹, 노광 장치에 의한 노광, 및 현상에 적용하여, 형성될 게이트 절연 층(93)과 동일한 패턴을 갖는 레지스트 패턴을 형성하였다. 또한, 산화물막의 레지스트 패턴이 없는 영역을 염산을 이용한 습식 에칭에 의해 제거하였다. 이후, 레지스트 패턴을 또한 제거하여 게이트 절연 층(93)을 형성하였다. 게이트 절연 층의 평균 막 두께는 약 116 nm인 것으로 확인되었다.
-산화물 반도체 층의 형성-
그 다음, 산화물 반도체 층(96)을 형성하였다. 구체적으로, In-Ga-Zn계 산화물막을 약 100 nm의 평균 막 두께를 갖도록 DC 스퍼터링에 의해 형성하였다. 이후, 포토레지스트를 In-Ga-Zn계 산화물막 위에 도포하고, 생성물을 프리베이킹, 노광 장치에 의한 노광, 및 현상에 적용하여, 형성될 산화물 반도체 층(96)과 동일한 패턴을 갖는 레지스트 패턴을 형성하였다. 또한, In-Ga-Zn계 산화물막의 레지스트 패턴이 없는 영역을 에칭에 의해 제거하였다. 이후, 레지스트 패턴을 또한 제거하여 산화물 반도체 층(96)을 형성하였다.
-소스 전극 및 드레인 전극의 형성-
그 다음, 소스 전극(94) 및 드레인 전극(95)을 게이트 절연 층(93) 및 산화물 반도체 층 위에 형성하였다. 구체적으로, Mo(몰리브덴) 막을 약 100 nm의 평균 막 두께를 갖도록 DC 스퍼터링에 의해 게이트 절연 층(93) 위에 형성하였다. 이후, 포토레지스트를 Mo 막 위에 도포하고, 생성물을 프리베이킹, 노광 장치에 의한 노광, 및 현상에 적용하여, 형성될 소스 전극(94) 및 드레인 전극(95)와 동일한 패턴을 갖는 레지스트 패턴을 형성하였다. 또한, Mo 막의 레지스트 패턴이 없는 영역을 에칭에 의해 제거하였다. 이후, 레지스트 패턴을 또한 제거하여 각각 Mo 막으로 형성된 소스 전극(94) 및 드레인 전극(95)을 형성하였다. 그 결과, 채널이 산화물 반도체 층(96) 위에 형성된 방식으로 소스 전극(94) 및 드레인 전극(95)이 형성되었다.
마지막으로, 생성물을 후처리의 열 처리로서 대기에서 300℃에서 1시간 동안 열처리하여, 전계 효과형 트랜지스터를 완성하였다.
<절연 특성의 평가를 위한 커패시터의 제조>
그 다음, 도 3에 예시된 구조를 갖는 커패시터를 제조하였다. 구체적으로, Al(알루미늄) 막을 하부 전극(102)이 형성될 영역에 개구를 갖는 금속 마스크를 사용하여 약 100 nm의 평균 막 두께를 갖도록 진공 기상 증착 방법에 의해 유리 기판(베이스(101)) 위에 형성하였다. 실시예 4의 전계 효과형 트랜지스터의 게이트 절연 층의 형성에 기재된 방법에 의해, 약 62 nm의 평균 막 두께를 갖는 절연체 박막(103)을 형성하였다. 마지막으로, 상부 전극(104)이 형성될 영역에 개구를 갖는 금속 마스크를 사용하여, Al 막을 약 100 nm의 평균 막 두께를 갖도록 진공 기상 증착 방법에 의해 형성하여, 커패시터를 완성하였다.
(실시예 5)
-산화물 형성 도포액의 제조-
2.17 mL의 란타늄 2-에틸헥사노에이트(제품 번호 128-03371, 와코 퓨어 케미컬 인더스트리즈 사로부터 이용가능) 및 0.63 mL의 스트론튬 2-에틸헥사노에이트(제품 번호 195-09561, 와코 퓨어 케미컬 인더스트리즈 사로부터 이용가능)를 1.2 mL의 사이클로헥실벤젠(제품 번호 07560-00, 칸토 케미컬 사로부터 이용가능)에서 혼합하여 산화물 형성 도포액을 수득하였다. 실시예 5의 산화물 형성 도포액의 제조를 일반 실험실의 드래프트 챔버(draft chamber)에서 수행하였다. 일반 실험실의 드래프트 챔버는 0.5 μm 이상의 크기를 갖는 입자가 0.028 m3의 부피에서 약 1×105인 환경이었다.
<전계 효과형 트랜지스터의 제조>
그 다음, 산화물 형성 도포액을 실시예 1과 동일한 방식으로 사용하여, 도 2a에 예시된 바와 같은 하부 접촉/하부 게이트 전계 효과형 트랜지스터를 제조하였다.
<절연 특성의 평가를 위한 커패시터의 제조>
그 다음, 산화물 형성 도포액을 실시예 1과 동일한 방식으로 사용하여 도 3에 예시된 구조를 갖는 커패시터를 제조하였다.
(실시예 6)
-산화물 형성 도포액의 제조-
1.51 g의 염화 이트륨(제품 번호 259-00272, 와코 퓨어 케미컬 인더스트리즈 사로부터 이용가능), 0.02 g의 염화 마그네슘(제품 번호 136-03995, 와코 퓨어 케미컬 인더스트리즈 사로부터 이용가능), 및 0.10 g의 염화 하프늄(제품 번호 083-06931, 와코 퓨어 케미컬 인더스트리즈 사로부터 이용가능)을 9 mL의 초순수(제품 번호 95305-1L, 시그마 알드리치 사로부터 이용가능) 및 9 mL의 에탄올(제품 번호 14033-02, 칸토 케미컬 사로부터 이용가능)에서 혼합하여 산화물 형성 도포액을 수득하였다. 실시예 6에서, 산화물 형성 도포액에 대한 중금속 원소(Fe, Cu, Mn, 및 Ni)의 영향을 확인하기 위해, SUS304의 파이프를 사용하여 각각 용매로서의 역할을 하는 물과 에탄올을 공급하였다. 실시예 6의 산화물 형성 도포액의 제조를 클래스 1000의 클린룸에서 수행하였다.
<전계 효과형 트랜지스터의 제조>
그 다음, 산화물 형성 도포액을 실시예 2와 동일한 방식으로 사용하여, 도 2d에 예시된 바와 같은 상부 접촉/상부 게이트 전계 효과형 트랜지스터를 제조하였다.
<절연 특성의 평가를 위한 커패시터의 제조>
그 다음, 산화물 형성 도포액을 실시예 2와 동일한 방식으로 사용하여, 도 3에 예시된 구조를 갖는 커패시터를 제조하였다.
(실시예 7)
-산화물 형성 도포액의 제조-
9 mL의 메탄올(제품 번호 25183-08, 칸토 케미컬 사로부터 이용가능), 9 mL의 에틸렌 글리콜 모노이소프로필 에테르(제품 번호 20223-02, 칸토 케미컬 사로부터 이용가능), 1.15 g의 질산 란타늄(제품 번호 128-01732, 와코 퓨어 케미컬 인더스트리즈 사로부터 이용가능, 순도 95%), 0.08 g의 질산 칼슘(제품 번호 030482, 알파 애사르 사로부터 이용가능, 순도 99.98%), 및 0.06 g의 염화 지르코늄(제품 번호 265-00672, 와코 퓨어 케미컬 인더스트리즈 사로부터 이용가능)을 혼합하여 산화물 형성 도포액을 수득하였다. 실시예 7의 산화물 형성 도포액의 제조를 클래스 1000의 클린룸에서 수행하였다.
<전계 효과형 트랜지스터의 제조>
그 다음, 산화물 형성 도포액을 실시예 3과 동일한 방식으로 사용하여, 도 2c에 예시된 바와 같은 하부 접촉/상부 게이트 전계 효과형 트랜지스터를 제조하였다.
<절연 특성의 평가를 위한 커패시터의 제조>
그 다음, 산화물 형성 도포액을 실시예 3과 동일한 방식으로 사용하여, 도 3에 예시된 구조를 갖는 커패시터를 제조하였다.
(실시예 8)
-산화물 형성 도포액의 제조-
9 mL의 메탄올(제품 번호 25183-08, 칸토 케미컬 사로부터 이용가능), 9 mL의 에틸렌 글리콜 모노이소프로필 에테르(제품 번호 20223-02, 칸토 케미컬 사로부터 이용가능), 1.15 g의 질산 란타늄(제품 번호 011267, 알파 애사르 사로부터 이용가능, 순도 99.99%), 0.08 g의 질산 칼슘(제품 번호 036-0745, 와코 퓨어 케미컬 인더스트리즈 사로부터 이용가능, 순도 98%), 및 0.06 g의 염화 지르코늄(제품 번호 265-00672, 와코 퓨어 케미컬 인더스트리즈 사로부터 이용가능)을 혼합하여 산화물 형성 도포액을 수득하였다. 실시예 8의 산화물 형성 도포액의 제조를 클래스 1000의 클린룸에서 수행하였다.
<전계 효과형 트랜지스터의 제조>
그 다음, 산화물 형성 도포액을 실시예 3과 동일한 방식으로 사용하여, 도 2c에 예시된 바와 같은 하부 접촉/상부 게이트 전계 효과형 트랜지스터를 제조하였다.
<절연 특성의 평가를 위한 커패시터의 제조>
그 다음, 산화물 형성 도포액을 실시예 3과 동일한 방식으로 사용하여, 도 3에 예시된 구조를 갖는 커패시터를 제조하였다.
(실시예 9)
-산화물 형성 도포액의 제조-
0.54 mL의 스칸듐(III) 트리스(2,2,6,6-테트라메틸 3,5-헵탄디오네이트)(제품 번호 517607, 시그마 알드리치 사로부터 이용가능) 및 0.41 mL의 바륨 2-에틸헥사노에이트 톨루엔 용액(Ba 함량: 8 중량%, 제품 번호 021-09471, 와코 퓨어 케미컬 인더스트리즈 사로부터 이용가능)을 1.2 mL의 톨루엔(제품 번호 40180-80, 칸토 케미컬 사로부터 이용가능, CICA 1등급)에 혼합하여, 산화물 형성 도포액을 수득하였다. 실시예 9의 산화물 형성 도포액의 제조를 클래스 1000의 클린룸에서 수행하였다.
<전계 효과형 트랜지스터의 제조>
그 다음, 산화물 형성 도포액을 실시예 4와 동일한 방식으로 사용하여, 도 2b에 예시된 바와 같은 상부 접촉/하부 게이트 전계 효과형 트랜지스터를 제조하였다.
<절연 특성의 평가를 위한 커패시터의 제조>
그 다음, 산화물 형성 도포액을 실시예 4와 동일한 방식으로 사용하여, 도 3에 예시된 구조를 갖는 커패시터를 제조하였다.
(실시예 10)
-산화물 형성 도포액의 제조-
0.6 mL의 톨루엔(제품 번호 40180-79, 칸토 케미컬 사로부터 이용가능, PrimePure 등급), 0.20 g의 사마륨 아세틸아세토네이트 삼수화물(제품 번호 93-6226, 스트렘 사(Strem, Co.)로부터 이용가능), 0.03 mL의 마그네슘 2-에틸헥사노에이트 톨루엔 용액(Mg 함량: 3 중량%, 제품 번호 12-1260, 스트렘 사로부터 이용가능), 및 0.10 mL의 지르코늄 2-에틸헥사노에이트 산화물 용액(Zr 함량: 12 중량%, 제품 번호 269-01116, 와코 퓨어 케미컬 인더스트리즈 사로부터 이용가능)을 0.6 mL의 사이클로헥실벤젠(제품 번호 07560-00, 칸토 케미컬 사로부터 이용가능)에서 혼합하여 산화물 형성 도포액을 수득하였다. 실시예 10의 산화물 형성 도포액의 제조를 일반 실험실에서 드래프트 챔버에서 수행하였다. 일반 실험실의 드래프트 챔버는 0.5 μm 이상의 크기를 갖는 입자가 0.028 m3의 부피에서 약 1×105인 환경이었다.
그 다음, 도 2a에 예시된 바와 같은 하부 접촉/하부 게이트 전계 효과형 트랜지스터를 제조하였다.
<전계 효과형 트랜지스터의 제조>
-게이트 전극의 형성-
먼저, 게이트 전극(92)을 유리 기판(베이스(91)) 위에 형성하였다. 구체적으로, Mo(몰리브덴) 막을 약 100 nm의 평균 막 두께를 갖도록 DC 스퍼터링에 의해 유리 기판(베이스(91)) 위에 형성하였다. 이후, 포토레지스트를 그 위에 도포하고, 생성물을 프리베이킹, 노광 장치에 의한 노광, 및 현상에 적용하여, 형성될 게이트 전극(92)과 동일한 패턴을 갖는 레지스트 패턴을 형성하였다. 또한, Mo 막의 레지스트 패턴이 없는 영역을 반응성 이온 에칭(RIE)에 의해 제거하였다. 이후, 레지스트 패턴을 또한 제거하여 Mo 막으로 형성된 게이트 전극(92)을 형성하였다.
-게이트 절연 층의 형성-
그 다음, 0.6 mL의 산화물 형성 도포액을 기판 위에 떨어뜨리고, 예정된 조건(500 rpm에서 5초 동안 회전시킨 다음 3,000 rpm에서 20초 동안 회전시키고, 5초 이내에 0 rpm이 되도록 회전을 중지시키는 조건) 하에 스핀 도포하였다. 이후, 생성물을 대기에서 120℃에서 1시간 동안 건조시킨 다음, O2 분위기에서 400℃에서 3시간 동안 베이킹하여, 산화물막을 형성하였다. 이후, 포토레지스트를 산화물막 위에 도포하고, 생성물을 프리베이킹, 노광 장치에 의한 노광, 및 현상에 적용하여, 형성될 게이트 절연 층(93)과 동일한 패턴을 갖는 레지스트 패턴을 형성하였다. 또한, 산화물막의 레지스트 패턴이 없는 영역을 염산을 이용한 습식 에칭에 의해 제거하였다. 이후, 레지스트 패턴을 또한 제거하여 게이트 절연 층(93)을 형성하였다. 게이트 절연 층의 평균 막 두께는 약 137 nm인 것으로 확인되었다.
-소스 전극 및 드레인 전극의 형성-
그 다음, 소스 전극(94) 및 드레인 전극(95)을 게이트 절연 층(93) 위에 형성하였다. 구체적으로, Mo(몰리브덴) 막을 약 100 nm의 평균 막 두께를 갖도록 DC 스퍼터링에 의해 게이트 절연 층(93) 위에 형성하였다. 이후, 포토레지스트를 Mo 막 위에 도포하고, 생성물을 프리베이킹, 노광 장치에 의한 노광, 및 현상에 적용하여, 형성될 소스 전극(94) 및 드레인 전극(95)과 동일한 패턴을 갖는 레지스트 패턴을 형성하였다. 또한, Mo 막의 레지스트 패턴이 없는 영역을 RIE에 의해 제거하였다. 이후, 레지스트 패턴을 또한 제거하여 각각 Mo 막으로 형성된 소스 전극(94) 및 드레인 전극(95)을 형성하였다.
-산화물 반도체 층의 형성-
그 다음, 산화물 반도체 층(96)을 형성하였다. 구체적으로, Mg-In계 산화물(In2MgO4) 막을 약 100 nm의 평균 막 두께를 갖도록 DC 스퍼터링에 의해 형성하였다. 이후, 포토레지스트를 Mg-In계 산화물막 위에 도포하고, 생성물을 프리베이킹, 노광 장치에 의한 노광, 및 현상에 적용하여, 형성될 산화물 반도체 층(96)과 동일한 패턴을 갖는 레지스트 패턴을 형성하였다. 또한, Mg-In계 산화물막의 레지스트 패턴이 없는 영역을 습식 에칭에 의해 제거하였다. 이후, 레지스트 패턴을 또한 제거하여 산화물 반도체 층(96)을 형성하였다. 그 결과, 채널이 소스 전극(94) 및 드레인 전극(95) 사이에 형성된 방식으로 산화물 반도체 층(96)이 형성되었다.
마지막으로, 생성물을 후처리의 열 처리로서 대기에서 300℃에서 1시간 동안 열 처리하여, 전계 효과형 트랜지스터를 완성하였다.
<절연 특성의 평가를 위한 커패시터의 제조>
그 다음, 도 3에 예시된 구조를 갖는 커패시터를 제조하였다. 구체적으로, Al(알루미늄) 막을 하부 전극(102)가 형성될 영역에 개구를 갖는 금속 마스크를 사용하여 약 100 nm의 평균 막 두께를 갖도록 진공 기상 증착 방법에 의해 유리 기판(베이스(101)) 위에 형성하였다. 실시예 1의 전계 효과형 트랜지스터의 게이트 절연 층의 형성에 기재된 방법에 의해, 약 100 nm의 평균 막 두께를 갖는 절연체 박막(103)을 형성하였다. 마지막으로, 상부 전극(104)가 형성될 영역에 개구를 갖는 금속 마스크를 사용하여, Al 막을 약 100 nm의 평균 막 두께를 갖도록 진공 기상 증착 방법에 의해 형성하여, 커패시터를 완성하였다.
(실시예 11)
-산화물 형성 도포액의 제조-
1.0 mL의 초순수(제품 번호 95305-1L, 시그마 알드리치 사로부터 이용가능), 0.3 mL의 에틸렌 글리콜 모노이소프로필 에테르(제품 번호 20223-02, 칸토 케미컬 사로부터 이용가능), 0.02 g의 염화 이트륨(제품 번호 259-00272, 와코 퓨어 케미컬 인더스트리즈 사로부터 이용가능), 0.07 g의 질산 란타늄(제품 번호 011267, 알파 애사르 사로부터 이용가능, 순도 99.99%), 0.01 g의 염화 마그네슘(제품 번호 136-03995, 와코 퓨어 케미컬 인더스트리즈 사로부터 이용가능), 및 0.02 g의 염화 지르코늄(제품 번호 265-00672, 와코 퓨어 케미컬 인더스트리즈 사로부터 이용가능)를 혼합하여 산화물 형성 도포액을 수득하였다. 실시예 11의 산화물 형성 도포액의 제조를 일반 실험실의 드래프트 챔버에서 수행하였다. 일반 실험실의 드래프트 챔버는 0.5 μm 이상의 크기를 갖는 입자가 0.028 m3의 부피에서 약 1×105인 환경이었다.
그 다음, 도 2b에 예시된 바와 같은 상부 접촉/하부 게이트 전계 효과형 트랜지스터를 제조하였다.
<전계 효과형 트랜지스터의 제조>
-게이트 전극의 형성-
먼저, 게이트 전극(92)을 유리 기판(베이스(91)) 위에 형성하였다. 구체적으로, Mo(몰리브덴) 막을 약 100 nm의 평균 막 두께를 갖도록 DC 스퍼터링에 의해 유리 기판(베이스(91)) 위에 형성하였다. 이후, 포토레지스트를 Mo 막 위에 도포하고, 생성물을 프리베이킹, 노광 장치에 의한 노광, 및 현상에 적용하여, 형성될 게이트 전극(92)과 동일한 패턴을 갖는 레지스트 패턴을 형성하였다. 또한, Mo 막의 레지스트 패턴이 없는 영역을 에칭에 의해 제거하였다. 이후, 레지스트 패턴을 또한 제거하여 Mo 막으로 형성된 게이트 전극(92)을 형성하였다.
-게이트 절연 층의 형성-
그 다음, 0.25 mL의 산화물 형성 도포액을 기판 위에 떨어뜨리고, 예정된 조건(500 rpm에서 5초 동안 회전시킨 다음, 2,000 rpm에서 20초 동안 회전시키고, 5초 이내에 0 rpm이 되도록 회전을 중지시키는 조건) 하에 스핀 도포하였다. 이후, 생성물을 대기에서 120℃에서 1시간 동안 건조시킨 다음, O2 분위기에서 400℃에서 3시간 동안 베이킹하여 산화물막을 형성하였다. 이후, 포토레지스트를 산화물막 위에 도포하고, 생성물을 프리베이킹, 노광 장치에 의한 노광, 및 현상에 적용하여, 형성될 게이트 절연 층(93)과 동일한 패턴을 갖는 레지스트 패턴을 형성하였다. 또한, 산화물막의 레지스트 패턴이 없는 영역을 염산을 이용한 습식 에칭에 의해 제거하였다. 이후, 레지스트 패턴을 또한 제거하여 게이트 절연 층(93)을 형성하였다. 게이트 절연 층의 평균 막 두께는 약 116 nm인 것으로 확인되었다.
-산화물 반도체 층의 형성-
그 다음, 산화물 반도체 층(96)을 형성하였다. 구체적으로, In-Ga-Zn계 산화물막을 약 100 nm의 평균 막 두께를 갖도록 DC 스퍼터링에 의해 형성하였다. 이후, 포토레지스트를 In-Ga-Zn계 산화물막 위에 도포하고, 생성물을 프리베이킹, 노광 장치에 의한 노광, 및 현상에 적용하여, 형성될 산화물 반도체 층(96)과 동일한 패턴을 갖는 레지스트 패턴을 형성하였다. 또한, In-Ga-Zn계 산화물막의 레지스트 패턴이 없는 영역을 에칭에 의해 제거하였다. 이후, 레지스트 패턴을 또한 제거하여 산화물 반도체 층(96)을 형성하였다.
-소스 전극 및 드레인 전극의 형성-
그 다음, 소스 전극(94) 및 드레인 전극(95)을 게이트 절연 층(93) 및 산화물 반도체 층 위에 형성하였다. 구체적으로, Mo(몰리브덴) 막을 약 100 nm의 평균 막 두께를 갖도록 DC 스퍼터링에 의해 게이트 절연 층(93) 위에 형성하였다. 이후, 포토레지스트를 Mo 막 위에 도포하고, 생성물을 프리베이킹, 노광 장치에 의한 노광, 및 현상에 적용하여, 형성될 소스 전극(94) 및 드레인 전극(95)와 동일한 패턴을 갖는 레지스트 패턴을 형성하였다. 또한, Mo 막의 레지스트 패턴이 없는 영역을 에칭에 의해 제거하였다. 이후, 레지스트 패턴을 또한 제거하여 각각 Mo 막으로 형성된 소스 전극(94) 및 드레인 전극(95)을 형성하였다. 그 결과, 채널이 산화물 반도체 층(96) 위에 형성된 방식으로 소스 전극(94) 및 드레인 전극(95)가 형성되었다.
마지막으로, 생성물을 후처리의 열 처리로서 대기에서 300℃에서 1시간 동안 열처리하여, 전계 효과형 트랜지스터를 완성하였다.
<절연 특성의 평가를 위한 커패시터의 제조>
그 다음, 도 3에 예시된 구조를 갖는 커패시터를 제조하였다. 구체적으로, Al(알루미늄) 막을 하부 전극(102)가 형성될 영역에 개구를 갖는 금속 마스크를 사용하여 약 100 nm의 평균 막 두께를 갖도록 진공 기상 증착 방법에 의해 유리 기판(베이스(101)) 위에 형성하였다. 실시예 4의 전계 효과형 트랜지스터의 게이트 절연 층의 형성에 기재된 방법에 의해, 약 62 nm의 평균 막 두께를 갖는 절연체 박막(103)을 형성하였다. 마지막으로, 상부 전극(104)이 형성될 영역에 개구를 갖는 금속 마스크를 사용하여, Al 막을 약 100 nm의 평균 막 두께를 갖도록 진공 기상 증착 방법에 의해 형성하여, 커패시터를 완성하였다.
(비교예 1)
-산화물 형성 도포액의 제조-
2.17 mL의 란타늄 2-에틸헥사노에이트(제품 번호 128-03371, 와코 퓨어 케미컬 인더스트리즈 사로부터 이용가능) 및 0.63 mL의 스트론튬 2-에틸헥사노에이트(제품 번호 195-09561, 와코 퓨어 케미컬 인더스트리즈 사로부터 이용가능)를 1.2 mL의 사이클로헥실벤젠(제품 번호 07560-00, 칸토 케미컬 사로부터 이용가능)에서 혼합하여 산화물 형성 도포액을 수득하였다. 비교예 1의 산화물 형성 도포액의 제조를 일반 실험실에서 수행하였다. 일반 실험실은 0.5 μm 이상의 크기를 갖는 입자가 0.028 m3의 부피에서 약 1×107인 환경이었다.
<전계 효과형 트랜지스터의 제조>
그 다음, 산화물 형성 도포액을 실시예 1과 동일한 방식으로 사용하여, 도 2a에 예시된 바와 같은 하부 접촉/하부 게이트 전계 효과형 트랜지스터를 제조하였다.
<절연 특성의 평가를 위한 커패시터의 제조>
그 다음, 산화물 형성 도포액을 실시예 1과 동일한 방식으로 사용하여, 도 3에 예시된 구조를 갖는 커패시터를 제조하였다.
(비교예 2)
-산화물 형성 도포액의 제조-
9 mL의 메탄올(제품 번호 25183-08, 칸토 케미컬 사로부터 이용가능), 9 mL의 에틸렌 글리콜 모노이소프로필 에테르(제품 번호 20223-02, 칸토 케미컬 사로부터 이용가능), 1.15 g의 질산 란타늄(제품 번호 128-01732, 와코 퓨어 케미컬 인더스트리즈 사로부터 이용가능, 순도 95%), 0.08 g의 질산 칼슘(제품 번호 036-0745, 와코 퓨어 케미컬 인더스트리즈 사로부터 이용가능, 순도 98%), 및 0.06 g의 염화 지르코늄(제품 번호 265-00672, 와코 퓨어 케미컬 인더스트리즈 사로부터 이용가능)을 혼합하여 산화물 형성 도포액을 수득하였다. 비교예 2의 산화물 형성 도포액의 제조를 일반 실험실에서 수행하였다. 일반 실험실은 0.5 μm 이상의 크기를 갖는 입자가 0.028 m3의 부피에서 약 1×107인 환경이었다.
<전계 효과형 트랜지스터의 제조>
그 다음, 산화물 형성 도포액을 실시예 3과 동일한 방식으로 사용하여, 도 2c에 예시된 바와 같은 하부 접촉/상부 게이트 전계 효과형 트랜지스터를 제조하였다.
<절연 특성의 평가를 위한 커패시터의 제조>
그 다음, 산화물 형성 도포액을 실시예 3과 동일한 방식으로 사용하여, 도 3에 예시된 구조를 갖는 커패시터를 제조하였다.
(비교예 3)
-산화물 형성 도포액의 제조-
0.54 mL의 스칸듐(III) 트리스(2,2,6,6-테트라메틸 3,5-헵탄디오네이트)(제품 번호 517607, 시그마 알드리치 사로부터 이용가능) 및 0.41 mL의 바륨 2-에틸헥사노에이트 톨루엔 용액(Ba 함량: 8 중량%, 제품 번호 021-09471, 와코 퓨어 케미컬 인더스트리즈 사로부터 이용가능)을 1.2 mL의 톨루엔(제품 번호 40180-80, 칸토 케미컬 사로부터 이용가능, CICA 1등급)에서 혼합하여, 산화물 형성 도포액을 수득하였다. 비교예 3의 산화물 형성 도포액의 제조를 일반 실험실에서 수행하였다. 일반 실험실은 0.5 μm 이상의 크기를 갖는 입자가 0.028 m3의 부피에서 약 1×107인 환경이었다.
<전계 효과형 트랜지스터의 제조>
그 다음, 산화물 형성 도포액을 실시예 4와 동일한 방식으로 사용하여, 도 2b에 예시된 바와 같은 상부 접촉/하부 게이트 전계 효과형 트랜지스터를 제조하였다.
<절연 특성의 평가를 위한 커패시터의 제조>
그 다음, 산화물 형성 도포액을 실시예 4와 동일한 방식으로 사용하여, 도 3에 예시된 구조를 갖는 커패시터를 제조하였다.
<산화물 형성 도포액의 불순물 농도의 평가>
실시예 1 내지 11 및 비교예 1 내지 3에서 제조된 산화물 형성 도포액 내의 Na 및 K의 농도를 원자 흡수 분광기(제품 번호 ZA3300, 히타치 하이-테크 사이언스 사(Hitachi High-Tech Science Corporation)로부터 이용가능)를 사용하여 평가하였다. 실시예 1 내지 11 및 비교예 1 내지 3에서 제조된 산화물 형성 도포액 내의 Cr, Mn, Fe, Co, Ni, 및 Cu의 농도를 ICP-OES 장치(제품 번호 ICAP6300-DUO, 써모 피셔 사이엔티픽 사(Thermo Fisher Scientific)로부터 이용가능)를 사용하여 평가하였다. 결과가 표 1에 나타나 있다. 표 1에서, "<"를 수반한 측정값은 관련 원소의 농도가 장치의 검출 한계 미만이었음을 나타낸다.
검출 한계를 하기 방식으로 수득하였다. 구체적으로, 본 평가에서 산화물 형성 도포액을 희석하기 위해 사용된 용매인 초순수(제품 번호 95305-1L, 시그마 알드리치 사로부터 이용가능)를 원자 흡수 분광기 및 ICP-OES 장치를 사용하여 10회 반복하여 측정하였다. 수득된 농도 값의 표준 편차를 3배로 만들고, 수득된 값을 검출 한계로 사용하였다.
실시예 1 내지 11 및 비교예 1 내지 3에서 제조된 산화물 형성 도포액 내의 A 원소의 총 농도(CA mg/L) 및 B 원소의 총 농도(CB mg/L)를 ICP-OES 장치(제품 번호 ICAP6300-DUO, 써모 피셔 사이엔티픽 사로부터 이용가능)를 사용하여 평가하였다. 결과가 표 2에 나타나 있다.
표 2로부터, 실시예 1 내지 11의 각각의 산화물 형성 도포액으로부터 검출된 Na 및 K의 총 농도는 A 원소의 총 농도(CA mg/L) 및 B 원소의 총 농도(CB mg/L)로부터 계산된 값으로서 (CA+CB)/103 mg/L 이하였다. 반면, 비교예 1 내지 3의 각각의 산화물 형성 도포액으로부터 검출된 Na 및 K의 총 농도는 (CA+CB)/103 mg/L보다 높았다.
또한, 표 2로부터, 실시예 1 내지 11의 각각의 산화물 형성 도포액으로부터 검출된 Cr, Mn, Fe, Co, Ni, 및 Cu의 총 농도는 (CA+CB)/103 mg/L 이하였다. 반면, 비교예 1 내지 3의 각각의 산화물 형성 도포액으로부터 검출된 Cr, Mn, Fe, Co, Ni, 및 Cu의 총 농도는 (CA+CB)/103 mg/L보다 높았다.
표 2로부터, 실시예 1 내지 4, 6, 8, 및 9의 각각의 산화물 형성 도포액으로부터 검출된 Na 및 K의 총 농도는 A 원소의 총 농도(CA mg/L) 및 B 원소의 총 농도(CB mg/L)로부터 계산된 값으로서 (CA+CB)/106 mg/L 이하였다. 반면, 실시예 5, 7, 10, 및 11 및 비교예 1 내지 3의 각각의 산화물 형성 도포액로부터 검출된 Na 및 K의 총 농도는 (CA+CB)/106 mg/L보다 높았다.
또한, 표 2로부터, 실시예 1 내지 5의 각각의 산화물 형성 도포액으로부터 검출된 Cr, Mn, Fe, Co, Ni, 및 Cu의 총 농도는 A 원소의 총 농도(CA mg/L) 및 B 원소의 총 농도(CB mg/L)로부터 계산된 값으로서 (CA+CB)/106 mg/L 이하였다. 반면, 실시예 6 내지 11 및 비교예 1 내지 3의 각각의 산화물 형성 도포액로부터 검출된 Cr, Mn, Fe, Co, Ni, 및 Cu의 총 농도는 (CA+CB)/106 mg/L보다 높았다.
<산화물 형성 도포액을 사용하여 형성된 산화물막의 불순물 농도의 평가>
실시예 1 내지 11 및 비교예 1 내지 3에서 제조된 산화물 형성 도포액을 사용하여 형성된 산화물막 내의 Na 및 K의 농도를 원자 흡수 분광기(제품 번호 ZA3300, 히타치 하이-테크 사이언스 사로부터 이용가능)를 사용하여 평가하였다. 실시예 1 내지 11 및 비교예 1 내지 3에서 제조된 산화물 형성 도포액 내의 Cr, Mn, Fe, Co, Ni, 및 Cu의 농도를 ICP-OES 장치(제품 번호 ICAP6300-DUO, 써모 피셔 사이엔티픽 사로부터 이용가능)를 사용하여 평가하였다. 구체적으로, 실시예 1 내지 11 및 비교예 1 내지 3에서 제조된 0.25 mL 내지 0.60 mL의 각각의 산화물 형성 도포액을 유리 기판 위에 떨어뜨리고, 예정된 조건(예를 들어, 500 rpm에서 5초 동안 회전시킨 다음 3,000 rpm에서 20초 동안 회전시키고, 5초 이내에 0 rpm이 되도록 회전을 중지시키는 조건) 하에 스핀 도포하였다. 이후, 생성물을 대기에서 120℃에서 1시간 동안 건조시킨 다음, O2 분위기에서 400℃에서 3시간 동안 베이킹하여, 산화물막을 형성하였다. 이후, 산화물막을 산성 수용액에 용해시키고 생성된 용액을 원자 흡수 분광기 및 ICP-OES 장치를 사용하여 불순물 농도를 측정함으로써 산화물막 내의 Na, K, Cr, Mn, Fe, Co, Ni, 및 Cu의 농도를 측정하였다. 결과가 표 3에 나타나 있다. 표 3에서, "<"를 수반한 측정값은 관련 원소의 농도가 장치의 검출 한계 미만이었다는 것을 나타낸다.
표 3에서, 각각의 원소의 검출 한계 값이 표 1보다 약 50배 높은 이유는 산성 수용액을 약 50배 희석하여 수득된 샘플을 분석에 사용하였기 때문이다.
검출 한계 값은 산화물 형성 도포액의 제제 또는 농도에 따라 달라질 수 있다. 따라서, 동일한 원소에 관해서, 특정 도포액에서의 검출된 값은 또 다른 도포액에서의 검출 한계 미만일 수 있다(예를 들어, 표 3에서, 실시예 1에서의 Co(코발트)는 "<0.05" mg/kg인 반면, 실시예 5에서의 Co(코발트)는 "0.03" mg/kg임).
표 4로부터, 실시예 1 내지 11의 각각의 산화물막으로부터 검출된 Na 및 K의 총 농도는 1,000 mg/kg 이하였다. 반면, 비교예 1 내지 3의 각각의 산화물막으로부터 검출된 불순물 Na 및 K의 총 농도는 1,000 mg/kg보다 높았다.
또한, 표 4로부터, 실시예 1 내지 11의 각각의 산화물막으로부터 검출된 Cr, Mn, Fe, Co, 및 Ni의 총 농도는 1,000 mg/kg 이하였다. 반면, 비교예 1 내지 3의 각각의 산화물막으로부터 검출된 Cr, Mn, Fe, Co, 및 Ni의 불순물의 총 농도는 1,000 mg/kg보다 높았다.
표 4로부터, 실시예 1 내지 4, 6, 및 9의 각각의 산화물막으로부터 검출된 Na 및 K의 총 농도는 1,000 μg/kg 이하였다. 반면, 실시예 5, 7, 8, 10, 및 11 및 비교예 1 내지 3의 각각의 산화물막으로부터 검출된 불순물 Na 및 K의 총 농도는 1,000 μg/kg보다 높았다.
또한, 표 4로부터, 실시예 1 내지 5의 각각의 산화물막으로부터 검출된 Cr, Mn, Fe, Co, 및 Ni의 총 농도는 1,000 μm/kg 이하였다. 반면, 실시예 6 내지 11 및 비교예 1 내지 3의 각각의 산화물막으로부터 검출된 Cr, Mn, Fe, Co, 및 Ni의 총 농도는 1,000 μg/kg보다 높았다.
<산화물 형성 도포액으로부터 형성된 산화물막의 이물질 및 에칭 잔류물의 평가>
실시예 1 내지 11 및 비교예 1 내지 3에서 제조된 각각의 전계 효과형 트랜지스터에 대해, 게이트 절연 층의 형성 후, 산화물 형성 도포액으로부터 형성된 산화물막 내의 이물질 및 산화물 형성 도포액으로부터 형성된 산화물막의 에칭된 부분 내의 에칭 잔류물을 현미경(제품 번호 DM8000M, 라이카 사(Leica)로부터 이용가능) 하에 평가하였다.
현미경 하의 관찰 조건은 하나의 샘플에 대하여, 10개의 부분을 ×50 배율로 명시야 관찰 하에 관찰하고 10개의 부분을 ×50 배율로 암시야 관찰 하에 관찰하는 것이었다. 실시예 1 내지 11 및 비교예 1 내지 3 각각에 대해, 전계 효과형 트랜지스터의 12개 샘플(12개의 기판)을 제조하고 현미경 하에 관찰하였다.
표 5는 실시예 1 내지 11 및 비교예 1 내지 3 각각에 대해 제조된 전계 효과형 트랜지스터의 12개 샘플에서의 산화물막에서 현미경 관찰에 의해 확인된 이물질 및 에칭 잔류물을 갖는 샘플의 수를 나타낸다.
표 5로부터, 실시예 1 내지 11의 산화물 형성 도포액으로부터 형성된 산화물막에서는 명시야 관찰 하에 이물질이 관찰되지 않았다. 반면, 비교예 1 내지 3의 산화물 형성 도포액으로부터 형성된 산화물막에서는 명시야 관찰 하에 이물질이 관찰되었다.
표 5로부터, 실시예 1 내지 11의 산화물 형성 도포액으로부터 형성된 산화물막의 에칭된 부분에서는 명시야 하에 에칭 잔류물이 발견되지 않았다. 반면, 비교예 1 내지 3에서 형성된 산화물막의 에칭된 부분에서는 에칭 잔류물이 확인되었다. 에칭 잔류물은 막 등이 의도하지 않은 부분에 잔류한다는 것을 의미한다. 즉, 에칭 잔류물이 관찰된 샘플은 패턴 불량을 수반한다고 할 수 있다.
<산화물 형성 도포액으로부터 형성된 산화물막의 절연 특성의 평가>
실시예 1 내지 11 및 비교예 1 내지 3에서 제조된 커패시터를 반도체 장치-매개변수-분석기(B1500A, 애질런트 사(Agilent Co.)로부터 이용가능)를 사용하여 항복 전압(breakdown voltage)에 대해 측정하였다.
커패시터의 상부 및 하부 전극 사이에 인가된 전압을 점진적으로 증가시키면서 MV/cm의 전계 강도에 대해 A/cm2의 전류 밀도를 플롯팅하여 수득된 그래프에서 전류 밀도의 변화가 변곡점에 도달할 때까지 항복 전압 시험을 수행하였다(중첩 영역: 6.0×10-5 cm2). 전류 밀도의 변화가 변곡점에 도달하였을 때의 MV/cm의 전계 강도를 항복 전압으로서 평가하였다.
표 7은 실시예 1 내지 11 및 비교예 1 내지 3에서 제조된 각각의 커패시터의 항복 전압의 평가 결과를 제시한다. 표 7로부터, 실시예 1 내지 11에서 제조된 커패시터는 3 MV/cm 이상의 높은 항복 전압을 가지고 있었고 우수한 절연 특성을 나타내었다. 반면, 비교예 1 내지 3에서 제조된 커패시터는 1 MV/cm 미만의 낮은 항복 전압을 가지고 있었고, 불량한 절연 특성을 나타내었다.
<전계 효과형 트랜지스터의 트랜지스터 특성의 평가>
실시예 1 내지 11 및 비교예 1 내지 3에서 제조된 전계 효과형 트랜지스터의 트랜지스터 특성을 반도체 장치-매개변수-분석기(B1500A, 애질런트 사로부터 이용가능)를 사용하여 평가하였다. 트랜지스터 특성을 드레인 전극(95) 및 소스 전극(94) 사이의 전압(Vds)이 +1 V였을 때 게이트 전극(92) 및 소스 전극(94) 사이의 전압(Vgs)과 드레인 전극(95) 및 소스 전극(94) 사이의 전류(Ids) 사이의 관계(Vgs-Ids), 및 게이트 전극(92) 및 소스 전극(94) 사이의 전압(Vgs)과 및 게이트 전극(92) 및 소스 전극(94) 사이의 전류(Igs) 사이의 관계(Vgs-Igs)를 측정함으로써 평가하였다. 또한, Vgs-Ids 및 Vgs-Igs를 하기 2가지 조건 하에 Vgs를 변화시킴으로써 측정하였다.
(1) -5V부터 +5V까지의 Vgs (1V 단계)
(2) -30V부터 +30V까지의 Vgs (1V 단계)
포화 영역에서의 전계 효과 이동도(field-effect mobility)를 트랜지스터 특성(Vgs-Ids)의 평가 결과로부터 계산하였다. -5 V의 Vgs에서의 게이트 전류(Igs)의 값을 트랜지스터 구조에서 게이트 절연 막의 절연 특성의 지표로서 평가하였다. 트랜지스터의 온(on) 상태(예컨대, Vgs = +10 V) 대 오프(off) 상태(예컨대, Vgs = -10 V)의 Ids 비율(온/오프 비율)을 계산하였다. Vgs의 인가시 Ids의 상승의 급등의 지표로서 문턱전압 이하 스윙(subthreshold swing, SS)을 계산하였다. 또한, Vgs의 인가시 Ids의 상승 시의 전압 값으로서 문턱 전압(Vth)을 계산하였다.
표 6은 Vgs가 -30 V 내지 +30 V의 범위에서 변할 때 트랜지스터 특성의 평가 결과를 나타낸다. 실시예 5, 7, 8, 10, 및 11에서 제조된 전계 효과형 트랜지스터에 대해, Vgs가 +30 V까지 인가되었을 때 트랜지스터를 흐르는 드레인 전류 Ids는 1 mA를 초과하였고, 반도체는 파손되어 측정이 불가능하였다. -30 V 내지 +30 V의 Vgs의 인가된 전압은 높았으며, 부적절한 조건이었다. 따라서, 본 발명에서의 트랜지스터 특성을 -5 V 내지 +5 V의 Vgs의 인가 전압에서 평가하였다.
또한, 비교예 1 내지 3에서 제조된 전계 효과형 트랜지스터에 대해, Vgs가 +30 V까지 인가되었을 때 트랜지스터를 흐르는 게이트 전류 Igs는 높았고, 게이트 절연 막은 파손되어 측정이 불가능하였다.
표 7은 Vgs가 -5 V 내지 +5 V 범위에서 변할 때 트랜지스터 특성의 평가 결과를 나타낸다. 표 7로부터, 실시예 1 내지 11에서 제조된 전계 효과형 트랜지스터는 8 cm2/Vs의 높은 이동도, 10×10-12 A 이하의 낮은 게이트 전류, 108 이상의 높은 온/오프 비율, 0.5 V/decade의 낮은 SS, 및 ±5 V 이내의 Vth를 가지며, 양호한 트랜지스터 특성을 나타낸다. 반면, 비교예에서 제조된 전계 효과형 트랜지스터는 10-10 A 이상의 높은 게이트 전류를 가지고 있었고, 이는 게이트 절연 막이 낮은 절연 특성을 가지고 있었음을 나타낸다.
[표 1]
Figure 112019044303952-pat00001
[표 2]
Figure 112019044303952-pat00002
[표 3]
Figure 112019044303952-pat00003
[표 4]
Figure 112019044303952-pat00004
[표 5]
Figure 112019044303952-pat00005
[표 6]
Figure 112019044303952-pat00006
[표 7]
Figure 112019044303952-pat00007
본 발명의 양태는, 예를 들어, 다음과 같다.
<1> 적어도 하나의 알칼리 토금속인 A 원소; 및
갈륨(Ga), 스칸듐(Sc), 이트륨(Y), 및 란타노이드로 이루어진 군으로부터 선택된 하나 이상인 B 원소
를 포함하는 산화물 형성용 도포액으로서,
A 원소의 총 농도가 CA mg/L로 표시되고 B 원소의 총 농도가 CB mg/L로 표시될 때, 도포액 내의 나트륨(Na) 및 칼륨(K)의 총 농도는 (CA+CB)/103 mg/L 이하이고, 도포액 내의 크롬(Cr), 망간(Mn), 철(Fe), 코발트(Co), 니켈(Ni), 및 구리(Cu)의 총 농도는 (CA+CB)/103 mg/L 이하인 것인 산화물 형성용 도포액.
<2> <1>에 있어서, A 원소의 총 농도가 CA mg/L로 표시되고 B 원소의 총 농도가 CB mg/L로 표시될 때, 도포액 내의 나트륨(Na) 및 칼륨(K)의 총 농도는 (CA+CB)/106 mg/L 이하이고, 도포액 내의 크롬(Cr), 망간(Mn), 철(Fe), 코발트(Co), 니켈(Ni), 및 구리(Cu)의 총 농도는 (CA+CB)/106 mg/L 이하인 것인 산화물 형성용 도포액.
<3> <1> 또는 <2>에 있어서, 도포액은 Al, Ti, Zr, Hf, Nb, 및 Ta로 이루어진 군으로부터 선택된 하나 이상인 C 원소를 추가로 포함하는 것인 산화물 형성용 도포액.
<4> <1> 내지 <3> 중 어느 하나에 있어서, 도포액은 A 원소 또는 B 원소의 무기 염, A 원소 또는 B 원소의 산화물, A 원소 또는 B 원소의 수산화물, A 원소 또는 B 원소의 할로겐화물, A 원소 또는 B 원소의 금속 착물, 및 A 원소 또는 B 원소의 유기 염으로 이루어진 군으로부터 선택된 하나 이상을 포함하는 것인 산화물 형성용 도포액.
<5> 무기 염, 산화물, 수산화물, 할로겐화물, 금속 착물, 및 유기 염으로 이루어진 군으로부터 선택된 하나 이상인 금속 공급원; 및
용매
를 포함하는 산화물 형성용 도포액으로서,
도포액을 사용하여 형성된 산화물막 내의 나트륨(Na) 및 칼륨(K)의 총 농도는 1,000 mg/kg 이하이고,
산화물막 내의 크롬(Cr), 망간(Mn), 철(Fe), 코발트(Co), 니켈(Ni), 및 구리(Cu)의 총 농도는 1,000 mg/kg 이하인 것인 산화물 형성용 도포액.
<6> <5>에 있어서, 도포액을 사용하여 형성된 산화물막 내의 나트륨(Na) 및 칼륨(K)의 총 농도는 1,000 μg/kg 이하이고,
산화물막 내의 크롬(Cr), 망간(Mn), 철(Fe), 코발트(Co), 니켈(Ni), 및 구리(Cu)의 총 농도는 1,000 μg/kg 이하인 것인 산화물 형성용 도포액.
<7> <5> 또는 <6>에 있어서, 무기 염은 니트레이트, 설페이트, 카르보네이트, 아세테이트, 및 포스페이트로 이루어진 군으로부터 선택된 하나 이상을 포함하는 것인 산화물 형성용 도포액.
<8> <5> 내지 <7> 중 어느 하나에 있어서, 할로겐화물은 플루오라이드, 클로라이드, 브로마이드, 및 아이오다이드로 이루어진 군으로부터 선택된 하나 이상을 포함하는 것인 산화물 형성용 도포액.
<9> <5> 내지 <8> 중 어느 하나에 있어서, 유기 염은 카르복실레이트, 석탄산, 및 이의 유도체로 이루어진 군으로부터 선택된 하나 이상을 포함하는 것인 산화물 형성용 도포액.
<10> <1> 내지 <9> 중 어느 하나에 있어서, 용매는 유기 산, 유기 산 에스테르, 방향족 화합물, 디올, 글리콜 에테르, 극성 비양자성 용매, 알칸 화합물, 알켄 화합물, 에테르, 알코올, 및 물로 이루어진 군으로부터 선택된 하나 이상을 포함하는 것인 산화물 형성용 도포액.
<11> <1> 내지 <10> 중 어느 하나의 산화물 형성용 도포액을 도포하고 열 처리하여, 산화물막을 수득하는 것을 포함하는, 산화물막의 제조 방법.
<12> <1> 내지 <10> 중 어느 하나의 산화물 형성용 도포액을 사용하여 산화물막을 형성하는 것을 포함하는, 전계 효과형 트랜지스터의 제조 방법으로서,
전계 효과형 트랜지스터는
게이트 전극;
소스 전극 및 드레인 전극;
반도체 층; 및
산화물막을 포함하는 게이트 절연 층
을 포함하는 것인 전계 효과형 트랜지스터의 제조 방법.

Claims (13)

  1. 적어도 하나의 알칼리 토금속인 A 원소; 및
    갈륨(Ga), 스칸듐(Sc), 이트륨(Y), 및 란타노이드로 이루어진 군으로부터 선택된 하나 이상인 B 원소
    를 포함하는 산화물 형성용 도포액으로서,
    A 원소의 총 농도가 CA mg/L로 표시되고 B 원소의 총 농도가 CB mg/L로 표시될 때, 도포액 내의 나트륨(Na) 및 칼륨(K)의 총 농도는 (CA+CB)/103 mg/L 이하이고, 도포액 내의 크롬(Cr), 망간(Mn), 철(Fe), 코발트(Co), 니켈(Ni), 및 구리(Cu)의 총 농도는 (CA+CB)/103 mg/L 이하인 것인 산화물 형성용 도포액.
  2. 제1항에 있어서, A 원소의 총 농도가 CA mg/L로 표시되고 B 원소의 총 농도가 CB mg/L로 표시될 때, 도포액 내의 나트륨(Na) 및 칼륨(K)의 총 농도는 (CA+CB)/106 mg/L 이하이고, 도포액 내의 크롬(Cr), 망간(Mn), 철(Fe), 코발트(Co), 니켈(Ni), 및 구리(Cu)의 총 농도는 (CA+CB)/106 mg/L 이하인 것인 산화물 형성용 도포액.
  3. 제1항에 있어서, 도포액은 Al, Ti, Zr, Hf, Nb, 및 Ta로 이루어진 군으로부터 선택된 하나 이상인 C 원소를 추가로 포함하는 것인 산화물 형성용 도포액.
  4. 제1항에 있어서, 도포액은 A 원소 또는 B 원소의 무기 염, A 원소 또는 B 원소의 산화물, A 원소 또는 B 원소의 수산화물, A 원소 또는 B 원소의 할로겐화물, A 원소 또는 B 원소의 금속 착물, 및 A 원소 또는 B 원소의 유기 염으로 이루어진 군으로부터 선택된 하나 이상을 포함하는 것인 산화물 형성용 도포액.
  5. 무기 염, 산화물, 수산화물, 할로겐화물, 금속 착물, 및 유기 염으로 이루어진 군으로부터 선택된 하나 이상인 금속 공급원; 및
    용매
    를 포함하는 산화물 형성용 도포액으로서,
    도포액을 사용하여 형성된 산화물막 내의 나트륨(Na) 및 칼륨(K)의 총 농도는 1,000 mg/kg 이하이고,
    산화물막 내의 크롬(Cr), 망간(Mn), 철(Fe), 코발트(Co), 니켈(Ni), 및 구리(Cu)의 총 농도는 1,000 mg/kg 이하인 것인 산화물 형성용 도포액.
  6. 제5항에 있어서, 도포액을 사용하여 형성된 산화물막 내의 나트륨(Na) 및 칼륨(K)의 총 농도는 1,000 μg/kg 이하이고,
    산화물막 내의 크롬(Cr), 망간(Mn), 철(Fe), 코발트(Co), 니켈(Ni), 및 구리(Cu)의 총 농도는 1,000 μg/kg 이하인 것인 산화물 형성용 도포액.
  7. 제5항에 있어서, 무기 염은 니트레이트, 설페이트, 카르보네이트, 아세테이트, 및 포스페이트로 이루어진 군으로부터 선택된 하나 이상을 포함하는 것인 산화물 형성용 도포액.
  8. 제5항에 있어서, 할로겐화물은 플루오라이드, 클로라이드, 브로마이드, 및 아이오다이드로 이루어진 군으로부터 선택된 하나 이상을 포함하는 것인 산화물 형성용 도포액.
  9. 제5항에 있어서, 유기 염은 카르복실레이트, 석탄산, 및 이의 유도체로 이루어진 군으로부터 선택된 하나 이상을 포함하는 것인 산화물 형성용 도포액.
  10. 제5항에 있어서, 용매는 유기 산, 유기 산 에스테르, 방향족 화합물, 디올, 글리콜 에테르, 극성 비양자성 용매, 알칸 화합물, 알켄 화합물, 에테르, 알코올, 및 물로 이루어진 군으로부터 선택된 하나 이상을 포함하는 것인 산화물 형성용 도포액.
  11. 클래스 1,000 이하의 클린룸에서, 제1항 내지 제10항 중 어느 하나의 산화물 형성용 도포액을 도포하고 열 처리하여, 산화물막을 수득하는 것을 포함하는, 산화물막의 제조 방법.
  12. 클래스 1,000 이하의 클린룸에서, 제1항 내지 제10항 중 어느 하나의 산화물 형성용 도포액을 사용하여 산화물막을 형성하는 것을 포함하는, 전계 효과형 트랜지스터의 제조 방법으로서,
    전계 효과형 트랜지스터는
    게이트 전극;
    소스 전극 및 드레인 전극;
    반도체 층; 및
    산화물막을 포함하는 게이트 절연 층
    을 포함하는 것인 전계 효과형 트랜지스터의 제조 방법.
  13. 클래스 1,000 이하의 클린룸에서, 제1항 내지 제10항 중 어느 하나의 산화물 형성용 도포액을 준비하는 것을 포함하는, 산화물 형성용 도포액의 제조 방법.
KR1020190028755A 2018-03-19 2019-03-13 산화물 형성용 도포액, 산화물막의 제조 방법, 및 전계 효과형 트랜지스터의 제조 방법 KR102215837B1 (ko)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JPJP-P-2018-050358 2018-03-19
JP2018050358 2018-03-19
JPJP-P-2018-144226 2018-07-31
JP2018144226 2018-07-31
JP2019042647A JP2020025069A (ja) 2018-03-19 2019-03-08 酸化物形成用塗布液、酸化物膜の製造方法、及び電界効果型トランジスタの製造方法
JPJP-P-2019-042647 2019-03-08

Publications (2)

Publication Number Publication Date
KR20190110034A KR20190110034A (ko) 2019-09-27
KR102215837B1 true KR102215837B1 (ko) 2021-02-16

Family

ID=65801936

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190028755A KR102215837B1 (ko) 2018-03-19 2019-03-13 산화물 형성용 도포액, 산화물막의 제조 방법, 및 전계 효과형 트랜지스터의 제조 방법

Country Status (5)

Country Link
US (1) US11069780B2 (ko)
EP (1) EP3544047A3 (ko)
KR (1) KR102215837B1 (ko)
CN (1) CN110289311A (ko)
TW (1) TWI702186B (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102429922B1 (ko) * 2020-11-04 2022-08-04 고려대학교 산학협력단 베타 산화갈륨 막 제조 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017022315A (ja) * 2015-07-14 2017-01-26 株式会社リコー 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2891304B2 (ja) * 1990-11-16 1999-05-17 三菱マテリアル株式会社 超高純度強誘電体薄膜
JPH11269656A (ja) * 1998-03-20 1999-10-05 Kojundo Chem Lab Co Ltd 薄膜形成用組成物の製造法とそれを用いた薄膜
US6576568B2 (en) 2000-04-04 2003-06-10 Applied Materials, Inc. Ionic additives for extreme low dielectric constant chemical formulations
WO2002029125A1 (fr) * 2000-10-02 2002-04-11 Nikko Materials Company, Limited Zirconium ou hafnium extremement purs, cible de pulverisation composee de ce zirconium ou hafnium extremement purs, couche mince obtenue au moyen de cette cible, procede de preparation de zirconium ou de hafnium extremement purs et procede de fabrication d'une poudre de zirconium ou de hafnium extremement purs
EP2425038A2 (de) * 2009-04-28 2012-03-07 Basf Se Verfahren zur herstellung von halbleitenden schichten
JP2010283190A (ja) 2009-06-05 2010-12-16 Konica Minolta Holdings Inc 薄膜トランジスタ、及びその製造方法
JP5929132B2 (ja) 2011-11-30 2016-06-01 株式会社リコー 金属酸化物薄膜形成用塗布液、金属酸化物薄膜の製造方法、及び電界効果型トランジスタの製造方法
JP6260990B2 (ja) 2012-12-27 2018-01-17 国立研究開発法人産業技術総合研究所 多成分系酸化物半導体の前駆体塗布液及び該塗布液を用いた多成分系酸化物半導体膜の製造方法
JP6421446B2 (ja) 2013-06-28 2018-11-14 株式会社リコー 電界効果型トランジスタ、表示素子、画像表示装置及びシステム
JP6394171B2 (ja) 2013-10-30 2018-09-26 株式会社リコー 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
JP6255651B2 (ja) * 2014-03-07 2018-01-10 富士フイルム株式会社 薄膜トランジスタ
JP6651714B2 (ja) 2014-07-11 2020-02-19 株式会社リコー ｎ型酸化物半導体製造用塗布液、電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
EP3125296B1 (en) 2015-07-30 2020-06-10 Ricoh Company, Ltd. Field-effect transistor, display element, image display device, and system
US10269293B2 (en) 2015-10-23 2019-04-23 Ricoh Company, Ltd. Field-effect transistor (FET) having gate oxide insulating layer including SI and alkaline earth elements, and display element, image display and system including FET
US10312373B2 (en) 2015-11-17 2019-06-04 Ricoh Company, Ltd. Field-effect transistor (FET) having oxide insulating layer disposed on gate insulating film and between source and drain electrodes, and display element, display and system including said FET, and method of manufacturing said FET
US10600916B2 (en) 2015-12-08 2020-03-24 Ricoh Company, Ltd. Field-effect transistor, display element, image display device, and system
JP6607013B2 (ja) 2015-12-08 2019-11-20 株式会社リコー 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
JP2017105013A (ja) 2015-12-08 2017-06-15 株式会社リコー ガスバリア性積層体、半導体装置、表示素子、表示装置、システム
JP6665536B2 (ja) 2016-01-12 2020-03-13 株式会社リコー 酸化物半導体
JP6701835B2 (ja) 2016-03-11 2020-05-27 株式会社リコー 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
US10818705B2 (en) * 2016-03-18 2020-10-27 Ricoh Company, Ltd. Method for manufacturing a field effect transistor, method for manufacturing a volatile semiconductor memory element, method for manufacturing a non-volatile semiconductor memory element, method for manufacturing a display element, method for manufacturing an image display device, and method for manufacturing a system

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017022315A (ja) * 2015-07-14 2017-01-26 株式会社リコー 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム

Also Published As

Publication number Publication date
TWI702186B (zh) 2020-08-21
US11069780B2 (en) 2021-07-20
CN110289311A (zh) 2019-09-27
EP3544047A2 (en) 2019-09-25
KR20190110034A (ko) 2019-09-27
TW201938490A (zh) 2019-10-01
US20190288076A1 (en) 2019-09-19
EP3544047A3 (en) 2019-11-20

Similar Documents

Publication Publication Date Title
JP6064314B2 (ja) 金属酸化物薄膜形成用塗布液、金属酸化物薄膜の製造方法、及び電界効果型トランジスタの製造方法
JP5929132B2 (ja) 金属酸化物薄膜形成用塗布液、金属酸化物薄膜の製造方法、及び電界効果型トランジスタの製造方法
EP3118900B1 (en) Field-effect transistor, display element, image display device, and system
US10403234B2 (en) Field-effect transistor, display element, image display device, and system
KR102260807B1 (ko) 산화물 또는 산질화물 절연체 막 형성용 도포액, 산화물 또는 산질화물 절연체 막, 전계 효과형 트랜지스터 및 이들의 제조 방법
KR102215837B1 (ko) 산화물 형성용 도포액, 산화물막의 제조 방법, 및 전계 효과형 트랜지스터의 제조 방법
JP6236778B2 (ja) 金属酸化物膜形成用塗布液、金属酸化物膜、電界効果型トランジスタ、及び電界効果型トランジスタの製造方法
WO2020111083A1 (en) Coating liquid for forming oxide, method for producing oxide film, and method for producing field-effect transistor
JP6848405B2 (ja) 電界効果型トランジスタの製造方法
JP2020025069A (ja) 酸化物形成用塗布液、酸化物膜の製造方法、及び電界効果型トランジスタの製造方法
JP7092977B2 (ja) 酸化物絶縁膜形成用塗布液、酸化物絶縁膜の製造方法、及び電界効果型トランジスタの製造方法
KR102431926B1 (ko) 산화물 박막 트랜지스터
KR102245154B1 (ko) 다적층 구조 izo 박막 트랜지스터 및 그 제조 방법
KR20220075659A (ko) 펨토초 레이저를 이용한 트랜지스터 제작 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant