KR102200074B1 - Light emitting device and lighting system - Google Patents

Light emitting device and lighting system Download PDF

Info

Publication number
KR102200074B1
KR102200074B1 KR1020140101947A KR20140101947A KR102200074B1 KR 102200074 B1 KR102200074 B1 KR 102200074B1 KR 1020140101947 A KR1020140101947 A KR 1020140101947A KR 20140101947 A KR20140101947 A KR 20140101947A KR 102200074 B1 KR102200074 B1 KR 102200074B1
Authority
KR
South Korea
Prior art keywords
electrode
edge
type semiconductor
branch
semiconductor layer
Prior art date
Application number
KR1020140101947A
Other languages
Korean (ko)
Other versions
KR20160018046A (en
Inventor
염웅선
김현주
정환희
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020140101947A priority Critical patent/KR102200074B1/en
Publication of KR20160018046A publication Critical patent/KR20160018046A/en
Application granted granted Critical
Publication of KR102200074B1 publication Critical patent/KR102200074B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED

Abstract

실시예에 따른 발광소자는, 제 1 전극; 상기 제 1 전극 상에 제 2 도전형 반도체층; 상기 제 2 도전형 반도체층 상에 활성층; 상기 활성층 상에 제 1 도전형 반도체층; 및 상기 제 1 도전형 반도체층 상면에 배치되는 제 2 전극; 을 포함하고, 상기 제 2 전극은 적어도 하나 이상의 전극패드와, 상기 전극패드에 연결되고 상기 제 1 도전형 반도체층 상면의 테두리에 배치되는 에지 전극패턴과, 상기 전극패드 또는 에지 전극패턴에서 상기 제 1 도전형 반도체층 상면의 내부로 연장되는 적어도 하나 이상의 브랜치 전극패턴을 포함하는 것을 특징으로 한다.
또한, 실시예에 따른 조명시스템은 상기 발광소자를 구비하는 조명유닛을 포함할 수 있다.
실시예에 의하면, 전극패턴의 구조를 최적화 하여, 전극이 차지하는 면적을 줄여 광추출 효율을 향상시키면서, 전류 스프레딩 특성은 향상시킬 수 있는 장점이 있다. The light emitting device according to the embodiment includes: a first electrode; A second conductivity type semiconductor layer on the first electrode; An active layer on the second conductivity type semiconductor layer; A first conductivity type semiconductor layer on the active layer; And a second electrode disposed on an upper surface of the first conductivity type semiconductor layer. Including, wherein the second electrode comprises at least one electrode pad, an edge electrode pattern connected to the electrode pad and disposed on an edge of an upper surface of the first conductivity type semiconductor layer, and the second electrode in the electrode pad or edge electrode pattern. It characterized in that it comprises at least one or more branch electrode patterns extending into the inside of the upper surface of the one-conductivity semiconductor layer.
In addition, the lighting system according to the embodiment may include a lighting unit including the light emitting device.
According to the embodiment, there is an advantage of optimizing the structure of an electrode pattern, reducing an area occupied by the electrode, improving light extraction efficiency, and improving current spreading characteristics.

Description

발광소자 및 조명시스템{LIGHT EMITTING DEVICE AND LIGHTING SYSTEM}Light emitting device and lighting system {LIGHT EMITTING DEVICE AND LIGHTING SYSTEM}

실시예는 발광소자, 발광소자의 제조방법, 발광소자 패키지 및 조명시스템에 관한 것이다.The embodiment relates to a light emitting device, a method of manufacturing a light emitting device, a light emitting device package, and a lighting system.

발광소자(Light Emitting Device)는 전기에너지가 빛 에너지로 변환되는 특성의 p-n 접합 다이오드로서, 주기율표상에서 Ⅲ족과 Ⅴ족 등의 화합물 반도체로 생성될 수 있고 화합물 반도체의 조성비를 조절함으로써 다양한 색상구현이 가능하다.Light Emitting Device is a pn junction diode that converts electrical energy into light energy. It can be created as a compound semiconductor such as Group III and Group V on the periodic table. Various colors can be realized by controlling the composition ratio of the compound semiconductor. It is possible.

발광소자는 순방향전압 인가 시 n층의 전자(electron)와 p층의 정공(hole)이 결합하여 전도대(Conduction band)와 가전대(Valance band)의 밴드갭 에너지에 해당하는 만큼의 에너지를 발산하는데, 이 에너지는 주로 열이나 빛의 형태로 방출되며, 빛의 형태로 발산되면 발광소자가 된다.When the forward voltage is applied, the electrons in the n-layer and the holes in the p-layer are combined to emit energy equivalent to the band gap energy of the conduction band and the balance band. , This energy is mainly emitted in the form of heat or light, and when radiated in the form of light, it becomes a light emitting device.

예를 들어, 질화물 반도체는 높은 열적 안정성과 폭넓은 밴드갭 에너지에 의해 광소자 및 고출력 전자소자 개발 분야에서 큰 관심을 받고 있다. 특히, 질화물 반도체를 이용한 청색(Blue) 발광소자, 녹색(Green) 발광소자, 자외선(UV) 발광소자 등은 상용화되어 널리 사용되고 있다.For example, nitride semiconductors are attracting great interest in the development of optical devices and high-power electronic devices due to their high thermal stability and wide band gap energy. In particular, a blue light-emitting device, a green light-emitting device, and an ultraviolet (UV) light-emitting device using a nitride semiconductor are commercialized and widely used.

최근 고효율 LED 수요가 증가함에 광도 개선이 이슈가 되고 있다. As the demand for high-efficiency LEDs has recently increased, improving luminance has become an issue.

광도를 개선하는 방안으로 활성층(MQW) 구조 개선, 전자차단층(EBL)의 개선, 활성층의 개선 및 전극패턴 개선 등의 시도가 있으나 큰 효과를 보지 못하는 상황이다.As a way to improve the luminous intensity, there are attempts to improve the structure of the active layer (MQW), improve the electron blocking layer (EBL), improve the active layer, and improve the electrode pattern, but have not seen a great effect.

특히, 활성층 전반에 걸쳐 전하를 골고루 확산시키기 위하여, 반도체층 전반에 걸쳐 전류를 공급할 수 있는 전극패턴 구조가 요구된다.In particular, an electrode pattern structure capable of supplying current throughout the semiconductor layer is required in order to evenly diffuse electric charges throughout the active layer.

이에 따라서, 단순히 반도체층 상에 전극패드만을 배치하는 종래 전극구조에서, 전극패드에서 뻗어나가는 가지 전극을 배치하여 반도체층에 전류 스프레딩을 원활하게 하는 방안 등이 제안되었다.Accordingly, in a conventional electrode structure in which only electrode pads are simply disposed on a semiconductor layer, a method of smooth current spreading on the semiconductor layer by disposing branch electrodes extending from the electrode pads has been proposed.

실시예는 광도를 향상시킬 수 있는 발광소자, 발광소자의 제조방법, 발광소자 패키지 및 조명시스템을 제공하고자 한다.The embodiment is to provide a light emitting device capable of improving luminous intensity, a method of manufacturing a light emitting device, a light emitting device package, and a lighting system.

실시예에 따른 발광소자는, 제 1 전극; 상기 제 1 전극 상에 제 2 도전형 반도체층; 상기 제 2 도전형 반도체층 상에 활성층; 상기 활성층 상에 제 1 도전형 반도체층; 및 상기 제 1 도전형 반도체층 상면에 배치되는 제 2 전극; 을 포함하고, 상기 제 2 전극은 적어도 하나 이상의 전극패드와, 상기 전극패드에 연결되고 상기 제 1 도전형 반도체층 상면의 테두리에 배치되는 에지 전극패턴과, 상기 전극패드 또는 에지 전극패턴에서 상기 제 1 도전형 반도체층 상면의 내부로 연장되는 적어도 하나 이상의 브랜치 전극패턴을 포함하는 것을 특징으로 한다. The light emitting device according to the embodiment includes: a first electrode; A second conductivity type semiconductor layer on the first electrode; An active layer on the second conductivity type semiconductor layer; A first conductivity type semiconductor layer on the active layer; And a second electrode disposed on an upper surface of the first conductivity type semiconductor layer. Including, wherein the second electrode comprises at least one electrode pad, an edge electrode pattern connected to the electrode pad and disposed on an edge of an upper surface of the first conductivity type semiconductor layer, and the second electrode in the electrode pad or edge electrode pattern. It characterized in that it comprises at least one or more branch electrode patterns extending into the inside of the upper surface of the one-conductivity semiconductor layer.

또한, 실시예에 따른 조명시스템은 상기 발광소자를 구비하는 조명유닛을 포함할 수 있다.In addition, the lighting system according to the embodiment may include a lighting unit including the light emitting device.

실시예에 의하면 광도를 증대시킬 수 있는 최적의 구조를 구비한 발광소자, 발광소자의 제조방법, 발광소자 패키지 및 조명시스템을 제공할 수 있다.According to the embodiment, a light emitting device having an optimal structure capable of increasing luminous intensity, a method of manufacturing a light emitting device, a light emitting device package, and a lighting system can be provided.

실시예에 의하면, 전극패턴의 구조를 최적화 하여, 전극이 차지하는 면적을 줄여 광추출 효율을 향상시키면서, 전류 스프레딩 특성은 향상시킬 수 있는 발광소자, 발광소자의 제조방법, 발광소자 패키지 및 조명시스템을 제공할 수 있다.According to an embodiment, a light-emitting device capable of improving light extraction efficiency by reducing an area occupied by an electrode by optimizing the structure of an electrode pattern and improving current spreading characteristics, a method of manufacturing a light-emitting device, a light-emitting device package, and a lighting system Can provide.

그리고, 실시예에 의하면 양자구속효과의 개선, 발광효율의 개선 및 소자신뢰성 개선할 수 있는 발광소자, 발광소자의 제조방법, 발광소자 패키지 및 조명시스템을 제공할 수 있다.In addition, according to the embodiment, it is possible to provide a light emitting device, a method of manufacturing a light emitting device, a light emitting device package, and a lighting system capable of improving quantum confinement effect, improving luminous efficiency, and improving device reliability.

도 1은 실시예에 따른 발광소자의 수직 단면도이다.
도 2는 제 1 실시예에 따른 발광소자의 분리 사시도이고, 도 3은 제 1 실시예에 따른 발광구조물의 평면도이다.
도 4는 제 2 실시예에 따른 발광구조물의 평면도다.
도 5(a)는 크로스 패턴의 전극층을 갖는 발광소자와 Y 패턴의 전극층을 갖는 발광소자의 발광효율(Po)을 비교한 그래프이다.
도 5(b)는 크로스 패턴의 전극층을 갖는 발광소자와 Y 패턴의 전극층을 갖는 발광소자의 동작전압(Vf)를 비교한 그래프이다.
도 6은 전류량에 따른 크로스 패턴의 전극층과 Y 패턴의 전극층의 이미지를 나타낸다.
도 7은 제 3 실시예에 따른 발광구조물의 평면도다.
도 8 은 제 4 실시예에 따른 발광구조물의 평면도다.
도 9는 제 5 실시예에 따른 발광구조물의 평면도다.
도 10은 제 6 실시예에 따른 발광구조물의 평면도다.
도 11은 제 7 실시예에 따른 발광구조물의 평면도다.
도 12는 제 8 실시예에 따른 발광구조물의 평면도다.
도 13은 제 9 실시예에 따른 발광구조물의 평면도다.
도 14(a)와 (b)는 제 10 실시예에 따른 도 3의 x-y의 수직 단면도이다.
도 15는 제 11 실시예에 따른 발광구조물의 평면도다.
도 16은 제 12 실시예에 따른 발광구조물의 평면도다.
도 17은 실시예에 따른 발광소자 패키지의 단면도이다.1 is a vertical cross-sectional view of a light emitting device according to an embodiment.
2 is an exploded perspective view of a light emitting device according to the first embodiment, and FIG. 3 is a plan view of a light emitting structure according to the first embodiment.
4 is a plan view of a light emitting structure according to a second embodiment.
5(a) is a graph comparing the luminous efficiency (Po) of a light-emitting device having a cross-pattern electrode layer and a light-emitting device having a Y-pattern electrode layer.
5B is a graph comparing the operating voltage Vf of a light emitting device having a cross pattern electrode layer and a light emitting device having a Y pattern electrode layer.
6 shows images of an electrode layer of a cross pattern and an electrode layer of a Y pattern according to the amount of current.
7 is a plan view of a light emitting structure according to the third embodiment.
8 is a plan view of a light emitting structure according to a fourth embodiment.
9 is a plan view of a light emitting structure according to a fifth embodiment.
10 is a plan view of a light emitting structure according to the sixth embodiment.
11 is a plan view of a light emitting structure according to the seventh embodiment.
12 is a plan view of a light emitting structure according to the eighth embodiment.
13 is a plan view of a light emitting structure according to the ninth embodiment.
14(a) and (b) are vertical cross-sectional views of xy of FIG. 3 according to the tenth embodiment.
15 is a plan view of a light emitting structure according to an eleventh embodiment.
16 is a plan view of a light emitting structure according to a twelfth embodiment.
17 is a cross-sectional view of a light emitting device package according to an embodiment.

실시 예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "상/위(on/over)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "상/위(on/over)"와 "아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 상/위 또는 아래에 대한 기준은 도면을 기준으로 설명한다.
In the description of the embodiment, each layer (film), region, pattern, or structure is "on/over" or "under" of the substrate, each layer (film), region, pad, or patterns. In the case of being described as being formed in, "on/over" and "under" include both "directly" or "indirectly" formed do. In addition, standards for the top/top or bottom of each layer will be described based on the drawings.

도 1은 실시예에 따른 발광소자의 수직 단면도이다. 1 is a vertical cross-sectional view of a light emitting device according to an embodiment.

도 1을 참조하면, 실시예에 따른 발광소자(100)는 제 1 전극(87)과, 상기 제 1 전극(87) 상에 제 2 도전형 반도체층(13)과, 상기 제 2 도전형 반도체층(13) 상에 활성층(12)과, 상기 활성층(12) 상에 제 1 도전형 반도체층(11)과, 상기 제 1 도전형 반도체층(11) 상에 제 2 전극(200)을 포함할 수 있다. Referring to FIG. 1, a light emitting device 100 according to an embodiment includes a first electrode 87, a second conductivity type semiconductor layer 13 on the first electrode 87, and the second conductivity type semiconductor. An active layer 12 on the layer 13, a first conductivity type semiconductor layer 11 on the active layer 12, and a second electrode 200 on the first conductivity type semiconductor layer 11 can do.

실시예에 따른 발광소자는(100)는 제 1 전극(87)은 지지부재(70)와, 지지부재(70) 상에 본딩층(60)과, 본딩층(60) 상에 반사층(17)과, 상기 반사층(17) 상에 오믹층(15)을 포함할 수 있다. In the light emitting device 100 according to the embodiment, the first electrode 87 includes a support member 70, a bonding layer 60 on the support member 70, and a reflective layer 17 on the bonding layer 60. And, an ohmic layer 15 may be included on the reflective layer 17.

그리고, 실시예에 따른 발광소자(100)는 제 2 전극(200) 아래 배치된 제 1 전류차단층(90)(current blocking layer)과, 상기 제 1 전극(87) 상에 배치된 제 2 전류차단층(95)을 더 포함할 수 있다. In addition, the light emitting device 100 according to the embodiment includes a first current blocking layer 90 disposed under the second electrode 200 and a second current disposed on the first electrode 87. It may further include a blocking layer (95).

상기 지지부재(70)는 예를 들어, Ti, Cr, Ni, Al, Pt, Au, W, Cu, Mo, Cu-W 또는 불순물이 주입된 반도체 기판(예: Si, Ge, GaN, GaAs, ZnO, SiC, SiGe 등) 중에서 적어도 어느 하나로 형성될 수 있다. 또한 상기 지지부재(70)는 절연물질로 형성될 수도 있다.The support member 70 is, for example, Ti, Cr, Ni, Al, Pt, Au, W, Cu, Mo, Cu-W or a semiconductor substrate implanted with impurities (for example, Si, Ge, GaN, GaAs, ZnO, SiC, SiGe, etc.) may be formed of at least one of. In addition, the support member 70 may be formed of an insulating material.

그리고, 상기 지지부재(70) 상에는 본딩층(60)이 배치될 수 있다. 상기 본딩층(60)은 베리어 금속 또는 본딩 금속 등을 포함하며, 예를 들어, Ti, Au, Sn, Ni, Cr, Ga, In, Bi, Cu, Ag, Nb, Pd 또는 Ta 중 적어도 하나를 포함할 수 있다. 상기 지지부재(70)는 실시 예에 따른 발광구조물(10)을 지지하며 방열 기능을 수행할 수 있다. 상기 본딩층(60)은 시드층으로 구현될 수도 있다.In addition, a bonding layer 60 may be disposed on the support member 70. The bonding layer 60 includes a barrier metal or a bonding metal, and for example, at least one of Ti, Au, Sn, Ni, Cr, Ga, In, Bi, Cu, Ag, Nb, Pd, or Ta Can include. The support member 70 supports the light emitting structure 10 according to the embodiment and may perform a heat dissipation function. The bonding layer 60 may be implemented as a seed layer.

상기 본딩층(60) 상에는 금속층(미도시)가 더 배치될 수 있다. 상기 금속층은 상기 본딩층(60)이 제공되는 공정에서 상기 본딩층(60)에 포함된 물질이 상기 반사층(17) 방향으로 확산되는 것을 방지하는 기능을 수행할 수 있다. A metal layer (not shown) may be further disposed on the bonding layer 60. The metal layer may perform a function of preventing a material included in the bonding layer 60 from diffusing toward the reflective layer 17 in a process in which the bonding layer 60 is provided.

또한, 상기 본딩층(60) 상에는 반사층(17)이 배치될 수 있다. 그리고, 상기 반사층(17) 상에는 오믹층(15)이 배치될 수 있다. 상기 오믹층(15)은 상기 발광구조물(10)과 오믹 접촉이 되도록 형성될 수 있다. 상기 반사층(17)은 상기 제 2 도전형 반도체층(13)에 전기적으로 연결될 수 있다. 상기 오믹층(15)은 상기 발광구조물(10)과 오믹 접촉되는 영역을 포함할 수 있다.In addition, a reflective layer 17 may be disposed on the bonding layer 60. In addition, an ohmic layer 15 may be disposed on the reflective layer 17. The ohmic layer 15 may be formed to come into ohmic contact with the light emitting structure 10. The reflective layer 17 may be electrically connected to the second conductivity type semiconductor layer 13. The ohmic layer 15 may include a region in ohmic contact with the light emitting structure 10.

상기 오믹층(15)은 예컨대 투명 전도성 산화막으로 형성될 수 있다. 상기 오믹층(15)은 예로서 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), AZO(Aluminum Zinc Oxide), AGZO(Aluminum Gallium Zinc Oxide), IZTO(Indium Zinc Tin Oxide), IAZO(Indium Aluminum Zinc Oxide), IGZO(Indium Gallium Zinc Oxide), IGTO(Indium Gallium Tin Oxide), ATO(Antimony Tin Oxide), GZO(Gallium Zinc Oxide), IZON(IZO Nitride), ZnO, IrOx, RuOx, NiO, Pt, Ag, Ti 중에서 선택된 적어도 하나의 물질을 포함하여 형성될 수 있다.The ohmic layer 15 may be formed of, for example, a transparent conductive oxide film. The ohmic layer 15 is, for example, ITO (Indium Tin Oxide), IZO (Indium Zinc Oxide), AZO (Aluminum Zinc Oxide), AGZO (Aluminum Gallium Zinc Oxide), IZTO (Indium Zinc Tin Oxide), IAZO (Indium Aluminum Zinc Oxide), IGZO (Indium Gallium Zinc Oxide), IGTO (Indium Gallium Tin Oxide), ATO (Antimony Tin Oxide), GZO (Gallium Zinc Oxide), IZON (IZO Nitride), ZnO, IrOx, RuOx, NiO, Pt, It may be formed by including at least one material selected from Ag and Ti.

상기 반사층(17)은 고 반사율을 갖는 물질로 형성될 수 있다. 예컨대 상기 반사층(17)은 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Cu, Au, Hf, Ti 중 적어도 하나를 포함하는 금속 또는 합금으로 단층 또는 다층으로 형성될 수 있다. 또한, 상기 반사층(17)은 상기 금속 또는 합금과 ITO(Indium-Tin-Oxide), IZO(Indium-Zinc-Oxide), IZTO(Indium-Zinc-Tin-Oxide), IAZO(Indium-Aluminum-Zinc-Oxide), IGZO(Indium-Gallium-Zinc-Oxide), IGTO(Indium-Gallium-Tin-Oxide), AZO(Aluminum-Zinc-Oxide), ATO(Antimony-Tin-Oxide) 등의 투광성 전도성 물질을 이용하여 단층 또는 다층으로 형성될 수 있다. The reflective layer 17 may be formed of a material having a high reflectivity. For example, the reflective layer 17 may be formed as a single layer or a multilayer of a metal or alloy containing at least one of Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Cu, Au, Hf, and Ti. I can. In addition, the reflective layer 17 includes the metal or alloy and ITO (Indium-Tin-Oxide), IZO (Indium-Zinc-Oxide), IZTO (Indium-Zinc-Tin-Oxide), IAZO (Indium-Aluminum-Zinc- Oxide), IGZO (Indium-Gallium-Zinc-Oxide), IGTO (Indium-Gallium-Tin-Oxide), AZO (Aluminum-Zinc-Oxide), ATO (Antimony-Tin-Oxide), etc. It may be formed as a single layer or multiple layers.

또한, 상기 오믹층(15)은 상기 반사층(17) 상에 배치되어, 상기 발광구조물(10)과 오믹 접촉될 수도 있다.In addition, the ohmic layer 15 may be disposed on the reflective layer 17 to make ohmic contact with the light emitting structure 10.

한편, 상기 제 1 전극(87)의 둘레에는 채널층(40)이 더 배치될 수 있다. Meanwhile, a channel layer 40 may be further disposed around the first electrode 87.

상기 채널층(40)은 금속 산화물 또는 절연 물질 중에서 선택될 수 있으며, 예컨대 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), SiO2, SiOx, SiOxNy, Si3N4, Al2O3, TiO2 중 적어도 하나 이상을 포함할 수 있다. 이러한 상기 채널층(40)은 스퍼터링 방법 또는 증착 방법 등을 이용하여 형성할 수 있으며, 반사층과 같은 금속이 발광 구조물(10)의 층들을 쇼트시키는 것을 방지할 수 있다The channel layer 40 may be selected from a metal oxide or an insulating material, for example, indium tin oxide (ITO), indium zinc oxide (IZO), indium zinc tin oxide (IZTO), indium aluminum zinc oxide (IAZO), and IGZO. (indium gallium zinc oxide), IGTO (indium gallium tin oxide), AZO (aluminum zinc oxide), ATO (antimony tin oxide), GZO (gallium zinc oxide), SiO 2 , SiO x , SiO x N y , Si 3 N 4 , Al 2 O 3 , TiO 2 It may include at least one or more. The channel layer 40 may be formed using a sputtering method or a vapor deposition method, and it is possible to prevent a metal such as a reflective layer from shorting the layers of the light emitting structure 10.

상기 제 1 전극(87) 상에는 제 2 도전형 반도체층(13)이 배치될 수 있다. A second conductivity type semiconductor layer 13 may be disposed on the first electrode 87.

상기 제 2 도전형 반도체층(13)은 예를 들어, p형 반도체층으로 구현될 수 있다. 상기 제 2 도전형 반도체층(13)은 InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 형성될 수 있다. 상기 제 2 도전형 반도체층(13)은, 예를 들어 InAlGaN, GaN, AlGaN, InGaN, AlInN, AlN, InN 등에서 선택될 수 있으며, Mg, Zn, Ca, Sr, Ba 등의 p형 도펀트가 도핑될 수 있다.The second conductivity-type semiconductor layer 13 may be implemented as, for example, a p-type semiconductor layer. The second conductivity type semiconductor layer 13 is formed of a semiconductor material having a composition formula of In x Al y Ga 1-xy N (0≤x≤1, 0≤y≤1, 0≤x+y≤1). I can. The second conductivity type semiconductor layer 13 may be selected from, for example, InAlGaN, GaN, AlGaN, InGaN, AlInN, AlN, InN, etc., and doped with p-type dopants such as Mg, Zn, Ca, Sr, Ba, etc. Can be.

그리고, 상기 제 2 도전형 반도체층(13) 상에는 활성층(12)이 배치될 수 있다. In addition, an active layer 12 may be disposed on the second conductivity type semiconductor layer 13.

상기 활성층(12)은 상기 제 1 도전형 반도체층(11)을 통해서 주입되는 전자(또는 정공)와 상기 제 2 도전형 반도체층(13)을 통해서 주입되는 정공(또는 전자)이 서로 만나서, 상기 활성층(12)의 형성 물질에 따른 에너지 밴드(Energy Band)의 밴드갭(Band Gap) 차이에 의해서 빛을 방출하는 층이다. 상기 활성층(12)은 단일 우물 구조, 다중 우물 구조, 양자점 구조 또는 양자선 구조 중 어느 하나로 형성될 수 있으나, 이에 한정되는 것은 아니다. 그리고, 상기 활성층(12)은 InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 형성될 수 있다. 상기 활성층(12)이 상기 다중 우물 구조로 형성된 경우, 상기 활성층(12)은 복수의 우물층과 복수의 장벽층이 적층되어 형성될 수 있으며, 예를 들어, InGaN 우물층/GaN 장벽층의 주기로 형성될 수 있다.In the active layer 12, electrons (or holes) injected through the first conductivity type semiconductor layer 11 and holes (or electrons) injected through the second conductivity type semiconductor layer 13 meet each other, It is a layer that emits light due to a difference in a band gap of an energy band according to a material of the active layer 12. The active layer 12 may be formed in any one of a single well structure, a multiple well structure, a quantum dot structure, or a quantum wire structure, but is not limited thereto. In addition, the active layer 12 may be formed of a semiconductor material having a composition formula of In x Al y Ga 1-xy N (0≤x≤1, 0≤y≤1, 0≤x+y≤1). When the active layer 12 is formed in the multi-well structure, the active layer 12 may be formed by stacking a plurality of well layers and a plurality of barrier layers, for example, in a cycle of an InGaN well layer/GaN barrier layer. Can be formed.

상기 활성층(12) 상에는 제 1 도전형 반도체층(13)이 배치될 수 있다. A first conductivity type semiconductor layer 13 may be disposed on the active layer 12.

상기 제 1 도전형 반도체층(11)은 예를 들어, n형 반도체층을 포함할 수 있다. 상기 제 1 도전형 반도체층(11)은 InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 형성될 수 있다. 상기 제 1 도전형 반도체층(11)은, 예를 들어 InAlGaN, GaN, AlGaN, AlInN, InGaN, AlN, InN 등에서 선택될 수 있으며, Si, Ge, Sn, Se, Te 등의 n형 도펀트가 도핑될 수 있다.The first conductivity-type semiconductor layer 11 may include, for example, an n-type semiconductor layer. The first conductivity type semiconductor layer 11 is formed of a semiconductor material having a composition formula of In x Al y Ga 1-xy N (0≤x≤1, 0≤y≤1, 0≤x+y≤1). I can. The first conductivity-type semiconductor layer 11 may be selected from, for example, InAlGaN, GaN, AlGaN, AlInN, InGaN, AlN, InN, etc., and doped with n-type dopants such as Si, Ge, Sn, Se, Te, etc. Can be.

한편, 상기 제 1 도전형 반도체층(11)이 p형 반도체층을 포함하고 상기 제 2 도전형 반도체층(13)이 n형 반도체층을 포함할 수도 있다. 또한, 상기 제 2 도전형 반도체층(13) 위에는 n형 또는 p형 반도체층을 포함하는 반도체층이 더 형성될 수도 있으며, 이에 따라, 상기 발광구조물(10)은 np, pn, npn, pnp 접합 구조 중 적어도 어느 하나를 가질 수 있다. 또한, 상기 제 1 도전형 반도체층(11) 및 상기 제 2 도전형 반도체층(13) 내의 불순물의 도핑 농도는 균일 또는 불균일하게 형성될 수 있다. 즉, 상기 발광구조물(10)의 구조는 다양하게 형성될 수 있으며, 이에 대해 한정하지는 않는다.Meanwhile, the first conductivity type semiconductor layer 11 may include a p-type semiconductor layer, and the second conductivity type semiconductor layer 13 may include an n-type semiconductor layer. In addition, a semiconductor layer including an n-type or p-type semiconductor layer may be further formed on the second conductivity-type semiconductor layer 13, and accordingly, the light emitting structure 10 is np, pn, npn, pnp junction It may have at least any one of the structures. In addition, doping concentrations of impurities in the first conductivity-type semiconductor layer 11 and the second conductivity-type semiconductor layer 13 may be formed uniformly or non-uniformly. That is, the structure of the light-emitting structure 10 may be formed in various ways, but is not limited thereto.

한편, 상기 제 2 전극(200)의 전극패드(211, 212)와 접하는 제 1 도전형 반도체층(11)에는 제 1 전류차단층(95)이 배치될 수 있다. 그리고, 상기 제 1 전류차단층(95)은 전극패드(211, 212)의 크기보다 작게 형성될 수 있다. 상기 전류차단층(90)은 절연물질을 포함하여, 상기 전극패드(211, 212)의 주위에 전류가 집중(current crowiding)되는 현상을 방지할 수 있다. Meanwhile, a first current blocking layer 95 may be disposed on the first conductivity type semiconductor layer 11 in contact with the electrode pads 211 and 212 of the second electrode 200. In addition, the first current blocking layer 95 may be formed smaller than the size of the electrode pads 211 and 212. The current blocking layer 90 may include an insulating material to prevent current crowiding around the electrode pads 211 and 212.

이러한 상기 제 1 전류차단층(95)은 제 1 도전형 반도체층(11)의 상면 일부를 식각한 후 절연물질을 채워 형성할 수 있다. 또한, 상기 제 1 전류차단층(95)은 상기 제 1 도전형 반도체층(11)에 제 2 도전형 도펀트를 도핑하여 형성할 수도 있다.The first current blocking layer 95 may be formed by etching a portion of the upper surface of the first conductivity type semiconductor layer 11 and then filling an insulating material. In addition, the first current blocking layer 95 may be formed by doping the first conductivity type semiconductor layer 11 with a second conductivity type dopant.

그리고, 상기 제 2 전극(200)에 대응되는 제 1 전극(87) 상에는 제 2 전류차단층(90)이 배치될 수 있다. 상기 제 2 전류차단층(90)은 상기 제 2 전극(200)의 폭과 동일하거나 좀더 넓게 형성될 수 있다. 상기 제 2 전류차단층(90)은 절연물질을 포함하여, 상기 제 2 전극(200)과 제 1 전극(87)의 수직방향으로 흐르는 전류를 억제함으로써, 전류 확산을 촉진할 수 있다.In addition, a second current blocking layer 90 may be disposed on the first electrode 87 corresponding to the second electrode 200. The second current blocking layer 90 may be formed to be equal to or wider than the width of the second electrode 200. The second current blocking layer 90 includes an insulating material and suppresses current flowing in the vertical direction between the second electrode 200 and the first electrode 87, thereby promoting current diffusion.

이러한 제 2 전류차단층(90)은 절연 물질로 형성될 수 있다. 예컨대, SiO2, SiOx, SiOxNy, Si3N4, Al2O3, TiO2 중 적어도 하나 이상을 포함할 수 있다. 그리고, 제 2 전류차단층(90)은 스퍼터링 방법 또는 증착 방법 등을 이용하여 형성할 수 있다. The second current blocking layer 90 may be formed of an insulating material. For example, SiO 2 , SiO x , SiO x N y , Si 3 N 4 , Al 2 O 3 , TiO 2 It may include at least one or more. In addition, the second current blocking layer 90 may be formed using a sputtering method or a vapor deposition method.

상기 제 2 전극(200)은 상기 제 1 도전형 반도체층(11)에 전기적으로 연결될 수 있다. 그리고, 상기 제 2 전극(200)의 일부 영역은 상기 제 1 도전형 반도체층(11)에 접촉될 수도 있다. The second electrode 200 may be electrically connected to the first conductivity type semiconductor layer 11. In addition, a partial region of the second electrode 200 may be in contact with the first conductivity type semiconductor layer 11.

실시 예에 의하면, 상기 제 2 전극(200) 및 상기 제 1 전극(87)을 통하여 상기 발광구조물(10)에 전원이 인가될 수 있게 된다. According to the embodiment, power may be applied to the light emitting structure 10 through the second electrode 200 and the first electrode 87.

종래의 수직형 발광소자에서 상기 제 2 전극(200)은 제 1 도전형 반도체층(11) 상에 배치된 전극패드(211, 212)로만 구성된다. 이러한 전극패드(211, 212)는 제 1 도전형 반도체층(11) 전반에 걸쳐 전류를 공급하지 못하고, 전극패드(211, 212)와 인접한 발광구조물(10)에 전류를 집중시켜, 발광효율이 떨어지는 문제가 있다.In a conventional vertical light emitting device, the second electrode 200 is composed only of electrode pads 211 and 212 disposed on the first conductivity type semiconductor layer 11. These electrode pads 211 and 212 do not supply current throughout the first conductivity-type semiconductor layer 11 and concentrate the current in the light emitting structure 10 adjacent to the electrode pads 211 and 212, thereby increasing luminous efficiency. There is a problem of falling.

이러한 문제점을 극복하기 위하여, 이하 실시예에서는 발광구조물(100) 전반에 걸쳐 전류를 스프레딩하여 주입할 수 있는 다양한 전극층 구조를 실시예를 달리하여 제안하고자 한다.
In order to overcome this problem, in the following embodiments, various electrode layer structures capable of spreading and injecting current throughout the light emitting structure 100 are proposed in different embodiments.

(제 1 실시예)(Example 1)

도 2는 제 1 실시예에 따른 발광소자의 분리 사시도이고, 도 3은 제 1 실시예에 따른 발광구조물의 평면도이다. 도 1을 제 1 실시예에 적용하였을 때, 도 1은 도 2의 m-n의 단면으로 볼 수 있다. 도 1 내지 3을 참조하면, 제 1 실시예에 따른 제 2 전극(200)은 제 1 도전형 반도체층(11)의 상면에 배치되며, 전극패드(210)와, 상기 전극패드(210)에서 연결되고 상기 제 1 도전형 반도체층(11) 상면의 테두리에 배치된 에지 전극패턴(220)과, 상기 전극패드(210) 또는/및 에지 전극패턴(220)에서 제 1 도전형 반도체층(11) 상면의 중앙으로 연장되는 브랜치 전극패턴(230)을 포함할 수 있다. 2 is an exploded perspective view of a light emitting device according to the first embodiment, and FIG. 3 is a plan view of a light emitting structure according to the first embodiment. When FIG. 1 is applied to the first embodiment, FIG. 1 can be seen as a cross-section of m-n of FIG. 2. 1 to 3, the second electrode 200 according to the first embodiment is disposed on the upper surface of the first conductivity type semiconductor layer 11, the electrode pad 210 and the electrode pad 210 The edge electrode pattern 220 connected and disposed on the edge of the upper surface of the first conductivity type semiconductor layer 11, and the first conductivity type semiconductor layer 11 in the electrode pad 210 or/and the edge electrode pattern 220 ) It may include a branch electrode pattern 230 extending to the center of the upper surface.

이하 모든 실시예의 설명에서는, 상기 제 2 전극(200)이 배치되는 제 1 도전형 반도체층(11) 상면의 형상이 사각형일 때, 상기 제 2 전극(200)이 제 1 도전형 반도체층(11)으로 전류를 충분히 확산시켜 공급할 수 있는 구조를 설명하기로 한다. In the following description of all embodiments, when the top surface of the first conductivity type semiconductor layer 11 on which the second electrode 200 is disposed is a square, the second electrode 200 is the first conductivity type semiconductor layer 11. ), a structure that can sufficiently diffuse and supply current will be described.

그리고, 이하에서는 모든 실시예의 설명에서는 설명의 편의를 위하여, 도 2에 도시된 제 1 도전형 반도체층 상면의 y축 방향을 제 1 도전형 반도체층의 가로 또는 가로방향(y)으로 지칭하고, 상기 제 1 도전형 반도체층 상면의 x 축 방향을 세로 또는 세로방향으로 지칭하기로 한다. And, hereinafter, in the description of all embodiments, for convenience of explanation, the y-axis direction of the top surface of the first conductivity type semiconductor layer shown in FIG. The x-axis direction of the top surface of the first conductivity type semiconductor layer will be referred to as a vertical or vertical direction.

먼저, 이하의 실시예에서는 전극패드(210)가 2개(211,212)가 배치되는 것으로 도시하였으나, 상기 전극패드(210)는 적어도 하나 이상 형성될 수 있다. 그리고, 상기 제 1 도전형 반도체층(11) 상면의 모서리 또는 코너(corner)에 배치될 수 있으나, 이에 한정하지 않으며 설계에 따라 제 1 도전형 반도체층(11) 상면의 모서리나 코너(corner)가 아닌 다른 영역에 배치될 수도 있다. First, in the following embodiment, it is shown that two electrode pads 210 (211, 212) are disposed, but at least one electrode pad 210 may be formed. Further, the first conductivity type semiconductor layer 11 may be disposed at a corner or corner of the upper surface, but is not limited thereto, and according to the design, a corner or corner of the upper surface of the first conductivity type semiconductor layer 11 It may be placed in an area other than that.

이러한 상기 전극패드(210)는 오믹 접촉, 접착층, 본딩층의 특성을 갖는 금속층들을 포함할 수 있으며, 투광성 또는 비 투광성으로 이루어질 수 있으나, 이에 대해서 한정하지는 않는다. 예를 들어, 상기 전극패드(210)는 Ti, Ru, Rh, Ir, Mg, Zn, Al, In, Ta, Pd, Co, Ni, Si, Ge, Ag 및 Au와 이들의 선택적인 합금 중에서 선택될 수 있으며 단층 또는 다층으로 형성될 수 있다. The electrode pad 210 may include metal layers having characteristics of an ohmic contact, an adhesive layer, and a bonding layer, and may be translucent or non-transmissive, but is not limited thereto. For example, the electrode pad 210 is selected from Ti, Ru, Rh, Ir, Mg, Zn, Al, In, Ta, Pd, Co, Ni, Si, Ge, Ag and Au, and optional alloys thereof. It can be formed in a single layer or a multi-layer.

상기 에지 전극패턴(220)은 제 1 전극패드(211) 또는/및 제 2 전극패드(212)와 전기적으로 연결될 수 있으며, 상기 면의 사방의 모서리에 배치될 수 있다The edge electrode pattern 220 may be electrically connected to the first electrode pad 211 or/and the second electrode pad 212 and may be disposed at all corners of the surface.

그리고, 상기 전극패드(210)를 통해서 주입되는 전류는 상기 제 1 도전형 반도체층(11) 상면에 배치된 에지 전극패턴(220)을 통해 제 1 도전형 반도체층(11) 상면에 스프레딩되며 주입될 수 있다. 구체적으로, 도 3에서 상기 에지 전극패턴(220)은 상기 제 1 전극패드(211)와 제 2 전극패드(212)를 연결하는 세로 방향(x)의 모서리에 배치된 제 1 에지 전극(221)과, 상기 제 1 전극패드(211)을 통해 상기 제 1 에지 전극(221)과 연결되어 가로방향(y)(y)의 모서리에 배치되는 제 2 에지 전극(222)과, 상기 제 2 에지 전극(222)과 연결되어 상기 제 1 에지 전극(211)의 맞은편의 세로 방향(x)의 모서리에 배치되는 제 3 에지 전극(223)과, 상기 제 3 에지 전극(223) 및 상기 제 2 전극패드(212)를 통해 제 1 에지 전극(221)과 연결되며 상기 제 2 에지 전극(222)의 맞은편의 가로방향(y)(y)의 모서리에 배치되는 제 4 에지 전극(224)을 포함할 수 있다. 즉, 상기 제 1 내지 제 4 에지 전극(221, 222, 223, 224)은 상기 제 1 도전형 반도체층(11)의 상면의 테두리에 배치될 수 있다. In addition, the current injected through the electrode pad 210 is spread on the top surface of the first conductivity type semiconductor layer 11 through the edge electrode pattern 220 disposed on the top surface of the first conductivity type semiconductor layer 11. Can be injected. Specifically, in FIG. 3, the edge electrode pattern 220 is a first edge electrode 221 disposed at a corner in a vertical direction (x) connecting the first electrode pad 211 and the second electrode pad 212 And, a second edge electrode 222 connected to the first edge electrode 221 through the first electrode pad 211 and disposed at a corner in the horizontal direction (y) (y), and the second edge electrode A third edge electrode 223 connected to 222 and disposed at a corner in the vertical direction x opposite the first edge electrode 211, the third edge electrode 223, and the second electrode pad It may include a fourth edge electrode 224 connected to the first edge electrode 221 through 212 and disposed at a corner of the horizontal direction (y) (y) opposite the second edge electrode 222. have. That is, the first to fourth edge electrodes 221, 222, 223, and 224 may be disposed on the edge of the upper surface of the first conductivity type semiconductor layer 11.

한편, 상기 제 1 도전형 반도체층(11)의 상면 내측으로도에 전류를 확산시키기 위하여, 상기 제 1 도전형 반도체층(11)의 상면 안쪽에는 브랜치 전극패턴(230)이 더 배치될 수 있다. 상기 브랜치 전극패턴(230)은 상기 전극패드(210) 또는/및 에지 전극패턴(220)과 연결되어 상기 제 1 도전형 반도체층(11)의 상면 내부로 전류를 스프레딩 시킬 수 있다. Meanwhile, a branch electrode pattern 230 may be further disposed inside the top surface of the first conductivity type semiconductor layer 11 in order to diffuse current into the inside of the top surface of the first conductivity type semiconductor layer 11. The branch electrode pattern 230 may be connected to the electrode pad 210 or/and the edge electrode pattern 220 to spread current into the upper surface of the first conductivity type semiconductor layer 11.

좀더 상세히, 상기 브랜치 전극패턴(230)은 상기 제 2 에지 전극(222)과 제 4 에지 전극(224)의 사이에 세로방향(x)으로 배치되는 제 1 브랜치 전극(231)과, 상기 제 1 에지 전극(221)과 제 3 에지 전극(223)의 사이에 가로방향(y)(y)으로 배치되는 제 2 브랜치 전극(232)을 포함할 수 있다. 이때, 상기 제 1 브랜치 전극(231)과 제 2 브랜치 전극(232) 이 교차하는 교차점(a)이 형성될 수 있다. 이하에서는 이러한 패턴의 브랜치 전극을 크로스 패턴(cross pattern)으로 지칭한다. In more detail, the branch electrode pattern 230 includes a first branch electrode 231 disposed in a vertical direction (x) between the second edge electrode 222 and the fourth edge electrode 224, and the first A second branch electrode 232 disposed in a horizontal direction (y) (y) between the edge electrode 221 and the third edge electrode 223 may be included. In this case, a crossing point (a) where the first branch electrode 231 and the second branch electrode 232 cross may be formed. Hereinafter, the branch electrode of such a pattern is referred to as a cross pattern.

상기 크로스 패턴에서 교차점(a)은 제 1 에지 전극(221) 보다 제 3 에지 전극(223)으로 치우치게 배치될 수 있다. 즉, 상기 제 1 브랜치 전극(231)은 제 1 에지 전극(221) 보다 제 3 에지 전극(223)에 가깝게 배치될 수 있다. 상기 제 1 에지 전극(221) 주위의 제 1 도전형 반도체층(11)은 전극패드(210)가 가깝게 배치되어 전류 공급이 쉽다. 반면, 상기 제 3 에지 전극(223) 주위의 제 1 도전형 반도체층(11)은 전극패드(210)와 멀어 전류 공급이 어려울 수 있다. 따라서, 상기 제 3 에지 전극(223)에 가깝운 제 1 도전형 반도체층(11) 상면에 브랜치 전극패턴(230)이 배치된 면적을 늘려 상기 전극패드(210)에서 멀리 떨어진 제 1 도전형 반도체층(11)에도 골고루 전류를 스프레딩할 수 있다. In the cross pattern, the intersection point (a) may be arranged to be biased toward the third edge electrode 223 rather than the first edge electrode 221. That is, the first branch electrode 231 may be disposed closer to the third edge electrode 223 than the first edge electrode 221. In the first conductive type semiconductor layer 11 around the first edge electrode 221, the electrode pad 210 is disposed close to each other, so that current supply is easy. On the other hand, since the first conductivity type semiconductor layer 11 around the third edge electrode 223 is far from the electrode pad 210, it may be difficult to supply current. Therefore, the first conductivity type semiconductor far from the electrode pad 210 by increasing the area where the branch electrode pattern 230 is disposed on the upper surface of the first conductivity type semiconductor layer 11 close to the third edge electrode 223 The current can be spread evenly in the layer 11 as well.

이러한 상기 에지 전극패턴(220)과 브랜치 전극패턴(230)은 오믹 접촉, 접착층, 본딩층의 특성을 갖는 금속층들을 포함할 수 있으며, 투광성 또는 비 투광성으로 이루어질 수 있으나, 이에 대해서 한정하지는 않는다. 예를 들어, 상기 전극패턴은 Ti, Ru, Rh, Ir, Mg, Zn, Al, In, Ta, Pd, Co, Ni, Si, Ge, Ag 및 Au와 이들의 선택적인 합금 중에서 선택될 수 있으며 단층 또는 다층으로 형성될 수 있다.The edge electrode pattern 220 and the branch electrode pattern 230 may include metal layers having characteristics of an ohmic contact, an adhesive layer, and a bonding layer, and may be transmissive or non-transmissive, but are not limited thereto. For example, the electrode pattern may be selected from Ti, Ru, Rh, Ir, Mg, Zn, Al, In, Ta, Pd, Co, Ni, Si, Ge, Ag, and Au, and optional alloys thereof. It may be formed as a single layer or multiple layers.

상기 브랜치 전극패턴(230)은 적어도 1개 이상 형성될 수 있으며 이에 한정하지 않는다. 이하에서는 제 2 전극(200)의 구조를 변경한 다양한 패턴을 실시예를 나누어 설명하며, 같은 개념의 구성은 동일한 도면부호를 삽입하기로 하고, 중복되는 설명에 대해서는 기재를 생략하기로 한다.
At least one branch electrode pattern 230 may be formed, but is not limited thereto. Hereinafter, various patterns in which the structure of the second electrode 200 is changed will be described by dividing the embodiments, and the same reference numerals are inserted for configurations of the same concept, and descriptions of overlapping descriptions will be omitted.

(제 2 실시예)(Second Example)

도 4는 제 2 실시예에 따른 발광구조물의 평면도다. 4 is a plan view of a light emitting structure according to a second embodiment.

도 4를 참조하면, 제 2 실시예에 따른 제 2 전극(200)은 제 1,2 전극패드(211,212)을 포함하는 전극패드(210)와, 제 1 도전형 반도체층(11)상면의 테두리에 배치된 에지 전극패턴(220)과, 상기 제 1 도전형 반도체층 상면의 테두리 내에 배치된 브랜치 전극패턴(230)을 포함할 수 있다. Referring to FIG. 4, the second electrode 200 according to the second embodiment includes an electrode pad 210 including first and second electrode pads 211 and 212 and an edge of an upper surface of the first conductive semiconductor layer 11. And a branch electrode pattern 230 disposed within an edge of an upper surface of the first conductivity type semiconductor layer and an edge electrode pattern 220 disposed at the same.

상기 에지 전극패턴(220)은 상기 제 1 전극패드(211)와 제 2 전극패드(212)를 연결하는 세로 방향의 모서리에 배치된 제 1 에지 전극(221)과, 상기 제 1 전극패드(211)을 통해 상기 제 1 에지 전극(221)과 연결되어 가로방향(y)의 모서리에 배치되는 제 2 에지 전극(222)과, 상기 제 2 에지 전극(222)과 연결되어 상기 제 1 에지 전극(211)의 맞은편의 세로방향(x)의 모서리에 배치되는 제 3 에지 전극(223)과, 상기 제 3 에지 전극(223) 및 상기 제 2 전극패드(212)를 통해 제 1 에지 전극(221)과 연결되며 상기 제 2 에지 전극(222)의 맞은편의 가로방향(y)의 모서리에 배치되는 제 4 에지 전극(224)을 포함할 수 있다. 즉, 상기 제 1 내지 제 4 에지 전극(221, 222, 223, 224)은 상기 제 1 도전형 반도체층(11)의 상면의 테두리에 배치될 수 있다. The edge electrode pattern 220 includes a first edge electrode 221 disposed at a corner in a vertical direction connecting the first electrode pad 211 and the second electrode pad 212 and the first electrode pad 211 ) Through a second edge electrode 222 connected to the first edge electrode 221 and disposed at a corner in the horizontal direction (y), and the first edge electrode 222 connected to the second edge electrode 222 The first edge electrode 221 through the third edge electrode 223 disposed at the edge in the vertical direction (x) opposite to 211), and the third edge electrode 223 and the second electrode pad 212 And a fourth edge electrode 224 disposed at a corner in the horizontal direction y opposite the second edge electrode 222. That is, the first to fourth edge electrodes 221, 222, 223, and 224 may be disposed on the edge of the upper surface of the first conductivity type semiconductor layer 11.

그리고, 상기 브랜치 전극패턴(230)은 상기 제 1 전극패드(211)에서 상기 제 2 에지 전극(222)와 일정 각도(θ1)를 이루며 상기 제 1 도전형 반도체층(11) 상면의 내부로 연장되는 제 1 브랜치 전극(231)과, 상기 제 2 전극패드(212)에서 상기 제 4 에지 전극(224)와 일정 각도(θ2)를 이루며 상기 제 1 도전형 반도체층(11) 상면 내부로 연장되는 제 2 브랜치 전극(232)과, 상기 제 1 브랜치 전극(231)과 제 2 브랜치 전극(232)이 만난 지점과 상기 제 3 에지 전극(223)을 연결하는 제 3 브랜치 전극(233)을 포함할 수 있다. 이하에서는 이러한 패턴의 브랜치 전극패턴(230) 형태를 Y 패턴으로 지칭한다. In addition, the branch electrode pattern 230 forms an angle (θ1) with the second edge electrode 222 from the first electrode pad 211 and extends inside the upper surface of the first conductivity type semiconductor layer 11 The first branch electrode 231 is formed, and the second electrode pad 212 forms an angle θ2 with the fourth edge electrode 224 and extends inside the upper surface of the first conductivity type semiconductor layer 11. A second branch electrode 232 and a third branch electrode 233 connecting the third edge electrode 223 to a point where the first branch electrode 231 and the second branch electrode 232 meet. I can. Hereinafter, the shape of the branch electrode pattern 230 of this pattern is referred to as a Y pattern.

상기 제 1 브랜치 전극(231), 제 2 브랜치 전극(232), 제 3 브랜치 전극(233)이 만나는 지점(a)은 제 1 에지 전극(221)보다 제 3 에지 전극(223)으로 치우치게 배치될 수 있다. 즉, 상기 제 1,2,3 브랜치 전극(231,232,233)이 만나는 지점(a)는 제 1 에지 전극(221)보다 제 3 에지 전극(223)에 가깝게 배치될 수 있다.The point (a) where the first branch electrode 231, the second branch electrode 232, and the third branch electrode 233 meet is arranged to be biased toward the third edge electrode 223 rather than the first edge electrode 221. I can. That is, the point (a) where the first, second, and third branch electrodes 231, 232, and 233 meet may be disposed closer to the third edge electrode 223 than the first edge electrode 221.

상기 제 3 에지 전극(223) 주변에 제 1 도전형 반도체(11) 상면은 전극패드(210)와 멀어 전류 확산이 어려울 수 있으므로, 상기 제 3 에지 전극(223) 주변에 전극 면적을 향상시키기 위함이다. Since the top surface of the first conductivity type semiconductor 11 around the third edge electrode 223 is far from the electrode pad 210, it may be difficult to spread current, so that the electrode area around the third edge electrode 223 is improved. to be.

상기 만나는 지점(a)을 제 3 에지 전극(223)에 치우치도록 배치하기 위하여, 상기 제 1 도전형 반도체층(11) 상면이 정사각형일 때 상기 제 1 브랜치 전극(231)과 제 2 에지 전극(222)이 이루는 각(θ1)과 상기 제 2 브랜치 전극(232)과 제 4 에지 전극(224)이 이루는 각(θ2)은 45도 이하로 형성될 수 있다. 상기 제 1 에지 전극(221)은 전극패드(210)와 가깝게 배치되어 상기 제 3 에지 전극(223)에 비해 전류가 잘 공급될 수 있으며 상기 제 3 에지 전극(223)은 전극패드(210)와 멀어 전류 공급이 어려울 수 있다. 따라서, 상기 제 3 에지 전극(223)에 가깝게 상기 브랜치 전극(230)을 배치함으로써 상기 전극패드(210)에서 먼 제 1 도전형 반도체층(11)에도 골고루 전류를 스프레딩할 수 있다. The first branch electrode 231 and the second edge electrode when the top surface of the first conductivity type semiconductor layer 11 is square in order to arrange the meeting point (a) to be biased to the third edge electrode 223 The angle θ1 formed by 222 and the angle θ2 formed by the second branch electrode 232 and the fourth edge electrode 224 may be formed to be 45 degrees or less. The first edge electrode 221 is disposed close to the electrode pad 210 so that current can be supplied better than that of the third edge electrode 223, and the third edge electrode 223 is connected to the electrode pad 210 Distant current can be difficult to supply. Accordingly, by disposing the branch electrode 230 close to the third edge electrode 223, current can be evenly spread to the first conductivity type semiconductor layer 11 far from the electrode pad 210.

Figure 112014074963615-pat00001
Figure 112014074963615-pat00001

Figure 112014074963615-pat00002
Figure 112014074963615-pat00002

표 1은 크로스 패턴의 전극층을 갖는 발광소자와 Y 패턴의 전극층을 갖는 발광소자의 광도(Po)을 비교한 표이고, 표 2는 크로스 패턴의 전극층을 갖는 발광소자와 Y 패턴의 전극층을 갖는 발광소자의 동작전압(Vf)를 비교한 표이다.Table 1 is a table comparing the luminous intensity (Po) of a light emitting device having a cross pattern electrode layer and a light emitting device having a Y pattern electrode layer, and Table 2 is a light emitting device having a cross pattern electrode layer and a light emitting device having a Y pattern electrode layer. This is a table comparing the operating voltage (Vf) of the device.

도 5(a)는 크로스 패턴의 전극층을 갖는 발광소자와 Y 패턴의 전극층을 갖는 발광소자의 동작전압(Vf) 비교한 그래프이고, 도 5(b)는 크로스 패턴의 전극층을 갖는 발광소자와 Y 패턴의 전극층을 갖는 발광소자의 광도(Po)를 비교한 그래프이다. 5(a) is a graph comparing the operating voltage (Vf) of a light-emitting device having a cross-pattern electrode layer and a light-emitting device having a Y-pattern electrode layer, and FIG. 5(b) shows a light-emitting device having a cross-pattern electrode layer and Y This is a graph comparing the luminous intensity (Po) of a light emitting device having a patterned electrode layer.

도 6은 전류량에 따른 크로스 패턴의 전극층과 Y 패턴의 전극층의 이미지를 나타낸다. 6 shows images of an electrode layer of a cross pattern and an electrode layer of a Y pattern according to the amount of current.

표 1과 도 5(b)를 보면, 제 1 실시예의 크로스 패턴을 갖는 발광소자는 제 2 실시예의 Y 패턴을 갖는 발광소자에 비하여 광도가 낮은 것을 알 수 있다. 특히, 전류량이 증가할수록 Y 패턴의 전극층을 갖는 발광소자가 크로스 패턴의 전극층을 갖는 발광소자에 비해 광도가 더욱 개선되는 것을 확인할 수 있다. 이는 Y 패턴의 전류 확산 특성이 크로스 패턴에 비하여 향상 되었기 때문임을 알 수 있다. Referring to Table 1 and FIG. 5(b), it can be seen that the light emitting device having the cross pattern of the first embodiment has a lower luminous intensity than the light emitting device having the Y pattern of the second embodiment. In particular, it can be seen that as the amount of current increases, the light-emitting device having the Y-pattern electrode layer is further improved in luminosity than the light-emitting device having the cross-pattern electrode layer. It can be seen that this is because the current spreading characteristics of the Y pattern are improved compared to the cross pattern.

도 6을 보면, 크로스 패턴에 비하여 Y 패턴의 에미션 패턴의 밝은 영역이 증가한 것을 알 수 있고, 이는 전류 확산이 원활하게 이루어지고 있다는 것을 나타낸다. Referring to FIG. 6, it can be seen that the bright area of the emission pattern of the Y pattern is increased compared to the cross pattern, which indicates that current diffusion is smoothly performed.

표 2와 도 5(a)를 보면, 제 1 실시예의 크로스 패턴을 갖는 발광소자는 제 2 실시예의 Y 패턴을 갖는 발광소자에 비하여 동작전압이 높은 것을 알 수 있다. 특히, 전류량이 증가할수록, 동작전압 측면에서 Y 패턴의 전극층을 갖는 발광소자가 더욱 개선되는 것을 확인할 수 있다. 이는 크로스 패턴 보다 Y 패턴의 전류 확산 특성이 크로스 패턴에 비하여 향상 되었기 때문이며, 이는 전극패드 부근의 전류 집중현상(Current crowding)이 전극 패턴에 의하여 완화되었기 때문이다. 도 6을 보면, Y 패턴의 전극패드 근처의 밝기가 크로스 패턴의 전극패드 근처의 밝기 보다 어두운 것을 알 수 있으며, 이는 전류 집중현상이 완화된 것을 나타낸다. Referring to Table 2 and FIG. 5A, it can be seen that the light emitting device having the cross pattern of the first embodiment has a higher operating voltage than the light emitting device having the Y pattern of the second embodiment. In particular, it can be seen that as the amount of current increases, the light emitting device having the Y-pattern electrode layer is further improved in terms of operating voltage. This is because the current spreading characteristics of the Y pattern are improved compared to the cross pattern, and this is because the current crowding near the electrode pad is alleviated by the electrode pattern. 6, it can be seen that the brightness near the electrode pad of the Y pattern is darker than the brightness near the electrode pad of the cross pattern, which indicates that the current concentration phenomenon is alleviated.

도 6을 좀더 상세히 살펴보면, Y 패턴의 전극층이 크로스 패턴의 전극층에 비하여 전류 집중현상이 완화되고, 전류 스프레딩 특성이 향상된 것을 알 수 있다. Referring to FIG. 6 in more detail, it can be seen that the current concentration phenomenon in the Y pattern electrode layer is alleviated and the current spreading characteristic is improved compared to the cross pattern electrode layer.

또한, 상기 전류 스프레딩 특성 향상으로, 발광소자 전반에 걸쳐 전류가 흘러 소자의 열 특성 또한 향상되어, 발광소자의 수명 및 신뢰성이 개선되었음을 알 수 있다. In addition, it can be seen that due to the improvement of the current spreading characteristic, current flows throughout the light emitting device, thereby improving thermal characteristics of the device, thereby improving the lifespan and reliability of the light emitting device.

이는, Y 패턴은 초기에 전극패드(210)로 공급되는 전류가 확산되어 나갈 수 있는 방향이 크로스 패턴에 비하여 증가하여, 상기 전극패드(210)에 전류가 집중(crowding) 현상을 완화할 수 있기 때문이다.
This is, in the Y pattern, the direction in which the current supplied to the electrode pad 210 is initially diffused is increased compared to the cross pattern, so that the current crowding phenomenon in the electrode pad 210 can be alleviated. Because.

(제 3 실시예)(Third Example)

도 7은 제 3 실시예에 따른 발광구조물의 평면도다. 7 is a plan view of a light emitting structure according to the third embodiment.

도 7을 참조하면, 제 3 실시예에 따른 제 2 전극(200)은 제 1,2 전극패드(211,212)와, 제 1 도전형 반도체층(11) 상면의 테두리에 배치된 에지 전극패턴(220)과, 상기 제 1 도전형 반도체층(11) 상면의 테두리 내에 배치된 브랜치 전극패턴(230)을 포함할 수 있다. Referring to FIG. 7, the second electrode 200 according to the third embodiment includes first and second electrode pads 211 and 212 and an edge electrode pattern 220 disposed at an edge of the upper surface of the first conductivity type semiconductor layer 11. ), and a branch electrode pattern 230 disposed within an edge of an upper surface of the first conductivity type semiconductor layer 11.

상기 전극패드(210)는 면의 한 모서리를 공유하는 두 개의 코너에 각각 배치된 제 1 전극패드(211)와 제 2 전극패드(212)를 포함할 수 있다. The electrode pad 210 may include a first electrode pad 211 and a second electrode pad 212 respectively disposed at two corners that share one corner of the surface.

그리고, 상기 에지 전극패턴(220)은 상기 제 1 전극패드(211)와 제 2 전극패드(212)를 연결하는 세로방향(x)의 모서리에 배치된 제 1 에지 전극(221)과, 상기 제 1 전극패드(211)을 통해 상기 제 1 에지 전극(221)과 연결되어 가로방향(y)의 모서리에 배치되는 제 2 에지 전극(222)과, 상기 제 2 에지 전극(222)과 연결되어 상기 제 1 에지 전극(211)의 맞은편의 세로방향(x)의 모서리에 배치되는 제 3 에지 전극(223)과, 상기 제 3 에지 전극(223) 및 상기 제 2 패드 전극(212)을 통해 제 1 에지 전극(221)과 연결되며 상기 제 2 에지 전극(222)의 맞은편의 가로방향(y)의 모서리에 배치되는 제 4 에지 전극(224)을 포함할 수 있다. 즉, 상기 제 1 내지 제 4 에지 전극(224)은 사각 제 1 도전형 반도체층(11)의 상면의 테두리에 배치될 수 있다. In addition, the edge electrode pattern 220 includes a first edge electrode 221 disposed at a corner in a vertical direction (x) connecting the first electrode pad 211 and the second electrode pad 212, and the A second edge electrode 222 connected to the first edge electrode 221 through an electrode pad 211 and disposed at a corner in a horizontal direction (y), and a second edge electrode 222 connected to the second edge electrode 222 A first edge electrode 223 disposed at a corner in the vertical direction (x) opposite the first edge electrode 211, the third edge electrode 223 and the second pad electrode 212 It may include a fourth edge electrode 224 connected to the edge electrode 221 and disposed at a corner in the horizontal direction y opposite the second edge electrode 222. That is, the first to fourth edge electrodes 224 may be disposed on the edge of the upper surface of the rectangular first conductivity type semiconductor layer 11.

그리고, 상기 브랜치 전극패턴(230)은 상기 제 1 전극패드(211)에서 연장되어 상기 제 2 에지 전극(222)와 일정 각도(θ1)를 이루며 상기 제 1 도전형 반도체층(11) 상면의 내부로 연장되는 제 1 브랜치 전극(241)과, 상기 제 1 브랜치 전극(241)의 단부에서 가로방향(y)으로 제 3 에지 전극(223)까지 연장되는 제 2 브랜치 전극(242)을 포함할 수 있고, 상기 제 2 전극패드(212)에서 연장되어 상기 제 4 에지 전극(224)와 일정 각도(θ2)를 이루며 상기 제 1 도전형 반도체층(11) 상면의 내부로 연장되는 제 3 브랜치 전극(243)과, 상기 제 3 브랜치 전극(243) 단부에서 제 3 에지 전극(223)까지 연장되는 제 4 브랜치 전극(244)을 포함할 수 있다. In addition, the branch electrode pattern 230 extends from the first electrode pad 211 to form an angle (θ1) with the second edge electrode 222, and the inside of the upper surface of the first conductivity type semiconductor layer 11 A first branch electrode 241 extending to and a second branch electrode 242 extending from the end of the first branch electrode 241 to the third edge electrode 223 in the horizontal direction (y). And a third branch electrode extending from the second electrode pad 212 to form an angle θ2 with the fourth edge electrode 224 and extending into the upper surface of the first conductivity type semiconductor layer 11 ( 243), and a fourth branch electrode 244 extending from an end of the third branch electrode 243 to the third edge electrode 223.

예를 들어, 상기 제 1 브랜치 전극(241)은 제 2 에지 전극(222)과 40~50도 사이의 각(θ3)을 이루며 면 내부의 제 1 특정 지점(b)까지 연장될 수 있다. 상기 각(θ3)이 40도 미만일 때, 상기 제 1 브랜치 전극(241)은 제 2 에지 전극(222)측으로 치우치게 되어 양 전극 사이에 전류 집중현상이 발생할 수 있다. 그리고, 상기 각(θ3)이 50도 이상일 때, 상기 제 1 브랜치 전극이(241)이 제 1 에지 전극(221)측으로 치우치게 되어 양 전극 사이에 전류 집중현상이 발생할 수 있다. 따라서, 40~50도 사이값으로 상기 제 1 브랜치 전극(241)과 제 2 에지 전극(222) 사이의 각(θ3)이 형성될 경우, 제 1 에지 전극(221)과 제 2 에지 전극(222)로 균일하게 전류 분산을 할 수 있다. 좀더 구체적으로, 상기 제 1 브랜치 전극(241)과 제 2 에지 전극(222)의 각(θ3)이 45도일 때, 제 1 전극패드(211) 주위에 전류 집중현상을 최소화할 수 있다. 위와 마찬가지로, 상기 제 3 브랜치 전극(243)은 제 4 에지 전극(224)과 40~50도 사이의 각(θ4)을 이루며 면 내부의 제 2 특정 지점(b)까지 연장될 수 있다. 상기 각(θ4)이 40도 미만일 때, 상기 제 3 브랜치 전극(243)은 제 4 에지 전극(224)측으로 치우치게 되어 양 전극 사이에 전류 집중현상이 발생할 수 있다. 그리고, 상기 각(θ4)이 50도 이상일 때, 상기 제 3 브랜치 전극이(243)이 제 1 에지 전극(221)측으로 치우치게 되어 양 전극 사이에 전류 집중현상이 발생할 수 있다. 좀더 구체적으로, 상기 제 3 브랜치 전극(241)과 제 4 에지 전극(224)의 각(θ4)은 초기 제 2 전극패드(212) 주위에 전류가 집중되는 것을 막기 위해 45도로 형성될 수 있으나 이에 한정하지 않는다 For example, the first branch electrode 241 may form an angle θ3 between the second edge electrode 222 and 40 to 50 degrees and may extend to a first specific point b within the surface. When the angle θ3 is less than 40 degrees, the first branch electrode 241 is skewed toward the second edge electrode 222 so that a current concentration phenomenon may occur between both electrodes. In addition, when the angle θ3 is 50 degrees or more, the first branch electrode teeth 241 are skewed toward the first edge electrode 221 so that a current concentration phenomenon may occur between both electrodes. Therefore, when the angle θ3 between the first branch electrode 241 and the second edge electrode 222 is formed at a value between 40 and 50 degrees, the first edge electrode 221 and the second edge electrode 222 ) To uniformly distribute the current. More specifically, when the angle θ3 of the first branch electrode 241 and the second edge electrode 222 is 45 degrees, a current concentration phenomenon around the first electrode pad 211 may be minimized. As above, the third branch electrode 243 may form an angle θ4 between the fourth edge electrode 224 and 40 to 50 degrees and may extend to a second specific point (b) inside the surface. When the angle θ4 is less than 40 degrees, the third branch electrode 243 is skewed toward the fourth edge electrode 224 so that a current concentration phenomenon may occur between both electrodes. In addition, when the angle θ4 is greater than or equal to 50 degrees, the third branch electrode 243 is skewed toward the first edge electrode 221, and a current concentration phenomenon may occur between both electrodes. More specifically, the angle θ4 of the third branch electrode 241 and the fourth edge electrode 224 may be formed to be 45 degrees to prevent current from being concentrated around the initial second electrode pad 212. Not limited

그리고, 상기 제 2 브랜치 전극(242)은 제 1 특정 지점(b)에서 제 3 에지 전극(223)을 최단거리로 연결하도록 배치될 수 있다. 상기 제 4 브랜치 전극(244)은 제 2 특정 지점(c)에서 제 3 에지 전극(223)을 최단거리로 연결하도록 배치될 수 있다. 상기 제 2 브랜치 전극(242)과 제 4 브랜치 전극(244)은 최단거리 연결하여 전극패드(210)로부터 공급되는 캐리어를 빠르게 제 3 에지 전극(223)측으로 전달할 수 있다. In addition, the second branch electrode 242 may be disposed to connect the third edge electrode 223 at the first specific point b with the shortest distance. The fourth branch electrode 244 may be disposed to connect the third edge electrode 223 at the second specific point (c) with the shortest distance. The second branch electrode 242 and the fourth branch electrode 244 may be connected to each other for the shortest distance, so that carriers supplied from the electrode pad 210 may be quickly transferred to the third edge electrode 223.

제 3 실시예의 제 2 전극(200)은 전극패드(210)에 전류 집중 현상을 방지하기 위하여, 제 1 에지 전극(221)과 제 2 에지 전극(222) 사이에서 방사되는 제 1 브랜치 전극(241)과, 제 1 에지 전극(221)과 제 4 에지 전극(224) 사이에서 방사되는 제 3 브랜치 전극(243)을 더 포함할 수 있다. In the second electrode 200 of the third embodiment, the first branch electrode 241 radiated between the first edge electrode 221 and the second edge electrode 222 to prevent the current concentration phenomenon in the electrode pad 210. ), and a third branch electrode 243 radiated between the first edge electrode 221 and the fourth edge electrode 224 may be further included.

그리고, 상기 제 3 에지 전극(223) 주변에도 충분히 전류를 확산시키기 위하여, 상기 제 1 브랜치 전극(241)과 제 3 에지 전극(223)을 연결하는 제 2 브랜치 전극(242)와, 상기 제 3 브랜치 전극(243)과 제 3 에지 전극(223)을 연결하는 제 4 브랜치 전극(244)을 더 포함하여, 제 2 전극(200)의 패턴 면적을 넓힐 수 있다. In addition, in order to sufficiently spread the current around the third edge electrode 223, a second branch electrode 242 connecting the first branch electrode 241 and the third edge electrode 223, and the third The pattern area of the second electrode 200 may be increased by further including a fourth branch electrode 244 connecting the branch electrode 243 and the third edge electrode 223.

그리고, 상기 제 1 도전형 반도체층(11) 상면의 세로방향(x)에 골고루 전류를 확산시키기 위하여, 상기 제 2 브랜치 전극(242)과 제 2 에지 전극(222)의 제 1 최단거리(d1)와 상기 제 4 브랜치 전극(244)과 제 4 에지 전극(224)의 제 3 최단거리(d3)는 제 2 브랜치 전극(242)과 제 4 브랜치 전극(244)의 제 2 최단거리(d2)보다 크게 형성될 수 있다. 상기 제 2,3 에지 전극(222,223) 및 제 1,2 브랜치 전극(241,242)으로 둘러 싸이는 영역과 상기 제 3,4 에지 전극(223,224) 및 제 3,4 브랜치 전극(243,244)로 둘러 싸이는 영역의 경우 각각 제 1 또는 제 2 전극패드(211,212)와의 거리가 가깝게 배치되어 제 1 및 제 2 전극패드(211,212)와의 거리가 멀고 제 3 에지 전극(223)과 제 2,4 브랜치 전극(242,244)으로 둘러 싸이는 영역에 비해 전류 스프레딩 효과가 뛰어날 수 있다. 이에 제 1 도전형 반도체층(11)의 상면의 영역 중 제 1 및 제 2 전극패드(211,212)와 거리가 먼 영역에 제 2 브랜치 전극(242)과 제 4 브랜치 전극(244)의 거리(d2)를 가깝게 배치함으로써 제 1 도전형 반도체층(11)의 상면에 골고루 전류를 확산시켜 발광소자(100)의 광도를 향상시킬 수 있다. And, in order to spread the current evenly in the vertical direction (x) of the upper surface of the first conductivity type semiconductor layer 11, the first shortest distance d1 between the second branch electrode 242 and the second edge electrode 222 ) And the third shortest distance d3 between the fourth branch electrode 244 and the fourth edge electrode 224 is the second shortest distance d2 between the second branch electrode 242 and the fourth branch electrode 244 It can be formed larger. A region surrounded by the second and third edge electrodes 222 and 223 and the first and second branch electrodes 241 and 242 and surrounded by the third and fourth edge electrodes 223 and 224 and the third and fourth branch electrodes 243 and 244 In the case of the region, the distance between the first or second electrode pads 211 and 212 is close, respectively, so that the distance between the first and second electrode pads 211 and 212 is long, and the third edge electrode 223 and the second and fourth branch electrodes 242 and 244 The current spreading effect can be excellent compared to the area surrounded by ). Accordingly, the distance d2 between the second branch electrode 242 and the fourth branch electrode 244 in a region far from the first and second electrode pads 211 and 212 of the upper surface of the first conductivity type semiconductor layer 11 By arranging) close together, the current is spread evenly on the upper surface of the first conductivity-type semiconductor layer 11 to improve the luminous intensity of the light emitting device 100.

(제 4 실시예)(Example 4)

도 8은 제 4 실시예에 따른 발광구조물의 평면도다. 8 is a plan view of a light emitting structure according to a fourth embodiment.

제 4 실시예의 따른 제 2 전극(200)의 패턴은 제 3 실시예와 유사하므로, 양 패턴의 차이점을 중심으로 서술하며 중복되는 내용에 대한 설명은 생략한다. Since the pattern of the second electrode 200 according to the fourth exemplary embodiment is similar to that of the third exemplary embodiment, the difference between the two patterns will be mainly described, and a description of overlapping contents will be omitted.

제 4 실시예의 제 2 전극(200)은 제 3 실시예의 제 2 전극(200)이 차지하는 전극 면적을 줄이기 위하여, 패턴 중 일부를 단락할 수 있다. 따라서, 단락된 부분에는 전극이 형성되지 않아 활성층(12)에서 발생하는 광이 전극에 의해 방출이 저하되는 영역이 줄어들어 광추출 효율이 향상될 수 있다. In the second electrode 200 of the fourth exemplary embodiment, in order to reduce an electrode area occupied by the second electrode 200 of the third exemplary embodiment, some of the patterns may be short-circuited. Accordingly, since an electrode is not formed in the short-circuited portion, a region in which light emitted from the active layer 12 is reduced by the electrode may be reduced, thereby improving light extraction efficiency.

즉, 상기 에지 전극패턴(220) 또는/및 브랜치 전극패턴(230) 중 일부를 단락 시킬 수 있다. That is, some of the edge electrode patterns 220 and/or the branch electrode patterns 230 may be short-circuited.

예를 들어, 도 8을 보면, 상기 제 1 에지 전극(221) 및 제 3 에지 전극(223)의 중앙구간에 전극을 형성하지 않을 수 있다. 이때, 단선되는 구간의 길이는 제 1 도전형 반도체층(11) 상면의 전체 세로 길이(x)의 12.5% 이하로 형성할 수 있다. For example, referring to FIG. 8, an electrode may not be formed in the center section of the first and third edge electrodes 221 and 223. In this case, the length of the disconnected section may be 12.5% or less of the total vertical length x of the upper surface of the first conductivity type semiconductor layer 11.

만약, 상기 1 내지 3 에지 전극(221, 223)의 단선 구간의 길이가 제 1 도전형 반도체층(11) 상면의 전체 세로 길이(x)의 12.5% 를 초과하여 형성되면, 단선 구간 영역에 전류가 원활하게 확산되지 않아 발광효율이 떨어질 수 있다.If the length of the disconnection section of the first to third edge electrodes 221 and 223 exceeds 12.5% of the total vertical length x of the top surface of the first conductivity type semiconductor layer 11, the current Does not spread smoothly, so the luminous efficiency may decrease.

그리고, 상기 제 2 브랜치 전극(242)과 제 4 브랜치 전극(244)은 제 3 에지 전극(223)과 연결되는 구간에 전극을 형성하지 않아 단선시킬 수 있다. 이때, 상기 제 2 브랜치 전극(242)의 단부와 제 3 에지 전극(223)과의 단선 구간은 제 1 도전형 반도체층(11) 상면의 전체 가로 길이(y)의 12.5% 이하일 수 있다. 마찬가지로, 상기 제 4 브랜치 전극(244)의 단부와 제 3 에지 전극(223)과의 단선 구간은 제 1 도전형 반도체층(11) 상면의 전체 가로 길이(y)의 12.5% 이하일 수 있다. In addition, the second branch electrode 242 and the fourth branch electrode 244 may be disconnected because no electrode is formed in a section connected to the third edge electrode 223. In this case, a disconnection section between the end of the second branch electrode 242 and the third edge electrode 223 may be 12.5% or less of the total horizontal length y of the upper surface of the first conductivity type semiconductor layer 11. Likewise, a disconnection section between the end of the fourth branch electrode 244 and the third edge electrode 223 may be 12.5% or less of the total horizontal length y of the upper surface of the first conductivity type semiconductor layer 11.

만약, 상기 2 내지 4 브랜치 전극(242, 244)의 단선 구간의 길이가 제 1 도전형 반도체층(11) 상면의 전체 가로 길이(y)의 12.5% 를 초과하여 형성되면, 단선 구간 영역에 전류가 원활하게 확산되지 않아 발광효율이 떨어질 수 있기 때문이다.If the length of the disconnection section of the 2 to 4 branch electrodes 242 and 244 exceeds 12.5% of the total horizontal length y of the top surface of the first conductivity type semiconductor layer 11, the current This is because the luminous efficiency may be degraded because is not smoothly diffused.

다른 측면에서, 상기 1 내지 3 에지 전극(221, 223)의 단선 구간의 길이 또는/및 상기 제 2 브랜치 전극(242)의 단부와 제 3 에지 전극(223)과의 단선 구간의 길이는 50um 내지 250um 사이일 수 있다. In another aspect, the length of the disconnection section of the first to third edge electrodes 221 and 223 or/and the length of the disconnection section between the end of the second branch electrode 242 and the third edge electrode 223 is 50um to It can be between 250um.

상기 단선 구간의 길이가 50um 미만일 경우, 단선 구간을 통해 방출되는 빛의 양이 줄어들어 광추출 효율이 떨어질 수 있다. 반면, 상기 단선 구간의 길이가 250um를 초과할 경우, 단선 구간에 배치된 제 1 도전형 반도체층(11)에 전류 주입이 어려워 광도가 감소될 수 있다. 따라서, 단선 구간 길이가 증가/감소함에 따라 광추출 효율과 광도가 상충관계에 있으므로, 양 효과를 절충하여 단선 구간 길이가 50um 내지 250um 사이일 때, 발광효율이 최대로 향상될 수 있다. When the length of the disconnection section is less than 50um, the amount of light emitted through the disconnection section is reduced, so that light extraction efficiency may decrease. On the other hand, when the length of the disconnection section exceeds 250um, it is difficult to inject current into the first conductivity type semiconductor layer 11 disposed in the disconnection section, so that the luminous intensity may be reduced. Accordingly, as the length of the disconnection section increases/decreases, the light extraction efficiency and the luminous intensity have a trade-off relationship. Therefore, when the length of the disconnection section is between 50um and 250um by compromising both effects, the luminous efficiency can be maximized.

제 4 실시예에서 상기 브랜치 전극패턴(230) 또는/및 상기 에지 전극패턴(220)의 일부가 단선되어도, 모든 브랜치 전극 및 에지 전극은 전극패드(210)와 전기적으로 연결되어 전류가 흐르는데 문제가 없으며 단선된 구간만큼 전극이 형성되지 않아, 광추출 효율이 향상될 수 있다.
In the fourth embodiment, even if a part of the branch electrode pattern 230 or/and the edge electrode pattern 220 is disconnected, all the branch electrodes and edge electrodes are electrically connected to the electrode pad 210 so that current flows. There is no electrode formed as much as the disconnected section, so the light extraction efficiency can be improved.

(제 5 실시예)(Fifth Example)

도 9는 제 5 실시예에 따른 발광구조물의 평면도다.9 is a plan view of a light emitting structure according to a fifth embodiment.

제 5 실시예의 제 2 전극(200)은 제 2 실시예와 유사하므로, 양 패턴의 차이점을 중심으로 서술하며 중복되는 내용에 대한 설명은 생략하기로 한다. Since the second electrode 200 of the fifth embodiment is similar to that of the second embodiment, the description will focus on differences between the two patterns, and a description of overlapping contents will be omitted.

제 5 실시예의 제 2 전극(200)은 제 2 실시예의 제 2 전극(200)이 차지하는 전극 면적을 줄이기 위하여, 패턴 중 일부를 단락할 수 있다. 따라서, 단락된 부분에는 전극이 형성되지 않아 활성층(12)에서 발생하는 광이 전극에 의해 방출이 저하되는 영역이 줄어들어 광추출 효율이 향상될 수 있다. In the second electrode 200 of the fifth embodiment, in order to reduce the electrode area occupied by the second electrode 200 of the second embodiment, some of the patterns may be short-circuited. Accordingly, since an electrode is not formed in the short-circuited portion, a region in which light emitted from the active layer 12 is reduced by the electrode may be reduced, thereby improving light extraction efficiency.

도 9를 보면, 상기 제 1 에지 전극(221) 및 제 3 에지 전극(223)의 중앙구간에 전극을 형성하지 않아 단선시킬 수 있다. 이때, 단선되는 구간의 길이는 제 1 도전형 반도체층(11) 상면의 전체 세로 길이(x)의 12.5% 이하로 형성할 수 있다. 만약, 에지 전극의 단선 구간의 길이가 제 1 도전형 반도체층(11) 상면의 전체 세로 길이(x)의 12.5% 를 초과하여 형성되면, 단선 구간 영역에 전류가 원활하게 확산되지 않아 발광효율이 떨어질 수 있다.Referring to FIG. 9, the first edge electrode 221 and the third edge electrode 223 may be disconnected without forming an electrode in the center section. In this case, the length of the disconnected section may be 12.5% or less of the total vertical length x of the upper surface of the first conductivity type semiconductor layer 11. If the length of the disconnection section of the edge electrode exceeds 12.5% of the total vertical length (x) of the top surface of the first conductivity type semiconductor layer 11, the current does not spread smoothly in the disconnection section, resulting in luminous efficiency. It can fall.

그리고, 상기 제 3 브랜치 전극(233)은 제 3 에지 전극(223)과 연결되는 구간에 전극을 형성하지 않아 단선시킬 수 있다. 이때, 상기 제 3 브랜치 전극(233)의 단부와 제 3 에지 전극(223)과의 단선 구간의 길이는 제 1 도전형 반도체층(11) 상면의 전체 가로 길이(y)의 12.5% 이하일 수 있다. In addition, the third branch electrode 233 may be disconnected because an electrode is not formed in a section connected to the third edge electrode 223. In this case, the length of the disconnection section between the end of the third branch electrode 233 and the third edge electrode 223 may be 12.5% or less of the total horizontal length y of the upper surface of the first conductivity type semiconductor layer 11. .

만약, 단선 구간의 길이가 제 1 도전형 반도체층(11) 상면의 전체 가로 길이(y)의 12.5% 를 초과하여 형성되면, 단선 구간 영역에 전류가 원활하게 확산되지 않아 발광효율이 떨어질 수 있기 때문이다. If the length of the disconnection section exceeds 12.5% of the total horizontal length (y) of the top surface of the first conductivity type semiconductor layer 11, the current does not spread smoothly in the disconnection section, so that the luminous efficiency may decrease. Because.

상기 브랜치 전극과 상기 에지 전극의 일부가 단선되어도, 모든 브랜치 전극 및 에지 전극은 전극패드(210)와 연결되어 전류가 흐르는데 문제가 없을 것이다. Even if the branch electrode and part of the edge electrode are disconnected, all branch electrodes and edge electrodes are connected to the electrode pad 210 so that there will be no problem in flowing current.

따라서, 단선된 구간만큼 전극이 형성되지 않아, 광추출 효율이 향상될 수 있다.
Accordingly, the electrode is not formed as much as the disconnected section, so that the light extraction efficiency can be improved.

(제 6 실시예)(Example 6)

도 10은 제 6 실시예에 따른 발광구조물의 평면도다. 10 is a plan view of a light emitting structure according to the sixth embodiment.

제 6 실시예의 제 2 전극(200)은 제 5 실시예와 유사하므로, 양 패턴의 차이점을 중심으로 서술하며 중복되는 내용에 대한 설명은 생략하기로 한다. Since the second electrode 200 of the sixth embodiment is similar to that of the fifth embodiment, the description will focus on the difference between the two patterns, and a description of overlapping content will be omitted.

제 6 실시예의 제 2 전극(200)은 제 5 실시예의 브랜치 전극패턴(230) 또는 에지 전극패턴(220)의 단락 단부에서 제 1 도전형 반도체층(11)의 상면 내부방향으로 연장되는 연장전극(271, 272)을 더 포함할 수 있다. The second electrode 200 of the sixth embodiment is an extension electrode extending from the short-circuited end of the branch electrode pattern 230 or the edge electrode pattern 220 of the fifth embodiment toward the inside of the upper surface of the first conductive type semiconductor layer 11. (271, 272) may be further included.

도 10을 보면, 제 6 실시예의 제 2 전극(200)은 가로방향(y)으로 배치된 제 3 브랜치 전극의(233)의 단부에서 일단이 제 2 에지 전극(222)을 향해 연장되고, 타단이 제 4 에지 전극(224)을 향해 연장되는 제 1 연장 전극(271)을 더 포함할 수 있다. Referring to FIG. 10, the second electrode 200 of the sixth embodiment extends from the end of the third branch electrode 233 disposed in the horizontal direction (y) toward the second edge electrode 222, and the other end A first extended electrode 271 extending toward the fourth edge electrode 224 may be further included.

또한, 제 6 실시예의 제 2 전극(200)은 세로방향(x)으로 배치된 제 1 에지 전극(221)의 단부에서 제 1 도전형 반도체층(11) 상면 내부를 향해 연장되는 제 2 연장 전극(272)을 더 포함할 수 있다. In addition, the second electrode 200 of the sixth embodiment is a second extended electrode extending from the end of the first edge electrode 221 disposed in the vertical direction (x) toward the inside of the upper surface of the first conductivity type semiconductor layer 11 (272) may be further included.

이러한 제 1,2 연장 전극(271, 272)을 에지 전극패턴(220)과 브랜치 전극(230)의 일측에 더 형성함으로써 제 1 도전형 반도체층(11)의 상면에 전류 확산을 촉진할 수 있고, 이를 통해 발광 효율을 향상시킬 수 있다. By further forming the first and second extension electrodes 271 and 272 on one side of the edge electrode pattern 220 and the branch electrode 230, current diffusion to the upper surface of the first conductivity type semiconductor layer 11 can be promoted. In this way, luminous efficiency can be improved.

도 10에서는 제 1 에지 전극(221) 및 제 3 브랜치 전극(233)의 단부에서 연장 전극이 형성된 것으로 설명하였으나 이에 한정하지 않으며, 제 3 에지 전극(223) 등의 단부 에서도 연장 전극이 형성될 수 있다.
In FIG. 10, it has been described that an extension electrode is formed at the ends of the first edge electrode 221 and the third branch electrode 233, but the present invention is not limited thereto, and an extension electrode may also be formed at the end of the third edge electrode 223 and the like. have.

(제 7 실시예)(Seventh Example)

도 11은 제 7 실시예에 따른 발광구조물의 평면도다. 11 is a plan view of a light emitting structure according to the seventh embodiment.

도 11을 참조하면, 제 7 실시예에 따른 제 2 전극(200)은 제 1,2 전극패드(211, 212)와, 제 1 도전형 반도체층(11) 상면의 테두리에 배치된 에지 전극패턴(220)과, 상기 제 1 도전형 반도체층(11) 상면의 테두리 내에 배치된 브랜치 전극패턴(230)을 포함할 수 있다. Referring to FIG. 11, the second electrode 200 according to the seventh embodiment includes first and second electrode pads 211 and 212, and an edge electrode pattern disposed on the edge of the upper surface of the first conductive semiconductor layer 11. 220 and a branch electrode pattern 230 disposed within an edge of an upper surface of the first conductivity type semiconductor layer 11.

그리고, 상기 에지 전극패턴(220)은 상기 제 1 전극패드(211)와 제 2 전극패드(212)를 연결하는 세로방향(x)의 모서리에 배치된 제 1 에지 전극(221)과, 상기 제 1 전극패드(211)을 통해 상기 제 1 에지 전극(221)과 연결되어 가로방향(y)의 모서리에 배치되는 제 2 에지 전극(222)과, 상기 제 2 에지 전극(222)과 연결되어 상기 제 1 에지 전극(211)의 맞은편의 세로방향(x)의 모서리에 배치되는 제 3 에지 전극(223)과, 상기 제 3 에지 전극(223) 및 상기 제 2 전극패드(212)를 통해 제 1 에지 전극(221)과 연결되며 상기 제 2 에지 전극(222)의 가로방향(y)의 모서리에 배치되는 제 4 에지 전극(224)을 포함할 수 있다.In addition, the edge electrode pattern 220 includes a first edge electrode 221 disposed at a corner in a vertical direction (x) connecting the first electrode pad 211 and the second electrode pad 212, and the A second edge electrode 222 connected to the first edge electrode 221 through an electrode pad 211 and disposed at a corner in a horizontal direction (y), and a second edge electrode 222 connected to the second edge electrode 222 A first edge electrode 223 disposed at a corner in the vertical direction (x) opposite the first edge electrode 211, the third edge electrode 223, and the second electrode pad 212 It may include a fourth edge electrode 224 connected to the edge electrode 221 and disposed at a corner of the second edge electrode 222 in the horizontal direction (y).

상기 브랜치 전극패턴(230)은 상기 제 1 전극패드(211)에서 연장되어 상기 면 내부로 연장되는 제 1 브랜치 전극(251)과 제 2 브랜치 전극(252)을 포함할 수 있다. 상기 제 1 브랜치 전극(251)과 제 2 브랜치 전극(252)가 형성되어 하나의 브랜치 전극이 형성될 때 보다 전류 스프레딩 효과가 증가하여 발광 효율을 향상시킬 수 있다. 상기 제 1 브랜치 전극(251)은 제 2 에지 전극(222)으로부터 25~35도의 제 1 방향각(θ4)을 가지며 연장될 수 있고, 제 2 브랜치 전극(252)은 제 1 브랜치 전극(251)으로부터 25~35도의 제 2 방향각(θ5)을 가지며 연장될 수 있다. 상기 방향각(θ4, θ5)이 25도 미만일 때, 상기 제 1, 제 2 브랜치 전극(251, 252) 및 제 2 에지 전극(222) 사이의 간격이 좁아 전류 집중현상이 발생할 수 있다. 그리고, 상기 방향각(θ4, θ5)이 35도 이상일 때, 상기 제 1, 제 2 브랜치 전극(251, 252) 및 제 1 에지 전극(221) 사이의 간격이 좁아 전류 집중현상이 발생할 수 있다. 예를 들어, 상기 방향각(θ4, θ5)이 각각 30도로 형성되어 제 1 도전형 반도체층(11)의 상면에 균일하게 전류 스프레딩 효과를 가져올 수 있다. The branch electrode pattern 230 may include a first branch electrode 251 and a second branch electrode 252 extending from the first electrode pad 211 and extending into the surface. When the first branch electrode 251 and the second branch electrode 252 are formed to increase the current spreading effect than when one branch electrode is formed, luminous efficiency may be improved. The first branch electrode 251 may extend from the second edge electrode 222 with a first direction angle θ4 of 25 to 35 degrees, and the second branch electrode 252 is a first branch electrode 251 It has a second direction angle (θ5) of 25 to 35 degrees from and may be extended. When the direction angles θ4 and θ5 are less than 25 degrees, the distance between the first and second branch electrodes 251 and 252 and the second edge electrode 222 is narrow, and a current concentration phenomenon may occur. In addition, when the direction angles θ4 and θ5 are greater than or equal to 35 degrees, a current concentration phenomenon may occur due to a narrow gap between the first and second branch electrodes 251 and 252 and the first edge electrode 221. For example, the direction angles θ4 and θ5 are each formed at 30 degrees, so that a current spreading effect may be uniformly obtained on the upper surface of the first conductivity type semiconductor layer 11.

상기 제 1 브랜치 전극(251)은 제 1 도전형 반도체층(11) 상면의 제 1 특정 지점(d)까지 연장될 수 있다. 그리고, 상기 제 1 브랜치 전극(251)은 제 1 특정 지점(d)에서 연장방향을 제 2 에지 전극(222)을 향하도록 변경하여 연장될 수 있다. The first branch electrode 251 may extend to a first specific point d on the upper surface of the first conductivity type semiconductor layer 11. In addition, the first branch electrode 251 may be extended by changing the extension direction from the first specific point d to the second edge electrode 222.

이때, 상기 제 1 특정 지점(d)과 제 2 에지 전극(222) 사이의 길이는 제 1 도전형 반도체층(11)의 전체 세로길이에 33.3% 내지 45% 사이로 형성될 수 있다. In this case, a length between the first specific point d and the second edge electrode 222 may be formed between 33.3% and 45% of the total vertical length of the first conductivity type semiconductor layer 11.

상기 제 1 브랜치 전극(251)의 연장된 제 1 특정 지점(d)과 제 2 에지 전극(222) 사이의 간격이 제 1 도전형 반도체층(11) 전체 세로길이의 33.3% 미만일 경우, 상기 제 1 도전형 반도체층(11)의 중앙 영역에 제 1 브랜치 전극(251)이 배치되지 않아, 이 영역으로 전류 스프레딩이 원활하지 않을 수 있다. 반면, 상기 제 1 브랜치 전극(251)의 제 1 특정 지점(d)과 제 2 에지 전극(222) 사이의 간격이 제 1 도전형 반도체층(11)의 전체 세로길이의 45%를 초과할 경우, 상기 제 1 특정 지점(d)과 제 2 에지 전극(222) 사이에 위치한 제 1 도전형 반도체층(11)의 상면에 전극패턴이 형성되지 않아, 이 부분에 전류 스프레딩이 원활하지 않을 수 있다. When the distance between the extended first specific point (d) of the first branch electrode 251 and the second edge electrode 222 is less than 33.3% of the total length of the first conductivity type semiconductor layer 11, the first Since the first branch electrode 251 is not disposed in the central region of the one-conductivity semiconductor layer 11, current spreading to this region may not be smooth. On the other hand, when the distance between the first specific point d of the first branch electrode 251 and the second edge electrode 222 exceeds 45% of the total length of the first conductivity type semiconductor layer 11 , Since an electrode pattern is not formed on the upper surface of the first conductivity type semiconductor layer 11 located between the first specific point d and the second edge electrode 222, current spreading may not be smooth in this part. have.

그리고, 상기 제 1 도전형 반도체층(11)에 가로방향(y)에서, 상기 제 1 브랜치 전극(251)이 연장된 제 1 특정 지점(d)의 위치는 상기 제 1 에지 전극(221) 보다 제 3 에지 전극(223) 측에 가깝게 배치될 수 있다. 왜냐하면, 상기 제 1 에지 전극(221)과 제 1 브랜치 전극(251) 사이에는 제 2 브랜치 전극(252)이 더 배치되어 제 1 에지 전극(221)측에 전류 스프레딩이 원활할 수 있으므로, 상기 제 3 에지 전극(223) 측에 가깝도록 제 1 브랜치 전극(251)의 제 1 특정 지점(d)을 연장 배치하여, 제 3 에지 전극(223) 측에 가까운 제 1 도전형 반도체층(11)의 영역에 전류 스프레딩을 촉진하기 위함이다. And, in the horizontal direction (y) to the first conductivity type semiconductor layer 11, the position of the first specific point (d) where the first branch electrode 251 extends is greater than that of the first edge electrode 221 It may be disposed close to the third edge electrode 223 side. Because, a second branch electrode 252 is further disposed between the first edge electrode 221 and the first branch electrode 251 to facilitate current spreading on the first edge electrode 221 side. The first specific point d of the first branch electrode 251 is extended and disposed to be close to the third edge electrode 223 side, and the first conductivity type semiconductor layer 11 close to the third edge electrode 223 side It is to promote current spreading in the area of

제 1 브랜치 전극(251)이 연장된 제 1 특정 지점(d)에서 연장된 연장전극이 더 배치되어 제 1 도전형 반도체층(11) 상면에 전류 스프레딩을 원활하게 할 수 있다. 예를 들어, 연장전극은 제 1 특정 지점(d)에서 일정 길이와 일정 각도를 가지고 연장되어 형성될 수 있다. 연장 전극의 형태나 연장되는 개수는 실시예에 한정하지 않는다.An extended electrode extending from the first specific point d in which the first branch electrode 251 extends is further disposed to facilitate current spreading on the upper surface of the first conductivity type semiconductor layer 11. For example, the extension electrode may be formed to extend at a predetermined length and angle at a first specific point (d). The shape or the number of extension electrodes is not limited to the embodiment.

그리고, 상기 제 1 브랜치 전극(251)에서 연장된 연장전극과 상기 제 2 에지 전극(222) 사이의 간격은 제 1 도전형 반도체층(11)의 전체 세로길이의 5% ~ 20% 로 형성될 수 있다. 상기 연장전극과 상기 제 2 에지 전극(222) 사이의 간격이 5% 미만으로 형성될 경우 상기 연장전극이 길게 형성되어 발광면을 가리게 되어 전체적인 발광효율을 저하시킬 수 있으며 상기 제 1 브랜치 전극(251)의 연장전극과 상기 제 2 에지 전극(222) 사이의 간격이 20%를 초과하면, 상기 제 1 브랜치 전극(251)의 연장전극과 상기 제 2 에지 전극(222) 사이에 위치하는 제 1 도전형 반도체층(11)의 일부 영역에 전류 스프레딩이 원활하지 않을 수 있다. In addition, the distance between the extension electrode extending from the first branch electrode 251 and the second edge electrode 222 may be formed to be 5% to 20% of the total length of the first conductivity type semiconductor layer 11. I can. If the distance between the extension electrode and the second edge electrode 222 is less than 5%, the extension electrode is formed long to cover the light emitting surface, thereby reducing overall luminous efficiency, and the first branch electrode 251 ), when the distance between the extension electrode and the second edge electrode 222 exceeds 20%, a first conductivity positioned between the extension electrode of the first branch electrode 251 and the second edge electrode 222 Current spreading may not be smooth in some regions of the semiconductor layer 11.

이러한 제 1 브랜치 전극(251)과 제 2 브랜치 전극(252)에 대칭되어, 상기 제 2 전극패드(212)에 연장되는 제 3 브랜치 전극(253)과 제 4 브랜치 전극(254)이 배치될 수 있다. 상기 제 3 브랜치 전극(253)과 제 4 브랜치 전극(254)을 상기 제 1 브랜치 전극(251)과 제 2 브랜치 전극(252)와 대칭되도록 배치할 수 있다. 상기 제 3 브랜치 전극(253)과 제 4 브랜치 전극(254)에 관한 설명은 상술한 제 1, 2 브랜치 전극(251,252)와 동일하므로 생략하기로 한다.A third branch electrode 253 and a fourth branch electrode 254 extending from the second electrode pad 212 may be disposed symmetrically to the first branch electrode 251 and the second branch electrode 252. have. The third branch electrode 253 and the fourth branch electrode 254 may be disposed to be symmetric with the first branch electrode 251 and the second branch electrode 252. Descriptions of the third branch electrode 253 and the fourth branch electrode 254 are the same as those of the first and second branch electrodes 251 and 252 described above, and thus will be omitted.

제 6 실시예의 제 2 전극(200)은 각 전극패드(210)에서 초기에 4방향으로 전류가 흐를 수 있어, 전극패드(210) 주위에 전류가 집중되는 현상을 방지할 수 있다. In the second electrode 200 of the sixth embodiment, current may initially flow in four directions from each of the electrode pads 210, thereby preventing a phenomenon in which current is concentrated around the electrode pads 210.

또한, 제 6 실시예의 제 2 전극(200)은 제 1 도전형 반도체층(11) 상면 에 균형있게 브랜치 전극패턴(230)을 배치하여, 전류를 제 1 도전형 반도체층(11) 상면에 골고루 확산시킬 수 있다.
In addition, in the second electrode 200 of the sixth embodiment, the branch electrode pattern 230 is disposed on the top surface of the first conductivity type semiconductor layer 11 in a balanced manner, so that current is evenly distributed on the top surface of the first conductivity type semiconductor layer 11. Can diffuse.

(제 8 실시예)(Eighth Example)

도 12는 제 8 실시예에 따른 발광구조물의 평면도다. 12 is a plan view of a light emitting structure according to the eighth embodiment.

제 8 실시예의 제 2 전극(200)은 제 7 실시예와 유사하므로, 양 패턴의 차이점을 중심으로 서술하며 중복되는 내용에 대한 설명은 생략하기로 한다. Since the second electrode 200 of the eighth embodiment is similar to that of the seventh embodiment, it will be described focusing on the difference between the two patterns, and a description of the overlapping content will be omitted.

제 8 실시예의 제 2 전극(200)은 제 1 전극패드(211)에서 제 1 도전형 반도체층(11) 상면의 안쪽으로 연장되는 제 1 브랜치 전극(261)과 제 2 브랜치 전극(262)을 포함하고, 제 2 전극패드(212)에서 제 1 도전형 반도체층(11) 상면의 안쪽으로 연장되는 제 3 브랜치 전극(263)과 제 4 브랜치 전극(264)을 포함할 수 있다. The second electrode 200 of the eighth embodiment includes a first branch electrode 261 and a second branch electrode 262 extending from the first electrode pad 211 to the inside of the upper surface of the first conductivity type semiconductor layer 11. And a third branch electrode 263 and a fourth branch electrode 264 extending from the second electrode pad 212 to the inside of the upper surface of the first conductivity type semiconductor layer 11.

상기 제 1 브랜치 전극(261)은 제 2 에지 전극(222)으로부터 25도 내지 35도 사이의 각(θ4)을 가지며 제 1 도전형 반도체층(11) 상면 내의 제 1 특정지점(d)까지 연장된 후, 상기 제 1 특정지점(d)에서 연장방향을 변경하여 제 4 에지 전극(224)을 향하도록 형성될 수 있다. The first branch electrode 261 has an angle (θ4) between 25° and 35° from the second edge electrode 222 and extends to a first specific point (d) in the upper surface of the first conductivity type semiconductor layer 11 After that, it may be formed to face the fourth edge electrode 224 by changing the extension direction at the first specific point (d).

그리고, 상기 제 2 브랜치 전극(262)은 제 1 브랜치 전극(261)으로부터 25도 내지 35도 사이의 각(θ5)를 가지며 제 1 도전형 반도체층(11) 상면의 내측으로 연장될 수 있다. In addition, the second branch electrode 262 may have an angle θ5 between 25° and 35° from the first branch electrode 261 and may extend inside the upper surface of the first conductivity type semiconductor layer 11.

그리고, 상기 제 3 브랜치 전극(263)은 상기 제 1 브랜치 전극(261)에 상하 대칭되도록 배치될 수 있고, 상기 제 4 브랜치 전극(264)는 상기 제 2 브랜치 전극(262)에 상하 대칭되도록 배치될 수 있다. In addition, the third branch electrode 263 may be disposed to be symmetrical vertically to the first branch electrode 261, and the fourth branch electrode 264 may be disposed to be symmetrical to the second branch electrode 262 Can be.

이러한 제 7 실시예의 제 2 전극(200)은 각 전극패드(210)에서 초기에 4방향으로 전류가 흐를 수 있어, 전극패드(210) 주위에 전류가 집중되는 현상을 방지할 수 있다. In the second electrode 200 of the seventh embodiment, a current may initially flow in four directions from each of the electrode pads 210, thereby preventing a phenomenon in which current is concentrated around the electrode pads 210.

또한, 제 7 실시예의 제 2 전극(200)은 제 1 도전형 반도체층(11) 상면에 균형있게 브랜치 전극패턴(230)을 배치하여, 전류를 제 1 도전형 반도체층(11) 상면에 골고루 확산시킬 수 있다. In addition, in the second electrode 200 of the seventh embodiment, the branch electrode pattern 230 is disposed on the top surface of the first conductivity type semiconductor layer 11 in a balanced manner, so that current is evenly distributed on the top surface of the first conductivity type semiconductor layer 11. Can diffuse.

Figure 112014074963615-pat00003
Figure 112014074963615-pat00003

표 3은 크로스 패턴(ref)과 제 4 내지 제 8 실시예들의 발광효율을 비교하는 표이다. 표 3에서 유효접합면적은 크로스 패턴을 레퍼런스로 100%로 설정하였을 때, 실시예의 패턴에 따라 레퍼런스에 비해 유효접합면적이 향상된 정도를 퍼센트로 나타낸 것이다. Table 3 is a table comparing the cross pattern ref and the luminous efficiency of the fourth to eighth embodiments. In Table 3, when the cross pattern is set to 100% as a reference, the effective junction area in Table 3 indicates the degree of improvement in the effective junction area compared to the reference according to the pattern of the embodiment in percent.

표 3을 보면, 제 4 내지 제 8 실시예의 발광효율은 크로스 패턴을 갖는 발광소자에 비하여 향상된 것을 알 수 있다. Referring to Table 3, it can be seen that the luminous efficiency of the fourth to eighth embodiments is improved compared to the light emitting device having a cross pattern.

이는 크로스 패턴에 비하여 제 4 내지 제 8 실시예의 유효접합면적(Effective junction area)이 증가하였기 때문이다. 일반적으로 전극면적이 줄면서 유효집합면적이 증가할 경우 광도는 증가하되 동작전압(Vf) 특성이 저하되는 양상을 보이나 실시예의 경우, 적절한 전극패턴 배치로 향상된 전류확산특성으로 인하여 전극의 면적이 감소하였음에도 동작전압 특성이 향상되었으며, 광도(Po) 또한 증가하였다.
This is because the effective junction area of the fourth to eighth embodiments is increased compared to the cross pattern. In general, when the electrode area decreases and the effective assembly area increases, the luminous intensity increases but the operating voltage (Vf) characteristics decrease. However, in the case of the embodiment, the electrode area decreases due to the improved current diffusion characteristics by appropriate electrode pattern arrangement. In spite of that, the operating voltage characteristics were improved and the luminous intensity (Po) was also increased.

(제 9 실시예)(Example 9)

도 13은 제 9 실시예에 따른 발광구조물의 평면도다. 13 is a plan view of a light emitting structure according to the ninth embodiment.

제 9 실시예의 제 2 전극(200)은 제 2 실시예와 유사하므로, 양 패턴의 차이점을 중심으로 서술하며 중복되는 내용에 대한 설명은 생략하기로 한다. Since the second electrode 200 of the ninth embodiment is similar to that of the second embodiment, the description will focus on the difference between the two patterns, and a description of overlapping content will be omitted.

제 9 실시예의 제 2 전극(200)의 에지 전극패턴(220) 또는/및 브랜치 전극패턴(230)은 전극패드(210)에서 멀어질수록 그 폭이 점차 증가할 수 있다. The edge electrode pattern 220 or/and the branch electrode pattern 230 of the second electrode 200 according to the ninth exemplary embodiment may gradually increase in width as the distance from the electrode pad 210 increases.

도 13을 보면, 제 2 에지 전극(222)과 제 4 에지 전극(224)은 각각 제 1 전극패드(211)와 제 2 전극패드(212)에 멀어질수록 그 폭이 증가할 수 있다. 또한, 제 1 및 브랜치 전극(231, 232)도 제 1 전극패드(211) 및 제 2 전극패드(212)에 멀어질수록 그 폭이 증가할 수 있다. 전극의 저항은 전극의 폭에 비례하므로, 전류를 공급하는 전극패드(210)에서 멀어질수록 그 폭을 증가시켜 저항을 낮춤으로써, 전극패드(210)와 멀리 떨어진 전극패턴까지 전류를 스프레딩할 수 있다. 이때, 증가하는 에지 전극 및 브랜치 전극패턴(230) 폭의 최대치는 시작점인 전극패드(210)와 연결된 부분의 폭의 3배 이내로 한다. 에지 전극 및 브랜치 전극의 폭이 전극패드(210)와 연결된 부분에 비해 3배 이상 증가할 경우 증가한 폭에 의해서 활성층(12)에서 발광된 빛을 차단하여 광추출 효율을 하락시킬 수 있기 때문이다.Referring to FIG. 13, widths of the second edge electrode 222 and the fourth edge electrode 224 may increase as they move away from the first electrode pad 211 and the second electrode pad 212, respectively. In addition, the widths of the first and branch electrodes 231 and 232 may also increase as they move away from the first electrode pad 211 and the second electrode pad 212. Since the resistance of the electrode is proportional to the width of the electrode, it is possible to spread the current to the electrode pattern far from the electrode pad 210 by increasing the width and decreasing the resistance as the distance from the electrode pad 210 that supplies the current increases. I can. In this case, the maximum width of the edge electrode and branch electrode pattern 230 that increases is within 3 times the width of the portion connected to the electrode pad 210 as a starting point. This is because, when the width of the edge electrode and the branch electrode is increased three times or more compared to the portion connected to the electrode pad 210, light emitted from the active layer 12 may be blocked by the increased width, thereby reducing light extraction efficiency.

그리고, 상기 제 1 및 제 2 브랜치 전극(231, 232)가 만나는 지점(a)과 상기 제 3 에지 전극(223)을 연결하는 제 3 브랜치 전극(233)은 상기 제 1 및 제 2 브랜치 전극(231, 232)이 최대로 증가된 폭과 같은 일정한 폭으로 형성될 수 있다. In addition, the third branch electrode 233 connecting the point (a) where the first and second branch electrodes 231 and 232 meet and the third edge electrode 223 is the first and second branch electrodes ( 231, 232 may be formed with a constant width such as the maximum increased width.

도 13에 도시된 바와 다르게, 상기 제 3 브랜치 전극(232)도 제 3 에지 전극(223)에 가까워질수록 폭이 점차 증가되도록 형성될 수 있으나, 이에 한정하지는 않는다. As shown in FIG. 13, the third branch electrode 232 may also be formed to gradually increase in width as it approaches the third edge electrode 223, but is not limited thereto.

전류의 스프레딩 거리는 전극의 폭에 비례한다. 따라서, 제 9 실시예의 제 2 전극(200)의 경우, 전극패턴의 폭을 전극패드(210)에서 멀어지는 방향으로 증가하도록 형성하여, 전류 스프레딩 특성을 향상시킬 수 있다. 도 13을 보면, 상기 제 2 에지 전극(222), 제 4 에지 전극(224), 제 1 브랜치 전극(231) 및 제 2 브랜치 전극(232)은 폭이 점차 증가된 모습으로 도시되어 있으나, 폭이 단계적으로 증가되는 형태도 가능할 것이다. The spreading distance of the current is proportional to the width of the electrode. Therefore, in the case of the second electrode 200 according to the ninth embodiment, the width of the electrode pattern is formed to increase in a direction away from the electrode pad 210, thereby improving current spreading characteristics. 13, the second edge electrode 222, the fourth edge electrode 224, the first branch electrode 231, and the second branch electrode 232 are shown as gradually increasing in width, but the width This stepwise incremental form would also be possible.

또한, 도 13과 다르게, 각 전극패턴 별로 폭을 달리하여 전류 확산을 촉진시킬 수도 있다. 예를 들어, 상기 전극패드(210)와 인접한 제 1, 2, 4 에지 전극(221, 222, 224) 보다 제 3 에지 전극(223)의 폭을 두껍게 형성할 수 있다. 그리고, 상기 전극패드(210)와 인접한 제 1, 2 브랜치 전극(231, 232) 보다 제 3 브랜치 전극(233)의 폭을 두껍게 형성할 수 있다. 즉, 상기 전극패드(210)에서 멀이 떨어진 전극패턴의 폭을 두껍게 형성하여 전류 확산을 촉진할 수 있다. In addition, unlike FIG. 13, current diffusion may be promoted by varying the width for each electrode pattern. For example, the width of the third edge electrode 223 may be thicker than the first, second, and fourth edge electrodes 221, 222, and 224 adjacent to the electrode pad 210. In addition, the width of the third branch electrode 233 may be thicker than that of the first and second branch electrodes 231 and 232 adjacent to the electrode pad 210. That is, current diffusion may be promoted by forming a thicker width of the electrode pattern far from the electrode pad 210.

이러한 제 9 실시예의 기술적인 특징은 제 1 내지 제 8 실시예도 적용될 수 있다.
The technical features of the ninth embodiment can also be applied to the first to eighth embodiments.

(제 10 실시예)(Tenth Example)

도 14(a)와 (b)는 제 10 실시예에 따른 제 2 전극의 수직 단면도이다. 14A and 14B are vertical cross-sectional views of the second electrode according to the tenth embodiment.

도 3에 제 10 실시예를 적용하였을 때, 도 14(a)와 (b)는 도 3의 제 2 전극(200)을 X-Y 방향으로 자른 수직 단면도로 이해할 수 있다. When the tenth embodiment is applied to FIG. 3, FIGS. 14A and 14B can be understood as vertical cross-sectional views of the second electrode 200 of FIG. 3 taken in the X-Y direction.

일반적으로 제 2 전극(200)은 균일한 두께로 형성되나, 제 10 실시예의 제 2 전극(200)은 도 14에 도시된 것처럼 위치에 따라 두께를 달리하여 형성될 수 있다. In general, the second electrode 200 is formed to have a uniform thickness, but the second electrode 200 of the tenth embodiment may be formed by varying the thickness according to the position as shown in FIG. 14.

도 14(a)를 보면, 제 2 전극(200)을 이루는 전극패턴의 두께는 전극패드(210)에서 멀어지는 방향으로 단계적으로 증가할 수 있다. Referring to FIG. 14A, the thickness of the electrode pattern forming the second electrode 200 may be increased stepwise in a direction away from the electrode pad 210.

이때, 상기 전극패턴의 두께를 증가시키기 위해, 전극패턴의 증착을 적어도 두번 이상 실행하여, 상기 전극패턴의 두께를 단계적으로 증가시킬 수 있다. In this case, in order to increase the thickness of the electrode pattern, the electrode pattern may be deposited at least twice, thereby increasing the thickness of the electrode pattern step by step.

또는, 도 14(b)를 보면, 제 2 전극(200)을 이루는 전극패턴의 두께는 전극패드(210)에서 멀어지는 방향으로 선형적으로 증가할 수 있다. Alternatively, referring to FIG. 14B, the thickness of the electrode pattern forming the second electrode 200 may linearly increase in a direction away from the electrode pad 210.

수식 1Equation 1

Figure 112014074963615-pat00004
Figure 112014074963615-pat00004

수식 1을 보면, 전류의 스프레딩 거리(LS, spreading length)는 전극의 두께(t)에 비례한다. In Equation 1, the spreading length (LS) of the current is proportional to the thickness (t) of the electrode.

따라서, 제 10 실시예의 제 2 전극(200)의 경우, 전극패턴의 두께를 패드에서 멀어지는 방향으로 증가하도록 형성하여, 전류 스프레딩 특성을 향상시킬 수 있다. Accordingly, in the case of the second electrode 200 according to the tenth embodiment, the thickness of the electrode pattern is formed to increase in a direction away from the pad, thereby improving current spreading characteristics.

이러한 제 10 실시예의 기술적인 특징은 제 1 내지 제 8 실시예에 적용될 수 있으며, 제 9 실시예와 병행하여 적용될 수도 있을 것이다.
The technical features of the tenth embodiment can be applied to the first to eighth embodiments, and may be applied in parallel with the ninth embodiment.

(제 11 실시예)(Eleventh Example)

도 15는 제 11 실시예에 따른 발광구조물의 평면도이다. 15 is a plan view of a light emitting structure according to an eleventh embodiment.

제 11 실시예는 전극패드(210)와, 전극패드(210) 아래 배치된 전류차단층(90)을 변형한 것으로, 변형된 차이점을 중심으로 설명하며 중복되는 내용에 대한 설명은 생략한다. In the eleventh embodiment, the electrode pad 210 and the current blocking layer 90 disposed under the electrode pad 210 are modified, and a description will be mainly made of the modified differences, and a description of overlapping contents will be omitted.

도 15를 보면, 전극패드(210)에는 홀(H)이 배치될 수 있다. 상기 홀(H)은 전극패드(210)를 관통하여 상기 제 1 도전형 반도체층(11)까지 형성될 수 있다. 만약, 상기 홀(H) 아래에 제 1 전류차단층(95)이 배치된다면, 이를 관통하여 제 1 도전형 반도체층(11)까지 형성될 수 있다. Referring to FIG. 15, a hole H may be disposed in the electrode pad 210. The hole H may pass through the electrode pad 210 to form the first conductivity type semiconductor layer 11. If the first current blocking layer 95 is disposed under the hole H, the first conductivity type semiconductor layer 11 may be formed through the hole H.

상기 홀(H)은 전극패드(210)의 수직방향으로 전류가 흐를 수 있도록 하여, 상기 전극패드(210) 주위에 전류가 집중되는 현상을 억제할 수 있다.The hole H allows current to flow in a vertical direction of the electrode pad 210, thereby suppressing a phenomenon in which current is concentrated around the electrode pad 210.

그리고, 상기 홀(H) 형태는 원형 또는 다각형 등 다양한 형태로 형성될 수 있다. 또한, 상기 홀(H)이 원형일 때, 직경은 5um 내지 15um 사이일 수 있다. 상기 홀(H)의 직경이 5um 미만일 때, 상기 홀(H)의 전류 주입효과가 감소되어 그 실효성이 떨어질 수 있다. 또한, 상기 홀(H)의 직경이 15um 초과할 때, 전류가 홀(H)을 통해서만 흘러 전류 확산이 어려울 수 있다. In addition, the shape of the hole H may be formed in various shapes such as a circle or a polygon. In addition, when the hole H is circular, the diameter may be between 5um and 15um. When the diameter of the hole H is less than 5 μm, the current injection effect of the hole H may be reduced, and the effectiveness thereof may be reduced. In addition, when the diameter of the hole H exceeds 15 μm, current flows only through the hole H, and current diffusion may be difficult.

이러한 제 11 실시예의 기술적 특징은 제 1 내지 10 실시예에 적용될 수 있을 것이다.
The technical features of the eleventh embodiment may be applied to the first to tenth embodiments.

(제 12 실시예)(Twelfth Example)

도 16은 제 12 실시예에 따른 발광구조물의 평면도이다. 16 is a plan view of a light emitting structure according to a twelfth embodiment.

제 12 실시예는 전극패턴의 단락된 단부에 포인트 전극(P)을 배치하여, 전류 확산 효율을 향상시키려는 것으로, 변형된 차이점을 중심으로 설명하며, 중복되는 설명은 생략한다. In the twelfth embodiment, the point electrode P is disposed at the short-circuited end of the electrode pattern to improve the current diffusion efficiency, and the modified difference will be mainly described, and redundant description will be omitted.

도 16을 보면, 상기 제1, 2, 3, 4 브랜치 전극(251,252,253,254) 또는 상기 제 1, 3 에지 전극(221,223)의 단부에는 전극의 면적이 확장된 포인트 전극(P)이 배치될 수 있다. Referring to FIG. 16, point electrodes P having an extended electrode area may be disposed at ends of the first, second, third, and fourth branch electrodes 251, 252, 253, and 254 or the first and third edge electrodes 221 and 223.

상기 단부에 면적이 확장된 포인트 전극(P)이 배치됨에 따라서, 상기 제1, 2, 3, 4 브랜치 전극(251,252,253,254) 또는 상기 제 1, 3 에지 전극(221, 223)의 저항이 줄어들고 제 1 도전형 반도체층(11)과의 접촉 면적을 넓혀, 각 전극의 단부까지 충분히 전류가 흐르도록 하여, 전류 스프레딩 특성을 향상시킬 수 있다. As the point electrode P having an expanded area is disposed at the end, the resistance of the first, second, third, and fourth branch electrodes 251, 252, 253, 254 or the first and third edge electrodes 221, 223 decreases, and the first The contact area with the conductive semiconductor layer 11 is increased, and current sufficiently flows to the ends of each electrode, thereby improving the current spreading characteristics.

상기 포인트 전극(P)의 모양은 원형 또는 다각형 등 다양한 형상으로 형성될 수 있다. The shape of the point electrode P may be formed in various shapes such as a circle or a polygon.

이러한 제 12 실시예의 기술적 특징은 광추출 효율 향상을 위하여 전극패턴을 단락시킨 제 4 내지 제 8 실시예에 적용될 수 있을 것이다.
The technical features of the twelfth embodiment may be applied to the fourth to eighth embodiments in which the electrode patterns are short-circuited to improve light extraction efficiency.

이러한 제 1 내지 제 11 실시예의 제 2 전극(200)을 포함하는 발광소자(100)는 발광소자 패키지에 설치될 수 있다. The light emitting device 100 including the second electrode 200 of the first to eleventh embodiments may be installed in a light emitting device package.

도 17은 실시 예에 따른 발광소자가 적용된 발광소자 패키지를 나타낸 도면이다.17 is a diagram illustrating a light emitting device package to which a light emitting device according to an embodiment is applied.

도 17을 참조하면, 실시 예에 따른 발광소자 패키지는 몸체(120)와, 상기 몸체(120)에 배치된 제1 리드전극(131) 및 제2 리드전극(132)과, 상기 몸체(120)에 제공되어 상기 제1 리드전극(131) 및 제2 리드전극(132)과 전기적으로 연결되는 실시 예에 따른 발광소자(100)와, 상기 발광소자(100)를 포위하는 몰딩부재(140)를 포함할 수 있다.Referring to FIG. 17, a light emitting device package according to an embodiment includes a body 120, a first lead electrode 131 and a second lead electrode 132 disposed on the body 120, and the body 120 The light emitting device 100 according to the embodiment provided in and electrically connected to the first lead electrode 131 and the second lead electrode 132, and a molding member 140 surrounding the light emitting device 100 Can include.

그리고, 실시예에 따른 발광소자가 설치된 발광소자 패키지는 복수개가 기판 상에 어레이되며, 상기 발광 소자 패키지에서 방출되는 광의 경로 상에 광학 부재인 도광판, 프리즘 시트, 확산 시트, 형광 시트 등이 배치될 수 있다. 이러한 발광 소자 패키지, 기판, 광학 부재는 백라이트 유닛으로 기능하거나 조명 유닛으로 기능할 수 있으며, 예를 들어, 조명시스템은 백라이트 유닛, 조명 유닛, 지시 장치, 램프, 차량용 램프, 가로등을 포함할 수 있다.
In addition, in the light emitting device package in which the light emitting device according to the embodiment is installed, a plurality of light emitting device packages are arranged on a substrate, and an optical member such as a light guide plate, a prism sheet, a diffusion sheet, a fluorescent sheet, etc. are disposed on a path of light emitted from the light emitting device package. I can. Such a light emitting device package, a substrate, and an optical member may function as a backlight unit or a lighting unit. For example, the lighting system may include a backlight unit, a lighting unit, an indication device, a lamp, a vehicle lamp, and a street light. .

이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 실시예를 한정하는 것이 아니며, 실시예가 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 설정하는 실시예의 범위에 포함되는 것으로 해석되어야 할 것이다.Although the embodiments have been described above, these are only examples and are not intended to limit the embodiments, and those of ordinary skill in the field to which the embodiments belong are not departing from the essential characteristics of the embodiments. It will be seen that branch transformation and application are possible. For example, each component specifically shown in the embodiment can be modified and implemented. And differences related to these modifications and applications should be construed as being included in the scope of the embodiments set in the appended claims.

Claims (17)

제 1 전극;
상기 제 1 전극 상에 제 2 도전형 반도체층;
상기 제 2 도전형 반도체층 상에 활성층;
상기 활성층 상에 제 1 도전형 반도체층; 및
상기 제 1 도전형 반도체층 상면에 배치되는 제 2 전극; 을 포함하고,
상기 제 2 전극은 적어도 하나 이상의 전극패드와, 상기 전극패드에 연결되고 상기 제 1 도전형 반도체층 상면의 테두리에 배치되는 에지 전극패턴과, 상기 전극패드 또는 에지 전극패턴에서 상기 제 1 도전형 반도체층 상면의 내부로 연장되는 적어도 하나 이상의 브랜치 전극패턴을 포함하고,
상기 전극패드는 상기 제 1 도전형 반도체층 상면의 한 모서리를 공유하는 두 개의 코너에 각각 배치된 제 1 전극패드와 제 2 전극패드는 포함하고,
상기 에지 전극패턴은 상기 제 1 전극패드와 제 2 전극패드를 연결하는 세로방향의 모서리에 배치된 제 1 에지 전극과, 상기 제 1 전극패드를 통해 상기 제 1 에지 전극과 연결되어 가로방향의 모서리에 배치되는 제 2 에지 전극과, 상기 제 2 에지 전극과 연결되어 상기 제 1 에지 전극의 맞은편의 세로방향의 모서리에 배치되는 제 3 에지 전극과, 상기 제 3 에지 전극 및 상기 제 2 전극패드를 통해 제 1 에지 전극과 연결되며 상기 제 2 에지 전극의 맞은편의 가로방향의 모서리에 배치되는 제 4 에지 전극을 포함하고,
상기 브랜치 전극패턴은 상기 제 1 전극패드에서 상기 제 1 도전형 반도체층 상면의 내부로 연장되는 제 1 브랜치 전극과, 상기 제 2 전극패드에서 상기 제 1 도전형 반도체층 상면의 내부로 연장되는 제 2 브랜치 전극과, 상기 제 1 브랜치 전극과 제 2 브랜치 전극이 만난 지점과 상기 제 3 에지 전극을 연결하는 제 3 브랜치 전극을 포함하는 발광소자.A first electrode;
A second conductivity type semiconductor layer on the first electrode;
An active layer on the second conductivity type semiconductor layer;
A first conductivity type semiconductor layer on the active layer; And
A second electrode disposed on an upper surface of the first conductivity type semiconductor layer; Including,
The second electrode includes at least one electrode pad, an edge electrode pattern connected to the electrode pad and disposed on an edge of an upper surface of the first conductivity type semiconductor layer, and the first conductivity type semiconductor in the electrode pad or edge electrode pattern. At least one branch electrode pattern extending into the upper surface of the layer,
The electrode pad includes a first electrode pad and a second electrode pad respectively disposed at two corners sharing one corner of an upper surface of the first conductivity type semiconductor layer,
The edge electrode pattern has a first edge electrode disposed at a corner in a vertical direction connecting the first electrode pad and a second electrode pad, and the edge electrode pattern is connected to the first edge electrode through the first electrode pad, A second edge electrode disposed at, a third edge electrode connected to the second edge electrode and disposed at a vertical edge opposite the first edge electrode, the third edge electrode, and the second electrode pad And a fourth edge electrode connected to the first edge electrode through the second edge electrode and disposed at a corner in the horizontal direction opposite the second edge electrode,
The branch electrode pattern includes a first branch electrode extending from the first electrode pad into an upper surface of the first conductivity type semiconductor layer, and a second branch electrode extending from the second electrode pad into an upper surface of the first conductivity type semiconductor layer. A light emitting device comprising a second branch electrode, and a third branch electrode connecting the third edge electrode to a point where the first branch electrode and the second branch electrode meet. 삭제delete 삭제delete 삭제delete 제1 항에 있어서,
상기 제 1 브랜치 전극과 상기 제 2 에지 전극이 이루는 각과, 상기 제 2 브랜치 전극과 상기 제 4 에지 전극이 이루는 각은 45도 이하인 발광소자. The method of claim 1,
An angle formed by the first branch electrode and the second edge electrode, and an angle formed by the second branch electrode and the fourth edge electrode is 45 degrees or less. 제1 항에 있어서,
상기 제 1 에지 전극 및 제 3 에지 전극의 일부에 단선되는 단선구간이 형성되고, 상기 제 3 브랜치 전극은 상기 제 3 에지 전극과 연결되는 일부에 단선구간이 형성되는 발광소자. The method of claim 1,
A light emitting device in which a disconnected section is formed in a part of the first edge electrode and a third edge electrode, and a disconnected section is formed in a part of the third branch electrode connected to the third edge electrode. 제 6 항에 있어서,
상기 브랜치 전극패턴 또는 에지 전극패턴의 단선구간의 단부에서 상기 제 1 도전형 반도체층 상면의 내측을 향해 연장되는 적어도 하나 이상의 연장전극을 더 포함하는 발광소자. The method of claim 6,
The light emitting device further comprises at least one extension electrode extending from an end of the disconnected section of the branch electrode pattern or the edge electrode pattern toward the inside of the upper surface of the first conductivity type semiconductor layer. 삭제delete 삭제delete 삭제delete 삭제delete 제1 항, 제5 항, 제6 항, 제7 항 중 어느 하나의 항에 있어서,
상기 브랜치 전극패턴 또는 에지 전극패턴은 상기 전극패드에서 멀어지는 방향으로 폭이 증가하는 발광소자.The method according to any one of claims 1, 5, 6, and 7,
The branch electrode pattern or the edge electrode pattern is a light emitting device whose width increases in a direction away from the electrode pad. 제1 항, 제5 항, 제6 항, 제7 항 중 어느 하나의 항에 있어서,
상기 브랜치 전극패턴 또는 에지 전극패턴의 두께는 상기 전극패드에서 멀어지는 방향으로 단계적으로 증가하거나, 선형적으로 증가하는 발광소자.The method according to any one of claims 1, 5, 6, and 7,
The thickness of the branch electrode pattern or the edge electrode pattern increases in steps in a direction away from the electrode pad, or increases linearly. 삭제delete 삭제delete 삭제delete 삭제delete
KR1020140101947A 2014-08-07 2014-08-07 Light emitting device and lighting system KR102200074B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140101947A KR102200074B1 (en) 2014-08-07 2014-08-07 Light emitting device and lighting system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140101947A KR102200074B1 (en) 2014-08-07 2014-08-07 Light emitting device and lighting system

Publications (2)

Publication Number Publication Date
KR20160018046A KR20160018046A (en) 2016-02-17
KR102200074B1 true KR102200074B1 (en) 2021-01-11

Family

ID=55457371

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140101947A KR102200074B1 (en) 2014-08-07 2014-08-07 Light emitting device and lighting system

Country Status (1)

Country Link
KR (1) KR102200074B1 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100999701B1 (en) * 2010-02-03 2010-12-08 엘지이노텍 주식회사 Light emitting device, method for fabricating the light emitting device and light emitting device package
KR101005047B1 (en) * 2010-07-27 2010-12-30 (주)더리즈 Semiconductor light emitting device and manufacturing method of the same
KR101063907B1 (en) 2010-10-25 2011-09-08 엘지이노텍 주식회사 A light emitting device

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI493748B (en) * 2008-08-29 2015-07-21 Nichia Corp Semiconductor light emitting elements and semiconductor light emitting devices
KR101064081B1 (en) * 2008-12-29 2011-09-08 엘지이노텍 주식회사 Semiconductor light emitting device and manufacturing method thereof
KR20110128078A (en) * 2010-05-20 2011-11-28 삼성엘이디 주식회사 Semiconductor light emitting diode including electrode pattern
KR20120006348A (en) * 2010-07-12 2012-01-18 엘지이노텍 주식회사 Light emitting device
KR101683901B1 (en) * 2010-07-28 2016-12-07 엘지이노텍 주식회사 Light emitting device, method for fabricating the light emitting device, light emitting device package and lighting system
KR101762324B1 (en) * 2011-01-27 2017-07-27 엘지이노텍 주식회사 A light emitting device
KR101781217B1 (en) * 2011-01-27 2017-09-25 엘지이노텍 주식회사 Light emitting device and light emitting device package
KR101997242B1 (en) * 2012-07-20 2019-07-08 엘지이노텍 주식회사 Light emitting device, light emitting device package, and light unit
KR101954204B1 (en) * 2012-08-28 2019-06-12 엘지이노텍 주식회사 Light emitting device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100999701B1 (en) * 2010-02-03 2010-12-08 엘지이노텍 주식회사 Light emitting device, method for fabricating the light emitting device and light emitting device package
KR101005047B1 (en) * 2010-07-27 2010-12-30 (주)더리즈 Semiconductor light emitting device and manufacturing method of the same
KR101063907B1 (en) 2010-10-25 2011-09-08 엘지이노텍 주식회사 A light emitting device

Also Published As

Publication number Publication date
KR20160018046A (en) 2016-02-17

Similar Documents

Publication Publication Date Title
KR101020910B1 (en) Semiconductor light emitting device and fabrication method thereof
KR102388284B1 (en) Light emitting device
JP6706900B2 (en) Light emitting device and lighting system
JP5503572B2 (en) Light emitting element
KR102623615B1 (en) Light emitting device, light emitting device package and light emitting apparatus
KR20130069215A (en) Light emitting device
KR102212666B1 (en) Light emitting device
KR101877396B1 (en) Light emitting device
KR102019858B1 (en) Light emitting device and lighting system
US20120187369A1 (en) Light emitting device
KR20170025035A (en) Light emittimng device and light emitting device including the same
KR20130080300A (en) Light emitting device
KR102237149B1 (en) Light emitting device and lighting system
KR20140019634A (en) Light emitting device and light emitting device package
KR101125416B1 (en) Light emitting device, method for fabricating the light emitting device and light emitting device package
KR102200074B1 (en) Light emitting device and lighting system
KR20120035637A (en) Light emitting device
KR102249627B1 (en) Light emitting device and lighting system
KR20140122970A (en) Light Emitting Device with Improved Current Spreading
KR101701507B1 (en) Light emitting device, method for fabricating the same and light emitting device package and lighting system including the same
KR102109131B1 (en) Light emitting device, and lighting system
KR102035186B1 (en) Light emitting device
KR102299738B1 (en) Light emitting device and lighting system
KR102085924B1 (en) Light emitting device, and lighting system
KR102181482B1 (en) Light emitting device, and lighting system

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant