KR102085924B1 - Light emitting device, and lighting system - Google Patents

Light emitting device, and lighting system Download PDF

Info

Publication number
KR102085924B1
KR102085924B1 KR1020130111543A KR20130111543A KR102085924B1 KR 102085924 B1 KR102085924 B1 KR 102085924B1 KR 1020130111543 A KR1020130111543 A KR 1020130111543A KR 20130111543 A KR20130111543 A KR 20130111543A KR 102085924 B1 KR102085924 B1 KR 102085924B1
Authority
KR
South Korea
Prior art keywords
concentration
layer
semiconductor layer
light emitting
type semiconductor
Prior art date
Application number
KR1020130111543A
Other languages
Korean (ko)
Other versions
KR20150031836A (en
Inventor
송기영
강구철
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020130111543A priority Critical patent/KR102085924B1/en
Publication of KR20150031836A publication Critical patent/KR20150031836A/en
Application granted granted Critical
Publication of KR102085924B1 publication Critical patent/KR102085924B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40Materials therefor
    • H01L33/42Transparent materials
    • FMECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21LIGHTING
    • F21KNON-ELECTRIC LIGHT SOURCES USING LUMINESCENCE; LIGHT SOURCES USING ELECTROCHEMILUMINESCENCE; LIGHT SOURCES USING CHARGES OF COMBUSTIBLE MATERIAL; LIGHT SOURCES USING SEMICONDUCTOR DEVICES AS LIGHT-GENERATING ELEMENTS; LIGHT SOURCES NOT OTHERWISE PROVIDED FOR
    • F21K9/00Light sources using semiconductor devices as light-generating elements, e.g. using light-emitting diodes [LED] or lasers
    • F21K9/20Light sources comprising attachment means
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • FMECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21LIGHTING
    • F21YINDEXING SCHEME ASSOCIATED WITH SUBCLASSES F21K, F21L, F21S and F21V, RELATING TO THE FORM OR THE KIND OF THE LIGHT SOURCES OR OF THE COLOUR OF THE LIGHT EMITTED
    • F21Y2115/00Light-generating elements of semiconductor light sources
    • F21Y2115/10Light-emitting diodes [LED]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • General Engineering & Computer Science (AREA)
  • Led Devices (AREA)

Abstract

실시예는 발광소자, 발광소자의 제조방법, 발광소자 패키지 및 조명시스템에 관한 것이다.
실시예에 따른 발광소자는 제1 도전형 반도체층(116); 상기 제1 도전형 반도체층(116) 상에 활성층(114); 상기 활성층(114) 상에 제1 농도의 제2 도전형 반도체층(112); 상기 제1 농도의 제2 도전형 반도체층 상에 상기 제1 농도보다 높은 제2 농도의 제2 도전형 반도체층; 및 상기 제2 농도의 제2 도전형 반도체층 상에 투명전극층(120);을 포함할 수 있다.
Embodiments relate to a light emitting device, a method of manufacturing the light emitting device, a light emitting device package and an illumination system.
The light emitting device according to the embodiment may include a first conductivity type semiconductor layer 116; An active layer 114 on the first conductive semiconductor layer 116; A second conductivity type semiconductor layer 112 having a first concentration on the active layer 114; A second conductivity type semiconductor layer having a second concentration higher than the first concentration on the second conductivity type semiconductor layer having the first concentration; And a transparent electrode layer 120 on the second conductivity type semiconductor layer having the second concentration.

Description

발광소자 및 조명시스템{LIGHT EMITTING DEVICE, AND LIGHTING SYSTEM}Light Emitting Device and Lighting System {LIGHT EMITTING DEVICE, AND LIGHTING SYSTEM}

실시예는 발광소자, 발광소자의 제조방법, 발광소자 패키지 및 조명시스템에 관한 것이다.Embodiments relate to a light emitting device, a method of manufacturing the light emitting device, a light emitting device package and an illumination system.

발광소자(Light Emitting Device)는 전기에너지가 빛 에너지로 변환되는 특성의 p-n 접합 다이오드로서, 주기율표상에서 Ⅲ족과 Ⅴ족 등의 화합물 반도체로 생성될 수 있고 화합물 반도체의 조성비를 조절함으로써 다양한 색상구현이 가능하다.Light Emitting Device is a pn junction diode that converts electrical energy into light energy, and can be made of compound semiconductors such as group III and group V on the periodic table. It is possible.

발광소자는 순방향전압 인가 시 n층의 전자와 p층의 정공이 결합하여 전도대(Conduction band)와 가전대(Valance band)의 밴드갭 에너지에 해당하는 만큼의 에너지를 열이나 빛의 형태로 방출되며, 빛의 형태로 발산되면 발광소자가 되는 것이다.The light emitting device combines n-layer electrons and p-layer holes when forward voltage is applied, and emits energy in the form of heat or light corresponding to the band gap energy of the conduction band and the valence band. If it is emitted in the form of light, it becomes a light emitting device.

예를 들어, 질화물 반도체는 높은 열적 안정성과 폭넓은 밴드갭 에너지에 의해 광소자 및 고출력 전자소자 개발 분야에서 큰 관심을 받고 있다. 특히, 질화물 반도체를 이용한 청색(Blue) 발광소자, 녹색(Green) 발광소자, 자외선(UV) 발광소자 등은 상용화되어 널리 사용되고 있다.For example, nitride semiconductors are receiving great attention in the field of optical devices and high power electronic devices due to their high thermal stability and wide bandgap energy. In particular, blue light emitting devices, green light emitting devices, and ultraviolet light emitting devices using nitride semiconductors are commercially used and widely used.

발광소자는 전극의 위치에 따라 n 전극과 p 전극이 같은 방향에 배치된 수평형 발광소자와 서로 반대 방향에 배치된 수직형 발광소자로 분류된다.The light emitting devices are classified into horizontal light emitting devices in which n electrodes and p electrodes are arranged in the same direction and vertical light emitting devices arranged in opposite directions depending on the position of the electrodes.

한편, 발광소자에서 내부 발광효율을 증대시키기 위해서는 전류주입효율이 중요하며, 외부 발광효율을 높이기 위해서는 광추출 효율이 중요하다.On the other hand, the current injection efficiency is important to increase the internal luminous efficiency in the light emitting device, the light extraction efficiency is important to increase the external luminous efficiency.

그런데, 종래기술에 따른 수직형 발광소자의 경우, n형 반도체층 상에 ITO와 같은 투명전극을 형성하게 되면 쇼트키(Schottky) 접합이 형성되기 때문에, ITO를 n-GaN에서 전극으로 사용할 수 없으므로 전류주입효율이 저하되므로 광속이 저하되는 문제가 있다.However, in the case of the vertical light emitting device according to the prior art, when forming a transparent electrode such as ITO on the n-type semiconductor layer to form a Schottky (Schottky) junction, ITO can not be used as an electrode in n-GaN Since the current injection efficiency is lowered, there is a problem that the luminous flux is lowered.

또한, 종래기술에 의하면 n형 반도체층 상에 형성되는 패드 전극에 의해 발광되는 빛이 흡수되어 광추출 효율이 저하되는 문제가 있다.In addition, according to the prior art there is a problem that the light emitted by the pad electrode formed on the n-type semiconductor layer is absorbed to reduce the light extraction efficiency.

한편, 종래기술에서 전류주입효율을 높이고 전류확산을 위해 소위 가지 전극을 형성하는데, 이러한 가지 전극으로 전류주입효율을 극대화하는데 한계가 있으며, 가지 전극이 발광되는 빛을 흡수하는 면적을 증가시켜 광추출 효율을 저하시키는 문제가 있다.On the other hand, in the prior art to increase the current injection efficiency and to form a so-called branch electrode for the current diffusion, there is a limit to maximize the current injection efficiency with such a branch electrode, increase the area to absorb the light emitted from the branch electrode light extraction There is a problem of lowering the efficiency.

실시예는 광추출 효율을 증대시킴과 함께 내부 발광효율을 증대시킬 수 있는 발광소자, 발광소자의 제조방법, 발광소자 패키지 및 조명시스템을 제공하고자 한다.Embodiments provide a light emitting device, a method of manufacturing a light emitting device, a light emitting device package, and an illumination system capable of increasing light extraction efficiency and increasing internal light emitting efficiency.

실시예에 따른 발광소자는 제1 도전형 반도체층(116); 상기 제1 도전형 반도체층(116) 상에 활성층(114); 상기 활성층(114) 상에 제1 농도의 제2 도전형 반도체층(112); 상기 제1 농도의 제2 도전형 반도체층 상에 상기 제1 농도보다 높은 제2 농도의 제2 도전형 반도체층; 및 상기 제2 농도의 제2 도전형 반도체층 상에 투명전극층(120);을 포함할 수 있다.The light emitting device according to the embodiment may include a first conductivity type semiconductor layer 116; An active layer 114 on the first conductive semiconductor layer 116; A second conductivity type semiconductor layer 112 having a first concentration on the active layer 114; A second conductivity type semiconductor layer having a second concentration higher than the first concentration on the second conductivity type semiconductor layer having the first concentration; And a transparent electrode layer 120 on the second conductivity type semiconductor layer having the second concentration.

실시예에 따른 조명시스템은 상기 발광소자를 구비하는 발광 유닛을 포함할 수 있다.The lighting system according to the embodiment may include a light emitting unit having the light emitting element.

실시예는 광추출 효율을 증대시킴과 함께 내부 발광효율을 증대시킬 수 있는 발광소자, 발광소자의 제조방법, 발광소자 패키지 및 조명시스템을 제공할 수 있다.The embodiment can provide a light emitting device, a method of manufacturing a light emitting device, a light emitting device package, and an illumination system which can increase light extraction efficiency and increase internal light emitting efficiency.

도 1은 제1 실시예에 따른 발광소자의 단면도.
도 2는 제1 실시예에 따른 발광소자의 평면도.
도 3 내지 도 8은 실시예에 따른 발광소자의 제조방법 공정 단면도.
도 9는 제2 실시예에 따른 발광소자의 단면도.
도 10은 실시예에 따른 발광소자 패키지의 단면도.
도 11은 실시예에 따른 조명장치의 분해 사시도.
1 is a cross-sectional view of a light emitting device according to a first embodiment.
2 is a plan view of a light emitting device according to the first embodiment;
3 to 8 are cross-sectional views of a method of manufacturing a light emitting device according to the embodiment;
9 is a sectional view of a light emitting device according to a second embodiment;
10 is a cross-sectional view of a light emitting device package according to the embodiment.
11 is an exploded perspective view of the lighting apparatus according to the embodiment.

실시 예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "상/위(on/over)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "상/위(on/over)"와 "아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 상/위 또는 아래에 대한 기준은 도면을 기준으로 설명한다.In the description of an embodiment, each layer (film), region, pattern, or structure is “on / over” or “under” the substrate, each layer (film), region, pad, or pattern. In the case where it is described as being formed at, "on / over" and "under" include both "directly" or "indirectly" formed. do. In addition, the reference to the top / top or bottom of each layer will be described with reference to the drawings.

(실시예)(Example)

도 1은 제1 실시예에 따른 발광소자(100)의 단면도이며, 도 2는 그 평면도이다.1 is a cross-sectional view of a light emitting device 100 according to the first embodiment, and FIG. 2 is a plan view thereof.

실시예는 광추출 효율을 증대시킴과 함께 내부 발광효율도 증대시킬 수 있는 발광소자, 발광소자의 제조방법, 발광소자 패키지 및 조명시스템을 제공하고자 한다.Embodiments provide a light emitting device, a method of manufacturing a light emitting device, a light emitting device package, and an illumination system that can increase light extraction efficiency and increase internal light emitting efficiency.

이를 위해, 실시예에 따른 발광소자(100)는 제1 도전형 반도체층(116)과, 상기 제1 도전형 반도체층(116) 상에 활성층(114)과, 상기 활성층(114) 상에 제1 농도의 제2 도전형 반도체층(112)과, 상기 제1 농도의 제2 도전형 반도체층(112) 상에 상기 제1 농도보다 높은 제2 농도의 제2 도전형 반도체층(118) 및 상기 제2 농도의 제2 도전형 반도체층(118) 상에 투명전극층(120)을 포함할 수 있다.To this end, the light emitting device 100 according to the embodiment includes a first conductive semiconductor layer 116, an active layer 114 on the first conductive semiconductor layer 116, and a first conductive semiconductor layer 116 on the active layer 114. The second conductivity type semiconductor layer 112 of one concentration, the second conductivity type semiconductor layer 118 of a second concentration higher than the first concentration on the second conductivity type semiconductor layer 112 of the first concentration, and The transparent electrode layer 120 may be included on the second conductive semiconductor layer 118 having the second concentration.

실시예에서 제1 도전형은 p 도전형일 수 있고, 제2 도전형은 n 도전형일 수 있으나 이에 한정되는 것은 아니다.In an embodiment, the first conductivity type may be a p conductivity type and the second conductivity type may be an n conductivity type, but is not limited thereto.

실시예는 상기 투명전극층(120) 상에 패드 전극(160)을 구비할 수 있다. 실시예에 의하면, 상기 패드 전극(160)은 상기 투명전극층(120)의 모서리 영역에 형성될 수 있으나 이에 한정되는 것은 아니다.In an embodiment, the pad electrode 160 may be provided on the transparent electrode layer 120. According to an embodiment, the pad electrode 160 may be formed in the corner region of the transparent electrode layer 120, but is not limited thereto.

종래기술에 따른 수직형 발광소자의 경우, n형 반도체층 상에 ITO와 같은 투명전극을 형성하게 되면 쇼트키(Schottky) 접합이 형성되기 때문에, ITO를 n-GaN에서 전극으로 사용할 수 없는 문제가 있었다.In the case of the vertical light emitting device according to the related art, when forming a transparent electrode such as ITO on the n-type semiconductor layer, a Schottky junction is formed, so that ITO cannot be used as an electrode in n-GaN. there was.

이러한 문제를 해결하기 위해 실시예에 의하면, 제1 농도의 제2 도전형 반도체층(112) 표면에 상기 제1 농도보다 높은 제2 농도의 제2 도전형 반도체층(118)이 형성될 수 있다. 이를 통해, 제2 농도의 제2 도전형 반도체층과 그 위에 형성되는 투명전극과 전자 터널링(electron tunneling)을 유도하여 저항을 줄일 수 있다.In order to solve this problem, according to the embodiment, the second conductive semiconductor layer 118 having a second concentration higher than the first concentration may be formed on the surface of the second conductive semiconductor layer 112 having the first concentration. . As a result, resistance may be reduced by inducing electron tunneling with the second conductive semiconductor layer having the second concentration, the transparent electrode formed thereon, and the like.

예를 들어 실시예에 의하면, 제1 농도의 제2 도전형 반도체층(112) 표면에 어닐링 또는 이온주입에 의해 제2 농도의 제2 도전형 반도체층(118)이 형성되고, 이후 투명전극층(120)을 형성됨으로써, 전자 터널링을 유도하여 저항을 줄임으로써 n형 GaN 상에도 투명전극을 전극으로 사용할 수 있다.For example, according to the embodiment, the second conductive semiconductor layer 118 having the second concentration is formed on the surface of the second conductive semiconductor layer 112 having the first concentration by annealing or ion implantation, and then the transparent electrode layer ( 120), the transparent electrode can be used as the electrode on the n-type GaN by inducing electron tunneling to reduce the resistance.

실시예에서 제2 농도의 제2 도전형 반도체층의 농도는 제1 농도의 제2 도전형 반도체층(112)의 농도보다 높게 설정되며, 상기 제2 농도는 상기 제1 농도에 비해 10 내지 100배 높은 농도일 수 있으며, 이러한 농도차에 의해 제2 농도의 제2 도전형 반도체층(118)과 그 위에 형성되는 투명전극층과 전자 터널링(electron tunneling)을 유도할 수 있다.In an embodiment, the concentration of the second conductivity-type semiconductor layer of the second concentration is set higher than the concentration of the second conductivity-type semiconductor layer 112 of the first concentration, and the second concentration is 10 to 100 compared to the first concentration. The concentration difference may be twice as high, and the second difference may induce electron tunneling with the second conductive semiconductor layer 118 having the second concentration and the transparent electrode layer formed thereon.

예를 들어, 제1 농도의 제2 도전형 반도체층(112)은 n 도전형 반도체층으로서, 농도는 약 1017 내지 1018(cm-3) 미만일 수 있으며, 제2 농도의 제2 도전형 반도체층(118)은 n 도전형 반도체층으로서 약 1018 내지 1020(cm-3) 이하일 수 있으나 이에 한정되는 것은 아니다.For example, the second conductivity type semiconductor layer 112 of the first concentration is an n conductivity type semiconductor layer, the concentration may be less than about 10 17 to 10 18 (cm −3 ), and the second conductivity type of the second concentration The semiconductor layer 118 is an n conductive semiconductor layer, but may be about 10 18 to 10 20 (cm −3 ) or less, but is not limited thereto.

상기 제2 농도의 제2 도전형 반도체층(118)의 농도는 약 1018(cm-3) 이상이어야 투명전극과 계면에서 터널링 효과가 발생할 수 있으며, 제2 농도가 약 1020(cm-3)을 초과하는 경우 결정성 유지가 어려울 수 있다.The concentration of the second conductivity-type semiconductor layer 118 of the second concentration must be about 10 18 (cm -3 ) or more to cause the tunneling effect at the interface with the transparent electrode, and the second concentration is about 10 20 (cm -3). It may be difficult to maintain crystallinity when

상기 제2 농도의 제2 도전형 반도체층(118)은 약 1 nm 내지 10nm의 두께로 형성될 수 있다. 상기 제2 농도의 제2 도전형 반도체층이 10nm를 초과하는 경우 두께가 너무 두꺼워 터널링 효과가 발생하기 어려우며, 그 두께가 1nm 미만인 경우 터널링에 실질적으로 기여하기 어려울 수 있다.The second conductivity-type semiconductor layer 118 of the second concentration may be formed to a thickness of about 1 nm to 10 nm. When the second conductivity type semiconductor layer of the second concentration is more than 10nm, the thickness is too thick, it is difficult to occur the tunneling effect, if the thickness is less than 1nm it may be difficult to substantially contribute to tunneling.

실시예에 의하면, 고농도인 제2 농도의 제2 도전형 반도체층을 투명전극과 유기적으로 결합함으로써 투명전극을 수직형 발광소자에도 적용할 수 있으며, 칩의 상면의 전면에 형성할 수 있으므로 전류확산(current spreading)이 효율적으로 진행될 수 있다. 예를 들어, 상기 투명전극층(120)은 제2 농도의 제2 도전형 반도체층(118)의 상면 전면 상에 형성될 수 있다.According to the embodiment, by combining the second conductive semiconductor layer of the second concentration having a high concentration with the transparent electrode, the transparent electrode can be applied to the vertical light emitting device, and can be formed on the entire surface of the upper surface of the chip, so that current diffusion current spreading can be carried out efficiently. For example, the transparent electrode layer 120 may be formed on the entire upper surface of the second conductive semiconductor layer 118 having a second concentration.

또한, 실시예에 의하면 투명전극과 고농도인 제2 농도의 제2 도전형 반도체층(118) 사이의 터널링 효과에 의해, 수직형 발광소자 상면에 투명전극을 형성함으로써 전류주입효율이 증대됨에 따라 동작전압을 낮출 수 있는 효과가 있다.Further, according to the embodiment, the tunneling effect between the transparent electrode and the second conductive semiconductor layer 118 having a high concentration of second concentration forms a transparent electrode on the upper surface of the vertical light emitting device, thereby increasing the current injection efficiency. The effect is to lower the voltage.

또한, 실시예에 의하면 고농도인 제2 농도의 제2 도전형 반도체층(118)의 도입에 따라 수직형 발광소자에서 투명전극을 채용할 수 있고, 이에 따라 전류주입 효율이 증대되어 광속이 증대될 수 있다.In addition, according to the embodiment, the transparent electrode may be adopted in the vertical light emitting device according to the introduction of the second conductivity type semiconductor layer 118 having a high concentration, thereby increasing the current injection efficiency and increasing the luminous flux. Can be.

또한, 실시예에 의하면 제2 농도의 제2 도전형 반도체층(118)과 터널링이 가능한 투명전극이 수직형 발광소자 상면의 전면에 도입됨으로써 패드 전극의 크기도 작게할 수 있고, 발광소자의 모서리로 배치함으로써 발광되는 빛의 흡수를 최소화 하여, 광추출 효율이 증대될 수 있다.In addition, according to the embodiment, the transparent electrode capable of tunneling with the second conductivity-type semiconductor layer 118 having the second concentration is introduced to the front surface of the vertical light emitting device, thereby reducing the size of the pad electrode, and the edge of the light emitting device. By minimizing the absorption of the light emitted, the light extraction efficiency can be increased.

한편, 종래기술에서 전류주입효율을 높이고 전류확산을 위해 소위 가지 전극을 형성하는데, 이러한 가지 전극은 빛을 흡수하여 광추출 효율을 저하시키는 문제가 있다. 반면, 실시예에 의하면 제2 농도의 제2 도전형 반도체층(118)과 터널링이 가능한 투명전극이 수직형 발광소자 상면의 전면에 도입됨으로써 별도의 가지 전극의 불요하므로 공정비용, 시간의 절감뿐만 아니라 가지 전극에 의해 흡수되는 빛이 없으므로 광추출 효율을 증대시킬 수 있다.On the other hand, in the prior art to increase the current injection efficiency and to form a so-called branch electrode for current diffusion, the branch electrode has a problem of absorbing light to reduce the light extraction efficiency. On the other hand, according to the embodiment, since the transparent electrode capable of tunneling with the second conductivity-type semiconductor layer 118 of the second concentration is introduced to the front surface of the vertical light emitting device, a separate branch electrode is unnecessary, thus reducing process cost and time. But there is no light absorbed by the branch electrode can increase the light extraction efficiency.

또한, 종래기술에 의하면 수직형 발광소자에서 전류확산을 위해 패드 전극 하단에 절연물질 등으로 전류확산층을 형성하였으나, 실시예에 의하면 전류확산이 원활이 이루어지므로 전류확산층의 생략이 가능하여 공정시간, 공정비용을 절감할 수 있다.In addition, according to the prior art, in the vertical light emitting device, a current spreading layer is formed at the bottom of the pad electrode to spread the current, but according to the embodiment, since the current spreading is performed smoothly, the current spreading layer can be omitted. Process costs can be reduced.

실시예에 의하면 광추출 효율을 증대시킴과 함께 내부 발광효율도 증대시킬 수 있는 발광소자, 발광소자의 제조방법, 발광소자 패키지 및 조명시스템을 제공할 수 있다.According to the embodiment, it is possible to provide a light emitting device, a manufacturing method of the light emitting device, a light emitting device package, and an illumination system which can increase the light extraction efficiency and also increase the internal light emitting efficiency.

이하, 도 3 내지 도 8을 참조하여 실시예에 따른 발광소자의 제조방법을 설명한다.Hereinafter, a method of manufacturing a light emitting device according to an embodiment will be described with reference to FIGS. 3 to 8.

도 3과 같이, 실시예에 따르면, 기판(105) 상에 제1 농도의 제2 도전형 반도체층(112), 활성층(114), 제1 도전형 반도체층(116)이 형성될 수 있다. 상기 제1 농도의 제2 도전형 반도체층(112), 상기 활성층(114), 상기 제1 도전형 반도체층(116)은 발광구조물(110)로 정의될 수 있다.3, according to the embodiment, the second conductivity-type semiconductor layer 112, the active layer 114, and the first conductivity-type semiconductor layer 116 of the first concentration may be formed on the substrate 105. The second conductivity type semiconductor layer 112, the active layer 114, and the first conductivity type semiconductor layer 116 of the first concentration may be defined as the light emitting structure 110.

상기 기판(105)은 절연성 기판 또는 도전성 기판으로 형성될 수 있다. 예를 들어, 상기 기판(105)은 사파이어 기판(Al2O3), SiC, GaAs, GaN, ZnO, Si, GaP, InP, Ge 중 적어도 하나로 형성될 수 있으며, 이에 대해 한정하지는 않는다.The substrate 105 may be formed of an insulating substrate or a conductive substrate. For example, the substrate 105 may be formed of at least one of sapphire substrate (Al 2 O 3 ), SiC, GaAs, GaN, ZnO, Si, GaP, InP, Ge, but is not limited thereto.

상기 기판(105) 상에 언도프트 반도체층 등으로 형성된 버퍼층(미도시)이 형성될 수 있으나 이에 한정되는 것은 아니다.A buffer layer (not shown) formed of an undoped semiconductor layer or the like may be formed on the substrate 105, but is not limited thereto.

상기 제1 농도의 제2 도전형 반도체층(112)이 제2 도전형 도펀트로서 n형 도펀트가 첨가된 n형 반도체층으로 형성되고, 상기 제1 도전형 반도체층(116)이 제1 도전형 도펀트로서 p형 도펀트가 첨가된 p형 반도체층으로 형성될 수 있다. 또한 상기 제1 농도의 제2 도전형 반도체층(112)이 p형 반도체층으로 형성되고, 상기 제1 도전형 반도체층(116)이 n형 반도체층으로 형성될 수도 있다.The second conductivity type semiconductor layer 112 of the first concentration is formed of an n type semiconductor layer to which an n type dopant is added as a second conductivity type dopant, and the first conductivity type semiconductor layer 116 is of a first conductivity type. It may be formed of a p-type semiconductor layer to which a p-type dopant is added as a dopant. In addition, the second conductivity-type semiconductor layer 112 of the first concentration may be formed of a p-type semiconductor layer, and the first conductivity-type semiconductor layer 116 may be formed of an n-type semiconductor layer.

예를 들어, 제1 농도의 제2 도전형 반도체층(112)은 n 도전형 반도체층으로서, 농도는 약 1017 내지 1018(cm-3) 미만일 수 있으나 이에 한정되는 것은 아니다.For example, the second conductivity type semiconductor layer 112 of the first concentration is an n conductivity type semiconductor layer, and the concentration may be about 10 17 to less than 10 18 (cm −3 ), but is not limited thereto.

상기 제1 농도의 제2 도전형 반도체층(112)은 예를 들어, n형 반도체층을 포함할 수 있다. 상기 제1 농도의 제2 도전형 반도체층(112)은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 형성될 수 있다. 상기 제1 농도의 제2 도전형 반도체층(112)은, 예를 들어 InAlGaN, GaN, AlGaN, AlInN, InGaN, AlN, InN 등에서 선택될 수 있으며, Si, Ge, Sn, Se, Te 등의 n형 도펀트가 도핑될 수 있다.The second conductivity type semiconductor layer 112 of the first concentration may include, for example, an n-type semiconductor layer. A second conductive semiconductor layer 112 of the first concentration is a composition formula of In x Al y Ga 1 -x- y N (0≤x≤1, 0≤y≤1, 0≤x + y≤1) It can be formed of a semiconductor material having. The second conductivity-type semiconductor layer 112 of the first concentration may be selected from, for example, InAlGaN, GaN, AlGaN, AlInN, InGaN, AlN, InN, and the like, and n, such as Si, Ge, Sn, Se, Te Type dopants may be doped.

상기 활성층(114)은 상기 제1 농도의 제2 도전형 반도체층(112)을 통해서 주입되는 전자(또는 정공)와 상기 제1 도전형 반도체층(116)을 통해서 주입되는 정공(또는 전자)이 서로 만나서, 상기 활성층(12a)의 형성 물질에 따른 에너지 밴드(Energy Band)의 밴드갭(Band Gap) 차이에 의해서 빛을 방출하는 층이다.The active layer 114 includes electrons (or holes) injected through the second conductivity type semiconductor layer 112 and holes (or electrons) injected through the first conductivity type semiconductor layer 116. It is a layer that meets each other and emits light due to a band gap difference of an energy band according to a material forming the active layer 12a.

상기 활성층(114)은 단일 우물 구조, 다중 우물 구조, 양자점 구조 또는 양자선 구조 중 어느 하나로 형성될 수 있으나, 이에 한정되는 것은 아니다.The active layer 114 may be formed of any one of a single well structure, a multiple well structure, a quantum dot structure, or a quantum line structure, but is not limited thereto.

상기 활성층(114)은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 형성될 수 있다. The active layer 114 may be formed of a semiconductor material having a compositional formula of In x Al y Ga 1 -x- y N (0≤x≤1, 0≤y≤1, 0≤x + y≤1).

상기 활성층(114)이 상기 다중 우물구조로 형성된 경우, 상기 활성층(114)은 복수의 우물층과 복수의 장벽층이 적층되어 형성될 수 있으며, 예를 들어, InGaN 우물층/GaN 장벽층의 주기로 형성될 수 있다.When the active layer 114 is formed of the multi-well structure, the active layer 114 may be formed by stacking a plurality of well layers and a plurality of barrier layers, for example, in a period of an InGaN well layer / GaN barrier layer. Can be formed.

상기 제1 도전형 반도체층(116)은 예를 들어, p형 반도체층으로 구현될 수 있다. 상기 제1 도전형 반도체층(116)은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 형성될 수 있다. The first conductivity type semiconductor layer 116 may be implemented with, for example, a p-type semiconductor layer. The first conductive semiconductor layer 116 is a semiconductor material having a compositional formula of In x Al y Ga 1 -x- y N (0≤x≤1, 0≤y≤1, 0≤x + y≤1) Can be formed.

상기 제1 도전형 반도체층(116)은, 예를 들어 InAlGaN, GaN, AlGaN, InGaN, AlInN, AlN, InN 등에서 선택될 수 있으며, Mg, Zn, Ca, Sr, Ba 등의 p형 도펀트가 도핑될 수 있다.The first conductive semiconductor layer 116 may be selected from, for example, InAlGaN, GaN, AlGaN, InGaN, AlInN, AlN, InN, and the like, and may be doped with p-type dopants such as Mg, Zn, Ca, Sr, and Ba. Can be.

한편, 상기 제1 농도의 제2 도전형 반도체층(112)이 p형 반도체층을 포함하고 상기 제1 도전형 반도체층(116)이 n형 반도체층을 포함할 수도 있다. The second conductivity-type semiconductor layer 112 at the first concentration may include a p-type semiconductor layer, and the first conductivity-type semiconductor layer 116 may include an n-type semiconductor layer.

또한, 상기 제1 도전형 반도체층(116) 위에는 n형 또는 p형 도전형의 반도체층(미도시)이 더 형성될 수도 있으며, 이에 따라, 상기 발광구조물(110)은 np, pn, npn, pnp 접합 구조 중 적어도 어느 하나를 가질 수 있다.In addition, an n-type or p-type conductive semiconductor layer (not shown) may be further formed on the first conductive semiconductor layer 116. Accordingly, the light emitting structure 110 may be formed of np, pn, npn, It may have at least one of the pnp junction structure.

다음으로, 도 4와 같이, 상기 발광구조물(110) 상에 채널층(140), 오믹접촉패턴(152), 반사층(154)이 형성될 수 있다.Next, as shown in FIG. 4, the channel layer 140, the ohmic contact pattern 152, and the reflective layer 154 may be formed on the light emitting structure 110.

예를 들어, 상기 채널층(140)은 Si02, SixOy, Si3N4, SixNy, SiOxNy, Al2O3, TiO2, AlN 등으로 이루어진 군에서 적어도 하나가 선택되어 형성될 수 있다.For example, the channel layer 140 may include at least one of Si0 2 , Si x O y , Si 3 N 4 , Si x N y , SiO x N y , Al 2 O 3 , TiO 2 , AlN, and the like. Can be selected and formed.

실시예에 의하면, 상기 반사층(154)과 상기 제1 도전형 반도체층(116) 사이에 상기 오믹접촉패턴(152)이 배치될 수 있다. In example embodiments, the ohmic contact pattern 152 may be disposed between the reflective layer 154 and the first conductive semiconductor layer 116.

상기 오믹접촉패턴(152)은 상기 발광구조물(110)과 오믹 접촉이 되도록 형성될 수 있다. 예를 들어, 상기 오믹접촉패턴(152)은 상기 제1 도전형 반도체층(116)에 접촉되어 배치될 수 있다. The ohmic contact pattern 152 may be formed to be in ohmic contact with the light emitting structure 110. For example, the ohmic contact pattern 152 may be in contact with the first conductivity type semiconductor layer 116.

상기 반사층(154)은 상기 제1 도전형 반도체층(116)에 전기적으로 연결될 수 있다.  The reflective layer 154 may be electrically connected to the first conductivity type semiconductor layer 116.

상기 오믹접촉패턴(152)은 예컨대 투명 전도성 산화막으로 형성될 수 있다. 상기 오믹접촉패턴(152)은 예로서 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), AZO(Aluminum Zinc Oxide), AGZO(Aluminum Gallium Zinc Oxide), IZTO(Indium Zinc Tin Oxide), IAZO(Indium Aluminum Zinc Oxide), IGZO(Indium Gallium Zinc Oxide), IGTO(Indium Gallium Tin Oxide), ATO(Antimony Tin Oxide), GZO(Gallium Zinc Oxide), IZON(IZO Nitride), ZnO, IrOx, RuOx, NiO, Pt, Ag, Ti 중에서 선택된 적어도 하나의 물질로 형성될 수 있다.The ohmic contact pattern 152 may be formed of, for example, a transparent conductive oxide layer. The ohmic contact pattern 152 includes, for example, indium tin oxide (ITO), indium zinc oxide (IZO), aluminum zinc oxide (AZO), aluminum gallium zinc oxide (AGZO), indium zinc tin oxide (IZTO), and inaz Aluminum Zinc Oxide (IGZO), Indium Gallium Zinc Oxide (IGZO), Indium Gallium Tin Oxide (IGTO), Antimony Tin Oxide (ATO), Gallium Zinc Oxide (GZO), IZON (IZO Nitride), ZnO, IrOx, RuOx, NiO, Pt It may be formed of at least one material selected from Ag, Ti.

상기 반사층(154)은 고 반사율을 갖는 물질로 형성될 수 있다. 예컨대 상기 반사층(154)은 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Cu, Au, Hf 중 적어도 하나를 포함하는 금속 또는 합금으로 형성될 수 있다. The reflective layer 154 may be formed of a material having a high reflectance. For example, the reflective layer 154 may be formed of a metal or an alloy including at least one of Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Cu, Au, and Hf.

또한, 상기 반사층(154)은 상기 금속 또는 합금과 ITO(Indium-Tin-Oxide), IZO(Indium-Zinc-Oxide), IZTO(Indium-Zinc-Tin-Oxide), IAZO(Indium-Aluminum-Zinc-Oxide), IGZO(Indium-Gallium-Zinc-Oxide), IGTO(Indium-Gallium-Tin-Oxide), AZO(Aluminum-Zinc-Oxide), ATO(Antimony-Tin-Oxide) 등의 투광성 전도성 물질을 이용하여 다층으로 형성될 수 있다. In addition, the reflective layer 154 may be formed of indium-tin-oxide (ITO), indium-zinc-oxide (IZO), indium-zinc-tin-oxide (IZTO), and indium-aluminum-zinc- (AZO). Light-transmitting materials such as Oxide), Indium-Gallium-Zinc-Oxide (IGZO), Indium-Gallium-Tin-Oxide (IGTO), Aluminum-Zinc-Oxide (AZO), and Antimony-Tin-Oxide (ATO) It can be formed in multiple layers.

예를 들어, 실시 예에서 상기 반사층(154)은 Ag, Al, Ag-Pd-Cu 합금, 또는 Ag-Cu 합금 중 적어도 어느 하나를 포함할 수 있다. 예를 들면, 상기 반사층(154)은 Ag 층과 Ni 층이 교대로 형성될 수도 있고, Ni/Ag/Ni, 혹은 Ti 층, Pt 층을 포함할 수 있다.For example, in an embodiment, the reflective layer 154 may include at least one of Ag, Al, Ag-Pd-Cu alloy, or Ag-Cu alloy. For example, the reflective layer 154 may be formed by alternately forming an Ag layer and a Ni layer, and may include a Ni / Ag / Ni, Ti layer, or Pt layer.

이어서, 상기 반사층(154) 위에 금속층(미도시), 본딩층(156), 지지부재(158), 임시기판(159)이 형성될 수 있다.Subsequently, a metal layer (not shown), a bonding layer 156, a support member 158, and a temporary substrate 159 may be formed on the reflective layer 154.

실시예에 의하면, 상기 오믹접촉패턴(152), 반사층(154), 본딩층(156), 지지부재(158)를 포함하여 제1 전극층(150)으로 칭할 수 있다.In example embodiments, the ohmic contact pattern 152, the reflective layer 154, the bonding layer 156, and the support member 158 may be referred to as a first electrode layer 150.

상기 금속층은 Au, Cu, Ni, Ti, Ti-W, Cr, W, Pt, V, Fe, Mo 물질 중에서 적어도 하나를 포함할 수 있다. 상기 금속층은 확산장벽층의 기능을 수행할 수도 있다.The metal layer may include at least one of Au, Cu, Ni, Ti, Ti-W, Cr, W, Pt, V, Fe, and Mo material. The metal layer may also function as a diffusion barrier layer.

상기 금속층은 상기 본딩층(156)이 제공되는 공정에서 상기 본딩층(156)에 포함된 물질이 상기 반사층(154) 방향으로 확산되는 것을 방지하는 기능을 수행할 수 있다.The metal layer may function to prevent a material included in the bonding layer 156 from diffusing toward the reflective layer 154 in a process in which the bonding layer 156 is provided.

상기 본딩층(156)은 베리어 금속 또는 본딩 금속 등을 포함하며, 예를 들어, Ti, Au, Sn, Ni, Cr, Ga, In, Bi, Cu, Ag, Nb, Pd 또는 Ta 중 적어도 하나를 포함할 수 있다.The bonding layer 156 includes a barrier metal or a bonding metal, and for example, at least one of Ti, Au, Sn, Ni, Cr, Ga, In, Bi, Cu, Ag, Nb, Pd, or Ta. It may include.

상기 지지부재(158)는 실시 예에 따른 발광구조물(110)을 지지하며 방열 기능을 수행할 수 있다. 상기 본딩층(156)은 시드층으로 구현될 수도 있다.The support member 158 may support the light emitting structure 110 according to the embodiment and perform a heat radiation function. The bonding layer 156 may be implemented as a seed layer.

상기 지지부재(158)는 예를 들어, Ti, Cr, Ni, Al, Pt, Au, W, Cu, Mo, Cu-W 또는 불순물이 주입된 반도체 기판(예: Si, Ge, GaN, GaAs, ZnO, SiC, SiGe 등) 중에서 적어도 어느 하나로 형성될 수 있다. 또한 상기 지지부재(158)는 절연물질로 형성될 수도 있다.The support member 158 may be formed of, for example, a semiconductor substrate in which Ti, Cr, Ni, Al, Pt, Au, W, Cu, Mo, Cu-W or impurities are implanted (eg, Si, Ge, GaN, GaAs, ZnO, SiC, SiGe and the like). In addition, the support member 158 may be formed of an insulating material.

상기 임시기판(159)은 상기 지지부재(158) 위에 형성될 수 있다. 상기 임시기판(159)은 금속물질, 반도체 물질, 또는 절연물질 중에서 적어도 하나로 형성될 수 있다.The temporary substrate 159 may be formed on the support member 158. The temporary substrate 159 may be formed of at least one of a metal material, a semiconductor material, or an insulating material.

다음으로, 도 5와 같이 상기 발광구조물(110)로부터 상기 기판(105)이 제거될 수 있다. 예를 들어, 상기 기판(105)은 레이저 리프트 오프(LLO: Laser Lift Off) 공정에 의해 제거될 수 있다. 레이저 리프트 오프 공정(LLO)은 상기 기판(105)의 하면에 레이저를 조사하여, 기판(105)을 박리시키는 공정이다.Next, as shown in FIG. 5, the substrate 105 may be removed from the light emitting structure 110. For example, the substrate 105 may be removed by a laser lift off (LLO) process. The laser lift-off step LLO is a step of peeling off the substrate 105 by irradiating a laser onto the lower surface of the substrate 105.

다음으로, 도 6과 같이, 임시기판(159)은 식각 등에 의해 제거되고, 아이솔레이션 에칭이 수행되어 상기 발광구조물(110)의 측면이 식각되고, 상기 채널층(140)의 일부 영역이 노출될 수 있게 된다. Next, as shown in FIG. 6, the temporary substrate 159 may be removed by etching, an isolation etching may be performed to etch the side surface of the light emitting structure 110, and a portion of the channel layer 140 may be exposed. Will be.

상기 아이솔레이션 에칭은 예를 들어, ICP(Inductively Coupled Plasma)와 같은 건식 식각에 의해 실시될 수 있으나, 이에 대해 한정하지는 않는다. The isolation etching may be performed by dry etching such as, for example, an inductively coupled plasma (ICP), but is not limited thereto.

다음으로, 도 7과 같이 상기 제1 농도의 제2 도전형 반도체층(112) 상에 상기 제1 농도보다 높은 제2 농도의 제2 도전형 반도체층(118)이 형성되고, 상기 제2 농도의 제2 도전형 반도체층(118) 상에 투명전극층(120)이 형성될 수 있다.Next, as shown in FIG. 7, the second conductivity-type semiconductor layer 118 having a second concentration higher than the first concentration is formed on the second conductivity-type semiconductor layer 112 having the first concentration, and the second concentration. The transparent electrode layer 120 may be formed on the second conductive semiconductor layer 118.

상기 투명전극층(120)은 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IZON(IZO Nitride), AGZO(Al-Ga ZnO), IGZO(In-Ga ZnO), ZnO, IrOx, RuOx, NiO, RuOx/ITO, Ni/IrOx/Au, 및 Ni/IrOx/Au/ITO, Ag, Ni, Cr, Ti, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 중 적어도 하나를 포함하여 형성될 수 있으며, 이러한 재료에 한정되는 않는다.The transparent electrode layer 120 may be formed of indium tin oxide (ITO), indium zinc oxide (IZO), indium zinc tin oxide (IZTO), indium aluminum zinc oxide (IAZO), indium gallium zinc oxide (IGZO), or indium gallium tin (IGTO). oxide), aluminum zinc oxide (AZO), antimony tin oxide (ATO), gallium zinc oxide (GZO), IZO (IZO Nitride), AGZO (Al-Ga ZnO), IGZO (In-Ga ZnO), ZnO, IrOx, RuOx, NiO, RuOx / ITO, Ni / IrOx / Au, and Ni / IrOx / Au / ITO, Ag, Ni, Cr, Ti, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf It may be formed to include at least one of, and is not limited to these materials.

상기 투명전극층(120)은 1nm 내지 20nm로 형성될 수 있으나 이에 한정되는 것은 아니다.The transparent electrode layer 120 may be formed of 1 nm to 20 nm, but is not limited thereto.

실시예에 의하면 제1 농도의 제2 도전형 반도체층(112) 표면에 상기 제1 농도보다 높은 제2 농도의 제2 도전형 반도체층(118)이 형성됨으로써 제2 농도의 제2 도전형 반도체층(118)과 그 위에 형성되는 투명전극층(120)과 전자 터널링(electron tunneling)을 유도하여 저항을 줄일 수 있다. According to the embodiment, the second conductive semiconductor layer 118 having a second concentration higher than the first concentration is formed on the surface of the second conductive semiconductor layer 112 having the first concentration, thereby forming the second conductive semiconductor having the second concentration. The resistance can be reduced by inducing electron tunneling with the layer 118 and the transparent electrode layer 120 formed thereon.

예를 들어, 실시예에 의하면 제1 농도의 제2 도전형 반도체층(112) 표면에 어닐링 또는 이온주입에 의해 제2 농도의 제2 도전형 반도체층(118)이 형성되고, 이후 투명전극층(120)이 형성됨으로써, 전자 터널링을 효과에 따라 저항이 감소하여 n형 GaN 상에도 투명전극을 전극으로 사용할 수 있다.For example, according to the embodiment, a second conductive semiconductor layer 118 having a second concentration is formed on the surface of the second conductive semiconductor layer 112 having a first concentration by annealing or ion implantation, and then a transparent electrode layer ( 120), the resistance decreases according to the effect of electron tunneling, so that the transparent electrode can be used as the electrode on the n-type GaN.

실시예에서 제2 농도의 제2 도전형 반도체층(118)의 농도는 제1 농도의 제2 도전형 반도체층(112)의 농도보다 높게 설정되며, 상기 제2 농도는 상기 제1 농도에 비해 10 내지 100배 높은 농도일 수 있으며, 이러한 농도차에 의해 제2 농도의 제2 도전형 반도체층(118)과 그 위에 형성되는 투명전극층과 전자 터널링(electron tunneling)을 유도할 수 있다.In an embodiment, the concentration of the second conductivity-type semiconductor layer 118 at the second concentration is set higher than the concentration of the second conductivity-type semiconductor layer 112 at the first concentration, and the second concentration is higher than the first concentration. The concentration may be 10 to 100 times higher, and the difference in concentration may induce electron tunneling with the second conductive semiconductor layer 118 having the second concentration, the transparent electrode layer formed thereon, and the like.

예를 들어, 제1 농도의 제2 도전형 반도체층(112)은 n 도전형 반도체층으로서, 농도는 약 1017 내지 1018(cm-3) 미만일 수 있으며, 제2 농도의 제2 도전형 반도체층(118)은 n 도전형 반도체층으로서 약 1018 내지 1020(cm-3) 이하일 수 있으나 이에 한정되는 것은 아니다.For example, the second conductivity type semiconductor layer 112 of the first concentration is an n conductivity type semiconductor layer, the concentration may be less than about 10 17 to 10 18 (cm −3 ), and the second conductivity type of the second concentration The semiconductor layer 118 is an n conductive semiconductor layer, but may be about 10 18 to 10 20 (cm −3 ) or less, but is not limited thereto.

상기 제2 농도의 제2 도전형 반도체층(118)은 약 1 nm 내지 10nm의 두께로 형성될 수 있다. 상기 제2 농도의 제2 도전형 반도체층(118)이 10nm를 초과하는 경우 두께가 너무 두꺼워 터널링 효과가 발생하기 어려우며, 그 두께가 1nm 미만인 경우 터널링에 실질적으로 기여하기 어려울 수 있다.The second conductivity-type semiconductor layer 118 of the second concentration may be formed to a thickness of about 1 nm to 10 nm. When the second conductivity type semiconductor layer 118 of the second concentration is more than 10nm, the thickness is too thick, it is difficult to occur the tunneling effect, if the thickness is less than 1nm it may be difficult to substantially contribute to tunneling.

실시예에 의하면, 고농도인 제2 농도의 제2 도전형 반도체층(118)을 투명전극과 유기적으로 결합함으로써 투명전극을 수직형 발광소자에도 적용할 수 있으며, 칩의 상면의 전면에 형성할 수 있으므로 전류확산(current spreading)이 효율적으로 진행될 수 있다.According to the embodiment, the organic conductive layer of the second conductive semiconductor layer 118 having a high concentration of the second concentration can be organically combined with the transparent electrode, so that the transparent electrode can be applied to the vertical light emitting device, and can be formed on the entire surface of the upper surface of the chip. Therefore, current spreading can be performed efficiently.

또한, 실시예에 의하면 투명전극과 고농도인 제2 농도의 제2 도전형 반도체층(118) 사이의 터널링 효과에 의해, 수직형 발광소자 상면에 투명전극을 형성함으로써 전류주입효율이 증대됨에 따라 동작전압을 낮출 수 있는 효과가 있다.Further, according to the embodiment, the tunneling effect between the transparent electrode and the second conductive semiconductor layer 118 having a high concentration of second concentration forms a transparent electrode on the upper surface of the vertical light emitting device, thereby increasing the current injection efficiency. The effect is to lower the voltage.

또한, 실시예에 의하면 제2 농도의 제2 도전형 반도체층과 터널링이 가능한 투명전극이 수직형 발광소자 상면의 전면에 도입됨으로써 패드 전극의 크기도 작게할 수 있고, 발광소자의 모서리로 배치함으로써 발광되는 빛의 흡수를 최소화 하여, 광추출 효율이 증대될 수 있다.In addition, according to the embodiment, the transparent electrode capable of tunneling with the second conductivity-type semiconductor layer having the second concentration is introduced to the front surface of the vertical light emitting device so that the size of the pad electrode can be reduced. By minimizing absorption of emitted light, light extraction efficiency may be increased.

한편, 종래기술에서 전류주입효율을 높이고 전류확산을 위해 소위 가지 전극을 형성하는데, 이러한 가지 전극은 빛을 흡수하여 광추출 효율을 저하시키는 문제가 있는데, 실시예에 의하면 제2 농도의 제2 도전형 반도체층과 터널링이 가능한 투명전극이 수평형 발광소자 상면의 전면에 도입됨으로써 별도의 가지 전극의 불요하므로 공정비용, 시간의 절감뿐만 아니라 가지 전극에 의해 흡수되는 빛이 없으므로 광추출 효율을 증대시킬 수 있다.On the other hand, in the prior art to increase the current injection efficiency and to form a so-called branch electrode for current diffusion, the branch electrode has a problem of absorbing light to reduce the light extraction efficiency, according to the embodiment the second conductivity of the second concentration Since a transparent electrode capable of tunneling with the semiconductor type semiconductor layer is introduced on the front surface of the horizontal light emitting device, a separate branch electrode is unnecessary, thereby reducing the process cost and time, and increasing light extraction efficiency because there is no light absorbed by the branch electrode. Can be.

또한, 종래기술에 의하면 수직형 발광소자에서 전류확산을 위해 패드 전극 하단에 절연물질 등으로 전류확산층을 형성하였으나, 실시예에 의하면 전류확산이 원활이 이루어지므로 전류확산층의 생략이 가능하여 공정시간, 공정비용을 절감할 수 있다.In addition, according to the prior art, in the vertical light emitting device, a current spreading layer is formed at the bottom of the pad electrode to spread the current, but according to the embodiment, since the current spreading is performed smoothly, the current spreading layer can be omitted. Process costs can be reduced.

다음으로, 도 8과 같이, 상기 투명전극층(120) 상에 패드 전극(160)이 형성될 수 있다.Next, as shown in FIG. 8, a pad electrode 160 may be formed on the transparent electrode layer 120.

상기 패드 전극(160)은 전도성 물질로 형성될 수 있다. 예를 들어, 상기 패드 전극(160)은 Cr, V, W, Ti, Zn,Ni, Cu, Al, Au 중에서 적어도 하나를 포함할 수 있다.The pad electrode 160 may be formed of a conductive material. For example, the pad electrode 160 may include at least one of Cr, V, W, Ti, Zn, Ni, Cu, Al, Au.

도 9는 제2 실시예에 따른 발광소자(102)의 단면도이다.9 is a sectional view of a light emitting element 102 according to the second embodiment.

제2 실시예는 제1 실시예의 기술적인 특징을 채용할 수 있다.The second embodiment can employ the technical features of the first embodiment.

제2 실시예에 의하면, 상기 제1 농도의 제2 도전형 반도체층(112)은 그 상부 표면에 제1 요철 패턴(P1)을 포함하며, 상기 제2 농도의 제2 도전형 반도체층(118b)과 상기 투명전극층(120b)은 상기 제1 요철패턴(P1)에 대응되는 제2 요철 패턴(P2)을 포함할 수 있다.In example embodiments, the second conductivity-type semiconductor layer 112 of the first concentration includes a first uneven pattern P1 on an upper surface thereof, and the second conductivity-type semiconductor layer 118b of the second concentration. ) And the transparent electrode layer 120b may include a second uneven pattern P2 corresponding to the first uneven pattern P1.

이를 통해, 제2 실시예에 의하면 패드 전극(160)을 통한 빛의 흡수를 최소할 뿐만 아니라, 발광소자 상면에 전체적으로 광추출 요철 패턴을 도입하여 광추출 효율을 극대화할 수 있다.Through this, according to the second embodiment, not only the absorption of light through the pad electrode 160 can be minimized, but the light extraction irregularities can be introduced into the upper surface of the light emitting device to maximize the light extraction efficiency.

나아가, 제2 실시예에 의하면 요철 패턴에 의해 투명전극층(120b)과 제2 농도의 제2 도전형 반도체층(118b)이 접하는 면적이 현저히 증대됨으로써 전류 주입효율 또한 현저히 증대되어 광속이 극대화될 수 있다.Furthermore, according to the second embodiment, the area where the transparent electrode layer 120b and the second conductive semiconductor layer 118b of the second concentration are significantly increased by the uneven pattern may significantly increase the current injection efficiency, thereby maximizing the luminous flux. have.

실시예는 광추출 효율을 증대시킴과 함께 내부 발광효율도 증대시킬 수 있는 발광소자, 발광소자의 제조방법, 발광소자 패키지 및 조명시스템을 제공할 수 있다.The embodiment can provide a light emitting device, a method of manufacturing a light emitting device, a light emitting device package, and an illumination system which can increase light extraction efficiency and increase internal light emitting efficiency.

도 10은 실시예에 따른 발광소자가 적용된 발광소자 패키지(200)를 나타낸 도면이다.10 is a view showing a light emitting device package 200 to which the light emitting device according to the embodiment is applied.

도 10을 참조하면, 실시 예에 따른 발광소자 패키지는 몸체(205)와, 상기 몸체(205)에 배치된 제1 리드전극(213) 및 제2 리드전극(214)과, 상기 몸체(205)에 제공되어 상기 제1 리드전극(213) 및 제2 리드전극(214)과 전기적으로 연결되는 발광소자(100)와, 상기 발광소자(100)를 포위하는 몰딩부재(240)를 포함할 수 있다.Referring to FIG. 10, the light emitting device package according to the embodiment may include a body 205, a first lead electrode 213 and a second lead electrode 214 disposed on the body 205, and the body 205. The light emitting device 100 may be provided to be electrically connected to the first lead electrode 213 and the second lead electrode 214, and the molding member 240 may surround the light emitting device 100. .

상기 몸체(205)는 실리콘 재질, 합성수지 재질, 또는 금속 재질을 포함하여 형성될 수 있으며, 상기 발광소자(100)의 주위에 경사면이 형성될 수 있다.The body 205 may include a silicon material, a synthetic resin material, or a metal material, and an inclined surface may be formed around the light emitting device 100.

상기 제1 리드전극(213) 및 제2 리드전극(214)은 서로 전기적으로 분리되며, 상기 발광소자(100)에 전원을 제공한다. 또한, 상기 제1 리드전극(213) 및 제2 리드전극(214)은 상기 발광소자(100)에서 발생된 빛을 반사시켜 광 효율을 증가시킬 수 있으며, 상기 발광소자(100)에서 발생된 열을 외부로 배출시키는 역할을 할 수도 있다.The first lead electrode 213 and the second lead electrode 214 are electrically separated from each other, and provide power to the light emitting device 100. In addition, the first lead electrode 213 and the second lead electrode 214 may reflect light generated by the light emitting device 100 to increase light efficiency, and heat generated by the light emitting device 100. It may also play a role in discharging it to the outside.

상기 발광소자(100)는 상기 몸체(205) 위에 배치되거나 상기 제1 리드전극(213) 또는 제2 리드전극(214) 위에 배치될 수 있다.The light emitting device 100 may be disposed on the body 205 or on the first lead electrode 213 or the second lead electrode 214.

상기 발광소자(100)는 상기 제1 리드전극(213) 및 제2 리드전극(214)과 와이어 방식, 플립칩 방식 또는 다이 본딩 방식 중 어느 하나에 의해 전기적으로 연결될 수도 있다.The light emitting device 100 may be electrically connected to the first lead electrode 213 and the second lead electrode 214 by any one of a wire method, a flip chip method, and a die bonding method.

실시예에서 발광소자(100)는 제2 리드전극(214)에 실장되고, 제1 리드전극(213)과 와이어(250)에 의해 연결될 수 있으나, 실시예가 이에 한정되는 것은 아니다.In the exemplary embodiment, the light emitting device 100 may be mounted on the second lead electrode 214 and may be connected to the first lead electrode 213 by the wire 250, but the embodiment is not limited thereto.

상기 몰딩부재(240)는 상기 발광소자(100)를 포위하여 상기 발광소자(100)를 보호할 수 있다. 또한, 상기 몰딩부재(240)에는 형광체(232)가 포함되어 상기 발광소자(100)에서 방출된 광의 파장을 변화시킬 수 있다.The molding member 240 may surround the light emitting device 100 to protect the light emitting device 100. In addition, the molding member 240 may include a phosphor 232 to change the wavelength of the light emitted from the light emitting device 100.

실시 예에 따른 발광소자 또는 발광소자 패키지는 복수 개가 기판 위에 어레이될 수 있으며, 상기 발광소자 패키지의 광 경로 상에 광학 부재인 렌즈, 도광판, 프리즘 시트, 확산 시트 등이 배치될 수 있다. 이러한 발광소자 패키지, 기판, 광학 부재는 라이트 유닛으로 기능할 수 있다. 상기 라이트 유닛은 탑뷰 또는 사이드 뷰 타입으로 구현되어, 휴대 단말기 및 노트북 컴퓨터 등의 표시 장치에 제공되거나, 조명장치 및 지시 장치 등에 다양하게 적용될 수 있다. 또 다른 실시 예는 상술한 실시 예들에 기재된 발광소자 또는 발광소자 패키지를 포함하는 조명 장치로 구현될 수 있다. 예를 들어, 조명 장치는 램프, 가로등, 전광판, 전조등을 포함할 수 있다.A plurality of light emitting devices or light emitting device packages according to the embodiment may be arranged on a substrate, and an optical member such as a lens, a light guide plate, a prism sheet, a diffusion sheet, and the like may be disposed on the light path of the light emitting device package. The light emitting device package, the substrate, and the optical member may function as a light unit. The light unit may be implemented in a top view or a side view type, and may be provided to a display device such as a portable terminal and a notebook computer, or may be variously applied to an illumination device and a pointing device. Yet another embodiment may be implemented as a lighting device including the light emitting device or the light emitting device package described in the above embodiments. For example, the lighting device may include a lamp, a street lamp, a sign, a headlamp.

도 11은 실시예에 따른 조명장치의 분해 사시도이다.11 is an exploded perspective view of the lighting apparatus according to the embodiment.

도 11을 참조하면, 실시 예에 따른 조명 장치는 커버(2100), 광원 모듈(2200), 방열체(2400), 전원 제공부(2600), 내부 케이스(2700), 소켓(2800)을 포함할 수 있다. 또한, 실시 예에 따른 조명 장치는 부재(2300)와 홀더(2500) 중 어느 하나 이상을 더 포함할 수 있다. 상기 광원 모듈(2200)은 실시 예에 따른 발광소자 패키지를 포함할 수 있다.Referring to FIG. 11, the lighting apparatus according to the embodiment may include a cover 2100, a light source module 2200, a heat radiator 2400, a power supply unit 2600, an inner case 2700, and a socket 2800. Can be. In addition, the lighting apparatus according to the embodiment may further include any one or more of the member 2300 and the holder 2500. The light source module 2200 may include a light emitting device package according to an embodiment.

예컨대, 상기 커버(2100)는 벌브(bulb) 또는 반구의 형상을 가지며, 속이 비어 있고, 일 부분이 개구된 형상으로 제공될 수 있다. 상기 커버(2100)는 상기 광원 모듈(2200)과 광학적으로 결합될 수 있다. 예를 들어, 상기 커버(2100)는 상기 광원 모듈(2200)로부터 제공되는 빛을 확산, 산란 또는 여기 시킬 수 있다. 상기 커버(2100)는 일종의 광학 부재일 수 있다. 상기 커버(2100)는 상기 방열체(2400)와 결합될 수 있다. 상기 커버(2100)는 상기 방열체(2400)와 결합하는 결합부를 가질 수 있다.For example, the cover 2100 may have a bulb or hemisphere shape, and may be provided in a hollow shape and a part of which is opened. The cover 2100 may be optically coupled to the light source module 2200. For example, the cover 2100 may diffuse, scatter or excite the light provided from the light source module 2200. The cover 2100 may be a kind of optical member. The cover 2100 may be combined with the radiator 2400. The cover 2100 may have a coupling part coupled to the heat sink 2400.

상기 커버(2100)의 내면에는 유백색 도료가 코팅될 수 있다. 유백색의 도료는 빛을 확산시키는 확산재를 포함할 수 있다. 상기 커버(2100)의 내면의 표면 거칠기는 상기 커버(2100)의 외면의 표면 거칠기보다 크게 형성될 수 있다. 이는 상기 광원 모듈(2200)로부터의 빛이 충분히 산란 및 확산되어 외부로 방출시키기 위함이다.An inner surface of the cover 2100 may be coated with a milky paint. The milky paint may include a diffuser that diffuses light. The surface roughness of the inner surface of the cover 2100 may be greater than the surface roughness of the outer surface of the cover 2100. This is for the light from the light source module 2200 to be sufficiently scattered and diffused and emitted to the outside.

상기 커버(2100)의 재질은 유리(glass), 플라스틱, 폴리프로필렌(PP), 폴리에틸렌(PE), 폴리카보네이트(PC) 등일 수 있다. 여기서, 폴리카보네이트는 내광성, 내열성, 강도가 뛰어나다. 상기 커버(2100)는 외부에서 상기 광원 모듈(2200)이 보이도록 투명할 수 있고, 불투명할 수 있다. 상기 커버(2100)는 블로우(blow) 성형을 통해 형성될 수 있다.The cover 2100 may be made of glass, plastic, polypropylene (PP), polyethylene (PE), polycarbonate (PC), or the like. Here, polycarbonate is excellent in light resistance, heat resistance, and strength. The cover 2100 may be transparent or opaque so that the light source module 2200 is visible from the outside. The cover 2100 may be formed through blow molding.

상기 광원 모듈(2200)은 상기 방열체(2400)의 일 면에 배치될 수 있다. 따라서, 상기 광원 모듈(2200)로부터의 열은 상기 방열체(2400)로 전도된다. 상기 광원 모듈(2200)은 광원부(2210), 연결 플레이트(2230), 커넥터(2250)를 포함할 수 있다.The light source module 2200 may be disposed on one surface of the heat sink 2400. Therefore, heat from the light source module 2200 is conducted to the heat sink 2400. The light source module 2200 may include a light source unit 2210, a connection plate 2230, and a connector 2250.

상기 부재(2300)는 상기 방열체(2400)의 상면 위에 배치되고, 복수의 광원부(2210)들과 커넥터(2250)이 삽입되는 가이드홈(2310)들을 갖는다. 상기 가이드홈(2310)은 상기 광원부(2210)의 기판 및 커넥터(2250)와 대응된다.The member 2300 is disposed on an upper surface of the heat dissipator 2400 and has a plurality of light source parts 2210 and guide grooves 2310 into which the connector 2250 is inserted. The guide groove 2310 corresponds to the substrate and the connector 2250 of the light source unit 2210.

상기 부재(2300)의 표면은 빛 반사 물질로 도포 또는 코팅된 것일 수 있다. 예를 들면, 상기 부재(2300)의 표면은 백색의 도료로 도포 또는 코팅된 것일 수 있다. 이러한 상기 부재(2300)는 상기 커버(2100)의 내면에 반사되어 상기 광원 모듈(2200)측 방향으로 되돌아오는 빛을 다시 상기 커버(2100) 방향으로 반사한다. 따라서, 실시 예에 따른 조명 장치의 광 효율을 향상시킬 수 있다.The surface of the member 2300 may be coated or coated with a light reflective material. For example, the surface of the member 2300 may be coated or coated with a white paint. The member 2300 is reflected on the inner surface of the cover 2100 to reflect the light returned to the light source module 2200 side again toward the cover 2100. Therefore, it is possible to improve the light efficiency of the lighting apparatus according to the embodiment.

상기 부재(2300)는 예로서 절연 물질로 이루어질 수 있다. 상기 광원 모듈(2200)의 연결 플레이트(2230)는 전기 전도성의 물질을 포함할 수 있다. 따라서, 상기 방열체(2400)와 상기 연결 플레이트(2230) 사이에 전기적인 접촉이 이루어질 수 있다. 상기 부재(2300)는 절연 물질로 구성되어 상기 연결 플레이트(2230)와 상기 방열체(2400)의 전기적 단락을 차단할 수 있다. 상기 방열체(2400)는 상기 광원 모듈(2200)로부터의 열과 상기 전원 제공부(2600)로부터의 열을 전달받아 방열한다.The member 2300 may be made of, for example, an insulating material. The connection plate 2230 of the light source module 2200 may include an electrically conductive material. Therefore, electrical contact may be made between the radiator 2400 and the connection plate 2230. The member 2300 may be made of an insulating material to block an electrical short between the connection plate 2230 and the radiator 2400. The radiator 2400 receives heat from the light source module 2200 and heat from the power supply unit 2600 to radiate heat.

상기 홀더(2500)는 내부 케이스(2700)의 절연부(2710)의 수납홈(2719)을 막는다. 따라서, 상기 내부 케이스(2700)의 상기 절연부(2710)에 수납되는 상기 전원 제공부(2600)는 밀폐된다. 상기 홀더(2500)는 가이드 돌출부(2510)를 갖는다. 상기 가이드 돌출부(2510)는 상기 전원 제공부(2600)의 돌출부(2610)가 관통하는 홀을 갖는다.The holder 2500 may block the accommodating groove 2719 of the insulating portion 2710 of the inner case 2700. Therefore, the power supply unit 2600 accommodated in the insulating unit 2710 of the inner case 2700 is sealed. The holder 2500 has a guide protrusion 2510. The guide protrusion 2510 has a hole through which the protrusion 2610 of the power supply unit 2600 passes.

상기 전원 제공부(2600)는 외부로부터 제공받은 전기적 신호를 처리 또는 변환하여 상기 광원 모듈(2200)로 제공한다. 상기 전원 제공부(2600)는 상기 내부 케이스(2700)의 수납홈(2719)에 수납되고, 상기 홀더(2500)에 의해 상기 내부 케이스(2700)의 내부에 밀폐된다.The power supply unit 2600 processes or converts an electrical signal provided from the outside to provide the light source module 2200. The power supply unit 2600 is accommodated in the accommodating groove 2725 of the inner case 2700, and is sealed in the inner case 2700 by the holder 2500.

상기 전원 제공부(2600)는 돌출부(2610), 가이드부(2630), 베이스(2650), 연장부(2670)를 포함할 수 있다.The power supply unit 2600 may include a protrusion 2610, a guide unit 2630, a base 2650, and an extension unit 2670.

상기 가이드부(2630)는 상기 베이스(2650)의 일 측에서 외부로 돌출된 형상을 갖는다. 상기 가이드부(2630)는 상기 홀더(2500)에 삽입될 수 있다. 상기 베이스(2650)의 일 면 위에 다수의 부품이 배치될 수 있다. 다수의 부품은 예를 들어, 외부 전원으로부터 제공되는 교류 전원을 직류 전원으로 변환하는 직류변환장치, 상기 광원 모듈(2200)의 구동을 제어하는 구동칩, 상기 광원 모듈(2200)을 보호하기 위한 ESD(ElectroStatic discharge) 보호 소자 등을 포함할 수 있으나 이에 대해 한정하지는 않는다.The guide part 2630 has a shape protruding outward from one side of the base 2650. The guide part 2630 may be inserted into the holder 2500. A plurality of parts may be disposed on one surface of the base 2650. The plurality of components may include, for example, a DC converter for converting AC power provided from an external power source into DC power, a driving chip for controlling the driving of the light source module 2200, and an ESD for protecting the light source module 2200. (ElectroStatic discharge) protection element and the like, but may not be limited thereto.

상기 연장부(2670)는 상기 베이스(2650)의 다른 일 측에서 외부로 돌출된 형상을 갖는다. 상기 연장부(2670)는 상기 내부 케이스(2700)의 연결부(2750) 내부에 삽입되고, 외부로부터의 전기적 신호를 제공받는다. 예컨대, 상기 연장부(2670)는 상기 내부 케이스(2700)의 연결부(2750)의 폭과 같거나 작게 제공될 수 있다. 상기 연장부(2670)에는 "+ 전선"과 "- 전선"의 각 일 단이 전기적으로 연결되고, "+ 전선"과 "- 전선"의 다른 일 단은 소켓(2800)에 전기적으로 연결될 수 있다.The extension part 2670 has a shape protruding outward from the other side of the base 2650. The extension part 2670 is inserted into the connection part 2750 of the inner case 2700 and receives an electrical signal from the outside. For example, the extension part 2670 may be provided equal to or smaller than the width of the connection part 2750 of the inner case 2700. Each end of the "+ wire" and the "-wire" may be electrically connected to the extension 2670, and the other end of the "+ wire" and the "-wire" may be electrically connected to the socket 2800. .

상기 내부 케이스(2700)는 내부에 상기 전원 제공부(2600)와 함께 몰딩부를 포함할 수 있다. 몰딩부는 몰딩 액체가 굳어진 부분으로서, 상기 전원 제공부(2600)가 상기 내부 케이스(2700) 내부에 고정될 수 있도록 한다.The inner case 2700 may include a molding part together with the power supply part 2600 therein. The molding part is a part where the molding liquid is hardened, so that the power supply part 2600 can be fixed inside the inner case 2700.

실시예는 광추출 효율을 증대시킴과 함께 내부 발광효율을 증대시킬 수 있는 발광소자, 발광소자의 제조방법, 발광소자 패키지 및 조명시스템을 제공할 수 있다.The embodiment can provide a light emitting device, a method of manufacturing a light emitting device, a light emitting device package, and an illumination system which can increase light extraction efficiency and increase internal light emitting efficiency.

이상에서 실시예들에 설명된 특징, 구조, 효과 등은 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 실시예의 범위에 포함되는 것으로 해석되어야 할 것이다.Features, structures, effects, etc. described in the above embodiments are included in at least one embodiment, but are not necessarily limited to one embodiment. Furthermore, the features, structures, effects, and the like illustrated in the embodiments may be combined or modified with respect to other embodiments by those skilled in the art to which the embodiments belong. Therefore, it should be interpreted that the contents related to such combinations and modifications are included in the scope of the embodiments.

이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 실시예를 한정하는 것이 아니며, 실시예가 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 설정하는 실시예의 범위에 포함되는 것으로 해석되어야 할 것이다.Although described above with reference to the embodiment, this is merely an example, not to limit the embodiment, those skilled in the art to which the embodiment belongs to various not illustrated above in the range without departing from the essential characteristics of the embodiment It will be appreciated that modifications and applications of the branches are possible. For example, each component specifically shown in the embodiment can be modified. And differences relating to these modifications and applications will have to be construed as being included in the scope of the embodiments set forth in the appended claims.

제1 도전형 반도체층(116), 활성층(114),
제1 농도의 제2 도전형 반도체층(112),
제2 농도의 제2 도전형 반도체층(118), 투명전극층(120);
제1 요철 패턴(P1), 제2 요철 패턴(P2)
The first conductivity type semiconductor layer 116, the active layer 114,
The second conductivity type semiconductor layer 112 at a first concentration,
A second conductivity type semiconductor layer 118 and a transparent electrode layer 120 having a second concentration;
First uneven pattern P1 and second uneven pattern P2

Claims (8)

제1 전극층 상에 배치되는 제1 도전형 반도체층;
상기 제1 도전형 반도체층 상에 활성층;
상기 활성층 상에 제1 농도의 제2 도전형 반도체층;
상기 제1 농도의 제2 도전형 반도체층 상에 상기 제1 농도보다 높은 제2 농도의 제2 도전형 반도체층;
상기 제2 농도의 제2 도전형 반도체층 상에 투명전극층;
상기 투명전극층 상에 배치되는 패드 전극; 및
상기 제1 전극층 및 상기 제1 도전형 반도체층 사이에 배치되는 채널층;을 포함하고,
상기 제1 전극층은 상기 제1 도전형 반도체층의 하부에 배치되는 오믹접촉패턴; 및 상기 오믹접촉패턴의 하부에 배치되는 반사층;을 포함하고,
상기 투명전극층은 상기 투명전극층의 상면 중심 영역에 배치되는 제1 요철 패턴; 및 상기 투명전극층의 상면 가장자리 영역에 배치되는 제1 평탄면;을 포함하고,
상기 패드 전극은 상기 제1 요철 패턴과 이격되며, 상기 활성층의 일부, 상기 채널층의 일부와 수직 방향으로 중첩되는 상기 제1 평탄면 상에 배치되고,
상기 오믹접촉패턴은 제1 요철 패턴과 수직 방향으로 중첩되는 영역에서 상기 제1 평탄면과 수직 방향으로 중첩되는 영역 방향으로 연장하며, 상기 반사층의 상면에서 상기 채널층의 하면으로 연장하고,
상기 채널층은 상기 제1 요철 패턴과 수직 방향으로 중첩되는 영역에서 상기 제1 평탄면과 수직 방향으로 중첩되는 영역 방향으로 연장하고,
상기 반사층은 상기 오믹접촉패턴보다 작은 수평 방향 너비를 가지며 상기 오믹접촉패턴과 수직 방향으로 중첩되는 영역에 배치되는 발광소자.
A first conductivity type semiconductor layer disposed on the first electrode layer;
An active layer on the first conductive semiconductor layer;
A second conductivity type semiconductor layer having a first concentration on the active layer;
A second conductivity type semiconductor layer having a second concentration higher than the first concentration on the second conductivity type semiconductor layer having the first concentration;
A transparent electrode layer on the second conductivity type semiconductor layer having the second concentration;
A pad electrode disposed on the transparent electrode layer; And
And a channel layer disposed between the first electrode layer and the first conductive semiconductor layer.
The first electrode layer may include an ohmic contact pattern disposed under the first conductive semiconductor layer. And a reflective layer disposed under the ohmic contact pattern.
The transparent electrode layer may include a first uneven pattern disposed at the center of the upper surface of the transparent electrode layer; And a first flat surface disposed in an upper edge region of the transparent electrode layer.
The pad electrode is spaced apart from the first uneven pattern and is disposed on the first flat surface overlapping a portion of the active layer and a portion of the channel layer in a vertical direction.
The ohmic contact pattern extends in a region overlapping with the first uneven pattern in a vertical direction and extends in a region overlapping with the first flat surface and extends from an upper surface of the reflective layer to a lower surface of the channel layer.
The channel layer extends in a region overlapping with the first flat surface in a vertical direction in a region overlapping with the first uneven pattern in a vertical direction,
The reflective layer has a horizontal width smaller than the ohmic contact pattern and is disposed in a region overlapping the ohmic contact pattern in a vertical direction.
제1 항에 있어서,
상기 제2 농도는
상기 제1 농도에 비해 10 내지 100배 높은 농도인 발광소자.
According to claim 1,
The second concentration is
A light emitting device having a concentration of 10 to 100 times higher than the first concentration.
제2 항에 있어서,
상기 제1 농도는 1017 내지 1018(cm-3) 미만이며,
상기 제2 농도는 1018 내지 1020(cm-3) 이하인 발광소자.
The method of claim 2,
The first concentration is less than 10 17 to 10 18 (cm -3 ),
The second concentration is 10 18 to 10 20 (cm -3 ) or less.
제1 항에 있어서,
상기 제2 농도의 제2 도전형 반도체층은
1 nm 내지 10nm의 두께를 구비한 발광소자.
According to claim 1,
The second conductivity type semiconductor layer of the second concentration
A light emitting device having a thickness of 1 nm to 10 nm.
제1 항에 있어서,
상기 투명전극층은
상기 제2 농도의 제2 도전형 반도체층의 상면 전면에 형성된 발광소자.
According to claim 1,
The transparent electrode layer
A light emitting device formed on the entire upper surface of the second conductivity type semiconductor layer of the second concentration.
제5 항에 있어서,
상기 투명전극층의 두께는 1nm 내지 20nm인 발광소자.
The method of claim 5,
The transparent electrode layer has a thickness of 1nm to 20nm light emitting device.
제1 항에 있어서,
상기 제1 농도의 제2 도전형 반도체층은 그 상부 표면에 상기 제1 요철 패턴에 대응되는 제2 요철 패턴을 포함하는 발광소자.
According to claim 1,
The second conductivity type semiconductor layer having the first concentration includes a second uneven pattern corresponding to the first uneven pattern on an upper surface thereof.
제1 항 내지 제7 항 중 어느 하나의 항에 기재된 발광소자를 구비하는 발광유닛을 포함하는 조명시스템.An illumination system comprising a light emitting unit comprising the light emitting element according to any one of claims 1 to 7.
KR1020130111543A 2013-09-17 2013-09-17 Light emitting device, and lighting system KR102085924B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130111543A KR102085924B1 (en) 2013-09-17 2013-09-17 Light emitting device, and lighting system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130111543A KR102085924B1 (en) 2013-09-17 2013-09-17 Light emitting device, and lighting system

Publications (2)

Publication Number Publication Date
KR20150031836A KR20150031836A (en) 2015-03-25
KR102085924B1 true KR102085924B1 (en) 2020-03-06

Family

ID=53025256

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130111543A KR102085924B1 (en) 2013-09-17 2013-09-17 Light emitting device, and lighting system

Country Status (1)

Country Link
KR (1) KR102085924B1 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100814920B1 (en) * 2006-10-26 2008-03-19 삼성전기주식회사 Vertically structured gan type semiconductor light emitting device and method of manufacturing the same
KR101134732B1 (en) * 2009-02-17 2012-04-19 엘지이노텍 주식회사 Semiconductor light emitting device and fabrication method thereof
KR101293647B1 (en) 2012-07-27 2013-08-13 삼성코닝정밀소재 주식회사 Transparent conductive oxide thin film layer substrate, method of fabricating thereof, oled and photovoltaic including the same

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101154795B1 (en) * 2010-05-19 2012-07-03 엘지이노텍 주식회사 Light emitting device, method for fabricating the light emitting device and light emitting device package

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100814920B1 (en) * 2006-10-26 2008-03-19 삼성전기주식회사 Vertically structured gan type semiconductor light emitting device and method of manufacturing the same
KR101134732B1 (en) * 2009-02-17 2012-04-19 엘지이노텍 주식회사 Semiconductor light emitting device and fabrication method thereof
KR101293647B1 (en) 2012-07-27 2013-08-13 삼성코닝정밀소재 주식회사 Transparent conductive oxide thin film layer substrate, method of fabricating thereof, oled and photovoltaic including the same

Also Published As

Publication number Publication date
KR20150031836A (en) 2015-03-25

Similar Documents

Publication Publication Date Title
KR102175345B1 (en) Light emitting device and lighting system
JP5709949B2 (en) Light emitting element
KR102065398B1 (en) Light emitting device, light emitting device package, and light unit
KR102019858B1 (en) Light emitting device and lighting system
KR102065390B1 (en) Light emitting device, light emitting device package, and light unit
KR102075644B1 (en) Light emitting device, and lighting system
KR102163956B1 (en) Light emitting device and lighting system
KR102008313B1 (en) Light emitting device, light emitting device package, and light unit
KR102098295B1 (en) Light emitting device and lighting system
KR102200000B1 (en) Light emitting device and lighting system
KR102085924B1 (en) Light emitting device, and lighting system
KR20150061844A (en) Light emitting device and lighting apparatus
KR102181429B1 (en) Light emitting device and lighting system
KR102153125B1 (en) Light emitting device and lighting system
KR102055794B1 (en) Light emitting device, light emitting device package, and light unit
KR102109109B1 (en) Light emitting device and lighting system
KR102187471B1 (en) Light emitting device, and lighting system
KR102109131B1 (en) Light emitting device, and lighting system
KR20150017918A (en) Light emitting device, and lighting system
KR102299738B1 (en) Light emitting device and lighting system
KR102075585B1 (en) Light emitting device, and lighting system
KR20150010147A (en) Light emitting device, and lighting system
KR20150061948A (en) Light emitting device and lighting system
KR102008291B1 (en) Light emitting device, light emitting device package, and light unit
KR102163961B1 (en) Light emitting device and lighting system

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant