KR102109109B1 - Light emitting device and lighting system - Google Patents

Light emitting device and lighting system Download PDF

Info

Publication number
KR102109109B1
KR102109109B1 KR1020130150414A KR20130150414A KR102109109B1 KR 102109109 B1 KR102109109 B1 KR 102109109B1 KR 1020130150414 A KR1020130150414 A KR 1020130150414A KR 20130150414 A KR20130150414 A KR 20130150414A KR 102109109 B1 KR102109109 B1 KR 102109109B1
Authority
KR
South Korea
Prior art keywords
layer
light emitting
gan
emitting device
disposed
Prior art date
Application number
KR1020130150414A
Other languages
Korean (ko)
Other versions
KR20150065284A (en
Inventor
강현오
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020130150414A priority Critical patent/KR102109109B1/en
Publication of KR20150065284A publication Critical patent/KR20150065284A/en
Application granted granted Critical
Publication of KR102109109B1 publication Critical patent/KR102109109B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • FMECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21LIGHTING
    • F21KNON-ELECTRIC LIGHT SOURCES USING LUMINESCENCE; LIGHT SOURCES USING ELECTROCHEMILUMINESCENCE; LIGHT SOURCES USING CHARGES OF COMBUSTIBLE MATERIAL; LIGHT SOURCES USING SEMICONDUCTOR DEVICES AS LIGHT-GENERATING ELEMENTS; LIGHT SOURCES NOT OTHERWISE PROVIDED FOR
    • F21K9/00Light sources using semiconductor devices as light-generating elements, e.g. using light-emitting diodes [LED] or lasers
    • F21K9/20Light sources comprising attachment means
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • FMECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21LIGHTING
    • F21YINDEXING SCHEME ASSOCIATED WITH SUBCLASSES F21K, F21L, F21S and F21V, RELATING TO THE FORM OR THE KIND OF THE LIGHT SOURCES OR OF THE COLOUR OF THE LIGHT EMITTED
    • F21Y2115/00Light-generating elements of semiconductor light sources
    • F21Y2115/10Light-emitting diodes [LED]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • General Engineering & Computer Science (AREA)
  • Led Devices (AREA)

Abstract

실시예는 발광소자, 발광소자의 제조방법, 발광소자 패키지 및 조명시스템에 관한 것이다.
실시예에 따른 발광소자는 제1 도전형 반도체층; 상기 제1 도전형 반도체층(11) 상에 InxAlyGa1 -x- yN/GaN층(단, 0<x<1, 0<y<1)(17); 상기 InxAlyGa1 -x- yN/GaN층(17) 상에 활성층(12); 및 상기 활성층(12) 상에 제2 도전형 반도체층(13);을 포함하고, 상기 활성층(12)은 InpGa1 - pN 웰층(단, 0<p<1)(12a) 및 GaN 배리어층(12b)을 포함할 수 있다.
Embodiments relate to a light emitting device, a method of manufacturing the light emitting device, a light emitting device package, and a lighting system.
The light emitting device according to the embodiment may include a first conductive semiconductor layer; An In x Al y Ga 1 -x- y N / GaN layer on the first conductivity type semiconductor layer 11 (however, 0 <x <1, 0 <y <1) 17; An active layer 12 on the In x Al y Ga 1 -x- y N / GaN layer 17; And the active layer 12 onto the second conductive type semiconductor layer 13; including, and the active layer 12 is In p Ga 1 - p N well layer (where, 0 <p <1) ( 12a) and GaN A barrier layer 12b may be included.

Description

발광소자 및 조명시스템{LIGHT EMITTING DEVICE AND LIGHTING SYSTEM}LIGHT EMITTING DEVICE AND LIGHTING SYSTEM

실시예는 발광소자, 발광소자의 제조방법, 발광소자 패키지 및 조명시스템에 관한 것이다.Embodiments relate to a light emitting device, a method of manufacturing the light emitting device, a light emitting device package, and a lighting system.

발광소자(Light Emitting Device)는 전기에너지가 빛 에너지로 변환되는 특성의 p-n 접합 다이오드로서, 주기율표상에서 Ⅲ족과 Ⅴ족 등의 화합물 반도체로 생성될 수 있고 화합물 반도체의 조성비를 조절함으로써 다양한 색상구현이 가능하다.Light Emitting Device is a pn junction diode that converts electrical energy into light energy. It can be made of compound semiconductors such as group III and group V on the periodic table and realizes various colors by controlling the composition ratio of compound semiconductors. It is possible.

발광소자는 순방향전압 인가 시 n층의 전자와 p층의 정공(hole)이 결합하여 전도대(Conduction band)와 가전대(Valance band)의 밴드갭 에너지에 해당하는 만큼의 에너지를 발산하는데, 이 에너지는 주로 열이나 빛의 형태로 방출되며, 빛의 형태로 발산되면 발광소자가 되는 것이다.When the forward voltage is applied, the n-layer electrons and p-layer holes are combined to emit energy corresponding to the band gap energy of the conduction band and the valance band. Is mainly emitted in the form of heat or light, and when emitted in the form of light, becomes a light emitting device.

예를 들어, 질화물 반도체는 높은 열적 안정성과 폭넓은 밴드갭 에너지에 의해 광소자 및 고출력 전자소자 개발 분야에서 큰 관심을 받고 있다. 특히, 질화물 반도체를 이용한 청색(Blue) 발광소자, 녹색(Green) 발광소자, 자외선(UV) 발광소자 등은 상용화되어 널리 사용되고 있다.For example, nitride semiconductors have attracted great attention in the field of optical devices and high power electronic devices due to their high thermal stability and wide band gap energy. In particular, blue light emitting devices, green light emitting devices, and ultraviolet light (UV) light emitting devices using nitride semiconductors have been commercialized and widely used.

종래 발광소자의 일반적인 InGaN/GaN 구조의 에피층(Epitxial Layer)은 InGaN과 GaN의 격자상수(Lattice Constant) 차이에 의해 두 박막(Thin Film) 경계면에서 격자 부정합이 발생하고, 이로 인해 그 계면이 분극화현상(Polarization)이 발생하고, 에피구조를 가로질러 피에조 필드(Piezoelectric Field)가 발생한다.In the conventional InGaN / GaN structure epitaxial layer of a conventional light emitting device, lattice mismatch occurs at the interface of two thin films due to the difference in the lattice constant of InGaN and GaN, thereby polarizing the interface. Polarization occurs, and a piezoelectric field across the epistructure.

이러한 피에조 필드가 존재하는 상태 하에서 에피구조에 고전류 인가는 밴드갭(Band-Gap)을 심각하게 구부리며(Bending), 이로 인해 두 박막 경계면에서 낮은 전위 장벽 발생하고, 이로 인해 주입된 전자의 캐리어 구속(Carrier Confinement) 기능이 저하되고 전자오버플로우(Electron Overflow) 현상을 촉진시켜 비발광 캐리어(Non-Radiative Carrier)의 수가 증가하고 발광 효율이 급격히 저하된다.In the presence of such a piezo field, high current application to the epi structure severely bends the band-gap, resulting in a low potential barrier at the interface of the two thin films, thereby constraining the carrier of the injected electrons. The (Carrier Confinement) function is deteriorated and the electron overflow phenomenon is promoted, so that the number of non-radiative carriers increases and the luminous efficiency decreases rapidly.

또한 전자의 오버플로우가 존재한 상태 하에서 에피구조에 전류밀도(Current Density)를 점진적으로 올리면, 밴드갭이 구부러지면서, 이로 인해 동일 In 함량을 포함한 InGaN Well을 갖더라도 점차 전자오버플로우 현상이 심화 된다.In addition, if the current density (Current Density) is gradually increased in the epi structure under the condition that the electron overflow exists, the band gap is bent, thereby causing the electron overflow phenomenon to gradually increase even if the InGaN well with the same In content is included. .

상기 낮은 전위 장벽층을 갖는 웰에서 발생하는 전자의 오버플로우는 다수에 MQW에 의해 발생하는 광(Photon, hv) 수를 감소시킬 수 있다.The overflow of electrons generated in the well having the low potential barrier layer can reduce the number of light (Photon, hv) generated by MQW in a large number.

실시예는 에피구조에서 전자오버플로우(Electron Overflow) 현상을 방지하여 광효율을 높일 수 있는 발광소자, 발광소자의 제조방법, 발광소자 패키지 및 조명시스템을 제공하고자 한다.An embodiment is to provide a light emitting device, a method of manufacturing a light emitting device, a light emitting device package, and a lighting system capable of increasing light efficiency by preventing an electron overflow phenomenon in an epi structure.

실시예에 따른 발광소자는 제1 도전형 반도체층(11); 상기 제1 도전형 반도체층(11) 상에 InxAlyGa1 -x- yN/GaN층(단, 0<x<1, 0<y<1)(17); 상기 InxAlyGa1 -x- yN/GaN층(17) 상에 활성층(12); 및 상기 활성층(12) 상에 제2 도전형 반도체층(13);을 포함하고, 상기 활성층(12)은 InpGa1 - pN 웰층(단, 0<p<1)(12a) 및 GaN 배리어층(12b)을 포함할 수 있다.The light emitting device according to the embodiment includes a first conductive semiconductor layer 11; An In x Al y Ga 1 -x- y N / GaN layer on the first conductivity type semiconductor layer 11 (however, 0 <x <1, 0 <y <1) 17; An active layer 12 on the In x Al y Ga 1 -x- y N / GaN layer 17; And the active layer 12 onto the second conductive type semiconductor layer 13; including, and the active layer 12 is In p Ga 1 - p N well layer (where, 0 <p <1) ( 12a) and GaN A barrier layer 12b may be included.

상기 InxAlyGa1 -x- yN/GaN층(17)에서 In의 조성(x)과 상기 웰층(12a)의 In의 조성(p) 비율 관계는 0.75≤x/p≤1.0 범위일 수 있다.In the In x Al y Ga 1 -x- y N / GaN layer 17, the relationship between the composition (x) of In and the composition (p) of In of the well layer 12a is in the range of 0.75≤x / p≤1.0. Can be.

상기 InxAlyGa1 -x- yN/GaN층(단, 0<x<1, 0<y<1)(17)에서 Al의 조성범위(y)는 0<y≤0.02일 수 있다.In the In x Al y Ga 1 -x- y N / GaN layer (however, the composition range (y) of Al in 0 <x <1, 0 <y <1) (17) may be 0 <y≤0.02. .

또한, 실시예에 따른 조명장치는 상기 발광소자를 구비하는 발광 모듈을 포함할 수 있다.In addition, the lighting device according to the embodiment may include a light emitting module having the light emitting element.

실시예에 따른 발광소자, 발광소자의 제조방법, 발광소자 패키지 및 조명시스템에 의하면, 에피구조에서 전자오버플로우(Electron Overflow) 현상을 방지하여 광효율을 높일 수 있다.According to the light emitting device, the manufacturing method of the light emitting device, the light emitting device package and the lighting system according to the embodiment, it is possible to prevent an electron overflow phenomenon in an epi structure, thereby increasing light efficiency.

도 1은 실시예에 따른 발광소자의 단면도.
도 2는 실시예에 따른 발광소자의 에너지 밴드갭 다이어 그램.
도 3은 실시예에 따른 발광소자의 내부 양자효율 제1 예시도.
도 4는 실시예에 따른 발광소자의 내부 양자효율 제2 예시도.
도 5는 실시예에 따른 발광소자의 내부 양자효율 제3 예시도.
도 6 내지 도 8은 실시예에 따른 발광소자의 제조방법 공정 단면도.
도 9는 다른 실시예에 따른 발광소자의 단면도.
도 10은 실시예에 따른 발광소자 패키지의 단면도.
도 11은 실시예에 따른 조명장치의 도면.
1 is a cross-sectional view of a light emitting device according to an embodiment.
Figure 2 is an energy band gap diagram of the light emitting device according to the embodiment.
Figure 3 is a first illustration of the internal quantum efficiency of the light emitting device according to the embodiment.
4 is a second illustration of the internal quantum efficiency of the light emitting device according to the embodiment.
5 is a third illustration of the internal quantum efficiency of the light emitting device according to the embodiment.
6 to 8 are sectional views showing the manufacturing method of the light emitting device according to the embodiment.
9 is a cross-sectional view of a light emitting device according to another embodiment.
10 is a sectional view of a light emitting device package according to an embodiment.
11 is a view of a lighting device according to an embodiment.

실시 예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "상/위(on/over)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "상/위(on/over)"와 "아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 상/위 또는 아래에 대한 기준은 도면을 기준으로 설명한다.In the description of the embodiments, each layer (film), region, pattern or structure is "on / over" or "under" the substrate, each layer (film), region, pad or pattern. In the case described as being formed in, "on / over" and "under" include both "directly" or "indirectly" formed through another layer. do. In addition, the criteria for the top / top or bottom of each layer will be described based on the drawings.

도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.In the drawings, the thickness or size of each layer is exaggerated, omitted, or schematically illustrated for convenience and clarity. Also, the size of each component does not entirely reflect the actual size.

(실시예)(Example)

도 1은 실시예에 따른 발광소자(100)의 단면도이다.1 is a cross-sectional view of a light emitting device 100 according to an embodiment.

실시예에 따른 발광소자(100)는 제1 도전형 반도체층(11)과, 상기 제1 도전형 반도체층(11) 상에 InxAlyGa1 -x- yN/GaN층(단, 0<x<1, 0<y<1)(17)과, 상기 InxAlyGa1-x-yN/GaN층(17) 상에 활성층(12) 및 상기 활성층(12) 상에 제2 도전형 반도체층(13)을 포함할 수 있다.The light emitting device 100 according to the embodiment includes a first conductivity type semiconductor layer 11 and an In x Al y Ga 1 -x- y N / GaN layer on the first conductivity type semiconductor layer 11 (however, 0 <x <1, 0 <y <1) (17), the In x Al y Ga 1-xy N / GaN layer 17 on the active layer 12 and the second conductive layer on the active layer 12 Type semiconductor layer 13 may be included.

도 2는 실시예에 따른 발광소자의 에너지 밴드갭 다이어 그램이다.2 is an energy band gap diagram of a light emitting device according to an embodiment.

실시예에서 상기 InxAlyGa1 -x- yN/GaN층(17)은 InxAlyGa1 -x- yN(17a)/GaN(17b) 초격자 구조를 포함할 수 있으나 이에 한정되지 않는다.In an embodiment, the In x Al y Ga 1 -x- y N / GaN layer 17 may include an In x Al y Ga 1 -x- y N (17a) / GaN (17b) superlattice structure. It is not limited.

실시예에서, 상기 활성층(12)은 InpGa1 - pN 웰층(단, 0<p<1)(12a) 및 GaN 배리어층(12b)을 포함할 수 있고, 상기 InxAlyGa1 -x- yN/GaN층(17)에서 In의 조성(x)과 상기 웰층(12a)의 In의 조성(p) 비율 관계는 0.75≤x/p≤1.0 범위일 수 있다.In an embodiment, the active layer 12 is In p Ga 1 - p N well layer (where, 0 <p <1) ( 12a) and may include a GaN barrier layer (12b), the In x Al y Ga 1 The relationship between the composition (x) of In in the x- y N / GaN layer 17 and the composition (p) of In in the well layer 12a may be in the range of 0.75≤x / p≤1.0.

도 3은 실시예에 따른 발광소자의 내부 양자효율과 비교예의 내부 양자효율(Ref)의 제1 예시도이다. 3 is a first example of the internal quantum efficiency of the light emitting device and the internal quantum efficiency (Ref) of the comparative example.

도 3에서, 실시예의 InxAlyGa1 -x- yN/GaN층(17)은 In0 .13Al0 .02Ga0 .85N/GaN인 경우의 예를 들고 있으나, 실시예가 이에 한정되는 것은 아니다.In Figure 3, the embodiment of In x Al y Ga 1 -x- y N / GaN layer 17 but holding for example in the case of In 0 .13 Al 0 .02 Ga 0 .85 N / GaN, this embodiment It is not limited.

일반적으로, 에피 구조(Epi Structure) 전반에 걸려 있는 피에조 필드(Piezoelectric Fields)는 고전류 주입(High Current Driving)이 밴드갭을 심각하게 구부리며(Bending), 전자 오버플로우(Electron Overflow) 현상을 심화시켜 활성층에서 발생하는 Photon (hv) 수를 감소시킬 수 있다. In general, Piezoelectric Fields hanging across the Epi Structure cause high current driving to severely bend the bandgap and deepen the electron overflow phenomenon. The number of Photon (hv) generated in the active layer can be reduced.

실시예는 피에조 필드 현상을 개선시키기 위해 PFRS(Piezoelectric Fields Reduction Structure) 구현을 위해서 활성층(12) 하부에 InxAlyGa1 -x- yN/GaN층(17)을 배치할 수 있다.In an embodiment, an In x Al y Ga 1 -x- y N / GaN layer 17 may be disposed under the active layer 12 to implement a Piezoelectric Fields Reduction Structure (PFRS) to improve the piezo field phenomenon.

실시예에서 PFRS(Piezoelectric Fields Reduction Structure) 구현 위해서 활성층(12) 하부에 배치된 InxAlyGa1 -x- yN/GaN층(17) 초격자 구조의 역할이 중요하다.In an embodiment, the role of the In x Al y Ga 1 -x- y N / GaN layer 17 superlattice structure disposed under the active layer 12 is important in order to implement PFRS (Piezoelectric Fields Reduction Structure).

활성층에 주입된 전자는 InxAlyGa1 -x- yN/GaN 구조에서 In/Al 조성(Composition)에 따라 캐리어 구속 기능(Carrier Confinement Function)을 강화시킬 수 있고, 또한 캐리어 전달기능(Carrier Transfer Function)을 강화 시켜 여기되는 Photon (hv) 수를 증대시켜 파장/에너지 스펙트럼(Wave/Energy Sepectrum) 상에 발광강도(Emission Intensity) 및 IQE(Internal Quantum Efficiency를 증가시킬 수 있다.The electron injected into the active layer can enhance the carrier confinement function according to the In / Al composition in the In x Al y Ga 1 -x- y N / GaN structure, and also the carrier transfer function (Carrier) By strengthening the transfer function, the number of excited photons (hv) can be increased to increase emission intensity and internal quantum efficiency on the wavelength / energy spectrum.

예를 들어 실시예에 의하면, 상기 InxAlyGa1 -x- yN/GaN층(17)에서 In을 약 13%, Al을 2%로 구성하여 밴드갭 에너지(Bandgap Energy)을 형성시켜 주면, 실제 에피층(Epitxial Layer) 내에서 InAlGaN과 GaN의 밴드갭 에너지 차이에 의해 두 박막(Thin Film) 경계면에서 전위 장벽이 발생하고, n/p-Type을 가로질러 존재하는 피에조 필드(Piezoelectric Field)를 감소시켜, 주입(Injection)된 전자(Electron)의 캐리어 구속(Carrier Confinement)을 도와 특정 우물(Well)에서 캐리어의 존재 확률을 높이고 발광재결합(Radiative Recombination)을 촉진하여, 발광 효율을 개선할 수 있다.For example, according to an embodiment, in the In x Al y Ga 1 -x- y N / GaN layer 17, In is composed of about 13% and Al of 2% to form a bandgap energy. In the main surface, a potential barrier occurs at the interface of two thin films due to the difference in band gap energy between InAlGaN and GaN in the actual epitaxial layer, and the piezoelectric field exists across the n / p-type. ) To help reduce the carrier confinement of injected electrons, increase the probability of carriers in a specific well and promote radiative recombination, improving luminous efficiency Can be.

도 4는 실시예에 따른 발광소자의 내부 양자효율 제2 예시도로서, 비교예(Ref)와 제1 실시예(E1), 제2 실시예(E2)에서 Al 레벨(Level) 최적화 실험 결과이다.4 is a second exemplary diagram of internal quantum efficiency of a light emitting device according to an embodiment, and is an Al level (Level) optimization experiment result in the comparative example (Ref), the first embodiment (E1), and the second embodiment (E2). .

실시예에서 상기 InxAlyGa1 -x- yN/GaN층(단, 0<x<1, 0<y<1)(17)에서 Al의 조성범위(y)는 0<y≤0.02일 수 있다.In an embodiment, the composition range (y) of Al in the In x Al y Ga 1 -x- y N / GaN layer (where 0 <x <1, 0 <y <1) 17 is 0 <y≤0.02 Can be

실시예는 전자 오버플로우(Electron Overflow) 현상이나 비발광재결합(Non-Radiative Recombination)을 개선하기 위해, InAlGaN/GaN 극성(Polarity)이 줄어들도록 2% 이하의 저농도의 Al 조성(Composition)을 구비하는 InxAlyGa1 -x- yN/GaN층(17)을 디자인하여 고전류 주입(High Current Driving)에서 밴드 벤딩(Band Bending) 현상을 완화시켜 주입된 전자(Injected Electron)의 캐리어 구속기능(Carrier Confinement Function)을 강화시킬 수 있다.In an embodiment, in order to improve an electron overflow phenomenon or non-radiative recombination, an AlAl composition having a low concentration of 2% or less is reduced to reduce InAlGaN / GaN polarity. By designing the In x Al y Ga 1 -x- y N / GaN layer 17, carrier restraining function of injected electrons by alleviating band bending phenomenon in high current driving ( Carrier Confinement Function).

도 5는 실시예에 따른 발광소자의 내부 양자효율 제3 예시도로서, 비교예(Ref)와 제1 실시예(E1), 제3 실시예(E3)에서 In 레벨(Level) 최적화 실험 결과이다.5 is a third example of internal quantum efficiency of a light emitting device according to an embodiment, and is a result of an In level (Level) optimization experiment in the comparative example (Ref), the first embodiment (E1), and the third embodiment (E3). .

실시예에서, 상기 InxAlyGa1 -x- yN/GaN층(17)에서 In의 조성(x)과 상기 웰층(12a)의 In의 조성(p) 비율 관계는 0.75≤x/p≤1.0 범위일 수 있다.In an embodiment, the relationship between the composition (x) of In in the In x Al y Ga 1 -x- y N / GaN layer 17 and the composition (p) of In in the well layer 12a is 0.75≤x / p ≤1.0.

예를 들어, 상기 InxAlyGa1 -x- yN/GaN층(단, 0<x<1, 0<y<1)(17)에서 In의 조성범위(x)는 0<x≤0.13일 수 있다.For example, the composition range (x) of In in the In x Al y Ga 1 -x- y N / GaN layer (where 0 <x <1, 0 <y <1) 17 is 0 <x ≤ 0.13.

실시예는 InAlGaN/GaN 극성이 줄어들고, 활성층과의 격자상수 차이를 줄일 수 있도록 종래 스트레인 완화층의 In 농도보다 높게 설계하여, In의 조성(x)을 웰층(12a)의 In의 조성(p)의 75% 내지 100%로 설계하여 밴드 벤딩 현상을 완화시키고, 캐리어 전달기능을 증대시킬 수 있다.In the embodiment, the InAlGaN / GaN polarity is reduced, and the concentration of the In (x) of the well layer 12a is designed to be higher than the In concentration of the conventional strain mitigation layer to reduce the difference in the lattice constant with the active layer. Designed to be 75% to 100% of the band bending phenomenon can be alleviated and the carrier transfer function can be increased.

실시예에서, 상기 InxAlyGa1 -x- yN/GaN층(17)은 언도프트층(un-doped layer)일 수 있다.In an embodiment, the In x Al y Ga 1 -x- y N / GaN layer 17 may be an un-doped layer.

또는 실시예에서, 상기 InxAlyGa1 -x- yN/GaN층(17)은 제1 도전형으로 도핑된 층일 수 있고, 벌크 저항을 구비하여 활성층과는 다른 물리적 물성을 구비할 수 있다.Or in an embodiment, the In x Al y Ga 1 -x- y N / GaN layer 17 may be a layer doped with a first conductivity type, and may have physical properties different from those of the active layer by providing a bulk resistance. have.

실시예에 따른 발광소자, 발광소자의 제조방법, 발광소자 패키지 및 조명시스템에 의하면, 에피구조에서 전자오버플로우(Electron Overflow) 현상을 방지하여 광효율을 높일 수 있다.According to the light emitting device, the manufacturing method of the light emitting device, the light emitting device package and the lighting system according to the embodiment, it is possible to increase the light efficiency by preventing an electron overflow phenomenon in the epi structure.

이하, 도 6 내지 도 8을 참조하여 실시예에 따른 발광소자 제조방법을 설명하기로 한다. Hereinafter, a method of manufacturing a light emitting device according to an embodiment will be described with reference to FIGS. 6 to 8.

실시 예에 따른 발광소자 제조방법에 의하면, 도 6과 같이, 기판(5) 위에 제1 도전형 반도체층(11), 활성층(12), 제2 도전형 반도체층(13)을 형성할 수 있다. 상기 제1 도전형 반도체층(11), 상기 활성층(12), 상기 제2 도전형 반도체층(13)은 발광구조물(10)로 정의될 수 있다.According to the method of manufacturing the light emitting device according to the embodiment, as shown in FIG. 6, the first conductive semiconductor layer 11, the active layer 12, and the second conductive semiconductor layer 13 may be formed on the substrate 5. . The first conductivity type semiconductor layer 11, the active layer 12, and the second conductivity type semiconductor layer 13 may be defined as a light emitting structure 10.

상기 기판(5)은 예를 들어, 사파이어 기판(Al2O3), SiC, GaAs, GaN, ZnO, Si, GaP, InP, Ge 중 적어도 하나로 형성될 수 있으며, 이에 대해 한정하지는 않는다. 상기 제1 도전형 반도체층(11)과 상기 기판(5) 사이에는 버퍼층(14)이 더 형성될 수 있다.The substrate 5 may be formed of, for example, at least one of a sapphire substrate (Al 2 O 3 ), SiC, GaAs, GaN, ZnO, Si, GaP, InP, Ge, but is not limited thereto. A buffer layer 14 may be further formed between the first conductivity type semiconductor layer 11 and the substrate 5.

예로써, 상기 제1 도전형 반도체층(11)이 제1 도전형 도펀트로서 n형 도펀트가 첨가된 n형 반도체층으로 형성되고, 상기 제2 도전형 반도체층(13)이 제2 도전형 도펀트로서 p형 도펀트가 첨가된 p형 반도체층으로 형성될 수 있다. 또한 상기 제1 도전형 반도체층(11)이 p형 반도체층으로 형성되고, 상기 제2 도전형 반도체층(13)이 n형 반도체층으로 형성될 수도 있다.For example, the first conductivity type semiconductor layer 11 is formed of an n type semiconductor layer to which an n type dopant is added as a first conductivity type dopant, and the second conductivity type semiconductor layer 13 is a second conductivity type dopant. As may be formed as a p-type semiconductor layer is added p-type dopant. Also, the first conductivity type semiconductor layer 11 may be formed of a p-type semiconductor layer, and the second conductivity type semiconductor layer 13 may be formed of an n-type semiconductor layer.

상기 제1 도전형 반도체층(11)은 예를 들어, n형 반도체층을 포함할 수 있다. 상기 제1 도전형 반도체층(11)은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 형성될 수 있다. 상기 제1 도전형 반도체층(11)은, 예를 들어 InAlGaN, GaN, AlGaN, AlInN, InGaN, AlN, InN 등에서 선택될 수 있으며, Si, Ge, Sn, Se, Te 등의 n형 도펀트가 도핑될 수 있다.The first conductive semiconductor layer 11 may include, for example, an n-type semiconductor layer. The first conductive semiconductor layer 11 is a semiconductor material having a composition formula of In x Al y Ga 1 -x- y N (0≤x≤1, 0≤y≤1, 0≤x + y≤1) Can be formed. The first conductive semiconductor layer 11 may be selected from, for example, InAlGaN, GaN, AlGaN, AlInN, InGaN, AlN, InN, and n-type dopants such as Si, Ge, Sn, Se, and Te doped. Can be.

상기 활성층(12)은 상기 제1 도전형 반도체층(11)을 통해서 주입되는 전자(또는 정공)와 상기 제2 도전형 반도체층(13)을 통해서 주입되는 정공(또는 전자)이 서로 만나서, 상기 활성층(12)의 형성 물질에 따른 에너지 밴드(Energy Band)의 밴드갭(Band Gap) 차이에 의해서 빛을 방출하는 층이다. In the active layer 12, electrons (or holes) injected through the first conductivity type semiconductor layer 11 and holes (or electrons) injected through the second conductivity type semiconductor layer 13 meet each other, and the It is a layer that emits light due to a difference in a band gap of an energy band according to a forming material of the active layer 12.

상기 제2 도전형 반도체층(13)은 예를 들어, p형 반도체층으로 구현될 수 있다. 상기 제2 도전형 반도체층(13)은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 형성될 수 있다. 상기 제2 도전형 반도체층(13)은, 예를 들어 InAlGaN, GaN, AlGaN, InGaN, AlInN, AlN, InN 등에서 선택될 수 있으며, Mg, Zn, Ca, Sr, Ba 등의 p형 도펀트가 도핑될 수 있다.The second conductivity type semiconductor layer 13 may be implemented, for example, as a p-type semiconductor layer. The second conductivity type semiconductor layer 13 is a semiconductor material having a composition formula of In x Al y Ga 1 -x- y N (0≤x≤1, 0≤y≤1, 0≤x + y≤1) Can be formed. The second conductivity type semiconductor layer 13 may be selected from, for example, InAlGaN, GaN, AlGaN, InGaN, AlInN, AlN, InN, and p-type dopants such as Mg, Zn, Ca, Sr, and Ba doped. Can be.

한편, 상기 제1 도전형 반도체층(11)이 p형 반도체층을 포함하고 상기 제2 도전형 반도체층(13)이 n형 반도체층을 포함할 수도 있다. 또한, 상기 제2 도전형 반도체층(13) 위에는 n형 또는 p형 반도체층을 포함하는 반도체층이 더 형성될 수도 있으며, 이에 따라, 상기 발광구조물(10)은 np, pn, npn, pnp 접합 구조 중 적어도 어느 하나를 가질 수 있다. 또한, 상기 제1 도전형 반도체층(11) 및 상기 제2 도전형 반도체층(13) 내의 불순물의 도핑 농도는 균일 또는 불균일하게 형성될 수 있다. 즉, 상기 발광구조물(10)의 구조는 다양하게 형성될 수 있으며, 이에 대해 한정하지는 않는다.Meanwhile, the first conductivity type semiconductor layer 11 may include a p-type semiconductor layer, and the second conductivity type semiconductor layer 13 may include an n-type semiconductor layer. In addition, a semiconductor layer including an n-type or p-type semiconductor layer may be further formed on the second conductivity-type semiconductor layer 13, and accordingly, the light emitting structure 10 is bonded to np, pn, npn, or pnp. It may have at least one of the structures. Further, doping concentrations of impurities in the first conductivity type semiconductor layer 11 and the second conductivity type semiconductor layer 13 may be uniformly or non-uniformly. That is, the structure of the light emitting structure 10 may be variously formed, but is not limited thereto.

또한, 상기 제1 도전형 반도체층(11)과 상기 활성층(12) 사이에는 제1 도전형 InGaN/GaN 슈퍼래티스 구조 또는 InGaN/InGaN 슈퍼래티스 구조가 형성될 수도 있다. 또한, 상기 제2 도전형 반도체층(13)과 상기 활성층(12) 사이에는 제2 도전형의 AlGaN층이 형성될 수도 있다.In addition, a first conductivity type InGaN / GaN superlattice structure or an InGaN / InGaN superlattice structure may be formed between the first conductivity type semiconductor layer 11 and the active layer 12. In addition, an AlGaN layer of a second conductivity type may be formed between the second conductivity type semiconductor layer 13 and the active layer 12.

도 2는 실시예에 따른 발광소자의 밴드갭 다이어 그램을 참조하여 실시예에 따른 발광소자를 좀 더 구체적으로 설명한다.2 illustrates the light emitting device according to the embodiment in more detail with reference to a band gap diagram of the light emitting device according to the embodiment.

도 2는 실시예에 따른 발광소자의 에너지 밴드갭 다이어 그램이다.2 is an energy band gap diagram of a light emitting device according to an embodiment.

실시예에서 상기 InxAlyGa1 -x- yN/GaN층(17)은 초격자 구조를 포함할 수 있으나 이에 한정되지 않는다.In an embodiment, the In x Al y Ga 1 -x- y N / GaN layer 17 may include a superlattice structure, but is not limited thereto.

실시예에서, 상기 활성층(12)은 InpGa1 - pN 웰층(단, 0<p<1)(12a) 및 GaN 배리어층(12b)을 포함할 수 있고, 상기 InxAlyGa1 -x- yN/GaN층(17)에서 In의 조성(x)과 상기 웰층(12a)의 In의 조성(p) 비율 관계는 0.75≤x/p≤1.0 범위일 수 있다.In an embodiment, the active layer 12 is In p Ga 1 - p N well layer (where, 0 <p <1) ( 12a) and may include a GaN barrier layer (12b), the In x Al y Ga 1 The relationship between the composition (x) of In in the x- y N / GaN layer 17 and the composition (p) of In in the well layer 12a may be in the range of 0.75≤x / p≤1.0.

실시예는 피에조 필드 현상을 개선시키기 위해 활성층(12) 하부에 InxAlyGa1 -x-yN/GaN층(17)을 배치할 수 있다.In an embodiment, the In x Al y Ga 1 -xy N / GaN layer 17 may be disposed under the active layer 12 to improve the piezo field phenomenon.

실시예에 의하면, 상기 InxAlyGa1 -x- yN/GaN층(17)에서 In을 약 13%, Al을 2%로 구성하여 밴드갭 에너지를 형성시켜 주면, 실제 에피층 내에서 InAlGaN과 GaN의 밴드갭 에너지 차이에 의해 두 박막 경계면에서 전위 장벽이 발생하고, 피에조 필드를 감소시켜, 주입된 전자의 캐리어 구속을 도와 특정 우물에서 캐리어의 존재 확률을 높이고 발광재결합을 촉진하여, 발광 효율을 개선할 수 있다.According to an embodiment, in the In x Al y Ga 1 -x- y N / GaN layer 17, when In is composed of about 13% and Al of 2% to form a bandgap energy, in the actual epi layer, Due to the difference in band gap energy between InAlGaN and GaN, a potential barrier occurs at the interface of the two thin films, and the piezo field is reduced to help the carriers of the injected electrons to increase the probability of carriers in a specific well and promote luminescence recombination, thereby emitting light. Efficiency can be improved.

다음으로, 도 7과 같이, 상기 발광구조물(10)에 대한 에칭을 행하여 상기 제1 도전형 반도체층(11)의 일부 영역을 노출시킬 수 있다. 이때, 상기 에칭은 습식에칭 또는 건식에칭으로 수행될 수 있다.Next, as shown in FIG. 7, a portion of the first conductive semiconductor layer 11 may be exposed by etching the light emitting structure 10. At this time, the etching may be performed by wet etching or dry etching.

이후, 상기 발광구조물(10)에 채널층(30), 오믹접촉패턴(15), 반사층(17)을 형성할 수 있다.Thereafter, a channel layer 30, an ohmic contact pattern 15, and a reflective layer 17 may be formed on the light emitting structure 10.

예를 들어, 상기 채널층(30)은 Si02, SixOy, Si3N4, SixNy, SiOxNy, Al2O3, TiO2, AlN 등으로 이루어진 군에서 적어도 하나가 선택되어 형성될 수 있다. For example, the channel layer 30 is at least one of the group consisting of Si0 2 , Si x O y , Si 3 N 4 , Si x N y , SiO x N y , Al 2 O 3 , TiO 2 , AlN, etc. Can be selected and formed.

상기 반사층(17)과 상기 제2 도전형 반도체층(13) 사이에 상기 오믹접촉패턴(15)이 배치될 수 있다. 상기 오믹접촉패턴(15)은 상기 제2 도전형 반도체층(13)에 접촉되어 배치될 수 있다. The ohmic contact pattern 15 may be disposed between the reflective layer 17 and the second conductivity-type semiconductor layer 13. The ohmic contact pattern 15 may be disposed in contact with the second conductivity type semiconductor layer 13.

상기 오믹접촉패턴(15)은 상기 발광구조물(10)과 오믹 접촉이 되도록 형성될 수 있다. 상기 반사층(17)은 상기 제2 도전형 반도체층(13)에 전기적으로 연결될 수 있다. 상기 오믹접촉패턴(15)은 상기 발광구조물(10)과 오믹 접촉되는 영역을 포함할 수 있다.The ohmic contact pattern 15 may be formed to be in ohmic contact with the light emitting structure 10. The reflective layer 17 may be electrically connected to the second conductivity type semiconductor layer 13. The ohmic contact pattern 15 may include an area in ohmic contact with the light emitting structure 10.

상기 오믹접촉패턴(15)은 예컨대 투명 전도성 산화막으로 형성될 수 있다. 상기 오믹접촉패턴(15)은 예로서 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), AZO(Aluminum Zinc Oxide), AGZO(Aluminum Gallium Zinc Oxide), IZTO(Indium Zinc Tin Oxide), IAZO(Indium Aluminum Zinc Oxide), IGZO(Indium Gallium Zinc Oxide), IGTO(Indium Gallium Tin Oxide), ATO(Antimony Tin Oxide), GZO(Gallium Zinc Oxide), IZON(IZO Nitride), ZnO, IrOx, RuOx, NiO, Pt, Ag, Ti 중에서 선택된 적어도 하나의 물질로 형성될 수 있다.The ohmic contact pattern 15 may be formed of, for example, a transparent conductive oxide film. The ohmic contact pattern 15 is, for example, ITO (Indium Tin Oxide), IZO (Indium Zinc Oxide), AZO (Aluminum Zinc Oxide), AGZO (Aluminum Gallium Zinc Oxide), IZTO (Indium Zinc Tin Oxide), IAZO (Indium Aluminum Zinc Oxide (IGZO), Indium Gallium Zinc Oxide (IGZO), Indium Gallium Tin Oxide (IGTO), Antimony Tin Oxide (ATO), Gallium Zinc Oxide (GZO), IZON (IZO Nitride), ZnO, IrOx, RuOx, NiO, Pt , Ag, Ti.

상기 반사층(17)은 고 반사율을 갖는 물질로 형성될 수 있다. 예컨대 상기 반사층(17)은 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Cu, Au, Hf 중 적어도 하나를 포함하는 금속 또는 합금으로 형성될 수 있다. 또한, 상기 반사층(17)은 상기 금속 또는 합금과 ITO(Indium-Tin-Oxide), IZO(Indium-Zinc-Oxide), IZTO(Indium-Zinc-Tin-Oxide), IAZO(Indium-Aluminum-Zinc-Oxide), IGZO(Indium-Gallium-Zinc-Oxide), IGTO(Indium-Gallium-Tin-Oxide), AZO(Aluminum-Zinc-Oxide), ATO(Antimony-Tin-Oxide) 등의 투광성 전도성 물질을 이용하여 다층으로 형성될 수 있다. 예를 들어, 실시 예에서 상기 반사층(17)은 Ag, Al, Ag-Pd-Cu 합금, 또는 Ag-Cu 합금 중 적어도 어느 하나를 포함할 수 있다.The reflective layer 17 may be formed of a material having high reflectance. For example, the reflective layer 17 may be formed of a metal or alloy including at least one of Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Cu, Au, and Hf. In addition, the reflective layer 17 is the metal or alloy and ITO (Indium-Tin-Oxide), IZO (Indium-Zinc-Oxide), IZTO (Indium-Zinc-Tin-Oxide), IAZO (Indium-Aluminum-Zinc- Oxide), IGZO (Indium-Gallium-Zinc-Oxide), IGTO (Indium-Gallium-Tin-Oxide), AZO (Aluminum-Zinc-Oxide), ATO (Antimony-Tin-Oxide), etc. It can be formed in multiple layers. For example, in the embodiment, the reflective layer 17 may include at least one of Ag, Al, Ag-Pd-Cu alloy, or Ag-Cu alloy.

예를 들면, 상기 반사층(17)은 Ag 층과 Ni 층이 교대로 형성될 수도 있고, Ni/Ag/Ni, 혹은 Ti 층, Pt 층을 포함할 수 있다. 또한, 상기 오믹접촉패턴(15)은 상기 반사층(17) 아래에 형성되고, 적어도 일부가 상기 반사층(17)을 통과하여 상기 발광구조물(10)과 오믹 접촉될 수도 있다.For example, the reflective layer 17 may be formed of alternating Ag layer and Ni layer, and may include Ni / Ag / Ni, or Ti layer, and Pt layer. In addition, the ohmic contact pattern 15 is formed under the reflective layer 17, and at least a portion may pass through the reflective layer 17 to be in ohmic contact with the light emitting structure 10.

이어서, 상기 반사층(17) 위에 금속층(50), 본딩층(60), 지지부재(70), 임시기판(90)이 형성될 수 있다.Subsequently, a metal layer 50, a bonding layer 60, a support member 70, and a temporary substrate 90 may be formed on the reflective layer 17.

상기 금속층(50)은 Au, Cu, Ni, Ti, Ti-W, Cr, W, Pt, V, Fe, Mo 물질 중에서 적어도 하나를 포함할 수 있다. 상기 금속층(50)은 확산장벽층의 기능을 수행할 수도 있다.The metal layer 50 may include at least one of Au, Cu, Ni, Ti, Ti-W, Cr, W, Pt, V, Fe, and Mo materials. The metal layer 50 may also function as a diffusion barrier layer.

실시 예에 의하면, 상기 제2 도전형 반도체층(13)에 전기적으로 연결된 제1 전극층은 반사층, 오믹접촉층, 금속층 중에서 적어도 하나를 포함할 수 있다. 실시 예에 의하면 제1 전극층은 반사층, 오믹접촉층, 금속층을 모두 포함할 수도 있으며, 그 중에서 1 개의 층 또는 2 개의 층을 포함할 수도 있다.According to an embodiment, the first electrode layer electrically connected to the second conductivity type semiconductor layer 13 may include at least one of a reflective layer, an ohmic contact layer, and a metal layer. According to an embodiment, the first electrode layer may include all of a reflective layer, an ohmic contact layer, and a metal layer, and may include one layer or two layers.

상기 금속층(50)은 상기 본딩층(60)이 제공되는 공정에서 상기 본딩층(60)에 포함된 물질이 상기 반사층(17) 방향으로 확산되는 것을 방지하는 기능을 수행할 수 있다. 상기 제2 금속층(50)은 상기 본딩층(60)에 포함된 주석(Sn) 등의 물질이 상기 반사층(17)에 영향을 미치는 것을 방지할 수 있다. The metal layer 50 may function to prevent the material included in the bonding layer 60 from diffusing in the direction of the reflective layer 17 in a process in which the bonding layer 60 is provided. The second metal layer 50 may prevent a material such as tin (Sn) included in the bonding layer 60 from affecting the reflective layer 17.

상기 본딩층(60)은 베리어 금속 또는 본딩 금속 등을 포함하며, 예를 들어, Ti, Au, Sn, Ni, Cr, Ga, In, Bi, Cu, Ag, Nb, Pd 또는 Ta 중 적어도 하나를 포함할 수 있다. 상기 지지부재(70)는 실시 예에 따른 발광구조물(10)을 지지하며 방열 기능을 수행할 수 있다. 상기 본딩층(60)은 시드층으로 구현될 수도 있다.The bonding layer 60 includes a barrier metal or a bonding metal, for example, at least one of Ti, Au, Sn, Ni, Cr, Ga, In, Bi, Cu, Ag, Nb, Pd or Ta It can contain. The support member 70 supports the light emitting structure 10 according to an embodiment and may perform a heat dissipation function. The bonding layer 60 may be implemented as a seed layer.

상기 지지부재(70)는 예를 들어, Ti, Cr, Ni, Al, Pt, Au, W, Cu, Mo, Cu-W 또는 불순물이 주입된 반도체 기판(예: Si, Ge, GaN, GaAs, ZnO, SiC, SiGe 등) 중에서 적어도 어느 하나로 형성될 수 있다. 또한 상기 지지부재(70)는 절연물질로 형성될 수도 있다.The support member 70 is, for example, Ti, Cr, Ni, Al, Pt, Au, W, Cu, Mo, Cu-W or a semiconductor substrate in which impurities are injected (eg, Si, Ge, GaN, GaAs, ZnO, SiC, SiGe, and the like). In addition, the support member 70 may be formed of an insulating material.

상기 임시기판(90)은 상기 지지부재(70) 위에 형성될 수 있다. 상기 임시기판(90)은 금속물질, 반도체 물질, 또는 절연물질 중에서 적어도 하나로 형성될 수 있다.The temporary substrate 90 may be formed on the support member 70. The temporary substrate 90 may be formed of at least one of a metallic material, a semiconductor material, or an insulating material.

다음으로 도 8과 같이, 상기 발광구조물(10)으로부터 상기 기판(5)을 제거한다. 하나의 예로서, 상기 기판(5)은 레이저 리프트 오프(LLO: Laser Lift Off) 공정에 의해 제거될 수 있다. 레이저 리프트 오프 공정(LLO)은 상기 기판(5)의 하면에 레이저를 조사하여, 상기 기판(5)과 상기 발광구조물(10)을 서로 박리시키는 공정이다.Next, as illustrated in FIG. 8, the substrate 5 is removed from the light emitting structure 10. As one example, the substrate 5 may be removed by a laser lift off (LLO) process. The laser lift-off process (LLO) is a process of irradiating a laser on the lower surface of the substrate 5 to peel the substrate 5 and the light emitting structure 10 from each other.

그리고, 아이솔레이션 에칭 공정, 패드 전극(81) 형성 공정, 스크라이빙 공정, 반사부(40) 형성 공정, 상기 임시기판(90) 제거 공정이 진행될 수 있다. 이러한 공정은 하나의 예시이며, 필요에 따라 공정 순서는 다양하게 변형될 수 있다. In addition, an isolation etching process, a pad electrode 81 forming process, a scribing process, a reflective part 40 forming process, and a temporary substrate 90 removal process may be performed. This process is an example, and the process order may be variously modified as necessary.

실시 예에 의하면, 아이솔레이션 에칭을 수행하여 상기 발광구조물(10)의 측면을 식각하고 상기 채널층(30)의 일부 영역이 노출될 수 있게 된다. 상기 아이솔레이션 에칭은 예를 들어, ICP(Inductively Coupled Plasma)와 같은 건식 식각에 의해 실시될 수 있으나, 이에 대해 한정하지는 않는다. According to an exemplary embodiment, isolation etching is performed to etch a side surface of the light emitting structure 10 and a portion of the channel layer 30 may be exposed. The isolation etching may be performed by dry etching such as, for example, ICP (Inductively Coupled Plasma), but is not limited thereto.

상기 발광구조물(10)의 상부 면에 러프니스(roughness)(미도시)가 형성될 수 있다. 상기 발광구조물(10)의 상부 면에 광 추출 패턴이 제공될 수 있다. 상기 발광구조물(10)의 상부 면에 요철 패턴이 제공될 수 있다. 상기 발광구조물(10)에 제공되는 광 추출 패턴은 하나의 예로서 PEC (Photo Electro Chemical) 식각 공정에 의하여 형성될 수 있다. 이에 따라 실시 예에 의하면 외부 광 추출 효과를 상승시킬 수 있게 된다.Roughness (not shown) may be formed on an upper surface of the light emitting structure 10. A light extraction pattern may be provided on the top surface of the light emitting structure 10. An uneven pattern may be provided on the upper surface of the light emitting structure 10. The light extraction pattern provided on the light emitting structure 10 may be formed by a PEC (Photo Electro Chemical) etching process as an example. Accordingly, according to the embodiment, it is possible to increase the external light extraction effect.

다음으로, 상기 발광구조물(10) 위에 패드 전극(81)이 형성될 수 있다.Next, a pad electrode 81 may be formed on the light emitting structure 10.

상기 패드 전극(81)은 상기 제1 도전형 반도체층(11)에 전기적으로 연결될 수 있다. 상기 패드 전극(81)의 일부 영역은 상기 제1 도전형 반도체층(11)에 접촉될 수 있다. 실시 예에 의하면, 상기 패드 전극(81) 및 상기 제1 전극층(87)을 통하여 상기 발광구조물(10)에 전원이 인가될 수 있게 된다.The pad electrode 81 may be electrically connected to the first conductivity type semiconductor layer 11. Some areas of the pad electrode 81 may be in contact with the first conductivity type semiconductor layer 11. According to an embodiment, power may be applied to the light emitting structure 10 through the pad electrode 81 and the first electrode layer 87.

상기 패드 전극(81)은 오믹층, 중간층, 상부층으로 구현될 수 있다. 상기 오믹층은 Cr, V, W, Ti, Zn 등에서 선택된 물질을 포함하여 오믹 접촉을 구현할 수 있다. 상기 중간층은 Ni, Cu, Al 등에서 선택된 물질로 구현될 수 있다. 상기 상부층은 예컨대 Au를 포함할 수 있다. 상기 패드 전극(81)은 Cr, V, W, Ti, Zn,Ni, Cu, Al, Au 중에서 적어도 하나를 포함할 수 있다. The pad electrode 81 may be implemented as an ohmic layer, an intermediate layer, or an upper layer. The ohmic layer may include a material selected from Cr, V, W, Ti, and Zn to implement ohmic contact. The intermediate layer may be made of a material selected from Ni, Cu, Al, and the like. The upper layer may include Au, for example. The pad electrode 81 may include at least one of Cr, V, W, Ti, Zn, Ni, Cu, Al, and Au.

그리고, 스크라이빙 공정이 수행되어 상기 채널층(30), 상기 지지부재(70)의 측면이 노출될 수 있게 된다. 이어서 상기 채널층(30)의 측면과 상기 지지부재(70)의 측면에 상기 반사부(40)가 형성될 수 있다. 이후 상기 임시기판(90)이 제거됨으로써 개별 발광소자가 형성될 수 있게 된다.Then, the scribing process is performed so that the side surfaces of the channel layer 30 and the support member 70 can be exposed. Subsequently, the reflection part 40 may be formed on the side surface of the channel layer 30 and the side surface of the support member 70. Thereafter, the temporary substrate 90 is removed, so that individual light emitting devices can be formed.

실시예에 의하면, 상기 반사부(40)는 상기 채널층(30)의 상부에 배치될 수 있다. 상기 반사부(40)는 상기 채널층(30) 위에 접촉되어 배치될 수 있다. 상기 반사부(40)는 상기 지지부재(70)의 측면에 배치될 수 있다. 상기 반사부(40)는 상기 지지부재(70)의 측면에 접촉되어 배치될 수 있다. 실시 예에 의하면, 상기 반사부(40)는 상기 채널층(30)의 상부에 배치된 제1 영역과 상기 지지부재(70)의 측면에 배치된 제2 영역이 서로 연결되어 배치될 수 있다.According to an embodiment, the reflection part 40 may be disposed on the channel layer 30. The reflection part 40 may be disposed in contact with the channel layer 30. The reflection part 40 may be disposed on the side surface of the support member 70. The reflection part 40 may be disposed in contact with a side surface of the support member 70. According to an embodiment, the reflective part 40 may be disposed by connecting a first area disposed on the channel layer 30 and a second area disposed on the side surface of the support member 70.

또한, 상기 반사부(40)는 상기 금속층(50)의 측면에 배치될 수도 있다. 상기 반사부(40)는 상기 금속층(50)의 측면에 접촉되어 배치될 수 있다. 상기 반사부(40)는 상기 본딩층(60)의 측면에 배치될 수 있다. 상기 반사부(40)는 상기 본딩층(60)의 측면에 접촉되어 배치될 수 있다. 상기 반사부(40)는 상기 발광구조물(10)과 이격되어 배치될 수 있다. 상기 반사부(40)는 상기 발광구조물(10)과 전기적으로 절연되어 배치될 수 있다.In addition, the reflective part 40 may be disposed on the side surface of the metal layer 50. The reflection part 40 may be disposed in contact with a side surface of the metal layer 50. The reflection part 40 may be disposed on the side surface of the bonding layer 60. The reflective part 40 may be disposed in contact with a side surface of the bonding layer 60. The reflection part 40 may be disposed spaced apart from the light emitting structure 10. The reflection part 40 may be disposed to be electrically insulated from the light emitting structure 10.

상기 반사부(40)는 반사율이 좋은 물질로 구현될 수 있다. 예로서 상기 반사부(40)는 Ag, Al, Pt 중에서 적어도 하나의 물질을 포함할 수 있다. 상기 반사부(40)는 예로서 50 나노미터 내지 5000 나노미터의 두께로 형성될 수 있다.The reflector 40 may be made of a material having good reflectance. For example, the reflection part 40 may include at least one material among Ag, Al, and Pt. The reflector 40 may be formed to a thickness of 50 nanometers to 5000 nanometers, for example.

상기 반사부(40)는 상기 발광구조물(10)에서 발광된 빛이 상기 채널층(30), 상기 금속층(50), 상기 본딩층(60), 상기 지지부재(70)로 입사되어 흡수되는 것을 방지할 수 있다. 즉, 상기 반사부(40)는 외부로부터 입사되는 빛을 반사시킴으로써 상기 채널층(30), 상기 금속층(50), 상기 본딩층(60), 상기 지지부재(70)에서 빛이 흡수되어 소실되는 것을 방지할 수 있게 된다. The reflection part 40 is to absorb the light emitted from the light emitting structure 10 is incident on the channel layer 30, the metal layer 50, the bonding layer 60, the support member 70 is absorbed Can be prevented. That is, the reflection part 40 reflects light incident from the outside to absorb and disappear light from the channel layer 30, the metal layer 50, the bonding layer 60, and the support member 70. Can be prevented.

상기 반사부(40)가 배치됨에 따라, 상기 채널층(30)의 측면, 상기 금속층(50)의 측면, 상기 본딩층(60)의 측면, 상기 지지부재(70)의 측면 중의 어느 하나에 거칠기가 형성된 경우에도, 실시 예에 따른 발광소자의 측면은 모두 매끄럽게 구현될 수 있게 된다. 즉, 상기 반사부(40)의 표면이 매끄럽게 형성될 수 있으므로 스크라이빙 공정 등에서 상기 채널층(30)의 측면, 상기 금속층(50)의 측면, 상기 본딩층(60)의 측면, 상기 지지부재(70)의 측면 중의 어느 하나에 거칠기 또는 버(burr)가 형성된 경우에도, 실시 예에 따른 발광소자의 측면은 모두 매끄럽게 구현될 수 있게 된다.As the reflection part 40 is disposed, the surface of the channel layer 30, the side of the metal layer 50, the side of the bonding layer 60, the side of the support member 70 is rough Even when is formed, all sides of the light emitting device according to the embodiment can be implemented smoothly. That is, since the surface of the reflective portion 40 can be smoothly formed, the side of the channel layer 30, the side of the metal layer 50, the side of the bonding layer 60, the support member in a scribing process or the like. Even when roughness or burr is formed on any one of the side surfaces of the 70, all of the side surfaces of the light emitting device according to the embodiment can be implemented smoothly.

도 9는 다른 실시예에 따른 발광소자(102)의 단면도이다.9 is a cross-sectional view of a light emitting device 102 according to another embodiment.

다른 실시예는 상기 실시예의 기술적인 특징을 채용할 수 있다.Other embodiments may employ technical features of the above embodiments.

다른 실시예에 따른 발광소자(102)는 수평형 발광소자에 대한 예로서, 이는 기판(5)과, 상기 기판(5) 상에 제1 도전형 반도체층(11)과, 상기 제1 도전형 반도체층(11) 상에 활성층(12)과, 상기 활성층(12) 상에 제2 도전형 반도체층(13)을 포함할 수 있다.The light emitting device 102 according to another embodiment is an example of a horizontal light emitting device, which is a substrate 5, a first conductive semiconductor layer 11 on the substrate 5, and the first conductive type An active layer 12 on the semiconductor layer 11 and a second conductivity type semiconductor layer 13 may be included on the active layer 12.

다른 실시예에 따른 발광소자(102)는 수평형 칩에 대한 구조로서, 제2 도전형 반도체층(13) 상에 제1 전극층(87)이 배치될 수 있고, 제1 전극층(87)은 투명 오믹층을 포함할 수 있다.The light emitting device 102 according to another embodiment has a structure for a horizontal chip, and the first electrode layer 87 may be disposed on the second conductivity type semiconductor layer 13, and the first electrode layer 87 is transparent. It may include an ohmic layer.

제1 패드 전극(81)과 제2 패드 전극(82)이 제2 전극층(87)과 노출된 제1 도전형 반도체층(11) 상에 배치될 수 있고, 버퍼층(14)이 기판(5) 상에 배치될 수 있다.The first pad electrode 81 and the second pad electrode 82 may be disposed on the second electrode layer 87 and the exposed first conductivity type semiconductor layer 11, and the buffer layer 14 may be the substrate 5 It can be placed on.

도 10은 실시 예에 따른 발광소자가 적용된 발광소자 패키지를 나타낸 도면이다.10 is a view showing a light emitting device package to which a light emitting device according to an embodiment is applied.

도 10을 참조하면, 실시 예에 따른 발광소자 패키지는 몸체(120)와, 상기 몸체(120)에 배치된 제1 리드전극(131) 및 제2 리드전극(132)과, 상기 몸체(120)에 제공되어 상기 제1 리드전극(131) 및 제2 리드전극(132)과 전기적으로 연결되는 실시 예에 따른 발광소자(100)와, 상기 발광소자(100)를 포위하는 몰딩부재(140)를 포함할 수 있다.Referring to FIG. 10, a light emitting device package according to an embodiment includes a body 120, a first lead electrode 131 and a second lead electrode 132 disposed on the body 120, and the body 120 Light emitting device 100 according to an embodiment provided in the first lead electrode 131 and the second lead electrode 132 and electrically connected, and a molding member 140 surrounding the light emitting device 100 It can contain.

상기 몸체(120)는 실리콘 재질, 합성수지 재질, 또는 금속 재질을 포함하여 형성될 수 있으며, 상기 발광소자(100)의 주위에 경사면이 형성될 수 있다.The body 120 may be formed of a silicon material, a synthetic resin material, or a metal material, and an inclined surface may be formed around the light emitting device 100.

상기 제1 리드전극(131) 및 제2 리드전극(132)은 서로 전기적으로 분리되며, 상기 발광소자(100)에 전원을 제공한다. 또한, 상기 제1 리드전극(131) 및 제2 리드전극(132)은 상기 발광소자(100)에서 발생된 빛을 반사시켜 광 효율을 증가시킬 수 있으며, 상기 발광소자(100)에서 발생된 열을 외부로 배출시키는 역할을 할 수도 있다.The first lead electrode 131 and the second lead electrode 132 are electrically separated from each other, and provide power to the light emitting device 100. In addition, the first lead electrode 131 and the second lead electrode 132 may reflect light generated from the light emitting device 100 to increase light efficiency, and heat generated from the light emitting device 100 It can also serve to discharge the outside.

상기 발광소자(100)는 상기 몸체(120) 위에 배치되거나 상기 제1 리드전극(131) 또는 제2 리드전극(132) 위에 배치될 수 있다.The light emitting device 100 may be disposed on the body 120 or on the first lead electrode 131 or the second lead electrode 132.

상기 발광소자(100)는 상기 제1 리드전극(131) 및 제2 리드전극(132)과 와이어 방식, 플립칩 방식 또는 다이 본딩 방식 중 어느 하나에 의해 전기적으로 연결될 수도 있다. The light emitting device 100 may be electrically connected to the first lead electrode 131 and the second lead electrode 132 by any one of a wire method, a flip chip method, and a die bonding method.

상기 몰딩부재(140)는 상기 발광소자(100)를 포위하여 상기 발광소자(100)를 보호할 수 있다. 또한, 상기 몰딩부재(140)에는 형광체가 포함되어 상기 발광소자(100)에서 방출된 광의 파장을 변화시킬 수 있다.The molding member 140 may surround the light emitting device 100 to protect the light emitting device 100. In addition, the molding member 140 includes a phosphor to change the wavelength of the light emitted from the light emitting device 100.

실시 예에 따른 발광소자 또는 발광소자 패키지는 복수 개가 기판 위에 어레이될 수 있으며, 상기 발광소자 패키지의 광 경로 상에 광학 부재인 렌즈, 도광판, 프리즘 시트, 확산 시트 등이 배치될 수 있다. 이러한 발광소자 패키지, 기판, 광학 부재는 라이트 유닛으로 기능할 수 있다. 상기 라이트 유닛은 탑뷰 또는 사이드 뷰 타입으로 구현되어, 휴대 단말기 및 노트북 컴퓨터 등의 표시 장치에 제공되거나, 조명장치 및 지시 장치 등에 다양하게 적용될 수 있다. 또 다른 실시 예는 상술한 실시 예들에 기재된 발광소자 또는 발광소자 패키지를 포함하는 조명 장치로 구현될 수 있다. 예를 들어, 조명 장치는 램프, 가로등, 전광판, 전조등을 포함할 수 있다.A plurality of light emitting devices or light emitting device packages according to an embodiment may be arranged on a substrate, and an optical member such as a lens, a light guide plate, a prism sheet, and a diffusion sheet may be disposed on an optical path of the light emitting device package. The light emitting device package, the substrate, and the optical member may function as a light unit. The light unit may be implemented in a top view or side view type, and may be provided to display devices such as portable terminals and notebook computers, or may be variously applied to lighting devices and pointing devices. Another embodiment may be implemented as a lighting device including the light emitting device or the light emitting device package described in the above-described embodiments. For example, the lighting device may include a lamp, a street light, a signboard, and a headlight.

도 11은 실시예에 따른 조명장치의 분해 사시도이다.11 is an exploded perspective view of a lighting device according to an embodiment.

도 11을 참조하면, 실시 예에 따른 조명 장치는 커버(2100), 광원 모듈(2200), 방열체(2400), 전원 제공부(2600), 내부 케이스(2700), 소켓(2800)을 포함할 수 있다. 또한, 실시 예에 따른 조명 장치는 부재(2300)와 홀더(2500) 중 어느 하나 이상을 더 포함할 수 있다. 상기 광원 모듈(2200)은 실시 예에 따른 발광소자 패키지를 포함할 수 있다.Referring to FIG. 11, the lighting device according to the embodiment may include a cover 2100, a light source module 2200, a radiator 2400, a power supply unit 2600, an inner case 2700, and a socket 2800. Can be. In addition, the lighting device according to the embodiment may further include any one or more of the member 2300 and the holder 2500. The light source module 2200 may include a light emitting device package according to an embodiment.

예컨대, 상기 커버(2100)는 벌브(bulb) 또는 반구의 형상을 가지며, 속이 비어 있고, 일 부분이 개구된 형상으로 제공될 수 있다. 상기 커버(2100)는 상기 광원 모듈(2200)과 광학적으로 결합될 수 있다. 예를 들어, 상기 커버(2100)는 상기 광원 모듈(2200)로부터 제공되는 빛을 확산, 산란 또는 여기 시킬 수 있다. 상기 커버(2100)는 일종의 광학 부재일 수 있다. 상기 커버(2100)는 상기 방열체(2400)와 결합될 수 있다. 상기 커버(2100)는 상기 방열체(2400)와 결합하는 결합부를 가질 수 있다.For example, the cover 2100 may have a shape of a bulb or a hemisphere, and may be provided in an empty shape and an open portion. The cover 2100 may be optically coupled to the light source module 2200. For example, the cover 2100 may diffuse, scatter, or excite light provided from the light source module 2200. The cover 2100 may be a kind of optical member. The cover 2100 may be combined with the heat radiator 2400. The cover 2100 may have a coupling portion coupled to the heat radiator 2400.

상기 커버(2100)의 내면에는 유백색 도료가 코팅될 수 있다. 유백색의 도료는 빛을 확산시키는 확산재를 포함할 수 있다. 상기 커버(2100)의 내면의 표면 거칠기는 상기 커버(2100)의 외면의 표면 거칠기보다 크게 형성될 수 있다. 이는 상기 광원 모듈(2200)로부터의 빛이 충분히 산란 및 확산되어 외부로 방출시키기 위함이다.A milky white coating may be coated on the inner surface of the cover 2100. The milky white paint may include a diffusion material that diffuses light. The surface roughness of the inner surface of the cover 2100 may be greater than the surface roughness of the outer surface of the cover 2100. This is for light from the light source module 2200 to be sufficiently scattered and diffused to be emitted to the outside.

상기 커버(2100)의 재질은 유리(glass), 플라스틱, 폴리프로필렌(PP), 폴리에틸렌(PE), 폴리카보네이트(PC) 등일 수 있다. 여기서, 폴리카보네이트는 내광성, 내열성, 강도가 뛰어나다. 상기 커버(2100)는 외부에서 상기 광원 모듈(2200)이 보이도록 투명할 수 있고, 불투명할 수 있다. 상기 커버(2100)는 블로우(blow) 성형을 통해 형성될 수 있다.The material of the cover 2100 may be glass, plastic, polypropylene (PP), polyethylene (PE), polycarbonate (PC), or the like. Here, the polycarbonate is excellent in light resistance, heat resistance and strength. The cover 2100 may be transparent so that the light source module 2200 is visible from the outside, and may be opaque. The cover 2100 may be formed through blow molding.

상기 광원 모듈(2200)은 상기 방열체(2400)의 일 면에 배치될 수 있다. 따라서, 상기 광원 모듈(2200)로부터의 열은 상기 방열체(2400)로 전도된다. 상기 광원 모듈(2200)은 광원부(2210), 연결 플레이트(2230), 커넥터(2250)를 포함할 수 있다.The light source module 2200 may be disposed on one surface of the radiator 2400. Accordingly, heat from the light source module 2200 is conducted to the heat sink 2400. The light source module 2200 may include a light source unit 2210, a connection plate 2230, and a connector 2250.

상기 부재(2300)는 상기 방열체(2400)의 상면 위에 배치되고, 복수의 광원부(2210)들과 커넥터(2250)이 삽입되는 가이드홈(2310)들을 갖는다. 상기 가이드홈(2310)은 상기 광원부(2210)의 기판 및 커넥터(2250)와 대응된다.The member 2300 is disposed on an upper surface of the radiator 2400 and has a plurality of light source parts 2210 and guide grooves 2310 into which the connector 2250 is inserted. The guide groove 2310 corresponds to the board and connector 2250 of the light source unit 2210.

상기 부재(2300)의 표면은 빛 반사 물질로 도포 또는 코팅된 것일 수 있다. 예를 들면, 상기 부재(2300)의 표면은 백색의 도료로 도포 또는 코팅된 것일 수 있다. 이러한 상기 부재(2300)는 상기 커버(2100)의 내면에 반사되어 상기 광원 모듈(2200)측 방향으로 되돌아오는 빛을 다시 상기 커버(2100) 방향으로 반사한다. 따라서, 실시 예에 따른 조명 장치의 광 효율을 향상시킬 수 있다.The surface of the member 2300 may be coated or coated with a light reflective material. For example, the surface of the member 2300 may be coated or coated with a white paint. The member 2300 reflects light that is reflected on the inner surface of the cover 2100 and returns to the direction of the light source module 2200 in the direction of the cover 2100 again. Therefore, it is possible to improve the light efficiency of the lighting device according to the embodiment.

상기 부재(2300)는 예로서 절연 물질로 이루어질 수 있다. 상기 광원 모듈(2200)의 연결 플레이트(2230)는 전기 전도성의 물질을 포함할 수 있다. 따라서, 상기 방열체(2400)와 상기 연결 플레이트(2230) 사이에 전기적인 접촉이 이루어질 수 있다. 상기 부재(2300)는 절연 물질로 구성되어 상기 연결 플레이트(2230)와 상기 방열체(2400)의 전기적 단락을 차단할 수 있다. 상기 방열체(2400)는 상기 광원 모듈(2200)로부터의 열과 상기 전원 제공부(2600)로부터의 열을 전달받아 방열한다.The member 2300 may be made of an insulating material, for example. The connection plate 2230 of the light source module 2200 may include an electrically conductive material. Accordingly, electrical contact may be made between the heat sink 2400 and the connection plate 2230. The member 2300 may be formed of an insulating material to block electrical shorts between the connection plate 2230 and the heat radiator 2400. The radiator 2400 radiates heat by receiving heat from the light source module 2200 and heat from the power supply unit 2600.

상기 홀더(2500)는 내부 케이스(2700)의 절연부(2710)의 수납홈(2719)을 막는다. 따라서, 상기 내부 케이스(2700)의 상기 절연부(2710)에 수납되는 상기 전원 제공부(2600)는 밀폐된다. 상기 홀더(2500)는 가이드 돌출부(2510)를 갖는다. 상기 가이드 돌출부(2510)는 상기 전원 제공부(2600)의 돌출부(2610)가 관통하는 홀을 갖는다.The holder 2500 closes the storage groove 2719 of the insulating portion 2710 of the inner case 2700. Therefore, the power supply unit 2600 accommodated in the insulation portion 2710 of the inner case 2700 is sealed. The holder 2500 has a guide protrusion 2510. The guide protrusion 2510 has a hole through which the protrusion 2610 of the power supply unit 2600 passes.

상기 전원 제공부(2600)는 외부로부터 제공받은 전기적 신호를 처리 또는 변환하여 상기 광원 모듈(2200)로 제공한다. 상기 전원 제공부(2600)는 상기 내부 케이스(2700)의 수납홈(2719)에 수납되고, 상기 홀더(2500)에 의해 상기 내부 케이스(2700)의 내부에 밀폐된다.The power supply unit 2600 processes or converts an electrical signal provided from the outside and provides it to the light source module 2200. The power supply unit 2600 is accommodated in the storage groove 2719 of the inner case 2700 and is sealed inside the inner case 2700 by the holder 2500.

상기 전원 제공부(2600)는 돌출부(2610), 가이드부(2630), 베이스(2650), 연장부(2670)를 포함할 수 있다.The power supply unit 2600 may include a protrusion 2610, a guide unit 2630, a base 2650, and an extension unit 2670.

상기 가이드부(2630)는 상기 베이스(2650)의 일 측에서 외부로 돌출된 형상을 갖는다. 상기 가이드부(2630)는 상기 홀더(2500)에 삽입될 수 있다. 상기 베이스(2650)의 일 면 위에 다수의 부품이 배치될 수 있다. 다수의 부품은 예를 들어, 외부 전원으로부터 제공되는 교류 전원을 직류 전원으로 변환하는 직류변환장치, 상기 광원 모듈(2200)의 구동을 제어하는 구동칩, 상기 광원 모듈(2200)을 보호하기 위한 ESD(ElectroStatic discharge) 보호 소자 등을 포함할 수 있으나 이에 대해 한정하지는 않는다.The guide portion 2630 has a shape protruding from the side of the base 2650 to the outside. The guide part 2630 may be inserted into the holder 2500. A plurality of parts may be disposed on one surface of the base 2650. The plurality of components include, for example, a DC converter that converts AC power provided from an external power source into DC power, a driving chip that controls the driving of the light source module 2200, and ESD for protecting the light source module 2200. (ElectroStatic discharge) may include, but is not limited to.

상기 연장부(2670)는 상기 베이스(2650)의 다른 일 측에서 외부로 돌출된 형상을 갖는다. 상기 연장부(2670)는 상기 내부 케이스(2700)의 연결부(2750) 내부에 삽입되고, 외부로부터의 전기적 신호를 제공받는다. 예컨대, 상기 연장부(2670)는 상기 내부 케이스(2700)의 연결부(2750)의 폭과 같거나 작게 제공될 수 있다. 상기 연장부(2670)에는 "+ 전선"과 "- 전선"의 각 일 단이 전기적으로 연결되고, "+ 전선"과 "- 전선"의 다른 일 단은 소켓(2800)에 전기적으로 연결될 수 있다.The extension portion 2670 has a shape protruding from the other side of the base 2650 to the outside. The extension part 2670 is inserted into the connection part 2750 of the inner case 2700 and receives an electrical signal from the outside. For example, the extension portion 2670 may be provided equal to or smaller than the width of the connection portion 2750 of the inner case 2700. Each end of the "+ wire" and "-wire" is electrically connected to the extension portion 2670, and the other end of the "+ wire" and "-wire" can be electrically connected to the socket 2800. .

상기 내부 케이스(2700)는 내부에 상기 전원 제공부(2600)와 함께 몰딩부를 포함할 수 있다. 몰딩부는 몰딩 액체가 굳어진 부분으로서, 상기 전원 제공부(2600)가 상기 내부 케이스(2700) 내부에 고정될 수 있도록 한다.The inner case 2700 may include a molding unit together with the power supply unit 2600 therein. The molding part is a part in which the molding liquid is hardened, so that the power supply part 2600 can be fixed inside the inner case 2700.

이상에서 실시예들에 설명된 특징, 구조, 효과 등은 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 실시예의 범위에 포함되는 것으로 해석되어야 할 것이다.Features, structures, and effects described in the above embodiments are included in at least one embodiment, and are not necessarily limited to only one embodiment. Furthermore, features, structures, effects, and the like exemplified in each embodiment may be combined or modified for other embodiments by a person having ordinary knowledge in the field to which the embodiments belong. Therefore, contents related to such combinations and modifications should be interpreted as being included in the scope of the embodiments.

이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 실시예를 한정하는 것이 아니며, 실시예가 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 설정하는 실시예의 범위에 포함되는 것으로 해석되어야 할 것이다.Although the embodiments have been mainly described in the above, these are merely examples and do not limit the embodiments, and those who have ordinary knowledge in the field to which the embodiments belong may not be exemplified in the above without departing from the essential characteristics of this embodiment. You will see that it is possible to modify and apply branches. For example, each component specifically shown in the embodiments can be implemented by modification. And differences related to these modifications and applications should be construed as being included in the scope of the embodiments set forth in the appended claims.

제1 도전형 반도체층(11), 활성층(12), 제2 도전형 반도체층(13),
InxAlyGa1 -x- yN/GaN층(17), InpGa1 - pN 웰층(12a), GaN 배리어층(12b),
The first conductivity type semiconductor layer 11, the active layer 12, the second conductivity type semiconductor layer 13,
In x Al y Ga 1 -x- y N / GaN layer 17, In p Ga 1 - p N well layer 12a, GaN barrier layer 12b,

Claims (13)

지지부재 상에 배치되는 본딩층;
상기 본딩층 상에 배치되는 금속층;
상기 금속층 상에 배치되는 반사층;
상기 반사층 및 상기 금속층 상에 배치되는 채널층;
상기 채널층 및 상기 반사층 사이에 배치되는 오믹접촉 패턴;
상기 오믹접촉 패턴 상에 배치되는 제2 도전형 반도체층;
상기 제2 도전형 반도체층 상에 배치되는 활성층;
상기 활성층 상에 배치되는 InxAlyGa1-x-yN/GaN층(단, 0<x<1, 0<y<1);
상기 InxAlyGa1-x-yN/GaN층 상에 배치되는 제1 도전형 반도체층; 및
상기 제1 도전형 반도체층 상에 배치되는 패드 전극을 포함하고,
상기 활성층은 InpGa1-pN 웰층(단, 0<p<1) 및 GaN 배리어층을 포함하고,
상기 InxAlyGa1-x-yN/GaN층(단, 0<x<1, 0<y<1)에서 In의 조성범위(x)는 0<x≤0.13이고, Al의 조성범위(y)는 0<y≤0.02이고,
상기 InxAlyGa1-x-yN/GaN층에서 In의 조성(x)과 상기 웰층의 In의 조성(p) 비율 관계는 0.75≤x/p≤1.0 범위이고,
상기 InxAlyGa1-x-yN/GaN층의 InxAlyGa1-x-yN의 두께는 상기 InxAlyGa1-x-yN/GaN층의 GaN층의 두께보다 얇고,
상기 활성층의 InpGa1-pN 웰층의 두께는 상기 활성층의 GaN 배리어층의 두께보다 얇고,
상기 제2 도전형 반도체층은 상기 InxAlyGa1-x-yN/GaN층 및 상기 활성층과 동일한 수평 방향 너비를 가지고,
상기 InxAlyGa1-x-yN/GaN층의 최상면은 상기 금속층의 최상면보다 상부에 배치되고 상기 채널층의 최상면보다 하부에 배치되는 발광소자.
A bonding layer disposed on the support member;
A metal layer disposed on the bonding layer;
A reflective layer disposed on the metal layer;
A channel layer disposed on the reflective layer and the metal layer;
An ohmic contact pattern disposed between the channel layer and the reflective layer;
A second conductivity type semiconductor layer disposed on the ohmic contact pattern;
An active layer disposed on the second conductivity type semiconductor layer;
An In x Al y Ga 1-xy N / GaN layer disposed on the active layer (however, 0 <x <1, 0 <y <1);
A first conductivity type semiconductor layer disposed on the In x Al y Ga 1-xy N / GaN layer; And
It includes a pad electrode disposed on the first conductive semiconductor layer,
The active layer includes an In p Ga 1-p N well layer (however, 0 <p <1) and a GaN barrier layer,
In the In x Al y Ga 1-xy N / GaN layer (however, the composition range (x) of In in 0 <x <1, 0 <y <1) is 0 <x≤0.13, and the composition range of Al (y ) Is 0 <y≤0.02,
In the In x Al y Ga 1-xy N / GaN layer, the relationship between the composition (x) of In and the composition (p) of In of the well layer is in the range of 0.75 ≤ x / p ≤ 1.0,
It said In x Al y Ga 1-xy N / In x Al y Ga 1-xy N wherein the thickness of the GaN layer is In x Al y Ga 1-xy N / GaN layer of a thickness thinner than that of the GaN layer,
The thickness of the In p Ga 1-p N well layer of the active layer is thinner than the thickness of the GaN barrier layer of the active layer,
The second conductivity type semiconductor layer has the same horizontal width as the In x Al y Ga 1-xy N / GaN layer and the active layer,
The top surface of the In x Al y Ga 1-xy N / GaN layer is disposed above the top surface of the metal layer and below the top surface of the channel layer.
삭제delete 삭제delete 제1 항에 있어서,
상기 InxAlyGa1 -x- yN/GaN층은
언도프트층(un-doped layer)인 발광소자.
According to claim 1,
The In x Al y Ga 1 -x- y N / GaN layer
A light emitting device that is an undoped layer.
제1 항에 있어서,
상기 InxAlyGa1 -x- yN/GaN층은
제1 도전형으로 도핑된 층인 발광소자.
According to claim 1,
The In x Al y Ga 1 -x- y N / GaN layer
A light emitting device that is a layer doped with a first conductivity type.
제1 항에 있어서,
상기 InxAlyGa1 -x- yN/GaN층은
초격자 구조를 포함하는 발광소자.
According to claim 1,
The In x Al y Ga 1 -x- y N / GaN layer
A light emitting device comprising a superlattice structure.
삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 제1 항, 제4 항, 제5 항, 제6 항 중 어느 하나의 항의 발광소자를 구비하는 발광모듈을 포함하는 조명장치.A lighting device comprising a light-emitting module having the light-emitting element of any one of claims 1, 4, 5, and 6.
KR1020130150414A 2013-12-05 2013-12-05 Light emitting device and lighting system KR102109109B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130150414A KR102109109B1 (en) 2013-12-05 2013-12-05 Light emitting device and lighting system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130150414A KR102109109B1 (en) 2013-12-05 2013-12-05 Light emitting device and lighting system

Publications (2)

Publication Number Publication Date
KR20150065284A KR20150065284A (en) 2015-06-15
KR102109109B1 true KR102109109B1 (en) 2020-05-12

Family

ID=53504231

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130150414A KR102109109B1 (en) 2013-12-05 2013-12-05 Light emitting device and lighting system

Country Status (1)

Country Link
KR (1) KR102109109B1 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100835116B1 (en) 2007-04-16 2008-06-05 삼성전기주식회사 Nitride semiconductor light emitting device
JP2013065630A (en) 2011-09-15 2013-04-11 Toshiba Corp Semiconductor light-emitting element, wafer, method of manufacturing semiconductor light-emitting element, and method of manufacturing wafer

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5306254B2 (en) * 2010-02-12 2013-10-02 株式会社東芝 Semiconductor light emitting device
KR101916032B1 (en) * 2011-08-16 2018-11-09 엘지이노텍 주식회사 Light emitting device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100835116B1 (en) 2007-04-16 2008-06-05 삼성전기주식회사 Nitride semiconductor light emitting device
JP2013065630A (en) 2011-09-15 2013-04-11 Toshiba Corp Semiconductor light-emitting element, wafer, method of manufacturing semiconductor light-emitting element, and method of manufacturing wafer

Also Published As

Publication number Publication date
KR20150065284A (en) 2015-06-15

Similar Documents

Publication Publication Date Title
US9768346B2 (en) Light-emitting device
JP5709949B2 (en) Light emitting element
KR102065398B1 (en) Light emitting device, light emitting device package, and light unit
US9559257B2 (en) Light emitting device and lighting system
KR102065390B1 (en) Light emitting device, light emitting device package, and light unit
KR102075644B1 (en) Light emitting device, and lighting system
KR102008313B1 (en) Light emitting device, light emitting device package, and light unit
KR102098295B1 (en) Light emitting device and lighting system
KR20140009649A (en) Light emitting device, light emitting device package, and light unit
KR102109109B1 (en) Light emitting device and lighting system
KR20150061844A (en) Light emitting device and lighting apparatus
KR102153125B1 (en) Light emitting device and lighting system
KR102109131B1 (en) Light emitting device, and lighting system
KR102085924B1 (en) Light emitting device, and lighting system
KR102187471B1 (en) Light emitting device, and lighting system
KR102299738B1 (en) Light emitting device and lighting system
KR102075585B1 (en) Light emitting device, and lighting system
KR102119731B1 (en) Light emitting device
KR20150017918A (en) Light emitting device, and lighting system
KR102008291B1 (en) Light emitting device, light emitting device package, and light unit
KR102008328B1 (en) Light emitting device, light emitting device package, and light unit
KR102224086B1 (en) Light emitting device, and lighting system
KR20140011630A (en) Light emitting device, light emitting device package, and light unit
KR102065437B1 (en) Light emitting device, light emitting device package, and light unit
KR102035186B1 (en) Light emitting device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant