KR102188583B1 - 칼코게나이드 메모리 디바이스 컴포넌트들 및 조성물 - Google Patents
칼코게나이드 메모리 디바이스 컴포넌트들 및 조성물 Download PDFInfo
- Publication number
- KR102188583B1 KR102188583B1 KR1020180153658A KR20180153658A KR102188583B1 KR 102188583 B1 KR102188583 B1 KR 102188583B1 KR 1020180153658 A KR1020180153658 A KR 1020180153658A KR 20180153658 A KR20180153658 A KR 20180153658A KR 102188583 B1 KR102188583 B1 KR 102188583B1
- Authority
- KR
- South Korea
- Prior art keywords
- composition
- weight
- memory
- total weight
- selector device
- Prior art date
Links
- 239000000203 mixture Substances 0.000 title claims abstract description 149
- 150000004770 chalcogenides Chemical class 0.000 title claims abstract description 67
- 230000015654 memory Effects 0.000 claims abstract description 199
- 239000000463 material Substances 0.000 claims abstract description 77
- 239000011669 selenium Substances 0.000 claims abstract description 40
- 229910052733 gallium Inorganic materials 0.000 claims abstract description 29
- 229910052738 indium Inorganic materials 0.000 claims abstract description 28
- 229910052796 boron Inorganic materials 0.000 claims abstract description 27
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 26
- 229910052785 arsenic Inorganic materials 0.000 claims abstract description 26
- 229910052711 selenium Inorganic materials 0.000 claims abstract description 26
- 229910052716 thallium Inorganic materials 0.000 claims abstract description 23
- 229910052732 germanium Inorganic materials 0.000 claims abstract description 22
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical group [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims abstract description 21
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims abstract description 21
- 238000000034 method Methods 0.000 claims abstract description 21
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 18
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims abstract description 18
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 17
- BKVIYDNLLOSFOA-UHFFFAOYSA-N thallium Chemical compound [Tl] BKVIYDNLLOSFOA-UHFFFAOYSA-N 0.000 claims abstract description 17
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims abstract description 13
- BUGBHKTXTAQXES-UHFFFAOYSA-N Selenium Chemical compound [Se] BUGBHKTXTAQXES-UHFFFAOYSA-N 0.000 claims abstract description 11
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims abstract description 11
- 239000010703 silicon Substances 0.000 claims abstract description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 9
- 238000004891 communication Methods 0.000 claims description 11
- 239000003990 capacitor Substances 0.000 claims description 10
- 230000009477 glass transition Effects 0.000 claims description 3
- 229920001296 polysiloxane Polymers 0.000 claims description 3
- 239000000126 substance Substances 0.000 claims description 3
- 230000006870 function Effects 0.000 description 15
- 230000002093 peripheral effect Effects 0.000 description 12
- 239000000758 substrate Substances 0.000 description 12
- 229910052714 tellurium Inorganic materials 0.000 description 10
- 229920002120 photoresistant polymer Polymers 0.000 description 8
- 239000000956 alloy Substances 0.000 description 7
- 229910045601 alloy Inorganic materials 0.000 description 7
- 238000003491 array Methods 0.000 description 7
- 230000008859 change Effects 0.000 description 7
- 238000003860 storage Methods 0.000 description 7
- 239000004065 semiconductor Substances 0.000 description 6
- 239000004020 conductor Substances 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 5
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 4
- 230000003213 activating effect Effects 0.000 description 4
- 229910052787 antimony Inorganic materials 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 230000005055 memory storage Effects 0.000 description 4
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000010494 dissociation reaction Methods 0.000 description 3
- 230000005593 dissociations Effects 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000008018 melting Effects 0.000 description 3
- 238000002844 melting Methods 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 150000002739 metals Chemical class 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 239000012782 phase change material Substances 0.000 description 3
- 229910052594 sapphire Inorganic materials 0.000 description 3
- 239000010980 sapphire Substances 0.000 description 3
- 229910052717 sulfur Inorganic materials 0.000 description 3
- 230000007704 transition Effects 0.000 description 3
- 229910018110 Se—Te Inorganic materials 0.000 description 2
- 230000004913 activation Effects 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000000875 corresponding effect Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 230000018109 developmental process Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000000835 fiber Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 230000010287 polarization Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- 229910005866 GeSe Inorganic materials 0.000 description 1
- 229910005939 Ge—Sn Inorganic materials 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 229910020938 Sn-Ni Inorganic materials 0.000 description 1
- 229910020923 Sn-O Inorganic materials 0.000 description 1
- 229910002855 Sn-Pd Inorganic materials 0.000 description 1
- 229910018731 Sn—Au Inorganic materials 0.000 description 1
- 229910008937 Sn—Ni Inorganic materials 0.000 description 1
- 229910008772 Sn—Se Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 229910052784 alkaline earth metal Inorganic materials 0.000 description 1
- 150000001342 alkaline earth metals Chemical class 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 229910052797 bismuth Inorganic materials 0.000 description 1
- JCXGWMGPZLAOME-UHFFFAOYSA-N bismuth atom Chemical compound [Bi] JCXGWMGPZLAOME-UHFFFAOYSA-N 0.000 description 1
- -1 but not limited to Substances 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 239000013626 chemical specie Substances 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 238000004590 computer program Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000001351 cycling effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012777 electrically insulating material Substances 0.000 description 1
- 230000005670 electromagnetic radiation Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000010348 incorporation Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 229910001092 metal group alloy Inorganic materials 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 229910052761 rare earth metal Inorganic materials 0.000 description 1
- 150000002910 rare earth metals Chemical class 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 229910052723 transition metal Inorganic materials 0.000 description 1
- 150000003624 transition metals Chemical class 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H01L45/141—
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
-
- C—CHEMISTRY; METALLURGY
- C01—INORGANIC CHEMISTRY
- C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
- C01B19/00—Selenium; Tellurium; Compounds thereof
- C01B19/007—Tellurides or selenides of metals
-
- H01L45/06—
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
Landscapes
- Chemical & Material Sciences (AREA)
- Organic Chemistry (AREA)
- Inorganic Chemistry (AREA)
- Semiconductor Memories (AREA)
Abstract
칼코게나이드 메모리 컴포넌트들 및 조성물들을 이용하거나 또는 이와 관련된 시스템들, 디바이스, 및 방법들이 설명된다. 선택기 디바이스와 같은 메모리 디바이스는 칼코게나이드 재료 조성물로 만들어질 수 있다. 칼코게나이드 재료는, 붕소, 알루미늄, 갈륨, 인듐, 또는 탈륨과 같은 붕소 그룹으로부터의 하나 이상의 원소들을 포함하는 조성물을 가질 수 있다. 예를 들어, 선택기 디바이스는, 붕소, 알루미늄, 갈륨, 인듐, 또는 탈륨 중 적어도 하나, 셀레늄, 및 비소의 조성물을 가질 수 있다. 선택기 디바이스는 또한 게르마늄 또는 실리콘, 또는 이들 둘 모두로 구성될 수 있다. 붕소, 알루미늄, 갈륨, 인듐, 또는 탈륨의 상대적인 양은 메모리 컴포넌트의 문턱 전압에 영향을 줄 수 있으며, 상대적인 양이 그에 따라서 선택될 수 있다. 메모리 컴포넌트는, 예를 들어, 붕소, 알루미늄, 갈륨, 인듐, 또는 탈륨 중 적어도 하나, 게르마늄, 실리콘의 일부 조합, 셀레늄, 및 비소를 포함하는 조성물을 가질 수 있다.
Description
다음은 전반적으로 메모리 디바이스들에 관한 것으로서, 더 구체적으로는, 칼코게나이드 메모리 디바이스 컴포넌트들 및 화학 물질(chemistry)에 관한 것이다.
메모리 디바이스들은 컴퓨터들, 무선 통신 디바이스들, 카메라들, 디지털 디스플레이들 등과 같은 다양한 전자 디바이스들에서 정보를 저장하기 위하여 널리 사용된다. 정보는 메모리 디바이스의 상이한 상태들을 프로그래밍함으로써 저장된다. 예를 들어, 2진수 디바이스들은 흔히 로직 "1" 또는 로직"0"에 의해 표시되는 2개의 상태들을 갖는다. 다른 시스템들에서, 2개가 넘는 상태들이 저장될 수 있다. 저장된 정보를 액세스하기 위하여, 전자 디바이스의 컴포넌트는 메모리 디바이스 내에 저장된 상태를 판독하거나 또는 센싱할 수 있다. 정보를 저장하기 위하여, 전자 디바이스의 컴포넌트는 메모리 디바이스 내에 상태를 기입하거나 또는 프로그래밍할 수 있다.
자기 하드 디스크들, 랜덤 액세스 메모리(random access memory; RAM), 동적 RAM (dynamic RAM; DRAM), 동기식 동적 RAM(synchronous dynamic RAM; SDRAM), 강유전체 RAM(ferroelectric RAM; FeRAM), 자기 RAM(magnetic RAM; MRAM), 저항성 RAM(resistive RAM; RRAM), 판독 전용 메모리(read only memory; ROM), 플래시 메모리, 상 변화 메모리(phase change memory; PCM), 및 다른 것들을 포함하는 다수의 유형들의 메모리 디바이스들이 존재한다. 메모리 디바이스들은 휘발성이거나 또는 비-휘발성일 수 있다. 비-휘발성 메모리, 예를 들어, FeRAM은 외부 전원이 없는 경우에도 장기간 동안 그들의 저장된 로직 상태를 유지할 수 있다. 휘발성 메모리 디바이스, 예를 들어, DRAM은 외부 전원에 의해 주기적으로 리프레시되지 않는 한 시간의 경과에 따라 그들의 저장된 상태를 상실할 수 있다. 메모리 디바이스들을 개선하는 것은 다른 메트릭들 중에서도 특히 메모리 셀 밀도를 증가시키는 것, 판독/기입 속도를 증가시키는 것, 신뢰성을 증가시키는 것, 데이터 유지를 증가시키는 것, 전력 소모를 감소시키는 것, 또는 제조 비용을 감소시키는 것을 포함할 수 있다.
칼코게나이드 재료 조성물들이 PCM 디바이스들의 컴포넌트들 또는 엘리먼트들에서 사용될 수 있다. 이러한 조성물들은, 이들이 전도성이 되는(즉, 이들이 전류 흐름을 가능하게 하도록 스위치 온되는) 문턱 전압을 가질 수 있다. 문턱 전압은 시간의 경과에 따라 변화할 수 있으며, 이는 드리프트(drift)로서 지칭될 수 있다. 전압 드리프트에 대한 더 높은 경향을 갖는 조성물들은 이러한 조성물들을 이용하는 디바이스들의 유용성 및 성능을 제한할 수 있다.
도 1은 본 개시의 실시예들에 따른 칼코게나이드 메모리 디바이스 컴포넌트들을 이용하거나 또는 지원하는 메모리 어레이의 일 예를 예시한다.
도 2는 본 개시의 실시예들에 따른 칼코게나이드 메모리 디바이스 컴포넌트들을 이용하거나 또는 지원하는 예시적인 메모리 어레이를 예시한다.
도 3은 본 개시의 실시예들에 따른 칼코게나이드 메모리 디바이스 컴포넌트들 및 조성물들의 특성들의 플롯을 예시한다.
도 4는 본 개시의 실시예들에 따른 칼코게나이드 메모리 디바이스 컴포넌트들 및 조성물들의 특성들의 플롯을 예시한다.
도 5는 본 개시의 실시예들에 따른 칼코게나이드 메모리 디바이스 컴포넌트들을 이용하거나 또는 지원하는 메모리 어레이를 포함하는 시스템을 예시한다.
도 2는 본 개시의 실시예들에 따른 칼코게나이드 메모리 디바이스 컴포넌트들을 이용하거나 또는 지원하는 예시적인 메모리 어레이를 예시한다.
도 3은 본 개시의 실시예들에 따른 칼코게나이드 메모리 디바이스 컴포넌트들 및 조성물들의 특성들의 플롯을 예시한다.
도 4는 본 개시의 실시예들에 따른 칼코게나이드 메모리 디바이스 컴포넌트들 및 조성물들의 특성들의 플롯을 예시한다.
도 5는 본 개시의 실시예들에 따른 칼코게나이드 메모리 디바이스 컴포넌트들을 이용하거나 또는 지원하는 메모리 어레이를 포함하는 시스템을 예시한다.
안정성을 증가시키는 원소를 선택기 디바이스의 조성물 내로 도입함으로써 메모리 셀의 선택기 디바이스에서의 전압 드리프트의 효과들이 완화될 수 있다. 예를 들어, (붕소 족 및 13 족으로도 지칭되는) 주기율 표의 III 족으로부터의 원소는 이러한 원소들을 포함하지 않는 조성물들에 비하여 선택기 디바이스에서의 전압 드리프트를 안정화하거나 또는 제한할 수 있다. III 족(또는 붕소 족) 원소들은 붕소(B), 알루미늄(Al), 갈륨(Ga), 인듐(In), 및 탈륨(Tl)을 포함한다.
예로서, 선택기 디바이스(또는 다른 메모리 엘리먼트)에 대한 칼코게나이드 재료 조성물은 셀레늄(Se), 비소(As), 및 게르마늄(Ge)을 포함할 수 있다. 이러한 조합 또는 원소들은 SAG로서 지칭될 수 있다. 메모리 저장 엘리먼트 및 선택기 디바이스를 포함할 수 있는 메모리 셀 내에서, 칼코게나이드 조성물 또는 칼코게나이드 재료는 메모리 저장 엘리먼트 또는 선택기 디바이스 중 하나 또는 이들 둘 모두에 대하여 사용될 수 있다. 선택기 디바이스는 SAG 조성물을 가질 수 있으며, 이는 안정적인 문턱 전압 및 상대적으로 바람직한 누설 속성들을 가질 수 있다. 일부 경우들에 있어서, 실리콘(Si)이 드리프트 및 문턱 전압 누설을 손상시키지 않으면서 선택기 디바이스의 열적 안정성을 향상시키기 위하여 SAG 조성물 내로 도입될 수 있다. 그러나, SAG 시스템 내로의 Si의 주입은 기술을 스케일링(scale)하는 것을 가능할 정도로 충분하게 드리프트를 개선하지 못할 수 있다.
선택기 디바이스 내의 Ge의 더 높은 농도는 문턱 전압을 증가시키고 선택기 디바이스 안정성을 훼손할 수 있다. 예를 들어, Ge 원자들은 피라미드 결합(pyramidal bond) 구성으로부터 사면체 결합(tetrahedral bond) 구성으로 전이할 수 있다. 이러한 전이는 밴드 갭의 확장을 촉진시킬 수 있으며 선택기 디바이스의 문턱 전압을 증가시킬 수 있다.
본원에서 설명되는 바와 같이, III 족 원소는 선택기 디바이스 내의 Ge의 존재를 제한하기 위하여 칼코게나이드 재료 조성물 내로 도입될 수 있다. 예를 들어, III 족 원소는 선택기 디바이스의 조성물 내의 Ge 중 일부 또는 전부를 대체할 수 있다. 일부 경우들에 있어서, III 족 원소는 기존 원소들(즉, Se, As, 및/또는 Si)과의 안정적인 III 족 원소-중심 사면체 결합 구조를 형성할 수 있다. III 족 원소를 칼코게나이드 재료 조성물 내로 혼입하는 것이 선택기 디바이스를 안정화하여 기술 스케일링 및 증가된 교차점 기술 개발(예를 들어, 3-차원 교차점 아키텍처들, RAM 개발들, 저장부 개발들, 또는 유사한 것)을 가능하게 할 수 있다.
이상에서 소개된 특징들 및 기술들이 메모리 어레이의 맥락에서 이하에서 추가로 설명된다. 그런 다음, 다른 디바이스들 또는 조성물들에 비하여 더 낮은 전압 드리프트를 제공하는 칼코게나이드 메모리 디바이스 컴포넌트들 및 조성물들에 대한 특정 예들이 설명된다. 본 개시의 이러한 그리고 다른 특징들은 비-휘발성 메모리 셀들을 판독하는 것 또는 기입하는 것과 관련된 장치 도면들, 시스템 도면들 및 순서도들에 의해 추가로 예시되고 이들을 참조하여 추가로 설명된다.
도 1은 본 개시의 다양한 실시예들에 따른 예시적인 메모리 어레이(100)를 예시한다. 메모리 어레이(100)는 또한 전자 메모리 장치로서 지칭될 수도 있다. 메모리 어레이(100)는 상이한 상태들을 저장하기 위하여 프로그래밍할 수 있는 메몰 셀들(105)을 포함한다. 각각의 메모리 셀(105)은 로직 0 및 로직 1로 표현되는 2개의 상태들을 저장하기 위하여 프로그래밍이 가능할 수 있다. 일부 경우들에 있어서, 메모리 셀(105)은 2개가 넘는 로직 상태들을 저장하도록 구성된다. 메모리 셀(105)은 커패시터에 프로그래밍가능 상태들을 나타내는 전하를 저장할 수 있으며; 예를 들어, 대전된 그리고 대전되지 않은 커패시터가 각기 2개의 로직 상태들을 나타낼 수 있다. DRAM 아키텍처들은 일반적으로 이러한 설계를 사용할 수 있으며, 이용되는 커패시터는 절연체로서 선형 또는 파라-전기(para-electric) 전기 분극(polarization) 속성들을 갖는 유전체 재료를 포함할 수 있다. 이와 대조적으로, 강유전체 메모리 셀은 절연 재료로서 강유전체를 갖는 커패시터를 포함할 수 있다. 강유전체 커패시터의 전하의 상이한 레벨들이 상이한 로직 상태들을 나타낼 수 있다. 강유전체 재료들은 비-선형적 분극 속성들을 가지며; 강유전체 메모리 셀(105)의 일부 세부사항들 및 이점들이 이하에서 논의된다. 또는 일부 경우들에 있어서, 칼코게나이드-기반 및/또는 PCM이 이용될 수 있다. 본원에서 설명되는 칼코게나이드들은 PCM 메모리 저장 엘리먼트들 또는 선택기 디바이스들 또는 둘 모두에 대하여 사용될 수 있다.
메모리 어레이(100)는 3-차원(3D) 메모리 어레이일 수 있으며, 여기에서 2-차원(2D) 메모리 어레이가 서로의 상단 상에 형성된다. 이는 2D 어레이들에 비하여 단일 다이(die) 또는 기판 상에 형성될 수 있는 메모리 셀들의 수를 증가시킬 수 있으며, 결과적으로 생산 비용을 감소시키거나 또는 메모리 어레이의 성능을 증가시키거나 또는 이들 둘 모두를 달성할 수 있다. 도 1에 도시된 예에 따르면, 메모리 어레이(100)는 메모리 셀들(105)의 2 레벨들을 포함하며, 따라서 3-차원 메모리 어레이로서 간주될 수 있지만; 그러나 레벨들의 수가 2로 한정되는 것은 아니다. 각각의 레벨은, 메모리 셀들(105)이 각각의 레벨에 걸쳐 서로에 대하여 대략적으로 정렬되어 메모리 셀 스택(145)을 형성할 수 있도록 정렬되거나 또는 위치될 수 있다. 메모리 어레이(100)는 Se, As, Ge, Si, B, Al, Ga, In, 또는 Tl의 조성물, 또는 이러한 원소들의 어떤 조합을 포함할 수 있다.
메모리 셀들(105)의 각각의 로우(row)는 액세스 라인(110)에 연결되며, 메모리 셀들(105)의 각각의 컬럼(column)은 비트 라인(115)에 연결된다. 액세스 라인들(110)은 또한 워드 라인들(110)로서 알려져 있을 수 있으며, 비트 라인들(115)은 또한 디지트(digit) 라인들(115)로서 알려져 있을 수 있다. 워드 라인들 및 비트라인들 또는 그들의 동류어에 대한 언급들은 동작 또는 이해의 손실 없이 상호교환될 수 있다. 워드 라인들(110) 및 비트 라인들(115)은 어레이를 생성하기 위하여 서로에 대하여 실질적으로 수직일 수 있다. 메모리 셀 스택(145) 내의 2개의 메모리 셀들(105)은 디지트 라인(115)과 같은 공통 전도성 라인을 공유할 수 있다. 즉, 디지트 라인(115)은 상부 메모리 셀(105)의 하단 전극 및 하부 메모리 셀(105)의 상단 전극과 전자적으로 연통할 수 있다. 다른 구성들이 가능할 수 있으며, 예를 들어, 제 3 층이 하부 층과 워드 라인(110)을 공유할 수 있다.
일반적으로, 하나의 메모리 셀(105)은 워드 라인(110)과 비트 라인(115)와 같은 2개의 전도성 라인들의 교차부에 위치될 수 있다. 이러한 교차부가 메모리 셀의 어드레스로서 지칭될 수 있다. 목표 메모리 셀(105)은 전력이 공급되는(energized) 워드 라인(110) 및 비트 라인(115)의 교차부에 위치된 메모리 셀(105)일 수 있으며; 즉, 워드 라인(110) 및 비트 라인(115)은 그들의 교차부에서의 메모리 셀(105)을 판독하거나 또는 기입하기 위하여 전력이 공급될 수 있다. 동일한 워드 라인(110) 또는 비트 라인(115)과 전자적으로 연통하는(예를 들어, 이에 연결된) 다른 메모리 셀들(105)은 목표되지 않은 메모리 셀들(105)로서 지칭될 수 있다.
이상에서 논의된 바와 같이, 전극들이 메모리 셀(105) 및 워드 라인(110) 또는 비트 라인(115)에 결합될 수 있다. 용어 전극은 전기 전도체를 지칭할 수 있으며, 일부 경우들에 있어서, 메모리 셀(105)에 대한 전기적 접촉부로서 이용될 수 있다. 전극은, 메모리 어레이(100)의 엘리먼트들 또는 컴포넌트들 사이에 전도성 경로를 제공하는 트레이스, 와이어, 전도성 라인, 전도성 층, 또는 유사한 것을 포함할 수 있다.
판독 및 기입과 같은 동작들은 워드 라인(110) 및 비트 라인(115)을 활성화시키거나 또는 선택함으로써 메모리 셀들(105) 상에서 수행될 수 있으며, 이는 개별적인 라인에 전압 또는 전류를 인가하는 것을 포함할 수 있다. 워드 라인들(110) 및 비트 라인들(115)은 전도성 재료들, 예컨대 금속들(예를 들어, 구리(Cu), 알루미늄(Al), 금(Au), 텅스텐(W), 티타늄(Ti), 등), 금속 합금들, 탄소, 전도성으로 도핑된 반도체들, 또는 다른 전도성 재료들, 합금들, 또는 화합물들로 만들어질 수 있다. 메모리 셀(105)의 선택 시에, 결과적인 신호가 저장된 로직 상태를 결정하기 위하여 사용될 수 있다. 예를 들어, 전압이 인가될 수 있으며, 결과적인 전류가 상 변화 재료의 저항성 상태들 사이를 구분하기 위하여 사용될 수 있다. 셀(105)은, 선택기 디바이스가 바이어싱될 때 선택될 수 있다. 셀(105)의 선택은 선택기 디바이스의 문턱 전압의 함수일 수 있으며, 이는, 결과적으로, 선택기 디바이스가 III 족 원소를 포함하는 조성물을 가질 때 더 예측이 가능한 값을 가질 수 있다. 즉, 셀(105)의 선택기 디바이스의 전압 드리프트는, 선택기 디바이스가 III 족 원소를 포함하는 조성물을 가지는 경우에 선택기 디바이스가 순수하게 SAG 조성물 또는 Si-SAG 조성물을 가지는 경우 보다 더 적을 수 있다.
메모리 셀들(105)을 액세스하는 것은 로우 디코더(120) 및 컬럼 디코더(130)를 통해 제어될 수 있다. 예를 들어, 로우 디코더(120)는 메모리 제어기(140)로부터 로우 어드레스를 수신할 수 있으며, 수신된 로우 어드레스에 기초하여 적절한 워드 라인(110)을 활성화할 수 있다. 유사하게, 컬럼 디코더(130)는 메모리 제어기(140)로부터 컬럼 어드레스를 수신하고 적절한 비트 라인(115)을 활성화한다. 따라서, 워드 라인(110) 및 비트 라인(115)을 활성화함으로써, 메모리 셀(105)이 액세스될 수 있다.
액세스 시에, 메모리 셀(105)은 센싱 컴포넌트(125)에 의해 판독되거나 또는 센싱될 수 있다. 예를 들어, 센싱 컴포넌트(125)는 메모리 셀(105)을 액세스함으로써 생성되는 신호에 기초하여 메모리 셀(105)의 저장된 로직 상태를 결정하도록 구성될 수 있다. 신호는 전압 또는 전류를 포함할 수 있으며, 센싱 컴포넌트(125)는 전압 센싱 증폭기들, 전류 센싱 증폭기들, 또는 이들 둘 모두를 포함할 수 있다. 예를 들어, 전압이 (대응하는 워드 라인(110) 및 비트 라인(115)을 사용하여) 메모리 셀(105)에 인가될 수 있으며, 결과적인 전류의 크기는 메모리 셀(105)의 전기 저항에 의존할 수 있다. 마찬가지로, 전류가 메모리 셀(105)에 인가될 수 있으며, 전류를 생성하기 위한 전압의 크기는 메모리 셀(105)의 전기 저항에 의존할 수 있다. 센싱 컴포넌트(125)는 래칭(latching)으로서 지칭될 수 있는 신호를 검출하고 증폭하기 위한 다양한 트랜지스터들 또는 증폭기들을 포함할 수 있다. 그런 다음, 메모리 셀(105)의 검출된 로직 상태가 출력(135)으로서 출력될 수 있다. 일부 경우들에 있어서, 센싱 컴포넌트(125)는 컬럼 디코더(130) 또는 로우 디코더(120)의 일 부분일 수 있다. 또는, 센싱 컴포넌트(125)는 컬럼 디코더(130) 또는 로우 디코더(120)에 연결되거나 또는 이와 전자적으로 연통할 수 있다.
메모리 셀(105)은, 유사하게 관련 워드 라인(110) 및 비트 라인(115)을 활성화함으로써 설정되거나 또는 기입될 수 있으며 - 즉, 로직 값이 메모리 셀(105)에 저장될 수 있다. 컬럼 디코더(130) 또는 로우 디코더(120)는 메모리 셀들(105)에 기입될 데이터, 예를 들어, 입력/출력(135)을 받아들일 수 있다. 상 변화 메모리의 경우에 있어서, 메모리 셀(105)은, 예를 들어, 메모리 엘리먼트를 통해 전류를 통과시킴으로써 메모리 엘리먼트를 가열하여 기입된다. 이러한 프로세스가 이하에서 더 상세하게 논의된다.
메모리 셀들(105)은 각기 메모리 엘리먼트 및 선택기 디바이스를 가질 수 있으며, 여기에서 각각의 선택기 디바이스는 B, Al, Ga, In, 및 Tl 중 적어도 하나, 셀레늄, 및 비소의 조성물을 갖는 칼코게나이드 재료를 포함한다. 일부 경우들에 있어서, 칼코게나이드 재료의 조성물은 갈륨 또는 실리콘, 또는 이들 둘 모두를 포함한다.
일부 메모리 아키텍처들에 있어서, 메모리 셀(105)을 액세스하는 것이 저장된 로직 상태를 열화시키거나 또는 파괴할 수 있으며, 재-기입 또는 리프레시 동작들이 원래의 로직 상태를 메모리 셀(105)로 복원하기 위하여 수행될 수 있다. DRAM에서, 예를 들어, 로직-저장 커패시터는 센싱 동작 동안 부분적으로 또는 완전히 방전될 수 있으며, 이는 저장된 로직 상태를 붕괴시킨다. 따라서, 로직 상태는 센싱 동작 이후에 재-기입될 수 있다. 추가적으로, 단일 워드 라인(110)을 활성화하는 것은 로우 내의 모든 메모리 셀들의 방전을 야기할 수 있으며; 따라서, 로우 내의 모든 메모리 셀들(105)이 재-기입되어야 할 필요가 있을 수 있다. 그러나, 칼코게나이드-기반 또는 PCM과 같은 비-휘발성 메모리에 있어서, 메모리 셀(105)을 액세스하는 것이 로직 상태를 파괴하지 않을 수 있으며, 따라서, 메모리 셀(105)이 액세스 이후에 재-기입되어야 할 필요가 없을 수 있다.
DRAM을 포함하는 일부 메모리 아키텍처들은 외부 전원에 의해 주기적으로 리프레시되지 않는 한 시간의 경과에 따라 그들의 저장된 상태를 상실할 수 있다. 예를 들어, 대전된 커패시터는 시간의 경과에 따라 누설 전류를 통해 방전될 수 있으며, 이는 저장된 정보의 손실을 야기한다. 이러한 소위 휘발성 메모리 디바이스들의 리프레시 레이트는, 예를 들어, DRAM에 대하여 초 당 수십 리프레시 동작들과 같이 상대적으로 높을 수 있으며, 이는 상당한 전력 소비를 야기할 수 있다. 점점 더 메모리 어레이들이 커지면서, 증가된 전력 소비는 메모리 어레이들의 배치 또는 동작을 방해할 수 있으며(예를 들어, 전원 공급장치들, 열 생성, 재료 제한들, 등), 특히 배터리와 같은 유한한 전원에 의존하는 모바일 디바이스들에 대하여 그러하다. 이하에서 논의되는 바와 같이, 비-휘발성 칼코게나이드-기반 또는 PCM 셀들은 다른 메모리 아키텍처들에 비하여 개선된 성능을 야기할 수 있는 유익한 속성들을 가질 수 있다. 예를 들어, 비-휘발성 칼코게나이드-기반 또는 PCM은 DRAM에 비할 만 한 판독/기입 속도를 제공할 수 있지만, 비-휘발성일 수 있고 증가된 셀 밀도를 가능하게 할 수 있다.
메모리 제어기(140)는 다양한 컴포넌트들, 예를 들어, 로우 디코더(120), 컬럼 디코더(130), 및 센싱 컴포넌트(125)를 통해 메모리 셀들(105)의 동작(판독, 기입, 재-기입, 리프레시, 방전, 등)을 제어할 수 있다. 일부 경우들에 있어서, 로우 디코더(120), 컬럼 디코더(130), 및 센싱 컴포넌트(125) 중 하나 이상이 메모리 제어기(140)와 함께 위치될 수 있다. 메모리 제어기(140)는 희망되는 워드 라인(110) 및 비트 라인(115)을 활성화하기 위하여 로우 및 컬럼 어드레스 신호들을 생성할 수 있다. 메모리 제어기(140)는 또한 메모리 어레이(100)의 동작 동안 사용되는 다양한 전압 전위들 또는 전류들을 생성하고 제어할 수 있다. 예를 들어, 이는 하나 이상의 메모리 셀들(105)을 액세스한 이후에 워드 라인(110) 또는 비트 라인(115)으로 방전 전압들을 인가할 수 있다.
일반적으로, 본원에서 논의되는 인가된 전압 또는 전류의 진폭, 형상 또는 지속기간은 조정되거나 또는 변화될 수 있으며, 메모리 어레이(100)를 동작시키는데 있어 논의되는 다양한 동작들에 대하여 상이할 수 있다. 추가로, 메모리 어레이(100) 내의 하나, 다수, 또는 모든 메모리 셀들(105)은 동시에 액세스될 수 있으며; 예를 들어, 메모리 어레이(100)의 다수의 또는 모든 셀들은, 모든 셀들(105) 또는 메모리 셀들(105)의 그룹이 단일 로직 상태로 설정되는 리셋 동작 동안 동시에 액세스될 수 있다. 메모리 제어기(140)가 셀들(105)을 액세스할 수 있는 신뢰성은 각각의 셀(105)에 대한 선택기 디바이스의 문턱 전압 드리프트가 감소함에 따라 증가할 수 있으며, 이는, 셀(105)을 액세스하기 위해 필요한 전압이 셀(105)의 수명에 걸쳐 상대적으로 일정하게 남아 있을 수 있기 때문이다.
도 2는 본 개시의 다양한 실시예들에 따른 칼코게나이드 메모리 디바이스 컴포넌트들 및 조성물들을 지원하는 예시적인 메모리 어레이(200)를 예시한다. 메모리 어레이(200)는 도 1을 참조하여 설명된 메모리 어레이(100)의 일 예일 수 있다.
메모리 어레이(200)는 메모리 셀(105-a), 제 1 액세스 라인(110-a)(예를 들어, 워드 라인(110-a)), 및 제 2 액세스 라인(115-a)(예를 들어, 비트 라인(115-a))을 포함하며, 이들은 도 1을 참조하여 설명된 바와 같은 메모리 셀(105), 워드 라인(110), 및 비트 라인(115)의 예들일 수 있다. 메모리 셀(105-a)은, 전극(205), 전극(electrode 205-a), 및 메모리 엘리먼트(220)를 포함하며, 이는 강유전체 재료일 수 있다. 메모리 셀(105-a)의 전극(205-a)은 중간 전극(205-a)으로서 지칭될 수 있다. 메모리 어레이(200)는 또한 하단 전극(210) 및 선택기 디바이스(215)를 포함하며, 이는 또한 선택 컴포넌트로서 지칭될 수도 있다. 일부 경우들에 있어서, 3-차원(3D) 메모리 어레이는 서로 상에 다수의 메모리 어레이들(200)을 적층함으로써 형성될 수 있다. 2개의 적층된 어레이들은, 일부 예들에 있어서, 각각의 레벨이 도 1을 참조하여 설명된 바와 같이 워드 라인들(110) 또는 비트 라인들(115)을 공유할 수 있도록 공통 전도성 라인들을 가질 수 있다. 메모리 셀(105-a)은 목표 메모리 셀일 수 있다.
메모리 어레이(200)는 교차점 아키텍처로서 지칭될 수 있다. 이는 또한 필라(pillar) 구조체로서 지칭될 수 있다. 예를 들어, 도 2에 도시된 바와 같이, 필라는 제 1 전도성 라인(제 1 액세스 라인(110-a)) 및 제 2 전도성 라인(제 2 액세스 라인(115-a))과 접촉할 수 있으며, 여기에서 필라는 제 1 전극(하단 전극(210)), 선택기 디바이스(215), 및 강유전체 메모리 셀(105-a))를 포함하며, 여기에서 강유전체 메모리 셀(105-a)은 제 2 전극(전극(205-a)), 메모리 엘리먼트(220), 및 제 3 전극(전극(205))을 포함한다. 일부 경우들에 있어서, 전극(205-a)은 중간 전극으로서 지칭될 수 있다. 일부 경우들에 있어서, 제 1 액세스 라인(110-a)은 메모리 셀(105-a)을 통해 제 2 액세스 라인(115-a)과 전자적으로 연통할 수 있다. 제 1 액세스 라인(110-a) 및 제 2 액세스 라인(115-a)은 3-차원 교차점 구성으로 배열될 수 있으며, 복수의 메모리 셀들(105-a)과 전자적으로 연통할 수 있다.
이러한 필라 아키텍처는 다른 메모리 아키텍처들에 비하여 더 낮은 생산 비용을 갖는 상대적으로 고-밀도의 데이터 저장부를 제공할 수 있다. 예를 들어, 교차점 아키텍처는 다른 아키텍처들에 비하여 감소된 면적, 및 결과적으로 증가된 메모리 셀 밀도를 갖는 메모리 셀들을 가질 수 있다. 예를 들어, 아키텍처는 4F2 메모리 셀 면적을 가질 수 있고, 여기에서 F는 3-단자 선택을 갖는 것들과 같은 6F2 메모리 셀 면적을 갖는 다른 아키텍처들에 비하여 최소 특징부 크기이다. 예를 들어, DRAM은 각각의 메모리 셀에 대한 선택 컴포넌트로서 3-단자 디바이스인 트랜지스터를 사용할 수 있으며, 필라 아키텍처에 비하여 더 큰 메모리 셀 면적을 가질 수 있다.
선택기 디바이스(215)는, 일부 경우들에 있어서, 메모리 셀(105)과 전도성 라인 사이에, 예를 들어, 제 1 액세스 라인(110-a) 또는 제 2 액세스 라인(115-a) 중 적어도 하나의 메모리 셀(105-a) 사이에서 직렬로 연결될 수 있다. 예를 들어, 도 2에 도시된 바와 같이, 선택기 디바이스(215)는 전극(205-a)과 하단 전극(210) 사이에 위치될 수 있으며; 따라서, 선택기 디바이스(215)는 메모리 셀(105-a)과 제 1 액세스 라인(110-a) 사이에 직렬로 위치된다. 다른 구성들이 가능하다. 예를 들어, 선택기 디바이스(215)는 메모리 셀(105-a)과 제 2 액세스 라인(115-a) 사이에 직렬로 위치될 수 있다. 선택 컴포넌트는 특정 메모리 셀(105-a)을 선택하는 것을 도울 수 있거나, 또는 탈선(stray) 전류들이 선택된 메모리 셀(105-a)에 인접한 비-선택된 메모리 셀들(105-a)을 통해 흐르는 것을 방지하는 것을 도울 수 있다. 예를 들어, 선택기 디바이스(215)는, 문턱 전압이 충족되거나 또는 초과될 때 선택기 디바이스(215)를 통해 전류가 흐르도록 하는 문턱 전압을 가질 수 있다.
선택기 디바이스(215)는 메모리 엘리먼트(220)와 결합될 수 있다. 선택기 디바이스(215) 및 메모리 엘리먼트(220)는 제 1 액세스 라인(110-a)과 제 2 액세스 라인(115-a) 사이에 직렬 구성으로 배열될 수 있다. 선택기 디바이스(215)는 B, Al, Ga, In, 및 Tl 중 적어도 하나, Se, 및 AS의 조성물을 포함하는 제 1 칼코게나이드 재료를 포함할 수 있다. 일부 경우들에 있어서, 선택기 디바이스(215)는 제 1 칼코게나이드 재료를 포함할 수 있으며, 메모리 엘리먼트(220)는 선택기 디바이스(215)와는 상이한 조성물(예를 들어, 제 2 칼코게나이드 재료)을 포함할 수 있다. 도시되지는 않았지만, 일부 경우들에 있어서, 셀(105)은 별개의 메모리 엘리먼트 및 선택기 디바이스를 사용하지 않을 수 있다. 이러한 유형의 메모리 아키텍처는 자체-선택 메모리(self-selecting memory; SSM)로서 지칭될 수 있으며, 선택기 디바이스(215)는 메모리 저장 엘리먼트로서 역할할 수 있다. 따라서, 메모리 디바이스는, 자체-선택 메모리 디바이스를 포함하는 메모리 셀을 포함할 수 있다. 예를 들어, 칼코게나이드 재료를 포함하는 단일 엘리먼트가 메모리 엘리먼트 및 선택기 디바이스 둘 모두로서 역할할 수 있어서 별개의 선택기 디바이스가 불필요할 수 있다. 일부 경우들에 있어서, 메모리 엘리먼트(220)는 상 변화 재료가 아니라 강유전체 커패시터 또는 멤리스터(memristor)를 포함할 수 있다.
선택기 디바이스(215)는 중간 전극(205-a)에 의해 메모리 엘리먼트(220)로부터 분리될 수 있다. 이와 같이, 중간 전극(205-a)은 전기적으로 플로팅(float)일 수 있으며, 즉, 이것이 전기 접지 또는 전기적으로 접지될 수 있는 컴포넌트에 직접적으로 연결되지 않을 수 있기 때문에 전하가 축적될 수 있다. 메모리 엘리먼트(220)는 선택기 디바이스(215)를 통해 액세스될 수 있다. 예를 들어, 선택기 디바이스(215)에 걸친 전압이 문턱 값에 도달할 때, 메모리 엘리먼트(220)를 통해 액세스 라인들(110-a 및 115-a) 사이에서 전류가 흐를 수 있다. 이러한 전류의 흐름은 메모리 엘리먼트(220)에 저장된 로직 값을 판독하기 위하여 사용될 수 있다. 전류가 흐르기 시작하는 선택기 디바이스(215)에 걸친 문턱 전압은 선택기 디바이스(215)의 조성물의 함수일 수 있다. 마찬가지로, 선택기 디바이스(215)의 조성물은, 선택기 디바이스(215)의 문턱 전압이 시간에 걸쳐 변화할 수 있는지 여부 및 변화하는 정도에 영향을 줄 수 있다.
본원의 다른 곳들에서 논의되는 바와 같이, 시간의 경과에 따른 문턱 전압의 변화는 문턱 전압 드리프트로서 지칭될 수 있다. 문턱 전압 드리프트는, 선택기 디바이스의 문턱 전압이 변화함에 따라 동작(예를 들어, 전류가 선택기 디바이스를 통해 흐르게끔 하기 위하여 필요한 전압의 인가)이 변화할 수 있기 때문에 바람직하지 않을 수 있다. 이는 디바이스의 판독 또는 기입을 복잡하게 할 수 있으며, 부정확한 판독 또는 기입을 야기할 수 있고, 메모리 엘리먼트를 판독하거나 또는 기입하기 위하여 필요한 전력의 증가를 야기할 수 있는 등이다. 따라서, 본원에서 설명되는 바와 같이, 선택기 디바이스(215)에 대하여 문턱 전압 드리프트의 가능성 또는 정도를 제한하는 물질의 조성물들을 이용하는 것이 디바이스 성능을 개선하도록 역할할 수 있다. 선택기 디바이스(215)는 따라서, 이하에서 논의되는 바와 같이, 문턱 전압 드리프트를 제한할 수 있는 하나 이상의 III 족 원소들을 포함하는 조성물을 포함할 수 있다.
메모리 어레이(200)는 재료 형성 및 제거의 다양한 조합들에 의해 만들어질 수 있다. 예를 들어, 제 1 액세스 라인(110-a), 하단 전극(210), 선택기 디바이스(215), 전극(205-a), 메모리 엘리먼트(220), 및 전극(205)에 대응하는 재료의 층들이 증착될 수 있다. 그런 다음, 희망되는 특징부들, 예컨대 도 2에 도시된 필라 구조체를 생성하기 위하여 재료가 선택적으로 제거될 수 있다. 예를 들어, 특징부들은 포토레지스트를 패턴화하기 위하여 포토리소그래피를 사용하여 획정(define)될 수 있으며, 그런 다음 재료가 에칭과 같은 기술들을 사용하여 제거될 수 있다. 그런 다음, 예를 들어, 도 2에 도시된 라인 구조체를 형성하기 위하여 재료의 층을 증착하고 선택적으로 에칭함으로써 제 2 액세스 라인들(115-a)이 형성될 수 있다. 일부 경우들에 있어서, 전기 절연 영역들 또는 층들이 형성되거나 또는 증착될 수 있다. 전기 절연 영역들은 산화물 또는 질화물 재료들, 예컨대 실리콘 산화물, 실리콘 질화물, 또는 다른 전기 절연 재료들을 포함할 수 있다.
메모리 어레이(200)의 재료들 또는 컴포넌트들을 형성하기 위하여 다양한 기술들이 사용될 수 있다. 이들은, 예를 들어, 다른 박막 성장 기술들 중에서도 특히, 화학 기상 증착(chemical vapor deposition; CVD), 금속-유기 화학 기상 증착(metal-organic chemical vapor deposition; MOCVD), 물리 기상 증착(physical vapor deposition; PVD), 스퍼터링 증착, 원자 층 증착(atomic layer deposition; ALD), 또는 분자 빔 에피택시(molecular beam epitaxy; MBE)를 포함할 수 있다. 재료는, 예를 들어, 화학적 에칭("습식 에칭"으로도 지칭됨), 플라즈마 에칭("건식 에칭"으로도 지칭됨), 또는 화학-기계적 평탄화를 포함할 수 있는 다수의 기술들을 사용하여 제거될 수 있다.
도 3은 본 개시의 실시예들에 따른 칼코게나이드 메모리 디바이스 컴포넌트들 및 조성물들의 특성들의 플롯(300)을 예시한다. 본원에서 설명되는 바와 같이, 도 3은 III 족 원소를 포함하는 조성물을 포함하는 칼코게나이드 재료 조성물들의 비교를 도시한다. 따라서, 도 3은 조성물 3(Comp. 3)으로서 도시된 III 족 원소, Se, 및 As의 조성물의 상대적으로 낮은 전압 드리프트를 예시한다.
예로서, 조성물 3은, 조성물의 총 중량에 대하여, 중량으로 약 53% Se, 중량으로 약 23% As, 중량으로 약 13% Ge, 및 중량으로 약 11% In일 수 있다. 지점(305)에서, 조성물 3은 섭씨 90 도에서 3일 후에 250 밀리볼트 미만의 전압 드리프트를 가질 수 있다.
조성물 3의 전압 드리프트는, 시간의 기간에 걸쳐 더 적은 총 전압 드리프트가 존재할 수 있기 때문에 선택기 디바이스의 개선된 성능을 가능하게 할 수 있다. 따라서, 칼코게나이드 조성물 내로의 In(또는 다른 III 족 원소)의 부가는 다른 칼코게나이드 재료 조성물과 비교할 때 전압 드리프트를 최소화하는 것을 야기할 수 있다. 예를 들어, 조성물 1 및 조성물 2는 순수 SAG 조성물들(즉, 오로지 Se, As, Ge만을 포함함)일 수 있다. 조성물 4 및 조성물 5는 순수 Si-SAG 합금들(즉, 오로지 Se, As, Ge, Si만을 포함함)일 수 있다. 일부 예들에 있어서, 조성물 4 및 조성물 5는, 조성물의 총 중량에 대하여, 중량으로 약 30% As, 중량으로 약 12% Ge, 및 중량으로 약 8% Si일 수 있다. 일부 경우들에 있어서, 칼코게나이드 재료 조성물들(즉, 지점(310)에서의 조성물 1, 지점(315)에서의 조성물 2, 지점(320)에서의 조성물 4, 지점(325)에서의 조성물 5)은 섭씨 90 도에서 3일 이후에 500 밀리볼트가 넘게 드리프트할 수 있다.
본원에서 설명되는 바와 같이, 칼코게나이드 혼합물 내로의 In(또는 다른 III 족 원소)의 부가는 선택기 디바이스의 안정성을 증가시킬 수 있다. 칼코게나이드 재료 조성물(예를 들어, 조성물 3)은 표 1에서 식별되는 결과들을 산출할 수 있다.
표 1
표 1에 도시된 바와 같이, Vth_FF 및 Vth_SF 컬럼 표제들은 각기 조성물 3을 갖는 선택기 디바이스의 제 1 활성화(즉, "제 1 파이어(fire)") 및 후속 활성화(즉, "제 2 파이어")에서 판독되는 문턱 전압을 나타낼 수 있다. Vform 컬럼 표제는 제 1 파이어와 제 2 파이어 사이의 문턱 전압 차이를 나타낼 수 있다. 일부 예들에 있어서, Vth_1000 컬럼 표제는 1000 사이클 이후의 문턱 전압을 나타낼 수 있다. I @ 0.84 Vt 컬럼 표제는 선택기 디바이스 내의 서브 문턱 전압 누설 전류를 나타낼 수 있다. STDrift 컬럼 표제는 선택기 디바이스의 드리프트를 나타낼 수 있다. 따라서, 표 3에 도시된 바와 같이, In 또는 다른 III 족 원소를 포함하는 칼코게나이드 조성물(예를 들어, 조성물 3)은 사이클링 동안 안정적인 문턱 전압들 및 시간의 기간에 걸친 낮은 드리프트를 야기할 수 있다.
도 4는 본 개시의 실시예들에 따른 칼코게나이드 메모리 디바이스 컴포넌트들 및 조성물들의 특성들의 플롯(400)을 예시한다. 예를 들어, 영역(405)은 III 족 원소로 도핑될 수 있는 Se, As, 및 Ge의 조성물들을 예시한다. 점선(410)은 As2Se3-GeSe2 조성물 라인을 예시한다.
본원에서 설명되는 바와 같이, 낮은 전압 드리프트를 갖는 조성물들은 선택기 디바이스들 또는 다른 메모리 엘리먼트들에 대하여 유용할 수 있으며, Se, As, Ge, Si, 또는 III 족 원소들의 어떤 조합을 포함할 수 있다. 칼코게나이드 재료 조성물은 일반식 SexAsyGezSiwXu를 야기할 수 있으며, 여기에서 X는 III 족 원소들 중 하나이다. 예를 들어, 칼코게나이드 재료 조성물은 화학식 Se4As2GeSiIn을 야기할 수 있으며, 여기에서 In은 III 족 원소들 중 하나이다. 다른 예들에 있어서, 칼코게나이드 재료 조성물은 화학식 Se3As2GeSi2B를 야기할 수 있으며, 여기에서 B는 III 족 원소들 중 하나이다. 칼코게나이드 재료 조성물은 표 2에서 식별되는 조성물들로 구성될 수 있으며, 이는 Se, As, Ge, Si, 및 III 족 원소의 중량 퍼센트의 조성물 범위들을 제공할 수 있다.
표 2
일부 경우들에 있어서, Se는 조성물의 총 중량에 대하여 중량으로 40%와 동일하거나 또는 이보다 더 큰 양일 수 있다. 일부 경우들에 있어서, Se의 양은 조성물의 총 중량에 대하여 중량으로 45%와 동일하거나 또는 이보다 더 클 수 있다. 비소는 조성물의 총 중량에 대하여 중량으로 10% 내지 35%의 범위의 양일 수 있다. 일부 경우들에 있어서, As의 양은 조성물의 총 중량에 대하여 중량으로 12% 내지 32%의 범위일 수 있다. 일부 예들에 있어서, Ge는 조성물의 총 중량에 대하여 중량으로 1% 내지 20%의 범위의 양일 수 있다.
일부 예들에 있어서, Si는 조성물의 총 중량에 대하여 중량으로 1% 내지 15%의 범위의 양일 수 있다. B, Al, Ga, In, 및 Tl로 구성된 그룹으로부터 선택된 적어도 하나의 원소, Si, 및 Ge의 조합은 조성물의 총 중량에 대하여 중량으로 20%와 동일하거나 또는 이보다 더 큰 양일 수 있다.
III 족 원소는 B, Al, Ga, In, 및 Tl로 구성된 그룹으로부터 선택된 적어도 하나의 원소일 수 있으며, 조성물의 총 중량에 대하여 중량으로 0.15% 내지 35%의 범위의 양일 수 있다. 일부 경우들에 있어서, B, Al, Ga, In, 및 Tl로 구성된 그룹으로부터 선택된 적어도 하나의 원소는 조성물의 총 중량에 대하여 중량으로 0.15% 내지 24%의 범위의 양이다.
표 2의 칼코게나이드 재료 조성물은 섭씨 90 도에서 3일 이후에 250 밀리볼트 이하의 문턱 전압 드리프트를 가질 수 있다. 일부 예들에 있어서, 표 2의 칼코게나이드 재료 조성물은 섭씨 280 도보다 더 큰 유리 전이 온도를 가질 수 있다. 유리 전이 온도 및 유리 프로세싱 조건들이 표 2에 의해 제공되는 범위들 내의 조성물 선택 시에 영향을 줄 수 있다.
본원에서 설명되는 바와 같이, III 족 원소는, 선택기 디바이스가 순수 SAG 또는 Si-SAG 조성물들을 가질 때에 연관되는 다양한 문제점들을 완화시키기 위하여, 물질의 조성물, 예컨대 Se 및 As 또는 SAG 또는 Si-SAG의 조성물 내로 혼입될 수 있다. 일부 경우들에 있어서, 너무 적은 Ge는 칼코게나이드 재료 조성물의 열적 안정성을 훼손할 수 있다. 반면, 15%보다 더 큰 Ge 조성물을 갖는 SAG 시스템은 교차점 어레이들 내로 혼입되기에 너무 열적으로 불안정할 수 있다. 일부 예들에 있어서, Se의 높은 조성은, 높은 문턱 전압 및 누설 트레이드 오프를 지원하는 높은 밴드 갭 에너지를 야기할 수 있다.
이상에서 언급된 바와 같이, III 족 원소는 강하고 안정적인 결합들의 형성을 통해 선택기 디바이스 안정성을 증가시킬 수 있다. 일부 예들에 있어서, III 족 원손들은 드리프트를 열화시키지 않을 수 있는 사면체 결합들을 형성할 수 있다. 도 3에 도시된 바와 같이, 더 낮은 전압 드리프트는 결합 구조와 직접적으로 관련될 수 있다. 예를 들어, Al-Se 결합 해리 에너지는 318 kJ mol-1일 수 있으며, In-Se 결합 해리 에너지는 245 kJ mol-1일 수 있다. 더 높은 결합 해리 에너지는 더 강하고 더 안정적인 결합과 상관될 수 있다.
III 족 원소는 또한 선택기 디바이스에 증가된 열적 안정성을 제공할 수 있다. 예를 들어, Al2Se3은 3.1 eV의 밴드 갭 에너지를 가질 수 있으며, In2Se3은 2.1 eV의 밴드 갭 에너지를 가질 수 있다. 더 넓은 밴드 갭은 시간에 걸쳐 문턱 전압을 증가시킬 수 있으며, 선택기 디바이스가 더 높은 온도들에서 동작하는 것을 가능하게 할 수 있다. 예를 들어, Al2Se3은 1220 K의 용융 온도를 가질 수 있으며, In2Se3은 933 K의 용융 온도를 가질 수 있다. 높은 용융 온도는 선택기 디바이스의 열적 안정성을 증가시킬 수 있다. 일부 예들에 있어서, 칼코게나이드 재료 조성물의 전이 온도가 또한 증가할 수 있다.
본원에서 설명되는 바와 같이, 선택기 디바이스의 칼코게나이드 재료 조성물에 대한 III 족 원소의 부가는 추가적인 이점들을 제공할 수 있다. 예를 들어, 선택기 디바이스 내로의 B의 도입은 절연체로서 역할할 수 있다. 따라서, B-SAG 시스템을 포함하는 선택기 디바이스는 누설 문제들을 방지할 수 있다. 일부 예들에 있어서, Al의 도입은 교차점 어레이들 내로의 통합을 용이하게 할 수 있다. 다른 예들에 있어서, In의 도입은 전압 드리프트를 최소화할 수 있다. 칼코게나이드 재료 조성물 내로의 III 족 원소(예를 들어, B, Al, Ga, In, Tl)의 도입은 선택기 디바이스 안정성을 증가시킬 수 있다.
도 5는 본 개시의 실시예들에 따른 칼코게나이드 메모리 디바이스 컴포넌트들을 이용하거나 또는 지원하는 메모리 어레이를 포함하는 시스템(500)을 예시한다. 시스템(500)은, 다양한 컴포넌트들을 물리적으로 지지하거나 또는 이들에 연결되는 인쇄 회로 보드일 수 있거나 도는 이를 포함할 수 있는 디바이스(505)를 포함할 수 있다. 디바이스(505)는, 도 1을 참조하여 설명된 메모리 어레이(100)의 일 예일 수 있는 메모리 어레이(100-a)를 포함할 수 있다. 메모리 어레이(100-a)는 메모리 제어기(140-a) 및 메모리 셀(들)(105-b)을 포함할 수 있으며, 이들은 도 1을 참조하여 설명된 메모리 제어기(140) 및 도 1과 도 2를 참조하여 설명된 메모리 셀들(105)의 예들일 수 있다.
메모리 어레이(100-a)는 각기 메모리 엘리먼트 및 선택기 디바이스를 갖는 복수의 메모리 셀들(105-a)을 포함할 수 있으며, 각각의 선택기 디바이스는 붕소, 알루미늄, 갈륨, 인듐 또는 탈륨 중 적어도 하나, 셀레늄, 및 비소의 조성물을 갖는 칼코게나이드 재료를 포함할 수 있다. 일부 예들에 있어서, 칼코게나이드 재료의 조성물은 갈륨 또는 실리콘, 또는 이들 둘 모두를 포함한다. 일부 경우들에 있어서, 칼코게나이드 재료의 조성물은, 조성물의 총 중량에 대하여 중량으로 20% 이상의 양의 붕소, 알루미늄, 갈륨, 인듐 또는 탈륨 중 적어도 하나, 실리콘, 및 갈륨의 조합을 포함한다. 메모리 어레이(100-a)는 또한 3-차원 교차점 구성으로 배열되며 복수의 메모리 셀들(105-a)과 전자적으로 연통하는 복수의 액세스 라인들을 포함할 수 있다.
디바이스(505)는 또한 프로세서(510), BIOS 컴포넌트(515), 주변기기 컴포넌트(들)(520), 입력/출력 제어 컴포넌트(525)를 포함할 수 있다. 디바이스(505)의 컴포넌트들은 버스(530)를 통해 서로 전자적으로 연통할 수 있다.
프로세서(510)는 메모리 제어기(140-a)를 통해 메모리 어레이(100-a)를 동작시키도록 구성될 수 있다. 일부 경우들에 있어서, 프로세서(510)는 도 1을 참조하여 설명된 메모리 제어기(140)의 기능들을 수행할 수 있다. 다른 경우들에 있어서, 메모리 제어기(140-a)는 프로세서(510) 내에 통합될 수 있다. 프로세서(510)는, 범용 프로세서, 디지털 신호 프로세서(digital signal processor; DSP), 애플리케이션 특정 집적 회로(application specific integrated circuit; ASIC), 필드 프로그램가능 게이트 어레이(field programmable gate array; FPGA) 또는 다른 프로그램가능 로직 디바이스, 이산 게이트 또는 트랜지스터 로직, 이산 하드웨어 컴포넌트들일 수 있거나, 또는 이는 이러한 유형들의 컴포넌트들의 조합일 수 있으며, 프로세서(510)는 본원에서 설명되는 다양한 기능들을 수행할 수 있다. 프로세서(510)는, 예를 들어, 디바이스(505)가 다양한 기능들 또는 임무들을 수행하게끔 하기 위하여 메모리 어레이(100-a) 내에 저장된 컴퓨터-판독가능 명령어들을 실행하도록 구성될 수 있다.
BIOS 컴포넌트(515)는, 시스템(500)의 다양한 하드웨어 컴포넌트들을 초기화하고 실행할 수 있는 펌웨어로서 동작되는 기본 입력/출력 시스템(basic input/output system; BIOS)을 포함하는 소프트웨어 컴포넌트일 수 있다. BIOS 컴포넌트(515)는 또한, 프로세서(510)와 다양한 컴포넌트들, 예를 들어, 주변기기 컴포넌트(520), 입력/출력 제어 컴포넌트(525) 등 사이의 데이터 흐름을 관리할 수 있다. BIOS 컴포넌트(515)는 판독-전용 메모리(ROM), 플래시 메모리, 또는 임의의 다른 비-휘발성 메모리에 저장된 프로그램 또는 소프트웨어를 포함할 수 있다.
주변기기 컴포넌트(들)(520)는 임의의 입력 또는 출력 디바이스, 또는 디바이스(505) 내로 통합된 이러한 디바이스들에 대한 인터페이스일 수 있다. 예들은, 디스크 제어기들, 사운드 제어기, 그래픽 제어기, 이더넷 제어기, 모뎀, 범용 직렬 버스(universal serial bus; USB) 제어기, 직렬 또는 병렬 포트, 또는 주변기기 카드 슬롯, 예컨대 주변기기 컴포넌트 상호연결(peripheral component interconnect; PCI) 또는 가속 그래픽 포트(accelerated graphics port; AGP) 슬롯들을 포함할 수 있다.
입력/출력 제어 컴포넌트(525)는 프로세서(510)와 주변기기 컴포넌트(들)(520), 입력(535) 디바이스들, 또는 출력(540) 디바이스들 사이의 데이터 통신을 관리할 수 있다. 입력/출력 제어 컴포넌트(525)는 또한 디바이스(505) 내로 통합되지 않은 주변기기들을 관리할 수 있다. 일부 경우들에 있어서, 입력/출력 제어 컴포넌트(525)는 외부 주변기기에 대한 물리적인 연결 또는 포트를 나타낼 수 있다.
입력(535)은, 디바이스(505) 또는 그것의 컴포넌트들로 입력을 제공하는 디바이스(505) 외부의 디바이스 또는 신호를 나타낼 수 있다. 이는 사용자 인터페이스 또는 다른 디바이스와의 또는 이들 사이의 인터페이스를 포함할 수 있다. 일부 경우들에 있어서, 입력(535)은, 주변기기 컴포넌트(들)(520)를 통해 디바이스(505)와 상호작용하거나 또는 입력/출력 제어 컴포넌트(525)에 의해 관리될 수 있는 주변기기일 수 있다.
출력(540)은, 디바이스(505) 또는 그것의 컴포넌트들 중 임의의 컴포넌트로부터 출력을 수신하도록 구성된 디바이스(505) 외부의 디바이스 또는 신호를 나타낼 수 있다. 출력(540)의 예들은 디스플레이, 오디오 스피커들, 프린팅 디바이스, 다른 프로세서 또는 인쇄 회로 보드 등으로 전송되는 데이터 또는 신호들을 포함할 수 있다. 일부 경우들에 있어서, 출력(540)은, 주변기기 컴포넌트(들)(520)를 통해 디바이스(505)와 상호작용하거나 또는 입력/출력 제어 컴포넌트(525)에 의해 관리될 수 있는 주변기기일 수 있다.
메모리 제어기(140-a), 디바이스(505), 및 메모리 어레이(100-a)의 컴포넌트들은 그들의 기능들을 수행하도록 설계된 회로부(circuitry)로 이루어질 수 있다. 이는 다양한 회로 엘리먼트들, 예를 들어, 본원에서 설명된 기능들을 수행하도록 구성된, 전도성 라인들, 트랜지스터들, 커패시터들, 인덕터들, 저항기들, 증폭기들, 또는 다른 능동 또는 수동 엘리먼트들을 포함할 수 있다.
본원의 설명은 예들을 제공하며, 청구항들에 기술된 범위, 적용가능성, 또는 예들을 제한하지 않는다. 본 개시의 범위로부터 벗어나지 않고 논의된 엘리먼트들의 기능 및 배열에 있어서 변화들이 이루어질 수 있다. 다양한 예들이 적절하게 생략되거나 대체되거나 할 수 있으며, 다양한 절차들 또는 컴포넌트들이 부가될 수 있다. 또한, 일부 예들에 관하여 설명된 특징부들이 다른 예들에서 조합될 수 있다.
첨부된 도면들과 관련하여 본원에 기술된 설명은 예시적인 구성들을 설명하며, 청구항들의 범위 내에 속하거나 또는 구현될 수 있는 모든 예들을 나타내지는 않는다. 본원에서 사용되는 용어들 "예", "예시적인" 및 "실시예"는 "예, 사례, 또는 예시로서 역할하는 것"을 의미하며, 다른 예들보다 유익하거나" 또는 "선호"되지 않는다. 상세한 설명은 설명된 기술들의 이해를 제공할 목적으로 특정한 세부사항들을 포함한다. 그러나, 이러한 기술들은 이러한 특정 세부사항들 없이 실시될 수 있다. 일부 사례들에 있어, 잘 알려진 구조들 및 디바이스들은, 설명된 예들의 개념을 모호하게 하는 것을 회피하기 위하여 블록도의 형태로 도시된다.
첨부된 도면들에서, 유사한 컴포넌트들 또는 특징부들은 동일한 참조 라벨들을 가질 수 있다. 추가로, 동일한 유형의 다양한 컴포넌트들은, 참조 라벨 다음의 유사한 컴포넌트들을 구별하는 대시 및 제 2 라벨에 의해 구별될 수 있다. 명세서에서 제 1 참조 라벨이 사용될 때, 설명은 제 2 참조 라벨에 상관 없이 동일한 제 1 참조 라벨을 갖는 유사한 컴포넌트들 중 임의의 하나의 컴포넌트에 적용이 가능하다.
본원에서 사용되는 '~에 결합된"은 서로 실질적으로 접촉하는 컴포넌트들을 나타낸다. 일부 경우들에 있어서, 2개의 컴포넌트들은, 심지어 제 3 재료 또는 컴포넌트가 이들을 물리적으로 분리하는 경우에도 결합될 수 있다. 이러한 제 3 컴포넌트는 2개의 컴포넌트들 또는 그들의 기능들을 실질적으로 변경하지 않을 수 있다. 대신에, 이러한 제 3 컴포넌트는 제 1의 2개의 컴포넌트들의 연결을 보조하거나 또는 가능하게 할 수 있다. 예를 들어, 일부 재료들은, 기판 재료 상에 증착도리 때 강하게 접착하지 않을 수 있다. 얇은(예를 들어, 약 수 나노미터 또는 그 미만) 층들, 예컨대 라미나(lamina) 층들이 그들의 형성 또는 연결을 향상시키기 위하여 2개의 재료들 사이에 사용될 수 있다. 다른 경우들에 있어서, 제 3 재료는 2개의 컴포넌트들을 화학적으로 분리하기 위한 버퍼로서 역할할 수 있다.
본원에서 사용되는 용어 "층"은 기하학적 구조체의 시트 또는 층을 지칭할 수 있다. 각각의 층은 3개의 치수들(예를 들어, 높이, 폭, 및 깊이)를 가질 수 있으며, 표면 중 일부 또는 전부를 커버할 수 있다. 예를 들어, 층은 3-차원 구조체일 수 있으며, 여기에서 2개의 치수들은 제 3, 예를 들어, 얇은-필름보다 더 크다. 층들은 상이한 엘리먼트들, 컴포넌트들, 및/또는 재료들을 포함할 수 있다. 일부 경우들에 있어서, 하나의 층은 2개 이상의 서브층들로 구성될 수 있다. 첨부된 도면들 중 일부에 있어서, 3-차원 층의 2개의 치수들은 예시의 목적을 위하여 도시된다. 그러나, 당업자들은 층들이 사실상 3-차원이라는 것을 인식할 것이다.
본원에서 사용되는 용어 "실질적으로"는, 수정된 특성(예를 들어, 용어 실질적으로에 의해 수정된 동사 또는 형용사)이 특성의 이점을 달성하기 위하여 충분히 가깝지만 반드시 절대적일 필요는 없다는 것을 의미한다.
본원에서 사용되는 용어 전극은 전기 전도체를 지칭할 수 있으며, 일부 경우들에 있어서, 메모리 셀 또는 메모리 어레이의 다른 컴포넌트에 대한 전기적 접촉부로서 이용될 수 있다. 전극은, 메모리 어레이(100)의 엘리먼트들 또는 컴포넌트들 사이에 전도성 경로를 제공하는 트레이스, 와이어, 전도성 라인, 전도성 층, 또는 유사한 것을 포함할 수 있다.
본원에서 사용되는 용어 "포토리소그래피"는 포토레지스트 재료들을 사용하며 이러한 재료들을 전자기 방사를 사용하여 노출시키는 패턴화의 프로세스를 지칭할 수 있다. 예를 들어, 포토레지스트 재료는, 예를 들어, 베이스 재료 상에 포토레지스트를 스핀-코팅함으로써 베이스 재료 상에 형성될 수 있다. 포토레지스트를 방사에 노출시킴으로써 패턴이 포토레지스트에 생성될 수 있다. 패턴은, 예를 들어, 방사에 포토레지스트를 노출시키는 장소를 공간적으로 윤곽을 그리는 포토 마스크에 의해 정의될 수 있다. 그런 다음, 노출된 포토레지스트 영역들은, 예를 들어, 화학적 처리에 의해 제거되어 희망되는 패턴을 뒤에 남길 수 있다. 일부 경우들에 있어서, 노출된 영역들이 남아 있을 수 있으며, 노출되지 않은 영역들이 제거될 수 있다.
본원에서 설명되는 정보 및 신호들은 다양하고 상이한 기술들 및 기법들 중 임의의 것을 사용하여 표현될 수 있다. 예를 들어, 이상의 설명 전체에 걸쳐 언급되는 데이터, 명령어들, 커맨드(command)들, 정보, 신호들, 비트들, 심볼들, 및 칩들은 전압들, 전류들, 전자기파들, 자기장들 또는 입자들, 광학적 필드들 또는 입자들, 또는 이들의 임의의 조합에 의해 표현될 수 있다. 일부 도면들은 신호들을 단일 신호로서 예시할 수 있지만; 그러나, 당업자는, 신호가 신호들의 버스를 나타낼 수 있으며, 버스는 다양한 비트 폭들을 가질 수 있다는 것을 이해할 것이다.
용어 "전자적으로 연통"은 컴포넌트들 사이의 전자 흐름을 지원하는 컴포넌트들 사이의 관계를 지칭한다. 이는 컴포넌트들 사이의 직접 연결을 포함할 수 있거나 또는 중간 컴포넌트들을 포함할 수 있다. 전자적으로 연통하는 컴포넌트들은, (예를 들어, 전력이 공급되는 회로 내에서) 능동적으로 전자들 또는 신호들을 교환할 수 있거나, 또는 (예를 들어, 전력이 공급되지 않는 회로 내에서) 능동적으로 전자들 또는 신호들을 교환하지 못할 수 이지만 회로들에 전력이 공급될 때 전자들 또는 신호들을 교환하도록 구성되고 동작이 가능할 수 있다. 예로서, 스위치(예를 들어, 트랜지스터)를 통해 물리적으로 연결된 2개의 컴포넌트들은 스위치의 상태(즉, 개방 또는 폐쇄)와 무관하게 전자적으로 연통한다.
메모리 어레이(100)를 포함하는 본원에서 논의된 디바이스들은, 반도체 기판, 예컨대 실리콘(Si), 게르마늄, 실리콘-게르마늄 합금, 비화 갈륨(GaAs), 질화 갈륨(GaN) 등 상에 형성될 수 있다. 일부 경우들에 있어서, 기판은 반도체 웨이퍼이다. 다른 경우들에 있어서, 기판은 실리콘-온-절연체(silicon-on-insulator; SOI) 기판, 예컨대 실리콘-온-유리(silicon-on-glass; SOG) 또는 실리콘-온-사파이어(silicon-on-sapphire; SOP), 또는 다른 기판 상의 반도체 재료들의 에피택셜 층들일 수 있다. 기판, 또는 기판의 서브-영역들의 전도율은, 비제한적으로, 인, 붕소, 또는 비소를 포함하는 다양한 화학 종을 사용한 도핑을 통해 제어될 수 있다. 도핑은, 이온-주입에 의해, 또는 임의의 다른 도핑 수단에 의해 기판의 초기 형성 또는 성장 동안 수행될 수 있다. 메모리 어레이 또는 회로를 포함하는 기판의 일 부분 또는 커팅된 부분은 다이(die)로서 지칭될 수 있다.
칼코게나이드 재료들은 원소들 S, Se, 및 Te 중 적어도 하나를 포함하는 재료들 또는 합금들일 수 있다. 본원에서 논의된 상 변화 재료들은 칼코게나이드 재료들일 수 있다. 칼코게나이드 재료들은, S, Se, Te, Ge, As, Al, Sb, Au, 인듐(In), 갈륨(Ga), 주석(Sn), 비스무트(Bi), 팔라듐(Pd), 코발트(Co), 산소(O), 은(Ag), 니켈(Ni), 백금(Pt)의 합금들을 포함할 수 있다. 예시적인 칼코게나이드 재료들 및 합금들은, 비제한적으로, Ge-Te, In-Se, Sb-Te, Ga-Sb, In-Sb, As-Te, Al-Te, Ge-Sb-Te, Te-Ge-As, In-Sb-Te, Te-Sn-Se, Ge-Se-Ga, Bi-Se-Sb, Ga-Se-Te, Sn-Sb-Te, In-Sb-Ge, Te-Ge-Sb-S, Te-Ge-Sn-O, Te-Ge-Sn-Au, Pd-Te-Ge-Sn, In-Se-Ti-Co, Ge-Sb-Te-Pd, Ge-Sb-Te-Co, Sb-Te-Bi-Se, Ag-In-Sb-Te, Ge-Sb-Se-Te, Ge-Sn-Sb-Te, Ge-Te-Sn-Ni, Ge-Te-Sn-Pd, or Ge-Te-Sn-Pt를 포함할 수 있다.
본원에서 사용되는 하이픈이 붙은 화학 조성물 표기는 특정 화합물 또는 합금 내에 포함된 원소들을 나타내며, 표시된 원소들을 포함하는 모든 화학량론들을 나타내도록 의도된다. 예를 들어, Ge-Te는 GexTey를 포함할 수 있으며, 여기에서 x 및 y는 임의의 양의 정수일 수 있다. 가변 저항 재료들의 다른 예들은, 2개 이상의 금속들을 포함하는 혼합 원자가 산화물 또는 2원 금속 산화물 재료들, 예를 들어, 전이 금속들, 알칼리 토금속들, 및/또는 희토류 금속들을 포함할 수 있다. 실시예들은 메모리 셀들의 메모리 엘리먼트들과 연관된 특정 가변 저항 재료 또는 재료들에 한정되지 않는다. 예를 들어, 메모리 엘리먼트들을 형성하기 위하여 가변 저항 재료들의 다른 예들이 사용될 수 있으며, 이들, 다른 것들 중에서도 특히, 칼코게나이드 재료들, 거대 자기저항성 재료들, 또는 폴리머-기반 재료들을 포함할 수 있다.
본원에서 논의되는 트랜지스터들은 전계-효과 트랜지스터(field-effect transistor; FET)를 나타낼 수 있으며, 소스, 드레인, 및 게이트를 포함하는 3 단자 디바이스를 포함할 수 있다. 단자들은, 예를 들어, 금속들과 같은 전도성 재료들을 통해 다른 전자 엘리먼트들에 연결될 수 있다. 소스 및 드레인은 전도성일 수 있으며, 고농도로-도핑된, 예를 들어, 축퇴된(degenerate) 반도체 영역을 포함할 수 있다. 소스 및 드레인은 저농도로-도핑된 반도체 영역 또는 채널에 의해 분리될 수 있다. 채널이 n-형인 경우(다수의 캐리어들이 전자인 경우), FET는 n-형 FET로서 지칭될 수 있다. 유사하게, 채널이 p-형인 경우(다수의 캐리어들이 홀들인 경우), FET는 p-형 FET로서 지칭될 수 있다. 채널은 절연 게이트 산화물에 의해 캐핑(cap)될 수 있다. 채널 전도율은 게이트에 전압을 인가함으로써 제어될 수 있다. 예를 들어, n-형 FET 또는 p-형 FET에 각기 포지티브 전압 또는 네거티브 전압을 인가하는 것이 채널을 전도성으로 만들 수 있다. 트랜지스터는, 트랜지스터의 문턱 전압 이상의 전압이 트랜지스터 게이트에 인가될 때 "온"되거나 또는 "활성화"될 수 있다. 트랜지스터는, 트랜지스터의 문턱 전압 미만의 전압이 트랜지스터 게이트에 인가될 때 "오프"되거나 또는 "비활성화"될 수 있다.
본원에서 본 개시와 관련하여 설명된 다양한 예시적인 블록들, 컴포넌트들, 및 모듈들은 본원에서 설명된 기능들을 수행하도록 설계된 범용 프로세서, DSP, ASIC, FPGA 또는 다른 프로그램가능 로직 디바이스, 이산 게이트 또는 트랜지스터 로직, 이산 하드웨어 컴포넌트들, 또는 이들의 임의의 조합으로 구현되거나 또는 이들을 이용하여 수행될 수 있다. 범용 프로세서는 마이크로프로세서일 수 있지만, 대안예에 있어서, 프로세서는 임의의 통상적인 프로세서, 제어기, 마이크로제어기, 또는 상태 머신일 수 있다. 프로세서는 또한 컴퓨팅 디바이스들의 조합으로서 구현될 수 있다(예를 들어, DSP 및 마이크로프로세서, 복수의 마이크로프로세서들, DSP 코어와 함께 하나 이상의 마이크로프로세서들, 또는 임의의 다른 이러한 구성).
본원에서 설명된 기능들은, 하드웨어, 프로세서에 의해 실행되는 소프트웨어, 펌웨어, 또는 이들의 임의의 조합으로 구현될 수 있다. 프로세서에 의해 실행되는 소프트웨어로 구현되는 경우, 기능들은 컴퓨터-판독가능 매체 상의 하나 이상의 명령어들 또는 코드로서 저장되거나 또는 송신될 수 있다. 다른 예들 및 구현예들은 본 개시 및 첨부된 청구항들의 범위 내에 속한다. 예를 들어, 소프트웨어의 본질에 기인하여, 이상에서 설명된 기능들은 프로세서, 하드웨어, 펌웨어, 하드와이어링(hardwiring), 또는 이들 중 임의의 것들의 조합들을 사용하여 구현될 수 있다. 기능들을 구현하는 특징부들은 또한, 기능들의 부분들이 상이한 물리적인 위치들에서 구현되도록 분산되는 것을 포함하여 다양한 위치들에 물리적으로 위치될 수 있다. 또한, 청구항들을 포함하여 본원에서 사용되는 바와 같은, 아이템들의 리스트(예를 들어, "~ 중 적어도 하나" 또는 "~ 중 하나 이상"과 같은 구절이 붙는 아이템들의 리스트)에서 사용되는 "또는"은, 예를 들어, A, B, 또는 C 중 적어도 하나의 리스트가 A 또는 B 또는 C 또는 AB 또는 AC 또는 BC 또는 ABC(즉, A 및 B 및 C)를 의미하도록 포괄적인 리스트를 나타낸다.
컴퓨터-판독가능 매체는, 하나의 위치로부터 다른 위치로의 컴퓨터 프로그램의 전송을 가능하게 하는 임의의 매체를 포함하는 비-일시적인 컴퓨터 저장 매체 및 통신 매체 둘 모두를 포함한다. 비-일시적인 저장 매체는 범용 또는 특수 목적 컴퓨터에 의해 액세스될 수 있는 임의의 이용가능한 매체일 수 있다. 예로서, 그리고 비제한적으로, 비-일시적인 컴퓨터-판독가능 매체는, RAM, ROM, 전기 소거가능 프로그램가능 판독 전용 메모리(electrically erasable programmable read only memory; EEPROM), 컴팩트 디스크(CD) ROM 또는 다른 광 디스크 저장부, 자기 디스크 저장부 또는 다른 자기 저장 디바이스들, 또는 범용 또는 특수 목적 컴퓨터, 또는 범용 또는 특수 목적 프로세서에 의해 액세스될 수 있으며 데이터 구조들 또는 명령어들의 형태로 희망되는 프로그램 코드를 저장하거나 또는 운반하기 위해 사용될 수 있는 임의의 다른 비-일시적인 매체를 포함할 수 있다.
또한, 임의의 연결이 컴퓨터-판독가능 매체로서 적절하게 지칭된다. 예를 들어, 소프트웨어가 동축 케이블, 광 섬유 케이블, 연선, 디지털 가입자 라인(digital subscriber line; DSL), 또는 적외선 라디오 및 마이크로파와 같은 무선 기술들을 사용하여 웹사이트, 서버, 또는 다른 원격 소스로부터 송신되는 경우, 동축 케이블, 광 섬유 케이블, 연선, 디지털 가입자 라인(DSL), 또는 적외선 라디오 및 마이크로파와 같은 무선 기술들이 매체의 정의 내에 포함된다. 본원에서 사용되는 디스크(disk) 및 디스크(disc)는, CD, 레이저 디스크, 광 디스크, 디지털 다기능 디스크(digital versatile disc; DVD), 플로피 디스크, 블루-레이 디스크를 포함하고, 여기에서 디스크(disk)들은 일반적으로 데이터를 자기적으로 재생하며, 반면 디스크(disc)는 레이저들을 이용하여 데이터를 광학적으로 재생한다. 이상의 것의 조합들이 또한 컴퓨터-판독가능 매체의 범위 내에 포함된다.
본원의 설명은 당업자가 본 개시를 만들고 사용할 수 있게 하기 위하여 제공된다. 본 개시에 대한 다양한 수정들이 당업자들에게 순조롭게 명백해질 것이며, 본원에서 정의된 일반적인 원리들이 본 개시의 사상으로부터 벗어나지 않고 다른 변형예들에 적용될 수 있다. 따라서, 본 개시는 본원에서 설명된 예들 및 설계들로 제한되는 것이 아니라, 본원에서 개시된 원리들 및 신규한 특징들과 부합하는 가장 광범위한 범위가 허용될 것이다.
Claims (26)
- 물질의 조성물로서,
상기 조성물의 총 중량에 대하여, 중량으로 40%와 동일하거나 또는 이보다 더 큰 양의 셀레늄;
상기 조성물의 총 중량에 대하여, 중량으로 10% 내지 35%의 범위의 양의 비소; 및
상기 조성물의 총 중량에 대하여, 중량으로 0.15% 내지 35%의 범위의 양의 붕소, 알루미늄, 갈륨, 인듐, 및 탈륨으로 구성된 그룹으로부터 선택된 적어도 하나의 원소를 포함하며,
상기 조성물은, 붕소, 알루미늄, 갈륨, 인듐 및 탈륨으로 구성된 상기 그룹으로부터 선택된 상기 적어도 하나의 원소, 실리콘, 및 게르마늄의 조합을, 상기 조성물의 총 중량에 대하여, 중량으로 20% 이상의 양으로 포함하는, 조성물.
- 청구항 1에 있어서, 상기 게르마늄은,
상기 조성물의 총 중량에 대하여, 중량으로 1% 내지 20%의 범위의 양인, 조성물.
- 삭제
- 청구항 1에 있어서, 상기 실리콘은,
상기 조성물의 총 중량에 대하여, 중량으로 1% 내지 15%의 범위의 양인, 조성물.
- 청구항 1에 있어서, 상기 셀레늄의 양은, 상기 조성물의 총 중량에 대하여, 중량으로 45%와 동일하거나 또는 이보다 더 큰, 조성물.
- 청구항 1에 있어서, 상기 비소의 양은, 상기 조성물의 총 중량에 대하여, 중량으로 12% 내지 32%의 범위인, 조성물.
- 청구항 1에 있어서, 붕소, 알루미늄, 갈륨, 인듐 및 탈륨으로 구성된 상기 그룹으로부터 선택된 상기 적어도 하나의 원소는, 상기 조성물의 총 중량에 대하여, 중량으로 0.15% 내지 24%의 범위의 양인, 조성물.
- 청구항 1에 있어서, 상기 조성물의 문턱 전압 드리프트(drift)는 섭씨 90 도에서 3일 이후에 250 밀리볼트 이하인, 조성물.
- 청구항 1에 있어서, 상기 조성물의 유리 전이 온도는 섭씨 280 도보다 더 큰, 조성물.
- 장치로서,
메모리 엘리먼트; 및
상기 메모리 엘리먼트에 결합된 선택기 디바이스를 포함하며, 상기 선택기 디바이스는 조성물을 포함하며, 상기 조성물은,
상기 조성물의 총 중량에 대하여, 중량으로 40%와 동일하거나 또는 이보다 더 큰 양의 셀레늄;
상기 조성물의 총 중량에 대하여, 중량으로 10% 내지 35%의 범위의 양의 비소; 및
상기 조성물의 총 중량에 대하여, 중량으로 0.15% 내지 35%의 범위의 양의 붕소, 알루미늄, 갈륨, 인듐, 및 탈륨으로 구성된 그룹으로부터 선택된 적어도 하나의 원소를 포함하며,
상기 선택기 디바이스의 상기 조성물은, 붕소, 알루미늄, 갈륨, 인듐 및 탈륨으로 구성된 상기 그룹으로부터 선택된 상기 적어도 하나의 원소, 실리콘, 및 게르마늄의 조합을, 상기 조성물의 총 중량에 대하여, 중량으로 20% 이상의 양으로 포함하는, 장치.
- 청구항 10에 있어서, 상기 선택기 디바이스의 상기 조성물은,
상기 조성물의 총 중량에 대하여, 중량으로 1% 내지 20%의 범위의 양으로 상기 게르마늄을 포함하는, 장치.
- 삭제
- 청구항 10에 있어서, 상기 선택기 디바이스의 상기 조성물은,
상기 조성물의 총 중량에 대하여, 중량으로 1% 내지 15%의 범위의 양으로 상기 실리콘을 포함하는, 장치.
- 장치로서,
제 1 액세스 라인;
제 2 액세스 라인; 및
붕소, 알루미늄, 갈륨, 인듐 및 탈륨으로 구성된 그룹으로부터 선택된 적어도 하나의 원소, 셀레늄, 및 비소의 조성물을 포함하는 제 1 칼코게나이드(chalcogenide) 재료를 포함하는 메모리 셀로서, 상기 제 1 액세스 라인은 상기 메모리 셀을 통해 상기 제 2 액세스 라인과 전자적으로 연통하는, 상기 메모리 셀을 포함하며,
상기 제 1 칼코게나이드 재료의 상기 조성물은, 붕소, 알루미늄, 갈륨, 인듐 및 탈륨으로 구성된 그룹으로부터 선택된 적어도 하나, 실리콘, 및 게르마늄의 조합을, 상기 조성물의 총 중량에 대하여, 중량으로 20% 이상의 양으로 포함하는, 장치.
- 청구항 14에 있어서, 상기 제 1 칼코게나이드 재료의 상기 조성물은,
상기 조성물의 총 중량에 대하여, 중량으로 40%와 동일하거나 또는 이보다 더 큰 양의 상기 셀레늄;
상기 조성물의 총 중량에 대하여, 중량으로 10% 내지 35%의 범위의 양의 상기 비소; 및
상기 조성물의 총 중량에 대하여, 중량으로 0.15% 내지 35%의 범위의 양의 붕소, 알루미늄, 갈륨, 인듐, 또는 탈륨 중의 상기 적어도 하나를 포함하는, 장치.
- 청구항 15에 있어서, 상기 제 1 칼코게나이드 재료의 상기 조성물은,
상기 조성물의 총 중량에 대하여, 중량으로 1% 내지 20%의 범위의 양으로 상기 게르마늄을 포함하는, 장치.
- 청구항 15에 있어서, 상기 제 1 칼코게나이드 재료의 상기 조성물은,
상기 조성물의 총 중량에 대하여, 중량으로 1% 내지 15%의 범위의 양으로 상기 실리콘을 포함하는, 장치.
- 청구항 14에 있어서, 상기 메모리 셀은 자체-선택 메모리 디바이스를 포함하는, 장치.
- 청구항 14에 있어서, 상기 메모리 셀은,
상기 제 1 칼코게나이드 재료를 포함하는 선택기 디바이스; 및
상기 선택기 디바이스와는 상이한 조성물을 포함하는 메모리 엘리먼트를 포함하는, 장치.
- 청구항 19에 있어서, 상기 선택기 디바이스 및 상기 메모리 엘리먼트는 상기 제 1 액세스 라인과 상기 제 2 액세스 라인 사이에 직렬 구성으로 배열되는, 장치.
- 청구항 19에 있어서, 상기 메모리 엘리먼트는 상기 제 1 칼코게나이드 재료와는 상이한 조성물을 갖는 제 2 칼코게나이드 재료를 포함하는, 장치.
- 청구항 19에 있어서, 상기 메모리 엘리먼트는 강유전체 커패시터를 포함하는, 장치.
- 청구항 19에 있어서, 상기 메모리 엘리먼트는 멤리스터(memristor)를 포함하는, 장치.
- 장치로서,
각기 메모리 엘리먼트 및 선택기 디바이스를 갖는 복수의 메모리 셀들로서, 각각의 선택기 디바이스는 붕소, 알루미늄, 갈륨, 인듐 또는 탈륨 중 적어도 하나, 셀레늄, 및 비소의 조성물을 갖는 칼코게나이드 재료를 포함하는, 상기 복수의 메모리 셀들; 및
3-차원 교차점 구성으로 배열되며 상기 복수의 메모리 셀들과 전자적으로 연통하는 복수의 액세스 라인들을 포함하며,
상기 칼코게나이드 재료의 상기 조성물은, 붕소, 알루미늄, 갈륨, 인듐 및 탈륨으로 구성된 그룹으로부터 선택된 상기 적어도 하나, 실리콘, 및 게르마늄의 조합을, 상기 조성물의 총 중량에 대하여, 중량으로 20% 이상의 양으로 포함하는, 장치.
- 삭제
- 삭제
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020180153658A KR102188583B1 (ko) | 2018-12-03 | 2018-12-03 | 칼코게나이드 메모리 디바이스 컴포넌트들 및 조성물 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020180153658A KR102188583B1 (ko) | 2018-12-03 | 2018-12-03 | 칼코게나이드 메모리 디바이스 컴포넌트들 및 조성물 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20200067295A KR20200067295A (ko) | 2020-06-12 |
| KR102188583B1 true KR102188583B1 (ko) | 2020-12-09 |
Family
ID=71088109
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020180153658A KR102188583B1 (ko) | 2018-12-03 | 2018-12-03 | 칼코게나이드 메모리 디바이스 컴포넌트들 및 조성물 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR102188583B1 (ko) |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101021973B1 (ko) * | 2008-09-26 | 2011-03-16 | 서울대학교산학협력단 | 비휘발성 기억소자 및 비휘발성 기억소자의 정보기록방법과정보판독방법 |
| KR101535462B1 (ko) * | 2009-08-27 | 2015-07-09 | 삼성전자주식회사 | 상변화 물질을 포함하는 비휘발성 메모리 소자 |
| WO2015156805A1 (en) * | 2014-04-10 | 2015-10-15 | Hewlett-Packard Development Company, L.P. | 1 -selector n-resistor memristive devices |
| US9379321B1 (en) * | 2015-03-20 | 2016-06-28 | Intel Corporation | Chalcogenide glass composition and chalcogenide switch devices |
| KR20180057977A (ko) * | 2016-11-23 | 2018-05-31 | 포항공과대학교 산학협력단 | 칼코지나이드 화합물 선택소자를 포함하는 메모리 소자 |
| KR102295524B1 (ko) * | 2017-03-27 | 2021-08-30 | 삼성전자 주식회사 | 메모리 소자 |
-
2018
- 2018-12-03 KR KR1020180153658A patent/KR102188583B1/ko active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| KR20200067295A (ko) | 2020-06-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10439000B2 (en) | Chalcogenide memory device components and composition | |
| US10672835B2 (en) | Thermal insulation for three-dimensional memory arrays | |
| US10714177B2 (en) | Memory cell architecture for multilevel cell programming | |
| US11586367B2 (en) | Memory access techniques in memory devices with multiple partitions | |
| US20190156884A1 (en) | Mixed cross point memory | |
| US11114615B2 (en) | Chalcogenide memory device components and composition | |
| JP7314254B2 (ja) | 遷移金属ドープのゲルマニウム－アンチモン－テルル（ｇｓｔ）メモリデバイスコンポーネント及び組成物 | |
| JP7271057B2 (ja) | カルコゲナイドメモリデバイスの構成要素及び組成物 | |
| CN111223507B (zh) | 硫族化物存储器装置组件和组合物 | |
| KR102188583B1 (ko) | 칼코게나이드 메모리 디바이스 컴포넌트들 및 조성물 | |
| EP3660932A1 (en) | Chalcogenide memory device selector component and composition | |
| KR102210302B1 (ko) | 분리-기반 메모리 | |
| JP7471293B2 (ja) | カルコゲナイドメモリデバイスの構成要素及び組成物 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |