KR102186151B1 - Method of printed circuit board - Google Patents
Method of printed circuit board Download PDFInfo
- Publication number
- KR102186151B1 KR102186151B1 KR1020140063714A KR20140063714A KR102186151B1 KR 102186151 B1 KR102186151 B1 KR 102186151B1 KR 1020140063714 A KR1020140063714 A KR 1020140063714A KR 20140063714 A KR20140063714 A KR 20140063714A KR 102186151 B1 KR102186151 B1 KR 102186151B1
- Authority
- KR
- South Korea
- Prior art keywords
- solder resist
- resist layer
- printed circuit
- forming
- circuit board
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 121
- 229910000679 solder Inorganic materials 0.000 claims abstract description 180
- 239000000758 substrate Substances 0.000 claims abstract description 28
- 239000011347 resin Substances 0.000 claims abstract description 27
- 229920005989 resin Polymers 0.000 claims abstract description 27
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 16
- 238000004519 manufacturing process Methods 0.000 claims description 15
- 238000003384 imaging method Methods 0.000 claims description 9
- 239000007788 liquid Substances 0.000 claims description 9
- 239000007787 solid Substances 0.000 claims description 6
- 239000000463 material Substances 0.000 claims description 2
- 238000011417 postcuring Methods 0.000 claims description 2
- 238000002203 pretreatment Methods 0.000 claims description 2
- 230000000149 penetrating effect Effects 0.000 claims 1
- 230000007547 defect Effects 0.000 abstract description 12
- 239000010410 layer Substances 0.000 description 114
- 238000005507 spraying Methods 0.000 description 8
- 239000011248 coating agent Substances 0.000 description 7
- 238000000576 coating method Methods 0.000 description 7
- CDBYLPFSWZWCQE-UHFFFAOYSA-L Sodium Carbonate Chemical compound [Na+].[Na+].[O-]C([O-])=O CDBYLPFSWZWCQE-UHFFFAOYSA-L 0.000 description 6
- HEMHJVSKTPXQMS-UHFFFAOYSA-M Sodium hydroxide Chemical compound [OH-].[Na+] HEMHJVSKTPXQMS-UHFFFAOYSA-M 0.000 description 6
- 238000007761 roller coating Methods 0.000 description 6
- 238000007650 screen-printing Methods 0.000 description 6
- 230000005540 biological transmission Effects 0.000 description 5
- 230000000903 blocking effect Effects 0.000 description 5
- 238000007766 curtain coating Methods 0.000 description 5
- 230000001678 irradiating effect Effects 0.000 description 5
- 239000000243 solution Substances 0.000 description 5
- 239000004020 conductor Substances 0.000 description 4
- 238000013036 cure process Methods 0.000 description 4
- 239000011241 protective layer Substances 0.000 description 4
- 239000007864 aqueous solution Substances 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- 238000001723 curing Methods 0.000 description 3
- 238000003475 lamination Methods 0.000 description 3
- 229910000029 sodium carbonate Inorganic materials 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- KWYUFKZDYYNOTN-UHFFFAOYSA-M Potassium hydroxide Chemical compound [OH-].[K+] KWYUFKZDYYNOTN-UHFFFAOYSA-M 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000000016 photochemical curing Methods 0.000 description 2
- TYJJADVDDVDEDZ-UHFFFAOYSA-M potassium hydrogencarbonate Chemical compound [K+].OC([O-])=O TYJJADVDDVDEDZ-UHFFFAOYSA-M 0.000 description 2
- 238000001029 thermal curing Methods 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 1
- 239000011247 coating layer Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- 238000009281 ultraviolet germicidal irradiation Methods 0.000 description 1
- 238000009736 wetting Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/28—Applying non-metallic protective coatings
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/22—Masks or mask blanks for imaging by radiation of 100nm or shorter wavelength, e.g. X-ray masks, extreme ultraviolet [EUV] masks; Preparation thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/27—Manufacturing methods
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
본 발명은 솔더 레지스트층의 미경화에 의한 언더컷 불량을 개선할 수 있도록 기판상에 회로 패턴을 형성하는 단계; 상기 회로 패턴이 형성된 기판상에 광경화성 수지를 이용하여 제 1 솔더 레지스트층을 형성하는 단계; 상기 제 1 솔더 레지스트층을 제 1 마스크를 통해 노광하여 경화영역과 미 경화 영역을 형성하는 단계; 상기 제 1 솔더 레지스트층상에 광경화성 수지를 이용하여 제 2 솔더 레지스트층을 형성하는 단계; 상기 제 2 솔더 레지스트층을 제 2 마스크를 통해 노광하여 댐(dam) 형성부를 경화시키는 단계; 상기 제 2 솔더 레지스트층을 형성하는 단계와, 상기 댐(dam) 형성부를 경화시키는 단계를 1회 이상 반복하여 댐(dam) 형성부의 높이를 높이는 단계; 및 상기 솔더 레지스트층 형성과 노광이 반복된 기판을 현상하여 미 경화 된 솔더 레지스트층을 제거하는 단계; 를 포함할 수 있다.The present invention comprises the steps of forming a circuit pattern on a substrate to improve undercut defects due to uncured solder resist layer; Forming a first solder resist layer using a photocurable resin on the substrate on which the circuit pattern is formed; Exposing the first solder resist layer to light through a first mask to form a cured region and an uncured region; Forming a second solder resist layer on the first solder resist layer by using a photocurable resin; Curing the dam formation by exposing the second solder resist layer to light through a second mask; Increasing the height of the dam forming portion by repeating the step of forming the second solder resist layer and curing the dam forming portion at least once; And developing the substrate in which the formation of the solder resist layer and exposure are repeated to remove the uncured solder resist layer. It may include.
Description
본 발명은 인쇄회로기판의 제조방법에 관한 것으로, 보다 자세하게는 솔더 레지스트층의 언더컷(undercut) 불량을 방지할 수 있는 인쇄회로기판의 제조방법에 관한 것이다.
The present invention relates to a method of manufacturing a printed circuit board, and more particularly, to a method of manufacturing a printed circuit board capable of preventing undercut defects in a solder resist layer.
최근 반도체패키징 기술의 트렌드는 미세화, 박막화, 다기능화이다. 현재 패키지 온 패키지(PoP)용 FCCSP(Flip Chip Chip Scale Package)가 그러한 트렌드를 반영하여 양산되고 있으며, 인쇄회로기판(PCB, Printed Circuit Board)측면에서는 2-step 솔더 레지스트(SR, Solder Resist) 구조가 선호되고 있다.The recent trend of semiconductor packaging technology is miniaturization, thinning, and multifunctionalization. Currently, FCCSP (Flip Chip Chip Scale Package) for package-on-package (PoP) is being mass-produced reflecting such a trend, and in the side of printed circuit board (PCB), 2-step solder resist (SR) structure Is preferred.
일반적으로, 2-step 솔더 레지스트 구조에서는 플립칩(FC, Flip Chip) 영역에는 얇은 두께의 솔더 레지스트를 형성시키고, PoP(Package on Package) 탑볼(top ball) 영역에서는 두꺼운 두께의 솔더 레지스트를 형성시키는 것이 일반적이다. 2-step 솔더 레지스트는 플립칩(flip chip) 영역에 칩 본딩시 외곽의 PoP(Package on Package) 탑볼(top ball) 영역의 솔더 레지스트가 언더필 베리어(Underfill Barrier) 역할을 하기도 하고, PoP(Package on Package) 탑볼(top ball) 영역의 솔더 레지스트가 상대적으로 높은 높이로 형성되기 때문에 PoP(Package on Package) 탑볼(top ball) 영역의 범프(Bump)가 서로 브릿지(Bridge) 되는것을 방지하여 피치(Pitch)를 더욱 줄일 수 있는 역할을 한다. 따라서, 최근에는 PoP(Package on Package) 탑볼(top ball) 영역의 범프 피치를 더욱 줄이고자 PoP(Package on Package) 탑볼(top ball) 영역의 솔더 레지스트의 두께를 더욱 높여야 하는 요구가 점증하고 있다.In general, in the 2-step solder resist structure, a thin solder resist is formed in the flip chip (FC) area, and a thick solder resist is formed in the package on package (PoP) top ball area. It is common. In the 2-step solder resist, when the chip is bonded to the flip chip area, the solder resist in the outer PoP (Package on Package) top ball area acts as an underfill barrier, or PoP (Package On). Package) Since the solder resist in the top ball area is formed at a relatively high height, the Pitch prevents bumps in the PoP (Package on Package) top ball area from being bridged to each other. ) Can be further reduced. Accordingly, in recent years, in order to further reduce the bump pitch in the package on package (PoP) top ball area, there is an increasing demand to further increase the thickness of the solder resist in the package on package (PoP) top ball area.
이렇게 PoP(Package on Package) 탑볼(top ball) 영역의 솔더 레지스트의 두께를 높이기 위해서는 2-step 이상의 솔더 레지스트 공정을 진행하게 되는데, 25 내지 40㎛ 수준의 솔더 레지스트의 두께를 형성하는 경우에는 2-step 솔더 레지스트 개구부 형성공정을 진행할 수 있다. 그러나, 40㎛ 이상의 솔더 레지스트의 두께를 형성하기 위해서는 3-step 이상의 솔더 레지스트의 코팅이 필요한데, 기존에는 1차 솔더 레지스트 코팅 후 노광을 진행한 뒤 2차, 3차 솔더 레지스트 코팅 후 노광을 진행하였다. 그런데, 이 경우 두 번째 진행하는 노광 공정 시 2 층 이상으로 적층되어 두꺼워진 솔더 레지스트층을 노광하여 경화시켜야 하는데, 솔더 레지스트의 두께가 UV에 대한 투과율에 대비하여 너무 두껍기 때문에 솔더 레지스트의 하부가 UV에 의하여 충분히 경화되지 못하게 된다. 따라서, 후속 현상 공정에서 미 경화된 솔더 레지스트 하부 영역이 에칭액에 의하여 식각 되어 언더컷(undercut, 도 1a) 불량이 발생하게 된다. 특히 이러한 경향은 솔더 레지스트의 두께가 증가할 수록 더욱 심하게 발생하게 된다.
In order to increase the thickness of the solder resist in the package on package (PoP) top ball region, a 2-step or more solder resist process is performed. In the case of forming a solder resist thickness of 25 to 40 μm, 2- step The solder resist opening can be formed. However, in order to form the thickness of a solder resist of 40 μm or more, a 3-step or more coating of a solder resist is required. In the past, exposure was performed after the first solder resist coating, followed by the second and third solder resist coating, and then exposure was performed. . However, in this case, in the second exposure process, the solder resist layer thickened by stacking two or more layers must be exposed and cured.Because the thickness of the solder resist is too thick compared to the transmittance to UV, the lower portion of the solder resist is UV It is not cured sufficiently by Accordingly, an undercut (FIG. 1A) defect occurs because an uncured solder resist lower region is etched by an etching solution in a subsequent development process. In particular, this tendency becomes more severe as the thickness of the solder resist increases.
따라서, 본 발명은 종래 인쇄회로기판에서 제기되고 있는 상기 문제점을 해결하기 위하여 창안된 것으로서, 인쇄회로기판의 솔더 레지스트 개구부 형성을 위한 현상 공정 진행 시 언더컷(undercut) 불량을 해소할 수 있는 인쇄회로기판이 제공됨에 본 발명의 목적이 있다.
Accordingly, the present invention was devised to solve the above problems that have been raised in conventional printed circuit boards, and a printed circuit board capable of solving an undercut defect during a developing process for forming a solder resist opening of a printed circuit board. It is an object of the present invention to provide this.
이와 같은 목적을 효과적으로 달성하기 위해 본 발명은, 기판상에 회로 패턴을 형성하는 단계; 상기 회로 패턴이 형성된 기판상에 광경화성 수지를 이용하여 제 1 솔더 레지스트층을 형성하는 단계; 상기 제 1 솔더 레지스트층을 제 1 마스크를 통해 노광하여 경화영역과 미 경화 영역을 형성하는 단계; 상기 제 1 솔더 레지스트층상에 광경화성 수지를 이용하여 제 2 솔더 레지스트층을 형성하는 단계; 상기 제 2 솔더 레지스트층을 제 2 마스크를 통해 노광하여 댐(dam) 형성부를 경화시키는 단계; 상기 제 2 솔더 레지스트층을 형성하는 단계와, 상기 댐(dam) 형성부를 경화시키는 단계를 1회 이상 반복하여 댐(dam) 형성부의 높이를 높이는 단계; 및 상기 솔더 레지스트층 형성과 노광이 반복된 기판을 현상하여 미 경화 된 솔더 레지스트층을 제거하는 단계;를 포함할 수 있다.In order to effectively achieve such an object, the present invention includes the steps of forming a circuit pattern on a substrate; Forming a first solder resist layer using a photocurable resin on the substrate on which the circuit pattern is formed; Exposing the first solder resist layer to light through a first mask to form a cured region and an uncured region; Forming a second solder resist layer on the first solder resist layer by using a photocurable resin; Curing the dam formation by exposing the second solder resist layer to light through a second mask; Increasing the height of the dam formation portion by repeating the step of forming the second solder resist layer and the step of curing the dam formation portion at least once; And removing the uncured solder resist layer by developing the substrate in which the formation of the solder resist layer and exposure are repeated.
상기 댐(dam) 형성부는 PoP(Package on Package) 탑볼(top ball) 영역에 형성될 수 있으며, 상기 제 1 솔더 레지스트층은 액상의 광경화성 수지를 사용하여 형성할 수 있다.The dam forming part may be formed in a package on package (PoP) top ball region, and the first solder resist layer may be formed using a liquid photocurable resin.
상기 제 1 솔더 레지스트층을 제외한 나머지 솔더 레지스트층은 고체상의 광경화성 수지 필름을 사용하여 형성할 수 있으며, 상기 제 1 솔더 레지스트층을 형성하는 단계 이전에 상기 외층회로를 갖는 기판을 솔더 레지스트 프리-트리트먼트(pre-treatment)하는 단계를 더 포함할 수 있다.The remaining solder resist layers excluding the first solder resist layer may be formed using a solid photocurable resin film, and the substrate having the outer circuit is pre-soldered before the step of forming the first solder resist layer. It may further include a step of pre-treatment.
상기 노광하여 경화영역과 미 경화영역을 형성하는 단계는 제 1 마스크를 대신하여 UV-DI(UV Direct Imaging)에 의하여 진행할 수 있으며, 상기 제 2 마스크를 통해 노광하여 댐(dam) 형성부를 경화시키는 단계 역시 UV-DI(UV Direct Imaging)에 의하여 진행할 수 있다.The step of forming the cured region and the uncured region by exposure may be performed by UV Direct Imaging (UV-DI) instead of the first mask, and the dam formation portion is cured by exposing through the second mask. The step can also be performed by UV Direct Imaging (UV-DI).
또한, 상기 기판을 현상하는 단계 후에 상기 인쇄회로기판에 포스트 큐어(post-curing) 공정을 진행할 수 있다.
In addition, after the step of developing the substrate, a post-curing process may be performed on the printed circuit board.
본 발명에 따른 인쇄회로기판의 제조방법은 3-step 이상의 솔더 레지스트 코팅이 필요한 두꺼운 두께의 솔더 레지스트 형성 시 언더컷(undercut) 불량을 방지할 수 있어, 신뢰성이 향상된 인쇄회로기판을 제공할 수 있다.
The method of manufacturing a printed circuit board according to the present invention can prevent undercut defects when forming a thick solder resist requiring 3-step or more solder resist coating, thereby providing a printed circuit board with improved reliability.
도 1a는 기존의 솔더 레지스트 형성 방법에 따른 언더컷(undercut) 불량이 발생한 단면도.
도 1b는 본 발명의 실시예에 따른 솔더 레지스트층 형성 방법에 따른 인쇄회로기판의 단면도.
도 2a는 본 발명의 실시예에 따른 솔더 레지스트층 형성 과정 중 기판상에 회로 패턴이 형성된 상태를 나타내는 단면도.
도 2b는 본 발명의 실시예에 따른 솔더 레지스트층 형성 과정 중 제 1 솔더 레지스트층이 형성된 후의 단면도.
도 2c는 본 발명의 실시예에 따른 솔더 레지스트층 형성 과정 중 제 1 솔더 레지스트층을 현상하는 공정의 단면도.
도 2d는 본 발명의 실시예에 따른 솔더 레지스트층 형성 과정 중 제 2 솔더 레지스트층이 형성된 후의 단면도.
도 2e는 본 발명의 실시예에 따른 솔더 레지스트층 형성 과정 중 제 2 솔더 레지스트층을 현상하는 공정의 단면도.
도 2f는 본 발명의 실시예에 따른 솔더 레지스트층 형성 과정 중 제 3 솔더 레지스트층이 형성된 후의 단면도.
도 2g는 본 발명의 실시예에 따른 솔더 레지스트층 형성 과정 중 제 3 솔더 레지스트층을 현상하는 공정의 단면도.
도 2h는 본 발명의 실시예에 따른 솔더 레지스트층 형성 과정 중 제 4 솔더 레지스트층이 형성된 후의 단면도.
도 2i는 본 발명의 실시예에 따른 솔더 레지스트층 형성 과정 중 제 4 솔더 레지스트층을 현상하는 공정의 단면도.
도 2j는 본 발명의 실시예에 따른 솔더 레지스트층 형성 과정 중 현상이 완료된 인쇄회로기판의 단면도.1A is a cross-sectional view in which an undercut defect occurs according to a conventional solder resist forming method.
1B is a cross-sectional view of a printed circuit board according to a method of forming a solder resist layer according to an embodiment of the present invention.
2A is a cross-sectional view showing a state in which a circuit pattern is formed on a substrate during a process of forming a solder resist layer according to an embodiment of the present invention.
2B is a cross-sectional view after a first solder resist layer is formed during a process of forming a solder resist layer according to an embodiment of the present invention.
2C is a cross-sectional view of a process of developing a first solder resist layer during a process of forming a solder resist layer according to an embodiment of the present invention.
2D is a cross-sectional view after a second solder resist layer is formed during a process of forming a solder resist layer according to an embodiment of the present invention.
2E is a cross-sectional view of a process of developing a second solder resist layer during a process of forming a solder resist layer according to an embodiment of the present invention.
2F is a cross-sectional view after a third solder resist layer is formed during a process of forming a solder resist layer according to an embodiment of the present invention.
2G is a cross-sectional view of a process of developing a third solder resist layer during a process of forming a solder resist layer according to an embodiment of the present invention.
2H is a cross-sectional view after a fourth solder resist layer is formed during a process of forming a solder resist layer according to an embodiment of the present invention.
2I is a cross-sectional view of a process of developing a fourth solder resist layer during a process of forming a solder resist layer according to an embodiment of the present invention.
2J is a cross-sectional view of a printed circuit board on which development is completed during a process of forming a solder resist layer according to an embodiment of the present invention.
본 명세서에 사용된 용어는 특정 실시 예를 설명하기 위하여 사용되며, 본 발명을 제한하기 위한 것이 아니다. 본 명세서에서 사용된 바와 같이, 단수 형태는 문맥상 다른 경우를 분명히 지적하는 것이 아니라면, 복수의 형태를 포함할 수 있다. 또한, 본 명세서에서 사용되는 경우 "포함한다(comprise)" 및/또는 :포함하는(comprising)"은 언급한 형상들, 숫자, 단계, 동작, 부재, 요소 및/또는 그룹들의 존재 또는 부가를 배재 하는 것이 아니다.The terms used herein are used to describe specific embodiments, and are not intended to limit the present invention. As used herein, the singular form may include the plural form unless the context clearly indicates another case. In addition, when used herein, "comprise" and/or:comprising" excludes the presence or addition of the mentioned shapes, numbers, steps, actions, members, elements and/or groups. Not to do.
본 발명의 목적, 특정한 장점들 및 신규한 특징들은 첨부된 도면들과 연관되어지는 이하의 상세한 설명과 바람직한 실시 예들로부터 더욱 명백해질 것이다. 본 명세서에서 각 도면의 구성요소들에 참조번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서에서, 제1, 제2 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위해 사용되는 것으로, 구성요소가 상기 용어들에 의해 제한되는 것은 아니다.
Objects, specific advantages and novel features of the present invention will become more apparent from the following detailed description and preferred embodiments associated with the accompanying drawings. In adding reference numerals to elements of each drawing in the present specification, it should be noted that, even though they are indicated on different drawings, only the same elements are to have the same number as possible. In addition, in describing the present invention, when it is determined that a detailed description of related known technologies may unnecessarily obscure the subject matter of the present invention, the detailed description thereof will be omitted. In this specification, terms such as first and second are used to distinguish one component from other components, and the component is not limited by the terms.
이하, 기존의 솔더 레지스트층 형성 방법의 문제점인 언더컷(undercut) 불량을 개선하기 위하여 창안된 본 발명을 첨부된 도면을 통하여 상세히 설명한다.Hereinafter, the present invention invented to improve undercut defects, which is a problem of the conventional solder resist layer forming method, will be described in detail with reference to the accompanying drawings.
도 2a내지 도 2j는 본 발명의 실시예에 따른 인쇄회로기판이 제조되는 과정을 보인 단면도이다.2A to 2J are cross-sectional views showing a process of manufacturing a printed circuit board according to an embodiment of the present invention.
본 실시예의 인쇄회로기판(100)을 제조하기 위해서는 먼저, 기판상에 도전성 물질로 회로 패턴(20)을 형성한다(도 2a). 이때, 기판상에 형성된 회로 패턴(20)은 금속으로 형성된 것일 수 있다. 또한, 상기 기판은 플립칩(flip chip)이 실장되는 플립칩(flip chip) 영역(80)과 패키지 온 패키지의 실장을 위한 PoP(Package on Package) 탑볼(top ball)영역(70)을 가질 수 있다.In order to manufacture the
이때, 플립칩(flip chip) 영역(80)의 경우 솔더 레지스트층의 두께가 두껍지 않기 때문에 앞에서 언급한 기존의 방법으로 솔더 레지스트의 개구부(50) 형성공정을 진행하더라도, 노광 공정에서 솔더 레지스트의 미 경화에 따른 언더컷(undercut) 불량은 발생하지 않을 수 있다. 하지만, 솔더 레지스트의 두께가 상대적으로 두꺼운 PoP(Package on Package) 탑볼(top ball)영역(70)의 경우 솔더 레지스트를 3층 이상으로 형성해야 하는 경우에, 기존의 방법을 사용할 경우 솔더 레지스트층의 하부 영역이 미 경화되어 미 경화된 솔더 레지스트층이 후속 현상 공정에서 식각되어 언더컷(undercut) 불량(도 1a)이 발생할 수 있다. 상기의 불량을 방지하기 위하여 본 발명의 실시예는, 각 솔더 레지스트층의 형성 시마다 노광 공정을 진행하여 솔더 레지스트의 미 경화로 인한 불량을 방지할 수 있다.(도 1b)At this time, in the case of the
이후, 도전성 물질로 회로 패턴(20)이 형성된 상기 기판상에 광경화성 수지를 이용하여 제 1 솔더 레지스트층(31)을 형성할 수 있다(도 2b).Thereafter, a first
이때, 솔더 레지스트층은 스크린 인쇄법, 롤러 코팅법(Roller Coating), 커튼 코팅법(Curtain Coating), 스프레이 코팅법(Spray Coating) 및 솔더 레지스트 필름 적층(lamination)방법 등에 의해 형성될 수 있으나, 이에 한정되는 것은 아니다. At this time, the solder resist layer may be formed by a screen printing method, a roller coating method, a curtain coating method, a spray coating method, and a solder resist film lamination method. It is not limited.
스크린 인쇄법의 경우, 제판을 이용하여 솔더 레지스트 패턴을 직접 인쇄하는 방법으로, 이 경우는 노광과 현상은 필요하지 않으며, 곧바로 경화를 실시할 수 있다. 롤러 코팅법의 경우는 스크린 인쇄법에 사용되는 것보다 점도가 낮은 광경화성 수지를 고무 등의 재질의 롤러에 얇게 발라 기판에 코팅할 수 있다. 다만, 이 방법은 기판에 따라 코팅되는 솔더 레지스트층의 두께를 조절하기 어렵고, 균일한 코팅층을 만들기 어려울 수 있다. 커튼 코팅법의 경우는 롤러 코팅에 사용되는 것보다 더 점도가 낮은 광경화성 수지를 사용하며, 광경화성 수지를 슬릿(slit, 미도시)을 통하여 내보내면서 슬릿 하부에 기판을 통과 시키면서 솔더 레지스트층을 코팅하는 방법이다. 이 방법은 매우 균일한 코팅 품질을 얻을 수 있으며, 기판의 크기에 제한 없이 적용할 수 있다. 스프레이 코팅법은 광경화성 수지 잉크를 분무하여 코팅하는 방법으로, 솔더 레지스트층의 두께를 조절하기 쉬운 장점이 있을 수 있다. In the case of the screen printing method, a solder resist pattern is directly printed using a plate making method. In this case, exposure and development are not necessary, and curing can be performed immediately. In the case of the roller coating method, a photocurable resin having a lower viscosity than that used in the screen printing method can be applied thinly on a roller made of a material such as rubber to coat the substrate. However, in this method, it may be difficult to control the thickness of the solder resist layer coated according to the substrate, and it may be difficult to form a uniform coating layer. In the case of the curtain coating method, a photocurable resin having a lower viscosity than that used for roller coating is used, and the photocurable resin is passed through a slit (not shown) while passing the substrate under the slit to form a solder resist layer. This is how to coat. This method can obtain very uniform coating quality and can be applied without limitation on the size of the substrate. The spray coating method is a method of coating by spraying photocurable resin ink, and may have an advantage in that it is easy to control the thickness of the solder resist layer.
이후, 제 1 솔더 레지스트 층(31)을 제 1 마스크(60)를 통해 1차 노광(exposure) 공정(도 2c)을 진행할 수 있다.Thereafter, a first exposure process (FIG. 2C) may be performed on the first solder resist
이때, 후속 현상 공정에서 제거되어야할 영역은 제 1 마스크(60)의 불투과 영역(61)을 이용하여 UV가 조사되지 않도록 빛을 차단하여 미 경화된 솔더 레지스트층(도 2c, 31)으로 남게 되며, 현상 공정 진행 후에도 제거되지 않고 남아서 인쇄회로 패턴의 보호막의 역할을 수행해야 할 영역(도 2c, 41, 46)은 제 1 마스크(60)의 투과 영역(62)을 통하여 UV 가 조사되어 경화되도록 할 수 있다. 이렇게 1차 노광 공정을 통하여 경화된 솔더 레지스트층(도 2c, 41, 46)은 후속 현상 공정에서 제거되지 않고 인쇄회로기판에 남아서 인쇄회로 패턴의 보호층 역할을 수행할 수 있다. 이러한 1차 노광 공정은 제 1 마스크를 사용하지 않고 UV-DI(UV-Direct Imaging)방법에 의할 수도 있는데, 마스크에 의하지 않고 UV를 직접 솔더 레지스트층의 원하는 영역에 조사하여 특정 영역을 경화시키는 방법으로 진행할 수도 있다. At this time, the region to be removed in the subsequent development process is left as an uncured solder resist layer (Figs. 2C and 31) by blocking light so that UV is not irradiated using the
1차 노광 공정을 진행 후, 제 1 솔더 레지스트층 상에 광경화성 수지를 이용하여 제 2 솔더 레지스트층(32)을 형성할 수 있다(도 2d). 앞에서 살펴본 바와 같이 제 2 솔더 레지스트층(32) 역시 스크린 인쇄법, 롤러 코팅법(Roller Coating), 커튼 코팅법(Curtain Coating), 스프레이 코팅법(Spray Coating) 및 솔더 레지스트 필름 적층(lamination)방법 등을 사용할 수 있으나, 이에 한정되는 것은 아니다. After the first exposure process is performed, a second solder resist
이후, 제 2 솔더 레지스트층(32) 상에 제 2 마스크(65)를 통해 2차 노광 공정(도 2e)을 진행할 수 있다. 이때, PoP(Package on Package) 탑볼(top ball) 영역의 댐(dam, 도 2j, 40)이 형성되는 영역(도 2e, 42)을 제 2 마스크의 투과 영역(도 2e, 67)을 통하여 UV에 노출시켜 경화시킬 수 있으며, 후속 현상 공정에서 제거되어야할 영역(도 2e, 32)은 제 2 마스크(도 2e, 65)의 불투과 영역(도 2e, 66)을 이용하여 UV가 조사되지 않도록 빛을 차단하여 미 경화된 솔더 레지스트층(도 2e, 32)으로 남게 할 수 있다.Thereafter, a second exposure process (FIG. 2E) may be performed on the second solder resist
이와 같이, 2차 노광 공정을 통하여 경화된 솔더 레지스트층(도 2e, 42)은 후속 현상 공정에서 제거되지 않고 인쇄회로기판에 남아서 PoP(Package on Package) 탑볼(top ball) 영역의 댐(dam, 도 2j, 40) 이 될 수 있다. 이러한 2차 노광 공정은 제 2 마스크를 사용하지 않고 UV-DI(UV-Direct Imaging)방법에 의할 수도 있는데, 마스크에 의하지 않고 UV를 직접 솔더 레지스트층의 원하는 영역에 조사하여 특정 영역을 경화시키는 방법으로 진행할 수도 있다.In this way, the solder resist layer (FIGS. 2E, 42) cured through the secondary exposure process is not removed in the subsequent development process, but remains on the printed circuit board, and thus dam (dam) in the package on package (PoP) top ball area. 2j, 40). This secondary exposure process can also be performed by UV-DI (UV-Direct Imaging) method without using a second mask, but by irradiating UV directly onto a desired area of the solder resist layer without using a mask to cure a specific area. You can also proceed with the method.
2차 노광 공정까지 진행 후, 상기 제 2 솔더 레지스트층 상에 광경화성 수지를 이용하여 제 3 솔더 레지스트층을 형성(도 2f, 33)할 수 있다. 앞에서 살펴본 바와 같이 제 3 솔더 레지스트층 역시 스크린 인쇄법, 롤러 코팅법(Roller Coating), 커튼 코팅법(Curtain Coating) 및 스프레이 코팅법(Spray Coating) 등을 사용할 수 있으나, 이에 한정되는 것은 아니다. After proceeding to the second exposure process, a third solder resist layer may be formed on the second solder resist layer using a photocurable resin (FIGS. 2F and 33). As described above, a screen printing method, a roller coating method, a curtain coating method, and a spray coating method may be used as well, but the third solder resist layer is not limited thereto.
이후, 제 3 솔더 레지스트층(도 2f, 33) 상에 2차 노광 공정에서 사용한것과 같은 상기 제 2 마스크(65)를 통해 3차 노광 공정(도 2g)을 진행할 수 있는데, PoP(Package on Package) 탑볼(top ball) 영역의 댐(dam, 도 2j, 40)이 형성되는 영역(도 2g, 43)을 제 2 마스크의 투과 영역(도 2g, 67)을 통하여 UV에 노출시켜 경화시킬 수 있고, 후속 현상 공정에서 제거되어야할 영역은 제 2 마스크(도 2g, 65)의 불투과 영역(도 2g, 66)을 이용하여 UV가 조사되지 않도록 빛을 차단하여 미 경화된 솔더 레지스트층(도 2g, 33)으로 남게 할 수 있다. 이렇게 3차 노광 공정을 통하여 경화된 솔더 레지스트층(도 2g, 43)은 후속 현상 공정에서 제거되지 않고 인쇄회로기판에 남아서 인쇄회로 패턴의 보호층 역할을 수행할 수 있다. 이러한 3차 노광 공정은 제 2 마스크를 사용하지 않고 UV-DI(UV-Direct Imaging)방법에 의할 수도 있는데, 마스크에 의하지 않고 UV를 직접 솔더 레지스트층의 원하는 영역에 조사하여 특정 영역을 경화시키는 방법으로 진행할 수도 있다.Thereafter, a third exposure process (FIG. 2G) may be performed on the third solder resist layer (FIGS. 2F, 33) through the
제 2 솔더 레지스트층 및 제 3 솔더 레지스트층까지 형성하는 이유는 PoP(Package on Package) 탑볼(top ball)영역(70)의 솔더 레지스트의 두께를 두껍게 형성하기 위함인데, 본 실시예과 같이 각 솔더 레지스트층의 형성시마다 노광 공정을 진행해 주게 됨으로써 솔더 레지스트층 하부의 미 경화에 의한 언더컷(undercut) 불량을 방지할 수 있다. 또한, 두껍게 형성된 솔더 레지스트층에 의하여 PoP(Package on Package) 탑볼(top ball)영역(80)의 패드 노출부(50) 주변에 댐(dam)을 높게 형성하여 범프(bump)가 서로 통전(bridge) 되는 것을 막을 수 있어, 미세 피치의 인쇄회로기판을 제조할 수 있게 된다.The reason for forming the second solder resist layer and the third solder resist layer is to increase the thickness of the solder resist in the package on package (PoP)
만일, 제 3 솔더 레지스트층에 의한 솔더 레지스트층의 두께보다 더 두꺼운 솔더 레지스트 층이 필요한 경우에는 제 2 솔더 레지스트층 및 제 3 솔더 레지스트층의 형성 및 노광 공정과 동일한 방법으로 제 4 솔더 레지스트층(도 2h, 34)을 형성하고 노광(도 2i)할 수 있으며, 필요에 따라서는 그 이상의 솔더 레지스트층을 형성하고 노광할 수도 있다.If a solder resist layer thicker than the thickness of the solder resist layer by the third solder resist layer is required, the fourth solder resist layer is formed in the same manner as the formation and exposure process of the second solder resist layer and the third solder resist layer ( 2H and 34) may be formed and exposed (FIG. 2I), and if necessary, a further solder resist layer may be formed and exposed.
모든 솔더 레지스트층을 형성하고 노광한 뒤에는 미 경화된 솔더 레지스트를 현상 공정을 통하여 제거할 수 있는데, 현상이 완료된 인쇄회로기판(도 2j)은 상대적으로 높은 솔더 레지스트층을 가지는 PoP(Package on Package) 탑볼(top ball)영역의 댐(도 2j, 40)을 가질 수 있다. 현상 공정은 탄산나트륨 수용액, 탄산칼륨 수용액, 수산화나트륨 수용액, 수산화칼륨 수용액 등을 스프레이 방식으로 도포하는 방식으로 진행할 수 있으나, 상기 수용액 등으로 한정되는 것은 아니고, 도포 방식 이외에 사용 가능한 다양한 방식으로 진행할 수 있다.After all the solder resist layers are formed and exposed, the uncured solder resist can be removed through a developing process.The developed printed circuit board (Fig. 2j) is a PoP (Package on Package) having a relatively high solder resist layer. It may have a dam (Figs. 2J, 40) in the top ball area. The developing process may be performed by spraying an aqueous sodium carbonate solution, an aqueous potassium carbonate solution, an aqueous sodium hydroxide solution, or an aqueous potassium hydroxide solution, but is not limited to the above aqueous solution, and may be performed in various ways other than the application method. .
현상 공정이 완료된 인쇄회로 기판에 필요에 따라 포스트 큐어(post-cure) 공정을 진행할 수 있는데, 포스트 큐어 공정은 1,000 ~ 3,000mJ/cm2의 에너지를 이용하는 광경화 공정과 150 ~ 180℃의 온도에서 1시간 내지 3시간 정도 진행하는 열경화 공정으로 이루어질 수 있다.
If necessary, a post-cure process can be performed on the printed circuit board on which the development process has been completed. The post-cure process is a photocuring process using energy of 1,000 to 3,000 mJ/cm 2 and at a temperature of 150 to 180°C. It may be made of a thermal curing process that proceeds for about 1 to 3 hours.
본 발명에 따른 또 다른 실시예를 도 2a 내지 도 2j를 참조하여 상세히 설명한다. 다만, 앞에서 설명한 내용과 중복되는 내용에 대해서는 발명의 명확한 설명을 위해서 생략할 수 있다.Another embodiment according to the present invention will be described in detail with reference to FIGS. 2A to 2J. However, content overlapping with the previously described content may be omitted for clear description of the invention.
우선, 기판상에 도전성 물질로 회로 패턴(20)을 형성한다(도 2a). 기판상에 형성된 회로 패턴(20)은 금속으로 형성된 것일 수 있다. 상기 기판은 플립칩(flip chip)이 실장되는 플립칩(flip chip) 영역(80)과 패키지 온 패키지의 실장을 위한 PoP(Package on Package) 탑볼(top ball) 영역(70)을 가질 수 있다.First, a
이후, 도전성 물질로 회로 패턴(20)이 형성된 상기 기판상에 액상의 광경화성 수지를 이용하여 제 1 솔더 레지스트층(31)을 형성할 수 있다. 액상의 광경화성 수지를 사용함으로써, 스크린 인쇄법, 롤러 코팅법(Roller Coating), 커튼 코팅법(Curtain Coating) 및 스프레이 코팅법(Spray Coating)이 적용될 수 있으나 이에 한정되는 것은 아니다. Thereafter, a first solder resist
이때, 액상의 광경화성 수지를 이용하여 제 1 솔더 레지스트층을 형성하는 이유는 솔더 레지스트층이 코팅되는 하부 영역이 프리프레그(prepreg) 또는 ABF 필름인 것을 고려하여 상기 하부 영역과 젖음성(wetting)이 좋은 액상의 광경화성 수지를 사용하는 것이다. 또한, 기판(10)상에 회로 패턴(20)이 형성되어 있어 단차를 가지기 때문에 그러한 단차를 액상의 솔더 레지스트가 쉽게 메워줄 수 있다는 점에서도 유리한 측면이 있을 수 있다.At this time, the reason for forming the first solder resist layer using a liquid photocurable resin is that the lower region and the wetting property of the lower region are considered that the lower region coated with the solder resist layer is a prepreg or an ABF film. It is to use a good liquid photocurable resin. In addition, since the
이후, 제 1 솔더 레지스트 층(31)을 제 1 마스크(60)를 통해 1차 노광(exposure) 공정(도 2c)을 진행할 수 있다.Thereafter, a first exposure process (FIG. 2C) may be performed on the first solder resist
이때, 후속 현상 공정에서 제거되어야할 영역은 제 1 마스크(60)의 불투과 영역(61)을 이용하여 UV가 조사되지 않도록 빛을 차단하여 미 경화된 솔더 레지스트층(도 2c, 31)으로 남게 되며, 현상 공정 진행 후에도 제거되지 않고 남아서 인쇄회로 패턴의 보호막의 역할을 수행해야 할 영역(도 2c, 41,46)은 제 1 마스크(60)의 투과 영역(62)을 통하여 UV 가 조사되어 경화되도록 할 수 있다. 이렇게 1차 노광 공정을 통하여 경화된 솔더 레지스트층(도 2c, 41,46)은 후속 현상 공정에서 제거되지 않고 인쇄회로기판에 남아서 인쇄회로 패턴의 보호층 역할을 수행할 수 있다. 이러한 1차 노광 공정은 제 1 마스크를 사용하지 않고 UV-DI(UV-Direct Imaging)방법에 의할 수도 있는데, 마스크에 의하지 않고 UV를 직접 솔더 레지스트층의 원하는 영역에 조사하여 특정 영역을 경화시키는 방법으로 진행할 수도 있다.At this time, the region to be removed in the subsequent development process is left as an uncured solder resist layer (Figs. 2C and 31) by blocking light so that UV is not irradiated using the
1차 노광 공정을 진행 후, 제 1 솔더 레지스트층(31) 상에 고체상의 광경화성 수지 필름을 이용하여 제 2 솔더 레지스트층(32)을 형성할 수 있다(도 2d). 이때, 고체상의 광경화성 수지 필름의 특성상 솔더 레지스트 필름 적층(lamination)방법 등을 사용하는 것이 바람직하나, 이에 한정되는 것은 아니다. After performing the first exposure process, a second solder resist
이때, 고체상의 광경화성 수지 필름을 이용하는 이유는, 액상의 제 1 솔더 레지스트층이 형성된 기판의 경우 회로 패턴층의 단차가 액상의 광경화성 수지에 의해 형성된 제 1 솔더 레지스트층에 의하여 평탄화되었기 때문에 드라이 필름 형태의 고체상의 광경화성 수지 필름을 사용하는 것이 제조 공정상 유리한 측면이 있을 수 있기 때문이다.At this time, the reason for using a solid photocurable resin film is that in the case of a substrate on which the liquid first solder resist layer is formed, the step difference of the circuit pattern layer is flattened by the first solder resist layer formed by the liquid photocurable resin. This is because the use of a solid photocurable resin film in the form of a film may have an advantageous aspect in the manufacturing process.
이후, 제 2 솔더 레지스트층(32) 상에 제 2 마스크(65)를 통해 2차 노광 공정(도 2e)을 진행할 수 있다. 이때, PoP(Package on Package) 탑볼(top ball) 영역의 댐(dam, 도 2j, 40)이 형성되는 영역을 제 2 마스크의 투과 영역(도 2e, 67)을 통하여 경화시킬 수 있으며, 후속 현상 공정에서 제거되어야할 영역은 제 2 마스크(도 2e, 65)의 불투과 영역(도 2e, 66)을 이용하여 UV가 조사되지 않도록 빛을 차단하여 미 경화된 솔더 레지스트층(도 2e, 32)으로 남게 할 수 있다.Thereafter, a second exposure process (FIG. 2E) may be performed on the second solder resist
이렇게 2차 노광 공정을 통하여 경화된 솔더 레지스트층(도 2e, 42)은 후속 현상 공정에서 제거되지 않고 인쇄회로기판에 남아서 PoP(Package on Package) 탑볼(top ball) 영역의 댐(dam, 도 2j, 40) 이 될 수 있다. 이러한 2차 노광 공정은 제 2 마스크를 사용하지 않고 UV-DI(UV-Direct Imaging)방법에 의할 수도 있는데, 마스크에 의하지 않고 UV를 직접 솔더 레지스트층의 원하는 영역에 조사하여 특정 영역을 경화시키는 방법으로 진행할 수도 있다.The solder resist layer (FIGS. 2E, 42) cured through the secondary exposure process is not removed in the subsequent development process, but remains on the printed circuit board, and thus dam (dam, FIG. 2J) in the package on package (PoP) top ball area. , 40) can be. This secondary exposure process can also be performed by UV-DI (UV-Direct Imaging) method without using a second mask, but by irradiating UV directly onto a desired area of the solder resist layer without using a mask to cure a specific area. You can also proceed with the method.
이후, 상기의 제 2 솔더 레지스트층의 형성과 노광 공정과 동일하게 제 3 솔더 레지스트층의 형성 및 노광 공정을 반복할 수 있으며, 필요에 따라서는 그 이상의 솔더 레지스트층의 형성 및 노광을 반복하여 수행할 수 있다. Thereafter, the formation of the third solder resist layer and the exposure process can be repeated in the same manner as the formation of the second solder resist layer and the exposure process, and if necessary, the formation and exposure of a further solder resist layer are repeated. can do.
이렇게 모든 솔더 레지스트층을 형성하고 노광한 뒤에는 미 경화된 솔더 레지스트를 현상 공정을 통하여 제거할 수 있는데, 현상이 완료된 인쇄회로기판(도 2j)은 상대적으로 높은 솔더 레지스트층을 가지는 PoP(Package on Package) 탑볼(top ball)영역의 댐(도 2j, 40)을 가질 수 있다. 현상 공정은 탄산나트륨 수용액, 탄산칼륨 수용액, 수산화나트륨 수용액, 수산화칼륨 수용액 등을 스프레이 방식으로 도포하는 방식으로 진행할 수 있으나, 상기 수용액 등으로 한정되는 것은 아니고, 도포 방식 이외에 사용 가능한 다양한 방식으로 진행할 수 있다.After forming all the solder resist layers and exposing them to light, the uncured solder resist can be removed through a developing process. The printed circuit board (Fig. 2j), which has been developed, is a package on package (PoP) having a relatively high solder resist layer. ) It may have a dam (Figs. 2J, 40) in the top ball area. The developing process may be performed by spraying an aqueous sodium carbonate solution, an aqueous potassium carbonate solution, an aqueous sodium hydroxide solution, or an aqueous potassium hydroxide solution, but is not limited to the above aqueous solution, and may be performed in various ways other than the application method. .
현상 공정이 완료된 인쇄회로 기판에 필요에 따라 포스트 큐어(post-cure) 공정을 진행할 수 있는데, 포스트 큐어 공정은 1,000 ~ 3,000mJ/cm2의 에너지를 이용하는 광경화 공정과 150 ~ 180℃의 온도에서 1시간 내지 3시간 정도 진행하는 열경화 공정으로 이루어질 수 있다.
If necessary, a post-cure process can be performed on the printed circuit board on which the development process has been completed. The post-cure process is a photocuring process using energy of 1,000 to 3,000 mJ/cm 2 and at a temperature of 150 to 180°C. It may be made of a thermal curing process that proceeds for about 1 to 3 hours.
비교예Comparative example (기존 방법) (Existing method)
동박적층판을 준비한 뒤, 23㎛의 솔더 레지스트층을 3회 코팅하여 총 69um의 솔더 레지스트층을 형성한 뒤, 1회의 노광 공정 진행 후 현상한다. 이후, VSEM 사진을 통하여 언더컷(undercut)에 의해 침식된 솔더 레지스트 벽면의 깊이(도 1a, A)를 측정한다.
After preparing the copper clad laminate, a 23 µm solder resist layer was coated three times to form a total 69 µm solder resist layer, and then developed after one exposure process. Thereafter, the depth of the wall of the solder resist eroded by undercut (Fig. 1A, A) is measured through the VSEM photograph.
실시예Example
동박적층판을 준비한 뒤, 23㎛의 솔더 레지스트층을 코팅 후 노광공정을 진행한다, 상기 과정을 2회 더 반복하여 총 69㎛의 솔더 레지스트층을 형성한 뒤 탄산나트륨 1% 수용액으로 60초간 현상 공정을 진행한다. 이후, VSEM 사진을 통하여 언더컷(undercut)에 의해 침식된 솔더 레지스트 벽면의 깊이(도 1a, A)를 측정한다. After preparing the copper clad laminate, the exposure process is performed after coating a 23㎛ solder resist layer. The above process is repeated two more times to form a total 69㎛ solder resist layer, and then the development process is performed with 1% sodium carbonate aqueous solution for 60 seconds. Proceed. Thereafter, the depth of the wall of the solder resist eroded by undercut (Fig. 1A, A) is measured through the VSEM photograph.
상기 표 1에서와 같이 본 발명의 실시예에 의한 솔더 레지스트 층의 경우 기존 방법에 의한 솔더 레지스트층의 경우에 비해 언더컷(undercut)에 의한 솔더 레지스트 벽면의 침식량이 매우 감소한 것을 알 수 있다.
As shown in Table 1 above, in the case of the solder resist layer according to the embodiment of the present invention, it can be seen that the amount of erosion on the wall of the solder resist due to undercut is significantly reduced compared to the case of the solder resist layer according to the conventional method.
10: 기판
20: 회로 패턴층
31: 제 1 솔더 레지스트층
32: 제 2 솔더 레지스트층
33: 제 3 솔더 레지스트층
34: 제 4 솔더 레지스트층
40: PoP 탑볼(top ball)영역의 솔더 레지스트 댐(dam)
41: 제 1 경화 솔더 레지스트층
42: 제 2 경화 솔더 레지스트층
43: 제 3 경화 솔더 레지스트층
44: 제 4 경화 솔더 레지스트층
46: 플립칩(flip chip) 영역의 경화 솔더 레지스트층
50: 솔더 레지스트 개구부
60: 제 1 마스크
61: 제 1 마스크 불투과 영역
62: 제 1 마스크 투과 영역
65: 제 2 마스크
66: 제 2 마스크 불투과 영역
67: 제 2 마스크 투과 영역
70: PoP(Package on Package) 탑볼(top ball)영역
80: 플립칩(flip chip) 영역
100: 인쇄회로기판10: substrate
20: circuit pattern layer
31: first solder resist layer
32: second solder resist layer
33: third solder resist layer
34: fourth solder resist layer
40: Solder resist dam in PoP top ball area
41: first cured solder resist layer
42: second cured solder resist layer
43: third cured solder resist layer
44: fourth hardened solder resist layer
46: Cured solder resist layer in a flip chip region
50: solder resist opening
60: first mask
61: first mask opaque area
62: first mask transmission region
65: second mask
66: second mask opaque area
67: second mask transmission area
70: PoP (Package on Package) top ball area
80: flip chip area
100: printed circuit board
Claims (9)
상기 복수의 회로 패턴이 형성된 기판상에 광경화성 수지를 이용하여 제 1 솔더 레지스트층을 형성하는 단계;
상기 제 1 솔더 레지스트층을 제 1 마스크를 통해 노광하여 경화영역과 미 경화 영역을 형성하는 단계;
상기 제 1 솔더 레지스트층상에 광경화성 수지를 이용하여 제 2 솔더 레지스트층을 형성하는 단계;
상기 제 2 솔더 레지스트층을 제 2 마스크를 통해 노광하여 댐(dam) 형성부를 경화시키는 단계;
상기 제 2 솔더 레지스트층을 형성하는 단계와, 상기 댐(dam) 형성부를 경화시키는 단계를 1회 이상 반복하여 댐(dam) 형성부의 높이를 높이는 단계; 및
상기 솔더 레지스트층 형성과 노광이 반복된 기판을 현상하여 미 경화 된 솔더 레지스트층을 제거하는 단계;를 포함하며,
상기 솔더 레지스트층은 상기 댐(dam) 형성부 및 댐(dam) 형성부 이외의 영역에서 단차를 가지며,
상기 댐(dam) 형성부에는 상기 제 1 솔더 레지스트층 및 상기 제 2 솔더 레지스트층을 연속적으로 관통하여 상기 복수의 회로 패턴 중 일부 회로 패턴 각각을 노출시키는 제 1 개구부가 형성되고,
상기 댐(dam) 형성부 이외의 영역에는 상기 제 1 솔더 레지스트층을 관통하여 상기 복수의 회로 패턴 중 다른 일부 회로 패턴 각각을 노출시키는 제 2 개구부가 형성되는 인쇄회로기판의 제조방법.Forming a plurality of circuit patterns on a substrate;
Forming a first solder resist layer using a photocurable resin on the substrate on which the plurality of circuit patterns are formed;
Exposing the first solder resist layer to light through a first mask to form a cured region and an uncured region;
Forming a second solder resist layer on the first solder resist layer by using a photocurable resin;
Curing the dam formation by exposing the second solder resist layer to light through a second mask;
Increasing the height of the dam forming portion by repeating the step of forming the second solder resist layer and curing the dam forming portion at least once; And
Including; developing the substrate in which the formation of the solder resist layer and exposure are repeated to remove the uncured solder resist layer,
The solder resist layer has a step difference in regions other than the dam formation portion and the dam formation portion,
A first opening is formed in the dam forming part to continuously penetrate the first solder resist layer and the second solder resist layer to expose each of some of the plurality of circuit patterns,
A method of manufacturing a printed circuit board, in which a second opening is formed in a region other than the dam forming part, penetrating the first solder resist layer to expose each of some other circuit patterns among the plurality of circuit patterns.
상기 댐(dam) 형성부는 PoP(Package on Package) 탑볼(top ball) 영역에 형성되는 인쇄회로기판의 제조방법.The method of claim 1,
A method of manufacturing a printed circuit board, wherein the dam forming part is formed in a package on package (PoP) top ball area.
상기 제 1 솔더 레지스트층과 상기 제 1 솔더 레지스트층을 제외한 나머지 솔더 레지스트층은 서로 다른 재질의 광경화성 수지를 사용하여 형성하는 인쇄회로기판의 제조방법.The method of claim 1,
A method of manufacturing a printed circuit board, wherein the solder resist layers other than the first solder resist layer and the first solder resist layer are formed using photocurable resins of different materials.
상기 제 1 솔더 레지스트층은 액상의 광경화성 수지를 사용하여 형성하는 인쇄회로기판의 제조방법.The method of claim 1,
The first solder resist layer is a method of manufacturing a printed circuit board formed using a liquid photocurable resin.
상기 제 1 솔더 레지스트층을 제외한 나머지 솔더 레지스트층은 고체상의 광경화성 수지 필름을 사용하여 형성하는 인쇄회로기판의 제조방법.The method of claim 1,
A method of manufacturing a printed circuit board, wherein the remaining solder resist layers except for the first solder resist layer are formed using a solid photocurable resin film.
상기 제 1 솔더 레지스트층을 형성하는 단계 이전에 상기 회로 패턴을 갖는 기판을 솔더 레지스트 프리-트리트먼트(pre-treatment)하는 단계를 더 포함하는 인쇄회로기판의 제조방법.The method of claim 1,
Before the step of forming the first solder resist layer, the method of manufacturing a printed circuit board further comprising: performing solder resist pre-treatment on the substrate having the circuit pattern.
상기 노광하여 경화영역과 미 경화영역을 형성하는 단계는 제 1 마스크를 대신하여 UV-DI(UV Direct Imaging)에 의하여 진행하는 인쇄회로기판의 제조방법.The method of claim 1,
The step of forming the cured region and the uncured region by exposure is performed by UV Direct Imaging (UV-DI) instead of the first mask.
노광하여 댐(dam) 형성부를 경화시키는 단계는 제 2 마스크를 대신하여 UV-DI(UV Direct Imaging)에 의하여 진행하는 인쇄회로기판의 제조방법.The method of claim 1,
A method of manufacturing a printed circuit board in which the step of curing the dam formation by exposing is performed by UV Direct Imaging (UV-DI) instead of the second mask.
상기 기판을 현상하는 단계 후에 상기 인쇄회로기판에 포스트 큐어(post-curing) 공정을 진행하는 인쇄회로기판의 제조방법.The method of claim 1,
A method of manufacturing a printed circuit board in which a post-curing process is performed on the printed circuit board after the step of developing the board.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020140063714A KR102186151B1 (en) | 2014-05-27 | 2014-05-27 | Method of printed circuit board |
JP2014168256A JP2015226050A (en) | 2014-05-27 | 2014-08-21 | Method for manufacturing printed circuit board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020140063714A KR102186151B1 (en) | 2014-05-27 | 2014-05-27 | Method of printed circuit board |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20150136343A KR20150136343A (en) | 2015-12-07 |
KR102186151B1 true KR102186151B1 (en) | 2020-12-03 |
Family
ID=54842584
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020140063714A KR102186151B1 (en) | 2014-05-27 | 2014-05-27 | Method of printed circuit board |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP2015226050A (en) |
KR (1) | KR102186151B1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023003435A1 (en) * | 2021-07-22 | 2023-01-26 | 엘지이노텍 주식회사 | Circuit board |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7490484B2 (en) | 2020-07-22 | 2024-05-27 | キオクシア株式会社 | Semiconductor Device |
CN114641145A (en) * | 2020-12-16 | 2022-06-17 | 深南电路股份有限公司 | Circuit board and manufacturing method of circuit board solder mask |
CN118116875B (en) * | 2024-04-30 | 2024-08-20 | 格创通信(浙江)有限公司 | System-in-chip and preparation method thereof |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003195513A (en) * | 2001-09-07 | 2003-07-09 | Canon Inc | Manufacturing method for patterned member, electron source, and manufacturing method for image display device |
JP2004327743A (en) * | 2003-04-24 | 2004-11-18 | Kyocera Corp | Wiring board with solder bump and its producing process |
JP2009098344A (en) * | 2007-10-16 | 2009-05-07 | Hitachi Chem Co Ltd | Photosensitive resin composition, and photosensitive element, resist pattern forming method and method of manufacturing printed wiring board using the same |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2586745B2 (en) * | 1991-02-22 | 1997-03-05 | 日本電気株式会社 | Manufacturing method of printed wiring board |
JP3699980B2 (en) * | 1994-12-28 | 2005-09-28 | ソニー株式会社 | Solder resist, formation method thereof, and solder supply method |
JP2006203236A (en) * | 1998-08-10 | 2006-08-03 | Fujitsu Ltd | Method for forming solder bump |
JP5399012B2 (en) * | 2008-06-26 | 2014-01-29 | エルナー株式会社 | Printed wiring board and method for forming solder resist on printed wiring board |
JP5058929B2 (en) * | 2008-09-29 | 2012-10-24 | 京セラSlcテクノロジー株式会社 | Wiring board and manufacturing method thereof |
KR20110020542A (en) | 2009-08-24 | 2011-03-03 | 주식회사 하이닉스반도체 | Chip embedded type printed circuit board |
JP2011119567A (en) * | 2009-12-07 | 2011-06-16 | Panasonic Corp | Method of manufacturing printed wiring board |
KR20140027731A (en) * | 2012-08-27 | 2014-03-07 | 삼성전기주식회사 | Method for formating solder resist and substrate for package |
-
2014
- 2014-05-27 KR KR1020140063714A patent/KR102186151B1/en active IP Right Grant
- 2014-08-21 JP JP2014168256A patent/JP2015226050A/en active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003195513A (en) * | 2001-09-07 | 2003-07-09 | Canon Inc | Manufacturing method for patterned member, electron source, and manufacturing method for image display device |
JP2004327743A (en) * | 2003-04-24 | 2004-11-18 | Kyocera Corp | Wiring board with solder bump and its producing process |
JP2009098344A (en) * | 2007-10-16 | 2009-05-07 | Hitachi Chem Co Ltd | Photosensitive resin composition, and photosensitive element, resist pattern forming method and method of manufacturing printed wiring board using the same |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023003435A1 (en) * | 2021-07-22 | 2023-01-26 | 엘지이노텍 주식회사 | Circuit board |
Also Published As
Publication number | Publication date |
---|---|
JP2015226050A (en) | 2015-12-14 |
KR20150136343A (en) | 2015-12-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6514808B2 (en) | Wiring board manufacturing method | |
CN107134414B (en) | Semiconductor device and method of manufacturing the same, flip-chip type semiconductor device and method of manufacturing the same | |
KR102186151B1 (en) | Method of printed circuit board | |
JP6514807B2 (en) | Wiring board manufacturing method | |
JP2014045195A (en) | Method for forming solder resist and substrate for package | |
US20130192885A1 (en) | Method of forming solder resist layer and printed circuit board comprising solder resist layer | |
KR20190000927U (en) | Printed wiring board | |
US20140174805A1 (en) | Printed circuit board and method of manufacturing the same | |
KR20150024150A (en) | Printed circuit board and manufacturing method thereof | |
CN110392491B (en) | PCB solder mask manufacturing method for preventing residual ink in blind hole | |
JP2007093856A (en) | Photosensitive epoxy resin adhesive film | |
KR20160001827A (en) | Method for manufacturing a circuit board | |
JP2013232464A (en) | Circuit board | |
US9288902B2 (en) | Printed circuit board and method of manufacturing the same | |
KR100940169B1 (en) | Method for manufacturing a printed circuit board by foriming a hardening resin layer | |
JP2017211617A (en) | Photosensitive resin composition, photosensitive resin film, and electronic apparatus | |
DE102017208435B4 (en) | Method for encapsulating a semiconductor chip in a housing | |
JP5743208B2 (en) | Circuit board manufacturing method | |
KR102254875B1 (en) | Method for forming via hole of multi-layer printed circuit board | |
JP2015035498A (en) | Substrate manufacturing method and substrate manufacturing apparatus | |
JP2006201434A (en) | Photomask for exposure of solder resist and wiring substrate exposed using the same or method for producing the same | |
US11917756B2 (en) | Printed wiring board and method for manufacturing printed wiring board | |
JP6121934B2 (en) | Wiring board manufacturing method | |
KR101258869B1 (en) | Method of fabricating a fine pitch metal bump for flip chip package | |
KR102327733B1 (en) | Printed circuit board and method of manufacturing the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right |