KR102160209B1 - 반도체 칩 테스트 소켓 - Google Patents

반도체 칩 테스트 소켓 Download PDF

Info

Publication number
KR102160209B1
KR102160209B1 KR1020190092663A KR20190092663A KR102160209B1 KR 102160209 B1 KR102160209 B1 KR 102160209B1 KR 1020190092663 A KR1020190092663 A KR 1020190092663A KR 20190092663 A KR20190092663 A KR 20190092663A KR 102160209 B1 KR102160209 B1 KR 102160209B1
Authority
KR
South Korea
Prior art keywords
contact arm
actuator member
pushing
contact
semiconductor chip
Prior art date
Application number
KR1020190092663A
Other languages
English (en)
Inventor
나형주
Original Assignee
(주)마이크로컨텍솔루션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)마이크로컨텍솔루션 filed Critical (주)마이크로컨텍솔루션
Priority to KR1020190092663A priority Critical patent/KR102160209B1/ko
Application granted granted Critical
Publication of KR102160209B1 publication Critical patent/KR102160209B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/04Housings; Supporting members; Arrangements of terminals
    • G01R1/0408Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0433Sockets for IC's or transistors
    • G01R1/0441Details
    • G01R1/0466Details concerning contact pieces or mechanical details, e.g. hinges or cams; Shielding
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/04Housings; Supporting members; Arrangements of terminals
    • G01R1/0408Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0433Sockets for IC's or transistors
    • G01R1/0483Sockets for un-leaded IC's having matrix type contact fields, e.g. BGA or PGA devices; Sockets for unpackaged, naked chips
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/06Measuring leads; Measuring probes
    • G01R1/067Measuring probes
    • G01R1/06711Probe needles; Cantilever beams; "Bump" contacts; Replaceable probe pins
    • G01R1/06733Geometry aspects
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/06Measuring leads; Measuring probes
    • G01R1/067Measuring probes
    • G01R1/073Multiple probes
    • G01R1/07307Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07314Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being perpendicular to test object, e.g. bed of nails or probe with bump contacts on a rigid support
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2855Environmental, reliability or burn-in testing
    • G01R31/286External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2863Contacting devices, e.g. sockets, burn-in boards or mounting fixtures
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2886Features relating to contacting the IC under test, e.g. probe heads; chucks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Geometry (AREA)
  • Environmental & Geological Engineering (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

본 발명은 반도체 칩 테스트 소켓에 관한 것으로서, 보다 상세하게는, 컨택 힘을 크게 하여 전기적 특성을 우수하게 하면서 작동에 필요한 액츄에이터 힘을 유지하여 기존의 운영 설비를 그대로 적용시킬 수 있도록 하는 MOS 타입의 컨택트를 갖는 반도체 칩 테스트 소켓에 관한 것이다.

Description

반도체 칩 테스트 소켓{TEST SOCKET}
본 발명은 반도체 칩 테스트 소켓에 관한 것으로서, 보다 상세하게는, 컨택 힘을 크게 하여 전기적 특성을 우수하게 하면서 작동에 필요한 액츄에이터 힘을 유지하여 기존의 운영 설비를 그대로 적용시킬 수 있도록 하는 MOS 타입의 컨택트를 갖는 반도체 칩 테스트 소켓에 관한 것이다.
반도체 소자는 제조 과정을 거친 후 전기적 성능을 판단하기 위한 검사를 수행하게 된다. 반도체 소자의 성능 검사는 반도체 소자의 단자와 전기적으로 접촉될 수 있도록 형성된 반도체 칩 테스트 소켓을 반도체 소자와 검사회로기판 사이에 삽입한 상태에서 검사가 수행된다. 그리고, 반도체 칩 테스트 소켓은 반도체 소자의 검사 외에도 반도체 소자의 제조 과정 중 번-인(Burn-In) 테스트 과정에서도 사용되고 있다.
반도체의 테스트 과정에서, 반도체는 테스트 소켓 내에 탑재되는 바, 이러한 소켓에 대한 반도체의 탑재를 신뢰성있게 달성하는 것은 매우 중요하다.
반도체 칩 테스트 소켓에서, 양방향으로 오픈이 되는 MOS 타입의 컨택트가 널리 사용되고 있다. 이러한 MOS 타입의 컨택트는 볼 형태의 전기 단자를 갖는 패키지에 대해서 상기 전기 단자를 양 방향에서 그립하는 형태의 컨택을 구현한다. 따라서, 상기 MOS 타입의 컨택트는 높은 신뢰성을 갖고 전기적인 연결을 달성할 수 있다.
MOS 타입의 컨택트와 패키지의 볼 단자가 서로 접촉했을 때, 컨택트와 볼 단자 사이의 컨택 힘이 크면 전기적 특성이 우수해질 수 있다. 즉, 컨택트의 컨택 힘을 크게 하면 전기적 특성이 우수해진다. 그러나, 컨택 힘을 크게 할 경우, 컨택트의 작동을 위해 필요한 액츄에이터 힘도 함께 커질 수 있다. 이 경우, 반도체 칩 테스트 소켓의 운영을 위한 운영 설비를 변경해야 할 필요가 있게 된다.
따라서, 컨택 힘을 크게 하여 전기적 특성을 우수하게 하면서 액츄에이터 힘을 유지시키서 기존의 운영 설비를 그대로 적용시킬 수 있도록 하는 MOS 타입의 컨택트를 갖는 반도체 칩 테스트 소켓을 개발할 필요가 있다.
공개특허 제10-2011-0085710호
본 발명은 전술한 문제점을 해결하기 위해 안출된 것으로서, 컨택 힘을 크게 하여 전기적 특성을 우수하게 하면서 작동에 필요한 액츄에이터 힘을 유지하여 기존의 운영 설비를 그대로 적용시킬 수 있도록 하는 MOS 타입의 컨택트를 갖는 반도체 칩 테스트 소켓을 제공하는 데 그 목적이 있다.
본 발명의 일 실시예에 따른 반도체 칩 테스트 소켓은, 하측에 위치한 베이스; 상기 베이스의 상부에 위치하며 상하 방향으로 변위 가능하게 결합되는 액츄에이터 부재; 및 상기 베이스 내에 위치하며 상하 방향으로 연장되는 하나 이상의 컨택부; 를 포함하며, 상기 액츄에이터 부재는, 하강한 제1 위치와 상승한 제2 위치 사이에서 변위 가능하며, 상기 액츄에이터 부재는, 상기 컨택부의 적어도 일 부분이 상하로 관통되는 작동 홀, 및 상기 작동 홀 내에 위치하는 푸싱부를 갖고, 상기 푸싱부는 상기 작동 홀을 전후 방향으로 전방에 위치하는 제1 홀과 후방에 위치하는 제2 홀로 분할하며, 각각의 상기 컨택부는, 각각 상하 방향으로 연장되는 제1 컨택 암, 및 제2 컨택 암을 포함하고, 상기 제1 컨택 암과 상기 제2 컨택 암은 전후 방향으로 서로 소정의 간격을 갖고 이격되어 상기 제1 컨택 암은 전방에 위치하고 상기 제2 컨택 암은 후방에 위치하며, 상기 제1 컨택 암은 적어도 일 부분이 상기 제1 홀 내에 위치하고, 상기 제2 컨택 암은 적어도 일 부분이 상기 제2 홀 내에 위치하며, 상기 액츄에이터 부재는, 상기 액츄에이터 부재가 하강하면 상기 제1 컨택 암과 상기 제2 컨택 암 사이의 간격이 커지도록 하는 외력을 가하고, 상기 액츄에이터 부재가 상승하면 제1 컨택 암과 상기 제2 컨택 암 사이의 간격이 작아지도록 하는 외력을 가하며, 상기 제1 홀의 전후 방향 폭과 상기 제2 홀의 전후 방향 폭은 서로 상이하여, 상기 액츄에이터 부재가 상기 제2 위치에 위치할 때 상기 액츄에이터 부재가 상기 제1 컨택 암에 가하는 외력의 크기와 상기 액츄에이터 부재가 상기 제2 컨택 암에 가하는 외력의 크기가 서로 상이하게 구성된다.
일 실시예에 의하면, 상기 액츄에이터 부재가 상기 제1 위치로부터 상기 제2 위치로 변위하는 과정에서, 상기 액츄에이터 부재가 상기 제1 컨택 암에 외력을 가하는 구간의 폭과, 상기 액츄에이터 부재가 상기 제2 컨택 암에 외력을 가하는 구간의 폭은, 서로 상이하다.
일 실시예에 의하면, 상기 액츄에이터 부재가 상기 제2 위치로부터 상기 제1 위치로 변위하는 과정에서, 상기 액츄에이터 부재가 상기 제1 컨택 암에 외력을 가하는 구간의 폭과, 상기 액츄에이터 부재가 상기 제2 컨택 암에 외력을 가하는 구간의 폭은, 서로 동일하다.
일 실시예에 의하면, 상기 제1 컨택 암과 제2 컨택 암은 제1 중심선을 중심으로 하여 전후 방향으로 대칭인 구성을 갖고, 상기 푸싱부는 제2 중심선을 중심으로 하여 전후 방향으로 대칭인 구성을 가지며, 상기 액츄에이터 부재가 상기 제1 위치에 위치할 때, 상기 제1 중심선과 상기 제2 중심선은 겹쳐지게 위치한다.
일 실시예에 의하면, 상기 제1 홀은, 전방에 위치하는 제1-1 푸싱면, 및 후방에 위치하는 제1-2 푸싱면을 포함하고, 상기 제2 홀은, 후방에 위치하는 제2-1 푸싱면, 및 전방에 위치하는 제2-2 푸싱면을 갖고, 상기 제1-1 푸싱면은 상기 제1 컨택 암의 전면과 면하고, 상기 제1-2 푸싱면은 상기 푸싱부의 전면을 구성하며 상기 제1 컨택 암의 후면과 면하고, 상기 제2-1 푸싱면은 상기 제2 컨택 암의 후면과 면하고, 상기 제2-2 푸싱면은 상기 푸싱부의 후면을 구성하며 상기 제2 컨택 암의 전면과 면하게 구성된다.
일 실시예에 의하면, 상기 액츄에이터 부재가 상기 제1 위치에 위치할 때, 상기 제1-1 푸싱면과 상기 제1 컨택 암의 전면 사이의 거리는, 상기 제2-1 푸싱면과 상기 제2 컨택 암의 후면 사이의 거리와 상이하여, 상기 액츄에이터 부재가 상기 제1 위치에서 상기 제2 위치로 변위할 때, 상기 제1-1 푸싱면은 상기 제1 컨택 암에 후방으로 외력을 가하고, 상기 제2-1 푸싱면이 상기 제2 컨택 암에 전방으로 외력을 가하며, 상기 제1-1 푸싱면이 상기 제1 컨택 암에 후방으로 외력을 가하는 구간의 폭과 상기 제2-1 푸싱면이 상기 제2 컨택 암에 전방으로 외력을 가하는 구간의 폭은 서로 상이하게 구성된다.
일 실시예에 의하면, 상기 액츄에이터 부재는, 상기 제1-1 푸싱면의 전방에 위치하며 상기 제1 컨택 암과 상하 방향으로 겹쳐지는 제1 푸싱 바디, 및 상기 제2-1 푸싱면의 후방에 위치하며 상기 제2 컨택 암과 상하 방향으로 겹쳐지는 제2 푸싱 바디를 포함하고, 상기 액츄에이터 부재가 상기 제1 위치에 위치할 때, 상기 제1 컨택 암과 상기 제1 푸싱 바디 사이가 상하 방향으로 겹쳐지는 영역의 전후 방향 폭과, 상기 제2 컨택 암과 상기 제2 푸싱 바디 사이가 상하 방향으로 겹쳐지는 영역의 전후 방향 폭은 서로 상이하게 구성된다.
일 실시예에 의하면, 상기 액츄에이터 부재가 상기 제2 위치에서 상기 제1 위치로 변위할 때, 상기 제1-2 푸싱면은 상기 제1 컨택 암에 전방으로 외력을 가하고, 상기 제2-2 푸싱면이 상기 제2 컨택 암에 후방으로 외력을 가하며, 상기 제1-2 푸싱면이 상기 제1 컨택 암에 전방으로 외력을 가하는 구간의 폭과 상기 제2-2 푸싱면이 상기 제2 컨택 암에 후방으로 외력을 가하는 구간의 폭은 서로 동일하게 구성된다.
일 실시예에 의하면, 상기 액츄에이터 부재는, 상기 베이스의 상부에 위치하며 상기 작동 홀이 형성된 액츄에이터 바디, 및 상기 액츄에이터 바디의 외측 둘레를 구성하며 상방향으로 돌출되어 외력을 인가받을 수 있는 사이드 바디를 포함한다.
일 실시예에 의하면, 상기 베이스에 회동 가능하게 연결되는 래치;를 더 포함하며, 상기 사이드 바디는 상기 래치의 적어도 일 부분의 상부에 위치하는 레버 돌부를 포함하고, 상기 액츄에이터 부재가 하강하면 상기 레버 돌부가 상기 래치를 눌러 회동시킨다.
일 실시예에 의하면, 상기 액츄에이터 바디 상부에 위치하며, 상기 베이스에 고정되는 어댑터;를 더 포함하며, 상기 어댑터와 상기 베이스 사이에는 소정의 높이를 갖는 공간부가 형성되고, 상기 액츄에이터 바디는 상기 공간부 내에서 상하로 변위 가능하다.
본 발명에 따른 반도체 칩 테스트 소켓은, 복수의 컨택 암 사이의 컨택 힘이 서로 상이하여 전기적 특성을 우수해 질 수 있다. 동시에, 작동에 필요한 액츄에이터 힘은 그대로 유지되어, 기존의 운영 설비를 그대로 적용시킬 수 있다.
도 1 은 본 발명의 실시 형태와 비교되는 비교 형태에 의한 반도체 칩 테스트 소켓의 분해 구조를 나타낸 도면이다.
도 2 는 도 1 의 반도체 칩 테스트 소켓의 단면 구조를 나타낸 단면도이다.
도 3 은 도 1 의 반도체 칩 테스트 소켓을 상부에서 바라본 것을 나타낸 도면이다.
도 4 는 도 1 의 반도체 칩 테스트 소켓의 작동 홀을 아래에서 바라본 것을 확대하여 나타낸 것이다.
도 5 는 도 1 의 반도체 칩 테스트 소켓의 액츄에이터 부재의 작동 홀의 구조를 나타낸 것이다.
도 6a 내지 6c 는 도 1 의 반도체 칩 테스트 소켓의 액츄에이터 부재의 작동 홀과 컨택부의 구조를 나타낸 것이다.
도 7 은 본 발명의 실시 형태에 의한 반도체 칩 테스트 소켓의 분해 구조를 나타낸 도면이다.
도 8a 는 도 7 의 반도체 칩 테스트 소켓의 단면 구조를 나타낸 단면도이다.
도 8b 는 도 7 의 반도체 칩 테스트 소켓의 컨택부의 구조를 나타낸 단면도이다.
도 9 는 도 7 의 반도체 칩 테스트 소켓의 액츄에이터 부재의 작동 홀의 구조를 나타낸 것이다.
도 10 및 11 은 도 7 의 반도체 칩 테스트 소켓의 액츄에이터 부재의 작동 홀과 컨택부의 구조 및 액츄에이터 부재에 의한 컨택부의 작동을 나타낸 것이다.
도 12 는 본 발명의 실시예에 의한 반도체 칩 테스트 소켓의 실험 결과를 나타낸 것이다.
이하, 첨부된 도면을 참조하여, 본 발명에 따른 바람직한 실시예에 대하여 설명한다.
우선, 본 발명의 개념이 더욱 명확하게 이해될 수 있도록, 도 1 내지 6 을 참조하여, 본 발명의 실시 형태와 대비되는 비교 실시예에 대해서 먼저 설명한다.
도 1 은 반도체 칩을 테스트하기 위한 반도체 칩 테스트 소켓의 일 비교 실시예의 분해 구조를 나타낸 도면이며, 도 2 는 도 1 의 반도체 칩 테스트 소켓의 단면 구조를 나타낸 단면도이고, 도 3 은 도 1 의 반도체 칩 테스트 소켓을 위에서 바라본 형태를 나타낸 도면이다.
이러한 비교 실시예에 의한 반도체 칩 테스트 소켓은, 베이스(10), 어댑터(20), 액츄에이터 부재(30), 래치(40), 및 컨택부(50)를 포함한다.
베이스(10)는 반도체 칩 테스트 소켓의 하부를 구성한다. 베이스(10)에는 컨택부(50)가 수용될 수 있도록 상하 방향으로 관통되는 복수 개의 하부 홀(11)이 형성되어 있다.
어댑터(20)는 베이스(10) 상에 배치된다. 어댑터(20)는 베이스(10)의 상면과 소정 거리 이격된 위치에서 고정된다. 따라서, 어댑터(20)의 저면과 베이스(10)의 상면 사이에는 소정의 높이 간격을 갖는 공간부(V)가 마련된다. 어댑터(20)의 중심 부분에는 상하로 오픈되는 오픈부(21)가 형성되어, 후술하는 액츄에이터 부재(30)의 액츄에이터 바디(31)가 상방향으로 노출될 수 있다.
액츄에이터 부재(30)는 베이스(10) 상에 탑재되며, 베이스(10)에 대해서 상하 방향으로 위치 이동할 수 있다. 이때, 액츄에이터 부재(30)가 하강한 위치를 제1 위치라고 하고, 상승한 위치를 제2 위치라고 하면, 상기 액츄에이터 부재(30)는 상기 제1 위치와 제2 위치 사이에서 상하로 변위 가능하다고 설명할 수 있다.
액츄에이터 부재(30)는, 액츄에이터 바디(31)와, 사이드 바디(32)를 포함하여 구성된다. 액츄에이터 바디(31)와 사이드 바디(32)는 액츄에이터 부재(30)의 일 부분으로서, 독립적인 부재가 아니다.
액츄에이터 바디(31)는 적어도 일 부분이 상기 베이스(10)와 어댑터(20) 사이의 공간부(V) 내에 위치한다. 앞서 설명한 바와 같이, 어댑터(20)의 중심 부분이 상하로 오픈되어 있음으로서, 액츄에이터 바디(31)의 적어도 일 부분이 상방향으로 노출될 수 있다. 액츄에이터 바디(31) 상에는 반도체 칩이 안착될 수 있는 반도체 칩 안착면(A)이 마련된다.
액츄에이터 바디(31)에는 상하로 관통되는 복수 개의 작동 홀(33)이 형성되어 있다. 상기 작동 홀(33)은 상기 베이스(10)의 하부 홀(11)과 상하 방향으로 중첩되어 나란하게 위치할 수 있다. 작동 홀(33)과 하부 홀(11)은 상하 방향으로 나란하게 위치하여 하나의 수용 공간을 구성할 수 있으며, 상기 수용 공간 내에 후술하는 컨택부(50)가 수용될 수 있다.
사이드 바디(32)는 상기 액츄에이터 바디(31)의 외측 둘레의 적어도 일 부분을 구성하며, 반도체 칩 테스트 소켓의 상부 둘레를 구성한다. 따라서, 사이드 바디(32)를 위에서 누르면, 사이드 바디(32)는 상방향으로부터 하방향으로 가압되는 외력을 받을 수 있다. 사이드 바디(32)가 하방향으로 가압되는 외력을 받으면, 상기 액츄에이터 바디(32)와 함께 액츄에이터 부재(30)가 일체로 하방향으로 변위할 수 있다. 물론, 사이드 바디(32)가 상방향으로 외력을 받으면 상기 액츄에이터 바디(32)와 함께 액츄에이터 부재(30)가 일체로 상방향으로 변위할 수 있다.
사이드 바디(32)의 측 방향 내측에는 후술하는 래치(40)를 개방할 수 있는 레버 돌부(34)가 구비될 수 있다.
래치(40)는 베이스(10)에 연결되어 액츄에이터 부재(30)의 상하 이동에 따라서 회동할 수 있는 부재이다. 래치(40)는 액츄에이터 바디(31) 상의 반도체 칩 안착면(A)을 덮어서 반도체 칩 테스트 소켓 내에 탑재된 반도체 칩을 가압하여 위치 고정시킬 수 있다.
래치(40)는 소정의 연결축(41)을 통해 베이스(10)에 연결된다. 따라서, 래치(40)가 연결축(41)을 중심으로 하여 회동할 수 있다. 연결축(41)을 중심으로 하여 베이스(10)의 내측에 위치한 부분을 래치(40)의 전단이라고 하고, 베이스(10)의 외측에 위치한 부분을 래치(40)의 후단이라고 할 때, 래치(40)의 후단 상면에는 누름면(42)이 형성된다. 누름면(42)은 액츄에이터 부재(30)의 레버 돌부(34)에 의해서 눌려질 수 있다.
이하에서는 액츄에이터 부재(30)와, 액츄에이터 부재(30)를 관통하는 컨택부(50)에 대해서 상세하게 설명한다.
도 4 는 액츄에이터 부재(30)에 구비되는 작동 홀(33)의 구조를 아래에서 바라본 형상을 나타낸 것이다. 아울러, 도 5 (a), (b) 는 각각 작동 홀(33)의 단면을 입체적으로 본 도면이다. 아울러, 도 6a 는 컨택부(50)의 구조를 나타낸 것이며, 도 6b 및 6c 는 작동 홀(33)에 컨택부(50)가 탑재되는 형태의 일 예를 나타낸 것이다. 여기서, 도 6c 에서는, 액츄에이터 부재(30) 상에 볼 단자(B)를 갖는 반도체 칩(T)이 탑재된 상태로 도시되어 있다.
액츄에이터 부재(30)의 작동 홀(33) 내에는 푸싱부(35)가 구비될 수 있다. 푸싱부(35)는 작동 홀(33) 내에 마련되어, 작동 홀(33)을 2 분할한다. 따라서, 작동 홀(33)은 푸싱부(35) 전방의 제1 홀(33a), 및 푸싱부(35) 후방의 제2 홀(33b)로 구성될 수 있다. 제1 홀(33a)과 제2 홀(33b)는 서로 동일한 면적을 가질 수 있다. 즉, 푸싱부(35)는 작동 홀(33)의 중심에 위치할 수 있다. 여기서, 전방과 후방이라 함은 반드시 특정한 방향에 한정한 것이 아니며, 작동 홀(33)이 분할되는 방향을 전후 방향이라고 지칭한다.
구체적으로, 도 5 를 참조하여, 작동 홀(33)의 각 부에 대해서 설명하면, 제1 홀(33a)의 전면은 제1-1 푸싱면(P1-1)을 구성하고, 제1 홀(33a)의 후면은 제1-2 푸싱면(P1-2)을 구성한다. 아울러, 제2 홀(33b)의 후면은 제2-1 푸싱면(P2-1)을 구성하고, 제2 홀(33b)의 전면은 제2-2 푸싱면(P2-2)을 구성한다.
제1 홀(33a)과 제2 홀(33b)는 서로 동일한 면적을 가질 수 있으며, 푸싱부(35)는 작동 홀(33)의 중심에 위치할 수 있다. 따라서, 동일한 높이의 수평면(L) 상에서 제1-1 푸싱면(P1-1)과 제1-2 푸싱면(P1-2) 사이의 거리 M 과 제2-1 푸싱면(P2-1)과 제2-2 푸싱면(P2-2) 사이의 거리 N 은 서로 동일하다.
컨택부(50)는 서로 마주보는 바 형상의 제1 컨택 암(52)과 제2 컨택 암(54)을 포함한다. 제1 컨택 암(52)과 제2 컨택 암(54)의 하단은 일체로 연결된다. 또한, 제1 컨택 암(52)과 제2 컨택 암(54)의 적어도 일 부분은, 상방향으로 갈수록 전후 방향으로 서로 이격되는 거리가 커지는 경사 구조를 가질 수 있다. 따라서, 컨택부(50)는 전체적으로 V 자 형상을 가질 수 있다.
아울러, 컨택부(50)는 전후 방향으로 대칭 구조를 가질 수 있다. 즉, 중심축(C)의 전방에 위치하는 제1 컨택 암(52)과 중심축(C)의 후방에 위치하는 제2 컨택 암(54)은 중심축(C)을 기준으로 하여 서로 전후 방향으로 대칭인 구조를 가질 수 있다.
컨택부(50)는 상기 베이스(10)의 하부 홀(11)과 액츄에이터 부재(30)의 작동 홀(33)을 관통하도록 위치한다. 컨택부(500)의 상단은 작동 홀(33)을 통해 상방향으로 노출되며, 컨택부(500)의 하단은 하부 홀(11)을 통해 하방향으로 노출된다. 이때, 상기 제1 컨택 암(52)의 상단은 작동 홀(33)의 제1 홀(33a)을 관통하여 상방향으로 노출되며, 제2 컨택 암(54)의 상단은 작동 홀(33)의 제2 홀(33b)을 관통하여 상방향으로 노출될 수 있다.
비교예의 경우, 푸싱부(35)는 작동 홀(33)의 중심에 위치한다. 따라서 제1 홀(33a)과 제2 홀(33b)는 서로 동일한 면적을 갖는다. 또한, 푸싱부(35)의 중심축(C)과 컨택부(50)의 중심축(C)은 서로 동일한 위치에 위치한다.
이하에서는 상기와 같은 구성을 갖는 비교 실시예의 반도체 칩 테스트 소켓의 작동에 대해서 설명한다. 구체적으로는, 액츄에이터 부재(30)의 변위에 의한 컨택 암(50)의 변형에 대해서 설명한다.
액츄에이터 부재(30)가 상하로 변위하면 상기 푸싱부(35)도 상하로 변위함은 자명하다.
먼저, 액츄에이터 부재(30)가 상승한 위치(제2 위치)에서 하강한 위치(제1 위치)로 변위하는 경우에 대해서 설명한다.
푸싱부(35)가 하강하여 제1 컨택 암(52)과 제2 컨택 암(54)에 맞닿는 위치까지 도달하면, 푸싱부(35)는 상기 제1 컨택 암(52)과 제2 컨택 암(54)의 적어도 일 부분(보다 상세하게는, 제1 컨택 암(52)과 제2 컨택 암(54)이 서로 마주보는 부분, 내측부)을 밀어서 변형시킬 수 있다. 이때, 제1-2 푸싱면(P1-2)은 제1 컨택 암(52)을 전방으로 밀고, 제2-2 푸싱면(P2-2)은 제2 컨택 암(54)을 후방으로 밀어서 변형시킨다.
즉, 도 6c 의 화살표 M 의 하방향으로 액츄에이터 부재(30)가 변위하면 상기 제1 컨택 암(52)과 제2 컨택 암(54)이 화살표 N 의 외측 방향(볼 단자(B)로부터 이격되는 방향)으로 변위하여 제1 컨택 암(52)과 제2 컨택 암(54) 사이의 거리가 더 커질 수 있다. 이에 따라서, 반도체 칩(T)의 볼 단자(B)로부터 제1 컨택 암(52)과 제2 컨택 암(54)이 이탈할 수 있다.
이어서, 액츄에이터 부재(30)가 하강한 위치(제1 위치)에서 상승한 위치(제2 위치)로 변위하는 경우에 대해서 설명한다.
액츄에이터 부재(30)가 화살표 M 의 상방향으로 변위하면 푸싱부(35) 또한 상방향으로 변위한다. 이때, 액츄에이터 부재(30)가 소정의 높이에 도달하면, 푸싱부(35)가 제1 컨택 암(52)과 제2 컨택 암(54)에 가하는 힘이 제거된다.
아울러, 액츄에이터 부재(30)가 더 상승하여 제1-1 푸싱면(P1-1)과 제2-1 푸싱면(P2-1)이 각각 제1 컨택 암(52)과 제2 컨택 암(54)에 맞닿는 위치까지 도달하면, 제1-1 푸싱면(P1-1)은 컨택 암(52)을 후방으로 밀고, 제2-1 푸싱면(P2-1)은 제2 컨택 암(54)을 전방으로 밀 수 있다. 즉, 제1-1 푸싱면(P1-1)과 제2-1 푸싱면(P2-1)은 제1 컨택 암(52)과 제2 컨택 암(54)을 서로 마주보는 방향으로 밀 수 있다. 이에 따라서, 제1 컨택 암(52)과 제2 컨택 암(54) 사이의 거리가 좁혀지도록 할 수도 있다.
따라서, 제1 컨택 암(52)과 제2 컨택 암(54) 사이의 거리가 좁혀져서 제1 컨택 암(52)과 제2 컨택 암(54) 사이에 위치하는 반도체 칩(T)의 볼 단자(B)를 그립할 수 있다.
상기와 같은 작동에 의하면, 상기 푸싱부(35)의 상기 제1-2 푸싱면(P1-2)과 제2-2 푸싱면(P2-2)을 구성하는 부분은 컨택부(50)의 제1 컨택 암(52)과 제2 컨택 암(54) 사이를 벌려서 오픈시키는 오픈 푸셔(open pusher)라고 할 수 있고, 상기 제1-1 푸싱면(P1-1)과 제2-1 푸싱면(P2-1)은 제1 컨택 암(52)과 제2 컨택 암(54) 사이를 오므려서 클로징시키는 클로징 푸셔(closing pusher) 라고 할 수 있다. 즉, 도 6b 에 도시된 바를 참조하면, 하나의 컨택부(50)를 작동시키는 액츄에이터 부재(30)의 일 부분을 한 단위로 볼 때, 오픈 푸셔 기능을 갖는 푸싱부(35)를 사이에 두고 2 개의 클로징 푸셔(36a, 36b)가 구비된다고 할 수 있다.
이와 같은 비교예의 경우, 푸싱부(35)는 작동 홀(33)의 중심에 위치한다. 따라서 제1 홀(33a)과 제2 홀(33b)는 서로 동일한 면적을 갖는다. 또한, 푸싱부(35)의 중심축(C)과 컨택부(50)의 중심축(C)은 서로 동일한 위치에 위치한다.
따라서, 제1-1 푸싱면(P1-1)이 제1 컨택 암(52)을 후방으로 미는 힘과 제2-1 푸싱면(P2-1)이 제2 컨택 암(54)을 전방으로 미는 힘은 서로 동일하다. 즉, 반도체 칩(T)의 볼 단자(B)에 대해서 제1 컨택 암(52)이 밀착하는 제1 컨택 힘(contact force)과, 제2 컨택 암(54)이 밀착하는 제2 컨택 힘은 서로 동일하다고 할 수 있다. 즉, 제1 컨택 암(52)이 반도체 칩(T)의 볼 단자(B)에 대해서 컨택하는 제1 컨택 힘(contact force)의 크기 f1 과, 제2 컨택 암(54)이 반도체 칩(T)의 볼 단자(B)에 대해서 컨택하는 제2 컨택 힘(contact force) 의 크기 f2 는, f1=f2 의 관계를 갖는다.
한편, 액츄에이터 부재(30)가 하강했을 때, 제1-2 푸싱면(P1-2)이 제1 컨택 암(52)을 전방으로 미는 힘과, 제2-2 푸싱면(P2-2)이 제2 컨택 암(54)을 후방으로 미는 힘 또한, 동일하다. 즉, 액츄에이터 부재(30)가 컨택부(50)의 제1 컨택 암(52)과 제2 컨택 암(54)을 서로 이격시키는 액츄에이터 힘(actuator force, 또는 오픈 힘(open force))은 동일하다고 할 수 있다. 즉, 제1-2 푸싱면(P1-2)이 제1 컨택 암(52)을 전방으로 미는 제1 액츄에이터 힘 g1 과, 제2-2 푸싱면(P2-2)이 제2 컨택 암(54)을 후방으로 미는 제2 액츄에이터 힘 g2 는 g1=g2 의 관계를 갖는다.
이하에서는 위 비교 실시예와 대비하여, 본 발명의 실시예에 의한 반도체 칩 테스트 소켓에 대해서 설명한다.
도 7 은 발명의 실시 형태에 의한 반도체 칩 테스트 소켓의 구조를 나타낸 분해도이고, 도 8a 는 본 발명의 실시 형태에 의한 반도체 칩 테스트 소켓의 구조를 나타낸 도면이며, 도 8b 는 컨택부의 구조를 나타낸 도면이다. 아울러, 도 9 는 본 발명의 실시 형태에 따른 반도체 칩 테스트 소켓의 액츄에이터(200)의 작동 홀(210)의 구조를 입체적으로 나타낸 도면이다. 또한, 도 10 은 본 발명의 실시 형태에 따른 반도체 칩 테스트 소켓의 액츄에이터(200)의 작동 홀(210)과 컨택부(120)의 구조를 나타낸 것이다.
본 발명의 실시 형태에 의한 반도체 칩 테스트 소켓은, 하측에 위치한 베이스(110); 상기 베이스(110) 내에 위치하며 상하로 연장되는 하나 이상의 컨택부(120); 상기 베이스(110)의 상부에 배치되는 어댑터(130), 개폐 가능한 래치(140), 및 액츄에이터 부재(200); 를 포함한다.
베이스(110)는 반도체 칩 테스트 소켓의 하부를 구성하며, 중심부에 상하로 관통된 하부 홀(111)을 갖는다.
컨택부(120)는 투입 공간(111) 내에 투입되어 고정된다. 컨택부(120)는 반도체 칩 테스트 소켓 하부에 연결되는 PCB 와 반도체 칩 테스트 소켓 상에 탑재되는 반도체 칩을 전기적으로 연결할 수 있다.
각각의 컨택부(120)는 제1 컨택 암(122), 및 제2 컨택 암(124)을 포함한다. 상기 제1 컨택 암(122)과 상기 제2 컨택 암(124)은 전후 방향으로 서로 소정의 간격을 갖고 마주보며 각각 상하 방향으로 연장되는 소정의 바(bar)로 구성될 수 있다. 바람직하게는, 상기 제1 컨택 암(122)과 제2 컨택 암(124)은, 도 10 에 도시된 바와 같이 각각 소정의 만곡부(또는 절곡부)를 포함하며, 경사면부를 포함하여 입체 구조를 가질 수 있다. 이때, 상기 경사면부는 액츄에이터 부재(200)가 접근하면 액츄에이터 부재(200)에 접하여 외력을 받는 부분으로 구성될 수 있다.
일 실시예에 의하면, 상기 컨택부(120)를 구성하는 제1 컨택 암(122)과 제2 컨택 암(124)은 중심선(C)을 기준으로 하여 서로 전후 방향으로 대칭인 구성을 가질 수 있다. 즉, 중심선(C)의 전방에는 제1 컨택 암(122)이 구비되며, 중심선(C)의 후방에는 제2 컨택 암(124)이 구비된다. 이러한 구성은 앞서 설명한 비교예와 동일하다.
어댑터(130)는 베이스(110) 상에 배치된다. 어댑터(130)는 베이스(110)의 상면과 소정 거리 이격된 위치에서 고정된다. 따라서, 어댑터(130)의 저면과 베이스(110)의 상면 사이에는 소정의 높이 간격을 갖는 공간부(V)가 마련된다. 어댑터(130)의 중심 부분은 상하로 오픈되어, 후술하는 액츄에이터 부재(200)의 액츄에이터 바디(202)가 상방향으로 노출될 수 있다. 액츄에이터 바디(202) 상에는 반도체 칩이 안착될 수 있는 반도체 칩 안착면(A)이 마련된다.
래치(140)는 베이스(110)에 연결되어 액츄에이터 부재(200)의 상하 이동에 따라서 회동할 수 있는 부재이다. 래치(140)는 반도체 칩 안착면(A)을 덮어서 베이스(110) 상에 탑재된 반도체 칩을 가압하여 위치 고정시킬 수 있다.
래치(140)가 반도체 칩 안착면 방향으로 회동하여 반도체 칩 안착면(A)을 덮는 상태(래치(140)가 베이스(110) 상에 탑재된 반도체 칩을 가압하여 위치 고정시키는 상태)는 반도체 칩 테스트 소켓이 클로징되는 클로징 상태라고 할 수 있다. 반대로, 래치(140)가 외측 방향으로 회동하여 반도체 칩 안착면(A)이 개방된 상태는 반도체 칩 테스트 소켓이 오픈되는 오픈 상태라고 할 수 있다.
액츄에이터 부재(200)는 베이스(110)에 대해서 상하 방향으로 위치 이동할 수 있다. 액츄에이터 부재(200)는, 액츄에이터 바디(202)과, 사이드 바디(204)를 포함하여 구성된다. 액츄에이터 바디(202)는, 어댑터(130)와 베이스(110) 사이의 공간부(V) 내에 위치한다. 아울러, 사이드 바디(204)는 상기 액츄에이터 바디(202)의 외측 둘레에 위치하며, 반도체 칩 테스트 소켓의 상부 둘레를 구성한다. 아울러, 사이드 바디(204)에는 레버 돌부(206)가 구비되어 래치(140)를 개폐할 수 있다. 또한, 액츄에이터 바디(202)에는 작동 홀(210)이 형성된다.
베이스(110)와 액츄에이터 부재(200) 사이에 제1 탄성부(미도시)가 배치될 수 있다. 제1 탄성부는 액츄에이터 부재(200)를 상방향으로 탄성 바이어스시킨다.
아울러, 래치(140)의 후단에는 베이스(110)와 래치(140) 사이에 배치되는 제2 탄성부(미도시)가 배치될 수 있다. 제2 탄성부(미도시)는 래치(140)와 베이스(110) 사이를 탄성 바이어스한다.
상기와 같은 구성을 가짐으로서, 반도체 칩 테스트 소켓은 이하와 같은 작동 형태를 갖는다.
우선, 액츄에이터 부재(200)에 가해지는 외력이 없을 때에는 액츄에이터 부재(200)가 베이스(110)에 대해서 상방향으로 이격된다. 이때, 래치(140), 및 반도체 칩 테스트 소켓은 클로징 상태가 된다. 아울러, 액츄에이터 부재(200)는 상승한 위치(제1 위치)에 위치한다.
반대로, 액츄에이터 부재(200)에 하방향으로 가압하는 외력이 가해지면 액츄에이터 부재(200)가 베이스(110) 방향으로 하강한다. 이때, 래치(140)의 외측 후단은 레버 돌부(206)에 의해서 눌려져서 오픈된다. 이때, 래치(140), 및 반도체 칩 테스트 소켓은 오픈 상태가 된다. 아울러, 액츄에이터 부재(200)는 하강한 위치(제2 위치)에 위치한다.
본 발명의 실시 형태에 의한 베이스(110), 어댑터(130), 래치(140) 및 액츄에이터 부재(200)의 구성 및 작동에 관한 설명 중, 상기 설명한 비교예와 상통한 부분은 그 설명을 생략한다.
실시예에 의하면, 액츄에이터 부재(200)가 비교예와 상이한 구성을 갖고, 그에 의해서 컨택부(120)의 작동이 비교예와 상이하다. 따라서, 이하의 설명에서는, 실시예와 비교예가 서로 차이점을 갖는 구성인, 실시예의 액츄에이터 부재(200) 및 그에 의한 작동에 대해서 상세하게 설명한다.
도 9 는 본 발명의 실시 형태에 따른 반도체 칩 테스트 소켓의 액츄에이터 부재(200)의 작동 홀(210)의 구조를 입체적으로 나타낸 도면이다. 또한, 도 10 은 본 발명의 실시 형태에 따른 반도체 칩 테스트 소켓의 액츄에이터(200)의 작동 홀(210)과 컨택부(120)의 구조를 나타낸 것이다.
액츄에이터 부재(200)는 복수 개의 작동 홀(210), 및 상기 작동 홀(210) 내에 위치하는 푸싱부(220)를 포함한다.
작동 홀(210)은 액츄에이터 부재(200)의 적어도 일 부분을 상하 방향으로 관통하는 홀로 구성된다. 작동 홀(210) 복수 개 마련되되, 복수 개의 작동 홀(210)은 컨택부(120)에 배치(베이스(110)의 하부 홀(111)의 배치)에 대응하는 배치를 가질 수 있다. 즉, 작동 홀(210)의 배치 형상은 소정의 메쉬(mesh) 형상을 가질 수 있다.
바람직하게는, 각각의 작동 홀(210)은 위, 아래에서 본 단면 형상이 소정의 직사각형 형상일 수 있다.
푸싱부(220)는 작동 홀(210) 내에 위치하며, 상기 작동 홀(210)을 수평 방향으로 2 개의 공간으로 분할한다. 이에 따라서, 작동 홀(210)은 상기 푸싱부(220)를 사이에 두고 제1 홀(212)과, 제1 홀(214)로 분할된다. 바람직하게는, 도 9 에 도시된 바와 같이, 상기 푸싱부(220)의 단면 형상은 전체적으로 역삼각형 형상을 가질 수 있다. 즉, 하방으로 갈수록 푸싱부(220)의 전후 방향 폭이 좁아질 수 있다. 따라서, 푸싱부(220)의 하단에는 첨부(222)가 형성되며, 상기 첨부를 통과하는 수직선을 중심으로 하여 푸싱부(220)는 전후 방향으로 대칭인 형상을 가질 수 있다.
제1 홀(212) 의 전면은 제1-1 푸싱면(212a)을 구성하고, 제1 홀(212)의 후면은 제1-2 푸싱면(212b)을 구성한다. 아울러, 제1 홀(214)의 후면은 제2-1 푸싱면(214a)을 구성하고, 제1 홀(214)의 전면은 제2-2 푸싱면(214b)을 구성한다. 이를 달리 설명하면, 작동 홀(210)의 전면은 제1-1 푸싱면(212a)이며, 작동 홀(210)의 후면은 제2-1 푸싱면(214a)이다. 아울러, 푸싱부(220)의 전면은 제1-2 푸싱면(212b)이며, 푸싱부(220)의 후면은 제2-2 푸싱면(214b)이라고 할 수 있다.
앞서 설명한 바와 같이, 상기 푸싱부(220)의 단면 형상은 전체적으로 역삼각형 형상을 가질 수 있다. 이에 따라서 제1-2 푸싱면(212b)과 제2-2 푸싱면(214b)은 하방향으로 갈수록 서로 인접하게 수렴하는 빗면으로 구성될 수 있다.
상기 푸싱부(220)는 작동 홀(210) 내에 위치하되, 전방, 또는 후방으로 편향되게 위치할 수 있다. 따라서, 제1 홀(212)의 전후 방향 폭과 제1 홀(214)의 전후 방향 폭은 서로 상이할 수 있다. 또한, 이때, 상기 작동 홀(210)의 전후 방향 전체 폭(제1-1 푸싱면(212a)과 제2-1 푸싱면(214a) 사이의 거리)은 비교예와 동일하게 유지될 수 있다. 이를 달리 설명하면, 동일한 높이의 수평면(L1) 상에서 제1-1 푸싱면(212a)과 제1-2 푸싱면(212b) 사이의 거리(M1)와 제2-1 푸싱면(214a)과 제2-2 푸싱면(214b) 사이의 거리(N1)는 서로 상이하다고 할 수 있다.
예컨대, 도 9 에 도시된 바와 같이, 푸싱부(220)의 첨부(222)를 지나는 수평선(L1) 위치를 기준으로 하여 설명하면 이하와 같다. 먼저, 푸싱부(220)의 첨부(제1-2 푸싱면(212b)의 하단부)와 제1-1 푸싱면(212a) 사이의 전후 방향 거리는 제1 거리(M1)를 갖는다. 아울러, 푸싱부(220)의 첨부(제2-2 푸싱면(214b)의 하단부)와 제2-1 푸싱면(214a) 사이의 전후 방향 거리는 제2 거리(N1)를 갖는다. 이때, M1 < N1 의 관계를 가질 수 있다.
또한, 푸싱부(220)의 첨부(제1-2 푸싱면(212b)의 하단부)와 제1-1 푸싱면(212a)의 후단 사이의 전후 방향 거리와, 푸싱부(220)의 첨부(제2-2 푸싱면(214b)의 하단부)와 제2-1 푸싱면(214a)의 전단 사이의 전후 방향 거리는 소정의 비율 및 범위를 가질 수 있다. 예컨대, 푸싱부(220)의 첨부(제1-2 푸싱면(212b)의 하단부)와 제1-1 푸싱면(212a)의 후단 사이의 전후 방향 거리는, 약 0.300 mm 일 수 있으며, 푸싱부(220)의 첨부(제2-2 푸싱면(214b)의 하단부)와 제2-1 푸싱면(214a)의 전단 사이의 전후 방향 거리는 약 0.350 mm 일 수 있다.
위와 같은 구성을 가짐에 따라서, 상기 작동 홀(210) 내에 컨택부(120)가 탑재되었을 때의 컨택부(120)와 작동 홀(210) 사이의 위치 관계를 설명하면 이하와 같다. 이하 설명은 주로 도 10 을 참조한다.
우선, 앞서 설명한 바와 같이, 상기 컨택부(120)는 전후 방향으로 대칭되는 구성을 가질 수 있다. 작동 홀(210) 내에 컨택부(120)가 탑재되면 제1 컨택 암(122)은 제1 홀(212) 내에 위치하고, 제2 컨택 암(124)은 제1 홀(214) 내에 위치한다. 아울러, 제1 컨택 암(122)과 제2 컨택 암(124) 사이에는 푸싱부(220)가 위치한다.
이때, 푸싱부(220)와 제1 컨택 암(122) 사이의 거리와 푸싱부(220)와 제2 컨택 암(124) 사이의 거리는 동일할 수 있다. 즉, 제1-2 푸싱면(212b)과 제1 컨택 암(122) 사이의 거리와, 제2-2 푸싱면(214b)과 제2 컨택 암(124) 사이의 거리는 동일할 수 있다. 즉, 컨택부(120)의 전후 방향 중심선(C)과 푸싱부(220)의 전후 방향 중심선(C)은 서로 일치할 수 있다. 예컨대, 반도체 칩 테스트 소켓이 클로징 된 상태(액츄에이터 부재(200)가 상승한 상태)에서, 동일한 높이의 수평면 상에서, 푸싱부(220)와 제1 컨택 암(122) 사이의 거리와, 푸싱부(220)와 제2 컨택 암(124) 사이의 거리는 서로 동일할 수 있다.
또한, 제1-1 푸싱면(212a)과 제1 컨택 암(122) 사이의 거리는 제2-1 푸싱면(214a)과 제2 컨택 암(124) 사이의 거리보다 작을 수 있다. (물론, 이것은 제1-1 푸싱면(212a)과 제1 컨택 암(122)이 맞닿지 않고, 제2-1 푸싱면(214a)과 제2 컨택 암(124)이 맞닿지 않을 경우이다.)
예컨대, 반도체 칩 테스트 소켓이 오픈 된 상태(액츄에이터 부재(200)가 제1 위치에 위치한 상태)에서, 동일한 높이의 수평면 상에서, 제1-1 푸싱면(212a)과 제1 컨택 암(122) 사이의 거리는, 제2-1 푸싱면(214a)과 제2 컨택 암(124) 사이의 거리보다 작을 수 있다.
상기와 같은 구성을 가짐으로서, 상기 액츄에이터 부재(200)가 상승하여 컨택부(120)에 외력을 가할 때, 제1 컨택 암(122)에 가해지는 외력과 제2 컨택 암(124)에 가해지는 외력이 서로 상이할 수 있다. 따라서, 제1 컨택 암(122)과 반도체 칩의 볼 단자 사이의 컨택 힘과, 제2 컨택 암(124)과 반도체 칩의 볼 단자 사이의 컨택 힘이 서로 상이할 수 있다.
이하에서는, 본 발명의 실시예에 의한 반도체 칩 테스트 소켓의 작동에 대해서 상세하게 설명한다. 보다 구체적으로는, 액츄에이터 부재(200)의 상승 과정에서 액츄에이터 부재(200)가 컨택부(120)에 가하는 외력을 보다 상세하게 설명한다. 즉, 실시 형태에 의하여, 동일한 높이의 수평면 상에서 제1-1 푸싱면(212a)과 제1-2 푸싱면(212b) 사이의 거리가 제2-1 푸싱면(214a)과 제2-2 푸싱면(214b) 사이의 거리보다 작은 경우의 작동에 대해서 설명한다.
액츄에이터 부재(200)가 하강하여 반도체 칩 테스트 소켓이 제1 위치에서 제2 위치로 변위하는 과정을 순차적으로 설명하면 이하와 같다.
액츄에이터 부재(200)가 하강하여 제1 위치에 위치함으로서, 반도체 칩 테스트 소켓이 오픈된 상태(도 10 에서 Q1 위치에 액츄에이터 부재(200)의 상면이 위치한 상태)에서는 푸싱부(220)가 제1 컨택 암(122)과 제2 컨택 암(124)에 대해 각각 힘을 가하고 있다. 즉, 제1 컨택 암(122)에 대해서는 제1-2 푸싱면(212b)이 전방으로 힘을 가하고, 제2 컨택 암(124)에 대해서는 제2-2 푸싱면(214b)이 후방으로 힘을 가한다. 이때, 푸싱부(220)가 제1 컨택 암(122) 및 제2 컨택 암(124)에 대해서 가하는 외력(액츄에이터 힘, G1, G2)은 비교예에서 푸싱부(220)가 제1 컨택 암(122) 및 제2 컨택 암(124)에 대해서 가하는 외력(액츄에이터 힘, g1, g2)과 같을 수 있다. 즉, G1=g1 이며, G2=g2 일 수 있다. 이것은, 비교예와 실시예가 동일하게, 푸싱부(220)가 제1 컨택 암(122)과 제2 컨택 암(124) 사이의 중심에 위치하여 중심축(C)을 공유하기 때문이다.
액츄에이터 부재(200)가 상승하여 소정의 높이(Q2)에 도달하면, 먼저 제1-1 푸싱면(212a)이 컨택부(정확히는 제1 컨택 암(122))에 접촉한다. 즉, 제1-1 푸싱면(212a)은 제2-1 푸싱면(214a)보다 먼저 컨택부에 대해서 외력을 가한다. 이는, 동일 수평면 상에서, 제1-1 푸싱면(212a)과 제1 컨택 암(122) 사이의 거리 M1 가 제2-1 푸싱면(214a)과 제2 컨택 암(124) 사이의 거리 N1 보다 작기 때문이다. 물론, 이때의 외력은 제1-1 푸싱면(212a)이 제1 컨택 암(122)을 후방으로 미는 힘이다.
이어서 액츄에이터 부재(200)가 소정 거리만큼 더 상승하여 소정의 높이(Q2)에 도달하면 제2 컨택 암(124)에 제2-2 푸싱면(214b)이 접촉한다. 이후부터는 제2-1 푸싱면(214a)에 의해서 제2 컨택 암(124)에 대해 외력이 가해진다. 제2-1 푸싱면(214a)에 의해서 제2 컨택 암(124)은 전방으로 미는 힘을 받는다. 물론, 이 과정에서, 제1-1 푸싱면(212a)은 제1 컨택 암(122)에 대해서도 계속적으로 외력을 가하고 있다.
이어서, 액츄에이터 부재(200)가 완전히 상승한 위치(Q4)까지 도달하면 반도체 칩 테스트 소켓이 완전히 클로징된다. 반도체 칩 테스트 소켓의 완전히 오픈될 때까지 제1-1 푸싱면(212a)은 제1 컨택 암(122)에 대해서 후방으로 미는 힘을 가하고, 제2-1 푸싱면(214a)은 제2 컨택 암(124)에 대해서 전방으로 미는 힘을 가한다.
최종적으로, 액츄에이터 부재(200)가 완전히 상승하고, 제1 컨택 암(122)과 제2 컨택 암(124)이 각각 반도체 칩의 볼 단자(B)를 그립하면, 도 11 과 같은 형태가 된다.
이를 고찰하면, 반도체 칩 테스트 소켓이 오픈된 상태에서 클로징 상태가 되는 과정에서, 제1-1 푸싱면(212a)이 제1 컨택 암(122)에 외력을 가하는 구간(제1 구간)의 폭은, 제2-1 푸싱면(214a)이 제2 컨택 암(124)에 외력을 가하는 구간(제2 구간)의 폭보다 크다는 것을 확인할 수 있다. 여기서, 제1 구간의 전후 방향 폭(M2)은 제2 구간의 전후 방향 폭(N2)보다 크다. 또한, 제1 구간의 상하 방향 폭(M3)도, 제2 구간의 상하 방향 폭(N3)보다 크다.
아룰 달리 설명하면, 반도체 칩 테스트 소켓이 오픈 된 상태(액츄에이터 부재(200)가 하강한 상태)에서, 상하 방향으로 볼 때, 제1-1 푸싱면(212a)과 제1 컨택 암(122)이 상하 방향으로 겹쳐지는 부분의 전후 방향 폭은, 제2-1 푸싱면(214a)과 제2 컨택 암(124)이 상하 방향으로 겹쳐지는 부분의 전후 방향 폭보다 크다고 할 수 있다.
이를 달리 설명하면, 상기 액츄에이터 부재(200)는, 상기 제1-1 푸싱면(212a)의 전방에 위치하며 상기 제1 컨택 암(122)과 상하 방향으로 겹쳐지는 제1 푸싱 바디(212a1), 및 상기 제2-1 푸싱면(214a)의 후방에 위치하며 상기 제2 컨택 암(124)과 상하 방향으로 겹쳐지는 제2 푸싱 바디(214a1)를 포함하고, 상기 액츄에이터 부재(200)가 상기 제1 위치에 위치할 때, 상기 제1 컨택 암(122)과 상기 제1 푸싱 바디(212a1) 사이가 상하 방향으로 겹쳐지는 영역의 전후 방향 폭(M2)은, 상기 제2 컨택 암(124)과 상기 제2 푸싱 바디(214a1) 사이가 상하 방향으로 겹쳐지는 영역의 전후 방향 폭(N2)보다 크다고 할 수 있다. 상기 푸싱 바디(212a1, 214a1)는, 상기 제1 컨택 암(122)과 제2 컨택 암(124) 사이의 거리를 좁히는 수단이므로, 다른 용어로 클로징 푸셔(closing pusher)라고 지칭될 수 있다. 이에 의하면, 푸싱부(220) 또한, 상기 제1 컨택 암(122)과 제2 컨택 암(124) 사이의 거리를 넓히는 수단이므로, 다른 용어로 오픈 푸셔(open pusher)라고 지칭될 수 있다.
이를 제1 컨택 암(122)과 제2 컨택 암(124)의 변형 폭에 따라서 설명하면, 제1 컨택 암(122)의 전후 방향 변형 폭은 제2 컨택 암(124)의 전후 방향 변형 폭보다 크다고 할 수 있다.
따라서, 반도체 칩 테스트 소켓이 오픈 상태에서 클로징 상태가 될 때까지 제1 컨택 암(122)에 대해서 가해지는 외력의 크기는 제2 컨택 암(124)에 대해서 가해지는 외력의 크기보다 크게 된다.
즉, 반도체 칩 테스트 소켓 상에 반도체 칩(T)이 탑재되었을 때, 제1 컨택 암(122)이 반도체 칩(T)의 볼 단자(B)에 대해서 컨택하는 제1 컨택 힘(contact force)의 크기 F1 과, 제2 컨택 암(124)이 반도체 칩(T)의 볼 단자(B)에 대해서 컨택하는 제2 컨택 힘(contact force) 의 크기 F2 는, F1>F2 의 관계를 갖는다.
따라서, 제1 컨택 암(122)에 대해서는 비교적 큰 크기의 컨택 힘이 가해진다. 즉, 제1 컨택 암(122)과 반도체 칩(T)의 볼 단자(B) 사이의 접촉이 보다 강하게 달성된다. 따라서, 컨택부(120)와 반도체 칩 사이의 전기적인 특성(통전 특성)이 우수해질 수 있다. 이것은, 컨택 힘의 총량은 일정하게 유지되더라도, 제1 컨택 힘의 크기가 커짐에 따라서 전기적 특성이 더 우수해지기 때문이다.
그러나, 앞서 설명한 바와 같이, 전체 액츄에이터 힘의 총량은 비교예와 같게 유지될 수 있다. 이것은 앞서 설명한 바와 같이, g1=G1 이며, g2=G2 이기 때문이다.
도 12 는 본 발명의 실시예에 의한 반도체 칩 테스트 소켓의 실험 결과를 나타낸 것이다.
본 발명에 의한 반도체 칩 테스트 소켓은, 작동에 필요한 액츄에이터 힘(즉, 반도체 칩 테스트 소켓을 오픈시키기 위한 힘)의 총량을 동일하게 유지할 수 있다. 따라서, 반도체 칩 테스트 소켓의 작동에 필요한 운영 설비를 변경함이 없이, 종래의 운영 설비를 그대로 사용할 수 있다.
이를 종합하면, 본 발명의 실시예에 의한 반도체 칩 테스트 소켓은, 어느 하나의 컨택 암의 컨택 힘을 크게 하여 전기적인 특성을 우수하게 할 수 있으면서, 동시에 작동에 필요한 액츄에이터 힘(즉, 반도체 칩 테스트 소켓을 오픈시키기 위한 힘)의 총량은 동일하게 유지됨으로서 반도체 칩 테스트 소켓의 작동에 필요한 운영 설비를 변경함이 없이, 종래의 운영 설비를 그대로 사용할 수 있다고 할 수 있다. 즉, 종래의 운영 설비를 유지하면서 전기적 특성을 우수하게 할 수 있다.
뿐만 아니라, 실시예에 의한 반도체 칩 테스트 소켓은, 액츄에이터 부재(200) 가 외력을 직접적으로 받아 상하로 변위하여 래치(140)의 작동 및 컨택부(150)의 작동을 수행한다. 즉, 외력을 받기 위한 별개의 커버 부재가 필요치 않으며, 액츄에이터와 커버가 일체화된 구성을 가질 수 있다. 따라서, 반도체 칩 테스트 소켓의 제조 원가가 절감되고 조립성이 향상되며 운영 및 관리 면에서 유리하다.
이상에서는 바람직한 실시예에 대하여 도시하고 설명하였지만, 본 발명은 상술한 특정의 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진자에 의해 다양한 변형실시가 가능한 것은 물론이고, 이러한 변형실시들은 본 발명의 기술적 사상이나 전망으로부터 개별적으로 이해되어져서는 안될 것이다.
10: 베이스
20: 어댑터
30: 액츄에이터 부재
40: 래치
50: 컨택부
110: 베이스
120: 컨택부
122: 제1 컨택 암
124: 제2 컨택 암
130: 어댑터
140: 래치
200: 액츄에이터 부재
202: 액츄에이터 바디
204: 사이드 바디
206: 레버 돌부
210: 작동 홀
212: 제1 홀
212a: 제1-1 푸싱면
212b: 제1-2 푸싱면
214: 제2 홀
214a: 제2-1 푸싱면
214b: 제2-2 푸싱면
220: 푸싱부

Claims (11)

  1. 반도체 칩 테스트 소켓에 있어서,
    하측에 위치한 베이스;
    상기 베이스의 상부에 위치하며 상하 방향으로 변위 가능하게 결합되는 액츄에이터 부재; 및
    상기 베이스 내에 위치하며 상하 방향으로 연장되는 하나 이상의 컨택부; 를 포함하며,
    상기 액츄에이터 부재는, 하강한 제1 위치와 상승한 제2 위치 사이에서 변위 가능하며,
    상기 액츄에이터 부재는, 상기 컨택부의 적어도 일 부분이 상하로 관통되는 작동 홀, 및 상기 작동 홀 내에 위치하는 푸싱부를 갖고,
    상기 푸싱부는 상기 작동 홀을 전후 방향으로 전방에 위치하는 제1 홀과 후방에 위치하는 제2홀로 분할하며,
    각각의 상기 컨택부는, 각각 상하 방향으로 연장되는 제1 컨택 암, 및 제2 컨택 암을 포함하고,
    상기 제1 컨택 암과 상기 제2 컨택 암은 전후 방향으로 서로 소정의 간격을 갖고 이격되어 상기 제1 컨택 암은 전방에 위치하고 상기 제2 컨택 암은 후방에 위치하며,
    상기 제1 컨택 암은 적어도 일 부분이 상기 제1 홀 내에 위치하고,
    상기 제2 컨택 암은 적어도 일 부분이 상기 제2 홀 내에 위치하며,
    상기 액츄에이터 부재는, 상기 액츄에이터 부재가 하강하면 상기 제1 컨택 암과 상기 제2 컨택 암 사이의 간격이 커지도록 하는 외력을 가하고, 상기 액츄에이터 부재가 상승하면 제1 컨택 암과 상기 제2 컨택 암 사이의 간격이 작아지도록 하는 외력을 가하며,
    상기 제1 홀의 전후 방향 폭과 상기 제2 홀의 전후 방향 폭은 서로 상이하고,
    상기 제1 홀은, 전방에 위치하는 제1-1 푸싱면, 및 후방에 위치하는 제1-2 푸싱면을 포함하고,
    상기 제2 홀은, 후방에 위치하는 제2-1 푸싱면, 및 전방에 위치하는 제2-2 푸싱면을 갖고,
    상기 제1-1 푸싱면은 상기 제1 컨택 암의 전면과 면하고, 상기 제1-2 푸싱면은 상기 푸싱부의 전면을 구성하며 상기 제1 컨택 암의 후면과 면하고,
    상기 제2-1 푸싱면은 상기 제2 컨택 암의 후면과 면하고, 상기 제2-2 푸싱면은 상기 푸싱부의 후면을 구성하며 상기 제2 컨택 암의 전면과 면하고,
    상기 액츄에이터 부재는,
    상기 제1-1 푸싱면의 전방에 위치하며 상기 제1 컨택 암과 상하 방향으로 겹쳐지는 제1 푸싱 바디, 및
    상기 제2-1 푸싱면의 후방에 위치하며 상기 제2 컨택 암과 상하 방향으로 겹쳐지는 제2 푸싱 바디를 포함하고,
    상기 액츄에이터 부재가 상기 제1 위치에 위치할 때,
    상기 제1 컨택 암과 상기 제1 푸싱 바디 사이가 상하 방향으로 겹쳐지는 영역의 전후 방향 폭과,
    상기 제2 컨택 암과 상기 제2 푸싱 바디 사이가 상하 방향으로 겹쳐지는 영역의 전후 방향 폭은 서로 상이하여,
    상기 액츄에이터 부재가 상기 제1 위치에서 제2 위치로 이동할 때 상기 액츄에이터 부재가 상기 제1 컨택 암에 가하는 외력의 크기와 상기 액츄에이터 부재가 상기 제2 컨택 암에 가하는 외력의 크기가 서로 상이한 반도체 칩 테스트 소켓.
  2. 청구항 1에 있어서,
    상기 액츄에이터 부재가 상기 제1 위치로부터 상기 제2 위치로 변위하는 과정에서,
    상기 액츄에이터 부재가 상기 제1 컨택 암에 외력을 가하는 구간의 폭과,
    상기 액츄에이터 부재가 상기 제2 컨택 암에 외력을 가하는 구간의 폭은,
    서로 상이한 반도체 칩 테스트 소켓.
  3. 청구항 1에 있어서,
    상기 액츄에이터 부재가 상기 제2 위치로부터 상기 제1 위치로 변위하는 과정에서,
    상기 액츄에이터 부재가 상기 제1 컨택 암에 외력을 가하는 구간의 폭과,
    상기 액츄에이터 부재가 상기 제2 컨택 암에 외력을 가하는 구간의 폭은,
    서로 동일한 반도체 칩 테스트 소켓.
  4. 청구항 1에 있어서,
    상기 제1 컨택 암과 제2 컨택 암은 제1 중심선을 중심으로 하여 전후 방향으로 대칭인 구성을 갖고,
    상기 푸싱부는 제2 중심선을 중심으로 하여 전후 방향으로 대칭인 구성을 가지며,
    상기 액츄에이터 부재가 상기 제1 위치에 위치할 때,
    상기 제1 중심선과 상기 제2 중심선은 겹쳐지게 위치하는 반도체 칩 테스트 소켓.
  5. 삭제
  6. 삭제
  7. 삭제
  8. 청구항 1에 있어서,
    상기 액츄에이터 부재가 상기 제2 위치에서 상기 제1 위치로 변위할 때,
    상기 제1-2 푸싱면은 상기 제1 컨택 암에 전방으로 외력을 가하고, 상기 제2-2 푸싱면이 상기 제2 컨택 암에 후방으로 외력을 가하며,
    상기 제1-2 푸싱면이 상기 제1 컨택 암에 전방으로 외력을 가하는 구간의 폭과 상기 제2-2 푸싱면이 상기 제2 컨택 암에 후방으로 외력을 가하는 구간의 폭은 서로 동일한 반도체 칩 테스트 소켓.
  9. 청구항 1에 있어서,
    상기 액츄에이터 부재는,
    상기 베이스의 상부에 위치하며 상기 작동 홀이 형성된 액츄에이터 바디, 및
    상기 액츄에이터 바디의 외측 둘레를 구성하며 상방향으로 돌출되어 외력을 인가받을 수 있는 사이드 바디를 포함하는 반도체 칩 테스트 소켓.
  10. 청구항 9에 있어서,
    상기 베이스에 회동 가능하게 연결되는 래치;를 더 포함하며,
    상기 사이드 바디는 상기 래치의 적어도 일 부분의 상부에 위치하는 레버 돌부를 포함하고,
    상기 액츄에이터 부재가 하강하면 상기 레버 돌부가 상기 래치를 눌러 회동시키는 반도체 칩 테스트 소켓.
  11. 청구항 9에 있어서,
    상기 액츄에이터 바디 상부에 위치하며, 상기 베이스에 고정되는 어댑터;를 더 포함하며,
    상기 어댑터와 상기 베이스 사이에는 소정의 높이를 갖는 공간부가 형성되고,
    상기 액츄에이터 바디는 상기 공간부 내에서 상하로 변위 가능한 반도체 칩 테스트 소켓.
KR1020190092663A 2019-07-30 2019-07-30 반도체 칩 테스트 소켓 KR102160209B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020190092663A KR102160209B1 (ko) 2019-07-30 2019-07-30 반도체 칩 테스트 소켓

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190092663A KR102160209B1 (ko) 2019-07-30 2019-07-30 반도체 칩 테스트 소켓

Publications (1)

Publication Number Publication Date
KR102160209B1 true KR102160209B1 (ko) 2020-09-25

Family

ID=72707654

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190092663A KR102160209B1 (ko) 2019-07-30 2019-07-30 반도체 칩 테스트 소켓

Country Status (1)

Country Link
KR (1) KR102160209B1 (ko)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980063835A (ko) * 1996-12-09 1998-10-07 러셀이.바우만 소켓 장치
KR20010021425A (ko) * 1999-08-30 2001-03-15 윌리엄 비. 켐플러 Bga 패키지와 같은 복수 개의 전도성 단자를 구비한전자 부품을 탈착 가능하게 장착하기 위한 소켓
KR200316931Y1 (ko) * 2003-03-28 2003-06-18 (주)마이크로컨텍솔루션 소켓 장치
KR20090106034A (ko) * 2008-04-04 2009-10-08 (주)마이크로컨텍솔루션 비지에이 테스트소켓
KR20110085710A (ko) 2010-01-21 2011-07-27 (주)마이크로컨텍솔루션 Lga 소켓용 장치
KR20130005874A (ko) * 2011-07-07 2013-01-16 주식회사 오킨스전자 반도체 패키지 테스트용 소켓
KR20130062060A (ko) * 2011-12-02 2013-06-12 센싸타테크놀러지스코리아 주식회사 볼 그리드 어레이 패키지용 테스트 소켓

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980063835A (ko) * 1996-12-09 1998-10-07 러셀이.바우만 소켓 장치
KR20010021425A (ko) * 1999-08-30 2001-03-15 윌리엄 비. 켐플러 Bga 패키지와 같은 복수 개의 전도성 단자를 구비한전자 부품을 탈착 가능하게 장착하기 위한 소켓
KR200316931Y1 (ko) * 2003-03-28 2003-06-18 (주)마이크로컨텍솔루션 소켓 장치
KR20090106034A (ko) * 2008-04-04 2009-10-08 (주)마이크로컨텍솔루션 비지에이 테스트소켓
KR20110085710A (ko) 2010-01-21 2011-07-27 (주)마이크로컨텍솔루션 Lga 소켓용 장치
KR20130005874A (ko) * 2011-07-07 2013-01-16 주식회사 오킨스전자 반도체 패키지 테스트용 소켓
KR20130062060A (ko) * 2011-12-02 2013-06-12 센싸타테크놀러지스코리아 주식회사 볼 그리드 어레이 패키지용 테스트 소켓

Similar Documents

Publication Publication Date Title
US3763459A (en) Plug-in type sockets for testing semiconductors
US6776624B2 (en) Socket for electrical parts
KR100488895B1 (ko) 전기부품용 소켓
KR100365485B1 (ko) 전기부품용 소켓
US9853380B2 (en) Electronic component socket
US20080188110A1 (en) Ic Socket
KR20010062623A (ko) 전기 소켓 장치
KR20010021425A (ko) Bga 패키지와 같은 복수 개의 전도성 단자를 구비한전자 부품을 탈착 가능하게 장착하기 위한 소켓
US6899558B2 (en) Socket for electrical parts
CN102904086A (zh) 连接器及包括该连接器的性能板、母板、半导体测试装置
US20080186659A1 (en) Socket with latching equipment
US7175462B2 (en) PGA type IC socket
KR19990028686A (ko) 전기적접속장치
KR101007660B1 (ko) 비지에이 테스트소켓
KR100365484B1 (ko) 전기부품용 소켓
KR102160209B1 (ko) 반도체 칩 테스트 소켓
US6602084B2 (en) Open top IC socket
KR102172376B1 (ko) 반도체 칩 테스트 소켓
CN101123336B (zh) 用于具有带完全球栅格兼容性的集成滑块的bga ic装置的老化插座
KR102122975B1 (ko) 반도체 칩 테스트 소켓
KR19980070504A (ko) 전기부품용 소켓
US6533595B2 (en) Socket for electrical parts
US7883348B2 (en) Burn-in socket with sliding member movable in dual directions
KR200299600Y1 (ko) 비지에이형 집적회로 패키지용 소켓
US6065986A (en) Socket for semiconductor device

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant