KR102159554B1

KR102159554B1 - 2차원 신호 어드레싱 제어 장치 및 그것의 신호 어드레싱 방법

Info

Publication number: KR102159554B1
Application number: KR1020140008466A
Authority: KR
Inventors: 안창근
Original assignee: 한국전자통신연구원
Priority date: 2013-07-01
Filing date: 2014-01-23
Publication date: 2020-09-24
Also published as: KR20150003657A

Abstract

본 발명은 평면에서 선택된 특정 지점 혹은 영역에 전기적 신호를 인가하거나 특정 지점 및 영역으로부터 신호를 받아들이도록 하는 제어 장치에 대하여 제시한다. 제어 장치는 상부 전극, 및 하부 전극을 포함한다. 상부 전극과 하부 전극이 만나는 지점에 전기적 필드를 인가할 경우, 하부 전극에 전기적 바이어스를 인가하고 상부 전극은 비접전 상태를 유지한다. 상부 전극과 하부 전극이 만나는 지점에 선택적으로 바이어스를 인가해야할 경우, 하부 전극에 전기적 바이어스를 인가한 상태에서 상부전극을 접지로 유지한다. 따라서, 하부 전극에서 바닥의 접지 전극으로 필드가 전달되는 것이 차폐되어 전기적 신호 전달이 차단된다.

Description

2차원 신호 어드레싱 제어 장치 및 그것의 신호 어드레싱 방법{CONTROL APPARATUS AND METHOD FOR ADDRESSING SIGNAL THEREOF}

본 발명은 제어 장치에 관한 것으로서, 특히 2차원적인 평면에서 선택된 특정 지점 혹은 영역에 전기적 신호를 인가하거나 특정 지점 및 영역으로부터 신호를 받아들이도록 하는 2차원 신호 어드레싱 제어 장치 및 신호 어드레싱 방법에 관한 것이다.

LCD 평판 디스플레이, 메모리 칩, 터치패널 등과 같이 일정한 형태의 2차원적인 셀 배열을 하고 있는 디바이스의 경우, 각 셀을 개별적으로 제어하기 위해서는 전기적 신호를 2차원적으로 어드레싱 할 수 있어야 한다. 2차원적인 셀 배열을 개별적으로 제어하기 위한 가장 쉬운 접근방법은 모든 셀에 각각 전기적 배선을 하는 것이다. 그러나, 제어해야 할 셀의 수가 많아질수록 배선의 2차원적 배치가 점점 복잡해질 뿐만 아니라 구동회로 또한 매우 복잡해지기 때문에 궁극적으로는 거의 불가능하게 된다.

이러한 문제를 해결하기 위해 현재 가장 많이 적용하고 있는 기술은 트랜지스터와 같은 스위칭 소자를 각 셀에 연결하여 구동하기를 원하는 셀에 해당하는 스위치를 온(On) 함으로써 그 셀에 전기적 신호를 인가하거나 전기적 신호를 출력하는 것이다. DRAM의 경우, 배선이 워드라인 비트라인으로 구분되고 워드라인이 정보를 보유하고 있는 커패시터와 연결된 트랜지스터의 게이트 부분에 연결되어 스위치의 온/오프(On/Off)를 결정하게 된다.

온(On)일 경우에 대해 비트라인의 정보가 선택된 각각의 커패시터에 전달되거나 커패시터의 정보가 비트라인을 통해 외부로 읽히게 된다.

LCD 평판 디스플레이의 경우도 동작원리는 비슷하다.

스위칭 소자를 적용하여 전기적 신호를 2차원적으로 어드레싱 할 경우, 가장 큰 문제점이 될 수 있는 부분이 이러한 디바이스는 스위칭 소자가 제작될 수 있는 물질에서만 구현 가능하다는 점이다.

대부분의 스위칭 소자는 트랜지스터와 같은 반도체 기반의 소자이며 따라서 반도체 기판 상부에 혹은 반도체 박막에 제작되어야 한다.

좋은 스위칭 특성을 갖는 스위칭 소자를 제작하기 위해서는 대부분 높은 온도의 반도체 공정이 요구된다. 따라서, 고온에 견디기 힘든 플라스틱, 유리 등과 같은 기판에서는 스위칭 소자를 제작하기 힘들기 때문에, 스위칭 소자를 이용한 전기적 신호의 2차원적 어드레싱을 구현하기는 매우 어렵다.

2차원적인 신호 어드레싱이 필요한 또 한가지 디바이스로는 터치패널이 있다. 평판패널 표면의 터치 위치를 감지하는 터치패널은 다양한 방법으로 구현된다.

터치패널은 터치패널 표면의 특정 위치에 물체가 접촉이 되었을 때 다양한 신호변화를 통해 2차원적 평면상의 위치를 알아낼 수 있도록 디바이스가 구현된다. 가장 많이 사용되어 왔던 방법 중 하나가 감압식 터치패널이다. 감압식 터치패널은 가로방향의 전극 배열과 세로방향의 전극 배열이 상하로 존재한다. 상하로 존재하는 전극 배열 사이에 엠보싱 스페이스가 있다. 물체가 일정한 압력을 가했을 때 상부 전극과 하부전극이 접촉이 되어 전류의 흐름의 변화가 일어나며 그 결과값으로 평면 좌표상의 위치를 알아낼 수 있다.

이러한 방식은 2차원적 평면 좌표상의 위치를 알아내기 위해서 스위칭 소자를 사용하지 않고 단순한 상부 및 하부 전극 배열만으로 구현할 수 있다는 것이 특징이다. 그러나, 이러한 방식은 필드 제어 방식이 아니라 전류의 흐름의 변화를 통해 정보를 얻는 방식이며, 접촉된 영역의 위치 정보만을 알아낼 수 있을 뿐 특정 지점이나 영역에 신호를 인가할 수는 없다는 특징이 있다.

이와 같이 종래의 기술은 2차원적 평면좌표 상의 특정 지점에 전기적 신호를 인가하거나 신호를 받아들이는 일을 하기 위해서는 다소 복잡하고 기판재료에 제약을 받는 스위칭 소자를 접목하여 전기회로를 구현해야 하는 단점이 있다.

감압식 터치패널의 전극 배치 구조와 같이 단순한 전극 배치만으로 2차원적 평면좌표 상의 전기적 신호 제어가 가능한 구조로 구현한다는 것은 현재로서는 매우 어려운 기술일 수 있다.

본 발명의 목적은 복잡한 스위칭 소자 없이 단순히 가로방향의 전극배열과 세로방향의 전극배열 구성으로 어레이 내의 각 셀을 제어할 수 있는 2차원 신호 어드레싱 제어 장치 및 그것의 신호 어드레싱 방법을 제공함에 있다.

본 발명의 또 다른 목적은 필드 쉴딩 효과를 이용하여 2차원적 셀 배열을 하고 있는 디바이스의 각 셀을 개별적으로 제어할 수 있는 2차원 신호 어드레싱 제어 장치 및 그것의 신호 어드레싱 방법을 제공함에 있다.

본 발명의 실시 예에 따른 2차원 신호 어드레싱 제어 장치는,

제어대상의 하부에 이격적으로 배치된 바닥전극;

상기 제어대상의 상부에 배치되며, 복수의 디바이스 셀들을 어레이 형태로 형성하기 위해 제1 방향으로 배열된 제1 전극부; 및

상기 제1 전극부와 함께 상기 복수의 디바이스 셀들을 복수의 교차점들에서 형성하며, 상기 제1 방향과는 직교방향인 제2 방향으로 배열되어 바이어싱 조건에 따라 선택적으로 상기 복수의 교차점들에서 필드 쉴딩 효과를 일으키도록 구성된 제2 전극부를 포함한다.

제어대상의 하부에 이격적으로 배치된 바닥전극;

상기 제어대상의 상부에 배치되며, 복수의 디바이스 셀들을 어레이 형태로 형성하기 위해 제1 방향으로 배열된 하부 전극부; 및

상기 하부 전극부와 함께 상기 복수의 디바이스 셀들을 복수의 교차점들에서 형성하며, 상기 제1 방향과는 직교방향인 제2 방향으로 배열되어 바이어싱 조건에 따라 선택적으로 상기 복수의 교차점들에서 필드 쉴딩 효과를 일으키도록 구성된 상부 전극부를 포함한다.

본 발명의 실시 예에 따른 2차원 신호 어드레싱 제어 방법은,

제어대상의 하부에 바닥전극을 이격적으로 배치하고;

상기 제어대상의 상부에 하부 전극과 상부 전극을 준비하고;

상기 상부 전극과 하부 전극이 만나는 지점에 전기적 필드가 생성되도록 할 경우에, 상기 상부 전극을 플로팅 상태로 유지하고 상기 하부 전극에 전기적 바이어스를 인가한다.

제어대상의 하부에 바닥전극을 이격적으로 배치하고;

상기 제어대상의 상부에 하부 전극과 상부 전극을 어레이 형태로 설치하고;

상기 상부 전극과 하부 전극이 만나는 지점에 형성되는 디바이스 셀에 필드 전달을 차폐할 경우에, 상기 하부 전극에 전기적 바이어스를 인가한 상태에서 상기 상부전극에 접지전압을 인가하여, 상기 하부 전극에서 상기 바닥 전극으로의 필드 전달이 차단되도록 한다.

본 발명에 따른 전기적 신호의 2차원적 어드레싱을 위한 제어 장치에 의하면, 2차원으로 구성된 셀의 개별 제어를 위해 각 셀 마다 스위칭 소자를 부가적으로 형성시킬 필요가 없다. 즉, 단순히 가로방향의 전극배열과 세로방향의 전극배열로 구성된다. 또한, 필드 쉴딩 효과를 이용하여 2차원적 셀 배열을 하고 있는 디바이스의 각 셀을 개별적으로 제어할 수 있는 방식을 적용한다. 그러므로, 구성이 간단하여 내구성 및 제작 단가가 매우 낮을 뿐만 아니라, 반도체 기판, 유리, 플라스틱 등 다양한 물질에 쉽게 구현할 수 있다는 이점을 갖는다.

또한, 본 발명의 제어 장치에 따르면, 단순히 전극의 길이를 길게 함으로써 제어할 수 있는 영역이 넓어 지기 때문에 확장성도 매우 높다.

도 1은 본 발명에 따라 전기적 신호의 2차원적 어드레싱을 위한 전기장 필드 쉴딩의 기본원리를 예시적으로 도시한 도면.
도 2는 본 발명에 따라 제어전극이 바이어스 전극과 상하 방향으로 중첩이 되지 않게 놓았을 때의 필드 분포를 예시적으로 도시한 도면.
도 3은 본 발명에 따라 2차원적으로 배열된 특정 지점의 전기장을 제어하기 위한 전극 배치 및 그 지점의 전극 단면을 예시적으로 도시한 도면.
도 4는 본 발명에 따라 2차원적으로 배열된 특정 영역을 전기장으로 제어하기 위한 전극배치 및 특정 영역의 전극 단면을 예시적으로 도시한 도면.
도 5는 본 발명에 따라 제어전극의 깊이에 따른 필드 의존성을 보여주는 필드 시뮬레이션 결과를 예시적으로 도시한 도면.
도 6은 본 발명에 따른 제어 장치의 블록도.

이하, 본 발명에 따른 바람직한 실시 예를 첨부한 도면을 참조하여 상세히 설명한다. 하기의 설명에서는 본 발명에 따른 동작을 이해하는데 필요한 부분만이 설명되며 그 이외 부분의 설명은 본 발명의 요지를 모호하지 않도록 하기 위해 생략될 것이라는 것을 유의하여야 한다.

본 발명의 전기적 신호의 2차원적 어드레싱 장치는 기본적으로 상부전극(예 도 2의 참조부호 23,24)과 하부전극(도 2의 참조부호 10)으로 구성되어 있으며 상부전극과 하부전극이 만나는 지점이 전기적 신호가 제어되어야 할 지점이 된다. 그 지점에 전기적인 필드를 인가하려고 할 경우, 하부전극(예 도 2의 참조부호 10)에 전기적인 바이어스를 인가하고 상부전극은 비접전(예 플로팅)상태로 두어 필드가 하부전극(10)의 바이어스에서 바닥의 바닥전극(30)으로 전달되도록 한다.

전기적인 바이어스가 인가되지 않도록 할 경우, 전극에 바이어스를 인가하지 않으면 되지만, 필요에 따라 선택적으로 인가/비인가를 선택해야 할 경우, 하부전극(10)에 바이어스를 인가한 상태에서 상부전극(도 2의 참조부호 25)을 접지로 잡아 필드가 하부전극(10)에서 바닥의 바닥전극(30)으로 전달되는 것을 차폐(쉴딩) 한다. 따라서, 그 지점에서의 전기적 신호 전달이 차단된다.

접지로 되어 있는 상기 바닥전극(30)의 상부에는 피에조 소자, 액정 소자 등과 같은 제어대상이 배치된다. 상기 하부전극(10)은 상기 제어대상의 상부에 배치된다.

따라서, 필드가 하부전극(10)에서 바닥전극(30)으로 전달되는 것이 차폐(쉴딩)될 경우에 상기 피에조 소자는 상기 필드에 영향을 받지 못하므로 구동 디세이블된다. 한편, 필드가 하부전극(10)에서 바닥전극(30)으로 전달되는 경우에 상기 피에조 소자는 상기 필드에 영향을 받아 구동 인에이블된다. 따라서, 본 발명의 전기적 신호의 2차원적 어드레싱 장치는 복잡한 스위칭 소자 없이 단순히 가로방향의 전극배열과 세로방향의 전극배열로 구성되어 있으며, 필드 쉴딩 효과를 이용하여 2차원적 셀 배열을 하고 있는 디바이스의 각 셀을 개별적으로 제어할 수 있는 새로운 방식의 2차원 신호 어드레싱 제어 장치이다.도 1은 본 발명에 따라 전기적 신호의 2차원적 어드레싱을 위한 전기장 필드 쉴딩의 기본원리를 예시적으로 도시한 도면이다.

도 1을 참조하면, 도면의 가장 왼쪽에서 도시된 바와 같이 두 전극들(10,30) 사이에 전압을 인가할 경우, 두 전극들(10,30) 사이에 동일 매질이 균일하게 분포해 있다면 전위는 바이어스에서 접지 방향으로 참조부호 F1와 같이 나타난다.

가운데 도면을 참조하면, 바이어스가 인가되는 하부 전극(10)의 바로 아래에 도면에서 보여지는 바와 같이, 상부전극으로서의 제어전극(21,22)이 배치된다. 이와 같이, 제어전극(21,22)을 배치하더라도 그 전극(21,22)이 플로팅 상태로 되어 있다면 바이어스 전극(10)에서 바닥의 접지전극(30)으로 필드(F2)가 전달된다. 결국, 플로팅 상태가 되면 필드가 전달되는 것을 방해하지 못한다.

그러나, 도면의 가장 오른쪽에 도시된 바와 같이 상부전극으로서의 제어전극(23,24)이 접지 상태로 될 경우에 필드분포는 가운데 도면의 경우에 비해 많이 달라진다. 하부전극인 바이어스 전극(10)에서 나온 필드는 바닥의 접지전극(30)으로 전달되지 못하고 상부전극인 제어전극(23,24)으로 흡수될 가능성이 매우 높아지게 된다.

따라서, 바닥의 접지전극(30)으로 전달되는 모든 필드를 쉴딩할 수 있도록 제어전극(23,24)을 설계하는 것을 고려할 수 있다. 그렇게 되는 경우라면 제어전극(23,24)을 조절하여 바닥전극(30)으로 필드가 전달되도록 하는 것을 On/Off 할 수 있다. 이러한 특성을 이용하여 전기적 신호를 2차원적으로 제어하려는 것이 본 발명의 목적이다.

도 2는 본 발명에 따른 제어전극이 바이어스 전극과 상하 방향으로 중첩이 되지 않게 놓았을 때의 필드 분포를 예시적으로 도시한 도면이다.

도 2를 참조하면, 도 3에서 상부전극이 되는 제어전극(23,24)의 간격이 좁을수록 필드를 완벽하게 쉴딩하기가 용이하다. 그러나 보다 넓은 면적을 제어해야 할 경우 제어전극의 간격을 무제한으로 좁게 하기 어렵다.

또한, 반도체 공정 등을 통해 실질적으로 제어전극을 형성할 경우 바이어스 전극(10) 하부에 중첩되게 만들기는 어렵기 때문에 도 2의 우측 도면에서와 같이 중첩이 없도록 설계될 수 있다. 위와 같이 어려운 제약조건이 있다고 가정했을 때 제어변수는 제어전극(25,26)의 깊이가 된다. 도 2의 좌측 도면에서와 같이, 제어 전극(25,26)이 바이어스 전극(10)에 비해 상대적으로 하부에 존재할수록 필드를 쉴딩하기가 용이할 것이다.

도 3은 본 발명에 따라 2차원적으로 배열된 특정 지점의 전기장을 제어하기 위한 전극 배치 및 그 지점의 전극 단면을 예시적으로 도시한 도면이다.

도 3을 참조하면, 그림에서와 같이 X축 및 Y축 방향으로 어레이 형태의 전극배열이 존재할 경우 반드시 E1 과 같이 크로스오버 지점이 생기게 된다. 상하부의 두 전극이 서로 단선이 되지 않게 하기 위해서는 오른쪽 전극 단면 도식과 같은 형태로 전극이 형성되어야 한다. 여기서, 상부로 크로스오버되는 전극(A1)이 제어전극이 되며, 하부의 전극(B1)이 바이어스 전극이 된다. 따라서, 제어전극은 상부 전극이 되고, 바이어스 전극은 하부 전극이 된다. 결국, 하부 전극부(B1)는 상부 전극부(A1)에 의해 3면이 에워 쌓여 있는 형상이다. 도 3의 상부 단면은 상기 하부 전극부의 수직적으로 가장 낮은 부분은 상기 상부전극부의 수직적으로 가장 낮은 부분과 동일한 수평 위치에 형성되는 것을 보여준다.

필요에 따라, 상기 제어 전극은 깊이 d1 만큼 바이어스 전극(B1)보다 좀 더 깊게 형성될 수 있다. 도 3의 하부 단면 형상은 하부 전극부의 수직적으로 가장 낮은 부분은 상기 상부 전극부의 수직적으로 가장 낮은 부분보다 높은 곳에 형성되는 것을 나타낸다.

도 3에서 상부 전극은 X1-X5에 의해 형성되고, 하부 전극은 Y1-Y5에 의해 형성된다.

도 3의 지점 E1에서만 필드가 생성되록 할 경우에, 해당하는 지점의 바이어스 라인(Y4)에만 전압을 인가하고 나머지 바이어스 전극들(Y1,Y2,Y3,Y5)은 접지된다. 또한, 해당하는 지점 E1의 라인(X2)은 플로팅 상태로 두고 나머지 라인들(X1,X3-X5)은 모두 접지로 잡아준다. 이렇게 하면 지점 E1에서 바이어스 전극에 의한 필드가 도 2의 바닥전극(30)으로 전달되고 나머지 모든 크로스오버 지점들에서는 필드 쉴딩이 일어나게 된다. 따라서, 원하는 지점에 위치된 제어대상을 제어할 수 있게 된다.

도 4는 본 발명에 따라 2차원적으로 배열된 특정 영역을 전기장으로 제어하기 위한 전극배치 및 특정 영역의 전극 단면을 예시적으로 도시한 도면이다.

도 4를 참조하면, 도 3에서와 같은 방식으로 제어를 할 수 있지만, 상대적으로 상당히 넓은 면적을 갖는 영역을 도 3과 같은 제어 전극의 형태만으로 제어하기는 어려울 수 있다. 이럴 경우에는 도면에서 나타낸 바와 같이 특정 영역에 필드 제어가 가능한 일정 크기로 홈을 낸다. 즉, 이에 따라, 하나의 바이어스 전극이 복수개로 분할된다. 결국, 도 4의 오른쪽 단면 도식과 같이 제어전극(A10)이 지나가도록 형성시킴으로써 넓은 영역의 제어가 가능하도록 구현할 수 있다. 이와 같은 경우에는 바이어스 전극(B11)의 폭, 제어전극(A10)의 폭, 제어전극의 깊이, 바이어스 전극과 제어전극의 간격 등이 변수가 된다. 따라서, 필드를 가장 쉴딩하기 좋은 조건으로 설계될 필요가 있다.

상부 전극부가 복수개의 서브 전극들(B11,B12,B13,B14)로 분할되는 경우에 상부 전극부는 상기 서브 전극들을 감싸는 형태로 도 4의 단면형태와 같이 형성된다.

도 5는 본 발명에 따른 제어전극의 깊이방향에 따른 필드 의존성을 보여주는 필드 시뮬레이션 결과를 예시적으로 도시한 도면이다.

도 5를 참조하면, 그래프 G6을 통해 확인되는 바와 같이, 제어 전극을 플로팅할 경우, 제어대상에 미치는 필드가 영향을 거의 받지 않는다. 그러나 이에 비해, 제어 전극을 접지한 경우 제어대상에 미치는 필드가 영향을 받게 된다. 이 경우에, 제어전극의 설계(도 5의 경우는 깊이)에 따라 필드 쉴딩의 정도가 차이가 나는 것이 그래프들(G1-G5)을 통해 확인된다. 도면에서 가로축은 바이어스전극에서부터 바닥의 접지전극으로의 제어대상의 깊이를, 세로축은 포텐셜을 각기 나타낸다.

결국, 도 5의 그래프 G6를 통해 나타난 바와 같이, 제어전극을 플로팅 상태로 할 경우 전압이 바이어스전극과 바닥의 접지전극 사이에서 균일하고 선행적으로 감소된다. 그러나, 제어전극을 접지 상태로 할 경우 필드 쉴딩이 일어나며, 바이어스 전극에 대한 제어전극의 상대적 깊이가 바이어스 전극의 폭보다 더 크면 거의 대부분의 필드는 쉴딩이 된다. 그러므로 바이어스 전극과 바닥의 접지전극 사이의 대부분 영역에서 전위는 제로에 가까운 값을 가짐을 알 수 있다.

도 5의 그래프들 중 그래프 G1은 다른 그래프들(G2-G5)에 비해 필드 쉴딩이 실질적으로 거의 완전하게 일어나는 것을 보여준다.

이러한 결과는 본 발명에서 제안하고 있는 바이어스 전극 및 제어전극 배치를 통해 제어하기를 원하는 특정 지점 혹은 영역의 필드의 On/Off가 가능함을 말해주고 있다.

도 6은 본 발명에 따른 제어 장치의 블록도이다.

도 6을 참조하면, 제1,2 구동부(110,120) 및 셀 어레이(100)가 보여진다. 상기 제1 구동부(110)가 도 3의 행방향 라인을 구동할 경우에 상기 제2 구동부(120)는 도 3의 열방향을 구동할 수 있다.

상기 셀 어레이(100)는 스위칭 소자의 설치 없이, 도 3이나 도 4와 같이, 상하부 전극만으로 구성된 셀들로 이루어진 어레이일 수 있다. 상기 셀 어레이(100)는 터치 패널, LCD, 또는 제어 소자가 될 수 있다.

한편, 본 발명의 상세한 설명에서는 구체적인 실시 예에 관하여 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로 본 발명의 범위는 상술한 실시 예에 국한되어 정해져서는 안되며 후술하는 특허청구범위뿐만 아니라 이 발명의 특허청구범위와 균등한 것들에 의해 정해져야 한다.

Claims

제어대상의 하부에 이격적으로 배치된 바닥전극;
상기 제어대상의 상부에 배치되며, 복수의 디바이스 셀들을 어레이 형태로 형성하기 위해 제1 방향으로 배열된 제1 전극부; 및
상기 제1 전극부와 함께 상기 복수의 디바이스 셀들을 복수의 교차점들에서 형성하며, 상기 제1 방향과는 직교방향인 제2 방향으로 배열되어 바이어싱 조건에 따라 선택적으로 상기 복수의 교차점들에서 필드 쉴딩 효과를 일으키도록 구성된 제2 전극부를 포함하는 2차원 신호 어드레싱 제어장치.
제1항에 있어서, 상기 제1 전극부는 상기 제2 전극부에 의해 3면이 에워 쌓여 있는 2차원 신호 어드레싱 제어장치.
제1항에 있어서, 상기 제1 전극부의 수직적으로 가장 낮은 부분은 상기 제2 전극부의 수직적으로 가장 낮은 부분보다 높은 곳에 형성된 2차원 신호 어드레싱 제어장치.
제1항에 있어서, 상기 제1 전극부의 수직적으로 가장 낮은 부분은 상기 제2 전극부의 수직적으로 가장 낮은 부분과 동일한 수평 위치에 형성된 2차원 신호 어드레싱 제어장치.
제1항에 있어서, 상기 제1 전극부가 복수개의 서브 전극들로 분할되는 경우에 상기 제2 전극부는 상기 서브 전극들을 감싸는 형태로 형성된 2차원 신호 어드레싱 제어장치.
피에조 물질이나 액정소자의 하부에 이격적으로 배치된 바닥전극;
상기 피에조 물질이나 액정소자의 상부에 배치되며, 복수의 디바이스 셀들을 어레이 형태로 형성하기 위해 제1 방향으로 배열된 하부 전극부; 및
상기 하부 전극부와 함께 상기 복수의 디바이스 셀들을 복수의 교차점들에서 형성하며, 상기 제1 방향과는 직교방향인 제2 방향으로 배열되어 바이어싱 조건에 따라 선택적으로 상기 복수의 교차점들에서 필드 쉴딩 효과를 일으키도록 구성된 상부 전극부를 포함하는 2차원 신호 어드레싱 제어장치.
제6항에 있어서, 상기 하부 전극부는 바이어스 전압이 인가되는 전극인 2차원 신호 어드레싱 제어장치.
제7항에 있어서, 상기 상부 전극부는 플로팅 상태 또는 접지 전압이 인가되는 제어전극인 2차원 신호 어드레싱 제어장치.
제어대상의 하부에 바닥전극을 이격적으로 배치하고;
상기 제어대상의 상부에 하부 전극과 상부 전극을 준비하고;
상기 상부 전극과 하부 전극이 만나는 지점에 전기적 필드가 생성되도록 할 경우에, 상기 상부 전극을 플로팅 상태로 유지하고 상기 하부 전극에 전기적 바이어스를 인가하고,
상기 하부 전극의 수직적으로 가장 낮은 부분은 상기 상부 전극의 수직적으로 가장 낮은 부분보다 높은 곳에 형성되거나,
상기 하부 전극의 수직적으로 가장 낮은 부분은 상기 상부 전극의 수직적으로 가장 낮은 부분과 동일한 수평 위치에 형성되는 2차원 신호 어드레싱 제어방법.
삭제
제어대상의 하부에 바닥전극을 이격적으로 배치하고;
상기 제어대상의 상부에 하부 전극과 상부 전극을 어레이 형태로 설치하고;
상기 상부 전극과 하부 전극이 만나는 지점에 형성되는 디바이스 셀에 필드 전달을 차폐할 경우에, 상기 하부 전극에 전기적 바이어스를 인가한 상태에서 상기 상부전극에 접지전압을 인가하여, 상기 하부 전극에서 상기 바닥 전극으로의 필드 전달이 차단되도록 하는 2차원 신호 어드레싱 제어 방법.
제11항에 있어서, 상기 제어대상은 상기 필드에 의해 진동을 일으키는 피에조 소자인 2차원 신호 어드레싱 제어 방법.