KR102650323B1 - 복수의 평탄화층을 갖는 터치 센서 일체형 표시 장치 - Google Patents
복수의 평탄화층을 갖는 터치 센서 일체형 표시 장치 Download PDFInfo
- Publication number
- KR102650323B1 KR102650323B1 KR1020160038361A KR20160038361A KR102650323B1 KR 102650323 B1 KR102650323 B1 KR 102650323B1 KR 1020160038361 A KR1020160038361 A KR 1020160038361A KR 20160038361 A KR20160038361 A KR 20160038361A KR 102650323 B1 KR102650323 B1 KR 102650323B1
- Authority
- KR
- South Korea
- Prior art keywords
- common signal
- common electrode
- common
- pixel
- electrode block
- Prior art date
Links
- 239000010409 thin film Substances 0.000 claims description 72
- 239000002184 metal Substances 0.000 claims description 37
- 230000000149 penetrating effect Effects 0.000 claims description 14
- 239000011368 organic material Substances 0.000 claims description 8
- 229910010272 inorganic material Inorganic materials 0.000 claims description 7
- 239000011147 inorganic material Substances 0.000 claims description 7
- 239000003990 capacitor Substances 0.000 claims description 5
- 238000002161 passivation Methods 0.000 description 15
- 238000010586 diagram Methods 0.000 description 14
- 239000000463 material Substances 0.000 description 13
- 239000000758 substrate Substances 0.000 description 12
- 239000004973 liquid crystal related substance Substances 0.000 description 9
- 230000005684 electric field Effects 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 8
- 239000004065 semiconductor Substances 0.000 description 7
- 230000008878 coupling Effects 0.000 description 6
- 238000010168 coupling process Methods 0.000 description 6
- 238000005859 coupling reaction Methods 0.000 description 6
- 230000008859 change Effects 0.000 description 5
- 238000000034 method Methods 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 230000000052 comparative effect Effects 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 101100016388 Arabidopsis thaliana PAS2 gene Proteins 0.000 description 2
- 101100297150 Komagataella pastoris PEX3 gene Proteins 0.000 description 2
- 101100315760 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) PEX4 gene Proteins 0.000 description 2
- 229910004205 SiNX Inorganic materials 0.000 description 2
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 239000011263 electroactive material Substances 0.000 description 2
- 101100060179 Drosophila melanogaster Clk gene Proteins 0.000 description 1
- 101150038023 PEX1 gene Proteins 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000003575 carbonaceous material Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 229920001746 electroactive polymer Polymers 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 101150014555 pas-1 gene Proteins 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 229960001296 zinc oxide Drugs 0.000 description 1
- XLOMVQKBTHCTTD-UHFFFAOYSA-N zinc oxide Inorganic materials [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 1
- 239000011787 zinc oxide Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
- G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
- G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
- G06F3/0412—Digitisers structurally integrated in a display
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
- G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
- G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
- G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
- G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
- G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
- G06F3/0416—Control or interface arrangements specially adapted for digitisers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
- G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
- G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
- G06F3/0416—Control or interface arrangements specially adapted for digitisers
- G06F3/04166—Details of scanning methods, e.g. sampling time, grouping of sub areas or time sharing with display driving
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
- G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
- G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
- G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
- G06F3/0446—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a grid-like structure of electrodes in at least two directions, e.g. using row and column electrodes
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Human Computer Interaction (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
터치 센서 일체형 표시 장치가 제공된다. 터치 센서 일체형 표시 장치는 터치 센싱 영역 및/또는 터치 구동 영역의 역할을 하는 복수의 공통 전극 블록을 포함한다. 공통 전극 블록과 연결된 도전성 배선은 공통 전극 블록 및 화소의 화소 전극 아래에 배치되고, 화소 영역을 가로질러 구동 IC가 위치하는 비화소 영역을 향해 라우팅 된다. 도전성 배선은 하나 이상의 평탄화층 아래에 배치되고, 하나 이상의 컨택홀을 통해 대응하는 공통 전극 블록과 연결된다.
Description
본 발명은 표시 장치에 관한 것으로서, 보다 상세하게는 향상된 상호 정전용량 터치 센싱을 위해 구성된 표시 장치 및 이의 제조 방법에 관한 것이다.
작동의 사용 편의성 및 범용성에 있어서, 터치 센서는 다양한 전자 장치에서 가장 대중적인 사용자 입력 메커니즘 중 하나이다. 특히, 터치 스크린은 액정 표시 장치(Liquid Crystal Display; LCD) 또는 유기 발광 표시 장치 (organic light emitting diode display; OLED)와 같은 평면 패널 표시 장치 상에 표시되는 사용자 인터페이스에 의해 지시된 특정 지점을 손가락, 스타일러스(stylus) 또는 다른 물체를 사용하여 터치함으로써, 사용자가 장치와 상호 작용할 수 있도록 한다.
종래에는, 터치 구동 배선 및 터치 센싱 배선의 매트릭스를 포함하는 기판이 터치 센싱 기능을 제공하기 위해 표시 장치상에 배치되었다. 그러나, 표시 패널 상에 별도의 터치 패널을 배치하는 것은 표시 장치의 두께 및 무게를 증가시켰다. 이로 인해, 표시 장치의 표시 화소를 형성하는 적층 구조 내에 터치 센서 부품의 일부를 통합하는 것이 시도되고 있다. 그러나, 표시 화소 내에 터치 센서 부품을 통합시키는 것은 종종 표시 장치의 성능을 감소시킨다.
본 발명은 일반적으로 터치 센싱 기능을 제공하는 표시 장치에 관한 것으로서, 특히, 표시 장치 내에 터치 센서 부품의 구성에 관한 것이다.
표시 장치에서, 표시 기능과 관련하여 사용되는 일부 구성은 스크린 상의 터치 입력을 인식하도록 구성될 수 있다. 예를 들어, 일부 IC(integrated circuits, IC)는 표시 화소를 작동시키는 신호뿐만 아니라, 사용자 입력을 센싱하기 위해 필요한 신호를 제공하기 위해 구성될 수 있다. 유사하게, 저장 커패시터(storage capacitor)의 일부분 및/또는 표시 화소의 전극은 함께 그룹화될 수 있고, 터치 센서의 일부분으로서 작동할 수 있다. 이러한 방식으로, 표시 장치는 적은 부품 및/또는 적은 공정 단계를 사용하여 제조될 수 있고, 얇은 프로파일(profile)과 가벼운 무게를 가질 수 있다. 또한, 터치 센싱 기능이 가능한 표시 장치는 표시 기능을 저하시키지 않는다.
그러나, 액정 분자의 배향을 제어하는 전극이 액정층의 일면에 제공됨에 따라, 터치 센싱 및 표시 기능의 미세한 조정은 수평 전계 스위칭(in-plane-switching, IPS) 모드 및 전계 스위칭(fringe-field-switching, FFS)모드 LCD 장치에서 특히 문제된다.
본 발명의 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
본 발명의 일 실시예에 따른 터치 인식 가능 표시 장치는 복수의 화소 그룹들을 제공한다. 각각의 화소는 화소 전극 및 공통 전극 블록으로 구성된 저장 커패시터를 포함한다. 각각의 공통 전극 블록 안에 있는 복수의 화소들은 동일한 공통 전극 블록을 공유한다. 각각의 화소에 박막 트랜지스터가 제공된다. 박막 트랜지스터는 게이트 배선과 연결되는 게이트 전극, 데이터 배선과 연결되는 소스 전극 및 화소 전극과 연결되는 드레인 전극을 포함한다. 표시 장치는 하나 이상의 평탄화층 아래에 배치된 복수의 공통 신호 배선을 포함한다. 하나 이상의 평탄화층은 복수의 공통 신호 배선을 화소 전극 및 공통 전극 블록으로부터 분리한다. 복수의 공통 신호 배선의 각각은 하나의 데이터 배선과 중첩되고 복수의 화소 그룹 중 하나의 그룹 내의 공통 전극 블록과 연결된다.
몇몇 실시예들에서, 공통 전극 블록은 자기 정전용량 터치 인식 시스템으로 구성된다. 다른 실시예들에서, 공통 전극 블록은 상호 정전용량 터치 인식 시스템으로 구성된다.
표시 기간 동안, 공통 전압 신호가 공통 전극 블록에 제공된다. 그러나, 터치 센싱 기간 동안, 터치 센싱 기능을 위한 신호가 공통 전극 블록에 제공된다. 따라서, 사용자 입력을 인식하기 위해 터치 구동 블록과 터치 센싱 블록 사이에서 발생되는 상호 정전 용량의 변화가 측정될 수 있다.
공통 전극 블록으로 구현되는 터치 인식 시스템의 종류와 관계없이, 공통 신호 배선 및 데이터 배선은 실질적으로 서로 평행하게 배열되고 표시 장치의 비화소 영역의 구동 집적 회로를 향해 라우팅(routing)된다.
몇몇 실시예들에서, 터치 인식 가능 표시 장치는 공통 신호 배선과 같은 층에 배치된 복수의 더미 공통 신호 배선을 포함한다. 각각의 더미 공통 신호 배선은 데이터 배선 중 하나와 중첩되도록 배선되고, 화소 그룹들 중 하나의 그룹의 공통 전극 블록과 연결된다.
몇몇 실시예들에서, 공통 신호 배선 및 더미 공통 신호 배선은 화소의 박막 트랜지스터 아래에 위치한다. 이러한 실시예들에서, 하부 평탄화층은 공통 신호 배선과 박막 트랜지스터층 사이에 개재된다. 또한, 상부 평탄화층은 박막 트랜지스터층과 공통 전극 블록 사이에 개재된다. 하부 평탄화층이 박막 트랜지스터 아래에 형성되므로, 하부 평탄화층은 무기 물질로 형성될 수 있고 상부 평탄화층은 유기 물질로 형성될 수 있다. 박막 트랜지스터 제조 공정을 견디기 위해, 하부 평탄화층은 상부 평탄화층 보다 높은 내열성을 가질 수 있다.
공통 신호 배선이 박막 트랜지스터 아래에 배치되는 실시예들에서, 터치 인식 가능 표시 장치는 공통 신호 배선과 대응하는 공통 전극 블록을 연결하기 위한 복수의 바이패스 배선을 포함한다. 바이패스 배선은 게이트 배선과 동일한 층에 위치할 수 있다. 더미 공통 신호 배선을 갖는 실시예들에서, 더미 공통 신호 배선은 공통 전극 블록과 연결될 수 있도록, 바이패스 배선과도 연결될 수 있다.
몇몇 실시예들에서, 복수의 공통 신호 배선 및 복수의 더미 공통 신호 배선은 하부 평탄화층과 상부 평탄화층 사이에 끼워진다. 하부 평탄화층은 화소의 박막 트랜지스터를 덮는다. 상부 평탄화층은 복수의 공통 신호 배선 및 복수의 더미 공통 신호 배선을 덮는다. 각각의 공통 신호 배선 및 각각의 더미 공통 신호 배선은 상부 평탄화층을 관통하는 컨택홀을 통해 화소 그룹들 중 하나의 그룹의 공통 전극 블록과 연결된다.
본 발명의 실시예들에서, 공통 신호 배선은 데이터 배선과 평행하게 배열되고, 화소 영역을 가로질러 곧바로 비화소 영역을 향해 라우팅 된다. 공통 신호 배선을 곧바로 화소 영역을 가로지르게 라우팅함으로서, 패널 측부의 비화소 영역의 크기가 줄어들 수 있다. 더욱이, 화소의 정전용량을 증가시키기 위해, 화소 전극과 공통 전극 블록 사이의 패시베이션층의 두께는 최소한으로 유지될 수 있다. 공통 신호 배선이 공통 전극 블록으로부터 멀리 이격될 수 있으므로, 공통 신호 배선은 터치 센싱 기간 동안 RC 지연을 감소시키에 적절한 두께로 제공될 수 있다. 더욱이, 공통 전극 블록이 공통 신호 배선 상에 배치됨으로써, 공통 전극 블록과 공통 신호 배선 사이에 전계가 형성되지 않는다. 이로써 화소 전극과 동일한 층에 공통 신호 배선을 형성함으로써 발생되는 빛샘 문제를 효과적으로 해결할 수 있다.
도 1은 본 발명의 일 실시예에 따른 예시적인 터치 센서 일체형 표시 장치의 개략도이다.
도 2a는 자기 정전용량 방식을 작동하도록 구성된 본 발명의 일 실시예에 따른 예시적인 터치 센서 일체형 표시 장치의 공통 전극 블록 및 공통 신호 배선의 개략도이다.
도 2b는 상호 정전용량 방식을 작동하도록 구성된 본 발명의 일 실시예에 따른 예시적인 터치 센서 일체형 표시 장치의 공통 전극 블록 및 공통 신호 배선의 개략도이다.
도 3은 본 발명의 일 실시예에 따른 표시 기간 및 터치 센싱 기간 동안 화소의 공통 전극 블록에 적용되는 예시적인 신호의 파형도이다.
도 4a는 본 발명의 일 실시예에 따른 박막 트랜지스터를 덮는 평탄화층 사이에 배치된 공통 신호 배선을 갖는 예시적인 터치 센서 일체형 표시 장치의 평면도이다.
도 4b는 도 4a에 도시된 예시적인 터치 센서 일체형 표시 장치의 단면도이다.
도 5a는 본 발명의 일 실시예에 따른 박막 트랜지스터의 아래에 배치된 공통 신호 배선을 갖는 예시적인 터치 센서 일체형 표시 장치의 평면도이다.
도 5b는 도 5a에 도시된 예시적인 터치 센서 일체형 표시 장치의 단면도이다.
도 5c는 도 5a 및 5b에 도시된 예시적인 터치 센서 일체형 표시 장치의 금속층들의 배치 순서를 나타내는 개략도이다.
도 6a는 공통 신호 배선이 하부/상부 평탄화층들 사이에 끼워진 다른 실시예에 따른 터치 센서 일체형 표시 장치에서 공통 신호 배선 및 더미 공통 신호 배선의 예시적인 배치를 나타내는 개략도이다.
도 6b는 공통 신호 배선이 박막 트랜지스터 아래에 배치된 다른 실시예에 따른 터치 센서 일체형 표시 장치에서 공통 신호 배선 및 더미 공통 신호 배선의 예시적인 배치를 나타내는 개략도이다.
도 2a는 자기 정전용량 방식을 작동하도록 구성된 본 발명의 일 실시예에 따른 예시적인 터치 센서 일체형 표시 장치의 공통 전극 블록 및 공통 신호 배선의 개략도이다.
도 2b는 상호 정전용량 방식을 작동하도록 구성된 본 발명의 일 실시예에 따른 예시적인 터치 센서 일체형 표시 장치의 공통 전극 블록 및 공통 신호 배선의 개략도이다.
도 3은 본 발명의 일 실시예에 따른 표시 기간 및 터치 센싱 기간 동안 화소의 공통 전극 블록에 적용되는 예시적인 신호의 파형도이다.
도 4a는 본 발명의 일 실시예에 따른 박막 트랜지스터를 덮는 평탄화층 사이에 배치된 공통 신호 배선을 갖는 예시적인 터치 센서 일체형 표시 장치의 평면도이다.
도 4b는 도 4a에 도시된 예시적인 터치 센서 일체형 표시 장치의 단면도이다.
도 5a는 본 발명의 일 실시예에 따른 박막 트랜지스터의 아래에 배치된 공통 신호 배선을 갖는 예시적인 터치 센서 일체형 표시 장치의 평면도이다.
도 5b는 도 5a에 도시된 예시적인 터치 센서 일체형 표시 장치의 단면도이다.
도 5c는 도 5a 및 5b에 도시된 예시적인 터치 센서 일체형 표시 장치의 금속층들의 배치 순서를 나타내는 개략도이다.
도 6a는 공통 신호 배선이 하부/상부 평탄화층들 사이에 끼워진 다른 실시예에 따른 터치 센서 일체형 표시 장치에서 공통 신호 배선 및 더미 공통 신호 배선의 예시적인 배치를 나타내는 개략도이다.
도 6b는 공통 신호 배선이 박막 트랜지스터 아래에 배치된 다른 실시예에 따른 터치 센서 일체형 표시 장치에서 공통 신호 배선 및 더미 공통 신호 배선의 예시적인 배치를 나타내는 개략도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
본 발명의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서 상에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.
구성요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.
위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.
소자 또는 층이 다른 소자 또는 층 "위 (on)"로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있다.
명세서 전체에 걸쳐 동일 참조 부호는 동일 구성요소를 지칭한다.
도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 도시된 것이며, 본 발명이 도시된 구성의 크기 및 두께에 반드시 한정되는 것은 아니다.
본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.
이하의 설명은 LCD, 특히, 기판들 중 하나의 기판에 공통 전극 및 화소의 화소 전극이 나열되고, 기판들이 액정층을 감싸는 IPS 모드 LCD와 FFS 모드 LCD에 대한 내용에 설명된 구성요소를 포함한다
예시적인 실시예들은 x축 방향 및 y축 방향을 각각 수평 방향과 수직 방향과 동일시 할 수 있는 직교 좌표계(Cartesian coordinate)를 참조하여 설명될 수 있다. 그러나, 특정 좌표 시스템은 단지 명확성을 위해 참고하는 것일 뿐이며, 특정 방향 또는 특정 좌표 시스템의 구조의 방향을 제한하는 것이 아니라는 것이, 당업자에게 이해될 수 있을 것이다.
또한, 비록 예시적인 실시예의 설명에 특정 물질 및 물질의 종류가 포함될 수 있으나, 동일한 기능을 수행하는 다른 물질도 사용될 수 있음이 당업자에게 이해될 수 있을 것이다. 예를 들어, 아래 실시예에 기재된 “도전층”은 금속, 탄소계 물질, 복합 도전성 물질 등과 같은 전기적으로 도전성 물질로 형성된 층 및, 또는 적층 구조일 수 있음이 이해될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 다양한 실시예들을 상세히 설명한다.
도 1은 본 발명의 일 실시예에 따른 예시적인 터치 센서 일체형 표시 장치(100)의 개략도이다. 도 1을 참조하면, 터치 센서 일체형 표시 장치(100)는 데이터 배선(DL) 및 게이트 배선(GL)과 연결된 복수의 화소가 제공된 기판(110)을 포함한다. 비화소 영역으로 지칭될 수 있는 화소 영역 밖의 영역에서, 데이터 구동 IC(integrated circuit)(120) 및 게이트 구동 IC(130)는 각각 데이터 신호 및 게이트 신호를 데이터 배선(DL) 및 게이트 배선(GL)에 공급하기 위해 구성된다. 데이터 구동 IC(120) 및 게이트 구동 IC(130)는 예를 들어, 게이트 신호, 공통 전압 신호 및 데이터 신호와 같이 화소 영역의 표시 화소를 작동하는 다양한 표시 제어 신호를 전송한다.
각각의 화소(P)는 게이트, 소스 및 드레인을 갖는 박막 트랜지스터를 포함한다. 또한, 각각의 화소는 화소 전극 및 공통 전극으로 형성된 커패시터(capacitor)를 포함한다. 박막 트랜지스터의 게이트는 게이트 배선(GL)과 연결되고, 박막 트랜지스터의 소스는 데이터 배선(DL)과 연결되고, 박막 트랜지스터의 드레인은 개별 화소의 화소 전극과 연결된다.
터치 센서의 적어도 일부 구성요소는 표시 장치(100)의 화소가 위치하는 기판(110)의 화소 영역에 배치된다. 즉, 화소는 표시 기능 및 터치 센싱 기능이 실행되도록 작동시킬 수 있는 정전용량 구성요소(capacitive elements) 또는 전극을 포함한다.
도 1에 도시된 표시 장치에서, 화소의 액정 분자를 제어하기 위해 사용되는 공통 전극은 복수의 공통 전극 블록(B1-B12)으로 제공되고, 터치 구동 IC(140)는 표시 장치(100) 상에 센싱 터치 입력이 사용될 수 있도록 각각의 공통 전극 블록에 터치 센싱 관련 신호를 제공하도록 구성된다.
터치 구동 IC(140)는 데이터 구동 IC(120)로부터 또는 데이터 구동 IC(120)로 다양한 터치 센싱 기능 관련 신호를 수신하거나 전송하도록 구성될 수 있다. 몇몇 실시예들에서, 데이터 구동 IC(120), 게이트 구동 IC(130) 및 터치 구동 IC(140) 모두 기판(110) 상에 제공될 수 있다. 몇몇 다른 실시예들에서, 구동 IC들의 일부는 기판(110)과 연결된 별도의 인쇄 회로 기판(printed circuit board, PCB) 상에 제공될 수 있다. 비록 데이터 구동 IC(120), 게이트 구동 IC(130) 및 터치 구동 IC(140)가 표시 장치(100)에서 별개의 구성요소로 표시되어 있지만, 이러한 구동 IC들의 일부 또는 전부는 단일의 구성으로 서로 통합될 수도 있다. 예를 들어, 데이터 구동 IC(120) 및 터치 구동 IC(140)는 기판(110)과 연결된 동일한 인쇄 회로 기판 상에 형성될 수 있다. 또한, 터치 구동 IC(140)는 데이터 구동 IC(120)의 일 부분으로 형성될 수도 있다. 데이터 구동 IC(120) 및 터치 구동 IC(140)로 부터의 신호는 복수의 공통 신호 배선을 통해 공통 전극 블록들에 제공된다. 예를 들면, 데이터 신호 및 터치 구동 신호는 제1 신호 및 제2 신호로 지칭될 수 있으며, 데이터 구동 IC(120) 및 터치 구동 IC(140)는 제1 신호 공급부 및 제2 신호 공급부로 지칭될 수 있다. 단 이에 제한되지 않는다.
도 2a 및 도 2b는 예시적인 공통 전극 블록 및 공통 신호 배선의 개략도이다. 특히 도 2a는 자기 정전용량 터치 인식 시스템(self-capacitance touch recognition system)의 공통 전극 블록들 및 공통 신호 배선들의 구성을 나타내는 개략도이다. 자기 정전용량 터치 인식 시스템에서, 각각의 공통 전극 블록은 고유의 좌표를 갖는 터치 센싱 전극으로서 기능한다. 따라서, 각각의 공통 전극 블록 상의 정전용량의 변화를 이용하여 표시 장치 상의 터치 입력 위치가 검출될 수 있다. 이를 수행하기 위해, 각각의 공통 전극 블록은 독립적인 공통 신호 배선을 사용함으로써, 다른 공통 전극 블록과 분리되어 데이터 구동 IC 및 터치 구동 IC와 서로 연결되도록 구성된다.
도 2b는 상호 정전용량 터치 인식 시스템(mutual-capacitance touch recognition system)의 공통 전극 블록 및 공통 신호 배선의 구성을 나타내는 개략도이다. 상호 정전용량 터치 인식 시스템에서, 공통 전극 블록들의 일부 그룹들이 터치 구동 전극들의 역할을 하고 공통 전극 블록들의 다른 일부 그룹들이 터치 센싱 전극들의 역할을 하도록, 공통 전극 블록들은 서로 선택적으로 그룹화된다. 자기 정전용량 터치 인식 시스템과 달리, 상호 정전용량 터치 인식 시스템은 표시 장치 상의 터치 입력의 위치를 검출하기 위해 한 쌍의 터치 구동 전극과 터치 센싱 전극 사이의 정전용량 변화에 의존한다. 이를 수행하기 위해서, 일 방향(예를 들어, x축 방향)으로 배열된 공통 전극 블록들의 각각의 그룹들은 종합하여 터치 구동 배선부(이하, TX 배선부)를 형성하고, 다른 방향(예를 들어, y축 방향)으로 배열된 공통 전극 블록들의 각각의 그룹들은 종합하여 터치 센싱 배선부(이하, RX 배선부)를 형성하도록, 공통 신호 배선들의 세트들은 서로 그룹화될 수 있다.
예를 들어, 도 2b에 도시된 바와 같이, 공통 전극 블록 B1 및 B3으로부터의 공통 신호 배선들은 서로 그룹화되어, x축 방향으로 제1 TX 배선부(TX1)가 형성된다. 유사하게, 공통 전극 블록 B4 및 B6에 대응되는 공통 신호 배선들, 공통 전극 블록 B7 및 B9에 대응되는 공통 신호 배선들 및 공통 전극 블록 B10 및 B12에 대응되는 공통 신호 배선들은 각각 그룹화되어 제2 TX 배선부(TX2), 제3 TX 배선부(TX3) 및 제4 TX 배선부(TX4)을 형성한다. RX 배선부는 공통 전극 블록 B2, B5, B8 및 B 11에 대응되는 공통 신호 배선들이 그룹화되어 Y축 방향으로 형성된다. TX 배선부들(TX1-TX4)은 게이트 배선(GL) 방향으로 평행하게 배열되고, RX 배선부는 데이터 배선(DL) 방향으로 평행하게 배열된다. 이러한 방식으로, 상호 정전용량은 TX 배선부와 RX 배선부 사이의 교차점에서 형성된다. 도 2b에 도시된 바와 같이, 공통 전극 블록들에 대응되는 공통 신호 배선들은 화소 영역을 가로질러 배선되고, RX 배선부 또는 TX 배선부 중 어느 하나를 형성하기 위해 서로 그룹화된다.
단지 설명의 편의를 위해서, 본 발명의 실시예들에서 표시 장치의 터치 센싱 영역을 설명하기 위해 12개의 공통 전극 블록만 사용하였다. 그러나, 공통 전극 블록의 수는 이로써 제한되지 않으며, 표시 장치의 공통 전극은 추가되는 공통 전극 블록의 수에 따라 나누어질 수 있다. 또한, 각각의 화소 크기는 표시 장치에 제공된 터치 센싱 영역의 각각의 단위 크기 보다 작을 수 있다. 따라서, 각각의 공통 전극 블록 크기는 화소 크기보다 더 클 수 있다. 다시 말해, 비록 여러 화소에 각각의 화소 전극이 제공될지라도, 단일 공통 전극 블록은 여러 화소와 공유될 수 있다.
도 3은 표시 기간 및 터치 센싱 기간 동안 공통 신호 배선을 통해 공통 전극 블록에 적용되는 예시적인 신호의 파형도이다. 공통 전극 블록은 터치 전극으로도 사용될 수 있으므로, 공통 전극 블록은 특정 기간 동안 표시 기능과 관련된 신호를 제공받고, 특정 기간 동안 터치 인식과 관련된 신호를 제공 받는다. 즉, 수직 싱크 신호(vertical sync signal)에 의해 정의되는 일 프레임(frame) 기간은 표시 기간 및 터치 센싱 기간으로 나뉜다.
표시 기간은 일 프레임 기간의 단지 일 부분을 차지할 수 있다. 즉, 표시 장치의 화소는 매 정해진 시간에 새로운 이미지 데이터 프레임으로 재생될 수 있다. 그러나, 화소에 새로운 이미지 데이터를 인가하기 위해 게이트 신호 및 데이터 신호가 게이트 배선 및 데이터 배선에 제공되는 시간은 정해진 재생 기간보다 짧을 수 있다. 화소에 새로운 이미지 데이터를 인가하기 전에 남는 기간은 새로운 이미지 데이터를 수신하는 화소를 준비하거나 스크린 상에 터치 입력의 인식을 위해 사용될 수 있다. 예를 들어, 각각의 프레임은 16.6ms일 수 있고, 여기서 약 12ms가 표시 기간으로 사용될 수 있다. 잔여 기간은 터치 센싱 기능을 수행하고 새로운 이미지 데이터 프레임을 수신하는 화소를 준비하는데 사용된다.
상술한 바와 같이, 공통 전압 신호는 표시 기간 동안 공통 신호 배선들을 통해 데이터 구동 IC에서 공통 전극 블록들로 전달된다. 공통 전압 신호는 LCD 인버젼(inversion)을 수행하기 위해 양 전압과 음 전압 사이를 스윙(swing)하는 펄스 신호의 형태일 수 있다.
터치 기간에는, 터치 구동 신호가 공통 신호 배선들을 통해 터치 구동 IC에서 적어도 일부의 공통 전극 블록들로 전달된다. 공통 전극 블록이 자기 정전용량 터치 인식 시스템으로 구성된 경우, 각각의 공통 전극 블록에는 터치 구동 펄스가 제공되고, 각각의 공통 전극 블록으로부터의 신호는 터치 입력이 특정 공통 전극 블록에 인식되었는지 여부를 알아내기 위해 분석된다. 보다 구체적으로, 자기 정전용량 터치 인식 시스템에서, 공통 전극 블록에 터치 구동 펄스를 충전(charge)하거나 방전(discharge)함으로써 공통 전극 블록에 터치 입력이 되었는지 알아낼 수 있다. 예를 들어, 터치 입력에 의한 정전용량 값의 변화는 공통 전극 블록에서 전압의 기울기에 따른 시간을 변경한다. 각각의 공통 전극 블록 상의 정전용량 값의 변화는 표시 장치 상에 터치 입력의 위치를 알아내기 위해 분석될 수 있다.
공통 전극 블록이 상호 정전용량 터치 인식 시스템으로 구성된 경우, TX 배선부들로 구성된 공통 전극 블록들의 그룹들에 터치 구동 펄스가 인가되도록 구성되고, RX 배선부들로 구성된 공통 전극 블록들의 그룹들에서 터치 기준 전압 신호가 제공되도록 구성된다. RX 배선부의 전하(charge)의 변화에 의해 터치 입력의 존재가 검출된다.
도 2b에 도시된 실시예에서, 각각의 TX 배선부는 행 방향(x축 방향)으로 배열된 공통 전극 블록들의 그룹에 의해 정의되고, 각각의 RX 배선부는 열 방향(y축 방향)으로 배열된 공통 전극 블록들의 그룹에 의해 정의된다. 그러나, 이로써 공통 전극 블록의 배열이 제한되는 것은 아니며, 표시 장치에서 요구되는 TX 배선부 및 RX 배선부의 레이아웃에 따라 다양한 방식으로 배열될 수 있다. 단일 열 방향으로 배열된 공통 전극 블록에 제공된 RX 배선부의 수뿐만 아니라 단일 행 방향으로 배열된 공통 전극 블록에 제공된 TX 배선부의 수는 다양한 요소들에 의해 달라질 수 있다. 예를 들어, 표시 장치의 크기뿐만 아니라 터치 스캔 주파수 및 정확도에 기초하여, 단일 행 방향으로 배열된 공통 전극 블록은 복수의 TX 배선부를 제공하도록 사용될 수 있고, 단일 열 방향으로 배열된 공통 전극 블록은 복수의 RX 배선부를 제공하기 위해 사용될 수 있다.
또한, 상호 정전용량 터치 인식 시스템의 RX 배선부를 형성하는 공통전극 블록들은 TX 배선부를 형성하는 공통 전극 블록보다 더 큰 공통 전극 블록으로 형성될 수 있다. 예를 들어, 열 방향으로 배열된 복수의 공통 전극 블록으로 RX 배선부를 형성하는 것 보다, 열 방향으로 화소 영역을 가로질러 연장된 단일 형태의 큰 공통 전극 블록이 RX 배선부로 사용될 수 있다.
표시 장치의 엣지(edge)에서의 터치 센싱 정확도를 개선하기 위하여, RX 배선부가 화소 영역의 가장 먼 끝 단에 형성되도록, 화소 영역의 가장 먼 끝단(예를 들어, 좌측 및 우측 끝단) 각각에 배치된 공통 전극 블록들에 대응되는 공통 배선들은 서로 그룹화될 수 있다. 이러한 방법으로, 표시 장치의 엣지에서 일반적인 손가락 크기보다 더 작은 터치 포인트(예를 들어, 2.5Φ)를 갖는 물체에 의한 터치 입력이 인식될 수 있다.
터치 센싱 능력을 더욱 개선하기 위하여, 표시 장치의 가장 먼 끝단에서 RX 배선부의 역할을 하는 공통 전극 블록의 폭은 패널(110)의 다른 영역에서의 다른 터치 센싱 블록의 폭과 다를 수 있다. 표시 장치의 가장 먼 끝단의 공통 전극 블록을 RX 배선부로 구성함으로써, 화소 영역의 가장 끝 부분에서도 보다 정확한 터치 입력을 인식할 수 있다. 그러나, 이는 TX 배선부의 역할을 하는 공통 전극 블록의 위치가 엣지에서의 RX 배선부의 역할을 하는 공통 전극 블록의 폭만큼 엣지로부터 시프트되는 것을 의미한다. 또한, 각각의 TX 배선부는 엣지상의 RX 배선부를 완전히 가로질러 연장되지 않을 수 있다. 따라서, 엣지에서의 공통 전극 블록의 폭이 화소 영역의 다른 영역에서의 공통 전극 블록의 폭보다 더 좁을 수 있다. 예를 들어, X축 방향으로 측정된 화소 영역의 엣지에서의 공통 전극 블록의 폭은 다른 공통 전극 블록의 1/2일 수 있다.
패널의 상부 엣지 및 하부 엣지에서 터치 센싱의 정확도를 개선하기 위하여, 패널의 상부 엣지 및 하부 엣지에서의 공통 전극 블록은 패널의 다른 영역의 공통 전극 블록과 비교하여, Y축 방향으로 감소된 폭을 가질 수 있다. 이러한 방식으로, 좁은 TX 배선부는 패널의 상부 엣지 및 하부 엣지에 형성될 수 있다. 패널에서 TX 배선부 및 RX 배선부의 개수는 화소 영역의 공통 전극 블록의 배열 및 크기에 따라 조절될 수 있다.
도 2a 및 도 2b를 다시 참조하면, 표시 기간 및 터치 센싱 기간 동안 공통 전극 블록에 제공되는 신호는 복수의 공통 신호 배선을 통해 비화소 영역의 구동 IC들에서 화소 영역의 공통 전극 블록으로 전송된다.
도 2a에 도시된 자기 정전용량 터치 인식 시스템 내의 각각의 공통 전극 블록에 독립된 공통 신호 배선이 제공되고, 이로 인해, 각각의 공통 전극 블록이 화소 영역 내에서 고유의 좌표를 갖는 터치 센싱 영역의 역할을 할 수 있다.
도 2b에 도시된 상호 정전용량 터치 인식 시스템에서, 각각의 공통 전극 블록은 또한 적어도 하나의 공통 신호 배선과 연결된다. 공통 신호 배선은 비화소 영역을 향하여 데이터 배선과 동일한 방향으로 연장된다. 일단 공통 신호 배선이 화소 영역의 밖으로 라우팅되면, 공통 신호 배선은, 공통 전극 블록들이 터치 구동 영역 및 터치 센싱 영역을 형성하도록 선택적으로 서로 그룹화된다. 도 2b에 도시된 바와 같이, 터치 구동 영역 및 터치 센싱 영역의 역할을 하는 공통 전극 블록들과 연결된 공통 신호 배선들은 서로 평행하게 배열되고 동일한 방향으로 라우팅된다. 공통 신호 배선의 그룹화한 것은 화소 영역 외부에 형성된다.
자기 정전용량 터치 인식 시스템 및 상호 정전용량 터치 인식 시스템 모두에서, 각각의 공통 전극 블록은 적어도 하나의 공통 신호 배선과 연결되고, 서로 평행하게 연장되며, 화소 영역 외부로 데이터 배선과 동일한 방향으로 라우팅 된다. 공통 신호 배선을 서로 평행하게 배열하고 구동 IC들을 향하여 화소 영역을 가로지르게 라우팅함으로써, 표시 장치의 측부에 공통 신호 배선을 라우팅하기 위한 공간을 제거할 수 있고, 이로 인해 베젤의 크기를 줄일 수 있다.
화소 영역을 가로질러 공통 신호 배선을 라우팅하는 경우, 구동 IC와 가장 근접한 행 방향 또는 열 방향의 공통 전극 블록과 연결된 공통 신호 배선을 제외한 공통 신호 배선은 다른 공통 전극 블록을 가로질러 라우팅된다. 예를 들어, 공통 전극 블록 B1과 연결된 공통 신호 배선은 경로(route) 상의 공통 전극 블록과 연결되지 않고, 공통 전극 블록 B4, B7 및 B10을 가로질러 구동 IC들이 위치하는 비화소 영역에 도달하도록 연장된다. 이러한 설정에서, 공통 신호 배선이 공통 전극 블록의 표면과 직접 인터페이스(interface) 하기 위해, 공통 신호 배선은 공통 전극 블록의 상부에 직접 또는 하부에 직접 배치될 수 없다.
바람직하지 않은 비교예로써, 공통 신호 배선은 비화소 영역을 향한 경로를 따라가면서 다른 공통 전극 블록들과 접촉(contact)할 수 있다. 이러한 경우, 자기 정전용량 터치 인식 시스템에서의 공통 전극 블록의 고유의 좌표를 방해하거나 상호 정전용량 터치 인식 시스템에서의 TX 배선부 및 RX 배선부의 형성을 차단하는 결과를 가져올 수 있다.
바람직하지 않은 비교예로써, 공통 신호 배선이 화소 전극과 동일한 층에 배치되는 경우, 공통 신호 배선과 화소 전극 사이에 발생된 커플링(coupling)은, 공통 신호 배선이 터치 센싱 기간 동안 공통 신호 배선이 공통 전극 블록을 조절(modulate)하도록 사용될 때 다양한 형태의 화질 저하를 야기할 수 있다. 즉, 높은 저장 정전용량을 위한 공통 전극 블록과 화소 전극 사이의 간격의 감소는 공통 전극 블록과 공통 신호 배선 사이의 높은 커플링 정전용량을 발생시킬 수 있다.
바람직하지 않은 비교예로써, 공통 신호 배선은 커플링된 정전용량을 낮추기 위해 2개의 인접한 공통 전극 블록들 사이의 갈라진 영역 아래에 배치될 수 있다. 그러나, 이러한 구성은 공통 전극 블록들과 공통 신호 배선들 사이에 원하지 않는 전계(fringe field)를 발생시킬 수 있다. 이러한 전계는 액정 분자에 영향을 주어, 예상하지 못한 빛샘 현상을 일으킨다.
따라서, 바람직하게는, 공통 신호 배선을 표시 장치의 화소 영역을 가로질러 라우팅하기 위해, 공통 신호 배선의 평면 레벨(plane level)은 화소 전극 및 공통 전극 블록의 평면 레벨과 달라야 한다.
바람직하지 않은 비교예로써, 화소 전극층과 공통 전극 블록층 사이에 공통 신호 배선을 배치시키는 것은 유사한 문제점을 발생시킨다. 즉, 절연층이 공통 전극 블록층과 공통 신호 배선층 사이에 배치될 경우, 공통 신호 배선의 두께는 화소 전극층과 공통 전극 블록층 사이의 절연층 두께보다 두꺼워지는데 제약이 발생될 수 있다. 또한, IPS 또는 FFS 모드의 LCD 장치에서, 화소 전극과 공통 전극 블록 사이에 개재된 절연층의 두께는 특정 범위로 제한될 수 있으며, 이로 인해, 공통 신호 배선의 두께 또한 제한되는 어려움이 있을 수 있다.
바람직하지 않은 비교예로써, 예를 들어, 화소 전극과 공통 전극 블록 사이에 개재된 절연층의 두께가 약 3000Å일 경우, 공통 신호 배선이 공통 전극 블록과 화소 전극 사이에 배치된다면, 공통 신호 배선의 두께는 약 2500Å으로 제한된다. 저항은 공통 신호 배선의 두께에 의해 달라진다. 이로 인해, 공통 신호 배선의 두께가 저항을 증가시키도록 제한하는 경우, 특히, 화소 영역의 크기를 더 크게 하는 경우, 공통 신호 배선은 구동 IC들에서 공통 전극 블록으로 신호를 전달할 수 없다.
따라서, 본 발명에서 설명한 실시예들의 표시 장치들에서, 공통 신호 배선은 화소 전극 및 공통 전극 블록으로부터 충분히 떨어져서 이격될 수 있다. 이러한 방식으로, 공통 신호 배선의 폭 및 두께는 화소 전극과 공통 전극 블록 사이의 거리에 의해 제한되지 않을 수 있는 장점이 있다. 이를 위해, 하나 이상의 평탄화층이 공통 신호 배선과 공통 전극 블록 사이에 제공되고, 공통 신호 배선은 평탄화층을 관통하는 컨택홀을 통해 대응하는 공통 전극과 연결된다. 이러한 상황에서, 공통 전극 블록과 연결된 공통 신호 배선은 공통 신호 배선의 경로에 배치된 다른 공통 전극 블록들과의 접촉 없이 화소 영역을 가로질러 라우팅될 수 있는 장점이 있다. 공통 신호 배선은 화소 영역의 구동 IC들의 경로를 따라 공통 전극 블록을 쉽게 우회할 수 있다.
도 4a는 화소의 박막 트랜지스터와 공통 전극 블록 사이에 개재된 평탄화층 내에 배치된 본 발명의 일 실시예에 따른 공통 신호 배선의 예시적인 구성을 나타내는 평면도이다. 도 4b는 도 4a에 도시된 공통 신호 배선의 구성을 나타내는 단면도이다.
도 4a에서, 편의상 3개의 서브 화소의 배치가 도시된다. 각각의 서브 화소는 X축 방향으로 연장된 게이트 배선(GL) 및 Y축 방향으로 연장된 데이터 배선(DL)에 의해 정의된 영역내의 화소 전극(PXL)을 포함한다. 박막 트랜지스터는 데이터 배선(DL) 및 게이트 배선(GL)의 교차점에 형성된다. 각각의 박막 트랜지스터는 게이트, 소스, 드레인 및 반도체층으로 구성된다. 박막 트랜지스터의 게이트는 게이트 배선(GL)으로부터 연장되거나, 그렇지 않으면 게이트 배선(GL)과 연결된다. 소스는 대응되는 데이터 배선(DL)로부터 연장되거나, 그렇지 않으면, 데이터 배선(DL)과 연결된다. 드레인은 컨택홀을 통해 대응하는 화소 전극(PXL)과 연결된다. 화소 전극(PXL)은 특정 간격으로 복수의 슬릿(slit)을 갖는다. 화소 전극(PXL)의 슬릿과 함께, 표시 장치가 동작하도록 공통 전극 블록과 화소 전극 사이에서 전계가 발생된다.
상술한 바와 같이, 각각의 공통 신호 배선은 하나의 공통 전극 블록과 연결되고, 화소 영역을 가로질러 구동 IC들이 위치하는 비화소 영역으로 라우팅된다. 공통 신호 배선은 표시 장치의 화소 영역을 직접 가로질러 라우팅될 수 있기 때문에, 각각의 공통 신호 배선은 데이터 배선(DL)과 서로 중첩되도록 배열될 수 있다. 공통 신호 배선을 게이트 배선(GL) 금속층 및 데이터 배선(DL) 금속층과 다른 층에 배치하고 공통 신호 배선을 개별의 데이터 배선(DL)과 중첩시킴으로써, 화소 영역을 가로질러 공통 신호 배선의 라우팅에 의한 서브 화소에 가능한 개구부(aperture)의 감소가 최소화될 수 있다.
도 4a에서, 이러한 화소에 배치된 공통 전극 블록이 공통 신호 배선과 접촉할 수 있도록, 공통 전극 블록과 공통 신호 배선 사이의 평탄화층을 관통하는 컨택홀이 제공된다. 보다 구체적으로, 평탄화층은, 상부에 공통 전극 블록이 형성될 수 있도록 평면을 형성하기 위하여 화소의 박막 트랜지스터 상에 제공될 수 있다. 이를 위해, 박막 트랜지스터 상에 평면을 제공하기 충분한 두께를 가지는 포토아크릴(photo-acryl, PAC)과 같은 유기 물질이 화소 영역 상에서 화소의 박막 트랜지스터 위에 제공될 수 있다.
도 4a에서는 단지 하나의 공통 신호 배선에 컨택홀이 제공되나, 다른 공통 신호 배선이 그 위에 배치되는 공통 전극 블록과 접촉되어야 하는 경우 추가로 컨택홀이 다른 공통 신호 배선 상에 제공될 수 있다. 각각의 공통 전극 블록이 복수의 화소들과 공유될 수 있다는 것을 주목해야 한다. 이로 인해, 데이터 배선(DL)의 수는 패널에 제공된 공통 전극 블록의 수보다 더 많을 수 있다. 그러므로, 몇몇 실시예들에서, 각각의 공통 전극 블록은 복수의 공통 신호 배선과 연결될 수 있다. 이러한 실시예들에서, 다른 공통 신호 배선 상에 배치된 공통 전극 블록과 접촉할 수 있도록, 추가적으로 컨택홀이 형성될 수 있다. 추가적인 공통 신호 배선을 공통 전극 블록에 연결하기 위한 컨택홀의 위치는 특별히 제한되지는 않으나, 화소가 동일한 공통 전극 블록에 의해 커버(cover)되는 경우, 컨택홀은 다른 행 방향의 화소 옆에 배치될 수 있다. 컨택홀 없이, 공통 신호 배선은 공통 전극 블록과 접촉하지 않고 공통 전극 블록을 간단히 우회할 수 있다.
도 4b는 도 4a에 도시된 A1-A2 선의 개략적인 단면도이다. 도 4b를 참조하면, 박막 트랜지스터의 게이트는 기판 상에 배치되고, 게이트 절연층(GI)에 의해 커버된다. 반도체층은 게이트 상에 배치되고, 채널 영역의 양 끝단의 소스 및 드레인과 연결된다. 패시베이션층은 실리콘 나이트라이드(SiNx) 및 실리콘 옥사이드(SiOx)와 같은 무기 물질의 얇은층으로 형성되고, 박막 트랜지스터의 소스 및 드레인을 덮는다. 무기 패시베이션층(PAS1-1)의 두께는 소스/드레인 금속층 상에 평탄한 면을 형성하기에 충분하지 않다. 따라서, 하나 이상의 패시베이션층이 박막 트랜지스터와 공통 전극 블록층 사이에 제공되어야 한다. 이를 위해, 박막 트랜지스터 상에 평면을 제공하기에 충분한 두께를 갖는 포토 아크릴(PAC)와 같은 유기 물질이 화소 영역 상의 화소의 박막 트랜지스터 상에 제공될 수 있다.
공통 신호 배선이 화소의 박막 트랜지스터와 공통 전극 블록 사이에 배치된 평탄화층 안에 배치되도록 하기 위하여, 박막 트랜지스터 상부의 평면에 공통 신호 배선이 배치될 필요가 있고, 공통 신호 배선 상의 다른 평면에 공통 전극 블록이 배치될 필요가 있다. 즉, 공통 신호 배선은 개별적으로 형성된 적어도 2개의 평탄화층 사이에 끼워진다.
이러한 이유로, 하부 평탄화층은 공통 신호 배선을 설치하기 위한 평면을 형성하기 위해 박막 트랜지스터 상에 제공된다. 공통 신호 배선뿐만 아니라 박막 트랜지스터의 드레인을 화소 전극과 연결하는 컨택 브릿지(contact bridge)를 제공하기 위해, 하부 평탄화층 상에 금속층이 패턴된다. 컨택 브릿지는 하부 평탄화층 및 하부 평탄화층의 아래의 패시베이션층을 관통하는 건택홀을 통해 박막 트랜지스터의 드레인과 접촉된다. 공통 신호 배선뿐만 아니라 하부 평탄화층 상의 컨택 브릿지는, 박막 트랜지스터의 소스/드레인 상의 패시베이션층과 유사한 방식으로 형성될 수 있는 다른 패시베이션층(PAS1-2)로 커버될 수 있다. 공통 전극 블록에 평면을 제공하기 위해, 상부 평탄화층이 공통 신호 배선 및 컨택 브릿지 상에 배치된다.
이와 같은 방법으로, 공통 신호 배선은 화소의 박막 트랜지스터와 공통 전극 블록 사이에 개재된 하부 평탄화층과 상부 평탄화층 사이에 끼워진다. 도 4b에 도시된 구성에서, 기판 상의 박막 트랜지스터는 하부 평탄화층 및 상부 평탄화층이 모두 제공되기 전에 제조된다. 그러므로, 하부 평탄화층 및 상부 평탄화층 모두 박막 트랜지스터의 제조 공정에 영향을 받지 않는다. 보통, 두 평탄화층은 모두 포토-아크릴(PAC)와 같은 유기 물질로 형성될 수 있고, 그들 아래의 구조물들의 위에 평면을 제공할 수 있기에 충분한 두께로 형성된다.
하부 평탄화층 및 상부 평탄화층의 두께는 적어도 2가지 이유에서 중요하다. 첫째, 하부 평탄화층은 평탄화층 상에 배치될 공통 신호 배선을 위해, 소스/드레인 금속층 상에 평면을 제공할 만큼 충분한 두께를 가져야 한다. 또한, 상부 평탄화층은 상부 평탄화층 상에 배치될 공통 전극 블록을 위해 공통 신호 배선의 금속층 상에 평면을 제공할 만큼 충분한 두께를 가져야 한다.
하부 평탄화층 아래의 신호 배선(예를 들어, 데이터 배선, 게이트 배선)과 공통 신호 배선 사이의 커플링이 낮게 유지될 수 있도록, 하부 평탄화층의 두께가 충분하여야 한다. 유사하게, 공통 신호 배선과 공통 전극 블록 사이의 커플링이 낮게 유지될 수 있도록, 상부 평탄화층의 두께가 충분하여야 한다. 공통 신호 배선들의 층과 공통 전극 블록들의 층 사이의 거리가 너무 가까운 경우, 지나가는 공통 신호 배선에 의해 공통 전극 블록들에서 커플링이 발생할 수 있고, 이는 터치 센싱 기간 동안 액정 분자들의 회전 방향에 예상하지 못한 영향을 주거나 터치 신호의 정확한 측정을 방해할 수 있다.
따라서, 평탄화층의 두께는 제조 공정, 평탄화층의 물질, 개별의 평탄화층에 의해 커버되는 구조물의 두께와 같은 다양한 요소에 따라 달라질 수 있다. 몇몇 실시예들에서, 공통 전극 블록과 박막 트랜지스터 사이에 개재된 각각의 평탄화층은 약 1㎛ 내지 약 4㎛의 두께를 가질 수 있고, 보다 바람직하게는 약 2㎛ 내지 약 4㎛의 두께를 가질 수 있다. 몇몇 구조에서, 하부 평탄화층의 두께는 약 1㎛ 내지 약 2㎛일 수 있고, 상부 평탄화층의 두께는 약 1㎛ 내지 약 2㎛일 수 있다.
도 4a 및 4b를 참조하여 설명된 실시예는 화소-탑 구조(pixel-top configuration)를 갖는다. 이러한 구조에서, 화소 전극(PXL)은 공통 전극 블록 상에 형성된 패시베이션층(PAS2) 상에 배치될 수 있다. 공통 전극 블록 상의 화소 전극(PXL)의 일 부분은 화소 전극(PXL)과 공통 전극 블록 사이에 전계를 발생시키기 위해 복수의 슬릿을 갖는다. 그러나, 하부 평탄화층 및 상부 평탄화층 상이에 끼워진 공통 신호 배선의 배열은 공통 전극 블록이 화소 전극(PXL) 상에 배치되는 Vcom-탑 구조(Vcom-top configuration)에 동일하게 적용될 수 있다.
도 5a는 일 실시예에 따른 화소의 박막 트랜지스터 하부에 배치된 공통 신호 배선의 예시적인 구조를 나타낸 평면도이다. 도 5b는 도 5a에 도시된 공통 신호 배선의 배치를 나타내는 단면도이다. 도 5c는 도 5a 및 5b에 도시된 예시적인 터치 센서 일체형 표시 장치에 있어 서로상에 배치된 금속층의 순서를 나타내는 개략도이다.
도 5a를 참조하면, 공통 신호 배선은 데이터 배선(DL)과 동일한 방향으로 연장하도록 배열되고, 각각의 공통 신호 배선은 공통 신호 배선에 의한 개구부의 축소를 최소화하기 위하여 데이터 배선(DL)과 중첩되도록 배치된다. 또한, 화소의 박막 트랜지스터는 상술한 다른 실시예들과 유사한 방식으로 구성된다. 즉, 박막 트랜지스터는 채널의 양 끝단에 연결된 소스 및 드레인를 갖는 바텀 게이트 구조를 갖는다. 박막 트랜지스터의 소스는 데이터 배선(DL)으로부터 연장되거나, 그렇지 않으면, 데이터 배선(DL)과 연결되고, 드레인은 대응하는 화소의 화소 전극과 연결된다. 화소 전극에, 공통 전극 블록과 중첩되는 곳에 전계를 발생시키는 복수의 슬릿이 제공된다.
상술한 실시예들과 달리, 공통 신호 배선은 화소의 박막 트랜지스터 아래에 배치되고, 박막 트랜지스터 상에 형성된 평탄화층을 관통하는 컨택홀을 통해 대응하는 공통 전극 블록과 연결된다. 이러한 구조에서, 각각의 공통 신호 배선은 대응하는 공통 전극 블록과 연결된 적어도 하나의 바이패스 배선(bypass line)과 연결된다. 도 5a에 도시된 바와 같이, 바이패스 배선이 하나의 화소에서 다른 화소로 연장되도록, 바이패스 배선은 공통 신호 배선을 가로질러 배열될 수 있다. 바이패스 배선과 공통 신호 배선 사이의 연결은 하나의 화소 영역에 형성될 수 있고, 바이패스 배선 및 공통 전극 블록의 연결은 다른 화소 영역에 형성될 수 있다.
도 5b 및 도 5c를 참조하면, 공통 신호 배선은 기판 상에 제공된다. 예를 들어, 공통 신호 배선을 형성하기 위해 사용되는 금속층은 제1 금속층으로 정의될 수 있고, 다른 금속층의 순서는 설명의 편의를 위해 제1 금속층을 참조하여 정의될 수 있다. 공통 신호 배선들 상에 박막 트랜지스터들의 어레이를 제공하기 위해, 하부 평탄화층이 공통 신호 배선 상에 제공된다. 하부 평탄화층의 두께는 공통 신호 배선의 두께에 따라 달라질 수 있다. 예를 들어, 공통 신호 배선의 두께는 약 2500Å 내지 약 7500Å일 수 있고, 보다 바람직하게는 약 3500Å 내지 약 6500Å일 수 있고, 보다 바람직하게는 약 4500Å 내지 약 5500Å일 수 있다. 하부 평탄화층의 두께는 약 1㎛ 내지 약 4㎛일 수 있고, 보다 바람직하게는 약 1내지 약 3㎛일 수 있고, 보다 바람직하게는, 약 1㎛ 내지 약 2㎛일 수 있다. 적절한 실시예에서, 공통 신호 배선의 두께는 약 5000Å일 수 있고, 하부 평탄화층의 두께는 약 1.2㎛일 수 있다. 공통 신호 배선을 커버하는 평탄화층의 두께는 유전체 특성, 물질, 제조 공정 등과 같은 다양한 요소에 의해 달라질 수 있다.
박막 트랜지스터의 어레이는 하부 평탄화층 상에 제조되므로, 하부 평탄화층에 사용되는 물질로 박막 트랜지스터 상의 평탄화층으로서 일반적으로 사용되는 포토 아크릴(PAC)을 이용할 수 없다. 박막 트랜지스터 제조 공정 중 일부는 고온에서 수행될 수 있으므로, 하부 평탄화층은 박막 트랜지스터 제조 공정 동안의 조건에서 특성을 유지할 수 있어야 한다. 예를 들어, IGZO(indium-Gallium-Zinc-Oxide)와 같은 산화 반도체층을 갖는 박막 트랜지스터를 제조하는 동안, 일부 공정은 약 350℃ 또는 그 이상의 온도에서 수행될 수 있다. 이로 인해, 하부 평탄화층은 350℃이상, 보다 바람직하게는 350℃ 내지 380℃에서 평탄화 기능을 유지할 수 있는 물질로 형성될 수 있다. 이를 위해, 이러한 높은 온도를 견딜 수 있는 실리콘계 무기 물질이 하부 평탄화층에 적합하다. 또한, 이러한 물질은 평탄화층으로서 공통 신호 배선 상을 커버하는데 적합해야 한다. 예를 들어, 높은 내열성을 갖는 무기 물질은 스핀-온-글래스(spin-on-glass, SOG) 방법을 사용하여 하부 평탄화층으로서 공통 신호 배선 상에 배치될 수 있다.
패시베이션층은 공통 신호 배선들과 하부 평탄화층 사이에 제공될 수 있다. 하부 평탄화층 상에서, 게이트 배선 및 박막 트랜지스터의 게이트가 제2 금속층으로 제공된다. 바이패스 배선 또한 하부 평탄화층 상에서 제2 금속층으로 제공된다. 반도체층(예를 들어, 산화물 반도체, LTPS 반도체, a-Si 반도체)은 게이트 배선, 박막 트랜지스터의 게이트 및 바이패스 배선을 커버하는 게이트 절연층 상에 패턴된다. 박막 트랜지스터의 소스 및 드레인은 채널 영역의 양 끝 단에 제3 금속층으로 제공된다.
바이패스 배선과 대응하는 공통 전극 블록을 연결하기 위한 컨택홀을 형성하기 위해, 제3 금속층으로 형성된 컨택 브릿지가 바이패스 배선 상에 배치될 수 있다. 공통 전극 블록을 배치하기 위한 평면을 제공하기 위해, 상부 평탄화층은 박막 트랜지스터 및 바이패스 배선 상에 제공된다. 설명한 바와 같이, SiNx 및/또는 SiOx와 같은 무기 물질로 형성된 패시베이션층은 상부 평탄화층과 제3 금속층 사이에 개재될 수 있다. 다른 패시베이션층은 상부 평탄화층 상에 제공된 화소 전극과 공통 전극 블록 사이에 개재된다.
설명한 바와 같이, 공통 신호 배선이 박막 트랜지스터 아래에 배치될 때, 바이패스 배선은 공통 신호 배선과 대응되는 공통 전극 블록 사이의 연결을 제공하기 위해 사용될 수 있다. 이러한 이유로, 각각의 공통 신호 배선은 하부 평탄화층 및 하부 평탄화층 아래의 패시베이션층을 관통하는 하부 컨택홀을 통해 바이패스 배선과 연결된다. 또한, 바이패스 배선과 공통 전극 블록 사이의 연결은 상부 평탄화층 및 상부 평탄화층 아래의 패시베이션층을 관통하는 상부 컨택홀을 통해 이루어진다. 공통 전극 블록과 접촉될 수 있도록, 바이패스 배선 상의 컨택 브릿지는 상부 컨택홀을 통해 노출될 수 있다.
도 5c에서 도시된 바와 같이, 공통 신호 배선은 하부 컨택홀의 위치로 연장된 접촉부가 포함할 수 있다. 유사하게, 바이패스 배선은 하부 평탄화층의 하부 컨택홀의 위치에 있는 접촉부를 포함할 수 있다. 비록 단지 하나의 공통 신호 배선에 접촉부가 제공되나, 바이패스 배선과 연결될 수 있도록 다른 공통 신호 배선들에도 접촉부가 제공될 수 있다. 하나의 공통 전극 블록은 복수의 공통 신호 배선과 연결될 수 있음을 주목해야 한다. 이러한 경우에, 복수의 공통 신호 배선은, 대응하는 공통 전극 블록과 연결된 단일 바이패스 배선과 연결될 수 있다.
도 5a를 다시 참조하면, 공통 신호 배선을 바이패스 배선에 연결하기 위한 하부 컨택홀은 하나의 화소에 제공되고, 바이패스 배선을 공통 전극 블록에 연결하기 위한 상부 컨택홀은 다른 화소에 제공된다. 화소의 개구부가 바이패스 배선에 의해 줄어드는 것을 주목해야 한다. 하부 컨택홀 및 상부 컨택홀에 대응하는 영역에 위치하는 화소의 개구부는 하부 컨택홀에 대응하는 영역과 상부 컨택홀에 대응하는 영역 사이에 놓이는 다른 화소의 개구부보다 감소될 수 있다. 따라서, 하부 컨택홀 및 상부 컨택홀은 특정의 선택된 화소에 배치될 수 있다. 예를 들어, 청색 화소는 녹색 및 적색 화소와 비교하여, 가장 낮은 휘도를 가진다. 따라서, 화소의 감소된 개구부에 의해 감소된 실제 휘도의 양은 적색 및 녹색 화소와 비교하여 청색 화소에서 더 적다. 그러므로, 몇몇 실시예들에서, 하부 컨택홀 및 상부 컨택홀은 2개의 인접하는 청색 화소에 배치될 수 있다.
하부 컨택홀 및 상부 컨택홀을 특정 반복되는 순서로 배치하는 것은 화소 영역 상에 눈으로 시인될 수 있는 패턴을 초래할 수 있다. 따라서, 일부 바이패스 배선에 대한 컨택홀의 배치가 다른 바이패스 배선에 대한 컨택홀의 배치와 상이하도록, 일부 바이패스 배선은 다른 바이패스 배선과 다르게 배열될 수 있다. 예를 들어, 일부 바이패스 배선을 위한 하단 컨택홀 및 상단 컨택홀은 각각 좌측면 및 우측면에 배치될 수 있다. 다른 바이패스 배선을 위해, 하부 컨택홀 및 상부 컨택홀은 각각 좌측면 및 우측면에 배치된 화소에 배치될 수 있다.
몇몇 실시예들에서, 바이패스 배선은 공통 전극 블록의 일 끝단에 있는 화소로부터 공통 전극 블록의 반대 끝단에 있는 화소까지 연장되도록, 배열될 수 있다. 비록, 많은 수의 화소가 바이패스 배선에 의해 영향을 받을 수 있으나, 눈에 시인되는 패턴을 억제할 수 있다. 몇몇 실시예들에서, 하부 컨택홀 및 상부 컨택홀은 서로 가장 인접하는 화소들에 제공될 수 있다. 즉, 모든 화소의 개구부가 컨택홀에 의해 감소될 것이므로 가시적 패턴은 없을 것이다.
도 5a 내지 도 5c에서, 표시 장치의 실시예들은 화소 탑 구조를 갖는 것으로 묘사된다. 그러나, 박막 트랜지스터 아래의 공통 신호 배선의 구조 및 바이패스 배선과 컨택 브릿지를 통해 대응하는 공통 전극 블록으로의 연결은 Vcom 탑 구조에도 동일하게 적용될 수 있다.
본 발명에서, 모든 실시예들은 서로 중첩되도록 배치된 공통 신호 배선 및 데이터 배선을 포함하는 것으로 기술되었다. 공통 신호 배선의 폭은 데이터 배선의 폭과 동일할 수 있다. 그러나, 공통 신호 배선의 폭 및 데이터 배선의 폭이 서로 다를 수도 있음을 주목해야 한다. 복수의 공통 전극 블록에 제공되는 공통 전극과 함께, 2개의 인접하는 공통 전극 블록 사이 영역에의 필드는 공통 전극 블록 상의 다른 영역과 다를 수 있다. 이로 인해, 특정 영역상의 액정 분자를 제어하는 것은 어려울 수 있고, 백라이트로부터의 빛은 이러한 영역 주변의 화소로 샐 수 있다.
따라서, 테이터 배선 및 공통 신호 배선은 2개의 인접하는 공통 전극 블록 사이의 영역에 배치될 수 있다. 이러한 방식으로, 데이터 배선 및 공통 신호 배선은 백라이트로부터의 빛을 가리기 위해 사용될 수 있다. 데이터 배선의 폭 및 공통 신호 배선의 폭은 2개의 인접한 블록 사이의 거리에 따른 조절될 수 있다. 이와 관련하여, 공통 신호 배선의 폭을 증가시킴으로써, 저항을 감소시킬 수 있고, 공통 신호 배선 상의 RC 지연을 저하시킬 수 있다. 데이터 배선 아래에 배치된 공통 신호 배선을 갖는 실시예에서, 공통 신호 배선의 폭은 데이터 배선의 폭보다 더 클 수 있다. 공통 신호 배선이 데이터 배선보다 공통 전극 블록 및 화소 전극으로부터 더욱 멀리 떨어지도록 배치되므로, 커플링 정전용량을 관리하는 것은 데이터 배선 보다 공통 신호 배선으로 쉽게 할 수 있다.
패널의 데이터 배선의 수는 공통 전극 블록의 수보다 더 많을 수 있다. 그러므로, 공통 신호 배선은 단지 일부의 데이터 배선의 아래/위에 배치될 수 있다. 그러나, 공통 신호 배선을 데이터 신호에 중첩되도록 배치하는 것은 데이터 배선 정전용량을 변경한다. 데이터 배선들이 균일한 데이터 배선 정전용량을 갖도록 추가적인 공통 신호 배선 또는 더미 공통 신호 배선이 패널에 배치될 수 있고, 각각의 데이터 배선은 이러한 전도성 배선에 의해 중첩된다.
더미 공통 신호 배선은 공통 신호 배선과 동일한 층에 형성된 도전성 배선을 나타내나, 구동 IC들과는 연결되지 않는다. 이로 인해, 비록 더미 공통 신호 배선이 진짜 공통 신호 배선과 유사한 방식으로 화소 영역에 배열되었다 하더라도, 더미 공통 신호 배선은 공통 전압 신호 또는 터치 관련 신호를 공급하지 않는다. 플로팅 상태에 더미 공통 신호 배선을 두는 것은 패널에 손상을 줄 수 있는 정전기를 발생시킬 수 있다. 따라서, 더미 공통 신호 배선은 더미 공통 신호 배선 상에 배치된 공통 전극 블록과 접촉하도록 구성될 수 있다.
도 6a 및 도 6b는 더미 공통 신호 배선의 예시적인 배치를 나타내는 개략도이다. 도시한 바와 같이, 더미 도전성 배선은 공통 전극 블록과 서로 연결되지 않는다. 예를 들어, 더미 공통 신호 배선은 개별의 공통 전극 블록의 주변까지 연장되지 않도록 형성될 수 있다. 진짜의 공통 신호 배선과 동일한 방식으로, 더미 공통 신호 배선과 공통 전극 블록 사이의 연결이 형성될 수 있다. 공통 신호 배선 및 더미 공통 신호 배선이 상부 평탄화층과 하부 평탄화층 사이에 끼워진 실시예에서, 각각의 더미 공통 신호 배선은 상부 평탄화층을 관통하는 컨택홀(즉, 공통 전극 블록과 더미 공통 신호 배선 사이의 평탄화층을 관통하는 컨택홀)을 통해 대응하는 공통 전극 블록과 연결될 수 있다. 공통 신호 배선 및 더미 공통 신호 배선이 패널의 박막 트랜지스터 아래에 배치되는 실시예에서, 각각의 더미 공통 신호 배선은 대응하는 공통 전극 블록과 연결된 바이패스 배선과 접촉된다. 진짜 공통 신호 배선과 유사하게, 각각의 더미 공통 신호 배선은 복수의 컨택홀을 통해 대응하는 공통 전극 블록과 복수의 위치에서 접촉할 수 있다. 각각의 더미 공통 신호 배선은 패널에 균일한 데이터 배선 정전용량을 제공하고, 또한, 대응하는 공통 전극 블록에서 전류 경로로서 역할을 할 수 있다.
본 발명에 개시된 실시예들에서, 공통 신호 배선들은 데이터 배선들과 평행하게 배열되고, 화소 영역을 가로질러 비화소 영역으로 직접 라우팅된다. 공통 신호 배선을 직접 화소 영역을 가로지르도록 라우팅함으로써, 패널 측부의 비화소 영역 크기를 줄일 수 있다. 더욱이, 화소의 정전용량을 증가시키기 위해, 화소 전극(PXL)과 공통 전극 블록 사이의 패시베이션의 두께가 최소한으로 유지될 수 있다. 공통 신호 배선이 공통 전극 블록으로부터 멀리 이격될 수 있으므로, 공통 신호 배선은 터치 센싱 기간 동안 RC 지연을 감소시키에 적절한 두께로 제공될 수 있다. 더욱이, 공통 전극 블록이 공통 신호 배선 상에 배치됨으로써, 공통 전극 블록과 공통 신호 배선 사이에 전계가 형성되지 않는다. 이로써 화소 전극(PXL)과 동일한 층에 공통 신호 배선을 형성함으로써 발생되는 빛샘 문제를 효과적으로 해결할 수 있다.
본 발명의 실시예들에서, 공통 전극 블록 및 공통 신호 배선은 터치 인식이 가능한 LCD 장치를 참조하여 설명되었다. 그러나, 공통 전극 블록 및 공통 신호 배선은 패널로부터 이미지를 표시하고 터치 입력의 위치를 식별하기 위해 사용하는 것으로 한정되는 것은 아니다. 상술한 바와 같이 다른 기간 동안 공통 전극 블록 및 공통 신호 배선의 기능은 화소(예를 들어, LCD 화소)를 활성화하는 것에 한정되는 것은 아니다. 터치 센싱 기능에 더해, 공통 전극 블록 및 공통 신호 배선은 스크린 상의 터치 압력의 양을 측정하거나, 스크린 상에 진동을 발생시키거나, 패널의 전기 활성 물질을 작동시키는데 사용될 수 있다.
예를 들어, 몇몇 표시 장치의 실시예들은 변형 물질층을 포함할 수 있다. 공통 전극 블록은 변형 물질과 인터페이스되거나 변형 물질 근처에 배치될 수 있고, 변형 물질의 변형에 의해 발생된 전기적 변화를 측정하는 전압 신호를 로드(load)할 수 있다. 이러한 경우, 공통 전극 블록은 터치가 입력되는 위치뿐만 아니라, 표시 장치 상의 압력의 양을 측정할 수 있다. 몇몇 실시예들에서, 변형 물질은 물질의 진폭 및/또는 주파수가 전기 신호 및/또는 전기장에 의해 제어될 수 있는 전기 활성 물질일 수 있다. 이러한 변형 물질의 예로는 압전 세라믹(piezo ceramic), 전기 활성 고분자 등이 있다. 몇몇 실시예들에서, 공통 전극 블록은 원하는 주파수로 진동 및/또는 원하는 방향으로 벤딩하기 위해 사용될 수 있고, 이로 인해, 표시 장치에 촉각 및/또는 질감 피드백을 제공할 수 있다.
본 발명의 일 실시예에 따른 액정 표시 장치는 터치 인식 가능 표시 장치는 복수의 화소 그룹에 있어서, 각각의 화소는 화소 전극 및 공통 전극 블록으로 구성된 저장 커패시터를 포함하고, 공통 전극 블록은 동일한 화소 그룹 내의 복수의 화소에 의해 공유되는, 복수의 화소 그룹; 각각의 화소에 제공되고, 게이트 배선과 연결되는 게이트 전극, 데이터 배선과 연결되는 소스 전극 및 화소 전극과 연결되는 드레인 전극을 포함하는 박막 트랜지스터; 및 하나 이상의 평탄화층 아래의 복수의 공통 신호 배선을 포함하고, 하나 이상의 평탄화층은 복수의 공통 신호 배선을 화소 전극 및 공통 전극 블록으로부터 분리하고, 복수의 공통 신호 배선 각각은 하나의 데이터 배선과 중첩되도록 배열되고, 복수의 화소 그룹 중 하나의 그룹의 공통 전극 블록과 연결된다.
복수의 화소 그룹의 공통 전극 블록은 표시 기간 동안 제1 신호를 제공받고, 터치 센싱 기간 동안 제2 신호를 제공받을 수 있다.
공통 신호 배선 및 데이터 배선은 실질적으로 평행한 방향으로 제1 신호의 공급부 및 제2 신호의 공급부를 향하여 라우팅될 수 있다.
제1 신호의 공급부 및 제2 신호의 공급부에 가장 근접한 행 방향 또는 열 방향의 공통 전극 블록과 연결된 공통 신호 배선을 제외한, 공통 전극 블록과 연결된 공통 신호 배선은 적어도 하나의 다른 공통 전극 블록을 가로질러 라우팅될 수 있다.
공통 신호 배선과 동일한 층에 배치되는 복수의 더미 공통 신호 배선을 더 포함하고, 복수의 더미 공통 신호 배선 각각은 하나의 데이터 배선과 중첩되도록 배열되고 복수의 화소 그룹 중 하나의 그룹의 공통 전극 블록과 연결될 수 있다.
복수의 공통 신호 배선 및 복수의 더미 공통 신호 배선은 화소의 박막 트랜지스터 아래에 배치되고, 하나 이상의 평탄화층은 박막 트랜지스터 아래의 하부 평탄화층 및 박막 트랜지스터를 덮는 상부 평탄화층을 포함할 수 있다.
하부 평탄화층은 무기 물질로 형성되고, 상부 평탄화층은 유기 물질로 형성될 수 있다.
하부 평탄화층은 상부 평탄화층 보다 높은 내열성을 가질 수 있다.
게이트 배선과 동일한 층에 배치되는 복수의 바이패스 배선을 더 포함하고, 복수의 공통 신호 배선 각각 및 복수의 더미 공통 배선 각각은, 복수의 화소 그룹 중 하나의 그룹의 공통 전극 블록과 연결되는 적어도 하나의 바이패스 배선과 연결될 수 있다.
복수의 바이패스 배선의 적어도 일부는 적어도 2개의 화소를 가로질러 연장될 수 있다.
복수의 바이패스 배선의 적어도 일부는 동일한 화소 그룹에서 2개의 인접한 청색 화소 사이에서 연장될 수 있다.
복수의 공통 신호 배선 각각 및 복수의 더미 공통 신호 배선 각각은 하부 평탄화층을 관통하는 하부 컨택홀을 통해 바이패스 배선과 연결되고, 공통 전극 블록의 각각은 상부 평탄화층을 관통하는 상부 컨택홀을 통해 바이패스 배선 상의 브릿지 금속과 연결될 수 있다.
복수의 공통 신호 배선 및 복수의 더미 공통 신호 배선은, 게이트 배선 및 데이터 배선의 금속층 하부에 배치된 제1 금속층으로 형성될 수 있다.
복수의 바이패스 배선 및 게이트 배선이 제1 금속층 상의 제2 금속층으로 형성되고 데이터 전극 및 브릿지 금속이 제2 금속층 상의 제3 금속층으로 형성되도록, 박막 트랜지스터는 바텀 게이트 구조를 가질 수 있다.
하부 평탄화층의 하부 컨택홀은 제1 청색 화소에 대응되는 위치에 배치되고, 상부 평탄화층의 상부 컨택홀은 제1 청색 화소에 인접한 제2 청색 화소에 대응되는 위치에 배치될 수 있다.
복수의 바이패스 배선의 적어도 일부의 하부 컨택홀 및 상부 컨택홀의 배치는 다른 바이패스 배선의 하부 컨택홀 및 상부 컨택홀의 배치와 반대 방향일 수 있다.
복수의 공통 신호 배선 및 복수의 더미 공통 신호 배선은 하부 평탄화층과 상부 평탄화층 사이에 끼워지고, 하부 평탄화층은 박막 트랜지스터를 커버하고, 상부 평탄화층은 복수의 공통 신호 배선 및 복수의 더미 공통 신호 배선을 커버할 수 있다.
복수의 공통 신호 배선 각각 및 복수의 더미 공통 신호 배선 각각은 상부 평탄화층을 관통하는 컨택홀을 통해, 복수의 화소 그룹 중 하나의 그룹의 공통 전극 블록과 연결될 수 있다.
복수의 공통 신호 배선 및 복수의 더미 공통 신호 배선은, 게이트 배선 및 데이터 배선의 금속층 상에 배치되고, 화소 전극 및 공통 전극 블록 하부에 배치된 금속층으로 형성될 수 있다.
하부 평탄화층 및 상부 평탄화층은 모두 유기 물질로 형성될 수 있다.
복수의 터치 구동 영역 및 복수의 터치 센싱 영역을 더 포함하고, 터치 구동 영역의 역할을 하는 복수의 공통 전극 블록을 형성하도록, 복수의 공통 신호 배선은 선택적으로 서로 연결될 수 있다.
복수의 화소 그룹 각각에 대응되는 각각의 공통 전극 블록은 터치 구동 영역 및 터치 센싱 영역 중 하나의 역할을 할 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 더욱 상세하게 설명하였으나, 본 발명은 반드시 이러한 실시예로 국한되는 것은 아니고, 본 발명의 기술사상을 벗어나지 않는 범위 내에서 다양하게 변형 실시될 수 있다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 그러므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
100: 표시 장치
110: 기판
120: 데이터 구동 IC
130: 게이트 구동 IC
140: 터치 구동 IC
P: 화소
DL: 데이터 배선
GL: 게이트 배선
GI: 게이트 절연층
RX: 터치 센싱 배선부
TX: 터치 구동 배선부
PXL: 화소 전극
TFT: 박막 트랜지스터
S: 소스
D: 드레인
PAS1, PAS1-1, PAS1-2, PAS2: 패시베이션층
110: 기판
120: 데이터 구동 IC
130: 게이트 구동 IC
140: 터치 구동 IC
P: 화소
DL: 데이터 배선
GL: 게이트 배선
GI: 게이트 절연층
RX: 터치 센싱 배선부
TX: 터치 구동 배선부
PXL: 화소 전극
TFT: 박막 트랜지스터
S: 소스
D: 드레인
PAS1, PAS1-1, PAS1-2, PAS2: 패시베이션층
Claims (22)
- 복수의 화소 그룹에 있어서, 각각의 화소는 화소 전극 및 공통 전극 블록으로 구성된 저장 커패시터를 포함하고, 상기 공통 전극 블록은 동일한 화소 그룹 내의 복수의 화소에 의해 공유되는, 상기 복수의 화소 그룹;
상기 각각의 화소에 제공되고, 게이트 배선과 연결되는 게이트 전극, 데이터 배선과 연결되는 소스 전극 및 상기 화소 전극과 연결되는 드레인 전극을 포함하는 박막 트랜지스터;
하나 이상의 평탄화층 아래의 복수의 공통 신호 배선; 및
상기 게이트 배선과 동일한 층에 배치되는 복수의 바이패스 배선을 포함하고,
상기 하나 이상의 평탄화층은 상기 복수의 공통 신호 배선을 상기 화소 전극 및 상기 공통 전극 블록으로부터 분리하고,
상기 복수의 공통 신호 배선 각각은 하나의 데이터 배선과 중첩되도록 배열되고, 상기 복수의 화소 그룹 중 하나의 그룹의 상기 공통 전극 블록과 연결되고
상기 복수의 바이패스 배선 중 적어도 하나는 상기 복수의 공통 신호 중 어느 하나와 공통 전극 블록을 연결하는, 터치 인식 가능 표시 장치. - 제1항에 있어서,
상기 복수의 화소 그룹의 상기 공통 전극 블록은 표시 기간 동안 제1 신호를 제공받고, 터치 센싱 기간 동안 제2 신호를 제공받는, 터치 인식 가능 표시 장치. - 제2항에 있어서,
상기 공통 신호 배선 및 상기 데이터 배선은 평행한 방향으로 상기 제1 신호의 공급부 및 상기 제2 신호의 공급부를 향하여 라우팅된(routed), 터치 인식 가능 표시 장치. - 제3항에 있어서,
상기 제1 신호의 공급부 및 상기 제2 신호의 공급부에 가장 근접한 행 방향 또는 열 방향의 공통 전극 블록과 연결된 공통 신호 배선을 제외한, 공통 전극 블록과 연결된 공통 신호 배선은 적어도 하나의 다른 공통 전극 블록을 가로질러 라우팅된, 터치 인식 가능 표시 장치. - 제1항에 있어서,
상기 공통 신호 배선과 동일한 층에 배치되는 복수의 더미 공통 신호 배선을 더 포함하고,
상기 복수의 더미 공통 신호 배선 각각은 하나의 데이터 배선과 중첩되도록 배열되고 상기 복수의 화소 그룹 중 하나의 그룹의 공통 전극 블록과 연결된, 터치 인식 가능 표시 장치. - 제5항에 있어서,
상기 복수의 공통 신호 배선 및 상기 복수의 더미 공통 신호 배선은 화소의 박막 트랜지스터 아래에 배치되고,
상기 하나 이상의 평탄화층은 상기 박막 트랜지스터 아래의 하부 평탄화층 및 상기 박막 트랜지스터를 덮는 상부 평탄화층을 포함하는, 터치 인식 가능 표시 장치. - 제6항에 있어서,
상기 하부 평탄화층은 무기 물질로 형성되고, 상기 상부 평탄화층은 유기 물질로 형성된, 터치 인식 가능 표시 장치. - 제6항에 있어서,
상기 하부 평탄화층은 상기 상부 평탄화층 보다 높은 내열성을 갖는, 터치 인식 가능 표시 장치. - 삭제
- 제1항에 있어서,
상기 복수의 바이패스 배선의 적어도 일부는 적어도 2개의 화소를 가로질러 연장된, 터치 인식 가능 표시 장치. - 제1항에 있어서,
상기 복수의 바이패스 배선의 적어도 일부는 동일한 화소 그룹에서 2개의 인접한 청색 화소 사이에서 연장된, 터치 인식 가능 표시 장치. - 제6항에 있어서,
상기 하나 이상의 평탄화층은 상기 박막 트랜지스터 아래의 하부 평탄화층 및 상기 박막 트랜지스터를 덮는 상부 평탄화층을 포함하고,
상기 복수의 공통 신호 배선 각각은 상기 하부 평탄화층을 관통하는 하부 컨택홀을 통해 상기 바이패스 배선과 연결되고,
상기 공통 전극 블록의 각각은 상기 상부 평탄화층을 관통하는 상부 컨택홀을 통해 상기 바이패스 배선 상의 브릿지 금속(bridge metal)과 연결된, 터치 인식 가능 표시 장치. - 제12항에 있어서,
상기 복수의 공통 신호 배선은, 상기 게이트 배선 및 상기 데이터 배선의 금속층 하부에 배치된 제1 금속층으로 형성된, 터치 인식 가능 표시 장치. - 제13항에 있어서,
상기 복수의 바이패스 배선 및 상기 게이트 배선이 상기 제1 금속층 상부의 제2 금속층으로 형성되고 상기 데이터 배선 및 상기 브릿지 금속이 상기 제2 금속층 상부의 제3 금속층으로 형성되도록, 상기 박막 트랜지스터는 바텀 게이트 구조를 갖는, 터치 인식 가능 표시 장치. - 제12항에 있어서,
상기 하부 평탄화층의 상기 하부 컨택홀은 제1 청색 화소에 대응되는 위치에 배치되고, 상기 상부 평탄화층의 상기 상부 컨택홀은 상기 제1 청색 화소에 인접한 제2 청색 화소에 대응되는 위치에 배치된, 터치 인식 가능 표시 장치. - 제12항에 있어서,
상기 복수의 바이패스 배선의 적어도 일부의 상기 하부 컨택홀 및 상기 상부 컨택홀의 배치는 다른 바이패스 배선의 상기 하부 컨택홀 및 상기 상부 컨택홀의 배치와 반대 방향인, 터치 인식 가능 표시 장치. - 제5항에 있어서,
상기 하나 이상의 평탄화층은 상기 박막 트랜지스터를 커버하는 하부 평탄화층 및 상기 복수의 공통 신호 배선 및 상기 복수의 더미 공통 신호 배선을 커버하는 상부 평탄화층을 포함하고,
상기 복수의 공통 신호 배선 및 상기 복수의 더미 공통 신호 배선은 하부 평탄화층과 상부 평탄화층 사이에 끼워지는, 터치 인식 가능 표시 장치. - 제17항에 있어서,
상기 복수의 공통 신호 배선 각각 및 상기 복수의 더미 공통 신호 배선 각각은 상기 상부 평탄화층을 관통하는 컨택홀을 통해, 상기 복수의 화소 그룹 중 하나의 그룹의 공통 전극 블록과 연결된, 터치 인식 가능 표시 장치. - 제17항에 있어서,
상기 복수의 공통 신호 배선 및 상기 복수의 더미 공통 신호 배선은, 상기 게이트 배선 및 상기 데이터 배선의 금속층 상부에 배치되고, 상기 화소 전극 및 상기 공통 전극 블록 하부에 배치된 금속층으로 형성된, 터치 인식 가능 표시 장치. - 제17항에 있어서,
상기 하부 평탄화층 및 상기 상부 평탄화층은 모두 유기 물질로 형성된, 터치 인식 가능 표시 장치. - 제4항에 있어서,
복수의 터치 구동 영역 및 복수의 터치 센싱 영역을 더 포함하고,
상기 터치 구동 영역의 역할을 하는 복수의 공통 전극 블록을 형성하도록, 상기 복수의 공통 신호 배선은 선택적으로 서로 연결된, 터치 인식 가능 표시 장치. - 삭제
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US14/675,445 US10133376B2 (en) | 2015-03-31 | 2015-03-31 | Touch sensor integrated display device with multiple planarization layers |
| US14/675,445 | 2015-03-31 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20160117332A KR20160117332A (ko) | 2016-10-10 |
| KR102650323B1 true KR102650323B1 (ko) | 2024-03-21 |
Family
ID=57015966
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020160038361A KR102650323B1 (ko) | 2015-03-31 | 2016-03-30 | 복수의 평탄화층을 갖는 터치 센서 일체형 표시 장치 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US10133376B2 (ko) |
| KR (1) | KR102650323B1 (ko) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104698666B (zh) * | 2015-04-01 | 2018-04-13 | 上海天马微电子有限公司 | 阵列基板、触控面板、触控装置、显示面板以及显示装置 |
| CN104777942B (zh) * | 2015-05-08 | 2018-02-06 | 厦门天马微电子有限公司 | 触控显示面板、驱动方法及触控显示装置 |
| CN106681571A (zh) * | 2015-10-15 | 2017-05-17 | 京东方科技集团股份有限公司 | 一种触摸屏、显示装置及其驱动方法 |
| KR102393567B1 (ko) | 2016-10-21 | 2022-05-06 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시 장치 및 그 동작 방법 |
| KR102649110B1 (ko) * | 2016-11-29 | 2024-03-18 | 엘지디스플레이 주식회사 | 터치표시장치용 어레이기판 및 그 제조방법 |
| TWI623792B (zh) * | 2017-08-07 | 2018-05-11 | 友達光電股份有限公司 | 顯示面板 |
| KR102418577B1 (ko) | 2017-12-13 | 2022-07-08 | 엘지디스플레이 주식회사 | 터치 센서를 가지는 표시 장치 및 그 제조 방법 |
| KR102479079B1 (ko) * | 2017-12-29 | 2022-12-19 | 엘지디스플레이 주식회사 | 터치표시장치, 터치구동회로 및 터치구동방법 |
| JP6979373B2 (ja) * | 2018-02-26 | 2021-12-15 | 株式会社ジャパンディスプレイ | センサ付き表示装置 |
| CN108807426B (zh) * | 2018-06-29 | 2020-07-07 | 厦门天马微电子有限公司 | 一种阵列基板以及显示面板 |
| KR102553536B1 (ko) * | 2018-06-29 | 2023-07-10 | 엘지디스플레이 주식회사 | 터치 디스플레이 패널, 터치 디스플레이 장치 |
| US10928691B2 (en) * | 2019-02-15 | 2021-02-23 | Sharp Kabushiki Kaisha | Active matrix substrate comprising a first contact hole that overlaps with a counter electrode control line and passes through a flattening film and liquid crystal display with the same |
| CN113345922B (zh) * | 2021-05-28 | 2023-01-24 | 深圳市华星光电半导体显示技术有限公司 | 驱动背板及其制作方法、显示面板 |
| CN115185396A (zh) * | 2022-06-08 | 2022-10-14 | Tcl华星光电技术有限公司 | 显示面板以及显示装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100194707A1 (en) * | 2009-02-02 | 2010-08-05 | Steven Porter Hotelling | Integrated Touch Screen |
| US20150084911A1 (en) * | 2013-09-24 | 2015-03-26 | Apple Inc. | Devices and methods for reduction of display to touch crosstalk |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8575536B2 (en) * | 2005-10-07 | 2013-11-05 | Integrated Digital Technologies Inc. | Pixel array and touch sensing display panel having the same |
| US8507811B2 (en) * | 2009-02-02 | 2013-08-13 | Apple Inc. | Touch sensor panels with reduced static capacitance |
| CN104142772B (zh) * | 2014-07-24 | 2017-05-03 | 京东方科技集团股份有限公司 | 一种内嵌式触摸屏及显示装置 |
-
2015
- 2015-03-31 US US14/675,445 patent/US10133376B2/en active Active
-
2016
- 2016-03-30 KR KR1020160038361A patent/KR102650323B1/ko active IP Right Grant
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100194707A1 (en) * | 2009-02-02 | 2010-08-05 | Steven Porter Hotelling | Integrated Touch Screen |
| US20150084911A1 (en) * | 2013-09-24 | 2015-03-26 | Apple Inc. | Devices and methods for reduction of display to touch crosstalk |
Also Published As
| Publication number | Publication date |
|---|---|
| US20160291746A1 (en) | 2016-10-06 |
| KR20160117332A (ko) | 2016-10-10 |
| US10133376B2 (en) | 2018-11-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102650323B1 (ko) | 복수의 평탄화층을 갖는 터치 센서 일체형 표시 장치 | |
| KR102627941B1 (ko) | 비대칭 블랙 매트릭스 패턴을 갖는 터치 인식 가능 표시 장치 | |
| KR102579368B1 (ko) | 게이트 구동 회로 아래에 여분의 신호 배선을 갖는 표시 패널 | |
| KR102579383B1 (ko) | 비대칭 블랙 매트릭스 패턴을 갖는 터치 인식 가능 표시 패널 | |
| US10775913B2 (en) | Touch sensor integrated display device and method of manufacturing the same | |
| US10151947B2 (en) | In-cell touch liquid crystal display device and method of manufacturing the same | |
| KR101978326B1 (ko) | 어레이 기판, 그 제조 방법 및 구동 방법, 및 디스플레이 디바이스 | |
| US9535523B2 (en) | Touch sensor integrated type display device | |
| US9626027B2 (en) | Touch sensor integrated type display device | |
| KR102609423B1 (ko) | 터치 센서 일체형 표시 장치 및 이의 제조 방법 | |
| KR101546049B1 (ko) | 터치 디스플레이 패널 및 그 구동 방법 | |
| US20160253024A1 (en) | Display panel with touch detection function | |
| US11947760B2 (en) | Display device with position input function | |
| US10152159B2 (en) | Display panel and method for forming an array substrate of a display panel | |
| US9116566B2 (en) | Liquid crystal display device having touch sensor | |
| KR102423865B1 (ko) | 터치 센서를 가지는 표시 장치 | |
| US10739925B2 (en) | Touch screen panel-integrated display device and method for fabricating the same | |
| US11126025B2 (en) | In-cell touch panel | |
| US20200285333A1 (en) | Proximity sensor and display device | |
| US11226694B2 (en) | Touch display substrate, touch display method and touch display device | |
| US20240192812A1 (en) | Display device with position input function |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |