KR102157305B1 - Silicon nanowire device having enhanced contact area and manufacturing method thereof - Google Patents

Silicon nanowire device having enhanced contact area and manufacturing method thereof Download PDF

Info

Publication number
KR102157305B1
KR102157305B1 KR1020180127418A KR20180127418A KR102157305B1 KR 102157305 B1 KR102157305 B1 KR 102157305B1 KR 1020180127418 A KR1020180127418 A KR 1020180127418A KR 20180127418 A KR20180127418 A KR 20180127418A KR 102157305 B1 KR102157305 B1 KR 102157305B1
Authority
KR
South Korea
Prior art keywords
mask
contact
wire
silicon
silicon substrate
Prior art date
Application number
KR1020180127418A
Other languages
Korean (ko)
Other versions
KR20200046366A (en
Inventor
정석원
조남규
Original Assignee
한국전자기술연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자기술연구원 filed Critical 한국전자기술연구원
Priority to KR1020180127418A priority Critical patent/KR102157305B1/en
Publication of KR20200046366A publication Critical patent/KR20200046366A/en
Application granted granted Critical
Publication of KR102157305B1 publication Critical patent/KR102157305B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02603—Nanowires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/413—Nanosized electrodes, e.g. nanowire electrodes comprising one or a plurality of nanowires

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Nanotechnology (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명의 일실시예는, 실리콘 기판에서 와이어부가 형성될 위치에 제1 폭을 갖는 적어도 하나 이상의 와이어마스크 및 상기 실리콘 기판에서 콘택트부가 형성될 위치에 상기 와이어마스크 마스크와 연속되어 형성되는 버퍼마스크를 포함하는 제1 마스크를 형성하는 제1 마스크 형성단계, 상기 제1 마스크를 이용한 식각 및 산화 공정을 수행하여, 상기 실리콘 기판의 상기 와이어마스크 부분에 직경이 나노스케일인 와이어부를 형성하는 와이어부 형성단계, 상기 와이어부 형성단계에서 상기 실리콘 기판이 식각되어 제거된 공간에 상기 와이어부를 보호하는 제1 보호층을 형성하는 제1 보호층 형성단계, 상기 실리콘 기판에서 상기 콘택트부가 형성될 위치에 제2 폭을 갖는 적어도 하나 이상의 콘택트마스크 및 상기 와이어부를 커버하는 커버마스크를 포함하는 제2 마스크를 형성하는 제2 마스크 형성단계, 및 상기 제2 마스크를 이용한 식각 및 산화 공정을 수행하여, 상기 실리콘 기판의 상기 콘택트마스크 부분에 상기 와이어부의 직경보다 큰 콘택트부를 형성하여 실리콘 나노와이어를 형성하는 콘택트부 형성단계를 포함하는, 향상된 접촉영역을 갖는 실리콘 나노와이어 소자 제조방법을 제공한다. In one embodiment of the present invention, at least one wire mask having a first width at a position where a wire portion is to be formed on a silicon substrate and a buffer mask formed in succession with the wire mask mask at a position where a contact portion is formed on the silicon substrate. A first mask forming step of forming a first mask including, a wire part forming step of forming a wire part having a nanoscale diameter in the wire mask part of the silicon substrate by performing an etching and oxidation process using the first mask , A first protective layer forming step of forming a first protective layer to protect the wire part in a space where the silicon substrate is etched and removed in the wire part forming step, a second width at a position where the contact part is to be formed on the silicon substrate A second mask forming step of forming a second mask including at least one contact mask having at least one contact mask and a cover mask covering the wire part, and an etching and oxidation process using the second mask, and the silicon substrate It provides a method for manufacturing a silicon nanowire device having an improved contact area, including a contact part forming step of forming a silicon nanowire by forming a contact part larger than the diameter of the wire part on a contact mask part.

Description

향상된 접촉영역을 갖는 실리콘 나노와이어 소자 및 그 제조방법{Silicon nanowire device having enhanced contact area and manufacturing method thereof}Silicon nanowire device having enhanced contact area and manufacturing method thereof TECHNICAL FIELD

본 발명은 향상된 접촉영역을 갖는 실리콘 나노와이어 소자 및 그 제조방법에 관한 것이다. The present invention relates to a silicon nanowire device having an improved contact area and a method of manufacturing the same.

실리콘 나노와이어를 센서소자로 활용하기 위해서는 실리콘 나노와이어에 외부 회로와의 전기신호의 입출력을 위한 전극을 연결시킬 필요가 있다. 실리콘 나노와이어의 센서로서 감지성능을 향상시키기 위해서는 실리콘 나노와이어의 굵기를 얇게 형성하는 것이 좋은데, 실리콘 나노와이어의 굵기가 너무 얇으면 실리콘 나노와이어와 금속 재질의 전극패턴과의 접촉 면적이 줄어들기 때문에, 실리콘 나노와이어와 금속 재질의 전극패턴 사이의 옴성 접촉(ohmic contact)를 이루기 어려운 문제가 있다. In order to use the silicon nanowire as a sensor element, it is necessary to connect the silicon nanowire with an electrode for input/output of an electrical signal with an external circuit. As a silicon nanowire sensor, it is good to make the silicon nanowire thin in order to improve the sensing performance.If the thickness of the silicon nanowire is too thin, the contact area between the silicon nanowire and the metal electrode pattern decreases. , There is a problem in that it is difficult to achieve an ohmic contact between the silicon nanowire and the electrode pattern made of a metal material.

KR 10-2017-0078187 AKR 10-2017-0078187 A

본 발명의 일실시예에 따른 목적은, 실리콘 나노와이어와 금속 재질의 전극패턴의 옴성 접촉을 향상시킬 수 있는 콘택트부 구조를 갖는 실리콘 나노와이어 소자를 제공하기 위함이다. An object according to an embodiment of the present invention is to provide a silicon nanowire device having a contact portion structure capable of improving ohmic contact between the silicon nanowire and an electrode pattern made of a metal material.

또한, 본 발명의 일실시예에 따른 목적은, 실리콘 나노와이어의 와이어부 직경이 작더라도, 와이어부에 연결되는 콘택트부의 직경을 크게 제조할 수 있는 실리콘 나노와이어 소자 제조방법을 제공하기 위함이다. In addition, an object according to an embodiment of the present invention is to provide a method for manufacturing a silicon nanowire device capable of manufacturing a contact portion connected to the wire portion larger in diameter even if the diameter of the wire portion of the silicon nanowire is small.

본 발명의 일실시예에 따른 향상된 접촉영역을 갖는 실리콘 나노와이어 소자는, 실리콘 나노와이어를 포함하는 소자에 있어서, 상기 실리콘 나노와이어는 직경이 나노스케일인 와이어 형상의 와이어부, 및 상기 와이어부의 일단에 연결되며 상기 와이어부보다 큰 직경을 갖는 콘택트부를 포함할 수 있다. A silicon nanowire device having an improved contact area according to an embodiment of the present invention is a device including a silicon nanowire, wherein the silicon nanowire is a wire portion having a nanoscale diameter, and one end of the wire portion It is connected to and may include a contact portion having a larger diameter than the wire portion.

또한, 본 발명의 일실시예에 따른 향상된 접촉영역을 갖는 실리콘 나노와이어 소자는, 상기 콘택트부에 연결되어, 상기 실리콘 나노와이어에 전기 신호를 전달하는 전극패턴을 더 포함할 수 있다. In addition, the silicon nanowire device having an improved contact area according to an embodiment of the present invention may further include an electrode pattern connected to the contact unit to transmit an electric signal to the silicon nanowire.

또한, 상기 실리콘 나노와이어는 상기 와이어부의 양단에 콘택트부가 하나씩 형성될 수 있다. In addition, in the silicon nanowire, one contact portion may be formed at both ends of the wire portion.

또한, 본 발명의 일실시예에 따른 향상된 접촉영역을 갖는 실리콘 나노와이어 소자는, 실리콘 재질인 상기 콘택트부와 금속 재질인 상기 전극패턴의 접촉면에 형성되어, 상기 콘택트부와 전극패턴의 접합성을 향상시키는 실리사이드를 더 포함할 수 있다. In addition, the silicon nanowire device having an improved contact area according to an embodiment of the present invention is formed on a contact surface between the contact portion made of silicon and the electrode pattern made of metal, thereby improving the adhesion between the contact portion and the electrode pattern. It may further include silicide.

본 발명의 일실시예에 따른 향상된 접촉영역을 갖는 실리콘 나노와이어 소자 제조방법은, 실리콘 기판에서 와이어부가 형성될 위치에 제1 폭을 갖는 적어도 하나 이상의 와이어마스크 및 상기 실리콘 기판에서 콘택트부가 형성될 위치에 상기 와이어마스크 마스크와 연속되어 형성되는 버퍼마스크를 포함하는 제1 마스크를 형성하는 제1 마스크 형성단계, 상기 제1 마스크를 이용한 식각 및 산화 공정을 수행하여, 상기 실리콘 기판의 상기 와이어마스크 부분에 직경이 나노스케일인 와이어부를 형성하는 와이어부 형성단계, 상기 와이어부 형성단계에서 상기 실리콘 기판이 식각되어 제거된 공간에 상기 와이어부를 보호하는 제1 보호층을 형성하는 제1 보호층 형성단계, 상기 실리콘 기판에서 상기 콘택트부가 형성될 위치에 제2 폭을 갖는 적어도 하나 이상의 콘택트마스크 및 상기 와이어부를 커버하는 커버마스크를 포함하는 제2 마스크를 형성하는 제2 마스크 형성단계, 및 상기 제2 마스크를 이용한 식각 및 산화 공정을 수행하여, 상기 실리콘 기판의 상기 콘택트마스크 부분에 상기 와이어부의 직경보다 큰 콘택트부를 형성하여 실리콘 나노와이어를 형성하는 콘택트부 형성단계를 포함할 수 있다. A method of manufacturing a silicon nanowire device having an improved contact area according to an embodiment of the present invention includes at least one wire mask having a first width at a position where a wire unit is to be formed on a silicon substrate and a position at which the contact unit is formed on the silicon substrate. A first mask forming step of forming a first mask including a buffer mask that is continuously formed with the wire mask mask, and etching and oxidation processes using the first mask are performed, so that the wire mask portion of the silicon substrate is A wire part forming step of forming a wire part having a nanoscale diameter, a first protective layer forming step of forming a first protective layer protecting the wire part in a space where the silicon substrate is etched and removed in the wire part forming step, the A second mask forming step of forming a second mask including at least one contact mask having a second width and a cover mask covering the wire part at a position where the contact part is to be formed on a silicon substrate, and using the second mask A contact part forming step of forming a silicon nanowire by performing an etching and oxidation process to form a contact part larger than a diameter of the wire part on the contact mask part of the silicon substrate.

또한, 상기 버퍼마스크는 상기 콘택트마스크보다 넓게 형성될 수 있다. In addition, the buffer mask may be formed wider than the contact mask.

또한, 본 발명의 일실시예에 따른 향상된 접촉영역을 갖는 실리콘 나노와이어 소자 제조방법은, 상기 콘택트부 형성단계에서 상기 실리콘 기판이 식각되어 제거된 공간에 상기 콘택트부를 보호하는 제2 보호층을 형성하는 제2 보호층 형성단계, 상기 실리콘 나노와이어를 덮어 보호하도록 절연층을 형성하고, 상기 절연층에 콘택트부를 노출하도록 콘택트홀을 형성하는 절연층 형성단계, 및 상기 콘택트홀을 통하여 상기 콘택트부와 연결되도록 금속 재질의 전극패턴을 형성하는 전극패턴 형성단계를 포함할 수 있다. In addition, in the method of manufacturing a silicon nanowire device having an improved contact area according to an embodiment of the present invention, a second protective layer for protecting the contact portion is formed in a space where the silicon substrate is etched and removed in the contact portion forming step. Forming a second protective layer, forming an insulating layer to cover and protect the silicon nanowires, forming a contact hole to expose the contact portion to the insulating layer, and forming a contact portion through the contact hole An electrode pattern forming step of forming an electrode pattern made of a metal material to be connected may be included.

또한, 본 발명의 일실시예에 따른 향상된 접촉영역을 갖는 실리콘 나노와이어 소자 제조방법은, 상기 전극패턴 형성단계 이전에, 상기 콘택트부에 금속을 증착하고 열처리하여 실리사이드를 형성하는 실리사이드 형성단계를 더 포함할 수 있다. In addition, the method of manufacturing a silicon nanowire device having an improved contact area according to an embodiment of the present invention further includes a silicide forming step of depositing a metal on the contact portion and heat treatment to form silicide before the electrode pattern forming step. Can include.

본 발명의 특징 및 이점들은 첨부도면에 의거한 다음의 상세한 설명으로 더욱 명백해질 것이다.Features and advantages of the present invention will become more apparent from the following detailed description based on the accompanying drawings.

이에 앞서 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이고 사전적인 의미로 해석되어서는 아니 되며, 발명자가 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야만 한다.Prior to this, terms or words used in the present specification and claims are not to be interpreted in a conventional and dictionary meaning, and the inventor can appropriately define the concept of terms in order to describe his own invention in the best way. It should be interpreted as a meaning and concept consistent with the technical idea of the present invention based on the principle that there is.

본 발명의 일실시예에 따르면, 실리콘 나노와이어의 콘택트부에 금속 재질의 전극패턴을 연결하므로, 금속 재질의 전극패턴과 실리콘 나노와이어의 접촉 면적을 충분히 확보할 수 있어서 실리콘 나노와이어와 금속 재질의 전극패턴의 옴성 접촉이 향상된다. According to an embodiment of the present invention, since the metal electrode pattern is connected to the contact part of the silicon nanowire, the contact area between the metal electrode pattern and the silicon nanowire can be sufficiently secured. The ohmic contact of the electrode pattern is improved.

또한, 본 발명의 일실시예에 따르면, 와이어부 직경보다 매우 큰 직경의 콘택트부를 갖는 실리콘 나노와이어를 제조할 수 있다.In addition, according to an embodiment of the present invention, a silicon nanowire having a contact portion having a diameter much larger than that of the wire portion may be manufactured.

또한, 본 발명의 일실시예에 따르면, 길이 방향으로 굵기가 다른 나노와이어를 제조할 수 있다.In addition, according to an embodiment of the present invention, nanowires having different thicknesses in the longitudinal direction may be manufactured.

도 1은 본 발명의 일실시예에 따른 향상된 접촉영역을 갖는 실리콘 나노와이어 소자를 도시한 사시도이다.
도 2는 도 1의 A-A'에 따른 단면도이다.
도 3은 도 1의 B-B'에 따른 단면도이다.
도 4는 도 1의 C-C'에 따른 단면도이다.
도 5는 본 발명의 일실시예에 따른 전극패턴이 연결된 향상된 접촉영역을 갖는 실리콘 나노와이어 소자를 나타내는 단면도이다.
도 6 내지 도 29는 본 발명의 일실시예에 따른 향상된 접촉영역을 갖는 실리콘 나노와이어 소자 제조방법의 각 단계를 나타내는 도면이다. 1 is a perspective view showing a silicon nanowire device having an improved contact area according to an embodiment of the present invention.
2 is a cross-sectional view taken along line A-A' of FIG. 1.
3 is a cross-sectional view taken along line B-B' of FIG. 1.
4 is a cross-sectional view taken along line C-C' of FIG. 1.
5 is a cross-sectional view illustrating a silicon nanowire device having an improved contact area to which an electrode pattern is connected according to an embodiment of the present invention.
6 to 29 are views showing each step of a method of manufacturing a silicon nanowire device having an improved contact area according to an embodiment of the present invention.

본 발명의 일실시예의 목적, 특정한 장점들 및 신규한 특징들은 첨부된 도면들과 연관되어지는 이하의 상세한 설명과 바람직한 실시예들로부터 더욱 명백해질 것이다. 본 명세서에서 각 도면의 구성요소들에 참조번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다. 또한, "일면", "타면", "제1", "제2" 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위해 사용되는 것으로, 구성요소가 상기 용어들에 의해 제한되는 것은 아니다. 이하, 본 발명의 일실시예를 설명함에 있어서, 본 발명의 일실시예의 요지를 불필요하게 흐릴 수 있는 관련된 공지 기술에 대한 상세한 설명은 생략한다. Objects, specific advantages and novel features of an embodiment of the present invention will become more apparent from the following detailed description and preferred embodiments associated with the accompanying drawings. In adding reference numerals to elements of each drawing in the present specification, it should be noted that, even though they are indicated on different drawings, only the same elements are to have the same number as possible. In addition, terms such as “one side”, “the other side”, “first” and “second” are used to distinguish one component from other components, and the component is limited by the terms no. Hereinafter, in describing one embodiment of the present invention, a detailed description of related known technologies that may unnecessarily obscure the subject matter of the present embodiment will be omitted.

이하, 첨부된 도면을 참조하여, 본 발명의 일실시예를 상세히 설명한다.Hereinafter, with reference to the accompanying drawings, an embodiment of the present invention will be described in detail.

도 1은 본 발명의 일실시예에 따른 향상된 접촉영역을 갖는 실리콘 나노와이어 소자를 도시한 사시도이며, 도 2는 도 1의 A-A'에 따른 단면도이고, 도 3은 도 1의 B-B'에 따른 단면도이며, 도 4는 도 1의 C-C'에 따른 단면도이다.1 is a perspective view showing a silicon nanowire device having an improved contact area according to an embodiment of the present invention, FIG. 2 is a cross-sectional view taken along line A-A' of FIG. 1, and FIG. 3 is a B-B of FIG. It is a cross-sectional view taken along', and FIG. 4 is a cross-sectional view taken along line C-C' of FIG. 1.

도 1을 참조하면, 본 발명의 일실시예에 따른 향상된 접촉영역을 갖는 실리콘 나노와이어 소자는, 실리콘 나노와이어(10)를 포함하고, 실리콘 나노와이어(10)는 직경이 나노스케일(nano scale)인 와이어 형상의 와이어부(11), 및 와이어부(11)의 일단에 연결되며 와이어부(11)보다 큰 직경을 갖는 콘택트부(12)를 포함할 수 있다. 다시 말하면, 본 발명의 일실시예에 따른 향상된 접촉영역을 갖는 실리콘 나노와이어 소자는, 직경이 나노스케일인 와이어 형상의 와이어부(11)와 와이어부(11)의 일단에 연결되며 와이어부(11)보다 큰 직경을 갖는 콘택트부(12)를 갖는 실리콘 나노와이어(10)를 포함하는 소자이다. 1, a silicon nanowire device having an improved contact area according to an embodiment of the present invention includes a silicon nanowire 10, and the silicon nanowire 10 has a nanoscale diameter. A wire portion 11 having an in-wire shape and a contact portion 12 connected to one end of the wire portion 11 and having a larger diameter than the wire portion 11 may be included. In other words, the silicon nanowire device having an improved contact area according to an embodiment of the present invention is connected to one end of the wire portion 11 and the wire portion 11 in a wire shape having a nanoscale diameter, and is connected to the wire portion 11 It is a device including a silicon nanowire 10 having a contact portion 12 having a larger diameter than ).

실리콘 나노와이어(10)는 실리콘 기판(100)에 형성되며, 실리콘 나노와이어(10)는 실리콘 기판(100)에 복수개 형성될 수 있다. 실리콘 나노와이어(10)는 폭 방향으로 이격되어 복수개 형성되거나 길이방향으로 이격되어 복수개 형성될 수도 있다. The silicon nanowires 10 may be formed on the silicon substrate 100, and a plurality of silicon nanowires 10 may be formed on the silicon substrate 100. The silicon nanowires 10 may be formed in plurality by being spaced apart in the width direction, or may be formed in plurality by being spaced apart in the length direction.

실리콘 나노와이어(10)의 와이어부(11)는 직경(D1)이 나노미터 단위이고 길이(L1)가 긴 와이어 형상일 수 있다. 와이어부(11)는 실리콘 재질로 형성될 수 있고, 도펀트가 도핑되어 다이오드나 트랜지스터 등의 전자소자로 사용될 수 있다. 와이어부(11)를 전자소자로 이용하는 경우 와이어부(11)의 직경(D1)이 1~100nm 범위 등의 나노스케일로 형성될수록 나노와이어의 물리적 특성을 효과적으로 활용할 수 있는 반면, 와이어부(11)와 금속 재질의 전극패턴(30)을 연결하기 어려워지는 문제가 있다. 와이어부(11)의 직경이 작기 때문에, 실리콘 재질의 와이어부(11)와 금속 재질의 전극패턴(30)의 접촉면적이 작고, 실리콘-금속의 접촉면적이 작기 때문에 옴성 접촉(ohmic contact)이 어려워진다. 나노와이어의 재질이 실리콘이 아니더라도 나노와이어와 전극패턴(30)의 접촉면적을 충분히 확보할 필요가 있다는 문제는 동일하게 존재한다.The wire portion 11 of the silicon nanowire 10 may have a wire shape having a diameter D1 in units of nanometers and a long length L1. The wire part 11 may be formed of a silicon material and may be doped with a dopant to be used as an electronic device such as a diode or a transistor. When the wire part 11 is used as an electronic device, the physical properties of the nanowire can be effectively utilized as the diameter D1 of the wire part 11 is formed in a nanoscale such as in the range of 1 to 100 nm, whereas the wire part 11 There is a problem that it becomes difficult to connect the electrode pattern 30 made of a metal material to the. Since the diameter of the wire part 11 is small, the contact area between the silicon-made wire part 11 and the metal electrode pattern 30 is small, and the silicon-metal contact area is small, so that ohmic contact is not possible. It becomes difficult. Even if the material of the nanowire is not silicon, the same problem exists that it is necessary to sufficiently secure a contact area between the nanowire and the electrode pattern 30.

본 발명의 일실시예에 따른 향상된 접촉영역을 갖는 실리콘 나노와이어 소자의 실리콘 나노와이어(10)는 와이어부(11)의 일단에 연결되는 콘택트부(12)를 포함한다. 콘택트부(12)는와이어부(11)의 직경(D1)보다 큰 직경을 가지도록 직경(D2)이200~500nm 이며 길이(L2)가 긴 굵은 와이어 형상일 수 있다. 이와 같이 콘택트부(12)는 와이어부(11)보다 큰 직경을 갖도록 형성되어, 전극패턴(30)을 연결하기 충분한 접촉면적을 제공할 수 있고, 실리콘-금속의 접촉면적이 충분히 크기 때문에 옴성 접촉을 달성할 수 있다. 다시 말하면, 콘택트부(12)는 전극패턴(30)이 연결되는 경우 옴성 접촉을 달성할 수 있을 정도로 충분한 직경을 갖도록 형성될 수 있다. The silicon nanowire 10 of the silicon nanowire device having an improved contact area according to an embodiment of the present invention includes a contact portion 12 connected to one end of the wire portion 11. The contact portion 12 may be in the shape of a thick wire having a diameter D2 of 200 to 500 nm and a length L2 of a diameter larger than the diameter D1 of the wire portion 11. In this way, the contact part 12 is formed to have a larger diameter than the wire part 11, so that it can provide a sufficient contact area to connect the electrode pattern 30, and the silicon-metal contact area is sufficiently large. Can be achieved. In other words, the contact portion 12 may be formed to have a diameter sufficient to achieve an ohmic contact when the electrode pattern 30 is connected.

도 2, 도 3을 참조하면, 실리콘 나노와이어(10)의 와이어부(11)와 콘택트부(12)는 단면이 역삼각형으로 형성될 수 있다. 본 명세서에서 콘택트부(12)의 직경(D2)이 와이어부(11)의 직경(D1)보다 크다는 표현은 콘택트부(12)의 굵기가 와이어부(11)의 굵기보다 굵다거나 또는 콘택트부(12)의 폭이 와이어부(11)의 폭보다 넓다는 표현과 동일한 의미로 이해될 수 있다. 예를 들어, 와이어부(11)의 폭(D1)은 나노스케일이고, 콘택트부(12)의 폭(D2)은 와이어부(11)의 폭(D1)보다 크게(D1<D2) 형성된다고 표현할 수 있다. 달리 말하면, 실리콘 나노와이어(10)는 길이방향으로 굵기가 다르게 형성될 수 있다. Referring to FIGS. 2 and 3, the wire portion 11 and the contact portion 12 of the silicon nanowire 10 may have an inverted triangle in cross section. In the present specification, the expression that the diameter D2 of the contact portion 12 is larger than the diameter D1 of the wire portion 11 means that the thickness of the contact portion 12 is larger than the thickness of the wire portion 11 or the contact portion ( It can be understood as the same meaning as the expression that the width of 12) is wider than the width of the wire part 11. For example, the width D1 of the wire part 11 is nanoscale, and the width D2 of the contact part 12 is larger than the width D1 of the wire part 11 (D1<D2). I can. In other words, the silicon nanowires 10 may have different thicknesses in the longitudinal direction.

도 4를 참조하면, 본 발명의 일실시예에 따른 실리콘 나노와이어(10)는 하나의 와이어부(11)와 와이어부(11)의 일단에 연결되는 하나의 콘택트부(12)로 이루어지는 기본구조를 가질 수 있다. 또는, 실리콘 나노와이어(10)는 와이어부(11)의 양단에 콘택트부(12)가 하나씩 형성되는 구조로 형성될 수 있다. 이러한 형상의 실리콘 나노와이어(10)는 와이어부(11)에 도펀트를 도핑하거나 게이트(gate)전극을 형성하고 양단의 콘택트부(12)에 전극패턴(30)을 연결하여 다이오드나 트랜지스터 등의 전자소자로 이용할 수 있다. 실리콘 나노와이어(10)는 필요에 따라, 와이어부(11)-콘택트부(12)-와이어부(11)로 길이방향으로 길게 연결되는 구조로 형성되거나, 와이어부(11)와 콘택트부(12)가 길이방향으로 번갈아서 복수개 형성되는 구조로 형성될 수도 있다. Referring to FIG. 4, a silicon nanowire 10 according to an embodiment of the present invention has a basic structure consisting of one wire part 11 and one contact part 12 connected to one end of the wire part 11 Can have Alternatively, the silicon nanowire 10 may be formed in a structure in which one contact portion 12 is formed at both ends of the wire portion 11. The silicon nanowire 10 of this shape is doped with a dopant in the wire part 11 or formed with a gate electrode, and the electrode pattern 30 is connected to the contact part 12 at both ends to prevent electrons such as diodes and transistors. It can be used as an element. If necessary, the silicon nanowire 10 is formed in a structure that is elongated in the longitudinal direction by a wire part 11-a contact part 12-a wire part 11, or the wire part 11 and the contact part 12 ) May be formed in a structure in which a plurality of alternately formed in the longitudinal direction.

도 2, 도 3, 및 도 4를 참조하면, 실리콘 나노와이어(10)는 실리콘 기판(100) 상에 형성되되, 실리콘 기판(100)과 전기적으로 절연된다. 실리콘 나노와이어(10)와 실리콘 기판(100)은 제1 및 제3 실리콘산화막(Ox1, Ox3) 등의 절연물질에 의하여 전기적으로 절연된다. 실리콘 나노와이어(10)는 역삼각형 단면에서 아래의 두 빗면에 제1 및 제3 실리콘산화막(Ox1, Ox3)이 형성되어 실리콘 기판(100)과 전기적으로 절연될 수 있다. 2, 3, and 4, the silicon nanowire 10 is formed on the silicon substrate 100 and is electrically insulated from the silicon substrate 100. The silicon nanowire 10 and the silicon substrate 100 are electrically insulated by insulating materials such as first and third silicon oxide films Ox1 and Ox3. The silicon nanowire 10 may be electrically insulated from the silicon substrate 100 by forming first and third silicon oxide films Ox1 and Ox3 on two lower inclined surfaces in an inverted triangle cross section.

도 5는 본 발명의 일실시예에 따른 전극패턴이 연결된 향상된 접촉영역을 갖는 실리콘 나노와이어 소자를 나타내는 단면도이다. 도 5는 도 4에 도시된 실리콘 나노와이어 소자에 전극패턴(30), 절연층(20), 실리사이드(40)가 더 형성된 상태를 나타낸다.5 is a cross-sectional view illustrating a silicon nanowire device having an improved contact area to which an electrode pattern is connected according to an embodiment of the present invention. FIG. 5 shows a state in which an electrode pattern 30, an insulating layer 20, and a silicide 40 are further formed on the silicon nanowire device shown in FIG. 4.

도 5를 참조하면, 본 발명의 일실시예에 다른 향상된 접촉영역을 갖는 실리콘 나노와이어 소자는, 실리콘 나노와이어(10) 상에 형성되어 전극패턴(30)과 실리콘 나노와이어(10)를 절연하는 절연층(20), 콘택트부(12)에 연결되어 실리콘 나노와이어(10)에 전기 신호를 전달하는 전극패턴(30), 실리콘 재질인 콘택트부(12)와 금속 재질인 전극패턴(30)의 접촉면에 형성되어 콘택트부(12)와 전극패턴(30)의 접합성을 향상시키는 실리사이드(40)를 더 포함할 수 있다. Referring to FIG. 5, a silicon nanowire device having an improved contact area according to an embodiment of the present invention is formed on the silicon nanowire 10 to insulate the electrode pattern 30 from the silicon nanowire 10. The insulating layer 20, the electrode pattern 30 connected to the contact part 12 to transmit an electric signal to the silicon nanowire 10, the contact part 12 made of silicon and the electrode pattern 30 made of metal A silicide 40 formed on the contact surface to improve adhesion between the contact portion 12 and the electrode pattern 30 may be further included.

절연층(20)은 실리콘 나노와이어(10)를 덮도록 실리콘 기판(100) 상에 형성되어 실리콘 나노와이어(10)를 보호하고, 절연층(20) 상에 형성되는 전극패턴(30)과 실리콘 나노와이어(10)를 전기적으로 절연한다. 실리콘 나노와이어(10)의 콘택트부(12) 상에 형성되는 절연층(20)에는 콘택트홀(21)이 형성되고, 콘택트홀(21)을 통하여 콘택트부(12)와 전극패턴(30)이 연결된다. 전극패턴(30)은 절연층(20) 상에 형성되고 콘택트홀(21)을 통하여 콘택트부(12)와 연결된다. 전극패턴(30)은 금속 재질로 형성될 수 있다. 절연층(20)의 콘택트홀(21)은 하나 이상 형성될 수 있다. 콘택트홀(21)을 복수개 형성하는 경우 전극패턴(30)과 콘택트부(12)의 접촉영역(CA)이 복수개 형성될 수 있다. 복수개의 접촉영역(CA) 중에서 어느 하나의 접촉영역(CA)에 불량이 발생하더라도 다른 접촉영역(CA)에서 콘택트부(12)와 전극패턴(30)의 접촉이 달성되면 전기신호가 충분히 전달될 수 있다. 따라서, 콘택트부(12)의 길이(L2)는 복수의 접촉영역(CA)을 가질 수 있도록 충분히 길게 형성될 수 있다. The insulating layer 20 is formed on the silicon substrate 100 to cover the silicon nanowire 10 to protect the silicon nanowire 10, and the electrode pattern 30 and silicon formed on the insulating layer 20 The nanowires 10 are electrically insulated. A contact hole 21 is formed in the insulating layer 20 formed on the contact portion 12 of the silicon nanowire 10, and the contact portion 12 and the electrode pattern 30 are formed through the contact hole 21. Connected. The electrode pattern 30 is formed on the insulating layer 20 and is connected to the contact portion 12 through the contact hole 21. The electrode pattern 30 may be formed of a metal material. One or more contact holes 21 of the insulating layer 20 may be formed. When a plurality of contact holes 21 are formed, a plurality of contact areas CA between the electrode pattern 30 and the contact portion 12 may be formed. Even if a defect occurs in any one of the plurality of contact areas CA, when contact between the contact part 12 and the electrode pattern 30 is achieved in the other contact area CA, an electric signal can be sufficiently transmitted. I can. Accordingly, the length L2 of the contact portion 12 may be formed sufficiently long to have a plurality of contact areas CA.

실리사이드(40)(TiSi2)는 콘택트부(12)의 표면에 형성될 수 있다. 실리사이드(40)는 콘택트부(12)에서 콘택트부(12)와 전극패턴(30)의 접촉영역(CA)에 형성될 수 있다. 실리사이드(40)는 실리콘 재질의 콘택트부(12)와 금속 재질의 전극패턴(30) 사이에서 접합성을 향상시킬 수 있다. 실리사이드(40)가 콘택트부(12)와 전극패턴(30)의 접합성을 향상시킴에 따라, 접촉영역(CA)에서 옴성 접촉이 효과적으로 달성될 수 있다. The silicide 40 (TiSi 2 ) may be formed on the surface of the contact part 12. The silicide 40 may be formed in the contact area CA between the contact portion 12 and the electrode pattern 30 in the contact portion 12. The silicide 40 may improve adhesion between the contact portion 12 made of silicon and the electrode pattern 30 made of metal. As the silicide 40 improves the bonding property between the contact portion 12 and the electrode pattern 30, ohmic contact can be effectively achieved in the contact area CA.

도 6 내지 도 29는 본 발명의 일실시예에 따른 향상된 접촉영역을 갖는 실리콘 나노와이어 소자 제조방법의 각 단계를 나타내는 도면이다. 6 to 29 are views showing each step of a method of manufacturing a silicon nanowire device having an improved contact area according to an embodiment of the present invention.

본 발명의 일실시예에 따른 향상된 접촉영역을 갖는 실리콘 나노와이어 소자 제조방법은, 실리콘 기판(100)에서 와이어부(11)가 형성될 위치에 제1 폭(W1)을 갖는 적어도 하나 이상의 와이어마스크(WM) 및 실리콘 기판(100)에서 콘택트부(12)가 형성될 위치에 와이어마스크(WM)와 연속되어 형성되는 버퍼마스크(BM)를 포함하는 제1 마스크(M1)를 형성하는 제1 마스크(M1) 형성단계(S10), 제1 마스크(M1)를 이용한 식각 및 산화 공정을 수행하여, 실리콘 기판(100)의 와이어마스크(WM) 부분에 직경이 나노스케일인 와이어부(11)를 형성하는 와이어부 형성단계(S20), 와이어부 형성단계에서 실리콘 기판(100)이 식각되어 제거된 공간에 와이어부(11)를 보호하는 제1 보호층을 형성하는 제1 보호층 형성단계(S30), 실리콘 기판(100)에서 콘택트부(12)가 형성될 위치에 제2 폭을 갖는 적어도 하나 이상의 콘택트마스크(CM) 및 와이어부(11)를 커버하는 커버마스크(VM)를 포함하는 제2 마스크(M2)를 형성하는 제2 마스크 형성단계(S40), 제2 마스크(M2)를 이용한 식각 및 산화 공정을 수행하여, 실리콘 기판(100)의 콘택트마스크(CM) 부분에 와이어부(11)의 직경보다 큰 콘택트부(12)를 형성하는 콘택트부 형성단계(S50)를 포함할 수 있다. A method of manufacturing a silicon nanowire device having an improved contact area according to an embodiment of the present invention includes at least one wire mask having a first width W1 at a position in the silicon substrate 100 where the wire portion 11 is to be formed. (WM) and a first mask to form a first mask (M1) including a buffer mask (BM) formed in succession with the wire mask (WM) at the position where the contact part 12 is to be formed on the silicon substrate 100 (M1) Forming step (S10), by performing the etching and oxidation process using the first mask (M1) to form a wire portion 11 having a nanoscale diameter in the wire mask (WM) portion of the silicon substrate 100 The wire part forming step (S20), the first protective layer forming step (S30) of forming a first protective layer protecting the wire part 11 in a space where the silicon substrate 100 is etched and removed in the wire part forming step (S30) , A second mask including at least one contact mask (CM) having a second width and a cover mask (VM) covering the wire portion 11 at a position where the contact portion 12 is to be formed on the silicon substrate 100 A second mask forming step (S40) of forming (M2), etching and oxidation processes using the second mask (M2) are performed, and the wire portion 11 is formed on the contact mask CM portion of the silicon substrate 100. It may include a contact portion forming step (S50) of forming the contact portion 12 larger than the diameter.

도 6은 실리콘 기판(100)에 제1 마스크(M1)를 형성한 상태를 나타낸 사시도이다. 6 is a perspective view showing a state in which the first mask M1 is formed on the silicon substrate 100.

도 6을 참조하면, 먼저, 결정방향이 <100> 인 단결정 실리콘 기판(100)을 준비하고(S11), 실리콘 기판(100)의 일면에 실리콘산화막(SiO2, 도면에서는 생략됨) 및 제1 실리콘질화막(Nx1)(Si3N4)을 순서대로 형성한다(S12). 실리콘산화막(SiO2, 도면에서는 생략됨)은 건식 산화(Dry Oxidation)을 이용하여 형성하고, 제1 실리콘질화막(Nx1)은 저압 화학 기상 증착(Low Pressure Chemical Vaper Deposition, LPCVD) 등을 이용하여 형성될 수 있다.Referring to FIG. 6, first, a single crystal silicon substrate 100 having a crystal direction of <100> is prepared (S11), and a silicon oxide film (SiO 2 , omitted in the drawing) and a first surface of the silicon substrate 100 are prepared (S11). A silicon nitride film (Nx1) (Si 3 N 4 ) is sequentially formed (S12). The silicon oxide film (SiO 2 , omitted in the drawing) is formed using dry oxidation, and the first silicon nitride film (Nx1) is formed using low pressure chemical vapor deposition (LPCVD). Can be.

다음으로, 제1 실리콘질화막(Nx1) 상에 제1 포토레지스트(Pr1)를 형성하고(S13) 사진 식각 공정(Photolithography)을 통해 제1 포토레지스트(Pr1)를 패터닝하여(S14) 실리콘 기판(100)에 제1 마스크(M1)를 형성한다(S10). 제1 마스크(M1)는 적어도 하나 이상의 와이어마스크(WM)와 적어도 하나 이상의 버퍼마스크(BM)를 포함할 수 있다. 와이어마스크(WM)와 버퍼마스크(BM)는 일체로 형성될 수 있다. 와이어마스크(WM)는 실리콘 나노와이어(10)의 와이어부(11)가 형성될 위치에 형성되고, 버퍼마스크(BM)는 콘택트부(12)가 형성되기 위하여 필요한 콘택트마스크(도 19의 CM 참조)가 형성될 위치에 콘택트마스크(CM)보다 넓게 형성된다. 와이어부(11)와 콘택트부(12)가 연속적으로 형성되어야 하므로, 버퍼마스크(BM)는 와이어마스크(WM)의 일단과 연결되도록 형성된다. 예를 들어 도 6을 참조하면, 제1 마스크(M1)는 3개의 와이어마스크(WM)가 폭 방향으로 이격되어 형성되고, 와이어마스크(WM)의 일단과 타단에 버퍼마스크(BM)가 하나씩 연결되도록 형성될 수 있다. 와이어마스크(WM)의 폭(W1)은 제작할 실리콘 나노와이어(10)의 직경(D1)에 따라 결정될 수 있다. Next, a first photoresist Pr1 is formed on the first silicon nitride film Nx1 (S13), and the first photoresist Pr1 is patterned through a photolithography (S14), and the silicon substrate 100 ) To form a first mask M1 (S10). The first mask M1 may include at least one wire mask WM and at least one buffer mask BM. The wire mask WM and the buffer mask BM may be integrally formed. The wire mask (WM) is formed at the position where the wire portion 11 of the silicon nanowire 10 is to be formed, and the buffer mask (BM) is a contact mask required to form the contact portion 12 (see CM in FIG. 19). ) Is formed wider than the contact mask CM. Since the wire portion 11 and the contact portion 12 must be formed continuously, the buffer mask BM is formed to be connected to one end of the wire mask WM. For example, referring to FIG. 6, in the first mask M1, three wire masks WM are spaced apart in the width direction, and a buffer mask BM is connected to one end and the other end of the wire mask WM. It can be formed to be. The width W1 of the wire mask WM may be determined according to the diameter D1 of the silicon nanowire 10 to be manufactured.

도 7은 제1 마스크(M1)를 이용하여 제1 실리콘질화막(Nx1)을 식각한 상태를 나타낸 사시도이고, 도 8은 도 7의 A-A'에 따른 단면도이다. 7 is a perspective view illustrating a state in which the first silicon nitride layer Nx1 is etched using the first mask M1, and FIG. 8 is a cross-sectional view taken along line AA′ of FIG. 7.

제1 마스크(M1)를 형성(S10)한 다음 와이어부 형성단계(S20)가 수행된다. 와이어부 형성단계(S20)는 건식식각(S21, S22), 포토레지스트 제거(S23), 습식식각(S24), 습식산화(S25)과정을 포함한다. 먼저 제1 마스크(M1)를 이용하여 제1 실리콘질화막(Nx1)을 식각한다(S21). 제1 포토레지스트(Pr1)에 의해 커버되지 않은 영역을 건식 식각(Dry Etching)을 이용하여 제거하면, 도 7에 도시된 바와 같이 제1 마스크(M1)와 동일한 패턴이 제1 실리콘질화막(Nx1)에 형성된다. After forming the first mask M1 (S10), the wire part forming step (S20) is performed. The wire part forming step (S20) includes dry etching (S21, S22), photoresist removal (S23), wet etching (S24), and wet oxidation (S25). First, the first silicon nitride layer Nx1 is etched using the first mask M1 (S21). When the area not covered by the first photoresist Pr1 is removed using dry etching, the same pattern as the first mask M1 is the first silicon nitride film Nx1 as shown in FIG. 7. Is formed in

도 9는 제1 마스크(M1)를 이용하여 실리콘 기판(100)을 식각하고 제1 포토레지스트(Pr1)를 제거한 상태를 나타낸 사시도이고, 도 10은 도 9의 A-A'에 따른 단면도이다. FIG. 9 is a perspective view showing a state in which the silicon substrate 100 is etched using the first mask M1 and the first photoresist Pr1 is removed, and FIG. 10 is a cross-sectional view taken along line AA′ of FIG. 9.

제1 실리콘질화막(Nx1)을 식각(S21)한 다음, 계속하여 실리콘 기판(100)을 정해진 깊이로 건식 식각하고(S22) 제1 포토레지스트(Pr1)를 제거한다(S23). 도 9 및 도 10에 도시된 바와 같이, 실리콘 기판(100)을 식각하면 제1 마스크(M1)와 동일한 평면형상을 갖고 높이가 일정하며 실리콘 기판(100)의 일부인 지지부가 형성된다. 지지부는 와이어마스크(WM)의 폭과 동일한 와이어지지부(WS), 와이어지지부(WS)와 연속적으로 형성되는 버퍼지지부(BS)를 포함한다. 실리콘 기판(100)을 식각하는 깊이, 즉 와이어지지부(WS)의 높이(H1)는 와이어마스크(WM)의 폭(W1)과의 관계에서 결정된다. After the first silicon nitride layer Nx1 is etched (S21), the silicon substrate 100 is then dry etched to a predetermined depth (S22), and the first photoresist Pr1 is removed (S23). As shown in FIGS. 9 and 10, when the silicon substrate 100 is etched, a support part that has the same planar shape as the first mask M1 and has a constant height and is a part of the silicon substrate 100 is formed. The supporting portion includes a wire supporting portion WS having the same width as the wire mask WM, and a buffer supporting portion BS formed continuously with the wire supporting portion WS. The depth at which the silicon substrate 100 is etched, that is, the height H1 of the wire support portion WS, is determined in a relationship with the width W1 of the wire mask WM.

도 11은 실리콘 기판(100)에 습식식각을 수행한 상태를 나타낸 사시도이고, 도 12는 도 11의 A-A'에 따른 단면도이다.11 is a perspective view illustrating a state in which wet etching is performed on the silicon substrate 100, and FIG. 12 is a cross-sectional view taken along line AA′ of FIG. 11.

다음으로, 실리콘 기판(100)을 습식 식각(Wet Etching)한다(S24). 습식 식각은 KOH 용액 또는 TMAH 용액을 이용한 이방성 식각(anisotropic etching)일 수 있다. 도 11 및 도 12에 도시된 바와 같이, 습식 식각에 의해 실리콘 기판(100)의 일부인 와이어지지부(WS)의 측면은 실리콘 기판(100)의 결정방향에 따라 중단부(WSm) 폭이 작고 상부(WSt)와 하부(WSb) 폭이 넓은 모래시계 형상으로 가공된다. 동일하게, 버퍼지지부(BS)의 측면도 실리콘 기판(100)의 결정방향에 따라 중단부가 오목하도록 식각된다. Next, the silicon substrate 100 is wet etched (S24). Wet etching may be anisotropic etching using a KOH solution or a TMAH solution. 11 and 12, the side surface of the wire support part WS, which is a part of the silicon substrate 100 by wet etching, has a small middle part WSm in the width of the upper part according to the crystal direction of the silicon substrate 100. WSt) and lower part (WSb) are processed into a wide hourglass shape. Likewise, the side of the buffer support part BS is also etched so that the middle part is concave along the crystal direction of the silicon substrate 100.

도 13은 실리콘 기판(100)에 습식 산화 공정을 수행한 상태를 나타낸 사시도이고, 도 14는 도 11의 A-A'에 따른 단면도이다.13 is a perspective view showing a state in which a wet oxidation process is performed on the silicon substrate 100, and FIG. 14 is a cross-sectional view taken along line AA′ of FIG. 11.

다음으로, 실리콘 기판(100)을 습식 산화(Wet Oxidation) 공정을 수행한다(S25). 도 13 및 도 14를 참조하면, 습식 산화에 따라 실리콘 기판(100)의 일부인 지지부의 측면과 실리콘 기판(100) 표면에 제1 실리콘산화막(SiO2)(Ox1)이 형성된다. 습식 산화에 의해 와이어지지부(WS)의 측면에 산소가 침투하여 제1 실리콘산화막(Ox1)을 형성할 때, 와이어지지부(WS)의 중단부(WSm)는 폭이 좁아서 제1 실리콘산화막이 되고 상단부(WSu)의 측면은 제1 실리콘산화막(Ox1)이 되고 상단부(WSu)의 가운데에 제1 실리콘산화막(Ox1)에 의해 실리콘 기판(100)과 분리된 와이어부(11)가 형성된다(S20). 버퍼지지부(BS)의 측면과 실리콘 기판(100) 표면에도 제1 실리콘산화막(Ox1)이 연속적으로 형성된다. Next, a wet oxidation process is performed on the silicon substrate 100 (S25). 13 and 14, a first silicon oxide film (SiO 2 ) (Ox1) is formed on a side surface of a support part of the silicon substrate 100 and a surface of the silicon substrate 100 by wet oxidation. When oxygen penetrates the side of the wire support part WS by wet oxidation to form the first silicon oxide film Ox1, the middle part WSm of the wire support part WS has a narrow width to become the first silicon oxide film and the upper part The side surface of (WSu) becomes a first silicon oxide film (Ox1), and a wire part 11 separated from the silicon substrate 100 is formed in the center of the upper part (WSu) by a first silicon oxide film (Ox1) (S20). . A first silicon oxide film Ox1 is continuously formed on the side surface of the buffer support part BS and the surface of the silicon substrate 100.

버퍼지지부(BS)의 측면이 식각에 의하여 오목하게 식각되고 습식 산화 공정에 의하여 버퍼지지부(BS)의 측면에 제1 실리콘산화막(Ox1)이 형성되므로, 버퍼마스크(BM)는 이후 공정에서 콘택트지지부(CS)를 형성하기 충분한 넓이를 갖도록 형성될 필요가 있다. 즉, 버퍼마스크(BM)의 넓이는 버퍼지지부(BS)가 습식 식각(S24) 및 습식 산화(S25)에 의해 측면의 실리콘이 손실되더라도 콘택트지지부(CS)를 형성하기 충분할 정도로 크게 형성될 수 있다. Since the side of the buffer support part BS is concavely etched by etching, and a first silicon oxide film Ox1 is formed on the side of the buffer support part BS by a wet oxidation process, the buffer mask BM is used as the contact support part in the subsequent process. It needs to be formed to have a sufficient area to form (CS). That is, the width of the buffer mask BM may be large enough to form the contact support CS even if the buffer support part BS loses silicon on its side by wet etching (S24) and wet oxidation (S25). .

도 15는 도 14에서 식각에 의해 제거된 실리콘 기판(100) 부분에 보호층을 형성한 상태를 나타낸 단면도이며, 도 16은 도 15에서 평탄화 공정을 수행한 상태를 나타낸 단면도이다. 15 is a cross-sectional view illustrating a state in which a protective layer is formed on a portion of the silicon substrate 100 removed by etching in FIG. 14, and FIG. 16 is a cross-sectional view illustrating a state in which a planarization process is performed in FIG. 15.

와이어부(11)를 형성(S20)한 다음, 와이어부(11)를 보호하기 위해 제1 보호층 형성단계(S30)를 수행한다. 제1 보호층 형성단계(S30)는 산화물 충진(S31), 평탄화(S32), 질화물 스트립(strip)(S33)과정을 포함한다. 스트립(strip) 공정은 특정용액을 이용하여 아래층의 파손 없이 표면층만 녹여서 제거할 수 있다. 도 15를 참조하면, 와이어부 형성단계(S20)에서 실리콘 기판(100)이 식각되어 제거된 공간(도 14의 G1 참조)에 화학기상증착(Chemical Vaper Deposition, CVD)을 이용하여 제2 실리콘산화막(Ox2)을 형성한다(S30). 제2 실리콘산화막(Ox2)은 실리콘 기판(100) 상에 지지부의 높이보다 높고 두껍게 형성된다. 다음으로, 도 16에 도시된 바와 같이, 지지부 상에 형성된 제1 실리콘질화막(Nx1)이 노출되도록 제2 실리콘산화막(Ox2)을 제거하는 평탄화 과정(S32)을 수행한다. 평탄화 과정(S32)은 화학물리적연마(Chemical Mechanical Polishing) 공정을 이용하여 수행될 수 있다. After forming the wire part 11 (S20), a first protective layer forming step (S30) is performed to protect the wire part 11. The first protective layer forming step (S30) includes oxide filling (S31), planarization (S32), and nitride strip (S33) processes. The strip process can be removed by melting only the surface layer without damage to the lower layer by using a specific solution. Referring to FIG. 15, a second silicon oxide film using chemical vapor deposition (CVD) in a space (see G1 in FIG. 14) where the silicon substrate 100 is etched and removed in the wire part formation step (S20). (Ox2) is formed (S30). The second silicon oxide film Ox2 is formed on the silicon substrate 100 to be higher and thicker than the height of the support portion. Next, as shown in FIG. 16, a planarization process (S32) of removing the second silicon oxide layer Ox2 is performed so that the first silicon nitride layer Nx1 formed on the support is exposed. The planarization process S32 may be performed by using a chemical mechanical polishing process.

도 17은 제1 보호층이 형성된 상태를 나타낸 사시도이며, 도 18는 도 17의 A-A'에 따른 단면도이다.17 is a perspective view illustrating a state in which a first protective layer is formed, and FIG. 18 is a cross-sectional view taken along line AA′ of FIG. 17.

도 17 및 도 18에 도시된 바와 같이, 평탄화 과정(S32) 이후에 질화물 스트립(S33)과정을 수행한다. 질화물 스트립(S33)과정을 수행하면, 도 17에 도시된 바와 같이 와이어부(11)가 외부로 노출되고, 와이어부(11)를 지지하는 와이어지지부(WS)의 측면에 형성된 제2 실리콘산화막(Ox2)이 제1 보호층이 된다. 제1 보호층(Ox2)은 이후의 공정들에 의하여 와이어부(11)가 파손되지 않도록 양측면에서 지지하고, 이후의 공정들이 수행될 수 있는 물리적 기반이 된다. 17 and 18, a nitride strip (S33) process is performed after the planarization process (S32). When the nitride strip (S33) process is performed, the wire portion 11 is exposed to the outside, as shown in FIG. 17, and a second silicon oxide film formed on the side of the wire support portion WS supporting the wire portion 11 ( Ox2) becomes the first protective layer. The first protective layer Ox2 is supported from both sides so that the wire part 11 is not damaged by subsequent processes, and becomes a physical basis on which subsequent processes can be performed.

도 19는 실리콘 기판(100)에 제2 마스크(M2)를 형성한 상태를 나타낸 사시도이다. 19 is a perspective view showing a state in which the second mask M2 is formed on the silicon substrate 100.

제2 마스크(M2)를 형성하는 단계(S40)는, 실리콘질화막 형성(S41), 포토레지스트 형성(S42), 패터닝(S43) 과정을 거친다. 도 19에 도시된 바와 같이, 도 17의 상태인 실리콘 기판(100)에 제2 실리콘질화막(Nx2)(Si3N4)을 형성한다(S2). 다음으로, 제2 실리콘질화막(Nx2) 상에 제2 포토레지스트(Pr2)를 형성하고(S42), 사진 식각 공정(Photolithography)을 통해 제2 포토레지스트(Pr2)를 패터닝하여(S43) 실리콘 기판(100)에 제2 마스크(M2)를 형성한다. In the step S40 of forming the second mask M2, a silicon nitride film is formed (S41), a photoresist is formed (S42), and a patterning (S43) is performed. As shown in FIG. 19, a second silicon nitride film (Nx2) (Si 3 N 4 ) is formed on the silicon substrate 100 in the state of FIG. 17 (S2). Next, a second photoresist Pr2 is formed on the second silicon nitride film Nx2 (S42), and the second photoresist Pr2 is patterned (S43) through a photolithography process (S43). A second mask M2 is formed on 100).

제2 마스크(M2)는 적어도 하나 이상의 콘택트마스크(CM)와, 와이어부(11)를 덮어서 이후 공정에서 식각되지 않도록 하는 커버마스크(VM)를 가질 수 있다. 콘택트마스크(CM)는 실리콘 나노와이어(10)의 콘택트부(12)가 형성될 위치에 형성되고, 커버마스크(VM)는 와이어부(11)가 형성된 위치에 형성된다. 와이어부(11)와 콘택트부(12)가 연속적으로 형성되어야 하므로, 콘택트마스크(CM)는 커버마스크(VM)의 일단과 연결되도록 형성된다. 예를 들어 도 19를 참조하면, 제2 마스크(M2)는 3개의 와이어부(11)를 덮도록 하나의 커버마스크(VM)가 형성되고, 3개의 와이어부(11)의 양단에 각각 콘택트부(12)가 하나씩 형성되기 위하여, 6개의 콘택트마스크(CM)가 서로 이격되고 커버마스크(VM)에 연속적으로 연결되도록 형성될 수 있다. The second mask M2 may include at least one contact mask CM and a cover mask VM that covers the wire part 11 so as not to be etched in a subsequent process. The contact mask CM is formed at a position where the contact portion 12 of the silicon nanowire 10 is to be formed, and the cover mask VM is formed at a position where the wire portion 11 is formed. Since the wire portion 11 and the contact portion 12 must be formed continuously, the contact mask CM is formed to be connected to one end of the cover mask VM. For example, referring to FIG. 19, one cover mask VM is formed to cover the three wire portions 11 in the second mask M2, and contact portions are formed at both ends of the three wire portions 11, respectively. In order to form 12 one by one, the six contact masks CM may be formed to be spaced apart from each other and continuously connected to the cover mask VM.

도 20은 제2 마스크(M2)를 이용하여 제2 실리콘질화막(Nx1)과 실리콘 기판(100)을 식각한 상태를 나타낸 사시도이고, 도 21은 도 20의 B-B'에 따른 단면도이다. 20 is a perspective view showing a state in which the second silicon nitride layer Nx1 and the silicon substrate 100 are etched using the second mask M2, and FIG. 21 is a cross-sectional view taken along line B-B' of FIG. 20.

제2 마스크(M2)를 형성(S40)한 다음 콘택트부 형성단계(S50)를 수행하며, 콘택트부 형성단계(S50)는 건식식각(S51, S52), 포토레지스트 제거(S53), 습식식각(S54), 습식산화(S55)과정을 포함한다. 먼저 제2 마스크(M2)를 이용하여 제2 실리콘질화막(Nx2)을 식각한다(S51). 계속하여, 실리콘 기판(100)을 정해진 깊이로 건식 식각하고(S52) 제2 포토레지스트(Pr2)를 제거한다(S53).The second mask M2 is formed (S40) and then a contact part forming step (S50) is performed, and the contact part forming step (S50) includes dry etching (S51, S52), photoresist removal (S53), and wet etching ( S54) and wet oxidation (S55) process. First, the second silicon nitride layer Nx2 is etched using the second mask M2 (S51). Subsequently, the silicon substrate 100 is dry-etched to a predetermined depth (S52), and the second photoresist Pr2 is removed (S53).

제2 포토레지스트(Pr2)에 의해 커버되지 않은 영역을 건식 식각(Dry Etching)을 이용하여일정 깊이로 식각하면, 도 20에 도시된 바와 같이 제2 마스크(M2)와 동일한 패턴이 제2 실리콘질화막(Nx2)에 형성된다. 계속하여 실리콘 기판(100)을 식각하면 제2 마스크(M2)와 동일한 평면형상을 갖고 높이가 일정하며 실리콘 기판(100)의 일부인 콘택트지지부(CS)가 형성된다. 실리콘 기판(100)을 식각하는 깊이, 즉 콘택트지지부(CS)의 높이(H2)는 콘택트마스크(CM)의 폭(W2)과의 관계에서 결정된다. 콘택트마스크(CM)의 폭(W2)이 와이어마스크(WM)의 폭(W1)보다 크므로, 콘택트지지부(CS)의 높이(H2)는 와이어지지부(WS)의 높이(H1)보다 높다. When the area not covered by the second photoresist Pr2 is etched to a predetermined depth by using dry etching, the same pattern as the second mask M2 is formed as shown in FIG. 20. It is formed in (Nx2). When the silicon substrate 100 is subsequently etched, the contact support CS, which has the same planar shape as the second mask M2, has a constant height, is a part of the silicon substrate 100, is formed. The depth at which the silicon substrate 100 is etched, that is, the height H2 of the contact support CS, is determined in a relationship with the width W2 of the contact mask CM. Since the width W2 of the contact mask CM is larger than the width W1 of the wire mask WM, the height H2 of the contact support CS is higher than the height H1 of the wire support WS.

도 22는 실리콘 기판(100)에 습식식각을 수행한 상태를 나타낸 사시도이고, 도 23은 도 22의 B-B'에 따른 단면도이다.22 is a perspective view showing a state in which wet etching is performed on the silicon substrate 100, and FIG. 23 is a cross-sectional view taken along line B-B' of FIG. 22.

다음으로, 실리콘 기판(100)을 습식 식각(Wet Etching)한다(S54). 도 22 및 도 23을 참조하면, 습식 식각에 따라 실리콘 기판(100)의 일부인 콘택트지지부(CS)의 측면은 실리콘 기판(100)의 결정방향에 따라 중단부(CSm) 폭이 작고 상부(CSt)와 하부(CSb) 폭이 넓은 모래시계 형상으로 가공된다.Next, the silicon substrate 100 is wet etched (S54). Referring to FIGS. 22 and 23, a side surface of the contact support part CS that is a part of the silicon substrate 100 according to the crystal direction of the silicon substrate 100 is small in width and the upper part CSt by wet etching. And the bottom (CSb) is processed into a wide hourglass shape.

도 24는 실리콘 기판(100)에 습식 산화 공정을 수행한 상태를 나타낸 사시도이고, 도 25는 도 24의 B-B'에 따른 단면도이다.24 is a perspective view illustrating a state in which a wet oxidation process is performed on the silicon substrate 100, and FIG. 25 is a cross-sectional view taken along line B-B' of FIG. 24.

다음으로, 실리콘 기판(100)에 습식 산화(Wet Oxidation) 공정을 수행한다(S55). 도 24 및 도 25를 참조하면, 습식 산화에 따라 실리콘 기판(100)의 일부인 콘택트지지부(CS)의 측면과 실리콘 기판(100) 표면에 제3 실리콘산화막(SiO2)(Ox3)이 형성된다. 습식 산화에 의해 콘택트지지부(CS)의 측면에 산소가 침투하여 제3 실리콘산화막(Ox3)을 형성할 때, 콘택트지지부(CS)의 중단부(WSm)는 폭이 좁아서 제3 실리콘산화막(Ox3)이 되고 상단부(CSu)의 측면은 제3 실리콘산화막(Ox3)이 되고 상단부(CSu)의 가운데에 제3 실리콘산화막(Ox3)에 의해 실리콘 기판(100)과 분리된 콘택트부(12)가 형성된다(S50). 실리콘 기판(100) 표면에도 제3 실리콘산화막(Ox3)이 연속적으로 형성된다. Next, a wet oxidation process is performed on the silicon substrate 100 (S55). Referring to FIGS. 24 and 25, a third silicon oxide film (SiO 2 ) (Ox3) is formed on the side surface of the contact support portion CS that is a part of the silicon substrate 100 and the surface of the silicon substrate 100 by wet oxidation. When oxygen penetrates into the side surface of the contact support part CS by wet oxidation to form the third silicon oxide film Ox3, the middle part WSm of the contact support part CS has a narrow width, so that the third silicon oxide film Ox3 The side of the upper part CSu becomes a third silicon oxide film Ox3, and a contact part 12 separated from the silicon substrate 100 is formed by a third silicon oxide film Ox3 in the center of the upper part CSu. (S50). A third silicon oxide film Ox3 is continuously formed on the surface of the silicon substrate 100.

이러한 과정을 통해, 실리콘 기판(100) 상에 와이어부(11)와 콘택트부(12)를 포함하는 실리콘 나노와이어(10)를 제조할 수 있다. 제1 마스크(M1)를 이용하여 와이어부(11)를 형성한 다음, 제2 마스크(M2)를 이용하여 콘택트부(12)를 형성하므로, 와이어부(11)의 폭(D1)보다 콘택트부(12)의 폭(D2)를 매우 크게 형성할 수 있다. 와이어부(11)와 콘택트부(12)를 동시에 형성하는 경우, 와이어부(11)의 폭(D1)을 얇게 형성하기 위해서는 콘택트부(12)의 넓이를 충분히 확보하기 어렵고, 콘택트부(12)의 폭(D2)을 넓게 형성하기 위해서는 와이어부(11)의 폭(D1)이 너무 두꺼워진다. 즉, 와이어부(11)와 콘택트부(12)를 동시에 형성하는 경우 직경의 차이를 크게 형성할 수 없으나. 본 발명의 일실시예에 따라 와이어부(11)와 콘택트부(12)를 나누어 형성하는 경우 직경의 차이를 크게 형성할 수 있는 이점이 있다. 콘택트부(12)를 먼저 형성하고 와이어부(11)를 나중에 형성하도록 공정의 순서를 변경할 수도 있다.Through this process, a silicon nanowire 10 including a wire portion 11 and a contact portion 12 may be manufactured on the silicon substrate 100. Since the wire part 11 is formed using the first mask M1 and then the contact part 12 is formed using the second mask M2, the contact part is less than the width D1 of the wire part 11 The width D2 of (12) can be formed very large. When forming the wire portion 11 and the contact portion 12 at the same time, in order to form the width D1 of the wire portion 11 thin, it is difficult to secure a sufficient width of the contact portion 12, and the contact portion 12 In order to form the width (D2) wide, the width (D1) of the wire portion 11 is too thick. That is, when the wire portion 11 and the contact portion 12 are formed at the same time, a large difference in diameter cannot be formed. In the case where the wire part 11 and the contact part 12 are divided and formed according to an embodiment of the present invention, there is an advantage that the difference in diameter can be largely formed. The order of the process may be changed so that the contact portion 12 is formed first and the wire portion 11 is formed later.

콘택트부(12)를 형성(S50)한 다음, 콘택트부(12)를 보호하기 위해 제2 보호층 형성단계(S60)를 수행한다. 제2 보호층 형성단계(S60)는 산화물 충진(S61), 평탄화(S62), 질화물 스트립(strip)(S63)과정을 포함한다. 제2 보호층 형성단계(S60)는 상술한 제1 보호층 형성단계(S30)와 유사하게, 콘택트지지부(CS)의 측면에 형성되는 공간(G2)에 제4 실리콘산화막(Ox4)을 형성하는 공정이 수행되므로 자세한 설명은 생략한다. 제2 보호층 형성단계(S60)가 수행되면, 도 26에 도시된 바와 같이 와이어부(11) 및 콘택트부(12)가 외부로 노출되고, 콘택트부(12)를 지지하는 콘택트지지부(CS)의 측면에 형성되는 제4 실리콘산화막(Ox4)이 제2 보호층이 된다. 제2 보호층(Ox4)은 이후의 공정들에 의하여 콘택트부(12)가 파손되지 않도록 양측면에서 지지하고, 이후의 공정들이 수행될 수 있는 물리적 기반이 된다. 도 26의 A-A', B-B', C-C'에 따른 단면도는 도 2, 3, 4와 같다. After the contact portion 12 is formed (S50), a second protective layer forming step (S60) is performed to protect the contact portion 12. The second protective layer forming step (S60) includes oxide filling (S61), planarization (S62), and nitride strip (S63) processes. The second protective layer forming step (S60) is similar to the above-described first protective layer forming step (S30), in which a fourth silicon oxide film (Ox4) is formed in the space (G2) formed on the side of the contact support (CS). Since the process is performed, detailed descriptions are omitted. When the second protective layer forming step S60 is performed, as shown in FIG. 26, the wire part 11 and the contact part 12 are exposed to the outside, and the contact support part CS supporting the contact part 12 The fourth silicon oxide film Ox4 formed on the side of the is a second protective layer. The second protective layer Ox4 is supported on both sides so that the contact portion 12 is not damaged by subsequent processes, and serves as a physical basis on which subsequent processes can be performed. Cross-sectional views taken along lines A-A', B-B', and C-C' of FIG. 26 are the same as those of FIGS. 2, 3, and 4.

도 27은 절연층(20)을 형성하고 콘택트홀(21)을 형성한 상태를 나타낸 도면이다. 도 28은 도 27의 B-B'에 따른 단면도로서, 실리사이드(40)를 형성한 다음 절연층(20)을 형성한 상태를 나타낸 단면도이다. 27 is a diagram illustrating a state in which the insulating layer 20 is formed and the contact hole 21 is formed. FIG. 28 is a cross-sectional view taken along line B-B' of FIG. 27, showing a state in which the insulating layer 20 is formed after the silicide 40 is formed.

절연층(20)을 형성하기 전에 콘택트부(12)에 실리사이드(40)를 형성할 수 있다(도 28 참조). 실리사이드(40)는 콘택트부(12)에 Ti 등의 금속층을 형성하고 열처리를 수행하여 형성된다. 실리사이드(40)를 형성하기 전에, 콘택트부(12)에 도펀트를 고농도로 도핑하여 콘택트부(12)의 전기전도성을 향상시키는 공정을 더 수행할 수도 있다. Before the insulating layer 20 is formed, the silicide 40 may be formed on the contact portion 12 (see FIG. 28). The silicide 40 is formed by forming a metal layer such as Ti on the contact portion 12 and performing heat treatment. Before the silicide 40 is formed, a process of improving the electrical conductivity of the contact portion 12 may be further performed by doping the contact portion 12 with a dopant at a high concentration.

도 27에 도시된 바와 같이, 제2 보호층 형성단계(S60) 이후에, 실리콘 나노와이어(10)를 덮어 보호하도록 절연층(20)을 형성하고, 상기 절연층(20)에 콘택트부(12)를 노출하도록 콘택트홀(21)을 형성하는 절연층(20) 형성단계(S70)를 수행한다. 절연층(20)은 실리콘 나노와이어(10)를 덮고, 제1 내지 제4 실리콘산화막(Ox1~4) 상에 형성된다. 절연층(20)은 전기절연성을 갖는 재질로 형성될 수 있다. 절연층(20)이 형성된 다음 콘택트부(12)가 노출되도록 콘택트홀(21)을 형성한다. 콘택트홀(21)은 복수개 형성될 수 있다. As shown in FIG. 27, after the second protective layer forming step (S60), an insulating layer 20 is formed to cover and protect the silicon nanowires 10, and a contact portion 12 is formed on the insulating layer 20. The insulating layer 20 forming step (S70) of forming the contact hole 21 to expose) is performed. The insulating layer 20 covers the silicon nanowires 10 and is formed on the first to fourth silicon oxide films Ox1 to 4. The insulating layer 20 may be formed of a material having electrical insulation. After the insulating layer 20 is formed, a contact hole 21 is formed so that the contact portion 12 is exposed. A plurality of contact holes 21 may be formed.

도 29는 절연층(20) 상에 금속 재질의 전극패턴(30)을 형성한 상태를 나타낸 도면이다. 도 29의 C-C'에 따른 단면도는 도 5와 같으므로 함께 참고한다.29 is a view showing a state in which the electrode pattern 30 made of a metal material is formed on the insulating layer 20. A cross-sectional view taken along line C-C' of FIG. 29 is the same as that of FIG. 5, so refer to it.

도 29에 도시된 바와 같이, 절연층(20)을 형성한 다음, 콘택트홀(21)을 통하여 콘택트부(12)와 연결되도록 금속 재질의 전극패턴(30)을 형성하는 전극패턴(30) 형성단계(S80)를 수행한다. 전극패턴(30)은 실리콘 나노와이어(10)의 콘택트부(12)마다 하나씩 형성될 수 있고, 서로 다른 실리콘 나노와이어(10)의 콘택트부(12)를 연결하도록 형성될 수도 있다. 전극패턴(30)은 금속 필링(metal filling) 및 패터닝 등 알려진 공정을 이용하여 형성될 수 있다.As shown in FIG. 29, after forming the insulating layer 20, the electrode pattern 30 is formed to form an electrode pattern 30 made of a metal material so as to be connected to the contact portion 12 through the contact hole 21 Step S80 is performed. The electrode patterns 30 may be formed one by one for each contact portion 12 of the silicon nanowire 10, or may be formed to connect the contact portions 12 of different silicon nanowires 10. The electrode pattern 30 may be formed using known processes such as metal filling and patterning.

상술한 바와 같은 본 발명의 일실시예에 따른 향상된 접촉영역을 갖는 실리콘 나노와이어 소자 제조방법에 따르면, 직경이 나노스케일로 작은 와이어부(11)에 비하여 직경이 큰 콘택트부(12)를 갖는 실리콘 나노와이어(10)를 제조할 수 있다. 콘택트부(12)는 직경이 커서 금속 재질의 전극패턴(30)과 충분한 접촉면적을 확보할 수 있어서 실리콘-금속 사이의 옴성 접촉이 향상된다. According to the method for manufacturing a silicon nanowire device having an improved contact area according to an embodiment of the present invention as described above, silicon having a contact portion 12 having a larger diameter than the wire portion 11 having a small diameter in nanoscale. Nanowires 10 can be manufactured. Since the contact portion 12 has a large diameter, it is possible to secure a sufficient contact area with the electrode pattern 30 made of a metal material, thereby improving ohmic contact between silicon-metal.

상술한 바와 같은 본 발명의 일실시예에 따른 향상된 접촉영역을 갖는 실리콘 나노와이어 소자 제조방법은, 와이어부(11)의 양단에 콘택트부(12)가 하나씩 형성된 형태의 실리콘 나노와이어(10)를 기준으로 설명하였으나, 상술한 단계를 응용하여 와이어부(11)를 먼저 형성하고, 보호층을 형성한 다음 콘택트부(12)를 형성하는 과정을 수행하여 와이어부(11)와 콘택트부(12)가 번갈아 복수개 형성되는 형태의 실리콘 나노와이어(10)도 형성할 수 있다. 즉, 와이어부(11)와 콘택트부(12)를 포함하는 어떠한 형상의 실리콘 나노와이어(10)도 형성할 수 있다. As described above, in the method of manufacturing a silicon nanowire device having an improved contact area according to an embodiment of the present invention, a silicon nanowire 10 in the form of one contact portion 12 formed at both ends of the wire portion 11 is formed. Although described as a reference, the wire part 11 and the contact part 12 are formed by first forming the wire part 11 by applying the above-described steps, forming the protective layer, and then forming the contact part 12. A plurality of silicon nanowires 10 may be formed alternately. That is, silicon nanowires 10 of any shape including the wire portion 11 and the contact portion 12 may be formed.

이상 본 발명을 구체적인 실시예를 통하여 상세히 설명하였으나, 이는 본 발명을 구체적으로 설명하기 위한 것으로, 본 발명은 이에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당해 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함은 명백하다고 할 것이다. Although the present invention has been described in detail through specific examples, this is for explaining the present invention in detail, and the present invention is not limited thereto, and within the technical scope of the present invention, those of ordinary skill in the art It would be clear that the transformation or improvement is possible.

본 발명의 단순한 변형 내지 변경은 모두 본 발명의 영역에 속하는 것으로 본 발명의 구체적인 보호 범위는 첨부된 특허청구범위에 의하여 명확해질 것이다.All simple modifications to changes of the present invention belong to the scope of the present invention, and the specific scope of protection of the present invention will be made clear by the appended claims.

10: 실리콘 나노와이어
11: 와이어부
12: 콘택트부
20: 절연층
21: 콘택트홀
30: 전극패턴
40: 실리사이드
CA: 접촉영역
100: 실리콘 기판
M1: 제1 마스크
M2: 제2 마스크
WM: 와이어마스크
BM: 버퍼마스크
VM: 커버마스크
CM: 콘택트마스크
WS: 와이어지지부
BS: 버퍼지지부
CS: 콘택트지지부
Ox: 실리콘 산화막
Nx: 실리콘 질화막
Pr: 포토레지스트10: silicon nanowire
11: wire part
12: contact unit
20: insulating layer
21: contact hole
30: electrode pattern
40: silicide
CA: contact area
100: silicon substrate
M1: first mask
M2: second mask
WM: wire mask
BM: buffer mask
VM: cover mask
CM: Contact mask
WS: Wire support
BS: Buffer support
CS: Contact support
Ox: silicon oxide film
Nx: silicon nitride film
Pr: photoresist

Claims (8)

삭제delete 삭제delete 삭제delete 삭제delete 실리콘 기판에서 와이어부가 형성될 위치에 제1 폭을 갖는 적어도 하나 이상의 와이어마스크 및 상기 실리콘 기판에서 콘택트부가 형성될 위치에 상기 와이어마스크와 연속되어 형성되는 버퍼마스크를 포함하는 제1 마스크를 형성하는 제1 마스크 형성단계;
상기 제1 마스크를 이용한 식각 및 산화 공정을 수행하여, 상기 실리콘 기판의 상기 와이어마스크 부분에 직경이 나노스케일인 와이어부를 형성하는 와이어부 형성단계;
상기 와이어부 형성단계에서 상기 실리콘 기판이 식각되어 제거된 공간에 상기 와이어부를 보호하는 제1 보호층을 형성하는 제1 보호층 형성단계;
상기 실리콘 기판에서 상기 콘택트부가 형성될 위치에 제2 폭을 갖는 적어도 하나 이상의 콘택트마스크 및 상기 와이어부를 커버하는 커버마스크를 포함하는 제2 마스크를 형성하는 제2 마스크 형성단계; 및
상기 제2 마스크를 이용한 식각 및 산화 공정을 수행하여, 상기 실리콘 기판의 상기 콘택트마스크 부분에 상기 와이어부의 직경보다 큰 콘택트부를 형성하여 실리콘 나노와이어를 형성하는 콘택트부 형성단계를 포함하는, 향상된 접촉영역을 갖는 실리콘 나노와이어 소자 제조방법.A first mask comprising at least one wire mask having a first width at a position where a wire portion is to be formed on a silicon substrate and a buffer mask formed in succession with the wire mask at a position where a contact portion is formed on the silicon substrate 1 mask forming step;
A wire portion forming step of forming a wire portion having a nanoscale diameter in the wire mask portion of the silicon substrate by performing an etching and oxidation process using the first mask;
A first protective layer forming step of forming a first protective layer protecting the wire part in a space where the silicon substrate is removed by etching in the wire part forming step;
A second mask forming step of forming a second mask including at least one contact mask having a second width and a cover mask covering the wire part at a position on the silicon substrate where the contact part is to be formed; And
An improved contact area comprising the step of forming a silicon nanowire by performing an etching and oxidation process using the second mask to form a contact portion larger than the diameter of the wire portion on the contact mask portion of the silicon substrate Silicon nanowire device manufacturing method having a. 청구항 5에 있어서,
상기 버퍼마스크는 상기 콘택트마스크보다 넓게 형성되는, 향상된 접촉영역을 갖는 실리콘 나노와이어 소자 제조방법.The method of claim 5,
The method of manufacturing a silicon nanowire device having an improved contact area, wherein the buffer mask is formed wider than the contact mask. 청구항 5에 있어서,
상기 콘택트부 형성단계에서 상기 실리콘 기판이 식각되어 제거된 공간에 상기 콘택트부를 보호하는 제2 보호층을 형성하는 제2 보호층 형성단계;
상기 실리콘 나노와이어를 덮어 보호하도록 절연층을 형성하고, 상기 절연층에 콘택트부를 노출하도록 콘택트홀을 형성하는 절연층 형성단계; 및
상기 콘택트홀을 통하여 상기 콘택트부와 연결되도록 금속 재질의 전극패턴을 형성하는 전극패턴 형성단계를 포함하는, 향상된 접촉영역을 갖는 실리콘 나노와이어 소자 제조방법.The method of claim 5,
A second protective layer forming step of forming a second protective layer protecting the contact part in a space where the silicon substrate is removed by etching in the contact part forming step;
An insulating layer forming step of forming an insulating layer to cover and protect the silicon nanowires, and forming a contact hole to expose the contact portion to the insulating layer; And
A method of manufacturing a silicon nanowire device having an improved contact area, comprising forming an electrode pattern made of a metal material to be connected to the contact portion through the contact hole. 청구항 7에 있어서,
상기 전극패턴 형성단계 이전에, 상기 콘택트부에 금속을 증착하고 열처리하여 실리사이드를 형성하는 실리사이드 형성단계를 더 포함하는, 향상된 접촉영역을 갖는 실리콘 나노와이어 소자 제조방법.The method of claim 7,
Prior to the electrode pattern forming step, the method of manufacturing a silicon nanowire device having an improved contact area, further comprising a silicide forming step of depositing a metal on the contact portion and performing heat treatment to form silicide.
KR1020180127418A 2018-10-24 2018-10-24 Silicon nanowire device having enhanced contact area and manufacturing method thereof KR102157305B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180127418A KR102157305B1 (en) 2018-10-24 2018-10-24 Silicon nanowire device having enhanced contact area and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180127418A KR102157305B1 (en) 2018-10-24 2018-10-24 Silicon nanowire device having enhanced contact area and manufacturing method thereof

Publications (2)

Publication Number Publication Date
KR20200046366A KR20200046366A (en) 2020-05-07
KR102157305B1 true KR102157305B1 (en) 2020-09-17

Family

ID=70733400

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180127418A KR102157305B1 (en) 2018-10-24 2018-10-24 Silicon nanowire device having enhanced contact area and manufacturing method thereof

Country Status (1)

Country Link
KR (1) KR102157305B1 (en)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101845139B1 (en) 2015-12-29 2018-05-18 전자부품연구원 Avalanche photodiode using silicon nanowire and silicon nanowire photomultiplier using the same
KR20180023453A (en) * 2016-08-26 2018-03-07 에스케이하이닉스 주식회사 Method of Manufacturing Semiconductor Integrated Circuit Device Including Nanowire-Selector

Also Published As

Publication number Publication date
KR20200046366A (en) 2020-05-07

Similar Documents

Publication Publication Date Title
US7521775B2 (en) Protection of three dimensional transistor structures during gate stack etch
TW200830358A (en) Single spacer process for multiplying pitch by a factor greater than two and related intermediate IC structures
JP2006505950A5 (en)
KR930009087A (en) Manufacturing Method of Semiconductor Memory Device
JP2000150678A5 (en)
JP2001196476A (en) Semiconductor device and its manufacturing method
US20080073717A1 (en) Semiconductor devices having substrate plug and methods of forming the same
CN108695382B (en) Semiconductor device and method for manufacturing the same
TW200908237A (en) Semiconductor devices and electronic systems comprising floating gate transistors and methods of forming the same
JP5117906B2 (en) Nanowire transistor and manufacturing method thereof
KR900019155A (en) Contact Formation Method Using Etch Barrier
CN102822976B (en) Automatically contact it is directed at for FET device
TW201539553A (en) Method of forming contact structure of gate structure
TWI495046B (en) Memory process and memory structure made thereby
KR102157305B1 (en) Silicon nanowire device having enhanced contact area and manufacturing method thereof
TWI496176B (en) Mems device and method of manufacturing the same
US9013010B2 (en) Nanopore sensor device
CN107305837A (en) The method being used for producing the semiconductor devices
CN102693964B (en) Semiconductor device
KR100398852B1 (en) Semiconductor device and method of manufacturing the same
US9337209B1 (en) Semiconductor device and method of fabricating the same
KR102008153B1 (en) method for manufacturing the semiconductor device
KR102569943B1 (en) Transistor using silicon nanowire and manufacturing method thereof
KR102510027B1 (en) Contact structure of sensor using silicon nanowire and manufacturing method thereof
JP2014175525A (en) Semiconductor device and manufacturing method of the same

Legal Events

Date Code Title Description
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)