KR102154697B1

KR102154697B1 - 표시장치의 과구동 회로

Info

Publication number: KR102154697B1
Application number: KR1020140124905A
Authority: KR
Inventors: 권경준; 구성조
Original assignee: 엘지디스플레이 주식회사
Priority date: 2014-09-19
Filing date: 2014-09-19
Publication date: 2020-09-11
Also published as: KR20160034474A; JP6218245B2; CN105895035B; CN105895035A; JP2016062094A; US9171491B1

Abstract

본 발명은 RGBW 타입 표시장치와 RGB 타입 표시장치에 호환될 수 있는 표시장치의 과구동 회로에 관한 것으로, 제1 4 색 데이터 생성 모듈과 제2 4 색 데이터 생성 모듈을 포함한다. 상기 제1 4 색 데이터 생성 모듈은 이전 프레임의 3 색 데이터와, 현재 프레임의 3 색 데이터 각각으로부터 4 색 데이터를 생성하고, 4 색 데이터에 게인을 곱하여 이전 프레임의 4 색 데이터와 현재 프레임의 4 색 데이터를 생성한다. 상기 제1 4 색 데이터 생성 모듈은 입력 3 색 데이터로부터 4 색 데이터를 생성하고, 4 색 데이터에 상기 게인을 곱하여 입력 4 색 데이터를 생성한다.

Description

표시장치의 과구동 회로{OVER DRIVING CIRCUIT FOR DISPLAY DEVICE}

본 발명은 RGBW 타입 표시장치와 RGB 타입 표시장치에 호환될 수 있는 표시장치의 과구동 회로에 관한 것이다.

액정표시장치(Liquid Crystal Display Device: LCD), 유기 발광 다이오드 표시장치(Organic Light Emitting Diode Display : OLED Display), 플라즈마 디스플레이 패널(Plasma Display Panel : PDP), 전기영동 표시장치(Electrophoretic Display Device: EPD) 등 각종 평판 표시장치가 개발되고 있다. 액정표시장치는 액정 분자에 인가되는 전계를 데이터 전압에 따라 제어하여 화상을 표시한다. 액티브 매트릭스(Active Matrix) 구동방식의 액정표시장치에는 픽셀 마다 박막트랜지스터(Thin Film Transistor : 이하 "TFT"라 함)가 형성되어 있다.

액정표시장치의 느린 응답속도로 인하여 도 1과 같이 이전 데이터 전압 레벨에서 현재의 데이터 전압 레벨로 데이터(VD)가 변할 때 그에 대응하는 표시 휘도(BL)가 원하는 휘도에 도달하지 않는다. 액정표시장치는 액정의 고유한 점성과 탄성 등의 특성에 의해 응답속도가 느린 문제를 과구동(over driving) 방법으로 보상하고 있다. 과구동 방법은 이전 프레임과 현재 프레임 사이에서 데이터를 비교하고 그 데이터들 사이에 변화가 있으면, 그 변화폭을 더 크게 하도록 미리 설정된 변조 데이터로 현재 프레임의 데이터를 변조하여 액정의 응답 시간을 줄일 수 있다. 과구동 방법은 도 2와 같이 입력 데이터(VD)를 미리 설정된 변조 데이터(MVD)로 변조하고 그 변조 데이터(MVD)를 액정셀에 인가하여 원하는 휘도(MBL)를 얻게 된다. 이러한 과구동 방법은 1 프레임 기간 내에 입력 데이터의 휘도값에 대응하여 원하는 휘도를 얻을 수 있도록 데이터의 변화 여부에 따라 데이터 전압 레벨을 높인다.

픽셀들 각각에 R(Red) 서브 픽셀, G(Green) 서브 픽셀, B(Blue) 서브 픽셀 이외에 W(White) 서브 픽셀을 추가한 표시장치가 개발되고 있다. 이하에서, 픽셀들이 RGBW 서브 픽셀들로 나뉘어진 표시장치를 "RGBW 타입 표시장치"라 한다. W 서브 픽셀은 픽셀들 각각의 휘도를 높임으로써 소비전력을 낮출 수 있다. 그런데, RGBW 타입 표시장치에 과구동 방법을 적용하기 위해서는 RGBW 4 색의 데이터를 프레임 메모리에 저장하여야 하므로 프레임 메모리 용량이 증가하는 문제가 있다. 또한, RGBW 데이터를 휘도 및 색차 정보로 변환하는 표준 방법이 없고 RGB 타입 표시장치의 과구동 회로와 호환되지 않는 문제가 있다. 이로 인하여 RGBW 타입 표시장치에 적용하는 과구동 회로를 새로 개발하여야 한다.

본 발명의 목적은 프레임 메모리 용량 증가 없이 RGBW 타입 표시장치의 과구동을 가능하게 하고 RGBW 타입 표시장치와 RGB 타입 표시장치에 호환될 수 있는 표시장치의 과구동 회로를 제공함에 있다.

본 발명에 따른 표시장치의 과구동 회로는 제1 4 색 데이터 생성 모듈, 제2 4 색 데이터 생성 모듈, 지연부, 및 데이터 변조부를 포함한다.

상기 제1 4 색 데이터 생성 모듈은 이전 프레임의 3 색 데이터와, 현재 프레임의 3 색 데이터 각각으로부터 4 색 데이터를 생성하고, 4 색 데이터에 게인을 곱하여 이전 프레임의 4 색 데이터와 현재 프레임의 4 색 데이터를 생성한다.

상기 제1 4 색 데이터 생성 모듈은 입력 3 색 데이터로부터 4 색 데이터를 생성하고, 4 색 데이터에 상기 게인을 곱하여 입력 4 색 데이터를 생성한다.

상기 지연부는 상기 제2 4 색 데이터 생성 모듈을 지연시킨다.

상기 데이터 변조부는 상기 제1 및 제2 4 색 데이터 생성부의 출력 데이터와 상기 지연부에 의해 지연된 데이터를 수신하여 미리 설정된 변조값으로 상기 현재 프레임의 4 색 데이터를 변조한다.

본 발명의 과구동 회로는 3 색 데이터의 과구동 회로 구성에 4 색 데이터 생성 모듈을 연결하여 프레임 메모리 용량 증가 없이 휘도 및 색차 정보의 분리가 용이할 뿐 아니라 RGB 타입 표시장치와 RGBW 타입 표시장치에서 호환될 수 있다. 나아가, 본 발명의 과구동 회로는 회로 구성을 단순화하여 회로 사이즈를 줄일 수 있고 프레임 메모리에 저장되는 데이터의 압축율을 높일 수 있다.

도 1은 액정표시장치의 응답 특성을 보여 주는 파형도이다.
도 2는 과구동 방법을 보여 주는 파형도이다.
도 3은 본 발명의 실시예에 따른 표시장치를 나타내는 도면이다.
도 4는 도 3에 도시된 과구동 회로를 보여 주는 도면이다.
도 5는 변조부를 상세히 보여 주는 도면이다.
도 6 내지 도 8은 BTC 압축 알고리즘을 보여 주는 도면이다.
도 9는 화이트 데이터의 생성 방법을 보여 주는 도면이다.
도 10은 RGBW 타입 표시장치의 픽셀 어레이 구조에 맞게 RGBW 데이터를 렌더링한 예를 보여 주는 도면이다.
도 11은 데이터 변조부의 동작을 보여 주는 도면이다.
도 12는 본 발명의 다른 실시예에 따른 표시장치를 나타내는 도면이다.

이하 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예들을 상세히 설명한다. 명세서 전체에 걸쳐서 동일한 참조번호들은 실질적으로 동일한 구성요소들을 의미한다. 이하의 설명에서, 본 발명과 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그 상세한 설명을 생략한다.

이하, 도 3 내지 도 12를 참조하여 본 발명의 바람직한 실시예에 대하여 설명하기로 한다.

도 3을 참조하면, 본 발명의 실시예에 따른 표시장치는 데이터 라인(S1~Sm)과 게이트 라인(G1~Gn)이 교차되며 픽셀들이 매트릭스 형태로 배치된 표시패널(100)과, 표시패널(100)의 데이터 라인(S1~Sm)에 데이터를 공급하기 위한 데이터 구동부(102)와, 표시패널(100)의 게이트 라인(G1~Gn)에 스캔펄스를 공급하기 위한 게이트 구동부(104)와, 압축과 복원 과정을 거친 소스 데이터를 미리 설정된 변조 데이터(MRGB)로 변조하는 과구동 회로(108)와, 데이터 구동부(102)와 게이트 구동부(104)를 제어함과 아울러 과구동 회로(108)에 데이터(RGB)를 공급하는 타이밍 콘트롤러(106)를 구비한다.

표시패널(100)의 픽셀 어레이에 입력 영상이 표시된다. 픽셀들 각각은 화소 전극(1)에 연결된 박막트랜지스터(Thin Film Transistor : 이하 "TFT"라 함)와, 액정셀의 전압을 유지하는 스토리지 캐패시터(Storage Capacitor, Cst)를 포함한다. 데이터 라인(S1~Sm)과 게이트 라인(G1~Gn)의 교차부에 TFT가 형성된다. TFT는 게이트 라인(G1~Gn)으로부터의 게이트 펄스에 응답하여 데이터 라인(S1~Sm)으로부터의 데이터 전압를 화소 전극에 공급한다. 이 스토리지 캐패시터(Cst)는 액정셀(Clc)과 전단 게이트 라인(G1~Gn) 사이에 형성될 수도 있으며, 액정셀(Clc)과 별도의 공통라인 사이에 형성될 수도 있다. TFT들은 비정질 실리콘(amorphose Si, a-Si) TFT, LTPS(Low Temperature Poly Silicon) TFT, 산화물 TFT(Oxide TFT) 등으로 구현될 수 있다.

표시패널(100)의 상부 기판 상에는 블랙 매트릭스(Black matrix, BM)와 컬러 필터(Color filter)를 포함한 컬러 필터 어레이가 형성된다. 공통 전극(2)은 TN(Twisted Nematic) 모드와 VA(Vertical Alignment) 모드와 같은 수직 전계 구동방식의 경우에 상부 기판 상에 형성되며, IPS(In-Plane Switching) 모드와 FFS(Fringe Field Switching) 모드와 같은 수평 전계 구동방식의 경우에 픽셀 전극과 함께 하부 기판 상에 형성될 수 있다. 표시패널(100)의 상부 기판과 하부 기판 각각에는 편광판이 부착되고 액정의 프리틸트각(pre-tilt angle)을 설정하기 위한 배향막이 형성된다.

본 발명의 표시장치는 투과형 액정표시장치, 반투과형 액정표시장치, 반사형 액정표시장치 등 어떠한 형태로도 구현될 수 있다. 투과형 액정표장치와 반투과형 액정표시장치에서는 백라이트 유닛이 필요하다. 백라이트 유닛은 직하형(direct type) 백라이트 유닛 또는, 에지형(edge type) 백라이트 유닛으로 구현될 수 있다.

표시패널 구동회로는 픽셀들에 입력 영상의 데이터를 기입한다. 픽셀들 각각은 적색(R) 서브 픽셀, 녹색(G) 서브 픽셀, 및 청색(B) 서브 픽셀을 포함하거나 추가로 백색(W) 서브 픽셀을 더 포함할 수 있다.

데이터 구동부(102)는 다수의 소스 드라이브 IC를 포함한다. 소스 드라이브 IC들의 출력 채널들은 픽셀 어레이의 데이터라인들(S1~Sm)에 연결될 수 있다. 소스 드라이브 IC들은 타이밍 콘트롤러(106)로부터 입력 영상의 과구동 변조 데이터를 입력받는다. 소스 드라이브 IC들로 전송되는 디지털 비디오 데이터는 과구동 회로(108)에 의해 변조된 과구동 변조 데이터이다. 과구동 변조 데이터는 적색(R) 데이터, 녹색(G) 데이터, 청색(B) 데이터, 및 백색(W) 데이터를 포함할 수 있다. 소스 드라이브 IC들은 타이밍 콘트롤러(106)의 제어 하에 입력 영상의 디지털 비디오 데이터를 정극성/부극성 감마보상전압으로 변환하여 정극성/부극성 데이터전압을 출력한다. 소스 드라이브 IC들의 출력 전압은 데이터 라인들(S1~Sm)에 공급된다. 소스 드라이드 IC들 각각은 타이밍 콘트롤러(106)의 제어 하에 픽셀들에 공급될 데이터 전압의 극성을 반전시켜 데이터 라인들(S1~Sm)로 출력한다.

게이트 구동부(104)는 타이밍 콘트롤러(106)의 제어 하에 게이트 라인들(G1~Gn)에 데이터 전압에 동기되는 게이트 펄스를 공급한다.

타이밍 콘트롤러(106)는 호스트 시스템(110)으로부터 수신된 입력 영상의 RGB 데이터를 RGBW 데이터로 변환하여 데이터 구동부(102)로 전송한다. 타이밍 콘트롤러(106)와 데이터 구동부(102)의 소스 드라이브 IC들 간의 데이터 전송을 위한 인터페이스는 mini LVDS(Low-voltage differential signaling) 인터페이스 또는 EPI(Embedded Panel Interface) 인터페이스를 적용할 수 있다. EPI 인터페이스는 본원 출원인에 의해 출원된 대한민국 특허출원 10-2008-0127458(2008-12-15), 미국 출원 12/543,996(2009-08-19), 대한민국 특허출원 10-2008-0127456(2008-12-15), 미국 출원 12/461,652(2009-08-19), 대한민국 특허출원 10-2008-0132466(2008-12-23), 미국 출원 12/537,341(2009-08-07) 등에서 제안된 인터페이스 기술로 적용될 수 있다.

타이밍 콘트롤러(106)는 입력 영상 데이터와 동기되는 타이밍 신호들을 호스트 시스템(110)으로부터 수신한다. 타이밍 신호들은 수직 동기신호(Vsync), 수평 동기신호(Hsync), 데이터 인에이블 신호(DE), 메인 클럭(DCLK) 등을 포함한다. 타이밍 콘트롤러(106)는 입력 영상의 픽셀 데이터와 함께 수신되는 타이밍 신호들(Vsync, Hsync, DE, DCLK)을 바탕으로 데이터 구동부(102), 게이트 구동부(104), 멀티플렉서(103)의 동작 타이밍을 제어한다. 타이밍 콘트롤러(106)는 픽셀 어레이의 극성을 제어하기 위한 극성제어신호를 데이터 구동부(102)의 소스 드라이브 IC들 각각에 전송할 수 있다. Mini LVDS 인터페이스는 별도의 제어 배선을 통해 극성 제어 신호를 전송한다. EPI 인터페이스는 CDR(Clok and Data Recovery)을 위한 클럭 트레이닝 패턴(clock training pattern)과 RGBW 데이터 패킷 사이에 전송되는 콘트롤 데이터 패킷 내에 극성 제어 정보를 인코딩하여 소스 드라이브 IC들 각각에 전송하는 인터페이스 기술이다.

타이밍 콘트롤러(106)는 화이트 게인 산출 알고리즘을 이용하여 입력 영상의 RGB 데이터를 RGBW 데이터로 변환할 수 있다. 화이트 게인 산출 알고리즘은 공지의 어떠한 것도 가능하다. 예컨대, 본원 출원인에 의해 기출원된 대한민국 특허 출원 제10-2005-0039728(2005. 05. 12), 대한민국 특허 출원 제10-2005-0052906(2005. 06. 20), 대한민국 특허 출원 제10-2005-0066429(2007. 07. 21), 대한민국 특허 출원 제10-2006-0011292(2006. 02. 06) 등에서 제안된 화이트 게인 산출 알고리즘들이 적용 가능하다.

호스트 시스템(110)은 TV(Television) 시스템, 셋톱박스, 네비게이션 시스템, DVD 플레이어, 블루레이 플레이어, 개인용 컴퓨터(PC), 홈 시어터 시스템, 폰 시스템(Phone system) 중 어느 하나일 수 있다.

과구동 회로(108)는 데이터를 압축 및 복원 한 후에 이전 프레임 데이터와 현재 프레임 데이터를 비교하고, 그 비교 결과 미리 설정된 변조 데이터를 이용하여 타이밍 콘트롤러(106)로부터의 소스 데이터(RGB)를 변조하여 타이밍 콘트롤러(106)에 공급한다. 변조 데이터는 룩업 테이블(Look-up table, LUT) 내의 메모리, 예를 들면 전기적 소거 및 프로그램 가능 ROM(Electrically Erasable and Programmable ROM, EEPROM)에 저장될 수 있다. 과구동 회로(108)는 타이밍 콘트롤러(106)에 내장될 수 있다. 변조 데이터는 픽셀 데이터 값이 이전 프레임보다 현재 프레임에서 더 커지면 현재 프레임보다 더 큰 값으로 설정되는 반면에, 이전 프레임(Fn-1)보다 현재 프레임(Fn)에서 더 작아지면 현재 프레임(Fn)보다 더 작은 값이다. 그리고 변조 데이터(MRGB)는 동일한 픽셀에서 그 픽셀 데이터 값이 이전 프레임(Fn-1)과 현재 프레임(Fn)에서 동일하면 현재 프레임(Fn)과 동일한 값으로 설정된다. 과구동 회로(108)는 타이밍 콘트롤러(106)에 내장될 수 있다.

도 4는 도 3에 도시된 과구동 회로(108)를 보여 주는 도면이다. 도 5는 변조부를 상세히 보여 주는 도면이다.

도 4 및 도 5를 참조하면, 과구동 회로(108)는 제1 데이터 변환부(RGB to YUV, 11), 압축 인코더(BTC encoder, 12), 프레임 메모리(13), 압축 디코더(BTC decoder, 14a 및 14b), 제2 데이터 변환부(YUV to RGB, 15a 및 15b), 제1 W 생성 모듈(20), 데이터 변조부(ODLUT, 18), 제2 W 생성 모듈(30), 지연부(19), 데이터 변조부(ODLUT, 18) 등을 포함한다.

제1 데이터 변환부(11)는 입력 RGB 데이터를 휘도 정보(Y)와 색차 정보(U, V)로 분리하여 압축 인코더(12)로 출력한다.

압축 인코더(12)는 공지된 압축 알고리즘을 이용하여 휘도 데이터(cYUV)를 압축하여 프레임 메모리(13)에 공급한다. 프레임 메모리(13)는 데이터 변조부(18)에 이전 프레임 데이터(PRE)와 현재 프레임 데이터(CUR)가 입력되어야 하므로 현재 프레임 데이터를 저장하여 1 프레임 기간 만큼 지연하여 출력한다. 프레임 메모리(13)는 4 색 데이터를 저장하지 않고 압축된 휘도 데이터를 저장하므로 그 용량이 감소될 수 있다. 압축 인코더(12)는 BTC(Block Truncation Coding) 압축 알고리즘을 이용하여 RGB 데이터를 압축할 수 있다. BTC 압축 알고리즘은 현재 프레임의 데이터 블록에서 휘도(Y)와 색도(U, V) 각각에 대한 평균값(mean value)과 차이값(variance value)을 산출한 후에 평균값 이상인 픽셀 데이터들을 '1'로 치환하고 평균값보다 작은 픽셀 데이터들을 '0'으로 치환하여 데이터들을 압축한다. 이를 도 6 내지 도 8의 예를 결부하여 상세히 설명하기로 한다. 도 6의 예에서 평균값 이상인 픽셀 데이터들을 'A'라 하고, 평균값보다 작은 픽셀 데이터들을 'B'라 하면, 'A'의 값은 수학식 1과 같고, 'B'의 값은 수학식 2와 같다.

여기서, 'f_M'은 데이터 블록에 포함된 8 개 픽셀 데이터들에 대한 평균값이며, 'f_V'는 데이터 블록에 포함된 8 개 픽셀 데이터들 사이의 분산값(variance value)이다. 도 7의 예에서 'A'를 '1'로 'B'를 '0'으로 치환하면 도 8과 같다. BTC 압축 데이터는 A 값의 1[byte], B 값의 1[byte] 및 AB 구분값 1[byte]의 3[byte]를 포함한다. 도 10의 예에서 AB 구분값은 '11011000'이다. 따라서, 압축기(73)에 의해 도 8과 같은 4×2 데이터 블록의 8[byte] 데이터는 도 10과 같은 3[byte] 데이터로 압축될 수 있다. 본 발명의 압축 방법은 BTC 압축 알고리즘에 한정되지 않고 공지된 어떠한 압축 알고리즘도 가능하다.

제1 압축 디코더(14a)는 압축된 이전 프레임 데이터(cYUV)를 복원하여 제2a 데이터 변환부(15a)로 출력한다. 제2a 데이터 변환부(15a)는 압축된 이전 프레임 데이터(Y'U'V')를 RGB 데이터로 역변환하여 제1 W 생성 모듈(20)로 출력한다.

제2 압축 디코더(14b)는 압축된 현재 프레임 데이터(cYUV)를 복원하여 제2b 데이터 변환부(15b)로 출력한다. 제2b 데이터 변환부(15b)는 압축된 현재 프레임 데이터(Y'U'V')를 RGB 데이터로 역변환하여 제1 W 생성 모듈(20)로 출력한다.

제1 및 제2 W 생성 모듈(20, 30)을 제외한 다른 회로들은 RGB 타입 표시장치와 RGBW 타입 표시장치에 동일하게 사용되므로 공용화된다.

제1 W 생성 모듈(20)은 이전 프레임의 3 색 데이터(R'G'B')와, 현재 프레임의 3 색 데이터(R'G'B')를 입력 받는다. 제1 W 생성 모듈(20)은 스펙트럼 교환 (spectrum exchange) 방식을 바탕으로 이전 프레임과 현재 프레임의 3 색 데이터(R'G'B')로부터 4 색 데이터(RGBW)를 생성하고, 4 색 데이터로부터 화이트 게인을 산출하여 4 색 데이터와 화이트 게인(gain)을 곱하여 최종 4색 데이터(R'G'B'W')를 생성한다.

백색(W) 서브 픽셀로부터 발생되는 백색광이 R 파장, G 파장 및 B 파장의 빛을 포함한다. 입력 RGB 데이터가 표시되는 RGB 서브 픽셀들의 빛과, 변환후 RGBW 데이터가 표시되는 RGBW 서브 픽셀들의 빛이 정확히 동일하여야 한다. 스펙트럼 교환 방식은 W 서브 픽셀에서 발생되는 RGB 파장의 광양 만큼 RGB 서브 픽셀들의 RGB 파장의 광양을 줄이기 위하여, W 서브 픽셀에 기입될 W 데이터를 생성하고 RGB 서브 픽셀들에 기입되는 RGB 데이터를 차감한다.

제1 W 생성 모듈(20)은 W 인코더(16a, 16b)와, 픽셀 렌더링부(17a, 17b)를 포함한다. 제1 W 인코더(16a)는 이전 프레임의 RGB 데이터로부터 RGBW 데이터(WRGB1)를 출력한다. 제2 W 인코더(16b)는 현재 프레임의 RGBW 데이터에 화이트 게인을 곱한다. 제1 및 제2 W 인코더(16a, 16b)로부터 출력되는 WRGB 데이터를 동기시키기 위하여 제1 W 인코더(16a)에 입력되는 화이트 게인은 1 프레임 기간 만큼 지연된다. 화이트 게인은 0 이상 1 이하의 값을 갖는다. 도 9는 W 인코더에 의해 생성되는 화이트 데이터(W)의 일예를 보여 준다. W 인코더(16a, 16b)는 R 데이터, G 데이터 및 B 데이터의 공통 값을 바탕으로 W 데이터를 생성한다. 따라서, W 데이터는 전체 휘도에 영향을 주지 않는다.

제1 픽셀 렌더링부(17a)는 이전 프레임의 4 색 데이터(WRGB1)를 표시패널(100)의 픽셀 어레이 구조에 맞게 변경한다. 제2 픽셀 렌더링부(17b)는 현재 프레임의 4 색 데이터(WRGB1)를 표시패널(100)의 픽셀 어레이 구조에 맞게 변경한다. 픽셀 어레이의 기수 번째 라인들에서 좌측 픽셀부터 RGBW 순서로 컬러가 배치되고, 우수 번째 라인들에서 좌측 픽셀부터 BWRG 순으로 컬러가 배치되는 예의 경우에, 픽셀 렌더링부(17a, 17b)는 도 10의 중앙에 나타낸 RGB 데이터를 도 10의 우측에 나타낸 데이터 포맷으로 변환한다. 이 경우에, 픽셀 렌더링부(17a, 17b)를 통과한 데이터는 RGB -> WRG -> BWR -> GBW 순으로 출력되어 데이터 변조부(18)에 공급된다.

제2 W 생성 모듈(30)은 입력 단자를 통해 수신한 3 색 데이터(RGB)로부터 스펙트럼 교환 방식을 통해 4 색 데이터(RGBW)를 생성하고, 4 색 데이터로부터 화이트 게인을 산출하여 4 색 데이터와 화이트 게인을 곱하여 최종 4색 데이터(RGBW)를 생성한다. 제2 W 생성 모듈(30)은 W 인코더와 게인 생성부 등을 포함한다. 게인 생성부는 공지된 화이트 게인 산출 알고리즘을 이용하여 RGBW 데이터로부터 화이트 게인을 산출한다. 화이트 게인은 제2 W 생성 모듈(30)의 W 인코더에 공급되고 또한, 제1 W 생성 모듈(20)의 제1 W 생성 모듈(20) 내의 W 인코더(16a, 16b)에 전송된다. 제2 W 생성 모듈(30)의 W 인코더는 스펙트럼 교환 방식을 통해 RGB 데이터로부터 RGBW 데이터를 생성하고, 그 RGBW 데이터에 화이트 게인을 곱하여 RGBW 데이터(WRGB3)를 출력한다. 제3 픽셀 렌더링부(17c)는 제2 W 생성 모듈(30)로부터의 RGBW 데이터(WRGB3)를 도 10과 같은 방법으로 표시패널(100)의 픽셀 어레이 구조에 맞게 변경한다. 제3 픽셀 렌더링부(17c)를 통과한 데이터는 제1 W 생성 모듈(20)로부터 출력되는 데이터(RGB2)와 동일한 데이터 포맷으로 출력된다. 예를 들어, 제3 픽셀 렌더링부(17c)는 RGB -> WRG -> BWR -> GBW 순으로 RGBW 데이터를 데이터 변조부(18)에 공급할 수 있다. 제3 픽셀 렌더링부(17c)는 도 12와 같이 제2 W 생성 모듈(30)에 내장될 수 있다.

지연부(19)는 제1 및 제2 W 생성 모듈(20, 30)로부터 데이터 변조부(18)에 입력되는 데이터들(RGB2, RGB5)을 동기시키기 위하여 제3 픽셀 렌더링부(17c)를 통과한 RGBW 데이터(WRGB3)를 지연시킨다.

데이터 변조부(18)는 이전 프레임 데이터와 현재 프레임 데이터를 입력 받아 그 데이터들을 비교하여 그 차이를 과구동 변조하기 위한 변조값을 출력하여 현재 프레임 데이터를 변조한다. 데이터 변조부(18)는 룩업 테이블(44)을 포함하고 추가로 감산기(45)와 가산기(46)를 더 포함할 수 있다. 데이터 변조부(18)은 도 5에 한정되지 않는다는 것에 주의하여야 한다. 예컨대, 데이터 변조부(18)는 공지된 과구동을 위한 데이터 변조 회로로 구현될 수 있다.

룩업 테이블(44)은 현재 프레임 데이터(RGB2(CUR))와 이전 프레임 데이터 (RGB2(PRE))를 비교하고 그 비교 결과에 따라 미리 설정된 변조 데이터를 선택하여 출력한다. 감산기(45)는 현재 프레임 데이터(RGB2(CUR))와 룩업 테이블(44)로부터 출력된 에 의해 선택된 변조 데이터를 감산하여 그 결과, 순수한 과구동 변조 값을 출력한다. 룩업 테이블(44)의 변조 데이터를 순수한 과구동 변조값으로 설정하면, 감산기(45)는 제거될 수 있다. 가산기(46)는 룩업 테이블(44) 또는 감산기(45)로부터의 과구동 변조값과, 제2 W 생성 모듈(30)과 픽셀 렌더링부(17c)를 통과한 현재 프레임 데이터(RGB5)를 가산한다. 가산기(46)는 압축되지 않은 데이터에 과구동 변조값을 가산함으로써 압축 손실이 없는 과구동 변조 데이터를 출력한다. 과구동 변조 데이터는 데이터 구동부(102)의 소스 드라이브 IC들로 전송된다.

도 11은 데이터 변조부(18)의 동작을 보여 주는 도면이다.

도 11을 참조하면, 룩업 테이블(44)은 제1 내지 제3 룩업 테이블을 포함한다. 룩업 테이블(44)에는 클럭에 동기하여 RGB -> WRG -> BWR -> GBW 순으로 RGBW 데이터가 입력될 수 있다. 본 발명은 기존 3 색 데이터를 처리하는 룩업 테이블을 이용하여 4 색 데이터를 변조할 수 있다.

제1 룩업 테이블(LUT for RED)은 제1 클럭 타이밍에서 이전 프레임과 현재 프레임의 R 데이터(Rpre, Rcur)를 비교하여 R 변조 데이터를 출력한다. 제2 룩업 테이블(LUT for Green)은 제1 클럭 타이밍에서 이전 프레임과 현재 프레임의 G 데이터(Gpre, Gcur)를 비교하여 G 변조 데이터를 출력한다. 제3 룩업 테이블(LUT for Blue)은 제1 클럭 타이밍에서 이전 프레임과 현재 프레임의 B 데이터(Bpre, Bcur)를 비교하여 B 변조 데이터를 출력한다.

제1 룩업 테이블(LUT for RED)은 제2 클럭 타이밍에서 이전 프레임과 현재 프레임의 W 데이터(Wpre, Wcur)를 비교하여 W 변조 데이터를 출력한다. 제2 룩업 테이블(LUT for Green)은 제2 클럭 타이밍에서 이전 프레임과 현재 프레임의 R 데이터(Rpre, Rcur)를 비교하여 R 변조 데이터를 출력한다. 제3 룩업 테이블(LUT for Blue)은 제2 클럭 타이밍에서 이전 프레임과 현재 프레임의 G 데이터(Bpre, Bcur)를 비교하여 B 변조 데이터를 출력한다.

제1 룩업 테이블(LUT for RED)은 제3 클럭 타이밍에서 이전 프레임과 현재 프레임의 B 데이터(Bpre, Bcur)를 비교하여 B 변조 데이터를 출력한다. 제2 룩업 테이블(LUT for Green)은 제3 클럭 타이밍에서 이전 프레임과 현재 프레임의 W 데이터(Wpre, Wcur)를 비교하여 W 변조 데이터를 출력한다. 제3 룩업 테이블(LUT for Blue)은 제3 클럭 타이밍에서 이전 프레임과 현재 프레임의 R 데이터(Rpre, Rcur)를 비교하여 R 변조 데이터를 출력한다.

제1 룩업 테이블(LUT for RED)은 제4 클럭 타이밍에서 이전 프레임과 현재 프레임의 G 데이터(Gpre, Gcur)를 비교하여 G 변조 데이터를 출력한다. 제2 룩업 테이블(LUT for Green)은 제4 클럭 타이밍에서 이전 프레임과 현재 프레임의 B 데이터(Bpre, Bcur)를 비교하여 B 변조 데이터를 출력한다. 제3 룩업 테이블(LUT for Blue)은 제4 클럭 타이밍에서 이전 프레임과 현재 프레임의 W 데이터(Wpre, Wcur)를 비교하여 W 변조 데이터를 출력한다.

도 12는 본 발명의 다른 실시예에 따른 표시장치를 나타내는 도면이다. 이 실시예는 멀티플렉서(Multiplexer)를 이용하여 RGB 타입 표시장치와 RGBW 타입 표시장치에 맞게 과구동 회로(108)의 동작을 변경할 수 있다.

도 12를 참조하면, 과구동 회로(108)는 제1 데이터 변환부(RGB to YUV, 11), 압축 인코더(BTC encoder, 12), 프레임 메모리(12), 압축 디코더(BTC decoder, 14a 및 14b), 제2 데이터 변환부(15a, 15b), 제1 W 생성 모듈(20), 제2 W 생성 모듈(30), 지연부(19), 데이터 변조부(ODLUT, 18), 멀티플렉서(51, 52, 53) 등을 포함한다.

제1 멀티플렉서(51)는 제1 W 생성 모듈(20)에 입력되지 않은 이전 프레임의 3 색 데이터(R'G'B')와, 제1 W 생성 모듈(20)로부터 출력된 이전 프레임의 4 색 데이터 중 어느 하나를 선택한다. 제1 멀티플렉서(51)는 RGB 타입 표시장치의 경우에, 제1 W 생성 모듈(20)에 입력되지 않은 이전 프레임의 3 색 데이터(R'G'B')을 선택하여 데이터 변조부(18)로 출력한다. 반면에, 제2 멀티플렉서(51)는 RGBW 타입 표시장치의 경우에, 제1 W 생성 모듈(20)의 출력 데이터를 선택하여 데이터 변조부(18)로 출력한다.

제2 멀티플렉서(52)는 제1 W 생성 모듈(20)에 입력되지 않은 현재 프레임의 3 색 데이터(R'G'B')와, 제1 W 생성 모듈(20)로부터 출력된 현재 프레임의 4 색 데이터 중 어느 하나를 선택한다. 제2 멀티플렉서(52)는 RGB 타입 표시장치의 경우에, 제1 W 생성 모듈(20)에 입력되지 않은 현재 프레임 데이터(R'G'B')을 선택하여 데이터 변조부(18)로 출력한다. 반면에, 제2 멀티플렉서(52)는 RGBW 타입 표시장치의 경우에, 제1 W 생성 모듈(20)의 출력 데이터를 선택하여 데이터 변조부(18)로 출력한다.

제3 멀티플렉서(53)는 입력 3 색 데이터와 제2 W 생성 모듈(30)로부터 출력된 현재 프레임의 4 색 데이터 중 어느 하나를 선택한다. 제3 멀티플렉서(53)는 RGB 타입 표시장치의 경우에, 입력 3 색 데이터를 선택하여 데이터 변조부(18)로 출력한다. 반면에, 제3 멀티플렉서(53)는 RGBW 타입 표시장치의 경우에, 제2 W 생성 모듈(30)의 출력 데이터를 선택하여 데이터 변조부(18)로 출력한다.

멀티플렉서(51~53)는 자신의 제어 단자 전압에 따라 데이터를 선택한다. 멀티플렉서(51~53)의 제어 단자는 전원 전압(VCC)이나 그라운드 전압(GND)에 연결될 수 있다. 또한, 멀티플렉서(51~53)는 타이밍 콘트롤러(106)에 연결된 EEPROM(Electrical Erasable Read nullly Memory) 설정값에 따라 제어될 수 있다.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

11 : 제1 데이터 변환부(RGB to YUV) 12 : 압축 인코더(BTC encoder)
13 : 프레임 메모리 14a, 14b : 압축 디코더(BTC decoder)
15a, 15b : 제2 데이터 변환부(YUV to RGB) 18 : 데이터 변조부(ODLUT)
19 : 지연부 20 : 제1 W 생성 모듈
30 : 제2 W 생성 모듈 51, 52, 53 : 멀티플렉서

Claims

이전 프레임의 3 색 데이터와, 현재 프레임의 3 색 데이터 각각으로부터 4 색 데이터를 생성하고, 4 색 데이터에 게인을 곱하여 이전 프레임의 4 색 데이터와 현재 프레임의 4 색 데이터를 생성하는 제1 4 색 데이터 생성 모듈;
입력 3 색 데이터로부터 4 색 데이터를 생성하고, 4 색 데이터에 상기 게인을 곱하여 입력 4 색 데이터를 생성하는 제2 4 색 데이터 생성 모듈;
상기 제2 4 색 데이터 생성 모듈을 지연시키는 지연부;
상기 제1 및 제2 4 색 데이터 생성부의 출력 데이터와 상기 지연부에 의해 지연된 데이터를 수신하여 미리 설정된 변조값으로 상기 현재 프레임의 4 색 데이터를 변조하는 데이터 변조부;
상기 입력 3 색 데이터를 휘도 데이터와 색차 데이터로 분리하는 제1 데이터 변환부;
상기 휘도 데이터를 압축하는 압축 인코더;
상기 압축된 휘도 데이터와 상기 색차 데이터를 저장하는 프레임 메모리;
상기 프레임 메모리로부터의 데이터를 복원하는 제1 압축 디코더;
상기 압축 인코더로부터 입력되는 휘도 데이터와 상기 색차 데이터를 본원하는 제2 압축 디코더;
상기 제1 압축 디코더의 출력 데이터를 상기 이전 프레임의 3 색 데이터로 변환하는 제2a 데이터 변환부; 및
상기 제2 압축 디코더의 출력 데이터를 상기 현재 프레임의 3 색 데이터로 변환하는 제2b 데이터 변환부를 포함하는 표시장치의 과구동 회로.
삭제
제 1 항에 있어서,
상기 제1 4 색 데이터 생성 모듈은,
상기 이전 프레임의 4 색 데이터에 상기 게인을 곱하여 상기 이전 프레임의 4 색 데이터를 생성하는 제1 인코더;
상기 현재 프레임의 4 색 데이터에 상기 게인을 곱하여 상기 현재 프레임의 4 색 데이터를 생성하는 제2 인코더;
상기 이전 프레임의 4 색 데이터를 표시패널의 픽셀 어레이 구조에 맞게 변경하는 제1 픽셀 렌더링부; 및
상기 현재 프레임의 4 색 데이터를 상기 표시패널의 픽셀 어레이 구조에 맞게 변경하는 제2 픽셀 렌더링부를 포함하는 표시장치의 과구동 회로.
제 3 항에 있어서,
상기 제2 4 색 데이터 생성 모듈은,
상기 게인을 산출하는 게인 생성부;
상기 입력 3 색 데이터로부터 얻어진 4 색 데이터에 상기 게인을 곱하여 입력 4 색 데이터를 생성하는 제3 인코더; 및
상기 입력 4 색 데이터를 상기 표시패널의 픽셀 어레이 구조에 맞게 변경하는 제3 픽셀 렌더링부을 포함하는 표시장치의 과구동 회로.
제 4 항에 있어서,
상기 데이터 변조부는,
제1 클럭 타이밍에서 상기 이전 프레임과 상기 현재 프레임의 제1 색의 데이터를 비교하여 제1 색의 변조 데이터를 출력하고, 제2 클럭 타이밍에서 상기 이전 프레임과 상기 현재 프레임의 제2 색의 데이터를 비교하여 제2 색의 변조 데이터를 출력하고, 제3 클럭 타이밍에서 상기 이전 프레임과 상기 현재 프레임의 제3 색의 데이터를 비교하여 제3 색의 변조 데이터를 출력한 다음, 제4 클럭 타이밍에서 상기 이전 프레임과 상기 현재 프레임의 제4 색의 데이터를 비교하여 제4 색의 변조 데이터를 출력하는 제1 룩업 테이블;
상기 제1 클럭 타이밍에서 상기 이전 프레임과 상기 현재 프레임의 제4 색의 데이터를 비교하여 상기 제4 색의 변조 데이터를 출력하고, 상기 제2 클럭 타이밍에서 상기 이전 프레임과 상기 현재 프레임의 제1 색의 데이터를 비교하여 제1 색의 변조 데이터를 출력하고, 상기 제3 클럭 타이밍에서 상기 이전 프레임과 상기 현재 프레임의 제2 색의 데이터를 비교하여 제2 색의 변조 데이터를 출력한 다음, 상기 제4 클럭 타이밍에서 상기 이전 프레임과 상기 현재 프레임의 제3 색의 데이터를 비교하여 제3 색의 변조 데이터를 출력하는 제2 룩업 테이블; 및
상기 제1 클럭 타이밍에서 상기 이전 프레임과 상기 현재 프레임의 제3 색의데이터를 비교하여 제3 색의 변조 데이터를 출력하고, 상기 제2 클럭 타이밍에서 상기 이전 프레임과 상기 현재 프레임의 제4 색의 데이터를 비교하여 제4 색의 변조 데이터를 출력하고, 상기 제3 클럭 타이밍에서 상기 이전 프레임과 상기 현재 프레임의 제1 색의 데이터를 비교하여 제1 색의 변조 데이터를 출력한 다음, 상기 제4 클럭 타이밍에서 상기 이전 프레임과 상기 현재 프레임의 제2 색의 데이터를 비교하여 제2 색의 변조 데이터를 출력하는 제3 룩업 테이블을 포함하는 표시장치의 과구동 회로.
제 1 항, 제 3 항 내지 제 5 항 중 어느 한 항에 있어서,
상기 이전 프레임의 3 색 데이터와, 상기 이전 프레임의 4 색 데이터 중 어느 하나를 선택하는 제1 멀티플렉서;
상기 현재 프레임의 3 색 데이터와 상기 현재 프레임의 4 색 데이터 중 어느 하나를 선택하는 제2 멀티플렉서; 및
상기 입력 3 색 데이터와 상기 입력 4 색 데이터 중 어느 하나를 선택하는 제3 멀티플렉서를 포함하는 표시장치의 과구동 회로.