KR102149945B1 - 표시장치 및 그 구동방법 - Google Patents

Abstract

본 발명은 표시장치 및 그 구동방법에 관한 것으로, 게이트 라인들과 데이터 라인들의 교차 영역마다 픽셀이 형성되어 있는 패널; 순차적으로 위상이 쉬프트되는 순환컨트롤신호와 함께, 위상변경신호를 발생하는 제어신호 생성부; 상기 순환컨트롤신호와 위상변경신호를 이용하여 제1 및 제2 위상변조신호를 발생하는 연산부; 상기 제1 위상변조신호에 따라 정극성 전압을 스위칭하는 제1 스위치 소자와, 상기 제2 위상변조신호에 따라 부극성 전압을 스위칭하는 제2 스위치 소자를 이용하여 상기 제1 및 제2 위상변조신호들에 의해 위상이 변경된 위상변경 클럭을 발생하는 레벨 쉬프터; 및 상기 패널의 비표시영역에 내장되어 있고, 위상이 변경된 위상변경 클럭을 포함한 적어도 두 개 이상의 클럭들을 수신하며, 상기 위상변경 클럭을 이용하여 위상이 변경된 위상변경 스캔펄스를 상기 게이트 라인으로 출력하는, 쉬프트 레지스터로 구성된다.

Description

표시장치 및 그 구동방법{DISPLAY DEVICE AND METHOD OF DRIVING THE SAME}

본 발명은 표시장치 및 그 구동방법에 관한 것으로서, 특히, 내장형 게이트 드라이버를 이용한, 표시장치 및 그 구동방법에 관한 것이다.

게이트 드라이버는, 다수의 스캔펄스들을 차례로 출력하여 액정표시장치 및 유기발광표시장치와 같은 표시장치의 게이트 라인들을 순차적으로 구동한다.

상기 게이트 드라이버는, 집적회로(IC)로 구성된 후, 상기 표시장치의 패널에 장착될 수도 있으며, 또는, 상기 패널에 직접 내장될 수도 있다.

상기 패널에 직접 내장되는, 내장형 게이트 드라이버는, 쉬프트 레지스터를 포함하고 있으며, 상기 쉬프트 레지스터는, 상기 스캔펄스들을 차례로 출력하는 복수의 스테이지들로 구성된다. 그러나, 상기 쉬프트 레지스터는 상기 내장형 게이트 드라이버를 의미할 수도 있다.

도 1은 종래의 내장형 게이트 드라이버를 구성하는 쉬프트 레지스터의 구성을 개략적으로 나타낸 예시도이다. 도 2는 도 1에 도시된 쉬프트 레지스터로 입력되는 클럭들의 파형 및 도 1에 도시된 쉬프트 레지스터로부터 출력되는 스캔신호들을 나타낸 일실시예 타이밍도이다.

종래의 내장형 게이트 드라이버를 구성하는 쉬프트 레지스터(10)는, 도 1에 도시된 바와 같이, 복수의 스테이지(11)들로 구성되어 있으며, 상기 스테이지들 각각으로는, 도 2의 (a)에 도시된 바와 같은 클럭들 중 어느 하나가 입력된다. 또한, 상기 쉬프트 레지스터(10)는, 상기 클럭들을 이용하여, 스캔신호(Vout)들을 출력한다.

상기 스캔신호(Vout)는, 상기 패널에 형성되어 있는 게이트 라인에 연결되어 있는 각 픽셀의 스위칭소자를 턴온시킬 수 있는, 턴온전압을 갖는 스캔펄스와, 1프레임의 나머지 기간 동안 상기 스위칭소자를 턴오프 상태로 유지시키기 위한 턴오프신호로 구성된다. 도 2의 (b)에는 상기 스캔펄스를 포함한 스캔신호들(Vout)이 도시되어 있다. 1프레임 동안 출력되는 상기 스캔펄스들의 갯수는, 상기 게이트 라인들의 숫자와 동일하게 형성될 수 있다.

종래의 쉬프트 레지스터(10)로는, 도 2의 (a)에 도시된 바와 같이, 복수의 클럭들이 순차적으로 입력된다. 도 2의 (a)에는, 특히, 상기 쉬프트 레지스터(10)로 입력되는 6개의 클럭들이 도시되어 있다.

상기 쉬프트 레지스터(1)는, 6개의 상기 클럭들을 이용하여, 상기 게이트 라인들로, 순차적으로 상기 스캔펄스들을 출력한다. 도 2에는 동일한 펄스폭을 가지고 있으며, 동일한 출력간격을 가지고 있는 스캔펄스들이 도시되어 있다. 그러나, 상기 표시장치에서는, 다른 스캔펄스들의 펄스폭과는 다른 펄스폭을 가지고 있는 스캔펄스가 요구될 수도 있으며, 또는, 다른 스캔펄스들의 출력간격과는 다른 출력 간격을 가지고 있는 스캔펄스가 요구될 수도 있다.

그러나, 종래의 쉬프트 레지스터(10)로는, 도 2에 도시된 바와 같이, 일정한 펄스폭을 가지고 있으며, 일정한 간격을 가지고 있는 클럭들(Clk1 to Clk6)만이 입력되고 있다. 따라서, 종래의 쉬프트 레지스터(10)에서는, 일정한 펄스폭을 가지고 있으며, 일정한 간격을 가지고 있는 스캔펄스들만이 출력되고 있다.

즉, 종래의 쉬프트 레지스터(10)에서는, 다양한 형태의 스캔펄스들이 출력될 수 없다.

본 발명은 상술한 문제점을 해결하기 위해 제안된 것으로서, 위상이 변경된 위상변경 클럭을 포함한 적어도 두 개 이상의 클럭들을 수신하며, 상기 위상변경 클럭을 이용하여 위상이 변경된 위상변경 스캔펄스를 게이트 라인으로 출력하는, 표시장치 및 그 구동방법을 제공하는 것을 기술적 과제로 한다.

상술한 기술적 과제를 달성하기 위한 본 발명에 따른 표시장치는, 게이트 라인들과 데이터 라인들의 교차 영역마다 픽셀이 형성되어 있는 패널; 순차적으로 위상이 쉬프트되는 순환컨트롤신호와 함께, 위상변경신호를 발생하는 제어신호 생성부; 상기 순환컨트롤신호와 위상변경신호를 이용하여 제1 및 제2 위상변조신호를 발생하는 연산부; 상기 제1 위상변조신호에 따라 정극성 전압을 스위칭하는 제1 스위치 소자와, 상기 제2 위상변조신호에 따라 부극성 전압을 스위칭하는 제2 스위치 소자를 이용하여 상기 제1 및 제2 위상변조신호들에 의해 위상이 변경된 위상변경 클럭을 발생하는 레벨 쉬프터; 및 상기 패널의 비표시영역에 내장되어 있고, 위상이 변경된 위상변경 클럭을 포함한 적어도 두 개 이상의 클럭들을 수신하며, 상기 위상변경 클럭을 이용하여 위상이 변경된 위상변경 스캔펄스를 상기 게이트 라인으로 출력하는 쉬프트 레지스터로 구성된다.

상술한 기술적 과제를 달성하기 위한 본 발명에 따른 표시장치 구동방법은 순차적으로 위상이 쉬프트되는 순환컨트롤신호와 함께, 위상변경신호를 발생하는 단계; 상기 순환컨트롤신호와 위상변경신호를 이용하여 제1 및 제2 위상변조신호를 발생하는 단계; 상기 제1 위상변조신호에 따라 정극성 전압을 스위칭하는 제1 스위치 소자와, 상기 제2 위상변조신호에 따라 부극성 전압을 스위칭하는 제2 스위치 소자를 이용하여 상기 제1 및 제2 위상변조신호들에 의해 위상이 변경된 위상변경 클럭을 발생하는 단계; 및 상기 위상변경 클럭을 패널의 비표시 영역에 배치된 쉬프트 레지스터에 입력하여 상기 제1 및 제2 위상변조신호에 따라 위상이 변경된 위상변경 스캔펄스를 상기 패널의 게이트 라인으로 출력하는 단계를 포함한다.

본 발명에 의하면, 스캔펄스의 출력형태가 다양하게 변경될 수 있다.

도 1은 종래의 내장형 게이트 드라이버를 구성하는 쉬프트 레지스터의 구성을 개략적으로 나타낸 예시도.
도 2는 도 1에 도시된 쉬프트 레지스터로 입력되는 클럭들의 파형 및 도 1에 도시된 쉬프트 레지스터로부터 출력되는 스캔신호들을 나타낸 일실시예 타이밍도.
도 3은 본 발명에 따른 표시장치를 개략적으로 나타내는 도면.
도 4는 본 발명에 따른 내장형 게이트 드라이버를 구성하는 쉬프트 레지스터의 구성을 개략적으로 나타낸 예시도.
도 5 내지 도 7은 본 발명에 따른 내장형 게이트 드라이버를 구성하는 쉬프트 레지스터로 공급되는 클럭들 및 상기 쉬프트 레지스터에서 출력되는 스캔펄스들을 나타낸 타이밍도들.
도 8 및 도 9는 본 발명에 따른 표시장치에 적용되는 타이밍 컨트롤러와 레벨 쉬프터를 나타낸 예시도들.
도 10 내지 도 13은 본 발명에 따른 표시장치에 적용되는 스테이지의 회로를 개략적으로 나타낸 다양한 예시도들.

이하, 첨부된 도면을 참조하여 본 발명의 실시 예에 대해 상세히 설명한다.

도 3은 본 발명에 따른 표시장치를 개략적으로 나타내는 도면이다.

본 발명에 따른 표시장치는, 도 3에 도시된 바와 같이, 게이트 라인들(GL1 to GLg)과 데이터 라인들(DL1 ~ DLd)의 교차영역마다 픽셀(P)(110)이 형성되어 있는 패널(100), 상기 패널의 비표시영역에 내장되어 있고, 위상이 변경된 위상변경 클럭을 포함한 적어도 두 개 이상의 클럭들을 수신하며, 상기 위상변경 클럭을 이용하여 위상이 변경된 위상변경 스캔펄스를 상기 게이트 라인으로 출력하는, 쉬프트 레지스터(600)로 구성되어 있는 내장형 게이트 드라이버(200), 상기 패널(100)에 형성되어 있는 상기 데이터라인들(DL1 to DLd)로 데이터 전압을 공급하기 위한 데이터 드라이버(300), 상기 내장형 게이트 드라이버(200)와 상기 데이터 드라이버(300)의 기능을 제어하기 위한 타이밍 컨트롤러(400) 및 상기 타이밍 컨트롤러(400)에서 생성된 상기 클럭들을 증폭시켜 상기 쉬프트 레지스터(600)로 전송하는 레벨 쉬프터(500)를 포함한다. 상기 표시장치는, 액정표시장치, 유기발광표시장치 및 기타 다양한 종류의 표시장치가 될 수 있다. 그러나, 이하에서는, 유기발광표시장치를 일예로 하여 본 발명에 따른 표시장치 및 그 구동방법이 상세히 설명된다.

우선, 상기 패널(100)에는, 복수의 게이트 라인(GL1 to GLg)들과 복수의 데이터 라인(DL1 to DLd)들이 교차하는 영역마다 픽셀(P)(110)이 형성되어 있다.

상기 픽셀(110)들 각각은, 광을 출력하는 유기발광다이오드(OLED) 및 상기 유기발광다이오드를 구동하기 위한 픽셀 회로를 포함한다.

첫째, 상기 유기발광다이오드(OLED)는, 기판, 상기 기판 상에 형성되는 애노드, 상기 애노드 상에 형성되는 유기발광층 및 상기 유기발광층 상에 형성되는 캐소드를 포함한다.

상기 애노드는, 상기 픽셀 회로에 형성되어 있는 구동 트랜지스터에 의해 전송되는 전류에 의해 광을 출력하며, 상기 캐소드 상단에는 상부 기판이 합착되어 있다. 상기 애노드는, 투명한 전도성 물질, 예를 들어, 인듐 주석 산화물(ITO : Indium Tin Oxide)(이하, 간단히 'ITO'라 함)로 구성될 수 있다. 상기 캐소드(Cathode) 역시 상기 ITO로 구성될 수 있다.

상기 유기발광층은, 정공수송층, 발광물질층 및 전자수송층을 포함하여 구성될 수 있다. 상기 유기발광층의 발광 효율을 향상시키기 위하여, 상기 애노드와 상기 정공수송층 사이에는, 정공주입층이 형성될 수 있으며, 상기 캐소드와 상기 전자수송층 사이에는 전자주입층이 형성될 수 있다.

상기 유기발광다이오드(OLED)의 구조 및 기능은, 종래의 유기발광표시장치에 적용되는 유기발광다이오드의 구조 및 기능과 동일함으로, 이에 대한 상세한 설명은 생략된다.

둘째, 상기 픽셀 회로는, 상기 데이터 라인(DL)들과 상기 게이트 라인(GL)들에 접속되어 상기 유기발광다이오드(OLED)를 제어하기 위한 적어도 두 개 이상의 트랜지스터들 및 스토리지 커패시터를 포함하여 구성될 수 있다.

상기 유기발광다이오드(OLED)의 애노드는, 상기 픽셀 회로의 제1전원에 접속되고, 상기 캐소드는 상기 픽셀 회로의 제2전원에 접속된다. 상기 유기발광다이오드(OLED)는, 상기 구동 트랜지스터)로부터 공급되는 전류에 대응되어 소정 휘도의 광을 출력한다.

상기 픽셀 회로는, 상기 게이트 라인(GL)에 상기 스캔펄스가 공급될 때, 상기 데이터 라인(DL)으로 공급되는 데이터 전압(Vdata)에 따라, 상기 유기발광다이오드(OLED)로 공급되는 전류량을 제어한다.

특히, 상기 픽셀 회로로는, 상기 위상변경 스캔펄스가 공급될 수 있다. 상기 위상변경 스캔펄스는, 상기 위상변경 스캔펄스가 출력되기 전에 출력된 스캔펄스가 출력된 후, 기설정된 기간만큼 지연된 후 출력될 수 있다.

또한, 상기 위상변경 스캔펄스는, 상기 위상변경 스캔펄스 이외의 스캔펄스가 출력되는 기간보다 기설정된 기간만큼 긴 기간동안 출력될 수 있다.

예를 들어, 상기 픽셀 회로는, 상기 유기발광다이오드의 특성변화를 보상하기 위해, 다양한 구조의 트랜지스터들로 구성될 수 있으며, 또한, 상기 트랜지스터들을 구성하기 위해 다양한 종류의 제어신호들이 공급될 수 있다.

이 경우, 상기 픽셀 회로에는, 상기 스캔펄스들과는 펄스폭 또는 출력기간이 다른 상기 위상변경 스캔펄스가, 상기 쉬프트 레지스터(600)로부터 공급될 수도 있다. 상기 위상변경 스캔펄스에 대해서는 도 5 내지 도 7을 참조하여 설명된다.

상기 픽셀 회로의 구조 및 기능은, 상기 픽셀 회로의 구성 및 기능에 따라 다양하게 변경될 수 있는바, 이에 대한 상세한 설명은 생략된다.

다음, 상기 타이밍 컨트롤러(400)는 외부 시스템(미도시)으로부터 공급되는 수직 동기신호, 수평 동기신호 및 클럭신호를 이용하여 상기 내장형 게이트 드라이버(200)를 제어하기 위한 게이트 제어신호(GCS)와 상기 데이터 드라이버(300)를 제어하기 위한 데이터 제어신호(DCS)를 출력한다.

상기 게이트 제어신호(GCS)들에는 게이트 스타트 펄스(GSP), 게이트 쉬프트 클럭(GSC), 게이트 출력 인에이블 신호(GOE), 스타트신호(VST) 및 클럭(CLK) 등이 포함된다. 또한, 상기 게이트 제어신호(GCS)들에는 상기 쉬프트 레지스터(600)를 제어하기 위한 다양한 종류의 제어신호들이 포함될 수 있다.

상기 타이밍 컨트롤러(400)에서 발생되는 상기 데이터 제어신호(DCS)들에는 소스 스타트 펄스(SSP), 소스 쉬프트 클럭신호(SSC), 소스 출력 이네이블 신호(SOE), 극성제어신호(POL) 등이 포함된다.

상기 타이밍 컨트롤러는 상기 외부 시스템으로부터 입력되는 입력영상데이터를 샘플링한 후에 이를 재정렬하여, 재정렬된 디지털 영상데이터를 상기 데이터 드라이버(300)에 공급한다.

즉, 상기 타이밍 컨트롤러(400)는, 상기 외부 시스템으로부터 공급된 입력영상데이터를 재정렬하여, 재정렬된 디지털 영상데이터를 상기 데이터 드라이버(300)로 전송하고, 상기 외부 시스템으로부터 공급된 클럭신호와, 수평동기신호와, 수직동기신호(상기 신호들은 간단히 타이밍 신호라 함) 및 데이터 인에이블 신호(DE)를 이용해서, 상기 내장형 게이트 드라이버(200)를 제어하기 위한 게이트 제어신호(GCS)와 상기 데이터 드라이버(300)를 제어하기 위한 데이터 제어신호(DCS)를 생성하여 상기 내장형 게이트 드라이버(200) 및 상기 데이터 드라이버(300)로 전송한다.

또한, 상기 타이밍 컨트롤러(400)는, 상기 쉬프트 레지스터(600)에서, 상기 위상변경 스캔펄스가 출력될 수 있도록, 위상이 변경된 위상변경 클럭을 포함한 적어도 두 개 이상의 클럭들을 상기 쉬프트 레지스터(600)로 전송하는 기능을 수행한다.

상기 위상변경 클럭은, 상기 레벨 쉬프터(500)에서 증폭된 후, 상기 쉬프트 레지스터(600)로 전송될 수 있다.

다음, 상기 레벨 쉬프터(500)는 상기 클럭들 및 상기 위상변경 클럭을 증폭시킨 후, 상기 쉬프트 레지스터(600)로 전송한다. 상기 위상변경 클럭은, 상기 타이밍 컨트롤러(400)에서 생성된 후 상기 레벨 쉬프터(500)에서 증폭될 수 있다. 상기 위상변경 클럭이 생성되는 방법은, 도 8 및 도 9를 참조하여 설명된다.

다음, 상기 데이터 드라이버(300)는 상기 타이밍 컨트롤러(400)로부터 입력된 상기 영상데이터를 아날로그 데이터 전압으로 변환하여, 상기 게이트 라인에 상기 게이트 펄스가 공급되는 1수평기간마다 1수평라인분의 데이터 전압을 상기 데이터 라인들에 공급한다.

마지막으로, 상기 내장형 게이트 드라이버(200)는, 상기 패널(100) 내에 실장되어 있는 게이트 인 패널(Gate In Panel : GIP) 방식으로 구성되어 있다. 이 경우, 상기 내장형 게이트 드라이버(200)를 제어하기 위한 상기 게이트 제어신호들에는 스타트신호(VST) 및 클럭(CLK) 등이 포함될 수 있다.

상기 내장형 게이트 드라이버(200)는, 상기 타이밍 컨트롤러(400)로부터 입력되는 상기 게이트 제어신호에 응답하여, 상기 패널(100)의 상기 게이트 라인들(GL1 to GLg)에 스캔펄스를 순차적으로 공급한다.

상기 스캔펄스가 상기 게이트 라인들에 공급됨에 따라, 상기 스캔펄스가 입력되는 해당 수평라인의 각각의 픽셀에 형성되어 있는 박막트랜지스터(TFT)들이 턴온되어, 각 픽셀(P)로 영상이 출력될 수 있다. 즉, 상기 스캔펄스는, 상기 픽셀에 형성되어 있는 스위칭소자(박막트랜지스터)를 턴온시킬 수 있는 턴온전압을 가지고 있다.

상기한 바와 같은 기능은 특히, 상기 내장형 게이트 드라이버(200)를 구성하는 상기 쉬프트 레지스터(600)에서 이루어진다.

즉, 상기 쉬프트 레지스터(600)는, 상기 타이밍 컨트롤러(400)로부터 전송되어온 스타트 신호(VST) 및 클럭(CLK) 등을 이용하여, 1프레임 동안, 상기 게이트 라인들에, 상기 스캔펄스를 순차적으로 공급한다. 여기서, 1프레임이란, 상기 패널(100)을 통해 하나의 이미지가 출력되는 기간을 말한다.

상기 쉬프트 레지스터(600)는, 1프레임 중, 상기 스캔펄스가 공급되지 않는 나머지 기간 동안에는, 상기 게이트 라인에, 상기 스위칭소자를 턴오프시킬 수 있는 턴오프 신호를 공급한다.

이하의 설명에서는, 상기 스캔펄스와 상기 턴오프 신호를 총칭하여 상기 스캔신호라 한다. 즉, 상기 스캔신호는, 상기 게이트 라인에 연결되어 있는 각 픽셀의 스위칭소자를 턴온시킬 수 있는 턴온전압을 갖는 스캔펄스와, 1프레임의 나머지 기간 동안 상기 스위칭소자를 턴오프 상태로 유지시키기 위한 턴오프 신호를 포함한다.

도 4는 본 발명에 따른 내장형 게이트 드라이버를 구성하는 쉬프트 레지스터의 구성을 개략적으로 나타낸 예시도이다.

본 발명에 따른 내장형 게이트 드라이버(200)를 구성하는 상기 쉬프트 레지스터(600)는, 도 4에 도시된 바와 같이, g개의 스테이지(690)들을 포함한다. 즉, 상기 스테이지(690)들의 갯수는 상기 게이트 라인들(GL1 to GLg)의 갯수와 동일하게 형성된다. 그러나, 상기 스테이지(690)들의 갯수가 상기 게이트 라인들의 갯수와 반드시 일치되는 것은 아니다.

상기 쉬프트 레지스터(600)는, 하나의 수평라인에 형성되어 있는 하나의 게이트 라인을 통해, 하나의 스캔신호(Vout)를, 상기 하나의 수평라인에 형성되어 있는 픽셀(110)들로 전송하며, 상기 스테이지들 각각에는 상기 게이트 라인이 적어도 하나씩 연결되어 있다.

상기 스테이지(690)들 중 제1스테이지(Stage1)는 상기 타이밍 컨트롤러(400)로부터 전송되어온 스타트 신호에 의해 구동을 시작하여, 제1클럭(CLK1)을 상기 스캔펄스로 출력한다.

제2스테이지(Stag2)는 상기 제1스테이지에서 출력되는 제1스캔펄스에 의해 구동되어, 제2클럭(CLK2)을 상기 스캔펄스로 출력한다.

즉, 상기 쉬프트 레지스터(600)로는 2 개 이상의 클럭들이 공급될 수 있으며, 상기 쉬프트 레지스터(600)는 상기 클럭들을 이용하여 복수의 스캔펄스를 출력한다.

이하에서는, 도 4에 도시된 바와 같이, 6 개의 클럭들을 이용하여, 상기 게이트 라인들로, 순차적으로 상기 스캔펄스들을 출력하는 쉬프트 레지스터를 일예로 하여 본 발명이 설명된다. 이 경우, 도 3에는, 상기 레벨 쉬프터(500)로부터 상기 쉬프트 레지스터(600)로 6 개의 클럭(CLK)들이 공급된다.

상기 클럭(CLK)들에는, 위상이 변경된 위상변경 클럭이 포함되어 있다. 상기 위상변경 클럭은, 다른 클럭들과 비교할 때, 펄스폭이 다르거나, 또는 다른 클럭들간의 출력 간격과는 다른 출력 간격을 갖는 클럭을 의미한다. 상기 위상변경 클럭을 포함한 상기 클럭들은, 상기 타이밍 컨트롤러(400) 및 상기 레벨 쉬프터(500)에서 생성되어 상기 쉬프트 레지스터(600)로 전송된다.

상기 위상변경 스캔펄스는, 상기 위상변경 클럭에 의해 생성되어, 상기 게이트 라인으로 출력되는 스캔펄스를 의미한다. 따라서, 상기 위상변경 스캔펄스는, 다른 스캔펄스들과 비교할 때, 펄스폭이 다르거나, 또는, 다른 스캔펄스들간의 출력 간격과는 다른 출력 간격을 갖는다.

부연하여 설명하면, 상기 쉬프트 레지스터(600)는, 상기 클럭(CLK)들을 이용하여 상기 스캔펄스들을 상기 게이트 라인들로 순차적으로 출력하며, 상기 게이트 라인들로 순차적으로 출력되는 상기 스캔펄스들 중 적어도 어느 하나는 상기 위상변경 스캔펄스이다.

또한, 상기 쉬프트 레지스터(600)는, 상기 위상변경 스캔펄스가 출력되기 전에 출력된 스캔펄스가 출력된 후, 기설정된 기간만큼 지연되어 있는, 상기 위상변경 스캔펄스를 상기 게이트 라인으로 출력한다. 즉, 상기 위상변경 스캔펄스는, 상기에서 설명된 바와 같이, 다른 스캔펄스들간의 출력 간격과는 다른 출력 간격을 가질 수 있다.

또한, 상기 쉬프트 레지스터(600)는, 상기 위상변경 스캔펄스 이외의 스캔펄스의 펄스폭보다 큰 펄스폭을 갖는 상기 위상변경 스캔펄스를 출력할 수 있다. 즉, 상기 위상변경 스캔펄스는, 다른 스캔펄스들과 비교할 때, 펄스폭이 다를 수 있다.

또한, 상기 쉬프트 레지스터(600)는, 매 프레임마다 적어도 하나의 상기 위상변경 스캔펄스를 출력하거나, 또는, 기설정된 프레임마다 적어도 하나의 상기 위상변경 스캔펄스를 출력하거나, 또는, 상기 위상변경 스캔펄스를 랜덤하게 출력할 수 있다.

즉, 적어도 하나 이상의 상기 위상변경 스캔펄스는, 매 프레임마다 출력되거나, 기 설정된 프레임마다 출력되거나, 또는 랜덤하게 출력될 수 있다.

도 5 내지 도 7은 본 발명에 따른 내장형 게이트 드라이버를 구성하는 쉬프트 레지스터로 공급되는 클럭들 및 상기 쉬프트 레지스터에서 출력되는 스캔펄스들을 나타낸 타이밍도들이다.

우선, 도 5의 (a)를 참조하면, 상기 쉬프트 레지스터(600)로 6개의 클럭들(CLK1 to CLK6)이 순차적으로 공급된다.

특히, 도 5의 (a)에 도시된 클럭들 중, 제1클럭(CLK1)은, 상기 위상변경 클럭이 될 수 있다.

즉, 상기 제1클럭(CLK1)을 구성하는 펄스들 중, 두 번째로 출력되는 펄스는, 도 5의 (a)에 도시된 바와 같이, 제6클럭(CLK6)의 첫 번째 펄스가 출력된 후, 기설정된 기간(A)만큼 지연된 후, 출력된다.

부연하여 설명하면, 상기 제1클럭(CLK1)의 두 번째 펄스와 상기 제6클럭(CLK6)의 첫 번째 펄스를 제외한 모든 펄스들의 간격은 일정하다. 즉, 하나의 클럭을 구성하는 펄스가 출력되면, 또 다른 클럭을 구성하는 펄스가 바로 출력된다. 그러나, 도 5의 (a)에 도시된 바와 같이, 상기 제1클럭(CLK1)의 두 번째 펄스는, 상기 제6클럭(CLK6)의 첫 번째 펄스가 출력된 후, 하나의 펄스가 출력될 수 있는 기간(A) 만큼 지연된 후, 출력된다.

상기 예에서, 지연되는 상기 기간(A)은, 상기한 바와 같이 하나의 펄스가 출력되는 기간일 수도 있으나, 두 개 이상의 펄스가 출력되는 기간일 수도 있다.

또한, 상기 기간(A)이 반드시 펄스 단위로 형성되는 것은 아니다.

또한, 상기 기간(A)이 도 5의 (a)와 같이, 양의 값이 될 수도 있으나, 음의 값이 될 수도 있다.

또한, 도 7의 (a)에 도시된 바와 같이, 펄스폭이 다른 경우에도 지연되는 기간이 있을 수 있다.

상기한 바와 같은 위상변경 클럭에 의해, 도 5의 (b)에 도시된 바와 같이, 제6스캔펄스가 출력된 후, 상기 기간(A) 만큼 지연된 후 출력되는 제7스캔펄스(Vout7)는, 위상변경 스캔펄스가 된다.

즉, 제7스캔펄스(Vout7)는 다른 스캔펄스들과는 달리, 직전에 출력된 제6스캔펄스(Vout6)가 출력된 후, 상기 기간(A) 만큼 지연된 후에 출력된다.

다음, 도 6의 (a)에 도시된 클럭들 중, 제3클럭(CLK3)은, 상기 위상변경 클럭이 될 수 있다.

즉, 상기 제3클럭(CLK3)을 구성하는 펄스들 중, 두 번째로 출력되는 펄스는, 도 6의 (a)에 도시된 바와 같이, 제2클럭(CLK2)의 두 번째 펄스가 출력된 후, 기설정된 기간만큼 지연된 후, 출력된다.

부연하여 설명하면, 상기 제3클럭(CLK3)의 두 번째 펄스와 상기 제2클럭(CLK2)의 두 번째 펄스를 제외한 모든 펄스들의 간격은 일정하다. 즉, 하나의 클럭을 구성하는 펄스가 출력되면, 또 다른 클럭을 구성하는 펄스가 바로 출력된다. 그러나, 도 6의 (a)에 도시된 바와 같이, 상기 제3클럭(CLK3)의 두 번째 펄스는, 상기 제2클럭(CLK2)의 두 번째 펄스가 출력된 후, 하나의 펄스가 출력될 수 있는 기간(A) 만큼 지연된 후, 출력된다.

또한, 상기 제3클럭(CLK3)의 세 번째 펄스 역시, 상기 제2클럭(CLK2)의 세 번째 펄스가 출력된 후, 상기 기간(A) 만큼 지연된 후에, 출력되고 있다.

상기 예의 경우, 하나의 프레임에서, 두 개의 위상변경 클럭이 상기 쉬프트 레지스터(600)로 공급되고 있기 때문에, 도 6의 (b)에 도시된 바와 같이, 상기 하나의 프레임에서, 두 개의 위상변경 스캔펄스가 출력될 수 있다.

즉, 상기 예의 경우, 제9스캔펄스(Vout9) 및 제15스캔펄스(Vout15)들 각각은, 상기 위상변경 스캔펄스가 된다.

또한, 상기 예에서, 위상변경 스캔펄스인 제9스캔펄스(Vout9)와, 제15스캔펄스(Vout15)들은, 동일한 기간(A) 만큼 지연된 후 출력되고 있다. 그러나, 하나의 클럭에 의해 발생되는 두 개의 위상변경 스캔펄스의 지연기간(A)은 서로 다를 수도 있다.

마지막으로, 도 7의 (a)에 도시된 클럭들 중, 제 3클럭(CLK3)은, 상기 위상변경 클럭이 될 수 있다.

즉, 상기 제3클럭(CLK3)을 구성하는 클럭들 중, 두 번째로 출력되는 펄스는, 도 7의 (a)에 도시된 바와 같이, 제2클럭(CLK2)의 두 번째 펄스가 출력된 후 출력되며, 두 개의 펄스가 출력되는 기간(A) 만큼 지속적으로 출력되고 있다. 즉, 상기 위상변경 클럭은, 다른 클럭들의 펄스폭보다 2배큰 펄스폭을 가지고 있다.

그러나, 상기 위상변경 클럭은, 다른 클럭들의 펄스폭보다 3배 이상 큰 펄스폭을 가질 수도 있다.

또한, 상기 제3클럭(CLK3)을 구성하는 클럭들 중, 세 번째로 출력되는 펄스는, 도 7의 (a)에 도시된 바와 같이, 제2클럭(CLK2)의 세 번째 펄스가 출력된 후, 기설정된 기간(A) 만큼 지연된 후, 출력될 수 있다.

상기한 바와 같은 위상변경 클럭에 의해, 도 7의 (b)에 도시된 바와 같이, 제9스캔펄스(Vout9) 및 제15스캔펄스(Vout15)는, 위상변경 스캔펄스가 된다.

즉, 상기 제9스캔펄스(Vout9)는 다른 스캔펄스들의 펄스폭보다 두 배 큰 펄스폭을 가지고 있는, 위상변경 스캔펄스이다.

상기에서 설명된 바와 같이, 상기 위상변경 스캔펄스는, 상기 위상변경 클럭에 의해 생성되는 것으로서, 상기 위상변경 스캔펄스는, 기설정된 기간(A) 만큼 지연된 후 출력되거나, 또는, 다른 스캔펄스들의 펄스폭보다 큰 펄스폭을 가질 수 있으며, 또는 다른 스캔펄스들의 펄스폭보다 작은 펄스폭을 가질 수도 있다.

도 8 및 도 9는 본 발명에 따른 표시장치에 적용되는 타이밍 컨트롤러와 레벨 쉬프터를 나타낸 예시도들로서, 상기 위상변경 클럭이 생성되는 방법을 나타내고 있다.

첫째, 도 8의 (a)를 참조하면, 상기 위상변경 클럭은, 상기 레벨 쉬프터(500)로 공급되는 제어신호를 변경하는 것에 의해, 상기 레벨 쉬프터(500)로부터 생성될 수 있다.

예를 들어, 상기 타이밍 컨트롤러(400)의 제어신호 생성부(410)에서는, 상기 위상변경 클럭이 포함되어 있지 않은 일반적인 클럭들, 즉, 순환컨트롤신호(CCS)와 함께, 위상변경신호(PDS)를 생성한다.

상기 타이밍 컨트롤러(400)의 연산부(420)는, 상기 순환컨트롤신호(CCS)와 상기 위상변경신호(PDS)를 이용하여, 위상변조신호(PMS)를 생성한다.

상기 위상변조신호(PMS)는 상기 레벨쉬프터(500)로 공급되며, 상기 레벨 쉬프터(500)는 상기 위상변조신호(PMS)를 이용하여, 상기 위상변경 클럭 또는 상기 클럭을 생성한다. 이 경우, 상기 레벨 쉬프터(500)의 구조는 종래의 일반적인 레벨 쉬프터(500)의 구조와 동일하게 형성될 수 있다.

예를 들어, 상기 레벨 쉬프터(500)는, 도 8의 (b)에 도시된 바와 같이, 제1위상변조신호(PMS1) 및 제2위상변조신호(PMS2)를 이용하여, 제1스위치(SW1) 및 제2스위치(SW2) 중 어느 하나를 온시키고, 나머지 하나를 오프시킴으로써, 도 5 내지 도 7의 (a)에 도시된 바와 같은 위상변경클럭이 포함된 클럭들을 생성할 수 있다.

이 경우, 상기 위상변경클럭이 포함된 클럭들에 의해, 도 5 내지 도 7의 (b)에 도시된 바와 같은 위상변경 스캔펄스가 포함된 스캔펄스들이 상기 게이트 라인들로 출력될 수 있다.

둘째, 도 9의 (a)를 참조하면, 상기 위상변경 클럭은, 상기 레벨 쉬프터(500)의 구조를 변경하는 것에 의해, 상기 레벨 쉬프터(500)로부터 생성될 수 있다.

예를 들어, 상기 타이밍 컨트롤러(400)에서는, 상기 위상변경 클럭이 포함되어 있지 않은 일반적인 클럭들, 즉, 순환컨트롤신호(CCS)와 함께, 위상변경신호(PDS)를 생성한다.

상기 순환컨트롤신호(CCS)와 상기 위상변경신호(PDS)는 상기 레벨쉬프터(500)로 공급되며, 상기 레벨 쉬프터(500)는 상기 순환컨트롤신호(CCS)와 상기 위상변경신호(PDS)를 이용하여, 상기 위상변경 클럭 또는 상기 클럭을 생성한다. 이 경우, 상기 레벨 쉬프터(500)의 구조는 종래의 일반적인 레벨 쉬프터(500)의 구조와 다르게 형성될 수 있다.

예를 들어, 상기 레벨 쉬프터(500)는, 도 9의 (b)에 도시된 바와 같이, 네 개의 스위치들(SW1, SW2, SW3, SW4)로 형성될 수 있다. 상기 레벨 쉬프터(500)는, 제1 순환컨트롤신호(CCS)와 제2순환컨트롤신호(CCS2) 및 제1위상변경신호(PDS1) 및 제2위상변경신호(PDS2)를 이용하여, 상기 제1스위치(SW1) 내지 상기 제4스위치(SW4)들을 온오프시킴으로써, 도 5 내지 도 7의 (a)에 도시된 바와 같은 위상변경 클럭이 포함된 클럭들을 생성할 수 있다.

이 경우, 상기 위상변경클럭이 포함된 클럭들에 의해, 도 5 내지 도 7의 (b)에 도시된 바와 같은 위상변경 스캔펄스가 포함된 스캔펄스들이 상기 게이트 라인들로 출력될 수 있다.

도 10 내지 도 13은 본 발명에 따른 표시장치에 적용되는 스테이지의 회로를 개략적으로 나타낸 다양한 예시도들이다.

상기 쉬프트 레지스터(600)는 복수의 스테이지(690)들을 포함하고 있으며, 상기 스테이지(690)들 각각은, 도 10 내지 도 13에 도시된 바와 같이, 다양한 구조로 형성될 수 있다. 즉, 이하에서, 도 10 내지 도 13을 참조하여 설명되는 상기 스테이지(690)의 구조는, 하나의 예로서 설명되는 것이다. 따라서, 상기 스테이지(690)의 구조는, 다양하게 변경될 수 있다.

첫째, 도 10에 도시된 스테이지(690)는, 상기 위상변경 클럭을 포함하는 클럭들 중 어느 하나를 이용하여, 상기 위상변경 스캔펄스 또는 스캔펄스를 출력하기 위한 출력기, 스타트 신호(Vst)를 이용하여 상기 출력기가 상기 위상변경 스캔펄스 또는 상기 스캔펄스를 출력하도록 하는 구동기 및 리셋신호(Vreset)를 이용하여 상기 출력기가 상기 위상변경 스캔펄스 또는 상기 스캔펄스를 출력하지 않도록 하기 위한 리셋기를 포함한다.

상기 구동기는, 제1트랜지스터(T1) 및 각종 전원(VD)으로 구성될 수 있다. 상기 제1트랜지스터(T1)에는 스타트 신호(Vst)가 공급된다. 상기 스타트 신호(Vst)는 상기 타이밍 컨트롤러(400)로부터 전송된 것일 수도 있으며, 전단 스테이지에서 전송되어온 캐리신호일 수도 있다.

상기 출력기는, 풀업트랜지스터(Tpu)로 구성될 수 있다. 상기 풀업트랜지스터(Tpu)는 상기 구동기로부터 전송되어온 신호에 의해 턴온되어, 상기 위상변경 클럭을 포함한 클럭(CLK)들 중 어느 하나를 이용하여, 상기 위상변경 스캔펄스와 상기 스캔펄스 중 어느 하나의 스캔펄스(Vout)를 상기 게이트 라인으로 출력한다.

상기 리셋기는, 제2트랜지스터(T2) 및 각종 전원(VSS)으로 구성될 수 있다. 상기 제2트랜지스터(T2)에는 리셋신호(Vreset)가 공급된다. 상기 리셋신호(Vreset)는 다음단 스테이지로부터 전송되어온 캐리신호일 수도 있으며, 상기 출력기로 공급되는 클럭(CLK)과 다른 클럭이 될 수도 있다. 또한, 상기 리셋신호는, 상기 타이밍 컨트롤러로부터 전송되어온 별도의 신호일 수도 있다.

상기 리셋기에 적용되는 상기 전원(VSS)은 또 다른 클럭이 될 수도 있고, 현재단의 출력이 될 수도 있으며, 또 다른 별도의 전원이 될 수도 있다.

부연하여 설명하면, 상기 출력기의 Q노드(Q)의 충전 또는 방전은, 전단 스테이지의 출력(캐리신호), 다음단 스테이지의 출력(캐리신호) 및 다양한 전원들(VD, VSS)에 의해 다양한 형태로 이루어질 수 있다.

여기서 전단 스테이지란, 도 8에 도시된 스테이지의 바로 앞단의 스테이지에 한정되는 것은 아니다. 따라서, 상기 전단 스테이지는, 두 개 또는 세 개 이전의 스테이지가 될 수도 있다. 마찬가지로 다음단 스테이지란, 도 8에 도시된 스테이지의 바로 다음에 위치한 스테이지에 한정되는 것은 아니다. 따라서, 상기 다음단 스테이지는, 두 개 또는 세 개 이후의 스테이지가 될 수도 있다.

상기 출력기로 공급되는 상기 클럭(CLK)은, 도 5 내지 도 7에 도시되어 있는 제1클럭(CLK1) 내지 제6클럭(CLK6)들 중 어느 하나가 될 수 있다. 따라서, 상기 출력기로 공급되는 상기 클럭(CLK)은 위상변경 클럭이될 수도 있다.

둘째, 도 11에 도시된 스테이지(690)는, 상기 위상변경 클럭을 포함하는 클럭들 중 어느 하나를 이용하여, 상기 위상변경 스캔펄스 또는 스캔펄스를 출력하기 위한 출력기, 스타트 신호(Vst)를 이용하여 상기 출력기가 상기 위상변경 스캔펄스 또는 상기 스캔펄스를 출력하도록 하는 구동기 및 리셋신호(Vreset)를 이용하여 상기 출력기가 상기 위상변경 스캔펄스 또는 상기 스캔펄스를 출력하지 않도록 하기 위한 리셋기를 포함한다. 도 11에 도시된 스테이지(690)와 도 10에 도시된 스테이지와 다른 점은, 상기 출력기에서 상기 스캔펄스(Vout)와 별도로 캐리신호(Vcarry)가 출력된다는 것이다.

이를 위해, 상기 출력기에는 상기 스캔펄스(Vout)가 출력되는 제2풀업트랜지스터(Tpu2) 및 상기 캐리신호(Vcarry)가 출력되는 제1풀업트랜지스터(Tpu1)가 구비되어 있다. 상기 제1풀업트랜지스터와 상기 제2풀업트랜지스터의 게이트 단자는 상기 Q노드와 연결되어 있으며, 상기 게이트 단자가 턴온되면, 상기 클럭(CLK)을 출력하는 기능을 수행한다.

셋째, 도 12에 도시된 스테이지(690) 역시, 상기 출력기, 상기 구동기 및 상기 리셋기를 포함하고 있으며, 특히, 도 10에 도시된 스테이지와 유사한 구조를 가지고 있다. 도 12에 도시된 스테이지(690)와 도 10에 도시된 스테이지와 다른 점은, 상기 게이트 라인으로 턴오프신호를 출력하기 위한 풀다운트랜지스터(Tpd)가, 상기 출력기에 형성되어 있다는 것이다.

상기 풀다운 트랜지스터(Tpd)의 구동을 위해 상기 출력기에는, 인버터가 형성되어 있다.

예를 들어, 상기 스타트 신호(Vst)가 하이(high)인 경우, 상기 스타트 신호에 의해 상기 풀업 트랜지스터(Tpu)가 턴온되어, 상기 클럭(CLK)이 상기 스캔펄스가되어 상기 게이트 라인으로 출력된다. 이 경우, 상기 인버터에 의해, 상기 풀다운 트랜지스터(Tpd)의 게이트 단자인 QB노드에는 로우(low) 신호가 공급된다. 따라서, 상기 풀다운 트랜지스터(Tpd)는 턴오프된다.

상기 스타트 신호가 로우인 경우, 상기 스타트 신호에 의해 상기 풀업 트랜지스터가 턴오프되어, 스캔펄스가 출력되지 않는다. 이 경우, 상기 인버터에 의해, 상기 QB노드로 하이신호가 공급되어, 상기 풀다운 트랜지스터(Tpd)가 턴온된다. 따라서, 상기 풀다운 트랜지스터가 연결되어 있는 전원(VSS3)에 의해 상기 게이트 라인으로 턴오프신호가 출력된다.

넷째, 도 13에 도시된 스테이지(690) 역시, 상기 출력기, 상기 구동기 및 상기 리셋기를 포함하고 있으며, 특히, 도 11에 도시된 스테이지와 유사한 구조를 가지고 있다. 도 13에 도시된 스테이지(690)와 도 11에 도시된 스테이지와 다른 점은, 상기 게이트 라인으로 턴오프신호를 출력하기 위한 풀다운트랜지스터(Tpd)가, 상기 출력기에 형성되어 있다는 것이다.

상기 풀다운 트랜지스터(Tpd)의 구동을 위해 상기 출력기에는, 인버터가 형성되어 있다.

예를 들어, 상기 스타트 신호(Vst)가 하이(high)인 경우, 상기 스타트 신호에 의해 상기 제1풀업 트랜지스터(Tpu1) 및 상기 제2풀업 트랜지스터(Tpu2)가 턴온되어, 상기 클럭(CLK)이 상기 스캔펄스가되어 상기 게이트 라인으로 출력된다. 이 경우, 상기 인버터에 의해, 상기 풀다운 트랜지스터(Tpd)의 게이트 단자인 QB노드에는 로우(low) 신호가 공급된다. 따라서, 상기 풀다운 트랜지스터(Tpd)는 턴오프된다.

상기 스타트 신호가 로우인 경우, 상기 스타트 신호에 의해 상기 풀업 트랜지스터들이 턴오프되어, 스캔펄스가 출력되지 않는다. 이 경우, 상기 인버터에 의해, 상기 QB노드로 하이신호가 공급되어, 상기 풀다운 트랜지스터(Tpd)가 턴온된다. 따라서, 상기 풀다운 트랜지스터가 연결되어 있는 전원(VSS3)에 의해 상기 게이트 라인으로 턴오프신호가 출력된다.

본 발명에 적용되는 상기 스테이지(690)는, 도 10 내지 도 13에 도시된 구조들 이외에도 다양한 형태로 구성될 수 있으며, 상기 인버터 역시 다양한 구조로 구성될 수 있다.

본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다.　 그러므로, 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.

100 : 패널 200 : 게이트 드라이버
300 : 데이터 드라이버 400 : 타이밍 컨트롤러
600 : 쉬프트 레지스터 690 : 스테이지
500 : 레벨 쉬프터

Claims (12)

1. 순차적으로 위상이 쉬프트되는 순환컨트롤신호와 함께, 위상변경신호를 발생하는 단계;
   상기 순환컨트롤신호와 위상변경신호를 이용하여 제1 및 제2 위상변조신호를 발생하는 단계;
   상기 제1 위상변조신호에 따라 정극성 전압을 스위칭하는 제1 스위치 소자와, 상기 제2 위상변조신호에 따라 부극성 전압을 스위칭하는 제2 스위치 소자를 이용하여 상기 제1 및 제2 위상변조신호들에 의해 위상이 변경된 위상변경 클럭을 발생하는 단계; 및
   상기 위상변경 클럭을 패널의 비표시 영역에 배치된 쉬프트 레지스터에 입력하여 상기 제1 및 제2 위상변조신호에 따라 위상이 변경된 위상변경 스캔펄스를 상기 패널의 게이트 라인으로 출력하는 단계를 포함하는 표시장치 구동방법.
2. 제 1 항에 있어서,
   상기 위상변경 스캔펄스를 출력하는 단계는,
   상기 클럭들을 이용하여 스캔펄스들을 상기 게이트 라인들로 순차적으로 출력하며, 상기 게이트 라인들로 순차적으로 출력되는 상기 스캔펄스들 중 적어도 어느 하나는 상기 위상변경 스캔펄스인 것을 특징으로 하는 표시장치 구동방법.
3. 제 2 항에 있어서,
   상기 위상변경 스캔펄스는, 상기 위상변경 스캔펄스가 출력되기 전에 출력된 스캔펄스가 출력된 후, 기설정된 기간만큼 지연된 후 출력되는 것을 특징으로 하는 표시장치 구동방법.
4. 제 2 항에 있어서,
   상기 위상변경 스캔펄스의 펄스폭은, 상기 위상변경 스캔펄스 이외의 스캔펄스의 펄스폭보다 큰 것을 특징으로 하는 표시장치 구동방법.
5. 제 1 항에 있어서,
   상기 위상변경 스캔펄스는 매 프레임마다 적어도 하나씩 출력되거나, 또는, 기설정된 프레임마다 적어도 하나씩 출력되거나, 또는, 랜덤하게 출력되는 것을 특징으로 하는 표시장치 구동방법.
6. 게이트 라인들과 데이터 라인들의 교차 영역마다 픽셀이 형성되어 있는 패널;
   순차적으로 위상이 쉬프트되는 순환컨트롤신호와 함께, 위상변경신호를 발생하는 제어신호 생성부;
   상기 순환컨트롤신호와 위상변경신호를 이용하여 제1 및 제2 위상변조신호를 발생하는 연산부;
   상기 제1 위상변조신호에 따라 정극성 전압을 스위칭하는 제1 스위치 소자와, 상기 제2 위상변조신호에 따라 부극성 전압을 스위칭하는 제2 스위치 소자를 이용하여 상기 제1 및 제2 위상변조신호들에 의해 위상이 변경된 위상변경 클럭을 발생하는 레벨 쉬프터; 및
   상기 패널의 비표시영역에 내장되어 있고, 상기 위상변경 클럭을 포함한 적어도 두 개 이상의 클럭들을 수신하며, 상기 위상변경 클럭을 이용하여 위상이 변경된 위상변경 스캔펄스를 상기 게이트 라인으로 출력하는 쉬프트 레지스터를 포함한 표시장치.
7. 제 6 항에 있어서,
   상기 쉬프트 레지스터는,
   상기 클럭들을 이용하여 스캔펄스들을 상기 게이트 라인들로 순차적으로 출력하며, 상기 게이트 라인들로 순차적으로 출력되는 상기 스캔펄스들 중 적어도 어느 하나는 상기 위상변경 스캔펄스인 것을 특징으로 하는 표시장치.
8. 제 7 항에 있어서,
   상기 쉬프트 레지스터는,
   상기 위상변경 스캔펄스가 출력되기 전에 출력된 스캔펄스가 출력된 후, 기설정된 기간만큼 지연된 이후에 출력되는, 상기 위상변경 스캔펄스를 상기 게이트 라인으로 출력하는 것을 특징으로 하는 표시장치.
9. 제 7 항에 있어서,
   상기 쉬프트 레지스터는,
   상기 위상변경 스캔펄스 이외의 스캔펄스의 펄스폭보다 큰 펄스폭을 갖는 상기 위상변경 스캔펄스를 출력하는 것을 특징으로 하는 표시장치.
10. 제 6 항에 있어서,
    상기 쉬프트 레지스터는,
    매 프레임마다 적어도 하나의 상기 위상변경 스캔펄스를 출력하거나, 또는, 기설정된 프레임마다 적어도 하나의 상기 위상변경 스캔펄스를 출력하거나, 또는, 상기 위상변경 스캔펄스를 랜덤하게 출력하는 것을 특징으로 하는 표시장치.
11. 순차적으로 위상이 쉬프트되는 제1 및 제2 순환컨트롤신호와 함께, 제1 및 제2 위상변경신호를 발생하는 단계;
    상기 제1 순환컨트롤신호에 따라 정극성 전압을 스위칭하는 제1 스위치 소자, 상기 제2 순환컨트롤신호에 따라 부극성 전압을 스위칭하는 제2 스위치 소자, 상기 제1 위상변경신호에 따라 정극성 전압을 스위칭하는 제3 스위치 소자, 및 상기 제2 위상변경신호에 따라 부극성 전압을 스위칭하는 제4 스위치 소자를 이용하여 상기 제1 및 제2 위상변경신호들에 의해 위상이 변경된 위상변경 클럭을 발생하는 단계; 및
    상기 위상변경 클럭을 입력 받아 위상이 변경된 위상변경 스캔펄스를 발생하여 패널의 게이트 라인으로 출력하는 단계를 포함하는 표시장치 구동방법.
12. 게이트 라인들과 데이터 라인들의 교차 영역마다 픽셀이 형성되어 있는 패널;
    순차적으로 위상이 쉬프트되는 제1 및 제2 순환컨트롤신호와 함께, 제1 및 제2 위상변경신호를 발생하는 타이밍 컨트롤러;
    상기 제1 순환컨트롤신호에 따라 정극성 전압을 스위칭하는 제1 스위치 소자, 상기 제2 순환컨트롤신호에 따라 부극성 전압을 스위칭하는 제2 스위치 소자, 상기 제1 위상변경신호에 따라 정극성 전압을 스위칭하는 제3 스위치 소자, 및 상기 제2 위상변경신호에 따라 부극성 전압을 스위칭하는 제4 스위치 소자를 이용하여 상기 제1 및 제2 위상변경신호들에 의해 위상이 변경된 위상변경 클럭을 발생하는 레벨 쉬프터; 및
    상기 패널의 비표시영역에 내장되어 있고, 상기 위상변경 클럭을 포함한 적어도 두 개 이상의 클럭들을 수신하며, 상기 위상변경 클럭을 이용하여 위상이 변경된 위상변경 스캔펄스를 상기 게이트 라인으로 출력하는 쉬프트 레지스터를 포함한 표시장치.
    

Images