KR102140269B1

KR102140269B1 - 펌핑 회로

Info

Publication number: KR102140269B1
Application number: KR1020140000236A
Authority: KR
Inventors: 허황; 최원범
Original assignee: 에스케이하이닉스 주식회사
Priority date: 2014-01-02
Filing date: 2014-01-02
Publication date: 2020-07-31
Also published as: US20150188418A1; US9257903B2; KR20150080770A

Abstract

펌핑 회로는 제1 클럭 신호 및 제1 반전 클럭 신호에 응답하여 입력 전압을 펌핑하기 위한 제1 및 제2 커패시터들, 및 입력 전압을 커패시터들로 전달하거나 펌핑 전압을 출력 노드로 전달하기 위한 트랜지스터들을 포함하는 크로스 커플드 차지 펌프 회로, 및 입력 전압 및 펌핑 전압이 전달될 때 입력 전압 및 펌핑 전압을 전달하는 트랜지스터들의 게이트들로 스위칭 전압들을 공급하는 스위칭 전압 공급 회로를 포함한다.

Description

펌핑 회로{Pumping circuit}

본 발명은 펌핑 회로에 관한 것으로, 특히 고전압을 생성하는 펌핑 회로에 관한 것이다.

펌핑 회로는 커패시터를 이용하여 고전압을 생성한다. 생성된 고전압은 트랜지스터와 같은 스위칭 소자를 통해 전달된다. 고전압을 생성하고 전달하는 과정에서 트랜지스터의 게이트 전압이 변하게 되면 트랜지스터의 온저항이 변하기 때문에 전달되는 고전압의 레벨이 낮아질 수 있다.

본 발명의 실시예는 동작 특성을 향상시킬 수 있는 펌핑 회로를 제공한다.

본 발명의 실시예에 따른 펌핑 회로는 제1 클럭 신호 및 제1 반전 클럭 신호에 응답하여 입력 전압을 펌핑하기 위한 제1 및 제2 커패시터들, 및 입력 전압을 커패시터들로 전달하거나 펌핑 전압을 출력 노드로 전달하기 위한 트랜지스터들을 포함하는 크로스 커플드 차지 펌프 회로, 및 입력 전압 및 펌핑 전압이 전달될 때 입력 전압 및 펌핑 전압을 전달하는 트랜지스터들의 게이트들로 스위칭 전압들을 공급하는 스위칭 전압 공급 회로를 포함한다.

본 발명의 실시예는 펌핑 전압을 생성하기 위한 동작의 특성을 향상시킬 수 있다.

도 1은 본 발명의 실시예에 따른 펌핑 회로를 설명하기 위한 회로도이다.
도 2는 도 1에 도시된 클럭 신호들을 설명하기 위한 도면이다.
도 3 내지 도 6은 본 발명의 실시예에 따른 펌핑 회로의 동작을 설명하기 위한 회로도들이다.
도 7은 본 발명의 실시예에 따른 펌핑 회로의 동작을 설명하기 위한 파형도이다.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 본 발명의 범위가 다음에 상술하는 실시예에 한정되는 것은 아니다. 단지 본 실시예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명의 범위는 본원의 특허 청구 범위에 의해서 이해되어야 한다.

도 1은 본 발명의 실시예에 따른 펌핑 회로를 설명하기 위한 회로도이다.

도 1을 참조하면, 펌핑 회로는 크로스 커플드 차지 펌프 회로(110) 및 스위칭 전압 공급 회로(120a, 120b)를 포함한다.

크로스 커플드 차지 펌프 회로(110)는 다수의 트랜지스터들과 다수의 커패시터들을 포함한다. 예로써, 크로스 커플드 차지 펌프 회로(110)는 제1 클럭 신호(CLK1) 및 제1 반전 클럭 신호(CLKb1)에 응답하여 입력 전압을 펌핑하기 위한 제1 및 제2 커패시터들(C1, C2)과, 입력 전압을 제1 및 제2 커패시터들(C1, C2)로 전달하거나 펌핑 전압을 출력 노드(VOUT)로 전달하기 위한 트랜지스터들(T1~T4)을 포함한다.

보다 구체적으로 예를 들면, 크로스 커플드 차지 펌프 회로(110)는 제1 내지 제4 트랜지스터들(T1~T4) 및 제1 및 제2 커패시터들(C1, C2)을 포함한다. 제1 트랜지스터(T1)는 입력 노드(VIN) 및 제1 노드(A) 사이에 연결되고 스위칭 전압 공급 회로(120a)의 제1 스위칭 전압(SV1)에 응답하여 입력 전압을 제1 커패시터(C1)로 전달한다. 제2 트랜지스터(T2)는 입력 노드(VIN) 및 제2 노드(B) 사이에 연결되고 스위칭 전압 공급 회로(120a)의 제2 스위칭 전압(SV2)에 응답하여 입력 전압을 제2 커패시터(C2)로 전달한다. 제1 및 제2 트랜지스터들(T1, T2)은 NMOS 트랜지스터로 구현될 수 있다.

제3 트랜지스터(T3)는 제1 노드(A) 및 출력 노드(VOUT) 사이에 연결되고 스위칭 전압 공급 회로(120b)의 제3 스위칭 전압(SV3)에 응답하여 제1 노드(A)의 펌핑 전압을 출력 노드(VOUT)로 전달한다. 제4 트랜지스터(T4)는 제2 노드(B) 및 출력 노드(VOUT) 사이에 연결되고 스위칭 전압 공급 회로(120b)의 제4 스위칭 전압(SV4)에 응답하여 제2 노드(B)의 펌핑 전압을 출력 노드(VOUT)로 전달한다. 제3 및 제4 트랜지스터들(T3, T4)은 PMOS 트랜지스터로 구현될 수 있다.

제1 커패시터(C1)는 제1 노드(A)에 연결되고 제1 클럭 신호(CLK1)에 따라 제1 노드(A)의 전압을 펌핑하여 제1 펌핑 전압을 생성한다. 제2 커패시터(C2)는 제2 노드(B)에 연결되고 제1 반전 클럭 신호(CLKb1)에 따라 제2 노드(B)의 전압을 펌핑하여 제2 펌핑 전압을 생성한다.

스위칭 전압 공급 회로(120a, 120b)는 입력 전압이 제1 노드(A) 또는 제2 노드(B)로 전달되거나, 제1 펌핑 전압 또는 제2 펌핑 전압이 출력 노드(VOUT)으로 전달될 때, 입력 전압을 전달하는 트랜지스터(T1 또는 T2)의 게이트 및 펌핑 전압을 전달하는 트랜지스터(T3 또는 T4)의 게이트로 스위칭 전압들(SV1, SV4) 또는 스위칭 전압들(SV2, SV3)을 공급한다.

스위칭 전압 공급 회로는 제1 스위칭 전압 공급 회로(120a) 및 제2 스위칭 전압 공급 회로(120b)를 포함할 수 있다. 제1 스위칭 전압 공급 회로(120a)는 입력 전압을 전달하는 트랜지스터(T1 또는 T2)로 스위칭 전압(SV1 또는 SV2)을 공급하도록 구성되고, 제2 스위칭 전압 공급 회로(120b)는 펌핑 전압을 전달하는 트랜지스터(T3 또는 T4)로 스위칭 전압(SV3 또는 SV5)을 공급하도록 구성된다.

스위칭 전압 공급 회로(120a, 120b)는 제2 클럭 신호(CLK2) 및 제3 클럭 신호(CLK3)에 응답하여 동작할 수 있다. 또한, 제1 스위칭 전압 공급 회로(120a)는 제2 클럭 신호(CLK2) 및 제3 클럭 신호(CLK3)에 응답하여 트랜지스터(T1 또는 T2)에 스위칭 전압(SV1 또는 SV2)을 공급한다. 즉, 제1 스위칭 전압 공급 회로(120a)는 제2 클럭 신호(CLK2)에 응답하여 제1 스위칭 전압(SV1)을 생성하고 제3 클럭 신호(CLK3)에 응답하여 제2 스위칭 전압(SV2)을 생성하도록 구성된다.

제2 스위칭 전압 공급 회로(120b)는 제2 반전 클럭 신호(CLK2b) 및 제3 반전 클럭 신호(CLK3b)에 응답하여 트랜지스터(T3 또는 T4)에 스위칭 전압(SV3 또는 SV4)을 공급할 수 있다. 즉, 제2 스위칭 전압 공급 회로(120b)는 제3 반전 클럭 신호(CLK3b)에 응답하여 제3 스위칭 전압(SV3)을 생성하고 제2 반전 클럭 신호(CLK2b)에 응답하여 제4 스위칭 전압(SV4)을 생성하도록 구성된다.

클럭신호들에 대해 보다 구체적으로 예를 들어 설명하면 다음과 같다. 도 2는 도 1에 도시된 클럭 신호들을 설명하기 위한 도면이다.

도 2를 참조하면, 클럭 생성 회로는 클럭 신호들(CLK1~CLK3 CLKb1~CLK3b)을 출력한다. 제1 클럭 신호(CLK1)는 하이 레벨의 펄스 폭과 로우 레벨의 펄스 폭이 동일하다. 제2 클럭 신호(CLK2) 및 제3 클럭 신호(CLK3)는 하이 레벨의 펄스폭이 로우 레벨의 펄스폭보다 좁다. 제2 클럭 신호(CLK2)의 하이 레벨의 펄스가 제1 클럭 신호(CLK1)의 로우 레벨의 펄스와 중첩되고, 제3 클럭 신호(CLK3)의 하이 레벨의 펄스가 제1 클럭 신호(CLK1)의 하이 레벨의 펄스와 중첩된다. 제1 클럭 신호(CLK1)가 천이하는 라이징 엣지나 폴링 엣지에서 제2 클럭 신호(CLK2) 및 제3 클럭 신호(CLK3)는 로우 레벨이 된다. 제1 내지 제3 클럭 신호들(CLK1~CLK3)의 주기는 같다.

다시 도 1을 참조하면, 스위칭 전압 공급 회로(120a, 120b)는 제1 클럭 신호(CLK1)가 천이할 때 제1 내지 제4 트랜지스터들(T1~T4)을 턴오프시킨다.

제1 트랜지스터(T1)가 입력 노드(VIN)의 입력 전압을 제1 커패시터(C1)로 전달하고 제2 트랜지스터(T4)가 제2 커패시터(C2)의 펌핑 전압을 출력 노드(VOUT)로 전달할 때, 상기 제1 및 제2 스위칭 전압 공급부들(120a, 120b)은 제1 및 제4 트랜지스터들(T1, T4)을 턴온시키고 제2 및 제3 트랜지스터들(T2, T3)을 턴오프 시킨다. 또한, 제2 트랜지스터(T2)가 입력 노드(VIN)의 입력 전압을 제2 커패시터(C2)로 전달하고 제3 트랜지스터(T3)가 제1 커패시터(C1)의 펌핑 전압을 출력 노드(VOUT)로 전달할 때, 제1 및 제2 스위칭 전압 공급부들(120a, 120b)은 제2 및 제3 트랜지스터들(T2, T3을 턴온시키고 제1 및 제4 트랜지스터들(T1, T4)을 턴오프 시킨다.

제1 스위칭 전압 공급부(120a)는 다이오드들(D1, D2), 트랜지스터들(T5, T6) 및 커패시터들(C3, C4)을 포함한다. 제1 다이오드(D1)는 제2 커패시터(C2)와 연결된다. 제1 다이오드(D1)의 애노드가 제2 커패시터(C2)와 연결된다. 제2 다이오드(D2)는 제1 커패시터(C1)와 연결된다. 제2 다이오드(D2)의 애노드가 제1 커패시터(C1)와 연결된다. 제5 및 제6 트랜지스터들(T5, T6)은 제2 및 제1 다이오드들(D2, D1) 사이에 연결되고, NMOS 트랜지스터로 구현될 수 있다. 제5 트랜지스터(T5)의 게이트가 제2 다이오드(D2)의 캐소드와 연결되고 제6 트랜지스터(T6)의 게이트가 제1 다이오드(D1)의 캐소드와 연결된다. 제3 커패시터(C3)는 제1 다이오드(D1) 및 제5 트랜지스터(T5)의 접속 노드(C)에 연결되고 제2 클럭 신호(CLK2)가 인가된다. 제4 커패시터(C4)는 제2 다이오드(D2) 및 제6 트랜지스터(T6)의 접속 노드(D)에 연결되고 제3 클럭 신호(CLK3)가 인가된다.

제1 커패시터의 펌핑 전압(BOOST) 및 상기 제2 커패시터의 펌핑 전압(BOOST_N) 중 낮은 펌핑 전압을 제5 및 제6 트랜지스터들(T5, T6)의 접속 노드에 공급하는 제1 바이어스부(130a)가 더 구성될 있다. 제1 바이어스부(130a)는 제9 및 제10 트랜지스터들(T9, T10)을 포함하며, 제9 및 제10 트랜지스터들(T9, T10)은 NMOS 트랜지스터들로 구현될 수 있다. 제9 트랜지스터(T9)는 제2 펌핑 전압(BOOST_N)을 전달하기 위하여 제2 커패시터(C2)와 제5 및 제6 트랜지스터들(T5, T6)의 접속 노드 사이에 접속되고 제1 펌핑 전압(BOOST)에 응답하여 동작한다. 제10 트랜지스터(T10)는 제1 펌핑 전압(BOOST)을 전달하기 위하여 제1 커패시터(C1)와 제5 및 제6 트랜지스터들(T5, T6)의 접속 노드 사이에 접속되고 제2 펌핑 전압(BOOST_N)에 응답하여 동작한다.

제2 스위칭 전압 공급부(120b)는 다이오드들(D3, D4), 트랜지스터들(T7, T8) 및 커패시터들(C5, C6)을 포함한다. 제3 다이오드(D3)는 제2 커패시터(C2)와 연결된다. 제3 다이오드(D3)의 캐소드가 제2 커패시터(C2)와 연결된다. 제4 다이오드(D4)는 제1 커패시터(C1)와 연결된다. 제4 다이오드(D4)의 캐소드가 제1 커패시터(C1)와 연결된다. 제7 및 제8 트랜지스터들(T7, T8)은 제3 및 제4 다이오드들(D3, D4) 사이에 연결되고, PMOS 트랜지스터로 구현될 수 있다. 제7 트랜지스터(T7)의 게이트가 제4 다이오드(D4)의 애노드와 연결되고 제8 트랜지스터(T8)의 게이트가 제3 다이오드(D3)의 애노드와 연결된다. 제5 커패시터(C5)는 제3 다이오드(D3) 및 제7 트랜지스터(T7)의 접속 노드(E)에 연결되고 제3 반전 클럭 신호(CLK3b)가 인가된다. 제6 커패시터(C6)는 제4 다이오드(D4) 및 제8 트랜지스터(T8)의 접속 노드(F)에 연결되고 제2 반전 클럭 신호(CLK2b)가 인가된다.

제1 커패시터의 펌핑 전압(BOOST) 및 상기 제2 커패시터의 펌핑 전압(BOOST_N) 중 높은 펌핑 전압을 제7 및 제8 트랜지스터들(T7, T8)의 접속 노드에 공급하는 제2 바이어스부(130b)가 더 구성될 있다. 제2 바이어스부(130b)는 제11 및 제12 트랜지스터들(T11, T12)을 포함하며, 제11 및 제12 트랜지스터들(T11, T12)은 PMOS 트랜지스터로 구현될 수 있다. 제11 트랜지스터(T11)는 제2 펌핑 전압(BOOST_N)을 전달하기 위하여 제2 커패시터(C2)와 제7 및 제8 트랜지스터들(T7, T8)의 접속 노드 사이에 접속되고 제1 펌핑 전압(BOOST)에 응답하여 동작한다. 제11 트랜지스터(T11)는 제1 펌핑 전압(BOOST)을 전달하기 위하여 제1 커패시터(C1)와 제7 및 제8 트랜지스터들(T7, T8)의 접속 노드 사이에 접속되고 제2 펌핑 전압(BOOST_N)에 응답하여 동작한다.

이하, 펌핑 회로의 동작을 설명하기로 한다. 도 3 내지 도 6은 본 발명의 실시예에 따른 펌핑 회로의 동작을 설명하기 위한 회로도들이다.

도 2 및 도 3을 참조하면, 제1 구간(P1)에서 제1 클럭 신호(CLK1)는 로우 레벨이 되고, 제2 클럭 신호(CLK2)는 하이 레벨이 되고, 제3 클럭 신호(CLK3)는 로우 레벨이 된다. 따라서, 제1 반전 클럭 신호(CLK1b)는 하이 레벨이 되고, 제2 반전 클럭 신호(CLK2b)는 로우 레벨이 되고, 제3 반전 클럭 신호(CLK3b)는 하이 레벨이 된다.

제1 반전 클럭 신호(CLK1b)에 따라 제2 노드(B)의 제2 펌핑 전압(BOOST_N)이 제1 노드(A)의 제1 펌핑 전압(BOOST)보다 높아진다. 그리고, 클럭 신호들(CLK2, CLK2b, CLK3, CLK3b)이 제3 내지 제6 커패시터들(C3~C6)로 인가되고, 제3 내지 제6 커패시터들(C3~C6)이 연결된 제3 내지 제6 노드들(C, D, E, F)의 전위들이 클럭 신호들(CLK2, CLK2b, CLK3, CLK3b)에 따라 변한다. 제3 내지 제6 노드들(C, D, E, F)의 전위들에 따라 제1, 제4, 제6 및 제7 트랜지스터들(T1, T4, T6, T7)은 턴온되고, 제2, 제3, 제5 및 제7 트랜지스터들(T2, T5, T5, T8)은 턴오프된다. 다이오드들(D1~D4)은 모두 오프된다.

입력 노드(VIN)의 입력 전압은 제1 트랜지스터(T1)에 의해 제1 커패시터(C1)로 전달된다. 그리고, 제2 펌핑 전압(BOOST_N)은 제4 트랜지스터(T4)를 통해 출력 노드(VOUT)로 전달된다.

한편, 제1 바이어스부(130a)는 제10 트랜지스터(T10)가 턴온되기 때문에 제2 펌핑 전압(BOOST_N)보다 낮은 제1 펌핑 전압(BOOST)을 출력한다. 하지만, 제5 트랜지스터(T5)가 턴오프되기 때문에 제1 트랜지스터(T1)의 동작에는 영향을 주지 않는다. 다만, 제1 펌핑 전압(BOOST)은 제6 트랜지스터(T6)를 통해 제4 노드(D)로 전달될 수 있다. 또한, 제2 바이어스부(130b)는 제11 트랜지스터(T11)가 턴온되기 때문에 제1 펌핑 전압(BOOST)보다 높은 제2 펌핑 전압(BOOST_N)을 출력한다. 하지만, 제8 트랜지스터(T8)가 턴오프되기 때문에 제4 트랜지스터(T4)의 동작에는 영향을 주지 않는다. 다만, 제2 펌핑 전압(BOOST_N)은 제7 트랜지스터(T7)를 통해 제5 노드(E)로 전달될 수 있다.

제1 트랜지스터(T1)가 입력 전압을 제1 커패시터(C1)로 전달하고 제4 트랜지스터(T4)가 제2 펌핑 전압(BOOST_N)을 출력 노드(VOUT)로 전달하는 동안, 제1 스위칭 전압 공급 회로(120a)는 제1 트랜지스터(T1)로 제1 스위칭 전압(SV1)을 안정적으로 공급하고, 제2 스위칭 전압 공급 회로(120b)는 제4 트랜지스터(T4)로 제4 스위칭 전압(SV4)을 안정적으로 공급한다. 이때, 제1 및 제4 스위칭 전압들(SV1, SV4)은 제1 클럭 신호(CLK1)나 펌핑 전압들(BOOST, BOOST_N)과 관련이 없는 제2 클럭 신호(CLK2) 및 제2 반전 클럭 신호(CLK2b)에 의해 생성되는 전압이기 때문에, 제1 및 제4 트랜지스터들(T1, T4)로 안정적으로 공급될 수 있다. 따라서, 제1 및 제4 트랜지스터들(T1, T4)의 턴온 저항이 변하거나 높아지지 않고 입력 전압 및 펌핑 전압이 안정적으로 전달될 수 있다.

도 2 및 도 4를 참조하면, 제2 구간(P2)에서 제1 클럭 신호(CLK1)는 로우 레벨을 유지하고, 제2 클럭 신호(CLK2)는 로우 레벨로 변하고, 제3 클럭 신호(CLK3)는 로우 레벨을 유지한다. 따라서, 제1 내지 제3 반전 클럭 신호들(CLK1b, CLK2b, CLK3b)이 모두 하이 레벨이 된다.

그 결과, 제3 및 제4 노드들(C, D)의 전위가 낮아지고, 제3 및 제4 노드들(C, D)의 전위에 따라 제1, 제2. 제5 및 제6 트랜지스터들(T1, T2, T5, T6)이 턴오프된다. 또한, 제5 및 제6 노드들(E, F)의 전위가 높아지고, 제5 및 제6 노드들(E, F)의 전위에 따라 제3, 제4, 제7 및 제8 트랜지스터들(T3, T4, T7, T8)이 턴오프된다.

이로 인해, 제2 구간에서는 크로스 커플드 차지 펌프 회로(110) 및 스위칭 전압 공급 회로(120a, 120b)에 포함된 모든 트랜지스터들(T1~T8)이 턴오프되고 어떠한 전압도 전달되지 않는다. 또한, 제1 커패시터(C1)가 연결된 제1 노드(A)와 제2 커패시터(C2)가 연결된 제2 노드(B)가 사실상 플로팅 상태가 된다.

도 2 및 도 5를 참조하면, 제3 구간(P3)에서 제1 클럭 신호(CLK1)는 하이 레벨로 변하고, 제2 클럭 신호(CLK2)는 로우 레벨을 유지하고, 제3 클럭 신호(CLK3)는 로우 레벨을 유지한다. 따라서, 제1 반전 클럭 신호(CLK1b)는 로우 레벨이 되고, 제2 반전 클럭 신호(CLK2b)는 하이 레벨이 되고, 제3 반전 클럭 신호(CLK3b)는 하이 레벨이 된다.

즉, 제1 클럭 신호(CLK1)가 천이하는 동안 클럭 신호들(CLK2, CLK2b, CLK3, CLK3b)은 변하지 않는다. 그 결과, 제3 내지 제6 노드들(C, D, E, F)의 전위들이 변하지 않고, 제1 내지 제8 트랜지스터들(T1~T8)은 턴오프 상태가 유지된다.

이 상태에서 제1 클럭 신호(CLK1) 및 제1 반전 클럭 신호(CLK1b)가 천이함에 따라, 제1 및 제2 노드들(A, B)이 플로팅된 상태에서 제1 노드(A)로 전달된 입력 전압이 제1 커패시터(C1)에 의해 펌핑된다. 이로써, 제1 펌핑 전압(BOOST)이 제2 펌핑 전압(BOOST_N)보다 높아진다.

도 2 및 도 6을 참조하면, 제4 구간(P4)에서 제1 클럭 신호(CLK1)는 하이 레벨을 유지하고, 제2 클럭 신호(CLK2)는 로우 레벨을 유지하고, 제3 클럭 신호(CLK3)는 하이 레벨로 변한다. 따라서, 제1 반전 클럭 신호(CLK1b)는 로우 레벨이 되고, 제2 반전 클럭 신호(CLK2b)는 하이 레벨이 되고, 제3 반전 클럭 신호(CLK3b)는 로우 레벨이 된다.

제3 내지 제6 커패시터들(C3~C6)이 연결된 제3 내지 제6 노드들(C, D, E, F)의 전위들이 클럭 신호들(CLK2, CLK2b, CLK3, CLK3b)에 따라 변한다. 제3 내지 제6 노드들(C, D, E, F)의 전위들에 따라 제1, 제4, 제6 및 제7 트랜지스터들(T1, T4, T6, T7)은 턴오프되고 제2, 제3, 제5 및 제7 트랜지스터들(T2, T5, T5, T8)은 턴온된다. 다이오드들(D1~D4)은 모두 오프된다.

입력 노드(VIN)의 입력 전압은 제1 트랜지스터(T2)에 의해 제2 커패시터(C2)로 전달된다. 그리고, 제2 펌핑 전압(BOOST_N)보다 높은 제1 펌핑 전압(BOOST1)은 제3 트랜지스터(T3)를 통해 출력 노드(VOUT)로 전달된다.

한편, 제1 바이어스부(130a)는 제9 트랜지스터(T9)가 턴온되기 때문에 제1 펌핑 전압(BOOST)보다 낮은 제2 펌핑 전압(BOOST_N)을 출력한다. 하지만, 제6 트랜지스터(T6)가 턴오프되기 때문에 제2 트랜지스터(T2)의 전달 동작에는 영향을 주지 않는다. 다만, 제2 펌핑 전압(BOOST_N)은 제5 트랜지스터(T5)를 통해 제3 노드(D)로 전달될 수 있다. 또한, 제2 바이어스부(130b)는 제12 트랜지스터(T12)가 턴온되기 때문에 제2 펌핑 전압(BOOST_N)보다 높은 제1 펌핑 전압(BOOST)을 출력한다. 하지만, 제7 트랜지스터(T7)가 턴오프되기 때문에 제3 트랜지스터(T3)의 전달 동작에는 영향을 주지 않는다. 다만, 제1 펌핑 전압(BOOST)은 제8 트랜지스터(T8)를 통해 제6 노드(F)로 전달될 수 있다.

제2 트랜지스터(T2)가 입력 전압을 제2 커패시터(C2)로 전달하고 제3 트랜지스터(T3)가 제1 펌핑 전압(BOOST)을 출력 노드(VOUT)로 전달하는 동안, 제1 스위칭 전압 공급 회로(120a)는 제2 트랜지스터(T2)로 제2 스위칭 전압(SV2)을 안정적으로 공급하고, 제2 스위칭 전압 공급 회로(120b)는 제3 트랜지스터(T3)로 제3 스위칭 전압(SV3)을 안정적으로 공급한다. 이때, 제2 및 제3 스위칭 전압들(SV2, SV3)은 제1 클럭 신호(CLK1)나 펌핑 전압들(BOOST, BOOST_N)과 관련이 없는 제3 클럭 신호(CLK3) 및 제3 반전 클럭 신호(CLK3b)에 의해 생성되는 전압이기 때문에, 제2 및 제3 트랜지스터들(T2, T3)로 안정적으로 공급될 수 있다. 따라서, 제2 및 제3 트랜지스터들(T2, T3)의 턴온 저항이 변하거나 높아지지 않고 입력 전압 및 펌핑 전압이 안정적으로 전달될 수 있다.

도 7은 본 발명의 실시예에 따른 펌핑 회로의 동작을 설명하기 위한 파형도이다.

도 6 및 도 7을 참조하면, 제4 구간에서 펌핑 전압들(BOOST, BOOTS_N)이 변하더라도 제4 노드(D)와 제5 노드(E)가 일정한 레벨로 유지되는 것을 알 수 있다. 제4 노드(D)와 제5 노드(E)가 일정한 레벨로 유지됨에 따라 제2 및 제3 트랜지스터들(T2, T3)이 안정적으로 턴온 상태를 유지하고 온저항이 변하지거나 높아지지 않는다. 따라서, 트랜지스터들이 안정적으로 전달 동작을 수행할 수 있다.

또한, 트랜지스터들이 전압 강하 없이 입력 전압과 펌핑 전압을 전달함으로써 펌핑 커패시터(C1, C2)의 사이즈를 줄일 수 있다.

110 : 크로스 커플드 차지 펌프 회로
120a, 120b : 스위칭 전압 공급 회로
130a, 130b : 바이어스부

Claims

제1 클럭 신호 및 제1 반전 클럭 신호에 응답하여 입력 전압을 펌핑하기 위한 제1 및 제2 커패시터들, 및 상기 입력 전압을 상기 커패시터들로 전달하거나 펌핑 전압을 출력 노드로 전달하기 위한 트랜지스터들을 포함하는 크로스 커플드 차지 펌프 회로; 및
상기 입력 전압 및 상기 펌핑 전압이 전달될 때 상기 입력 전압 및 상기 펌핑 전압을 전달하는 상기 트랜지스터들의 게이트들로 스위칭 전압들을 공급하는 스위칭 전압 공급 회로를 포함하고,
상기 스위칭 전압 공급 회로는,
제2 클럭 신호 및 제3 클럭 신호에 응답하여 상기 스위칭 전압들을 생성하는 제1 스위칭 전압 공급부; 및
제2 반전 클럭 신호 및 제3 반전 클럭 신호에 응답하여 상기 스위칭 전압들을 생성하는 제2 스위칭 전압 공급부를 포함하는 펌핑 회로.
◈청구항 2은(는) 설정등록료 납부시 포기되었습니다.◈

제 1 항에 있어서, 상기 크로스 커플드 차지 펌프 회로는,
상기 스위칭 전압 공급 회로의 제1 스위칭 전압에 응답하여 상기 입력 전압을 상기 제1 커패시터로 전달하기 위한 제1 트랜지스터;
상기 스위칭 전압 공급 회로의 제2 스위칭 전압에 응답하여 상기 입력 전압을 상기 제2 커패시터로 전달하기 위한 제2 트랜지스터;
상기 스위칭 전압 공급 회로의 제3 스위칭 전압에 응답하여 상기 제1 커패시터의 제1 펌핑 전압을 상기 출력 노드로 전달하기 위한 제3 트랜지스터;
상기 스위칭 전압 공급 회로의 제4 스위칭 전압에 응답하여 상기 제2 커패시터의 제2 펌핑 전압을 상기 출력 노드로 전달하기 위한 제4 트랜지스터;
상기 제1 클럭 신호에 응답하여 상기 제1 펌핑 전압을 생성하기 위한 상기 제1 커패시터; 및
상기 제1 반전 클럭 신호에 응답하여 상기 제2 펌핑 전압을 생성하기 위한 상기 제2 커패시터를 포함하는 펌핑 회로.
◈청구항 3은(는) 설정등록료 납부시 포기되었습니다.◈

제 2 항에 있어서, 상기 제1 스위칭 전압 공급부는,
제2 클럭 신호에 응답하여 상기 제1 스위칭 전압을 생성하고 제3 클럭 신호에 응답하여 상기 제2 스위칭 전압을 생성하도록 구성되고,
상기 제2 스위칭 전압 공급부는,
제3 반전 클럭 신호에 응답하여 상기 제3 스위칭 전압을 생성하고 제2 반전 클럭 신호에 응답하여 상기 제4 스위칭 전압을 생성하도록 구성되는 펌핑 회로.
◈청구항 4은(는) 설정등록료 납부시 포기되었습니다.◈

제 3 항에 있어서,
상기 제2 및 제3 클럭 신호들의 하이 레벨의 펄스폭이 로우 레벨의 펄스폭보다 좁고,
상기 제2 클럭 신호의 하이 레벨의 펄스가 상기 제1 클럭 신호의 로우 레벨의 펄스와 중첩되고,
상기 제3 클럭 신호의 하이 레벨의 펄스가 상기 제1 클럭 신호의 하이 레벨의 펄스와 중첩되는 펌핑 회로.
◈청구항 5은(는) 설정등록료 납부시 포기되었습니다.◈

제 2 항에 있어서,
상기 스위칭 전압 공급 회로는 상기 제1 클럭 신호가 천이할 때 상기 제1 내지 제4 트랜지스터들을 턴오프시키도록 구성되는 펌핑 회로.
◈청구항 6은(는) 설정등록료 납부시 포기되었습니다.◈

제 1 항에 있어서, 상기 제1 스위칭 전압 공급부는,
제2 및 제3 클럭 신호들에 응답하여, 상기 입력 전압을 상기 제1 및 제2 커패시터들로 각각 전달하는 제1 및 제2 트랜지스터들의 제1 및 제2 스위칭 전압들을 생성하도록 구성되고,
상기 제2 스위칭 전압 공급부는,
제2 및 제3 반전 클럭 신호에 응답하여, 상기 펌핑 전압을 상기 출력 노드로 전달하는 제3 및 제4 트랜지스터들의 제3 및 제4 스위칭 전압들을 생성하도록 구성되는 펌핑 회로.
◈청구항 7은(는) 설정등록료 납부시 포기되었습니다.◈

제 6 항에 있어서,
상기 제2 및 제3 클럭 신호들의 하이 레벨의 펄스폭이 로우 레벨의 펄스폭보다 좁고,
상기 제2 클럭 신호의 하이 레벨의 펄스가 상기 제1 클럭 신호의 로우 레벨의 펄스와 중첩되고,
상기 제3 클럭 신호의 하이 레벨의 펄스가 상기 제1 클럭 신호의 하이 레벨의 펄스와 중첩되는 펌핑 회로.
◈청구항 8은(는) 설정등록료 납부시 포기되었습니다.◈

제 6 항에 있어서,
상기 제1 및 제2 스위칭 전압 공급부들은 상기 제1 클럭 신호가 천이할 때 상기 트랜지스터들을 턴오프시키도록 구성되는 펌핑 회로.
◈청구항 9은(는) 설정등록료 납부시 포기되었습니다.◈

제 6 항에 있어서,
상기 입력 전압을 상기 제1 커패시터로 전달하고 상기 제2 커패시터의 상기 펌핑 전압을 상기 출력 노드로 전달할 때, 상기 제1 및 제2 스위칭 전압 공급부들은 상기 제1 및 제4 트랜지스터들을 턴온시키고 상기 제2 및 제3 트랜지스터들을 턴오프 시키도록 구성되는 펌핑 회로.
◈청구항 10은(는) 설정등록료 납부시 포기되었습니다.◈

제 6 항에 있어서,
상기 입력 전압을 상기 제2 커패시터로 전달하고 상기 제1 커패시터의 상기 펌핑 전압을 상기 출력 노드로 전달할 때, 상기 제1 및 제2 스위칭 전압 공급부들은 상기 제2 및 제3 트랜지스터들을 턴온시키고 상기 제1 및 제4 트랜지스터들을 턴오프 시키도록 구성되는 펌핑 회로.
◈청구항 11은(는) 설정등록료 납부시 포기되었습니다.◈

제 6 항에 있어서, 상기 제1 스위칭 전압 공급부는,
상기 제2 커패시터에 연결된 제1 다이오드;
상기 제1 커패시터에 연결된 제2 다이오드;
상기 제2 및 제1 다이오드들 사이에 연결된 제5 및 제6 트랜지스터들;
상기 제1 다이오드 및 상기 제5 트랜지스터의 접속 노드에 연결되고 상기 제2 클럭 신호가 인가되는 제3 커패시터; 및
상기 제2 다이오드 및 상기 제6 트랜지스터의 접속 노드에 연결되고 상기 제3 클럭 신호가 인가되는 제4 커패시터를 포함하며,
상기 제5 트랜지스터의 게이트가 상기 제4 커패시터와 연결되고 상기 제6 트랜지스터의 게이트가 상기 제3 커패시터와 연결되는 펌핑 회로.
◈청구항 12은(는) 설정등록료 납부시 포기되었습니다.◈

제 11 항에 있어서,
상기 제1 커패시터의 펌핑 전압 및 상기 제2 커패시터의 펌핑 전압 중 낮은 펌핑 전압을 상기 제5 및 제6 트랜지스터들의 접속 노드에 공급하는 제1 바이어스부를 더 포함하는 펌핑 회로.
◈청구항 13은(는) 설정등록료 납부시 포기되었습니다.◈

제 6 항에 있어서, 상기 제2 스위칭 전압 공급부는,
상기 제2 커패시터에 연결된 제3 다이오드;
상기 제1 커패시터에 연결된 제4 다이오드;
상기 제3 및 제4 다이오드들 사이에 연결된 제7 및 제8 트랜지스터들;
상기 제3 다이오드 및 상기 제7 트랜지스터의 접속 노드에 연결되고 상기 제3 반전 클럭 신호가 인가되는 제5 커패시터; 및
상기 제4 다이오드 및 상기 제8 트랜지스터의 접속 노드에 연결되고 상기 제2 반전 클럭 신호가 인가되는 제6 커패시터를 포함하며,
상기 제7 트랜지스터의 게이트가 상기 제6 커패시터와 연결되고 상기 제8 트랜지스터의 게이트가 상기 제5 커패시터와 연결되는 펌핑 회로.
◈청구항 14은(는) 설정등록료 납부시 포기되었습니다.◈

제 13 항에 있어서,
상기 제1 커패시터의 펌핑 전압 및 상기 제2 커패시터의 펌핑 전압 중 높은 펌핑 전압을 상기 제7 및 제8 트랜지스터들의 접속 노드에 공급하는 제2 바이어스부를 더 포함하는 펌핑 회로.
◈청구항 15은(는) 설정등록료 납부시 포기되었습니다.◈

제 1 항에 있어서,
상기 스위칭 전압 공급 회로는 제2 및 제3 클럭 신호들에 응답하여 상기 스위칭 전압들을 상기 트랜지스터의 게이트들로 공급하도록 구성되는 펌핑 회로.
◈청구항 16은(는) 설정등록료 납부시 포기되었습니다.◈

제 15 항에 있어서,
상기 제2 및 제3 클럭 신호들의 하이 레벨의 펄스폭이 로우 레벨의 펄스폭보다 좁고,
상기 제2 클럭 신호의 하이 레벨의 펄스가 상기 제1 클럭 신호의 로우 레벨의 펄스와 중첩되고,
상기 제3 클럭 신호의 하이 레벨의 펄스가 상기 제1 클럭 신호의 하이 레벨의 펄스와 중첩되는 펌핑 회로.
◈청구항 17은(는) 설정등록료 납부시 포기되었습니다.◈

제 1 항에 있어서,
상기 스위칭 전압 공급 회로는 상기 제1 클럭 신호가 천이할 때 상기 크로스 커플드 차지 펌프 회로의 상기 트랜지스터들을 턴오프시키도록 구성되는 펌핑 회로.