KR102112487B1 - 데이터 전송 방법, 장치 및 시스템 - Google Patents

Abstract

본 발명의 실시예는 데이터 전송 방법, 장치 및 시스템을 제공한다. 데이터 전송 방법은 이더넷 장치에 의해 이더넷 패킷을 수신하는 단계(이더넷 패킷은 제 1 패킷 헤더 체크 비트를 반송하고, 제 1 패킷 헤더 체크 비트는 이더넷 패킷의 포워딩 정보에 대한 체크를 수행하는 데 사용됨)와, 제 1 패킷 헤더 체크 비트에 기초하여 이더넷 패킷의 포워딩 정보에 대한 체크를 수행하는 단계와, 이더넷 패킷의 포워딩 정보의 체크 결과에 기초하여 이더넷 패킷의 포워딩 동작을 결정하는 단계를 포함한다. 이더넷 패킷의 포워딩 정보, 예를 들어 목적지 MAC 주소에 대한 체크가 수행되고, 체크 결과에 기초하여 이더넷 패킷의 포워딩 동작이 결정되므로, 체크 효율을 향상시키고, 패킷 손실률을 감소시키며, 스루풋 효율을 향상시킨다.

Description

데이터 전송 방법, 장치 및 시스템

본 출원은 통신 분야에 관한 것이며, 특히 데이터 전송 방법, 장치 및 시스템에 관한 것이다.

예를 들어, 미래 5G 세대에서 무선 네트워크가 발전함에 따라서, 무선 네트워크의 속도를 더욱 높이면서도 단일 기지국의 커버리지 영역을 더욱 작게 하고자 할 것이며, 따라서 더 많은 수의 기지국이 배치되어야 한다. 기지국의 기능을 단순화하기 위해서, 차이나 모바일(China Mobile)은 클라우드식 또는 중앙 집중식 무선 액세스 네트워크(Cloud or Centralized Radio Access Network:CRAN) 아키텍쳐를 제안하고 있다.

기지국이 CRAN을 이용하여 단순화된 후에, 복수의 기지국의 기능이 처리 시스템에 통합되어서 구현된다. 단순화된 기지국을 원격 무선 유닛(Remote Radio Unit:RRU) 또는 무선 유닛(Radio Unit:RU)이라고 지칭하고, 통합 처리 시스템은 베이스밴드 처리 유닛(Baseband Unit:BBU)이라고 지칭한다. 도 1에 도시된 바와 같이, CRAN 아키텍처에서 RRU와 BBU 사이에는 커먼 퍼블릭 라디오 인터페이스 (Common Public Radio Interface:CPRI)가 있다. CPRI는 물리 계층 프로토콜을 사용하고, 상당히 높은 전송 대역폭을 가지며, 지연, 지터 및 주파수 동기화 정밀도에 대한 요구가 매우 높다.

도 2에 도시된 바와 같이, 종래 기술에서 CPRI로 전송되는 데이터는, 물리적 전송 링크 반송 방식, 광 전송 네트워크 (Optical Transport Network:OTN) 또는 파장 분할 다중화(Wavelength Division Multiplexing:WDM) 반송 방식 및 패킷 기반 네트워크 반송 방식 등과 같은 몇 가지 반송 방식을 갖는다. 물리 전송 링크 반송 방식은, RRU와 BBU가 광 섬유를 이용하여 직접 연결되는 것을 의미하며, 광 섬유를 배치하는 데는 많은 비용이 든다. OTN 또는 WDM 반송 방식도 비용 문제를 갖고 있다. 예를 들어, 광학 모듈은 상당히 고가여서 대규모로 배치하기가 어렵다. 따라서, 업계에서 대규모로 사용될 가능성이 있는 반송 솔루션은 패킷 기반 네트워크 반송 방식이다. 패킷 기반 네트워크 반송 방식은 이더넷을 이용하여 직접 데이터를 반송하는 것 혹은 멀티프로토콜 레이블 스위칭/의사 배선(Multiprotocol Label Switching/Pseudo Wire:MPLS/PW)을 이용하여 직접 데이터를 반송한 후에 이더넷을 사용하여 이 MPLS/PW를 반송하는 것을 포함한다.

그러나, 전체 이더넷 패킷에 에러가 있는지 여부에 대한 체크를 수행하는데 이더넷 패킷 내의 프레임 체크 시퀀스(Frame Check Sequence:FCS)가 사용된다. 이더넷 패킷의 어떤 비트에 에러가 있는 경우, FCS의 체크 결과가 올바르지 않고 전체 이더넷 패킷은 폐기된다. 예를 들어, 이더넷 패킷의 페이로드는 1500 바이트의 CPRI 데이터를 반송한다. 이더넷 패킷의 헤더 정보 또는 페이로드의 어떤 비트에 에러가 있으면, 1500 바이트의 CPRI 데이터가 폐기되고 상대적으로 높은 패킷 손실률을 야기한다. 폐기된 이후에는 데이터가 재전송되어야 하며, 그 결과 패킷 손실률이 비교적 높아서 스루풋 효율에 영향을 미친다.

이와 같은 관점에서, 본 발명의 실시예는, 데이터 전송 공정 동안의 높은 패킷 손실률 및 낮은 스루풋 효율의 문제를 해결하기 위한 데이터 전송 방법, 장치 및 시스템을 제공한다.

제 1 측면에 따라서, 본 발명의 일 실시예는 데이터 전송 방법을 제공하며, 이는 이더넷 패킷을 수신하는 단계 - 이더넷 패킷은 제 1 패킷 헤더 체크 비트를 반송하고, 제 1 패킷 헤더 체크 비트는 이더넷 패킷의 포워딩 정보에 대한 체크를 수행하는 데 사용됨 - 와, 제 1 패킷 헤더 체크 비트에 기초하여 이더넷 패킷의 포워딩 정보에 대한 체크를 수행하는 단계와, 이더넷 패킷의 포워딩 정보의 체크 결과에 기초하여 이더넷 패킷의 포워딩 동작을 결정하는 단계를 포함한다.

본 발명의 이 실시예에서, 이더넷 패킷의 포워딩 정보에 대한 체크가 수행되고, 이더넷 패킷의 포워딩 정보의 체크 결과에 기초하여 이더넷 패킷의 포워딩 동작이 결정된다. 이더넷 패킷의 각 비트에 대한 체크를 수행할 필요가 없으며 특히 페이로드에 대한 체크를 수행할 필요가 없으므로 체크 효율성을 향상시킨다. 나아가, 페이로드 체크 에러에 의해 유발되는 과도하게 높은 패킷 손실률의 문제가 방지되어서, 스루풋 효율을 향상시킬 수 있다.

제 1 측면의 가능한 구현예에서, 이더넷 패킷의 포워딩 정보의 체크 결과에 기초하여 이더넷 패킷의 포워딩 동작을 결정하는 단계는, 이더넷 패킷의 포워딩 정보의 체크 결과가 올바른 경우, 이더넷 패킷을 포워딩하는 단계, 또는 이더넷 패킷의 포워딩 정보의 체크 결과가 올바르지 않은 경우, 이더넷 패킷의 포워딩을 스킵하는 단계를 포함한다.

이더넷 패킷의 포워딩 정보의 체크 결과가 올바른 경우에 패킷이 포워딩될 수 있으므로, 이더넷 패킷의 페이로드 내의 어떤 비트에서 에러가 일어날 때 발생되는 패킷 손실에 의한 패킷 손실률이 높다는 종래 기술의 문제점을 해결한다.

제 1 측면의 가능한 구현예에서, 제 1 패킷 헤더 체크 비트가 이더넷 패킷의 헤더에 위치되는 경우, 이더넷 패킷의 포워딩 정보는 이더넷 패킷의 목적지 MAC(Media Access Control) 어드레스를 포함한다. 적어도 이더넷 패킷의 목적지 MAC 주소에 대한 체크가 수행되어야 한다. 선택적으로, 소스 MAC 어드레스, VLAN(Virtual Local Area Network) 태그 및 이더넷 타입 등에 대한 체크가 더 수행될 수 있다.

제 1 측면의 가능한 구현예에서, 이더넷 패킷이 CPRI(common public radio interface) 데이터를 반송하고 제 1 패킷 헤더 체크 비트가 이더넷 패킷의 페이로드에 위치되는 경우에, 이더넷 패킷의 포워딩 정보는 이더넷 패킷의 목적지 MAC 주소 및 CPRI 데이터의 포워딩 정보를 포함한다.

제 1 측면의 가능한 구현예에서, 이 방법은, 이더넷 패킷이 CPRI 데이터를 반송할 때 - 이더넷 패킷은 제 2 패킷 헤더 체크 비트를 반송하고, 제 2 패킷 헤더 체크 비트는 CPRI 데이터의 포워딩 정보에 대한 체크를 수행하는 데 사용됨 - , 제 2 패킷 헤더 체크 비트에 기초하여 CPRI 데이터의 포워딩 정보에 대한 체크를 수행하는 단계와, CPRI 데이터의 포워딩 정보의 체크 결과에 기초하여 CPRI 데이터의 포워딩 동작을 결정하는 단계를 포함한다.

이더넷 패킷이 CPRI 데이터를 반송할 때, CPRI 데이터의 포워딩 정보에 대해 추가로 체크가 수행될 수 있다. 선택적으로, 각각의 이더넷 장치가 CPRI 데이터의 포워딩 정보에 대한 체크를 수행할 필요는 없으며, 이 단계는 CPRI 데이터에 대해 캡슐 해제를 수행하는 장치에 의해 수행될 수 있다. 이더넷 패킷 또는 CPRI 데이터의 포워딩 동작은 CPRI 데이터의 포워딩 정보의 체크 결과에 기초하여 결정되므로, 포워딩 동작의 정확성을 향상시키고 패킷 손실률을 감소시킨다.

제 1 측면의 가능한 구현예에서, 이더넷 패킷이 적어도 하나의 MPLS 레이블을 추가로 반송할 때, 이 방법은 제 2 패킷 헤더 체크 비트에 기초해서 MPLS 레이블 내의 적어도 하나의 레이블에 대한 체크를 수행하는 단계와, MPLS 레이블의 체크 결과에 기초해서 이더넷 패킷의 포워딩 동작을 결정하는 단계를 포함한다.

이더넷 패킷이 MPLS 레이블을 추가로 반송할 때, MPLS 레이블 내의 적어도 하나의 레이블, 예를 들어 내부 레이블에 대해서 체크가 수행된다. 이더넷 패킷의 포워딩 동작이 MPLS 레이블의 체크 결과에 기초해서 결정되며, 이로써 포워딩 동작의 정확도를 향상시키고 패킷 손실률을 감소시킨다.

제 1 측면의 가능한 구현예에서, 이더넷 패킷의 포워딩 정보의 체크 결과가 올바른 경우, 이 방법은, FCS 체크 비트에 기초해서 이더넷 패킷의 각 비트에 대한 체크를 수행하거나 혹은 FCS 체크 비트에 기초해서 이더넷 패킷의 페이로드에 대한 체크를 수행하는 단계와, 각 비트 또는 페이로드의 체크 결과가 올바른 경우, 이더넷 패킷을 포워딩하는 단계를 더 포함한다.

이더넷 패킷의 포워딩 정보의 체크 결과가 올바르지 않은 경우, 이더넷 패킷에 대해 FCS 체크를 수행할 필요가 없으므로, 체크 효율이 향상될 수 있다.

제 2 측면에 따르면, 본 발명의 실시예는, 이더넷 패킷을 수신하도록 구성된 수신 모듈 - 이더넷 패킷은 제 1 패킷 헤더 체크 비트를 반송하고, 제 1 패킷 헤더 체크 비트는 이더넷 패킷의 포워딩 정보에 대한 체크를 수행하는 데 사용됨 - 과, 제 1 패킷 헤더 체크 비트에 기초하여 이더넷 패킷의 포워딩 정보에 대한 체크를 수행하도록 구성된 체크 모듈과, 이더넷 패킷의 포워딩 정보의 체크 결과에 기초해서 이더넷 패킷의 포워딩 동작을 결정하도록 구성된 포워딩 모듈을 포함한다.

본 발명의 이 실시예에서, 이더넷 패킷의 포워딩 정보에 대한 체크가 수행되고, 이더넷 패킷의 포워딩 정보의 체크 결과에 기초해서 이더넷 패킷의 포워딩 동작이 결정된다. 이더넷 패킷의 각 비트에 대한 체크를 수행할 필요가 없으며 특히 페이로드에 대한 체크를 수행할 필요가 없으므로 체크 효율성을 향상시킨다. 나아가, 페이로드 체크 에러에 의해 유발되는 과도하게 높은 패킷 손실률의 문제가 방지되어서, 스루풋 효율을 향상시킬 수 있다.

제 2 측면의 가능한 구현예에서, 포워딩 모듈은, 이더넷 패킷의 포워딩 정보의 체크 결과가 올바른 경우에는 이더넷 패킷을 포워딩하고, 또는 이더넷 패킷의 포워딩 정보의 체크 결과가 올바르지 않은 경우에는 이더넷 패킷의 포워딩을 스킵한다.

포워딩 정보의 체크 결과가 올바른 경우에 패킷이 포워딩될 수 있으므로, 이더넷 패킷의 페이로드 내의 어떤 비트에서 에러가 일어날 때 발생되는 패킷 손실에 의한 패킷 손실률이 높다는 종래 기술의 문제점을 해결한다.

제 2 측면의 가능한 구현예에서, 제 1 패킷 헤더 체크 비트가 이더넷 패킷의 헤더에 위치되는 경우, 이더넷 패킷의 포워딩 정보는 이더넷 패킷의 목적지 MAC 어드레스를 포함한다. 적어도 이더넷 패킷의 목적지 MAC 주소에 대한 체크가 수행되어야 한다. 선택적으로, 소스 MAC 어드레스, VLAN 태그 및 이더넷 타입 등에 대한 체크가 더 수행될 수 있다.

제 2 측면의 가능한 구현예에서, 이더넷 패킷이 CPRI 데이터를 반송하고 제 1 패킷 헤더 체크 비트가 이더넷 패킷의 페이로드에 위치되는 경우에, 이더넷 패킷의 포워딩 정보는 이더넷 패킷의 목적지 MAC 주소 및 CPRI 데이터의 포워딩 정보를 포함한다.

제 2 측면의 가능한 구현예에서, 체크 모듈은, 이더넷 패킷이 CPRI 데이터를 반송할 때 - 이더넷 패킷은 제 2 패킷 헤더 체크 비트를 반송하고, 제 2 패킷 헤더 체크 비트는 CPRI 데이터의 포워딩 정보에 대한 체크를 수행하는 데 사용됨 - , 제 2 패킷 헤더 체크 비트에 기초하여 CPRI 데이터의 포워딩 정보에 대한 체크를 수행하도록 더 구성되고, 포워딩 모듈은 CPRI 데이터의 포워딩 정보의 체크 결과에 기초하여 CPRI 데이터의 포워딩 동작을 결정하도록 더 구성된다.

이더넷 패킷이 CPRI 데이터를 반송할 때, CPRI 데이터의 포워딩 정보에 대해 추가로 체크가 수행될 수 있다. 선택적으로, 각각의 이더넷 장치가 CPRI 데이터의 포워딩 정보에 대한 체크를 수행할 필요는 없으며, 이 단계는 CPRI 데이터에 대해 캡슐 해제을 수행하는 장치에 의해 수행될 수 있다. 이더넷 패킷 또는 CPRI 데이터의 포워딩 동작은 CPRI 데이터의 포워딩 정보의 체크 결과에 기초하여 결정되므로, 포워딩 동작의 정확성을 향상시키고 패킷 손실률을 감소시킨다.

제 2 측면의 가능한 구현예에서, 체크 모듈은, 이더넷 패킷이 적어도 하나의 MPLS 레이블을 추가로 반송할 때, 제 2 패킷 헤더 체크 비트에 기초해서 MPLS 레이블 내의 적어도 하나의 레이블에 대한 체크를 수행하도록 더 구성되고, 포워딩 모듈은 MPLS 레이블의 체크 결과에 기초해서 이더넷 패킷의 포워딩 동작을 결정하도록 더 구성된다.

이더넷 패킷이 MPLS 레이블을 추가로 반송할 때, MPLS 레이블 내의 적어도 하나의 레이블, 예를 들어 내부 레이블에 대해서 체크가 수행된다. 이더넷 패킷의 포워딩 동작이 MPLS 레이블의 체크 결과에 기초해서 결정되며, 이로써 포워딩 동작의 정확도를 향상시키고 패킷 손실률을 감소시킨다.

제 2 측면의 가능한 구현예에서, 체크 모듈은, 이더넷 패킷의 포워딩 정보의 체크 결과가 올바른 경우, FCS 체크 비트에 기초해서 이더넷 패킷의 각 비트에 대한 체크를 수행하거나 혹은 FCS 체크 비트에 기초해서 이더넷 패킷의 페이로드에 대한 체크를 수행하도록 더 구성되고, 포워딩 모듈은 각 비트 또는 페이로드의 체크 결과가 올바른 경우, 이더넷 패킷을 포워딩하도록 더 구성된다.

이더넷 패킷의 포워딩 정보의 체크 결과가 올바르지 않은 경우, 이더넷 패킷에 대해 FCS 체크를 수행할 필요가 없으므로, 체크 효율이 향상될 수 있다.

제 3 측면에 따르면, 본 발명의 일 실시예는 제 1 장치 및 제 2 장치를 포함하는 시스템을 제공한다.

제 1 장치는 CPRI 데이터를 수신하고, CPRI 데이터를 이더넷 패킷으로 캡슐화하며, 이 이더넷 패킷에 제 1 패킷 헤더 체크 비트 - 제 1 패킷 헤더 체크 비트는 이더넷 패킷의 포워딩 정보에 대한 체크를 수행하는 데 사용됨 - 를 부가하고, 이더넷 패킷을 송신하도록 구성된다. 제 2 장치는, 이더넷 패킷을 수신하고 제 1 패킷 헤더 체크 비트에 기초해서 이더넷 패킷의 포워딩 정보에 대한 체크를 수행하며, 이더넷 패킷의 포워딩 정보의 체크 결과에 기초해서 이더넷 패킷으로부터 CPRI 데이터를 캡슐 해제(decapsulate)하고, CPRI 데이터를 송신하도록 구성된다.

본 발명의 실시예에서, 이더넷 패킷의 포워딩 정보에 대한 체크가 수행되고, 포워딩 정보의 체크 결과에 기초해서 이더넷 패킷의 포워딩 동작이 결정된다. 이더넷 패킷의 각 비트에 대한 체크를 수행할 필요가 없으며 특히 페이로드에 대한 체크를 수행할 필요가 없으므로 체크 효율성을 향상시킨다. 나아가, 페이로드 체크 에러에 의해 유발되는 과도하게 높은 패킷 손실률의 문제가 방지되어서, 스루풋 효율을 향상시킬 수 있다.

제 3 측면의 가능한 구현예에서, 제 2 장치는, 제 2 패킷 헤더 체크 비트에 기초해서 CPRI 데이터의 포워딩 정보에 대한 체크를 수행하고, CPRI 데이터의 포워딩 정보의 체크 결과에 기초해서 CPRI 데이터의 포워딩 동작을 결정하도록 더 구성되며, CPRI 데이터는 제 2 패킷 헤더 체크 비트를 반송하고 이더넷 패킷은 제 2 패킷 헤더 체크 비트를 반송하며, 이더넷 패킷은 제 2 패킷 헤더 체크 비트를 반송하고, 제 2 패킷 헤더 체크 비트는 CPRI 데이터의 포워딩 정보에 대한 체크를 수행하는 데 사용된다.

선택적으로, 제 1 패킷 헤더 체크 비트에 기초해서 CPRI 데이터의 포워딩 정보에 대한 체크가 더 수행될 수 있다.

제 3 측면의 가능한 구현예에서, 제 2 장치는, 이더넷 패킷이 적어도 하나의 MPLS 레이블을 추가로 반송할 때, 제 2 패킷 헤더 체크 비트에 기초해서 MPLS 레이블 내의 적어도 하나의 레이블에 대한 체크를 수행하고, MPLS 레이블의 체크 결과에 기초해서 이더넷 패킷의 포워딩 동작을 결정하도록 더 구성된다.

제 4 측면에 따르면, 본 발명의 일 실시예는, 제 1 장치, 제 3 장치, 및 적어도 하나의 제 2 장치를 포함하는 시스템을 제공하며,

제 1 장치는 CPRI 데이터를 수신하고, CPRI 데이터를 이더넷 패킷으로 캡슐화하며, 이더넷 패킷에 제 1 패킷 헤더 체크 비트 - 제 1 패킷 헤더 체크 비트는 이더넷 패킷의 포워딩 정보에 대한 체크를 수행하는 데 사용됨 - 를 부가하고, 이더넷 패킷을 송신하도록 구성되고, 제 2 장치는, 이더넷 패킷을 수신하며, 제 1 패킷 헤더 체크 비트에 기초해서 이더넷 패킷의 포워딩 정보에 대한 체크를 수행하고, 이더넷 패킷의 포워딩 정보의 체크 결과에 기초해서 이더넷 패킷을 포워딩하도록 구성되며, 제 3 장치는 이더넷 패킷을 수신하며, 제 1 패킷 헤더 체크 비트에 기초해서 이더넷 패킷의 포워딩 정보에 대한 체크를 수행하고, 이더넷 패킷의 포워딩 정보의 체크 결과에 기초해서 이더넷 패킷으로부터 CPRI 데이터를 캡슐 해제하며, CPRI 데이터를 송신하도록 구성된다.

본 발명의 이 실시예에서, 이더넷 패킷의 포워딩 정보에 대한 체크가 수행되고, 포워딩 정보의 체크 결과에 기초하여 이더넷 패킷의 포워딩 동작이 결정된다. 이더넷 패킷의 각 비트에 대한 체크를 수행할 필요가 없으며 특히 페이로드에 대한 체크를 수행할 필요가 없으므로 체크 효율성을 향상시킨다. 나아가, 페이로드 체크 에러에 의해 유발되는 과도하게 높은 패킷 손실률의 문제가 방지되어서, 스루풋 효율을 향상시킬 수 있다.

제 4 측면의 가능한 구현예에서, 제 2 장치 및/또는 제 3 장치는 또한, 제 2 패킷 헤더 체크 비트에 기초해서 CPRI 데이터의 포워딩 정보에 대한 체크를 수행하고, CPRI 데이터의 포워딩 정보의 체크 결과에 기초해서 CPRI 데이터의 포워딩 동작을 결정하도록 더 구성되며, 이더넷 패킷은 제 2 패킷 헤더 체크 비트를 반송하고, 제 2 패킷 헤더 체크 비트는 CPRI 데이터의 포워딩 정보에 대한 체크를 수행하는 데 사용된다.

선택적으로, 제 1 패킷 헤더 체크 비트에 기초해서 CPRI 데이터의 포워딩 정보에 대한 체크가 더 수행될 수 있다.

제 4 측면의 가능한 구현예에서, 제 2 장치 및/또는 제 3 장치는, 이더넷 패킷이 적어도 하나의 MPLS 레이블을 추가로 반송할 때, 제 2 패킷 헤더 체크 비트에 기초해서 MPLS 레이블 내의 적어도 하나의 레이블에 대한 체크를 수행하고, MPLS 레이블의 체크 결과에 기초해서 이더넷 패킷의 포워딩 동작을 결정하도록 더 구성된다.

제 5 측면에 따라서, 본 발명의 실시예는 프로세서, 메모리 및 적어도 하나의 네트워크 인터페이스를 포함하는 이더넷 장치를 제공한다. 메모리는 컴퓨터 실행 가능 명령을 저장하도록 구성되며, 이더넷 장치가 실행될 때, 프로세서는 메모리에 저장된 컴퓨터 실행 가능한 명령을 실행하여, 이더넷 장치는 제 1 측면 또는 제 1 측면의 가능한 구현예 중 어느 하나에 따른 방법을 수행하게 된다.

본 발명의 실시예에서, 이더넷 패킷의 포워딩 정보(예를 들어, 목적지 MAC 어드레스)에 대한 체크가 수행되고, 이더넷 패킷의 포워딩 정보의 체크 결과에 기초해서 이더넷 패킷의 포워딩 동작이 결정된다.

이더넷 패킷의 각 비트에 대한 체크를 수행할 필요가 없으며 특히 페이로드에 대한 체크를 수행할 필요가 없으므로 체크 효율성을 향상시킨다. 나아가, 페이로드 체크 에러에 의해 유발되는 과도하게 높은 패킷 손실률의 문제가 방지되어서, 스루풋 효율을 향상시킬 수 있다.

본 발명의 실시예 또는 종래 기술에서의 기술적 솔루션을 보다 명확하게 설명하기 위해서, 배경 및 실시예를 설명하는 데 필요한 첨부 도면을 간단히 설명한다.
도 1은 종래 기술의 CRAN의 네트워크 아키텍쳐 도면이다.
도 2는 종래 기술에 있어서의 CPRI 데이터의 반송 방식의 개략 구성도이다.
도 3은 본 발명의 일 실시예에 따른, CPRI 데이터를 반송하는 패킷 기반 네트워크의 네트워크 아키텍쳐 도면이다.
도 4는 본 발명의 일 실시예에 따른, 패킷 기반 네트워크 장치의 네트워킹 구조의 개략도이다.
도 5는 본 발명의 실시예에 따른 데이터 전송 방법의 흐름도이다.
도 6(a)는 종래 기술의 이더넷 패킷의 프레임 포맷의 개략도이다.
도 6(b)는 본 발명의 실시예에 따른 이더넷 패킷의 프레임 포맷의 개략도이다.
도 7(a)는 종래 기술의 이더넷 패킷의 프레임 포맷의 개략도이다.
도 7(b)는 본 발명의 일 실시예에 따른 이더넷 패킷의 프레임 포맷의 개략도이다.
도 8(a)는 종래 기술의 이더넷 패킷의 프레임 포맷의 개략도이다.
도 8(b)는 본 발명의 일 실시예에 따른 이더넷 패킷의 프레임 포맷의 개략도이다.
도 9(a)는 종래 기술에서 IEEE 1904.3에 정의된, 이더넷으로 반송되는 CPRI 데이터의 프레임 포맷을 도시한다.
도 9(b)는 본 발명의 실시예에 따른 이더넷으로 반송되는 CPRI 데이터의 프레임 포맷을 도시한다.
도 10은 본 발명의 일 실시예에 따른 이더넷 및 MPLS/PW으로 반송되는 CPRI 데이터의 프레임 포맷을 도시한다.
도 11은 본 발명의 일 실시예에 따른 데이터 처리의 예시적인 흐름도이다.
도 12는 본 발명의 일 실시예에 따른 장치의 개략 구조도이다.
도 13은 본 발명의 일 실시예에 따른 이더넷 장치의 개략 구조도이다.

본 출원의 목적, 기술적 솔루션 및 이점을 보다 명확하고 이해하기 쉽게 하기 위해서, 첨부 도면 및 실시예를 참조하여 본 출원을 상세하게 설명한다.

본 발명의 실시예는 이더넷, MPLS 네트워크 및 인터넷 프로토콜(IP) 네트워크와 같은 패킷 기반 네트워크에 적용될 수 있다. 본 발명의 실시예에서의 패킷 기반 네트워크는, CPRI 데이터를 반송하는데 사용될 수 있지만, 본 발명의 실시예들은 CPRI 데이터를 반송하는 응용 시나리오로 한정되는 것은 아니다.

도 3은 본 발명의 일 실시예에 따른 CPRI 데이터를 반송하는 패킷 기반 네트워크의 네트워크 아키텍쳐 도면이다. 도 3에 도시된 바와 같이, 복수의 RRU의 일부 기능이 하나의 처리 시스템(BBU)에 통합되어서 구현된다. 복수의 RRU와 BBU 사이의 전송 거리는 대략 20km이고, RRU와 BBU 사이에서 전송되는 CPRI 데이터는 물리적인 전송 링크, 예를 들어 광 섬유를 이용하여 반송될 수도 있고, OTN 또는 패킷 기반 네트워크에 의해 반송될 수도 있다. 본 발명의 이 실시예에서는, 패킷 기반의 네트워크를 이용하여 CPRI 데이터를 반송하는 것을 예로 들어서 설명한다. 패킷 기반 네트워크는 이더넷 장치, MPLS 장치, IP 장치, PTN 장치, 스위치 및 라우터와 같은 복수의 패킷 기반 네트워크 장치를 포함한다. 복수의 패킷 기반 네트워크 장치는 광 섬유를 이용하여 연결될 수 있다. 예를 들어, 복수의 RRU가 패킷 기반 네트워크로 패킷 기반 네트워크 장치 A에 액세스하고, 패킷 기반 네트워크 장치 A는 RRU가 송신한 CPRI 데이터를 패킷 기반 네트워크 패킷으로 캡슐화한다. 패킷 기반 네트워크 패킷은 광 섬유를 이용해서 패킷 기반의 네트워크 장치 B로 전송되고, 패킷 기반의 네트워크 장치 B는 패킷 기반 네트워크 패킷으로부터의 CPRI 데이터를 캡슐 해제하여 CPRI 데이터를 BBU로 송신한다. 선택적으로, 패킷 기반 네트워크 장치 A와 패킷 기반 네트워크 장치 B 사이에 적어도 하나의 패킷 기반 네트워크 장치가 추가로 존재할 수 있다. CPRI 데이터 이외에, 패킷 기반 네트워크는 기지국(eNodeB)의 무선 네트워크 데이터(Long Term Evolution LTE data)를 반송한다.

도 4는 본 발명의 실시예에 따른 패킷 기반 네트워크 장치의 네트워킹 구조의 개략도이다. 본 발명의 이 실시예에서, 패킷 기반 네트워크 장치는 이더넷 장치, MPLS 장치, IP 장치 혹은 PTN 장치 등일 수 있다. 도 4에 도시된 바와 같이, 패킷 기반 네트워크 내의 패킷 기반 네트워크 장치는 제 1 장치(100) 및 제 3 장치(300)를 포함할 수 있다. 선택적으로, 제 1 장치(100)와 제 3 장치(100) 사이에는 복수의 제 2 장치(200)가 더 존재할 수 있다. 제 1 장치(100)는 RRU가 패킷 기반 네트워크를 액세스하는 데 지나는 장치일 수 있고, 제 3 장치(300)는 CPRI 데이터를 BBU에 전송하는 장치일 수 있다. 본 발명의 이 실시예에서, 패킷 기반 네트워크는 설명을 위해서 예시적으로 이더넷이다.

제 1 장치(100)는 다음과 같은 기능을 구현한다.

수신 모듈(101)은 적어도 하나의 RRU로부터 CPRI 데이터를 수신하도록 구성된다. 캡슐화 모듈(102)은 수신한 CPRI 데이터를 이더넷 패킷으로 캡슐화한다. 예를 들어 CPRI 데이터는 VLAN 또는 QinQ(Stacked VLAN 또는 Double VLAN라고도 함)와 같은 캡슐화 기술을 사용하여 이더넷 패킷으로 캡슐화될 수 있다. 여기서, CPRI 데이터는 본 발명의 실시예에서 제공되는 이더넷 패킷의 프레임 포맷을 이용하여 캡슐화될 수 있다. 캡슐화를 위한 프레임 포맷에 대해서는, 도 6(b), 도 7(b), 도 8(b), 도 9(b) 또는 도 10에 도시된 실시예를 참조한다. 포워딩 모듈(103)은 이더넷 패킷 내의 목적지 MAC 어드레스에 기초해서 이더넷 패킷을 포워딩하도록 구성된다 .

이더넷 패킷을 포워딩하기 전에, 제 1 장치(100)는 이더넷 패킷에 패킷 헤더 체크 비트, 예를 들어 순환 중복 코드(Cyclic Redundancy Code:CRC) 체크 비트를 부가하여, 예를 들어, 이더넷 패킷의 목적지 MAC 어드레스와 같은 포워딩 정보에 대한 체크를 수행할 수 있다. 패킷 헤더 체크 비트를 부가하는 방식은, 패킷 헤더 체크 비트가 커버하는 체크 영역에 대해, 예를 들어 이더넷 패킷의 포워딩 정보 또는 목적지 MAC 어드레스에 대한 체크 동작을 수행하고, 이더넷 패킷의 미리 설정된 위치(패킷 헤더 또는 페이로드)에 대한 체크 동작을 수행하는 것이 될 수 있다. 체크 동작은 CRC 연산일 수 있고, 구체적으로는 CRC16, CRC24 또는 CRC32와 같은 알고리즘일 수 있다. 예를 들어, CRC16에 대응하는 패킷 헤더 체크 비트는 16 비트를 차지한다.

제 2 장치(200)는 다음과 같은 기능을 구현한다.

수신 모듈(201)은 제 1 장치(100)로부터 이더넷 패킷을 수신하도록 구성된다. 체크 모듈(202)은 수신한 이더넷 패킷의 포워딩 정보에 대한 체크를 수행하도록 구성되고, 예를 들어, 이더넷 패킷은, 이더넷 패킷에서 반송되는 CRC 체크 비트와 같은 패킷 헤더 체크 비트에 기초한다. 본 발명의 실시예에서, 이더넷 패킷의 포워딩 정보는 이더넷 패킷의 목적지 MAC 주소를 포함할 수 있다. CRC 체크 비트에 의해 커버되는 체크 영역은 적어도 패킷 헤더 정보 내의 목적지 MAC 어드레스를 포함하며, 즉 CRC 체크는 적어도 목적지 MAC 어드레스에 대해서 수행될 필요가 있다. 선택적으로, CRC 체크 비트에 의해 커버되는 체크 영역은 이더넷 패킷의 다른 패킷 헤더 정보, 예를 들어, 소스 MAC 어드레스, VLAN 태그 및 이더넷 타입을 포함할 수 있지만, 일반적으로 CRC 체크 비트 자체는 포함하지 않는다. CRC 연산은 CRC 체크 비트가 커버하는 체크 영역에 대해 수행되고, CRC 연산의 결과는 CRC 체크 비트와 비교된다. 두 결과가 일치하면, 체크 결과가 올바른 것으로 간주된다. 여기서 제 2 장치(200)가 사용하는 CRC 연산 알고리즘은 제 1 장치(100)가 사용하는 것과 동일하다. 포워딩 모듈(203)은 이더넷 패킷의 포워딩 정보의 체크 결과가 올바르면, 이더넷 패킷의 포워딩 정보(목적지 MAC 어드레스)에 기초해서 이더넷 패킷을 포워딩하고, 또는 CRC 체크 결과가 올바르지 않으면, 이더넷 패킷의 포워딩을 스킵하거나 폐기한다.

선택적으로, 이더넷 패킷의 포워딩 동작은 다른 체크 방식을 참조하여 결정될 수 있는데, 예를 들어, FCS 체크 비트에 기초해서 전체 이더넷 패킷의 각각의 비트(패킷 헤더+페이로드)에 대한 체크가 수행되거나, 또는 FCS 체크 비트에 기초해서 이더넷 패킷의 페이로드에 대한 체크가 수행된다. CRC 체크와 FCS 체크의 결과가 모두 올바르면 이더넷 패킷이 포워딩되거나, 혹은 CRC 체크 결과만 올바르면 이더넷 패킷이 계속 포워딩될 수 있다.

CPRI 데이터가 이더넷 패킷으로 직접 반송되는 경우, 이더넷 패킷 간의 목적지 MAC 주소는 이더넷 장치 사이의 전송 중에 변경되지 않는다. 예를 들어, 제 3 장치(300)의 목적지 MAC 주소는 항상 변경되지 않고 유지된다. 이 경우, 수신 모듈(201)에 의해 수신되는 이더넷 패킷, 체크 모듈(202)에 의해 체크되는 이더넷 패킷, 및 포워딩 모듈(203)에 의해 포워딩되는 이더넷 패킷으로 반송되는 목적지 MAC 어드레스는 동일하다.

CPRI 데이터가 먼저 MPLS/PW 패킷으로 반송되고, 이후에 MPLS/PW 패킷이 이더넷 패킷으로 반송되는 경우, 이더넷 장치 사이의 전송 동안에 이더넷 패킷의 목적지 MAC 주소 및 MPLS 레이블이 변경된다. 예를 들어, 이더넷 패킷으로 반송되고 수신 모듈(201)에 의해 수신되는 목적지 MAC 주소는 제 2 장치(200)의 MAC 주소이다. 수신 모듈(201)에 의해 수신되는 이더넷 패킷에 포함되는 목적지 MAC 주소와 체크 모듈(202)에 의해 체크되는 이더넷 패킷은 동일하다. 포워딩 모듈(203)이 이더넷 패킷을 포워딩하기 전에, 제 2 장치(200)는 이더넷 패킷 내의 목적지 MAC 어드레스 및 소스 MAC 어드레스를 업데이트할 필요가 있다. 제 2 장치(200)는 이더넷 패킷으로부터 원래의 목적지 MAC 주소와 소스 MAC 주소를 분리하고, MAC 주소 포워딩 테이블에 기초해서 새로운 목적지 MAC 주소 및 소스 MAC 주소를 획득하며, 새로운 목적지 MAC 주소 및 소스 MAC 주소를 이더넷 패킷에 부가한다. 나아가, 제 2 장치(200)는 또한 새로운 목적지 MAC 어드레스에 기초해서 새로운 대응하는 CRC 체크 비트를 결정할 필요가 있다. 유사한 방법이 MPLS 레이블을 업데이트하는 데 사용된다. 이더넷 패킷이 포워딩되기 전에, 원래 MPLS 레이블이 분리되고(만약 2개의 MPLS 레이블이 있는 경우, 원래의 외부 MPLS 레이블이 분리될 수 있음), MPLS 레이블 포워딩 테이블로부터 새로운 MPLS 레이블이 획득되며, 새로운 MPLS 레이블이 MPLS 패킷에 부가되고, MPLS 레이블에 대응하는 CRC 체크 비트가 갱신된다. MPLS 레이블에 대응하는 목적지 MAC 주소 및 CRC 체크 비트에 해당하는 CRC 체크 비트는 다른 필드에 위치될 수도 있다. 예를 들어, 목적지 MAC 주소에 대응하는 CRC 체크 비트는 이더넷 패킷의 헤더에 위치되고, MPLS 레이블에 대응하는 CRC 체크 비트는 이더넷 패킷의 페이로드에 위치된다. MAC 주소 포워딩 테이블은 자동 학습에 의해 획득될 수 있고, MPLS 레이블 포워딩 테이블은 네트워크 관리를 이용하여 구성되거나 프로토콜을 사용하여 구성될 수 있다.

도 5는 본 발명의 실시예에 따른 데이터 전송 방법의 흐름도이다. 제 2 장치(200)는 도 5에 도시된 방법 단계를 수행할 수 있다.

제 3 장치(300)는 다음과 같은 기능을 구현한다.

수신 모듈(301)은 제 1 장치(100) 또는 제 2 장치(200)로부터 이더넷 패킷을 수신하도록 구성된다. 체크 모듈(302)은 수신한 이더넷 패킷의 포워딩 정보에 대한 체크를 수행하도록 구성된다. 이더넷 패킷의 포워딩 정보를 체크하는 처리에 대해서는, 체크 모듈(202)의 구현예를 참조한다. 구체적인 것은 반복 설명하지 않는다. 캡슐 해제 모듈(303)은 이더넷 패킷을 캡슐 해제하여, 페이로드 데이터를 획득하도록, 예컨대 이더넷 패킷에 포함된 CPRI 데이터를 획득하도록 구성된다. 종래 기술의 캡슐 해제 기술이 사용될 수 있으며, 캡슐 해제 공정과 캡슐화 공정은 서로 반대이다. 포워딩 모듈(304)은, 이더넷 패킷의 포워딩 정보의 체크 결과가 올바른 경우, 캡슐 해제 모듈(303)에 의해 획득된 CPRI 데이터를 BBU에 송신하도록 구성된다. 선택적으로, 이더넷 패킷의 포워딩 정보는 이더넷 패킷의 목적지 MAC 주소를 포함하고, CPRI 데이터의 포워딩 정보를 더 포함할 수 있다. 이더넷 패킷의 목적지 MAC 주소의 체크 결과와 CPRI 데이터의 포워딩 정보의 체크 결과가 올바르면, 제 3 장치(300)는 CPRI 데이터를 RRU로 송신한다. 이 실시예에서, 체크와 캡슐 해제 사이의 실행 시퀀스에 엄격한 제한을 두는 것은 아니다. 이더넷 패킷의 포워딩 정보에 대한 체크가 캡슐 해제 이전에 수행될 수도 있고, 또는 캡슐 해제가 이더넷 패킷의 포워딩 정보에 대한 체크가 수행되기 전에 수행될 수도 있다. 본 발명에 어떠한 제한을 두는 것은 아니다. 캡슐 해제 이전에 이더넷 패킷의 포워딩 정보에 대한 체크를 수행하는 실행 시퀀스가 사용되는데 이더넷 패킷의 포워딩 정보의 체크 결과가 올바르지 않은 경우, 캡슐 해제는 수행되지 않을 수 있으며, 패킷은 바로 폐기된다.

본 발명의 이 실시예에서, 이더넷 패킷의 포워딩 정보(예를 들어, 목적지 MAC 어드레스)에 대한 체크가 수행되며, 이더넷 패킷이 포워딩되는지 여부가 이더넷 패킷의 포워딩 정보의 체크 결과에 기초해서 결정되므로, 패킷 손실률이 감소되어서 스루풋 효율을 향상시킬 수 있다. 예를 들어, 이더넷이 CPRI 데이터를 반송하는 데 사용되는 경우에, CPRI 데이터의 패킷 손실 속도가 감소될 수 있으므로 CPRI 데이터 처리 효율을 향상시킨다.

도 6(a)는 종래 기술의 이더넷 패킷의 프레임 포맷의 개략도이다. 도 6(a)에 도시된 바와 같이, 이더넷 패킷은 소스 MAC 어드레스(SRCMAC), 목적지 MAC 어드레스(DestMAC), 이더넷 타입(EtherType), 페이로드(Payload) 및 FCS(FCS) 체크 비트를 포함한다. 소스 MAC 주소 및 목적지 MAC 주소는 이더넷 패킷의 포워딩 주소이다. 이더넷 타입은 페이로드에 대응하며, 이더넷 타입은 다음 필드가 페이로드임을 표시하는 데 사용되며 페이로드의 페이로드 타입을 나타낼 수도 있다. 페이로드는, CPRI 데이터 및 IP 데이터 등을 포함하는, 이더넷 패킷으로 반송되는 데이터 정보이다. FCS 필드는 이더넷 패킷의 끝에 위치되고, 전체 이더넷 패킷에 대한 체크를 수행하는 데 사용된다. 이더넷 패킷의 비트가 올바르지 않으면, 체크 결과는 올바르지 않으며, 전체 이더넷 패킷이 폐기된다.

도 6(b)는 본 발명의 일 실시예에 따른 이더넷 패킷의 프레임 포맷의 개략도이다. 도 6(a)에 도시된 이더넷 패킷의 프레임 포맷에 기초해서, 도 6(b)에 도시된 이더넷 패킷의 프레임 포맷에는 패킷 헤더 체크 비트, 예를 들어 CRC 체크 비트가 부가된다. 선택적으로, 이더넷 타입(이더넷 타입 1) 필드가 CRC 체크 비트 앞에 부가되고, 이더넷 타입 1은 다음 필드가 CRC 체크 비트라는 것을 나타내는 데 사용된다. CRC 체크 비트에 의해 커버되는 체크 영역은 적어도 목적지 MAC 어드레스를 포함하며, 즉 적어도 목적지 MAC 어드레스에 대해서 CRC 체크가 수행되어야 한다. 선택적으로, CRC 체크 비트에 의해 커버되는 체크 영역은 다른 패킷 헤더 정보, 예를 들어 소스 MAC 어드레스, 이더넷 타입 1 및 이더넷 타입 2를 더 포함할 수 있다.

도 7(a)는 종래의 이더넷 패킷의 프레임 포맷의 개략도이다. 도 6(a)과 비교하면, 도 7(a)에 도시된 이더넷 패킷은 VLAN 태그(VLAN TAG) 및 이 VLAN 태그에 대응하는 이더넷 타입(이더넷 타입 1)을 더 반송한다. 이더넷 타입 1은 다음 필드가 VLAN 태그라는 것을 나타내는 데 사용되며, VLAN 태그의 타입을 더 나타낼 수도 있다.

도 7(b)는 본 발명의 실시예에 따른 이더넷 패킷의 프레임 포맷의 개략도이다. 도 7(a)에 도시된 이더넷 패킷의 프레임 포맷에 기초해서, 도 7(b)에 도시된 이더넷 패킷의 프레임 포맷에는 패킷 헤더 체크 비트, 예를 들어 CRC 체크 비트가 부가된다. 선택적으로, 이더넷 타입(이더넷 타입 3) 필드가 CRC 체크 비트 앞에 부가되며, 이더넷 타입 3은 다음 필드가 CRC 체크 비트임을 나타내는 데 사용된다. CRC 체크 비트에 의해 커버되는 체크 영역은 적어도 목적지 MAC 어드레스를 포함하는데, 즉 적어도 목적지 MAC 어드레스에 대해서 CRC 체크가 수행될 필요가 있다. 선택적으로, CRC 체크 비트에 의해 커버되는 체크 영역은 다른 패킷 헤더 정보, 예를 들어 소스 MAC 어드레스, VLAN 태그, 이더넷 타입 1, 이더넷 타입 2 및 이더넷 타입 3을 더 포함할 수 있다.

도 8(a)는 종래 기술의 이더넷 패킷의 프레임 포맷의 개략도이다. 도 7(a)와 비교하면, 도 8(a)에 도시된 이더넷 패킷은 2개의 VLAN 태그, 즉 VLAN 태그(2) 및 VLAN 태그(2)에 대응하는 이더넷 타입(2)이 부가된다. 이더넷 타입 2는 다음 필드가 VLAN 태그 2임을 나타내는 데 사용되며, VLAN 태그 2의 타입을 더 나타낼 수도 있다.

도 8(b)는 본 발명의 일 실시예에 따른 이더넷 패킷의 프레임 포맷의 개략도이다. 도 8(a)에 도시된 이더넷 패킷의 프레임 포맷에 기초해서, 도 8(b)에 도시된 이더넷 패킷의 프레임 포맷에는 패킷 헤더 체크 비트, 예를 들어 CRC 체크 비트가 부가된다. 선택적으로, 이더넷 타입(이더넷 타입 4) 필드가 CRC 체크 비트 앞에 부가되고, 이더넷 타입 4는 다음 필드가 CRC 체크 비트임을 나타내는 데 사용된다. CRC 체크 비트에 의해 커버되는 체크 영역은 적어도 목적지 MAC 어드레스를 포함하고, 즉 적어도 목적지 MAC 어드레스에 대해서 CRC 체크가 수행될 필요가 있다. 선택적으로, CRC 체크 비트에 의해 커버되는 체크 영역은 예를 들어, 소스 MAC 어드레스, VLAN 태그, 이더넷 타입 1, 이더넷 타입 2, 이더넷 타입 3 및 이더넷 타입 4와 같은 다른 패킷 헤더 정보를 더 포함할 수 있다.

선택적으로, 장치가 새롭게 정의된 이더넷 타입 및 CRC 체크 비트를 식별하는 데 실패하면 패킷 포워딩에 가해지는 충격을 방지하기 위해서, 다른 패킷 헤더 정보 뒤에 CRC 체크 비트가 설정될 수 있으며, 예를 들어 소스 MAC 어드레스, 목적지 MAC 주소 및 VLAN 태그 이후에 페이로드에 대응하는 이더넷 타입 이전에 설정될 수 있다. 물론, CRC 체크 비트는 이더넷 패킷의 임의의 위치에 설정될 수 있으며, 본 발명에서는 제한을 두는 것을 아니다.

CPRI 데이터가 이더넷 패킷을 이용하여 반송되는 경우, 이더넷 패킷의 페이로드에 CPRI 데이터의 캡슐화 정보가 더 부가될 수도 있다. 도 9(a)는 종래 기술의 IEEE 1904.3에 정의된, 이더넷에서 반송되는 CPRI 데이터의 프레임 포맷을 도시한다. 도 9(a)에 도시된 바와 같이, 프레임 포맷은 버전 번호(ver), 패킷 타입(pkttype), 플로우 식별자(flowID), 길이(length), 시퀀스 번호(oderinginfo), 서브 타입(subtype), 페이로드 바이트(payload bytes) 등을 포함할 수 있다. CPRI 데이터의 캡슐화 정보는 페이로드 바이트 이외의 필드를 포함한다. 프레임 포맷의 필드는 이더넷 패킷의 페이로드에 예를 들어, 본 발명의 실시예들에서 제공되며 도 6(b), 도 7(b) 또는 도 8(b)에 도시된 이더넷 패킷의 페이로드에 존재할 수 있다.

도 9(b)는 본 발명의 일 실시예에 따른 이더넷으로 반송되는 CPRI 데이터의 프레임 포맷을 도시한다. 도 9(a)에 도시된 프레임 포맷에 기초해서, 도 9(b)에 도시된 CPRI 데이터의 프레임 포맷에는 CRC 체크 비트가 부가된다. 선택적으로, CRC 체크 비트가 32번째 비트와 정렬되도록 하기 위해서 보존 필드가 더 보존될 수 있다. 선택적으로, CRC 체크 비트에 의해 커버되는 체크 영역은 CPRI 데이터의 적어도 포워딩 정보(예를 들어, 플로우 식별자 또는 타임 스탬프)를 포함하며, 즉, 적어도 CPRI 데이터의 포워딩 정보에 대한 체크가 수행될 필요가 있다. CRC 체크 비트에 의해 커버되는 체크 영역은 CPRI 데이터의 다른 캡슐화 정보를 더 포함할 수 있으며, 즉 페이로드 바이트 이외의 필드에 대한 체크가 수행된다. 그러나, CRC 체크 비트에 의해 커버되는 체크 영역은 일반적으로 CRC 체크 비트 및 보존 필드를 포함하지 않는다. 프레임 포맷의 필드는 이더넷 패킷의 페이로드에 예를 들어, 본 발명의 실시예들에서 제공되며 도 6(b), 도 7(b) 또는 도 8(b)에 도시된 이더넷 패킷의 페이로드에 존재할 수 있다. 선택적으로, 이더넷 패킷의 목적지 MAC 어드레스에 대한 체크를 수행하는 데 사용되는 제 1 CRC 체크 비트(예를 들어, 도 6(b)에 도시된 CRC 체크 비트) 및 CPRI 데이터의 포워딩 정보에 대한 체크를 수행하는 데 사용되는 제 2 CRC 체크 비트(예를 들어, 도 9(b)에 도시된 CRC 체크 비트)는 동일한 체크 비트일 수도 있고 혹은 상이한 체크 비트일 수도 있다. 제 1 CRC 체크 비트 및 제 2 CRC 체크 비트가 동일한 체크 비트인 경우, 이들은 이더넷 패킷의 헤더 또는 페이로드에 위치될 수 있다. 제 1 CRC 체크 비트와 제 2 CRC 체크 비트가 서로 다른 체크 비트인 경우, 제 1 CRC 체크 비트는 이더넷 패킷의 헤더에 위치될 수 있고, 제 2 CRC 체크 비트는 이더넷 패킷의 페이로드에 위치될 수 있다.

다른 방안으로, CPRI 데이터가 MPLS/PW 패킷으로 직접 반송되고, 이후에 MPLS/PW 패킷이 이더넷 패킷으로 반송될 수도 있다. 이러한 반송 방식은 상대적으로 높은 QoS 요구를 갖는 시나리오에 적용될 수 있다. 도 10은 본 발명의 일 실시예에 따른 이더넷 및 MPLS/PW으로 반송되는 CPRI 데이터의 프레임 포맷을 도시한다. 도 10에 도시된 바와 같이, 프레임 포맷은 이더넷 계층, MPLS/PW 계층 및 CPRI 계층의 3개의 계층으로 구성된다. 이더넷 계층은 소스 MAC 주소, 목적지 MAC 주소 및 이더넷 타입을 포함하며, 이더넷 패킷의 목적지 MAC 주소(또는 패킷 헤더 정보)에 대한 체크를 수행하는 데 사용되는 제 1 CRC 체크 비트를 더 포함할 수 있다. MPLS/PW 계층은 MPLS 레이블을 포함한다. 선택적으로 2개의 MPLS 레이블이 사용될 수 있다. CPRI 계층은 시퀀스 번호, CPRI 타입, 타임 스탬프, 카운터, 길이 및 페이로드를 포함하고, CPRI 데이터의 포워딩 정보(또는 캡슐화 정보) 및 MPLS 레이블에 대한 체크를 수행하기 위해 사용되는 제 2 CRC 체크 비트를 더 포함할 수 있다. 제 2 CRC 체크 비트의 커버리지 영역은 CPRI 데이터의 포워딩 정보(또는 캡슐화 정보)를 포함할 수 있고, MPLS/PW에 적어도 하나의 레이블을 더 포함할 수 있다. 일반적으로, 내부(PW) MPLS 레이블이 커버되어야 한다. 도 10의 CPRI 계층에서의 프레임 포맷은 단지 예시일 뿐이며, 대안적으로 도 9(b)에 도시된 프레임 포맷과 같은 또 다른 프레임 포맷이 사용될 수도 있다는 것을 알아야 한다. 도 10의 이더넷 계층에서의 프레임 포맷은 또한 도 6(b), 도 7(b) 또는 도 8(b)에 도시된 프레임 포맷을 사용할 수도 있다.

본 발명의 실시예에서 설명한 "이더넷 패킷의 패킷 헤더 정보"는 이더넷 패킷의 페이로드 이전의 필드일 수 있으며, 일반적으로 체크 비트(예를 들어, CRC)를 포함하지 않는다. "CPRI 데이터의 캡슐화 정보"는 CPRI 데이터의 페이로드 이전의 필드일 수 있으며, 일반적으로 체크 비트(예를 들어, CRC) 및 보존 필드 등을 포함하지 않는다. "이더넷 패킷의 헤더 정보"는 "이더넷 패킷의 헤더"에 포함된 정보이다. 예를 들어, 도 6(b)에서, 이더넷 패킷의 패킷 헤더 정보는 소스 MAC 어드레스, 목적지 MAC 어드레스, 이더넷 타입 1 및 이더넷 타입 2를 포함하지만, 커버되는 체크 영역은 일반적으로 CRC를 포함하지 않는다. 도 9(b)에서, CPRI 데이터의 캡슐화 정보는 페이로드 바이트 이외의 필드를 포함하지만, 커버되는 체크 영역은 대개 CRC를 포함하지 않는다. 본 발명의 이 실시예에서, "커버되는 체크 영역"은 체크 비트를 사용하여 체크가 수행되어야 하는 필드이다.

도 11은 본 발명의 일 실시예에 따른 데이터 처리의 예시적인 흐름도이다. 도 11에 도시된 바와 같이, 이 실시예의 방법 단계는, 예를 들어 도 4의 제 1 장치, 제 2 장치 또는 제 3 장치와 같은, 이더넷 장치에 의해 수행될 수 있으며, 다음 단계를 포함한다.

S1101 : 이더넷 패킷을 수신하고, 여기서 이더넷 패킷은 제 1 패킷 헤더 체크 비트를 반송하며, 제 1 패킷 헤더 체크 비트는 이더넷 패킷의 포워딩 정보에 대한 체크를 수행하는 데 사용된다.

이더넷 장치는 적어도 하나의 RRU 또는 다른 이더넷 장치로부터 이더넷 패킷을 수신할 수 있다. 본 발명의 실시예에서의 이더넷 패킷의 프레임 포맷에 대해서는, 전술한 실시예, 예를 들어도 6(b), 도 7(b) 및 도 8(b)에 도시된 실시예를 참조한다. 이더넷 패킷으로 반송되는 제 1 패킷 헤더 체크 비트, 예를 들어 CRC 체크 비트는 이더넷 패킷의 포워딩 정보, 예를 들어 목적지 MAC 주소에 대한 체크를 수행하는 데 사용된다.

S1102 : 제 1 패킷 헤더 체크 비트에 기초해서 이더넷 패킷의 포워딩 정보에 대한 체크를 수행한다.

본 발명의 이 실시예에서, 이더넷 패킷은 단 하나의 제 1 패킷 헤더 체크 비트(CRC 체크 비트)만을 반송할 수 있으며, 여기서 제 1 패킷 헤더 체크 비트는 이더넷 패킷의 헤더에 위치될 수도 있고, 이더넷 패킷의 페이로드에 위치될 수도 있다.

도 6(b), 도 7(b) 및 도 8(b)를 참조하면, 제 1 패킷 헤더 체크 비트가 이더넷 패킷의 헤더에 위치되는 경우에, 이더넷 패킷의 포워딩 정보는, 이더넷 패킷의 목적지 MAC 주소를 포함한다. 선택적으로, 제 1 패킷 헤더 체크 비트에 기초해서, 이더넷 패킷의 다른 패킷 헤더 정보, 예를 들어 소스 MAC 어드레스, 이더넷 타입 및 VLAN 태그에 대한 체크를 수행할 수 있다.

이더넷 패킷이 다른 서비스 데이터를 반송할 때, 예컨대 도 9(b)를 참조하면, 이더넷 패킷의 페이로드가 CPRI 데이터를 반송하고 제 1 패킷 헤더 체크 비트가 이더넷 패킷의 페이로드에 위치되는 경우에, 이더넷 패킷의 포워딩 정보는, 이더넷 패킷의 목적지 MAC 주소 및 CPRI 데이터의 포워딩 정보를 포함한다. 선택적으로, 제 1 패킷 헤더 체크 비트에 기초해서, 이더넷 패킷의 다른 패킷 헤더 정보, 예를 들어 소스 MAC 어드레스, 이더넷 타입 및 VLAN 태그에 대한 체크가 수행될 수 있다. 제 1 패킷 헤더 체크 비트에 기초해서 CPRI 데이터의 다른 캡슐화 정보에 대한 체크가 더 수행될 수 있다.

선택적으로, 이더넷 패킷은 제 1 패킷 헤더 체크 비트 및 제 2 패킷 헤더 체크 비트 모두를 반송할 수 있다. 제 1 패킷 헤더 체크 비트에 기초해서 이더넷 패킷의 목적지 MAC 주소 또는 이더넷 패킷의 패킷 헤더 정보에 대한 체크가 수행될 수 있으며, 제 2 패킷 헤더 체크 비트에 기초해서 CPRI 데이터의 포워딩 정보에 대해 또는 CPRI 데이터의 캡슐화 정보에 대한 체크가 더 수행될 수 있다. 제 1 패킷 헤더 체크 비트 및 제 2 패킷 헤더 체크 비트는 CRC 체크 비트일 수 있다. 제 1 패킷 헤더 체크 비트 및 제 2 패킷 헤더 체크 비트는 상이한 필드에 위치될 수 있는데, 예를 들어, 제 1 패킷 헤더 체크 비트는 이더넷 패킷의 패킷 헤더에 위치되고, 제 2 패킷 헤더 체크 비트는 이더넷 패킷의 페이로드에 위치된다.

선택적으로, 도 10에 도시된 실시예를 참조하면, 이더넷 패킷이 적어도 하나의 MPLS 레이블을 더 반송할 때, 제 2 패킷 헤더 체크 비트에 기초해서 MPLS 레이블 내의 적어도 하나의 레이블, 예를 들어 PW의 MPLS 레이블에 대해서 체크가 수행될 수 있다.

S1103 : 이더넷 패킷의 포워딩 정보의 체크 결과에 기초해서 이더넷 패킷의 포워딩 동작을 결정한다.

이더넷 패킷의 포워딩 정보의 체크 결과가 올바르면, 이더넷 패킷이 포워딩되고, 또는 이더넷 패킷의 포워딩 정보의 체크 결과가 올바르지 않은 경우, 이더넷 패킷은 포워딩되지 않거나 폐기된다. 예를 들어, 이더넷 패킷의 포워딩 여부는 이더넷 패킷의 목적지 MAC 주소의 체크 결과 또는 이더넷 패킷의 패킷 헤더 정보의 체크 결과에 기초해서 결정될 수 있다. 선택적으로, 이더넷 패킷이 CPRI 데이터를 반송하는 경우, 이더넷 패킷이 포워딩되어야 하는지 여부는 또한 CPRI 데이터의 포워딩 정보의 체크 결과 또는 CPRI 데이터의 캡슐화 정보의 체크 결과에 기초해서 결정될 수 있다. 선택적으로, 이더넷 패킷이 적어도 하나의 MPLS 레이블을 더 반송하는 경우, 이더넷 패킷이 포워딩되어야 하는지 여부는 또한 MPLS 레이블의 체크 결과를 참조하여 결정될 수 있다. 선택적으로, 이더넷 패킷의 포워딩 정보가 올바른 경우, FCS 체크 비트에 기초해서 이더넷 패킷의 각 비트 또는 페이로드에 대한 체크가 더 수행될 수 있고, 각 비트 또는 페이로드의 체크 결과가 올바르면 이더넷 패킷이 포워딩된다.

이더넷 장치의 포워딩 모드는 저장-포워드 모드 및 컷스루(cut-through) 포워딩 모드를 포함한다. 저장-전송 모드의 경우, 이더넷 패킷의 FCS 체크는 실패하지만 이더넷 패킷의 포워딩 정보에 대한 체크가 올바르다면 오류가 발생한 비트는 패킷 헤더에 없다는 것을 나타내며, 패킷은 계속 포위딩될 수 있다. 그러나 이더넷 패킷의 포워딩 정보에 대한 체크가 실패하면 패킷은 폐기되어야 한다. 컷스루 포워딩 모드에서, 패킷의 포워딩 동작은 FCS 체크에 의존할 수 없다. 컷스루 포워딩이란, 전체 패킷이 수신 이후가 아닌, 특정 길이(예를 들어, 20바이트 또는 40바이트)의 패킷이 수신된 이후에 패킷의 포워딩 동작이 결정되기 시작된다는 것을 의미한다. 이 포워딩 모드는 지연을 감소시킬 수 있다. 그러나 포워딩은 패킷에 대한 FCS 체크가 수행되기 이전에 시작된다. FCS 체크에서 오류가 발견되면, 패킷은 폐기될 수 없다. 따라서, 컷스루 포워딩 모드에서는 CRC 체크 비트를 이용하여 포워딩 정보에 대한 체크가 수행되고, 패킷이 포워딩되기 전에 체크가 완료되어서, 포워딩 정보의 체크 효율성 및 정확성을 향상시킬 수 있다.

본 발명의 실시예에서, 이더넷 장치는 패킷 헤더 체크 비트를 사용하여 이더넷 패킷의 포워딩 정보에 대한 체크를 수행하고, 이로써 체크 효율이 향상될 수 있다. 포워딩 정보가 올바르면 이더넷 패킷이 포워딩될 수 있으므로, 이더넷 패킷의 페이로드 내의 어떤 비트에서 에러가 일어날 때 발생되는 패킷 손실에 의한 패킷 손실률이 높다는 종래 기술의 문제점을 해결하고, 데이터 전송의 스루풋 효율을 향상시킬 수 있다.

도 12는 본 발명의 일 실시예에 따른 장치의 개략 구조도이다. 도 12에 도시된 바와 같이, 이 장치는 이더넷 장치, 예를 들어 도 4의 제 1 장치, 제 2 장치 또는 제 3 장치일 수 있다. 장치는 다음의 기능 모듈을 포함한다.

수신 모듈(1201)은 이더넷 패킷을 수신하도록 구성되며, 이더넷 패킷은 제 1 패킷 헤더 체크 비트를 반송하고, 제 1 패킷 헤더 체크 비트는 이더넷 패킷의 포워딩 정보에 대한 체크를 수행하는 데 사용된다.

수신 모듈(1201)은 적어도 하나의 RRU 또는 다른 이더넷 장치로부터 이더넷 패킷을 수신할 수 있다. 본 발명의 실시예에서의 이더넷 패킷의 프레임 포맷에 대해서는, 전술한 실시예, 예를 들어, 도 6(b), 도 7(b) 및 도 8(b)에 도시된 실시예를 참조한다. 이더넷 패킷으로 반송되는 제 1 패킷 헤더 체크 비트, 예를 들어 CRC 체크 비트는 이더넷 패킷의 포워딩 정보, 예를 들어 목적지 MAC 주소에 대한 체크를 수행하는 데 사용된다.

체크 모듈(1202)은 제 1 패킷 헤더 체크 비트에 기초해서 이더넷 패킷의 포워딩 정보에 대한 체크를 수행하도록 구성된다.

본 발명의 이 실시예에서, 이더넷 패킷은 단 하나의 제 1 패킷 헤더 체크 비트(CRC 체크 비트)만을 반송할 수 있으며, 여기서 제 1 패킷 헤더 체크 비트는 이더넷 패킷의 헤더에 위치될 수도 있고, 이더넷 패킷의 페이로드에 위치될 수도 있다.

도 6(b), 도 7(b) 및 도 8(b)를 참조하면, 제 1 패킷 헤더 체크 비트가 이더넷 패킷의 헤더에 위치되는 경우에, 이더넷 패킷의 포워딩 정보는, 이더넷 패킷의 목적지 MAC 주소를 포함한다. 체크 모듈(1202)은 제 1 패킷 헤더 체크 비트에 기초해서, 이더넷 패킷의 다른 패킷 헤더 정보, 예를 들어 소스 MAC 어드레스, 이더넷 타입 및 VLAN 태그에 대한 체크를 수행할 수 있다.

이더넷 패킷이 다른 서비스 데이터를 반송할 때, 예컨대 도 9(b)를 참조하면, 이더넷 패킷의 페이로드가 CPRI 데이터를 반송하고 제 1 패킷 헤더 체크 비트가 이더넷 패킷의 페이로드에 위치되는 경우에, 이더넷 패킷의 포워딩 정보는, 이더넷 패킷의 목적지 MAC 주소 및 CPRI 데이터의 포워딩 정보를 포함한다. 선택적으로, 제 1 패킷 헤더 체크 비트에 기초해서, 이더넷 패킷의 다른 패킷 헤더 정보, 예를 들어 소스 MAC 어드레스, 이더넷 타입 및 VLAN 태그에 대한 체크가 수행될 수 있다. 제 1 패킷 헤더 체크 비트에 기초해서 CPRI 데이터의 다른 캡슐화 정보에 대한 체크가 더 수행될 수 있다.

선택적으로, 이더넷 패킷은 제 1 패킷 헤더 체크 비트 및 제 2 패킷 헤더 체크 비트 모두를 반송할 수 있다. 체크 모듈(1202)은 제 1 패킷 헤더 체크 비트에 기초해서 이더넷 패킷의 목적지 MAC 주소 또는 이더넷 패킷의 패킷 헤더 정보에 대한 체크를 수행할 수 있으며, 제 2 패킷 헤더 체크 비트에 기초해서 CPRI 데이터의 포워딩 정보에 대해 또는 CPRI 데이터의 캡슐화 정보에 대한 체크를 더 수행할 수 있다. 제 1 패킷 헤더 체크 비트 및 제 2 패킷 헤더 체크 비트는 CRC 체크 비트일 수 있다. 제 1 패킷 헤더 체크 비트 및 제 2 패킷 헤더 체크 비트는 상이한 필드에 위치될 수 있는데, 예를 들어, 제 1 패킷 헤더 체크 비트는 이더넷 패킷의 패킷 헤더에 위치되고, 제 2 패킷 헤더 체크 비트는 이더넷 패킷의 페이로드에 위치된다.

선택적으로, 도 10에 도시된 실시예를 참조하면, 이더넷 패킷이 적어도 하나의 MPLS 레이블을 더 반송할 때, 체크 모듈(1202)은 제 2 패킷 헤더 체크 비트에 기초해서 MPLS 레이블 내의 적어도 하나의 레이블, 예를 들어 PW의 MPLS 레이블에 대해서 체크를 수행할 수 있다.

포워딩 모듈(1203)은 이더넷 패킷의 포워딩 정보의 체크 결과에 기초해서 이더넷 패킷의 포워딩 동작을 결정하도록 구성된다.

이더넷 패킷의 포워딩 정보의 체크 결과가 올바르면, 포워딩 모듈(1203)은 이더넷 패킷을 포워딩하고, 또는 이더넷 패킷의 포워딩 정보의 체크 결과가 올바르지 않으면, 포워딩 모듈(1203)은 이더넷 패킷을 포워딩되지 않거나 폐기한다. 예를 들어, 이더넷 패킷이 포워딩되어야 하는지 여부는 이더넷 패킷의 목적지 MAC 주소의 체크 결과 또는 이더넷 패킷의 패킷 헤더 정보의 체크 결과에 기초해서 결정될 수 있다. 선택적으로, 이더넷 패킷이 CPRI 데이터를 반송하는 경우, 포워딩 모듈(1203)은 또한 CPRI 데이터의 포워딩 정보의 체크 결과 또는 CPRI 데이터의 캡슐화 정보의 체크 결과에 기초해서 이더넷 패킷이 포워딩되어야 하는지 여부를 결정할 수 있다. 선택적으로, 이더넷 패킷이 적어도 하나의 MPLS 레이블을 더 반송하는 경우, 포워딩 모듈(1203)은 또한 MPLS 레이블의 체크 결과를 참조하여 이더넷 패킷이 포워딩되어야 하는지 여부를 결정할 수 있다. 선택적으로, 이더넷 패킷의 포워딩 정보가 올바른 경우, FCS 체크 비트에 기초해서 이더넷 패킷의 각 비트 또는 페이로드에 대한 체크가 더 수행될 수 있고, 각 비트 또는 페이로드의 체크 결과가 올바르면 포워딩 모듈(1203)은 이더넷 패킷을 포워딩한다.

본 발명의 이 실시예에서, 이더넷 장치는 패킷 헤더 체크 비트를 사용하여 이더넷 패킷의 포워딩 정보에 대한 체크를 수행하고, 이로써 체크 효율이 향상될 수 있다. 이더넷 패킷의 포워딩 정보가 올바르면 이더넷 패킷이 포워딩될 수 있으므로, 이더넷 패킷의 페이로드 내의 어떤 비트에서 에러가 일어날 때 발생되는 패킷 손실에 의한 패킷 손실률이 높다는 종래 기술의 문제점을 해결하고, 데이터 전송의 스루풋 효율을 향상시킬 수 있다.

도 13은 본 발명의 일 실시예에 따른 이더넷 장치의 개략 구조도이다. 도 13에 도시된 바와 같이, 이더넷 장치(1300)는 프로세서(1301), 메모리(1302), 및 적어도 하나의 네트워크 인터페이스, 예를 들어 네트워크 인터페이스(1303) 및 네트워크 인터페이스(1304)를 포함한다.

프로세서(1301)는 범용 중앙 처리 장치(Central Processing Unit:CPU), 마이크로프로세서, 응용 주문형 집적 회로(Application Specific Integrated Circuit:ASIC), 또는 본 발명의 이 실시예에서 제공되는 기술적 솔루션을 구현하기 위한 적어도 하나의 집적 회로이다.

메모리(1302)는 판독 전용 메모리(Read Only Memory:ROM), 정적 저장 장치, 동적 저장 장치 또는 랜덤 액세스 메모리(Random Access Memory:RAM)일 수 있다. 메모리(1302)는 운영 체제 및 다른 애플리케이션 프로그램을 저장할 수 있다. 본 발명의 실시예에 제공되는 기술 솔루션이 소프트웨어 또는 펌웨어로 구현되는 경우, 본 발명의 실시예에서 제공되는 기술적 솔루션을 구현하기 위해 사용되는 프로그램 코드는 메모리(1302)에 저장되고 프로세서(1301)에 의해 실행된다.

네트워크 인터페이스(1303, 1304)는 이더넷 장치(1300)와 다른 장치 사이의 또는 이더넷 장치(1300)와 통신 네트워크 사이의 통신을 구현하기 위해, 예를 들어 송수신기형 장치를 사용하지만, 이것으로 한정되는 것은 아니다. 예를 들어, 네트워크 인터페이스(1303)는 적어도 하나의 RRU로부터 CPRI 데이터를 수신하거나 CPRI 데이터를 적어도 하나의 RRU에 송신할 수 있다. 네트워크 인터페이스(1304)는 다른 이더넷 장치로부터 이더넷 패킷을 수신하거나 이더넷 패킷을 다른 이더넷 장치에 송신할 수 있다. 여기서, 네트워크 인터페이스(1303, 1304)를 나누는 것은 논리적으로 나누는 것일 뿐, 실제 제품에서는 네트워크 인터페이스들(1303, 1304)가 동일한 물리적 인터페이스를 사용하여 구현할 수도 있다.

이더넷 장치(1300)는 네트워크 인터페이스(1303 또는 1304)를 이용하여 이더넷 패킷을 수신하고, 여기서 이더넷 패킷은 제 1 패킷 헤더 체크 비트를 반송하며, 제 1 패킷 헤더 체크 비트는 이더넷 패킷의 포워딩 정보에 대한 체크를 수행하는 데 사용된다. 네트워크 컨트롤러는, 프로세서(1301)를 이용해서 메모리(1302)에 저장된 코드를 실행하며, 이로써 제 1 패킷 헤더 체크 비트에 기초해서 이더넷 패킷의 포워딩 정보에 대한 체크를 수행하고 이더넷 패킷의 포워딩 정보의 체크 결과에 기초해서 이더넷 패킷의 포워딩 동작을 결정한다.

이더넷 패킷의 포워딩 정보의 체크 결과가 올바른 경우, 네트워크 인터페이스(1303 또는 1304)는 이더넷 패킷을 포워딩하고, 또는 이더넷 패킷의 포워딩 정보의 체크 결과가 올바르지 않은 경우, 네트워크 인터페이스(1303 또는 1304)는 포워딩을 스킵하거나 이더넷 패킷을 폐기한다.

특히, 도 13에 도시된 이더넷 장치(1300)는 본 발명의 임의의 실시예의 기술적 솔루션을 구현할 수 있다. 도 13에 도시된 이더넷 장치(1300)가 프로세서(1301), 메모리(1302) 및 네트워크 인터페이스(1303, 1304)만을 도시하고 있지지만, 당업자라면 특정 구현 프로세스 동안에 이더넷 장치(1300)가 정상적인 작동에 필요한 다른 장치를 더 포함한다는 것을 이해할 것이다. 나아가, 특정한 요구에 기초해서, 당업자는 이더넷 장치(1300)가 추가 기능을 구현하는 하드웨어 장치를 더 포함할 수 있다는 것을 이해할 것이다. 예를 들어, 이더넷 장치(1300)는 전원, 팬, 클록 유닛 및 메인 제어 유닛 등을 더 포함한다. 또한, 당업자는 이더넷 장치(1300)가 이와 달리 본 발명의 이 실시예를 구현하는데 필요한 장치들만을 포함할 수도 있고, 도 13에 도시된 모든 장치들을 반드시 포함하지 않을 수도 있다는 것을 이해할 것이다.

본 발명의 실시예에서, 이더넷 장치는 패킷 헤더 체크 비트를 사용하여 포워딩 정보에 대한 체크를 수행하고, 이로써 체크 효율이 향상될 수 있다. 포워딩 정보가 올바르면 이더넷 패킷이 포워딩될 수 있으므로, 이더넷 패킷의 페이로드 내의 어떤 비트에서 에러가 일어날 때 발생되는 패킷 손실에 의한 패킷 손실률이 높다는 종래 기술의 문제점을 해결하고, 데이터 전송의 스루풋 효율을 향상시킬 수 있다.

전술한 설명은 본 발명의 특정 구현예일 뿐이며, 본 발명의 보호 범주를 한정하려는 것은 아니다. 당업자가 본 발명에 개시된 기술적 범위 내에서 용이하게 이해하는 모든 변형예 또는 대체는 본 발명의 보호 범주 내에 속한다. 따라서, 본 발명의 보호 범주는 청구 범위의 보호 범주를 따라야 한다.

Claims (18)

1. 데이터 전송 방법으로서,
   이더넷 패킷을 수신하는 단계 - 상기 이더넷 패킷은 제 1 패킷 헤더 체크 비트를 반송하고, 상기 제 1 패킷 헤더 체크 비트는 상기 이더넷 패킷의 포워딩 정보에 대한 체크를 수행하는 데 사용되고, 상기 제 1 패킷 헤더 체크 비트가 상기 이더넷 패킷의 헤더에 위치되고, 상기 이더넷 패킷의 포워딩 정보는 상기 이더넷 패킷의 목적지 MAC(Media Access Control) 주소를 포함하고, 상기 이더넷 패킷은 CPRI(common public radio interface) 데이터를 반송하고, 상기 이더넷 패킷은 제 2 패킷 헤더 체크 비트를 반송하고, 상기 제 2 패킷 헤더 체크 비트는 상기 CPRI 데이터의 포워딩 정보에 대한 체크를 수행하는 데 사용됨 - 와,
   상기 제 1 패킷 헤더 체크 비트에 기초하여 상기 이더넷 패킷의 포워딩 정보에 대한 체크를 수행하는 단계와,
   상기 이더넷 패킷의 포워딩 정보의 체크 결과에 기초해서 상기 이더넷 패킷의 포워딩 동작을 결정하는 단계와,
   상기 제 2 패킷 헤더 체크 비트에 기초하여 상기 CPRI 데이터의 포워딩 정보에 대한 체크를 수행하는 단계와,
   상기 CPRI 데이터의 포워딩 정보의 체크 결과에 기초하여 상기 CPRI 데이터의 포워딩 동작을 결정하는 단계
   를 포함하는 데이터 전송 방법.
   
2. 제 1 항에 있어서,
   상기 이더넷 패킷의 포워딩 정보의 체크 결과에 기초하여 상기 이더넷 패킷의 포워딩 동작을 결정하는 단계는,
   상기 이더넷 패킷의 포워딩 정보의 상기 체크 결과가 올바른(correct) 경우, 상기 이더넷 패킷을 포워딩하는 단계, 또는
   상기 이더넷 패킷의 포워딩 정보의 상기 체크 결과가 올바르지 않은(incorrect) 경우, 상기 이더넷 패킷의 포워딩을 스킵하는 단계
   를 포함하는
   데이터 전송 방법.
   
3. 삭제
4. 삭제
5. 삭제
6. 제 1 항에 있어서,
   상기 이더넷 패킷이 적어도 하나의 MPLS(Multiprotocol Label Switching) 레이블을 추가로 반송할 때,
   상기 방법은,
   상기 제 2 패킷 헤더 체크 비트에 기초해서 상기 MPLS 레이블 내의 적어도 하나의 레이블에 대한 체크를 수행하는 단계와,
   상기 MPLS 레이블의 체크 결과에 기초해서 상기 이더넷 패킷의 포워딩 동작을 결정하는 단계
   를 포함하는
   데이터 전송 방법.
   
7. 제 2 항에 있어서,
   상기 이더넷 패킷의 포워딩 정보의 상기 체크 결과가 올바른 경우,
   상기 방법은,
   FCS(frame check sequence) 체크 비트에 기초해서 상기 이더넷 패킷의 각 비트에 대한 체크를 수행하거나 혹은 FCS 체크 비트에 기초해서 상기 이더넷 패킷의 페이로드에 대한 체크를 수행하는 단계와,
   각 비트 또는 상기 페이로드의 체크 결과가 올바른 경우, 상기 이더넷 패킷을 포워딩하는 단계
   를 더 포함하는
   데이터 전송 방법.
   
8. 장치로서,
   이더넷 패킷을 수신하도록 구성된 수신 모듈 - 상기 이더넷 패킷은 제 1 패킷 헤더 체크 비트를 반송하고, 상기 제 1 패킷 헤더 체크 비트는 상기 이더넷 패킷의 포워딩 정보에 대한 체크를 수행하는 데 사용되고, 상기 제 1 패킷 헤더 체크 비트가 상기 이더넷 패킷의 헤더에 위치되고, 상기 이더넷 패킷의 포워딩 정보는 상기 이더넷 패킷의 목적지 MAC(Media Access Control) 주소를 포함하고, 상기 이더넷 패킷은 CPRI(common public radio interface) 데이터를 반송하고, 상기 이더넷 패킷은 제 2 패킷 헤더 체크 비트를 반송하고, 상기 제 2 패킷 헤더 체크 비트는 상기 CPRI 데이터의 포워딩 정보에 대한 체크를 수행하는 데 사용됨 - 과,
   상기 제 1 패킷 헤더 체크 비트에 기초하여 상기 이더넷 패킷의 포워딩 정보에 대한 체크를 수행하고, 상기 제 2 패킷 헤더 체크 비트에 기초하여 상기 CPRI 데이터의 포워딩 정보에 대한 체크를 수행하도록 구성된 체크 모듈과,
   상기 이더넷 패킷의 포워딩 정보의 체크 결과에 기초해서 상기 이더넷 패킷의 포워딩 동작을 결정하고, 상기 CPRI 데이터의 포워딩 정보의 체크 결과에 기초하여 상기 CPRI 데이터의 포워딩 동작을 결정하도록 구성된 포워딩 모듈
   을 포함하는 장치.
   
9. 제 8 항에 있어서,
   상기 포워딩 모듈은,
   상기 이더넷 패킷의 포워딩 정보의 상기 체크 결과가 올바른 경우에는 상기 이더넷 패킷을 포워딩하거나, 또는
   상기 이더넷 패킷의 포워딩 정보의 상기 체크 결과가 올바르지 않은 경우에는 상기 이더넷 패킷의 포워딩을 스킵하도록
   구성되는
   장치.
   
10. 삭제
11. 삭제
12. 삭제
13. 제 8 항에 있어서,
    상기 체크 모듈은, 상기 이더넷 패킷이 적어도 하나의 MPLS 레이블을 추가로 반송할 때, 상기 제 2 패킷 헤더 체크 비트에 기초해서 상기 MPLS 레이블 내의 적어도 하나의 레이블에 대한 체크를 수행하도록 더 구성되고,
    상기 포워딩 모듈은 상기 MPLS 레이블의 체크 결과에 기초해서 상기 이더넷 패킷의 포워딩 동작을 결정하도록 더 구성되는
    장치.
    
14. 제 9 항에 있어서,
    상기 체크 모듈은, 상기 이더넷 패킷의 포워딩 정보의 상기 체크 결과가 올바른 경우, FCS 체크 비트에 기초해서 상기 이더넷 패킷의 각 비트에 대한 체크를 수행하거나 혹은 FCS 체크 비트에 기초해서 상기 이더넷 패킷의 페이로드에 대한 체크를 수행하도록 더 구성되고,
    상기 포워딩 모듈은 각 비트 또는 상기 페이로드의 체크 결과가 올바른 경우, 상기 이더넷 패킷을 포워딩하도록 더 구성되는
    장치.
    
15. 제 1 장치 및 제 2 장치를 포함하는 시스템으로서,
    상기 제 1 장치는 CPRI 데이터를 수신하고, 상기 CPRI 데이터를 이더넷 패킷으로 캡슐화하며, 상기 이더넷 패킷에 제 1 패킷 헤더 체크 비트 - 상기 제 1 패킷 헤더 체크 비트는 상기 이더넷 패킷의 포워딩 정보에 대한 체크를 수행하는 데 사용되고, 상기 이더넷 패킷은 제 2 패킷 헤더 체크 비트를 반송하고, 상기 제 2 패킷 헤더 체크 비트는 상기 CPRI 데이터의 포워딩 정보에 대한 체크를 수행하는 데 사용됨 - 를 부가하고, 상기 이더넷 패킷을 송신하도록 구성되고,
    상기 제 2 장치는, 상기 이더넷 패킷을 수신하고, 상기 제 1 패킷 헤더 체크 비트에 기초해서 상기 이더넷 패킷의 포워딩 정보에 대한 체크를 수행하며, 상기 이더넷 패킷의 포워딩 정보의 체크 결과에 기초해서 상기 이더넷 패킷으로부터 상기 CPRI 데이터를 캡슐 해제(decapsulate)하고, 상기 제 2 패킷 헤더 체크 비트에 기초해서 상기 CPRI 데이터의 포워딩 정보에 대한 체크를 수행하고, 상기 CPRI 데이터의 포워딩 정보의 체크 결과에 기초해서 상기 CPRI 데이터의 포워딩 동작을 결정하고, 상기 CPRI 데이터를 송신하도록 구성되는
    시스템.
    
16. 삭제
17. 제 15 항에 있어서,
    상기 제 2 장치는, 상기 이더넷 패킷이 적어도 하나의 MPLS 레이블을 추가로 반송할 때, 상기 제 2 패킷 헤더 체크 비트에 기초해서 상기 MPLS 레이블 내의 적어도 하나의 레이블에 대한 체크를 수행하고, 상기 MPLS 레이블의 체크 결과에 기초해서 상기 이더넷 패킷의 포워딩 동작을 결정하도록 더 구성되는
    시스템.
    
18. 제 1 장치, 제 3 장치 및 적어도 하나의 제 2 장치를 포함하는 시스템으로서,
    상기 제 1 장치는 CPRI 데이터를 수신하고, 상기 CPRI 데이터를 이더넷 패킷으로 캡슐화하며, 상기 이더넷 패킷에 제 1 패킷 헤더 체크 비트 - 상기 제 1 패킷 헤더 체크 비트는 상기 이더넷 패킷의 포워딩 정보에 대한 체크를 수행하는 데 사용되고, 상기 이더넷 패킷은 제 2 패킷 헤더 체크 비트를 반송하고, 상기 제 2 패킷 헤더 체크 비트는 상기 CPRI 데이터의 포워딩 정보에 대한 체크를 수행하는 데 사용됨 - 를 부가하고, 상기 이더넷 패킷을 송신하도록 구성되며,
    상기 제 2 장치는, 상기 이더넷 패킷을 수신하고, 상기 제 1 패킷 헤더 체크 비트에 기초해서 상기 이더넷 패킷의 포워딩 정보에 대한 체크를 수행하며, 상기 이더넷 패킷의 포워딩 정보의 체크 결과에 기초해서 상기 이더넷 패킷을 포워딩하도록 구성되고,
    상기 제 3 장치는, 상기 이더넷 패킷을 수신하며, 상기 제 1 패킷 헤더 체크 비트에 기초해서 상기 이더넷 패킷의 포워딩 정보에 대한 체크를 수행하고, 상기 이더넷 패킷의 포워딩 정보의 체크 결과에 기초해서 상기 이더넷 패킷으로부터 상기 CPRI 데이터를 캡슐 해제하며, 상기 제 2 패킷 헤더 체크 비트에 기초해서 상기 CPRI 데이터의 포워딩 정보에 대한 체크를 수행하고, 상기 CPRI 데이터의 포워딩 정보의 체크 결과에 기초해서 상기 CPRI 데이터의 포워딩 동작을 결정하고, 상기 CPRI 데이터를 송신하도록 구성되는
    시스템.

Images