KR102111956B1 - Method for manufacturing crystal semiconductor film - Google Patents
Method for manufacturing crystal semiconductor film Download PDFInfo
- Publication number
- KR102111956B1 KR102111956B1 KR1020157014644A KR20157014644A KR102111956B1 KR 102111956 B1 KR102111956 B1 KR 102111956B1 KR 1020157014644 A KR1020157014644 A KR 1020157014644A KR 20157014644 A KR20157014644 A KR 20157014644A KR 102111956 B1 KR102111956 B1 KR 102111956B1
- Authority
- KR
- South Korea
- Prior art keywords
- irradiation
- semiconductor film
- pulse
- pulse laser
- energy density
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 76
- 239000013078 crystal Substances 0.000 title claims abstract description 61
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 22
- 238000000034 method Methods 0.000 title claims description 13
- 229920006395 saturated elastomer Polymers 0.000 claims abstract description 12
- 238000004904 shortening Methods 0.000 claims description 8
- 230000001678 irradiating effect Effects 0.000 claims description 3
- 229910052709 silver Inorganic materials 0.000 claims 1
- 239000004332 silver Substances 0.000 claims 1
- 238000005224 laser annealing Methods 0.000 abstract description 5
- 239000002245 particle Substances 0.000 abstract description 4
- 239000010408 film Substances 0.000 description 51
- 239000010409 thin film Substances 0.000 description 10
- 238000002425 crystallisation Methods 0.000 description 5
- 230000008025 crystallization Effects 0.000 description 5
- 230000007423 decrease Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 229910021419 crystalline silicon Inorganic materials 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 238000012935 Averaging Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000001493 electron microscopy Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000013081 microcrystal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
- H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
- H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
- H01L21/02678—Beam shaping, e.g. using a mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
- H01L21/02686—Pulsed laser beam
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02691—Scanning of a beam
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Optics & Photonics (AREA)
- Recrystallisation Techniques (AREA)
- Thin Film Transistor (AREA)
Abstract
비단결정 반도체막을 레이저 어닐할 때에 적절한 주사 피치와 조사 횟수에 의해 반도체막을 결정화하기 위해서, 비단결정 반도체막에 대하여 단축폭이 100~500㎛이고 단축 방향의 빔 단면 형상으로 평탄부를 갖는 라인빔 형상의 펄스 레이저를 상대적으로 주사함으로써 펄스마다 이동시키고, 조사 횟수(n)로 오버랩 조사하는 제조 방법으로서, 트랜지스터의 채널 길이를 b로 하고, 펄스 레이저는 펄스 레이저의 조사에 의해 비단결정 반도체막에 미결정화가 발생하는 조사 펄스 에너지 밀도보다 낮고, 복수 횟수 조사에 의해 결정 입경 성장이 포화되는 조사 펄스 에너지 밀도(E)를 갖고, 조사 횟수(n)는 조사 펄스 에너지 밀도(E)의 펄스 레이저 조사에 의해 결정 입경 성장이 포화되는 조사 횟수를 n0으로 해서 (n0-1) 이상으로 하며, 펄스 레이저의 주사 방향을 상기 트랜지스터의 채널 길이 방향으로 하고, 또한 상기 펄스마다의 이동량(c)을 b 미만으로 한다.When a non-single-crystal semiconductor film is subjected to laser annealing, in order to crystallize the semiconductor film by an appropriate scanning pitch and irradiation frequency, the non-single-crystal semiconductor film has a line width of 100 to 500 µm and a flat section in a beam cross-sectional shape in a short axis direction. As a manufacturing method in which the pulse laser is moved for each pulse by relatively scanning, and overlap irradiated with the number of irradiations (n), the channel length of the transistor is b, and the pulse laser is microcrystallized to the non-single crystal semiconductor film by irradiation of the pulse laser. It has a irradiation pulse energy density E that is lower than the generated irradiation pulse energy density and the crystal grain growth is saturated by plural irradiations, and the irradiation number n is determined by pulse laser irradiation of the irradiation pulse energy density E The number of irradiations at which the particle size growth is saturated is set to n0 or more (n0-1), and the scanning direction of the pulse laser The channel length direction of the transistor is set, and the movement amount (c) for each pulse is less than b.
Description
본 발명은 비단결정 반도체막 상에 라인빔 형상의 펄스 레이저를 이동시키면서 복수회 조사(오버랩 조사)하는 결정 반도체막의 제조 방법에 관한 것이다.The present invention relates to a method for manufacturing a crystalline semiconductor film that is irradiated multiple times (overlap irradiation) while moving a line-beam pulse laser on a non-single-crystal semiconductor film.
일반적으로 TV나 PC 디스플레이로 사용되고 있는 박막 트랜지스터는 아모퍼스(비결정) 규소(이후, a-규소라고 함)에 의해 구성되어 있지만, 어떠한 수단에 의해 규소를 결정화(이후, p-규소라고 함)해서 이용함으로써 TFT로서의 성능을 각별히 향상시킬 수 있다. 현재는 저온도에서의 Si 결정화 프로세스로서 엑시머 레이저 어닐 기술이 이미 실용화되어 있고, 휴대 전화 등의 소형 디스플레이용 용도로 빈번히 이용되고 있으며, 또한 대형 화면 디스플레이 등으로의 실용화가 이루어지고 있다.In general, thin film transistors used as TVs or PC displays are composed of amorphous (amorphous) silicon (hereafter referred to as a-silicon), but crystallization of silicon by any means (hereinafter referred to as p-silicon) By using it, the performance as a TFT can be improved significantly. At present, excimer laser annealing technology has already been put into practical use as a Si crystallization process at a low temperature, and is frequently used for small displays such as mobile phones, and has also been put into practical use for large screen displays.
이 레이저 어닐법에서는 높은 펄스 에너지를 갖는 엑시머 레이저를 비단결정 반도체막에 조사함으로써 광 에너지를 흡수한 반도체가 용융 또는 반용융 상태가 되고, 그 후 급속하게 냉각되어 응고될 때에 결정화되는 구조이다. 이때에는 넓은 영역을 처리하기 위해서 라인빔 형상으로 정형한 펄스 레이저를 상대적으로 단축 방향으로 주사(走査)하면서 조사한다. 통상은 단결정 반도체막을 설치한 설치대를 이동시킴으로써 펄스 레이저의 주사가 행하여진다.In this laser annealing method, a non-single crystal semiconductor film having a high pulse energy is irradiated onto a non-single-crystal semiconductor film, so that the semiconductor absorbing the light energy is in a molten or semi-melted state, and then crystallized when rapidly cooled and solidified. At this time, in order to process a large area, a pulse laser shaped in a line beam shape is irradiated while scanning in a relatively short axis direction. Usually, pulse laser scanning is performed by moving the mounting table provided with a single crystal semiconductor film.
상기 펄스 레이저의 주사에 있어서는, 비단결정 반도체막의 동일 위치에 펄스 레이저가 복수회 조사(오버랩 조사)되도록 소정 피치로 펄스 레이저를 주사 방향으로 이동시키고 있다(예를 들면, 특허문헌 1 참조). 이것에 의해, 사이즈가 큰 반도체막의 레이저 어닐 처리를 가능하게 하고 있다. 또한, 특허문헌 1에서는 레이저의 순차 주사에 따른 결정성의 불균일성(편차)이 소자간의 편차를 발생시키는 원인이 되는 것을 과제로 하고 있다. 그리고 이 과제 해결을 위해서, 특허문헌 1에서는 펄스 레이저의 주사 방향에 있어서의 채널 영역의 사이즈(S)와 펄스 레이저의 주사 피치(P)가 개략 S=nP(n은 0을 제외한 정수)가 되도록 하고, 결정성 Si막의 결정 분포가 펄스 레이저광의 주사 방향으로 주기적으로 변화하는 패턴으로 해서 각 박막 트랜지스터의 채널 영역에 있어서의 결정성 Si막은 결정성 분포 패턴의 주기적인 변화가 같아지도록 하고 있다.In the scanning of the pulse laser, the pulse laser is moved in the scanning direction at a predetermined pitch so that the pulse laser is irradiated multiple times (overlap irradiation) at the same position of the non-single-crystal semiconductor film (for example, see Patent Document 1). Thereby, laser annealing processing of a large-sized semiconductor film is enabled. In addition, in Patent Document 1, the problem is that the non-uniformity (deviation) of crystallinity due to the sequential scanning of the laser causes a variation between elements. And in order to solve this problem, in Patent Document 1, the size (S) of the channel region in the scanning direction of the pulse laser and the scanning pitch (P) of the pulse laser are approximately S = nP (n is an integer other than 0). Then, the crystal distribution of the crystalline Si film is periodically changed in the scanning direction of the pulsed laser light, and the crystalline Si film in the channel region of each thin film transistor has the same periodic change in the crystalline distribution pattern.
그러나, 주사 피치를 채널 영역의 사이즈에 맞춰서 사이즈의 정수배로 제어하는 것은 정밀도적으로 곤란성을 수반하는 것이고, 고정밀도의 주사를 행하는 것으로 하면 장치 비용이 대폭 증가해 버린다.However, controlling the scanning pitch to an integer multiple of the size in accordance with the size of the channel region is accompanied by difficulty in precision, and if high-precision scanning is performed, the apparatus cost increases significantly.
빔의 단축 방향폭이 충분히 있으면 주사 피치를 크게 할 수 있고, 채널 영역에 펄스마다의 빔 에지가 가능한 한 걸리지 않도록 하는 것이 가능하다. 그러나, 이 상태에서는 빔 에지의 조사가 채널 영역에 1회 이루어진 트랜지스터와 빔 에지의 조사가 채널 영역에 이루어져 있지 않은(0회) 트랜지스터가 병존하여 트랜지스터간에 특성에 불균형이 발생해 버린다.If the shortening direction width of the beam is sufficient, the scanning pitch can be increased, and it is possible to prevent the beam edge of each pulse from being caught in the channel region as much as possible. However, in this state, a transistor in which the beam edge irradiation is made once in the channel region and a transistor in which the beam edge irradiation is not made in the channel region (0 times) coexist, resulting in unbalance in characteristics between the transistors.
이 때문에, 주사 피치를 작게 해서 채널 영역에 있어서 펄스마다의 빔 에지가 소정 횟수 반드시 조사되도록 해서 결정성의 불균형을 작게 할 수 있다. 이것에 의하면, 상기 에지의 조사가 이루어진 트랜지스터와 에지 부분의 조사가 이루어져 있지 않은 트랜지스터의 병존은 없어진다. 또한, 횟수의 상위도 1회로 억제되기 때문에 에지의 조사 유무에 비하면 특성의 불균형은 각별히 작아진다.For this reason, it is possible to reduce the scanning pitch and make the beam edge for each pulse in the channel region be irradiated a predetermined number of times to reduce the crystallinity imbalance. According to this, the coexistence of the transistor irradiated with the edge and the transistor irradiated with the edge is eliminated. In addition, since the difference in the number of times is also suppressed once, the imbalance of characteristics is significantly smaller than the presence or absence of edge irradiation.
이러한 에지 부분에 조사된 반도체 상의 선 형상의 영역에서는, 채널에 있어서의 캐리어의 이동에 영향이 발생한다고 생각되기 때문에 선 형상의 에지가 채널 폭과 직교하는 방향, 즉 채널 내에서의 캐리어의 이동 방향을 따라 위치하도록 펄스 레이저의 주사 방향을 설정하는 것이 생각된다. 이것에 의해 빔 에지의 조사가 행하여지고 있지 않은 채널 영역의 부분에서 양호한 캐리어 이동의 특성이 기대된다.In the region of the linear shape on the semiconductor irradiated to such an edge portion, it is thought that the movement of the carrier in the channel is influenced, and thus, the direction in which the linear edge is orthogonal to the channel width, that is, the movement direction of the carrier in the channel It is conceivable to set the scanning direction of the pulse laser to be positioned along the. Accordingly, good carrier movement characteristics are expected in the portion of the channel region where beam edge irradiation is not being performed.
그러나, 상기 주사 방향에 있어서는 채널 폭이 채널 길이 이하(채널폭/채널 길이가 1 이하)인 트랜지스터에서는 (채널폭/채널 길이가 1 초과)인 것에 비해서 채널폭이 상대적으로 작아져 있으므로, 채널 영역에 있어서 상기 에지가 조사된 선 형상의 영역과 에지가 조사되고 있지 않은 영역이 폭 방향으로 병존한다. 이것에 의해 채널폭 방향에서 저항 등의 불균일성이 발생하고, 캐리어의 이동에 있어서 폭 방향에서 불균일성이 발생하여 트랜지스터 특성에 영향을 끼칠 우려가 있다는 문제가 있다. 또한, 에지가 소스나 드레인의 일부에 걸려서 폭 방향의 불균일성을 초래한다는 문제도 있다.However, in the scanning direction, the channel width is relatively small in the transistor having a channel width equal to or less than the channel length (channel width / channel length equal to or less than 1), compared to (channel width / channel length greater than 1). In the above, the linear region where the edge is irradiated and the region where the edge is not irradiated coexist in the width direction. Thereby, there is a problem that non-uniformity such as resistance occurs in the channel width direction, and non-uniformity occurs in the width direction in the movement of the carrier, which may affect transistor characteristics. In addition, there is also a problem that the edge is caught in a part of the source or drain, resulting in non-uniformity in the width direction.
본원 발명은 상기 사정을 배경으로 해서 이루어진 것으로, 고정밀도의 펄스 레이저의 주사를 요하지 않고 트랜지스터 특성의 불균형을 저감시켜서 결정화 등을 양호하게 행할 수 있는 결정 반도체막의 제조 방법을 제공하는 것을 목적으로 한다.An object of the present invention is to provide a method for producing a crystalline semiconductor film capable of satisfactorily performing crystallization by reducing imbalance of transistor characteristics without requiring high-precision pulse laser scanning.
즉, 본 발명의 결정 반도체막의 제조 방법은 비단결정 반도체막에 대하여 빔 단축폭이 100~500㎛이고 빔 단축 방향의 빔 단면 형상에 평탄부를 갖는 라인빔 형상의 펄스 레이저를 상대적으로 주사함으로써 펄스마다 이동시키고, 조사 횟수(n)로 상기 비단결정 반도체막에 오버랩 조사하는 결정 반도체막의 제조 방법으로서,That is, in the method of manufacturing a crystalline semiconductor film of the present invention, a non-single-crystal semiconductor film has a beam shortening width of 100 to 500 µm, and a line beam-shaped pulse laser having a flat portion in a beam cross-sectional shape in the beam shortening direction is relatively scanned for each pulse. A method for manufacturing a crystalline semiconductor film that is moved and irradiated with overlap to the non-single crystalline semiconductor film at the irradiation frequency (n),
상기 반도체막에 형성되는 트랜지스터의 채널 길이를 b(100㎛ 이하)로 하고,The channel length of the transistor formed in the semiconductor film is b (100 μm or less),
상기 펄스 레이저는 그 펄스 레이저의 조사에 의해 상기 비단결정 반도체막에 미결정화가 발생하는 조사 펄스 에너지 밀도보다 낮고, 또한 복수 횟수의 조사에 의해 결정 입경 성장이 포화되는 조사 펄스 에너지 밀도(E)를 갖고,The pulse laser has an irradiation pulse energy density (E) that is lower than the irradiation pulse energy density at which microcrystallization occurs in the non-single crystal semiconductor film by irradiation of the pulse laser, and that crystal grain growth is saturated by a plurality of irradiations. ,
상기 펄스 레이저의 조사 횟수(n)는 상기 조사 펄스 에너지 밀도(E)의 펄스 레이저의 조사에 의해 상기 결정 입경 성장이 포화될 때의 조사 횟수를 n0으로 해서 (n0-1) 이상으로 하며,The number of irradiations (n) of the pulse laser is set to (n0-1) or more by setting the number of irradiations when the crystal grain size growth is saturated by irradiation of the pulse laser of the irradiation pulse energy density (E),
상기 펄스 레이저의 주사 방향을 상기 트랜지스터의 채널 길이 방향으로 하고, 또한 상기 펄스마다의 이동량(c)을 b 미만으로 하는 것을 특징으로 한다.It is characterized in that the scanning direction of the pulse laser is set to the channel length direction of the transistor, and the movement amount c for each pulse is less than b.
제 2 본 발명의 결정 반도체막의 제조 방법은 상기 제 1 본 발명에 있어서 상기 펄스 레이저 조사 횟수(n)는 (n0-1) 이상 3·n0 이하인 것을 특징으로 한다.The method for manufacturing a crystalline semiconductor film of the second invention is characterized in that in the first invention, the number of pulse laser irradiations (n) is (n0-1) or more and 3 · n0 or less.
제 3 본 발명의 결정 반도체막의 제조 방법은 상기 제 1 또는 제 2 본 발명에 있어서 상기 이동량이 b/2 미만인 것을 특징으로 한다.The manufacturing method of the crystalline semiconductor film of the third invention is characterized in that in the first or second invention, the movement amount is less than b / 2.
제 4 본 발명의 결정 반도체막의 제조 방법은 상기 제 1~제 3 본 발명 중 어느 하나에 있어서 상기 이동량이 5㎛ 이상인 것을 특징으로 한다.The method for manufacturing a crystalline semiconductor film of the fourth invention is characterized in that, in any one of the first to third inventions, the movement amount is 5 µm or more.
제 5 본 발명의 결정 반도체막의 제조 방법은 상기 제 1~제 4 본 발명 중 어느 하나에 있어서 상기 트랜지스터의 채널폭과 채널 길이의 비(채널폭/채널 길이)가 1 이하인 것을 특징으로 한다.The manufacturing method of the crystalline semiconductor film of the fifth invention is characterized in that in any one of the first to fourth inventions, the ratio of the channel width to the channel length (channel width / channel length) of the transistor is 1 or less.
제 6 본 발명의 결정 반도체막의 제조 방법은 상기 제 1~제 5 본 발명 중 어느 하나에 있어서 상기 비단결정 반도체가 Si인 것을 특징으로 한다.The manufacturing method of the crystalline semiconductor film of the sixth invention is characterized in that the non-single crystalline semiconductor is Si in any one of the first to fifth inventions.
제 7 본 발명의 결정 반도체막의 제조 방법은 상기 제 1~제 6 본 발명 중 어느 하나에 있어서 상기 펄스 레이저가 엑시머 레이저인 것을 특징으로 한다.The manufacturing method of the crystalline semiconductor film of the seventh invention is characterized in that, in any one of the first to sixth inventions, the pulse laser is an excimer laser.
상기 펄스 레이저는, 상기한 바와 같이 단축 방향의 빔 단면 형상으로 강도가 평탄한 평탄부[빔폭(a)]를 갖고 있다. 이 평탄부의 강도를 평균화함으로써 펄스 레이저의 최대 에너지 강도를 산출할 수 있다. 또한, 통상 평탄부의 양측에는 외측을 향해서 점차 강도가 저하되는 스팁니스부를 갖고 있다.The pulse laser has a flat portion (beam width (a)) having a flat intensity in a beam cross-sectional shape in the short axis direction as described above. By averaging the intensity of this flat portion, the maximum energy intensity of the pulse laser can be calculated. Further, on both sides of the flat portion, there is a stiffness portion whose strength gradually decreases toward the outside.
상기 펄스 레이저의 조사 펄스 에너지 밀도(E)의 펄스 레이저의 조사에 의해 결정 입경 성장이 포화될 때의 조사 횟수의 최소 횟수를 n0으로 한다. 또한, 조사 펄스 에너지 밀도(E)는 펄스 레이저의 조사에 의해 상기 비단결정 반도체막에 미결정화가 발생하는 조사 펄스 에너지 밀도보다 낮은 값으로 한다. 미결정화가 발생할지의 여부는 전자 현미경 사진 등에 의해 판정할 수 있다.The minimum number of times of irradiation when crystal grain size growth is saturated by irradiation of the pulse laser of the pulse laser irradiation pulse energy density E is set to n0. In addition, the irradiation pulse energy density E is set to a value lower than the irradiation pulse energy density in which microcrystallization occurs in the non-single crystal semiconductor film by irradiation of a pulse laser. Whether or not microcrystallization can occur can be determined by electron microscopy or the like.
조사 펄스 에너지 밀도를 미결정화가 발생하는 값보다 큰 값으로 하면, 결정 입경이 극단적으로 작아져 반도체로서의 전자 이동도가 1/10 정도가 되어버린다.When the irradiation pulse energy density is set to a value larger than the value at which microcrystallization occurs, the crystal grain size becomes extremely small, and electron mobility as a semiconductor becomes about 1/10.
또한, 조사 펄스 에너지 밀도(E)의 펄스 레이저의 조사에 의해 결정 입경 성장이 포화된다는 것은, 개개의 입경이 고르게 되어 조사 횟수를 늘려도 입경이 커지지 않는 상태를 말한다.In addition, saturation of crystal grain size growth by irradiation of a pulse laser of the irradiation pulse energy density E means a state in which the individual particle diameters are even and the particle size does not become large even if the number of irradiations is increased.
또한, 레이저 조사 횟수가 (n0-1)에 달하지 않으면 결정 입경의 성장이 충분히 이루어지지 않아 다른 입경의 결정이 혼재되고 전자 이동도의 불균형이 발생한다. 마찬가지의 이유로 바람직하게는 n0 이상이다.Further, if the number of laser irradiations does not reach (n0-1), the growth of crystal grain sizes is not sufficiently achieved, and crystals of different grain sizes are mixed and an imbalance in electron mobility occurs. For the same reason, it is preferably n0 or more.
또한, 레이저 조사 횟수(n)는 3·n0 이하로 하는 것이 바람직하다. 3·n0을 초과하면 현저하게 생산성이 저하된다. 또한, 마찬가지의 이유로 2·n0 이하가 한층 바람직하다.Moreover, it is preferable to make laser irradiation frequency (n) into 3 * n0 or less. When it exceeds 3 · n0, productivity is remarkably reduced. Moreover, 2 * n0 or less is more preferable for the same reason.
상기 펄스 레이저의 조사가 행하여지는 반도체막 상의 트랜지스터의 채널 길이를 b로 하면, 펄스 레이저의 주사 피치, 즉 펄스마다의 이동량(c)은 b 미만으로 한다. 이것에 의해, 각 채널 영역에서 나타나는 레이저 펄스의 이음매는 1개 또는 2개 이상이 되어 트랜지스터의 성능 불균일을 저감시킬 수 있다. 한편, 이동량(c)이 b/2 미만이면 채널 영역에 있어서의 상기 이음매는 n개 또는 (n+1)개 이상(단, n은 2 이상의 정수)이 된다. 이동량(c)이 b보다 커지면 채널 영역에 있어서의 상기 이음매는 0개 또는 1개가 되어 채널 영역에서의 트랜지스터의 성능 불균일이 커진다.If the channel length of the transistor on the semiconductor film on which the pulse laser is irradiated is b, the scanning pitch of the pulse laser, that is, the movement amount c per pulse is less than b. Thereby, the seams of the laser pulses appearing in each channel region become one or two or more, and the performance unevenness of the transistor can be reduced. On the other hand, if the movement amount c is less than b / 2, the number of seams in the channel region is n or (n + 1) or more (where n is an integer of 2 or more). When the movement amount c is greater than b, the seams in the channel region become 0 or 1, and the performance unevenness of the transistor in the channel region increases.
또한, 트랜지스터는 펄스 레이저의 조사시에 채널 영역이 형성되어 있는 것이어도 좋고, 또한 그 후에 채널 영역이 형성되는 것이어도 좋다.Further, the transistor may be formed with a channel region upon irradiation with a pulse laser, or a channel region may be formed thereafter.
또한, 본 발명이 대상으로 하는 반도체막의 채널 길이는 100㎛ 이하로 된다. 또한, 이 범위이면 본 발명으로서는 특별히 한정되는 것은 아니지만, 바람직하게는 6~40㎛의 채널 길이를 나타낼 수 있다.Further, the channel length of the semiconductor film targeted by the present invention is 100 µm or less. Moreover, if it is this range, although it does not specifically limit as this invention, Preferably, the channel length of 6-40 micrometers can be represented.
상기 레이저 조사 횟수(n) 및 펄스마다의 이동량(c)에 의해, 펄스 레이저의 빔폭(a)은 a=n·c로 나타내어진다. 이 빔폭은 100~500㎛로 하는 것이 바람직하다. 빔폭을 지나치게 크게 하면 에너지 밀도를 일정하게 할 경우 펄스 레이저의 장축 방향에 있어서의 빔 길이가 작아지므로, 1주사에 의해 처리할 수 있는 면적이 작아져 처리 효율이 저하된다. 또한, 빔폭이 100㎛ 미만이 되면 주사 피치가 작아져 생산 효율이 저하된다.The beam width (a) of the pulse laser is represented by a = n · c by the number of laser irradiations (n) and the movement amount (c) per pulse. It is preferable that the beam width is 100 to 500 µm. If the beam width is excessively large, when the energy density is constant, the beam length in the long axis direction of the pulse laser decreases, so that the area that can be processed by one scan decreases, and processing efficiency decreases. In addition, when the beam width is less than 100 µm, the scanning pitch becomes small and production efficiency decreases.
또한, 펄스마다의 이동량은 본 발명으로서는 특정 양에 한정되는 것은 아니지만, 바람직하게는 5㎛ 이상을 예시할 수 있다.In addition, although the movement amount per pulse is not limited to a specific amount as this invention, Preferably 5 micrometers or more can be illustrated.
본 발명의 처리 대상이 되는 반도체는 특정 재질에 한정되지 않지만, Si를 바람직한 것으로서 들 수 있다. 또한, 펄스 레이저로서는 엑시머 레이저를 바람직한 것으로서 들 수 있다. 또한, 본 발명의 제조 방법에서는 비정질의 반도체막을 결정화시키는 것 외에, 결정질의 반도체막을 단결정화 등의 개질을 행하는 것도 포함된다.The semiconductor to be treated according to the present invention is not limited to a specific material, but Si is preferred. Moreover, an excimer laser is mentioned as a preferable thing as a pulse laser. In addition, in the manufacturing method of the present invention, in addition to crystallizing an amorphous semiconductor film, modification of the crystalline semiconductor film such as single crystallization is also included.
(발명의 효과)(Effects of the Invention)
이상 설명한 바와 같이, 본 발명의 결정 반도체막의 제조 방법에 의하면 비단결정 반도체막에 대하여 빔 단축폭이 100~500㎛이고 빔 단축 방향의 빔 단면 형상으로 평탄부를 갖는 라인빔 형상의 펄스 레이저를 상대적으로 주사함으로써 펄스마다 이동시키고, 조사 횟수(n)로 상기 비단결정 반도체막에 오버랩 조사해서 결정화를 행하는 결정 반도체막의 제조 방법으로서,As described above, according to the method for manufacturing a crystalline semiconductor film of the present invention, a non-single crystal semiconductor film has a beam shortening width of 100 to 500 µm and a line beam-shaped pulse laser having a flat portion in a beam cross-sectional shape in the beam shortening direction is relatively A method of manufacturing a crystalline semiconductor film that is moved for every pulse by scanning and crystallized by overlap irradiating the non-single-crystal semiconductor film at an irradiation frequency (n),
상기 반도체막에 형성되는 트랜지스터의 채널 길이를 b(100㎛ 이하)로 하고,The channel length of the transistor formed in the semiconductor film is b (100 μm or less),
상기 펄스 레이저는 그 펄스 레이저의 조사에 의해 상기 비단결정 반도체막에 미결정화가 발생하는 조사 펄스 에너지 밀도보다 낮고, 또한 복수 횟수의 조사에 의해 결정 입경 성장이 포화되는 조사 펄스 에너지 밀도(E)를 갖고,The pulse laser has an irradiation pulse energy density (E) that is lower than the irradiation pulse energy density at which microcrystallization occurs in the non-single crystal semiconductor film by irradiation of the pulse laser, and that crystal grain growth is saturated by a plurality of irradiations. ,
상기 펄스 레이저의 조사 횟수(n)는 상기 조사 펄스 에너지 밀도(E)의 펄스 레이저의 조사에 의해 상기 결정 입경 성장이 포화할 때의 조사 횟수를 n0으로 해서 (n0-1) 이상으로 하며,The irradiation number (n) of the pulse laser is set to (n0-1) or more by setting the number of irradiations when the crystal grain size growth is saturated by irradiation of the pulse laser of the irradiation pulse energy density E,
상기 펄스 레이저의 주사 방향을 상기 트랜지스터의 채널 길이 방향으로 하고, 또한 상기 펄스마다의 이동량(c)을 b 미만으로 하므로 적정한 펄스 레이저 조사 횟수 및 펄스마다의 이동량에 의해 효율적으로 레이저 어닐 처리를 행할 수 있다. 또한, 빔 에지의 조사에 의한 트랜지스터 특성의 불균형을 작게 할 수 있다.Since the scanning direction of the pulse laser is set to the channel length direction of the transistor, and the movement amount c for each pulse is less than b, laser annealing processing can be efficiently performed by an appropriate number of pulse laser irradiations and movement amount per pulse. have. In addition, the imbalance in transistor characteristics caused by irradiation of the beam edge can be reduced.
도 1은 본 발명의 일실시형태에 있어서의 비단결정 반도체막에 대한 펄스 레이저 조사 상태를 나타내는 도면이다.
도 2는 마찬가지로, 펄스 레이저의 주사 방향의 빔 단면 형상을 나타내는 도면이다.
도 3은 마찬가지로, 펄스 레이저의 조사 펄스 에너지 밀도와 펄스 레이저의 조사에 의한 결정 입경 크기의 관계를 나타내는 도면이다.
도 4는 마찬가지로, 펄스 레이저가 소정의 조사 펄스 에너지 밀도일 경우에 조사 횟수와 결정 입경의 관계를 나타내는 도면이다.
도 5는 마찬가지로, 펄스마다의 이동량과 채널 영역폭의 관계에 있어서의 빔 이음매의 발생 상황을 나타내는 도면이다.
도 6은 본 발명의 일실시예에 있어서의 결정화 반도체를 나타내는 도면 대용 사진이다.
도 7은 마찬가지로, 조사 횟수에 대한 입경 변화의 관계를 나타내는 그래프이다.1 is a view showing a pulse laser irradiation state for a non-single crystal semiconductor film in one embodiment of the present invention.
Fig. 2 is a diagram showing the shape of the beam cross section in the scanning direction of the pulse laser.
3 is a diagram showing the relationship between the pulse energy density of the pulse laser and the size of the crystal grain size by irradiation of the pulse laser.
4 is a diagram showing the relationship between the number of irradiations and the crystal grain size when the pulse laser has a predetermined irradiation pulse energy density.
5 is a diagram showing the occurrence of a beam seam in the relationship between the amount of movement per pulse and the channel area width.
6 is a photograph substitute for a diagram showing a crystallized semiconductor in one embodiment of the present invention.
7 is a graph similarly showing the relationship between the change in particle size with the number of irradiations.
이하에, 본 발명의 일실시형태를 설명한다.Hereinafter, one embodiment of the present invention will be described.
도 1은 이동대(1) 상에 적재된 기판에 라인빔 형상의 엑시머 레이저로 이루어진 펄스 레이저(3)가 조사되고 있는 상태를 나타내고 있다. 기판에는, 예를 들면 막 두께 35~55㎚의 아모퍼스 Si 등의 비단결정 반도체막(2)이 형성되어 있다. 또한, 본 발명으로서는 막 두께가 상기 범위에 한정되는 것은 아니다.1 shows a state in which a
펄스 레이저(3)는 라인빔 길이(L) 및 빔폭(a)을 갖고 있어, 이동대(1)를 소정 피치로 이동시킴으로써 펄스 레이저(3)가 주사되면서 소정 피치 및 조사 횟수로 비단결정 반도체막(2) 상에 조사된다. 또한, 펄스 레이저(3)의 주사는 비단결정 반도체막(2)에 대하여 상대적으로 행하여지는 것이면 좋고, 상기한 바와 같이 비단결정 반도체막(2)을 이동시킴으로써 실현해도 좋으며, 펄스 레이저(3)측을 이동시키는 것이어도 좋다. 또한, 양자를 조합하는 것도 가능하다.The
도 2는 펄스 레이저(3)의 주사 방향의 빔 단면 형상을 나타내는 것이다. 최대 에너지 강도에 대하여 96% 이상의 에너지 강도를 갖는 고강도 영역을 갖고, 그 고강도 영역의 대부분이 평탄부로 되어 있다. 상기 평탄부의 폭이 빔폭(a)으로서 나타내어진다.2 shows the shape of the cross-section of the beam in the scanning direction of the
또한, 펄스 레이저(3)는 비단결정 반도체막(2)에 조사될 때에, 그 비단결정 반도체막(2)이 미결정화되지 않는 조사 펄스 에너지 밀도(E)로 설정되어 있다. 조사 펄스 에너지 밀도로서는, 예를 들면 320~420mJ/㎠가 예시된다. 단, 본 발명으로서는 조사 펄스 에너지 밀도가 특정 범위에 한정되는 것은 아니다.Further, when the
도 3은 조사 펄스 에너지 밀도와 레이저 펄스의 조사에 의한 결정 입경의 크기의 관계를 나타내는 도면이다. 조사 펄스 에너지 밀도가 낮은 영역에서는 조사 펄스 에너지 밀도가 커짐에 따라 결정 입경이 커지고 있다. 예를 들면, 그 도중의 조사 펄스 에너지 밀도(E1)보다 조사 펄스 에너지 밀도가 커지면 결정 입경이 급격하게 커진다. 한편, 조사 펄스 에너지 밀도가 소정 정도까지 커지면 그 이상으로 조사 펄스 에너지 밀도가 커져도 결정 입경의 증대는 거의 없고, 소정 조사 펄스 에너지 밀도(E2)를 초과하면 결정 입경이 급격하게 작아져서 미결정화가 발생한다. 따라서, 상기 조사 펄스 에너지 밀도(E)는 E≤E2로 나타낼 수 있다.It is a figure which shows the relationship between the irradiation pulse energy density and the size of the crystal grain size by irradiation of a laser pulse. In the region where the irradiation pulse energy density is low, the crystal grain size increases as the irradiation pulse energy density increases. For example, when the irradiation pulse energy density becomes larger than the irradiation pulse energy density E1 in the meantime, the crystal grain size rapidly increases. On the other hand, when the irradiation pulse energy density is increased to a predetermined degree, the crystal grain size is hardly increased even if the irradiation pulse energy density is greater than that. . Therefore, the irradiation pulse energy density E may be represented by E≤E2.
조사 펄스 에너지 밀도를 상기 E값으로 설정하여 비단결정 반도체막(2)에 조사할 때에는, 소정 횟수 이상으로 조사 횟수를 설정해도 결정 입경 성장이 포화된다. 결정 입경 성장의 포화는 SEM 사진에 의해 판정한다.When irradiating the non-single-
도 4는 조사 펄스 에너지 밀도(E)를 상기 조사 펄스 에너지 밀도(E1) 또는 조사 펄스 에너지 밀도(E2)로 설정했을 경우에, 조사 횟수에 대한 결정 입경의 관계를 나타내는 도면이다. 어느 조사 펄스 에너지 밀도의 경우에도 소정 조사 횟수까지는 조사 횟수가 증가함에 따라 결정 입경이 커지지만, 소정 조사 횟수가 되면 결정 입경 성장은 그 이상으로는 진행되지 않고 포화된다. 이 조사 횟수가 본 발명에 있어서의 조사 횟수(n0)로서 나타내어진다.4 is a view showing the relationship between the crystal grain size with respect to the number of irradiations when the irradiation pulse energy density E is set to the irradiation pulse energy density E1 or the irradiation pulse energy density E2. In the case of any irradiation pulse energy density, the crystal grain size increases as the number of irradiation increases until a predetermined number of irradiation, but when the number of irradiation pulses reaches a predetermined number of irradiation, growth of the crystal grain does not proceed further and becomes saturated. This irradiation count is represented as the irradiation count n0 in the present invention.
실제 조사 횟수(n)는 상기 조사 횟수(n0)에 대하여 (n0-1) 이상 3·n0 이하로 설정한다. 이것에 의해, 비단결정 반도체막(2)을 효과적이고 또한 효율적으로 결정화할 수 있다.The actual irradiation count n is set to (n0-1) or more and 3 · n0 or less with respect to the irradiation count n0. Thereby, the non-single
상기 펄스 레이저의 조사에 의해 결정화된 결정화 반도체막에서는 소정 간격으로 박막 반도체가 형성된다. 상기 간격은 바람직하게는 1㎜ 이하로 설정된다. 또한, 박막 반도체에서는 각각 소정의 채널 길이(b)를 갖고 있고, 채널 길이(b)는 100㎛ 이하, 바람직하게는 6~40㎛의 길이로 설계된다.In the crystallized semiconductor film crystallized by irradiation of the pulse laser, thin film semiconductors are formed at predetermined intervals. The interval is preferably set to 1 mm or less. Further, in the thin film semiconductor, each has a predetermined channel length (b), and the channel length (b) is designed to be 100 µm or less, preferably 6 to 40 µm.
비단결정 반도체막(2) 상에 있어서의 박막 반도체(10)의 배열 예정 상태를 도 5에 나타낸다. 각 박막 반도체(10)에서는 소스(11), 드레인(12), 소스, 드레인 사이에 위치하는 채널부(13)를 갖고 있고, 그 채널부(13)의 펄스 레이저의 주사 방향이 채널 길이(b)로 되어 있다. 상기 비단결정 반도체막(2)에 대하여 주사 피치[펄스마다의 이동량(c)]에 의해 펄스 레이저(3)를 조사, 이동시키면 펄스마다의 이동에 따라 결정화 반도체막 상에 빔의 이음매(3a)가 나타난다.5 shows a state in which the
도 5의 (a)는 펄스마다의 이동량(c)을 상기 채널 길이(b)보다 크게 했을 경우의 빔 이음매(3a)의 발생 상황을 나타내고 있다. 이 예에서는 빔 이음매(3a)는 채널부(13)에 위치하지 않거나(0개), 1개 나타나게 되어 박막 반도체(10)의 성능 불균일을 크게 한다.Fig. 5A shows the occurrence of the
도 5의 (b)는 펄스마다의 이동량(c)을 상기 채널 길이(b)의 1/2 이상이며 채널 길이(b) 미만으로 했을 경우의 빔 이음매(3a)의 발생 상황을 나타내고 있다. 이 예에서는 빔 이음매(3a)는 채널부(13)에 1개 또는 2개 나타나게 되어 박막 반도체(10)의 성능 불균일은 도 5의 (a)에 비해 대폭 저감된다.Fig. 5 (b) shows the occurrence of the
도 5의 (c)는 펄스마다의 이동량(c)을 상기 채널 영역폭(b)의 1/2 미만으로 했을 경우의 빔 이음매(3a)의 발생 상황을 나타내고 있다. 이 예에서는 빔 이음매(3a)는 채널부(13)에 n개 또는 (n+1)개 이상(단, n은 2 이상의 정수) 나타나게 되어 박막 반도체(10)의 성능 불균일은 현저하게 저감된다.Fig. 5 (c) shows the occurrence of the
실시예 1Example 1
이하에, 본 발명의 일실시예를 설명한다.Hereinafter, an embodiment of the present invention will be described.
50㎚ 두께의 아모퍼스 Si를 비단결정 반도체막으로 해서, 이하의 조건에서 조사 횟수를 바꾸어서 펄스 레이저의 조사를 행하였다.The amorphous silicon film having a thickness of 50 nm was used as a non-single-crystal semiconductor film, and pulse irradiation was performed by changing the irradiation frequency under the following conditions.
엑시머 레이저 : LSX315C/파장 308㎚, 주파수 300㎐ Excimer laser: LSX315C / wavelength 308 nm, frequency 300 Hz
빔 사이즈 : 빔 길이 500㎜×빔폭 0.16㎜ Beam size: beam length 500 mm × beam width 0.16 mm
빔폭은 최대 에너지 강도 96% 이상의 고강도역 내의 평탄부 The beam width is a flat part in the high-intensity region with a maximum energy intensity of 96% or more
스캔 피치 : 40㎛~8㎛ Scan pitch: 40㎛ ~ 8㎛
조사 펄스 에너지 밀도 Irradiation pulse energy density
: 370mJ/㎠ : 370mJ / ㎠
채널 길이 : 20㎛ Channel length: 20㎛
상기 펄스 레이저에서는 조사 펄스 에너지 밀도는 미결정이 발생하는 조사 펄스 에너지 밀도 이하로 되어 있고 조사 횟수 4회에서 조사 횟수 8회까지는 결정 입경이 점차 성장하고 있는 것이 확인되지만, 조사 횟수 8회 이후에는 결정 입경 성장이 포화된다.In the pulse laser, the irradiation pulse energy density is less than the irradiation pulse energy density at which microcrystals are generated, and it is confirmed that the crystal grain size gradually increases from 4 to 8 irradiation times, but after 8 irradiation times Growth is saturated.
소정 조사 횟수로 펄스 레이저를 조사한 부위에 대해서, SEM 사진에 의해 관찰하고 그 사진을 도 6으로 나타냈다. 도 6에 나타내는 바와 같이 조사 횟수 8회로 양호하게 결정화가 이루어져 있고, 조사 횟수를 12, 16, 20회로 늘린 경우에도 결정 입경의 증가는 거의 보이지 않았다.The site irradiated with the pulse laser at a predetermined number of irradiations was observed by SEM photograph, and the photograph is shown in FIG. 6. As shown in Fig. 6, crystallization was favorably performed 8 times, and even when the number of irradiations was increased to 12, 16, or 20 times, an increase in crystal grain size was hardly observed.
도 7은 조사 횟수에 따른 결정 입경의 변화를 나타내는 것으로, 조사 횟수 8회에 이르기까지는 조사 횟수의 증가에 따라 결정 입경이 증대되고 있다. 조사 횟수 8회 이후에서는 결정 입경의 증대는 보이지 않았다.7 shows the change in the crystal grain size according to the number of irradiations, and the crystal grain size increases with the increase in the number of irradiations up to 8 times. After the irradiation number of 8 times, no increase in crystal grain size was observed.
따라서, 조사 횟수 8회 이상으로 임의의 조사 횟수, 즉 펄스간의 이동량을 결정할 수 있고, 9회의 조사 횟수에 있어서 이동량은 채널 길이 미만이 되며, 17회의 조사 횟수에 있어서 이동량은 채널 길이/2 미만이 된다.Therefore, the number of irradiations can be determined by 8 or more irradiations, that is, the amount of movement between pulses, and in 9 irradiations, the movement amount is less than the channel length, and in 17 irradiations, the movement amount is less than the channel length / 2. do.
1 : 이동대 2 : 비단결정 반도체막
3 : 펄스 레이저 3a : 빔 이음매
10 : 박막 반도체 11 : 소스
12 : 드레인 13 : 채널부DESCRIPTION OF SYMBOLS 1 Mobile table 2 Non-single-crystal semiconductor film
3:
10: thin film semiconductor 11: source
12: drain 13: channel portion
Claims (7)
에너지 강도가 최대 에너지 강도의 96% 이상의 강도 영역을 상기 평탄부로 하고,
상기 반도체막에 형성되는 트랜지스터의 채널 길이(b)를 6~40㎛로 하고,
상기 펄스 레이저는 그 펄스 레이저의 조사에 의해 상기 비단결정 반도체막에 미결정화가 발생하는 조사 펄스 에너지 밀도보다 낮고, 또한 복수 횟수의 조사에 의해 결정 입경 성장이 포화되는 조사 펄스 에너지 밀도(E)를 갖고,
상기 조사 펄스 에너지 밀도(E)로, 상기 평탄부를 빔 단축폭으로 하는 펄스 레이저의 조사에 의해 상기 결정 입경 성장이 포화할 때의 조사 횟수 n0을 미리 구해두고, 상기 펄스 레이저의 조사 횟수(n)은, (n0-1) 이상 3·n0 이하로 하며,
상기 펄스 레이저의 주사 방향을 상기 트랜지스터의 채널 길이 방향으로 하고, 또한 상기 펄스마다의 이동량(c)을 b/2 미만으로 하는 것을 특징으로 하는 결정 반도체막의 제조 방법.For a non-single-crystal semiconductor film, a line beam-shaped pulse laser having a beam shortening width of 100 to 500 µm and having a flat portion in a beam cross-sectional shape in the beam shortening direction is relatively scanned to move for each pulse, and the number of irradiations is n. A method of manufacturing a crystalline semiconductor film for irradiating an overlap on a non-single-crystal semiconductor film,
An intensity region having an energy intensity of 96% or more of the maximum energy intensity is used as the flat portion,
The channel length (b) of the transistor formed in the semiconductor film is 6 to 40 μm,
The pulse laser has an irradiation pulse energy density (E) that is lower than the irradiation pulse energy density at which microcrystallization occurs in the non-single crystal semiconductor film by irradiation of the pulse laser, and that crystal grain growth is saturated by a plurality of irradiations. ,
With the irradiation pulse energy density E, the number of irradiations n0 when the crystal grain size growth is saturated by irradiation of a pulse laser having the flat portion as the beam shortening width is determined in advance, and the number of irradiations of the pulse laser (n) Silver, (n0-1) or more and 3 · n0 or less,
A method for manufacturing a crystalline semiconductor film, wherein the scanning direction of the pulse laser is set to the channel length direction of the transistor, and the amount of movement (c) for each pulse is less than b / 2.
상기 이동량은 5㎛ 이상인 것을 특징으로 하는 결정 반도체막의 제조 방법.According to claim 1,
A method of manufacturing a crystalline semiconductor film, wherein the amount of movement is 5 µm or more.
상기 트랜지스터의 채널폭과 채널 길이의 비(채널폭/채널 길이)는 1 이하인 것을 특징으로 하는 결정 반도체막의 제조 방법.The method of claim 1 or 2,
A method of manufacturing a crystalline semiconductor film, wherein the ratio of the channel width to the channel length (channel width / channel length) of the transistor is 1 or less.
상기 비단결정 반도체는 Si인 것을 특징으로 하는 결정 반도체막의 제조 방법.The method of claim 1 or 2,
The non-single crystal semiconductor is a method of manufacturing a crystalline semiconductor film, characterized in that Si.
상기 펄스 레이저는 엑시머 레이저인 것을 특징으로 하는 결정 반도체막의 제조 방법.The method of claim 1 or 2,
The pulse laser is a method of manufacturing a crystalline semiconductor film, characterized in that the excimer laser.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JPJP-P-2012-276217 | 2012-12-18 | ||
| JP2012276217A JP5918118B2 (en) | 2012-12-18 | 2012-12-18 | Method for manufacturing crystalline semiconductor film |
| PCT/JP2013/080418 WO2014097770A1 (en) | 2012-12-18 | 2013-11-11 | Method for manufacturing crystal semiconductor film |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20150096388A KR20150096388A (en) | 2015-08-24 |
| KR102111956B1 true KR102111956B1 (en) | 2020-05-18 |
Family
ID=50978116
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020157014644A KR102111956B1 (en) | 2012-12-18 | 2013-11-11 | Method for manufacturing crystal semiconductor film |
Country Status (6)
| Country | Link |
|---|---|
| JP (1) | JP5918118B2 (en) |
| KR (1) | KR102111956B1 (en) |
| CN (1) | CN104871291B (en) |
| SG (1) | SG11201504654PA (en) |
| TW (1) | TWI606493B (en) |
| WO (1) | WO2014097770A1 (en) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6086394B2 (en) * | 2015-03-11 | 2017-03-01 | 株式会社ブイ・テクノロジー | Thin film transistor substrate, display panel, laser annealing method |
| KR102509883B1 (en) * | 2015-06-29 | 2023-03-13 | 아이피지 포토닉스 코포레이션 | Fiber laser-based system for uniform crystallization of amorphous silicon substrates |
| GB201614342D0 (en) * | 2016-08-22 | 2016-10-05 | M-Solv Ltd | An apparatus for annealing a layer of amorphous silicon, a method of annealing a layer of amorphous silicon, and a flat panel display |
| JP6994947B2 (en) * | 2016-10-20 | 2022-01-14 | 株式会社日本製鋼所 | Laser annealing method and laser annealing equipment |
| JP6941473B2 (en) | 2017-04-26 | 2021-09-29 | 株式会社日本製鋼所 | Display manufacturing method, display and LCD TV |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002176063A (en) | 2000-09-29 | 2002-06-21 | Sanyo Electric Co Ltd | Semiconductor device |
| JP2002175029A (en) | 2000-09-29 | 2002-06-21 | Sanyo Electric Co Ltd | Semiconductor device and display device |
| US20070099440A1 (en) | 2002-11-08 | 2007-05-03 | Shunpei Yamazaki | Method for manufacturing semiconductor device, semiconductor device, and laser irradiation apparatus |
| CN102630336A (en) * | 2009-11-20 | 2012-08-08 | 株式会社日本制钢所 | Method of manufacturing crystalline semiconductor film |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3317482B2 (en) * | 1996-11-26 | 2002-08-26 | シャープ株式会社 | Semiconductor device and manufacturing method thereof |
| JP3642546B2 (en) * | 1997-08-12 | 2005-04-27 | 株式会社東芝 | Method for producing polycrystalline semiconductor thin film |
| JP3276900B2 (en) * | 1997-09-30 | 2002-04-22 | 三洋電機株式会社 | Semiconductor device and display device |
| KR100415004B1 (en) * | 1999-03-05 | 2004-01-13 | 미쓰비시덴키 가부시키가이샤 | Method for producing thin film semiconductor device |
| JP4701467B2 (en) * | 1999-09-22 | 2011-06-15 | ソニー株式会社 | Polycrystalline film manufacturing method and semiconductor device manufacturing method |
| US6737672B2 (en) * | 2000-08-25 | 2004-05-18 | Fujitsu Limited | Semiconductor device, manufacturing method thereof, and semiconductor manufacturing apparatus |
| CN100481159C (en) * | 2000-09-29 | 2009-04-22 | 三洋电机株式会社 | Semiconductor device and display device |
| JP2011040594A (en) * | 2009-08-12 | 2011-02-24 | Seiko Epson Corp | Method for manufacturing thin film transistor |
-
2012
- 2012-12-18 JP JP2012276217A patent/JP5918118B2/en active Active
-
2013
- 2013-11-11 CN CN201380065862.6A patent/CN104871291B/en active Active
- 2013-11-11 KR KR1020157014644A patent/KR102111956B1/en active IP Right Grant
- 2013-11-11 SG SG11201504654PA patent/SG11201504654PA/en unknown
- 2013-11-11 WO PCT/JP2013/080418 patent/WO2014097770A1/en active Application Filing
- 2013-11-28 TW TW102143352A patent/TWI606493B/en not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002176063A (en) | 2000-09-29 | 2002-06-21 | Sanyo Electric Co Ltd | Semiconductor device |
| JP2002175029A (en) | 2000-09-29 | 2002-06-21 | Sanyo Electric Co Ltd | Semiconductor device and display device |
| US20070099440A1 (en) | 2002-11-08 | 2007-05-03 | Shunpei Yamazaki | Method for manufacturing semiconductor device, semiconductor device, and laser irradiation apparatus |
| CN102630336A (en) * | 2009-11-20 | 2012-08-08 | 株式会社日本制钢所 | Method of manufacturing crystalline semiconductor film |
Also Published As
| Publication number | Publication date |
|---|---|
| TW201430914A (en) | 2014-08-01 |
| CN104871291B (en) | 2018-06-19 |
| SG11201504654PA (en) | 2015-07-30 |
| TWI606493B (en) | 2017-11-21 |
| WO2014097770A1 (en) | 2014-06-26 |
| JP2014120686A (en) | 2014-06-30 |
| KR20150096388A (en) | 2015-08-24 |
| JP5918118B2 (en) | 2016-05-18 |
| CN104871291A (en) | 2015-08-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102111956B1 (en) | Method for manufacturing crystal semiconductor film | |
| US6495405B2 (en) | Method of optimizing channel characteristics using laterally-crystallized ELA poly-Si films | |
| US8802580B2 (en) | Systems and methods for the crystallization of thin films | |
| KR101613136B1 (en) | Laser annealing device and laser annealing method | |
| KR101212378B1 (en) | SYSTEMS AND METHODS FOR CREATING CRYSTALLOGRAPHIC-ORIENTATION CONTROLLED poly-SILICON FILMS | |
| WO2005029543A2 (en) | Laser-irradiated thin films having variable thickness | |
| US20020102821A1 (en) | Mask pattern design to improve quality uniformity in lateral laser crystallized poly-Si films | |
| KR101259936B1 (en) | Method of manufacturing crystalline semiconductor film | |
| JP2012243818A (en) | Laser processing apparatus | |
| JP4691331B2 (en) | Method for crystallizing amorphous silicon film | |
| JP2008227077A (en) | Masking structure for laser light, laser processing method, tft element, and laser processing apparatus | |
| KR100685141B1 (en) | Process for producing polycrystalline film using laser and polycrystalline film | |
| JP2005197658A (en) | Method for forming polycrystalline silicon film | |
| TWI342072B (en) | ||
| KR100713895B1 (en) | Method for forming polycrystalline film | |
| KR101108169B1 (en) | Mask for Sequential Lateral Solidification and Sequential Lateral Solidification apparatus therewith | |
| KR101915692B1 (en) | Crystallization method of amorphous silicone | |
| TWI435390B (en) | Method of fabricating crystalline film and fabricating apparatus | |
| KR100713894B1 (en) | Crystallization pattern and method for crystallizing amorphous silicon using the same | |
| US20120001300A1 (en) | Method of manufacturing semiconductor device and semiconductor device | |
| US7649206B2 (en) | Sequential lateral solidification mask | |
| JP2007134637A (en) | Manufacturing apparatus and method for semiconductor thin film | |
| JP2005252287A (en) | Laser heat treatment method and apparatus, and semiconductor device | |
| JP2008028299A (en) | Method for manufacturing display device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| X091 | Application refused [patent] | ||
| AMND | Amendment | ||
| X701 | Decision to grant (after re-examination) | ||
| GRNT | Written decision to grant |