JP3276900B2 - Semiconductor device and display device - Google Patents

Semiconductor device and display device

Info

Publication number
JP3276900B2
JP3276900B2 JP26667997A JP26667997A JP3276900B2 JP 3276900 B2 JP3276900 B2 JP 3276900B2 JP 26667997 A JP26667997 A JP 26667997A JP 26667997 A JP26667997 A JP 26667997A JP 3276900 B2 JP3276900 B2 JP 3276900B2
Authority
JP
Japan
Prior art keywords
thin film
channel
region
film transistor
display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP26667997A
Other languages
Japanese (ja)
Other versions
JPH11111986A (en
Inventor
泰生 瀬川
努 山田
良一 横山
清 米田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=17434198&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP3276900(B2) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP26667997A priority Critical patent/JP3276900B2/en
Priority to TW087114380A priority patent/TW408246B/en
Priority to US09/151,081 priority patent/US6451636B1/en
Priority to KR10-1998-0037495A priority patent/KR100523302B1/en
Publication of JPH11111986A publication Critical patent/JPH11111986A/en
Application granted granted Critical
Publication of JP3276900B2 publication Critical patent/JP3276900B2/en
Priority to KR1020050054588A priority patent/KR100560019B1/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、半導体装置、特
に、液晶表示装置(LCD)、エレクトロルミネッセン
ス(EL)表示装置等、アクティブマトリクス型ディス
プレイ装置に用いられる薄膜トランジスタ(TFT:th
in film tansistor)を、表示部におけるスイッチング
素子として形成するとともに、周辺部に駆動回路を構成
すべく形成した周辺駆動回路一体型ディスプレイの製造
方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a thin film transistor (TFT) used for an active matrix type display device such as a semiconductor device, in particular, a liquid crystal display (LCD) and an electroluminescence (EL) display.
The present invention relates to a method of manufacturing a peripheral drive circuit integrated display in which an in-film tansistor is formed as a switching element in a display portion and a drive circuit is formed in a peripheral portion.

【0002】[0002]

【従来の技術】光学部材として液晶や有機エレクトロル
ミネッセンス(EL)を用いた表示素子からなる平面デ
ィスプレイ装置は、小型、薄型、低消費電力などの利点
を有し、OA機器、AV機器等の分野で実用化が進めら
れている。これらLCDや有機ELディスプレイ装置で
は、各表示素子の画像情報の保持と書き換えのタイミン
グを制御するスイッチング素子として、液晶やELを支
持する基板上にTFTを作り込んだアクティブマトリク
ス型が、その画質の良さから主流となってる。中でも、
TFTを表示素子のスイッチング素子としてのみなら
ず、表示素子を駆動する周辺ドライバーを構成すべく表
示素子群の周辺にも形成したドライバー内蔵型が開発さ
れ、更なる小型化や低コスト化が実現をしている。
2. Description of the Related Art A flat display device comprising a display element using liquid crystal or organic electroluminescence (EL) as an optical member has advantages of small size, thin shape, low power consumption, and the like, and is used in the field of OA equipment, AV equipment and the like. Is being put to practical use. In these LCD and organic EL display devices, an active matrix type in which a TFT is formed on a substrate supporting a liquid crystal or EL is used as a switching element for controlling the timing of holding and rewriting image information of each display element. It has become mainstream because of its goodness. Among them,
A built-in driver has been developed that forms the TFT not only as a switching element for the display element but also around the display element group to constitute a peripheral driver for driving the display element, realizing further miniaturization and lower cost. are doing.

【0003】ドライバー内蔵型の表示装置に用いるTF
Tとしては、ドライバーにも適用できる動作速度と、耐
熱性の低い安価なガラス基板上に作成できる成膜温度の
低さから、チャンネル層に多結晶半導体特にポリシリコ
ン(p−Si)を用いたものが適している。ポリシリコ
ンの形成に当たっては、基板上に形成されたアモルファ
スシリコンにレーザーアニールを施すことにより、支持
基板温度を400〜600℃に抑えながら結晶化するこ
とができ、こうして得たp−Siを使ってTFTを形成
するという方法により、無アルカリガラス基板上にドラ
イバー回路を作成することが可能となる。
[0003] TF used in a display device with a built-in driver
As T, a polycrystalline semiconductor, particularly polysilicon (p-Si) was used for the channel layer because of the operation speed applicable to a driver and the low film formation temperature that can be formed on an inexpensive glass substrate having low heat resistance. Things are suitable. In forming polysilicon, by performing laser annealing on amorphous silicon formed on the substrate, crystallization can be performed while suppressing the temperature of the supporting substrate to 400 to 600 ° C., and p-Si thus obtained is used. By a method of forming a TFT, a driver circuit can be formed on a non-alkali glass substrate.

【0004】図4は、このようなレーザーアニールを行
うためのレーザーアニール装置の構成図である。(5
1)はパルスレーザーを発生する発振源、(52)は、
レンズ(55)、ミラー(56)からなる光学系、(5
3)は最終照射部、(54)は内部に被処理基板(5
9)を支持するステージ(58)を装備した処理チャン
バである。レーザー発振源(51)において発生された
エキシマレーザー等のレーザー光は、光学系(52)に
送出される。光学系(52)において、各種レンズ(5
5)はシリンドリカルレンズ、コンデンサレンズ等であ
り、ここを通過する間にレーザー光は所定の断面形状に
整形されたレーザービームとされる。レーザービームは
四角形、中でも、長軸方向が短軸方向に対して非常に大
きなライン状とされる。このラインビームは、チャンバ
(54)に設けれた透明な窓(60)を通して、チャン
バ(54)内の被処理基板(59)に照射される。被処
理基板(59)を載せたステージ(58)は平面上を水
平方向及び垂直方向に可動で、相対的に被処理基板(5
9)上をラインビームがスキャンされる。
FIG. 4 is a configuration diagram of a laser annealing apparatus for performing such laser annealing. (5
1) is an oscillation source for generating a pulse laser, and (52) is
An optical system including a lens (55) and a mirror (56);
3) is a final irradiation part, and (54) is a substrate to be processed (5) inside.
9) A processing chamber equipped with a stage (58) for supporting the same. Laser light such as an excimer laser generated in the laser oscillation source (51) is sent to the optical system (52). In the optical system (52), various lenses (5
Reference numeral 5) denotes a cylindrical lens, a condenser lens or the like, and while passing therethrough, the laser beam is converted into a laser beam having a predetermined cross-sectional shape. The laser beam has a rectangular shape, in particular, a long-axis direction having a very large line shape with respect to the short-axis direction. The line beam is applied to a substrate (59) to be processed in the chamber (54) through a transparent window (60) provided in the chamber (54). The stage (58) on which the substrate to be processed (59) is placed is movable horizontally and vertically on a plane, and
9) The line beam is scanned above.

【0005】図5は、被処理基板(59)の拡大断面図
である。無アルカリガラス等の基板(10)上にTFT
のゲート電極(11)と、これを覆うゲート絶縁膜(1
2)上に被処理膜であるa−Si(13a)が形成され
ている。図6は、得られたp−Si(13)を用いたT
FTの断面図である。また、図7はTFTの平面図であ
り、図5及び図6は図7のA−A線に沿った断面図とな
っている。a−Si(13a)にレーザーアニールを施
すことにより得られたp−Si(13)は、ゲート電極
(11)の上方を通過する領域に島状に残され、ゲート
電極(11)の直上領域をノンドープのチャンネル領域
(CH)、その両側に不純物が低濃度にドーピングされ
たLD(Lightly Doped)領域(LD)、更にその外側
に、不純物が高濃度にドーピングされたソース領域
(S)及びドレイン領域(D)が形成されている。p−
Si(13)及びLD領域(LD)を形成する際にマス
クとして用いられた注入ストッパ膜(14)を覆ってS
iNx、SiO2等の層間絶縁膜(15)が形成されて
いる。層間絶縁膜(15)上には、ソース電極(16)
及びドレイン電極(17)が形成され、層間絶縁膜(1
5)中に形成されたコンタクトホール(CT)を介して
各々ソース領域(S)及びドレイン領域(D)に接続さ
れている。
FIG. 5 is an enlarged sectional view of a substrate (59) to be processed. TFT on substrate (10) such as non-alkali glass
Gate electrode (11) and a gate insulating film (1
2) An a-Si (13a) to be processed is formed thereon. FIG. 6 is a graph showing T using the obtained p-Si (13).
It is sectional drawing of FT. FIG. 7 is a plan view of the TFT, and FIGS. 5 and 6 are cross-sectional views along the line AA in FIG. The p-Si (13) obtained by subjecting the a-Si (13a) to laser annealing is left in an island shape in a region passing above the gate electrode (11), and a region immediately above the gate electrode (11). Is a non-doped channel region (CH), a lightly doped (LD) region (LD) on both sides of which is lightly doped with impurities, and a source region (S) and a drain on the outside thereof which are heavily doped with impurities. A region (D) is formed. p-
Covering the implantation stopper film (14) used as a mask when forming the Si (13) and the LD region (LD),
An interlayer insulating film (15) of iNx, SiO2 or the like is formed. A source electrode (16) is formed on the interlayer insulating film (15).
And a drain electrode (17) are formed, and the interlayer insulating film (1) is formed.
5) They are connected to the source region (S) and the drain region (D) through the contact holes (CT) formed therein.

【0006】[0006]

【発明が解決しようとする課題】図8は、a−Si(1
3A)への照射レーザーエネルギー(横軸)と、その時
形成されるp−Si(13)のグレインサイズ(縦軸)
との関係図である。エネルギーが大きくなるに従ってグ
レインサイズも大きくなるが、最大のグレインさずが得
られるあるエネルギー値Eoを越えるとグレインサイズ
が急激に小さくなる。従って、所定のグレインサイズを
得るためには、エネルギーがEdとEuの狭い範囲内にな
ければならない。
FIG. 8 shows a-Si (1
3A) Irradiation laser energy (horizontal axis) and p-Si (13) grain size formed at that time (vertical axis)
FIG. As the energy increases, the grain size also increases. However, when the energy exceeds a certain energy value Eo at which the maximum grain is not obtained, the grain size rapidly decreases. Therefore, in order to obtain a predetermined grain size, the energy must be within a narrow range of Ed and Eu.

【0007】このため、ラインビームの照射エネルギー
が僅かでもばらついて、最適範囲Ed〜Eu間から外れる
と、結晶化が十分に行われず、グレインサイズの小さい
結晶化不良領域(R)が、p−Si中のある領域に生じ
る。図7に、あるTFTのチャンネル領域(CH)と結
晶化不良領域(R)との位置関係を示す。図7では、p
−Si(13)中で、結晶化不良領域(R)が垂直方向
(V)に延びる線状に生じ、チャンネル領域(CH)を
通過しているが、結晶化不良領域(R)の幅Xはチャン
ネル領域(CH)のチャンネル幅Wよりも大きく、チャ
ンネル領域(CH)を覆っている。結晶化不良領域
(R)は移動度が著しく小さく、ソース領域(S)とド
レイン領域(D)間を結ぶチャンネル領域(CH)にお
ける電荷の移動経路(MN)が不良となり、この素子の
特性は悪化する。
For this reason, if the irradiation energy of the line beam is slightly varied and deviates from the optimum range between Ed and Eu, crystallization is not sufficiently performed, and the poorly crystallized region (R) having a small grain size becomes p-p. It occurs in a certain area in Si. FIG. 7 shows a positional relationship between a channel region (CH) of a certain TFT and a poorly crystallized region (R). In FIG. 7, p
In Si- (13), the poorly crystallized region (R) is formed in a line extending in the vertical direction (V) and passes through the channel region (CH), but has a width X of the poorly crystallized region (R). Is larger than the channel width W of the channel region (CH) and covers the channel region (CH). The poorly crystallized region (R) has extremely low mobility, and the charge transfer path (MN) in the channel region (CH) connecting the source region (S) and the drain region (D) becomes poor. Getting worse.

【0008】なお、素子特性は、実質的な移動経路の幅
によって決まり、チャンネル幅Wに対して結晶化不良領
域(R)が占める割合が大きくなればなるほど、特性の
悪化は顕著となる。従って、図7に示す如く、結晶化不
良領域(R)がチャンネル領域(CH)の全域にわたっ
て生じることがなくとも、チャンネル領域(CH)の一
部に結晶化不良領域(R)がかかれば特性は悪化する。
The element characteristics are determined by the substantial width of the movement path. As the ratio of the poorly crystallized region (R) to the channel width W increases, the deterioration of the characteristics becomes more remarkable. Therefore, as shown in FIG. 7, even if the poorly crystallized region (R) does not occur over the entire channel region (CH), if the poorly crystallized region (R) covers a part of the channel region (CH), the characteristics can be improved. Gets worse.

【0009】[0009]

【課題を解決するための手段】本発明はこの課題を解決
するために成され、基板上に、パルスレーザーによるア
ニールが施された半導体膜が形成されてなる複数の半導
体素子を有する半導体装置において、前記半導体素子の
一つ、いくつか、あるいは全ては、電気的に並列関係に
ある複数のチャンネル領域を有し、前記複数のチャンネ
ル領域の各チャンネル幅と、各チャンネル領域の間隙の
離間距離とを合わせた合計距離は、前記パルスレーザー
のピッチよりも大きい構成である。
SUMMARY OF THE INVENTION The present invention has been made to solve this problem, and is directed to a semiconductor device having a plurality of semiconductor elements in which a semiconductor film annealed by a pulse laser is formed on a substrate. One, some, or all of the semiconductor elements have a plurality of channel regions that are electrically in a parallel relationship, each channel width of the plurality of channel regions, and a separation distance of a gap between the channel regions. Is larger than the pitch of the pulse laser.

【0010】これにより、パルスレーザーのピッチと同
じ幅を有する不良領域がチャンネル領域上に発生して
も、チャンネル幅に対して不良領域が占める割合が小さ
くなり、素子特性の悪化が抑えられる。また、基板上に
光学変調部材を変調する表示電極群と、これら表示電極
群の各々に接続され表示信号を供給するための第1の薄
膜トランジスタ群と、これら第1の薄膜トランジスタ群
を駆動する第2の薄膜トランジスタ群が形成され、前記
第1および第2の薄膜トランジスタは、パルスレーザ
ーによるアニールが施された半導体膜をチャンネル領域
に用いてなる表示装置において、前記第1または第2の
薄膜トランジスタ群を構成する薄膜トランジスタの一
つ、いくつかまたは全ては、各々電気的に並列関係にあ
る複数のチャンネル領域を有し、前記複数のチャンネル
領域の各チャンネル幅と、各チャンネル領域の間隙の離
間距離と合わせた合計距離は、前記パルスレーザーのピ
ッチよりも大きい構成である。
Thus, even if a defective region having the same width as the pitch of the pulse laser is generated on the channel region, the ratio of the defective region to the channel width is reduced, and deterioration of device characteristics is suppressed. Further, a display electrode group for modulating the optical modulation member on the substrate, a first thin film transistor group connected to each of the display electrode groups for supplying a display signal, and a second thin film transistor for driving the first thin film transistor group a group of the thin film transistor forming, the first and second thin film transistors is a display device using a semiconductor film annealed by pulsed laser is applied to the channel region, forming the first or second thin film transistor group One, some, or all of the thin film transistors have a plurality of channel regions that are electrically in parallel with each other, and the width of each of the plurality of channel regions and the separation distance of the gap between the respective channel regions are adjusted. The total distance is larger than the pitch of the pulse laser.

【0011】これにより、パルスレーザーのピッチと同
じ幅を有する不良領域がチャンネル領域上に発生して
も、チャンネル幅に対して不良領域が占める割合が小さ
くなり、良好な素子特性を有した表示装置が得られる。
As a result, even if a defective region having the same width as the pitch of the pulse laser is generated on the channel region, the ratio of the defective region to the channel width is reduced, and the display device has excellent element characteristics. Is obtained.

【0012】[0012]

【発明の実施の形態】図1は、本発明の実施の形態にか
かるTFTの平面図である。図1のA−A線に沿った断
面構造は、図6に示されたものと同じである。本実施の
形態では、ゲート電極(11)、ソース電極(16)お
よびドレイン電極(17)を各々一体とした一つの素子
に関して、電気的に並列関係にある2つのチャンネル領
域(CH)を有しており、これらチャンネル領域(C
H)は互いに離間されて配置されている。そして、2つ
のチャンネル領域(CH)の各々のチャンネル幅(W
2,W3)と、チャンネル領域(CH)の間隙部の幅
(WA)を合わせた合計距離W1は、後に詳述するよう
に、パルスレーザのピッチPに等しい結晶化不良領域
(R)の幅よりも大きくされている。
FIG. 1 is a plan view of a TFT according to an embodiment of the present invention. The cross-sectional structure along the line AA in FIG. 1 is the same as that shown in FIG. In the present embodiment, one element in which the gate electrode (11), the source electrode (16), and the drain electrode (17) are each integrated has two channel regions (CH) in an electrically parallel relationship. And these channel regions (C
H) are spaced apart from each other. The channel width (W) of each of the two channel regions (CH)
2, W3) and the width (WA) of the gap between the channel regions (CH) is a total distance W1 which is equal to the pitch P of the pulse laser, as will be described later in detail. Has been larger than.

【0013】図2は、レーザーアニール時の被処理基板
の平面図である。大基板(1)に、各々表示装置に用い
られるアクティブマトリクス基板(2)が複数枚例えば
6枚含まれている。各アクティブマトリクス基板(2)
において、(3)は表示素子がマトリクス状に配列形成
される予定の表示部、(4)は各表示素子に表示信号を
書き込むためにスイッチングを制御する走査信号を発生
すべく形成される予定のゲートドライバー、(5)は走
査信号に同期して各々の表示素子に表示信号を供給すべ
く形成される予定のドレインドライバーである。
FIG. 2 is a plan view of the substrate to be processed during laser annealing. The large substrate (1) includes a plurality of, for example, six, active matrix substrates (2) used for display devices. Each active matrix substrate (2)
In (3), a display section in which display elements are to be formed in a matrix is formed, and (4) is to be formed to generate a scanning signal for controlling switching to write a display signal to each display element. A gate driver (5) is a drain driver to be formed to supply a display signal to each display element in synchronization with the scanning signal.

【0014】これらアクティブマトリクス基板(2)
は、各々の表示素子を構成すべく、対向電極を備えた対
向基板と貼り合わされ、各アクティブマトリクス基板
(2)毎に表示装置筐体が構成されて切り離され、個々
の筐体内に光学部材である液晶が装填されてLCDが完
成される。表示部(3)において、各表示素子は、液晶
を誘電層としたコンデンサと、このコンデンサに液晶を
駆動するための表示信号電圧の書き換えと保持を制御す
るためのスイッチング素子としてのTFTが形成され、
また、ドライバー部(4,5)においては、インバータ
を構成すべくCMOSトランジスタが、図1に示すよう
なN−ch及びP−chのTFTにより形成される。
These active matrix substrates (2)
Is bonded to a counter substrate provided with a counter electrode to form each display element, and a display device housing is formed and separated for each active matrix substrate (2), and an optical member is provided in each housing. A certain liquid crystal is loaded to complete the LCD. In the display section (3), each display element includes a capacitor having a liquid crystal as a dielectric layer and a TFT as a switching element for controlling rewriting and holding of a display signal voltage for driving the liquid crystal in the capacitor. ,
In the driver sections (4, 5), CMOS transistors are formed by N-ch and P-ch TFTs as shown in FIG.

【0015】図2では、拡大断面を図5に示すような、
基板(10)上にa−Si(13a)が形成された状態
で、レーザーアニールを施す様子が示されている。パル
スレーザーであるラインビーム(LB)の各ショット
が、基板(1)上を所定のオーバラップ量をもって順次
にずらされていくことでスキャンが行われる。そして、
照射エネルギーのばらつきによって生じる結晶化不良領
域(R)が、ラインビーム(LB)の向きと同じ向きに
延びる線状に残っている。ラインビーム(LB)の長軸
方向及び短軸方向は、各々基板(1)平面に関して水平
方向(H)及び垂直方向(V)にされている。
In FIG. 2, an enlarged cross section is shown in FIG.
A state in which laser annealing is performed in a state where the a-Si (13a) is formed on the substrate (10) is shown. Scanning is performed by sequentially shifting each shot of the line beam (LB), which is a pulse laser, on the substrate (1) with a predetermined overlap amount. And
A poorly crystallized region (R) caused by a variation in irradiation energy remains in a linear shape extending in the same direction as the direction of the line beam (LB). The major axis direction and the minor axis direction of the line beam (LB) are set in the horizontal direction (H) and the vertical direction (V) with respect to the substrate (1) plane, respectively.

【0016】まず、本願出願人は、結晶化不良領域
(R)が発生する理由が以下の通りであることを突き止
めた。初めに、図3に示すようにラインビーム(LB)
のスキャンは、パルスレーザーの各ショット(STn)
が、その短軸方向、ここでは垂直方向(V)に順次にず
らされていくことにより行われる。ここで、ラインビー
ム(LB)の線幅Tと線長は図4に示すレーザーアニー
ル装置のレーザー発振源(51)と光学系(52)によ
り設定される。また、パルスレーザーの各ショット間の
安定性のために、発振源(51)の発振周波数は200
〜300Hz程度、例えば290Hzに設定され、ライ
ンビーム(LB)の被照射領域におけるエネルギー密度
の均一性のためにラインビーム(LB)の線幅Tは10
0〜1000μm例えば600μmに設定される。そし
て、スキャン速度即ちステージ(58)の移動速度が設
定されると、スループットが決まると同時に、発振源
(51)で設定されるパルス周波数及び線幅Tから各シ
ョット(STn)間のオーバラップ量即ちピッチPが決
定される。例えばP=30μmで、同一地点に関して2
0ショットの重ね撃ちに設定される。
First, the applicant of the present application has found out that the reason for the occurrence of the poor crystallization region (R) is as follows. First, a line beam (LB) as shown in FIG.
Scan of each shot of pulsed laser (STn)
Is sequentially shifted in the short axis direction, here, the vertical direction (V). Here, the line width T and the line length of the line beam (LB) are set by the laser oscillation source (51) and the optical system (52) of the laser annealing apparatus shown in FIG. In addition, the oscillation frequency of the oscillation source (51) is set to 200 for stability between shots of the pulse laser.
The frequency is set to about 300 Hz, for example, 290 Hz, and the line width T of the line beam (LB) is set to 10 for uniformity of the energy density in the irradiation area of the line beam (LB).
It is set to 0 to 1000 μm, for example, 600 μm. When the scanning speed, that is, the moving speed of the stage (58) is set, the throughput is determined, and at the same time, the overlap amount between the shots (STn) is determined from the pulse frequency and the line width T set by the oscillation source (51). That is, the pitch P is determined. For example, if P = 30 μm,
The shot is set to 0 shots.

【0017】パルスレーザーの照射エネルギーは、各シ
ョット間で若干のばらつきは避けきれず、あるショット
について、照射エネルギーがEdとEuの間の非常に狭い
最適範囲から外れてしまうと、結晶化が不良となり、そ
のショットは失敗となる。図3において、例えば、ショ
ットSTn-3が失敗となった場合、続くショットSTn-
2,STn-1,・・・が重ねられる領域は、再び結晶化が
行われ、ショットSTn-3の失敗が回復されるが、ショ
ットSTn-3の最後尾の帯状領域については、このショ
ットが最終となるので、結晶化の不良が回復されず、結
晶化不良領域(R)として残ってしまう。即ち、結晶化
不良領域(R)は、ラインビーム(LB)のスキャン方
向に垂直方向に延びる細長で、かつ、その線幅Xは、パ
ルスレーザーのピッチPに等しいことが分かる。
Irradiation energy of the pulse laser is inevitable to be slightly varied between shots. If the irradiation energy deviates from a very narrow optimum range between Ed and Eu for a certain shot, crystallization becomes poor. And the shot fails. In FIG. 3, for example, when the shot STn-3 fails, the next shot STn-
The region where 2, STn-1,... Overlap is recrystallized to recover the failure of shot STn-3. Since it is final, the crystallization failure is not recovered, and remains as a poor crystallization region (R). That is, it can be seen that the poorly crystallized region (R) is a slender elongated in the direction perpendicular to the scanning direction of the line beam (LB), and its line width X is equal to the pitch P of the pulse laser.

【0018】Pは、前述の如く、装置及びプロセス条件
によって決定される。また、一つの素子のチャンネル幅
Wは、その要求される動作特性によって決められる。本
発明では、一定のピッチP及びチャンネル幅Wの下で、
複数のチャンネル領域(CH)の各々のチャンネル幅W
2とW3、及び、ピッチPとの間の関係を、
P is determined by the equipment and process conditions as described above. Further, the channel width W of one element is determined by the required operation characteristics. In the present invention, under a constant pitch P and a channel width W,
Channel width W of each of a plurality of channel regions (CH)
2 and W3, and the relationship between pitch P

【0019】[0019]

【数1】 (Equation 1)

【0020】[0020]

【数2】 (Equation 2)

【0021】となるようにしている。図1において、結
晶化不良領域(R)が、図7に示す従来例と同じ位置に
生じているが、図7では、チャンネル領域(CH)の全
域が結晶化不良領域(R)によって覆われているのに対
して、図1では、右側のチャンネル領域(CH)は結晶
化不良領域(R)により覆われてはいるものの、左側の
チャンネル領域(CH)は、結晶化不良領域(R)から
外れている。従って、図1の素子では、チャンネル幅の
全幅Wの中のW2の幅の移動経路(MG)が実質的に良
好となる。
It is set to be as follows. In FIG. 1, the poorly crystallized region (R) occurs at the same position as in the conventional example shown in FIG. 7, but in FIG. 7, the entire region of the channel region (CH) is covered by the poorly crystallized region (R). In contrast, in FIG. 1, the right channel region (CH) is covered by the poorly crystallized region (R), but the left channel region (CH) is covered by the poorly crystallized region (R). Is out of range. Therefore, in the device of FIG. 1, the movement path (MG) having a width of W2 in the entire width W of the channel width is substantially improved.

【0022】これにより、幅Pの結晶化不良領域(R)
がTFTの領域上を通過するように生じても、チャンネ
ル領域(CH)の全幅にわたって結晶化不良領域(R)
が占めることが無くなり、結晶化不良領域(R)の外の
チャンネル領域(CH)に形成される移動経路(MG)
により、良好な素子特性が得られる。
Thus, the poorly crystallized region (R) having a width P is obtained.
Occurs over the region of the TFT, but the poorly crystallized region (R) extends over the entire width of the channel region (CH).
Is not occupied, and the movement path (MG) formed in the channel region (CH) outside the poor crystallization region (R)
Thereby, good element characteristics can be obtained.

【0023】[0023]

【発明の効果】以上の説明から明らかな如く、本発明
で、パルスレーザーアニールが施された半導体膜を用い
て形成された半導体素子を複数有する半導体装置あるい
は表示装置に関し、一つの素子について複数のチャンネ
ル領域を離間配置し、これらのチャンネル幅と離間距離
との合計値をパルスピッチよりも大きくすることで、パ
ルスピッチと同じ幅の不良領域が半導体膜に生じても、
チャンネル領域の全域が不良領域により覆われることが
防がれ、更には、チャンネル領域の全幅に対して不良領
域が占める割合が小さくなり、実質的な移動経路の幅が
大きなり、良好な素子特性を有した半導体装置あるいは
表示装置が得られる。
As is apparent from the above description, the present invention relates to a semiconductor device or a display device having a plurality of semiconductor elements formed by using a semiconductor film subjected to pulsed laser annealing. By arranging the channel regions apart and making the sum of the channel width and the separation distance larger than the pulse pitch, even if a defective region having the same width as the pulse pitch occurs in the semiconductor film,
The entire area of the channel region is prevented from being covered by the defective area, and furthermore, the ratio of the defective area to the entire width of the channel area is reduced, and the width of the substantial moving path is increased. Semiconductor device or display device having

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施の形態にかかるTFTの平面図で
ある。
FIG. 1 is a plan view of a TFT according to an embodiment of the present invention.

【図2】本発明の実施の形態にかかる被処理基板とライ
ンビームの被照射領域との位置関係を示す平面図であ
る。
FIG. 2 is a plan view illustrating a positional relationship between a substrate to be processed and a region to be irradiated with a line beam according to the embodiment of the present invention.

【図3】ラインビームがスキャンされる様子を示す平面
図である。
FIG. 3 is a plan view showing how a line beam is scanned.

【図4】レーザーアニール装置の構成図である。FIG. 4 is a configuration diagram of a laser annealing apparatus.

【図5】レーザーアニール時の被処理基板の断面図であ
る。
FIG. 5 is a cross-sectional view of a substrate to be processed during laser annealing.

【図6】TFTの断面図である。FIG. 6 is a sectional view of a TFT.

【図7】従来のTFTの平面図である。FIG. 7 is a plan view of a conventional TFT.

【図8】レーザーエネルギーとグレインサイズの関係図
である。
FIG. 8 is a diagram illustrating a relationship between laser energy and grain size.

【符号の説明】[Explanation of symbols]

1 被処理基板 2 アクティブマトリクス基板 3 画素部 4 ゲートドライバー 5 ドレインドライバー 10 基板 11 ゲート電極 12 ゲート絶縁膜 13 p−Si 16 ソース電極 17 ドレイン電極 CH チャンネル領域 D ドレイン領域 S ソース領域 LB ラインビームのエッジライン R 結晶化不良領域 DESCRIPTION OF SYMBOLS 1 Substrate to be processed 2 Active matrix substrate 3 Pixel part 4 Gate driver 5 Drain driver 10 Substrate 11 Gate electrode 12 Gate insulating film 13 p-Si 16 Source electrode 17 Drain electrode CH Channel region D Drain region S Source region LB Edge of line beam Line R Crystallized area

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI G02F 1/136 500 (72)発明者 米田 清 大阪府守口市京阪本通2丁目5番5号 三洋電機株式会社内 (56)参考文献 特開 平9−74205(JP,A) 特開 昭58−178565(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 29/786 H01L 21/336 H01L 21/20 G02F 1/1368 G09F 9/33 ────────────────────────────────────────────────── ─── Continued on the front page (51) Int.Cl. 7 Identification code FIG02F 1/136 500 (72) Inventor Kiyoshi Yoneda 2-5-5 Keihanhondori, Moriguchi-shi, Osaka Sanyo Electric Co., Ltd. (56 References JP-A-9-74205 (JP, A) JP-A-58-178565 (JP, A) (58) Fields investigated (Int. Cl. 7 , DB name) H01L 29/786 H01L 21/336 H01L 21/20 G02F 1/1368 G09F 9/33

Claims (3)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 基板上に、パルスレーザーによるアニー
ルが施された半導体膜が形成されてなる複数の半導体素
子を有する半導体装置において、 前記半導体素子の一つ、いくつか、あるいは全ては、電
気的に並列関係にある複数のチャンネル領域を有し、前
記複数のチャンネル領域の各チャンネル幅と、各チャン
ネル領域の間隙の離間距離とを合わせた合計距離は、前
記パルスレーザーのピッチよりも大きいことを特徴とす
る半導体装置。
1. A semiconductor device having a plurality of semiconductor elements formed by forming a semiconductor film annealed by a pulse laser on a substrate, wherein one, some, or all of the semiconductor elements are electrically connected. Has a plurality of channel regions in a parallel relationship, the total distance including the channel width of the plurality of channel regions and the separation distance of the gap of each channel region is larger than the pitch of the pulse laser. Characteristic semiconductor device.
【請求項2】 基板上に光学変調部材を変調する表示電
極群と、これら表示電極群の各々に接続され表示信号を
供給するための第1の薄膜トランジスタ群と、これら第
1の薄膜トランジスタ群を駆動する第2の薄膜トランジ
スタ群が形成され、前記第1および第2の薄膜トランジ
スタは、パルスレーザーによるアニールが施された半
導体膜をチャンネル領域に用いてなる表示装置におい
て、 前記第1または第2の薄膜トランジスタ群を構成する薄
膜トランジスタの一つ、いくつかまたは全ては、各々電
気的に並列関係にある複数のチャンネル領域を有し、前
記複数のチャンネル領域の各チャンネル幅と、各チャン
ネル領域の間隙の離間距離と合わせた合計距離は、前記
パルスレーザーのピッチよりも大きいことを特徴とする
表示装置。
2. A display electrode group for modulating an optical modulation member on a substrate; a first thin film transistor group connected to each of the display electrode groups for supplying a display signal;
Second thin film transistors are formed for driving the first thin film transistor group, said first and second thin film transistors is a display device using a semiconductor film annealed by pulsed laser is applied to the channel region, the first Thin film forming the first or second thin film transistor group
One, some, or all of the membrane transistors each have a plurality of channel regions that are in electrical parallel relation, and are adjusted to each channel width of the plurality of channel regions and the separation distance of the gap between each channel region. The display device, wherein a total distance is larger than a pitch of the pulse laser.
【請求項3】 基板上に光学変調部材を変調する表示電
極群と、これら表示電極群の各々に接続され表示信号を
供給するための第1の薄膜トランジスタ群と、これら第
1の薄膜トランジスタ群を駆動する第2の薄膜トランジ
スタ群が形成され、前記第1または第2の薄膜トランジ
スタは、パルスレーザーによるアニールが施された半
導体膜をチャンネル領域に用いてなる表示装置におい
て、 前記第1または第2の薄膜トランジスタ群のうちパルス
レーザーによるアニールが施された半導体膜をチャンネ
ル領域に備えた薄膜トランジスタ群を構成する薄膜トラ
ンジスタの一つ、いくつかまたは全ては、各々電気的に
並列関係にある複数のチャンネル領域を有し、前記複数
のチャンネル領域の各チャンネル幅と、各チャンネル領
域の間隙の離間距離と合わせた合計距離は、前記パルス
レーザーのピッチよりも大きいことを特徴とする表示装
置。
3. A display electrode group for modulating an optical modulation member on a substrate; a first thin film transistor group connected to each of the display electrode groups for supplying a display signal;
A second thin film transistor group for driving one thin film transistor group is formed, and the first or second thin film transistor group is a display device using a semiconductor film annealed by a pulsed laser for a channel region, Pulse of the first or second thin film transistor group
Channel the semiconductor film annealed by laser
Thin film transistor that constitutes a group of thin film transistors provided in the
One, some, or all of the transistors have a plurality of channel regions that are electrically in parallel with each other, and the sum of each channel width of the plurality of channel regions and the separation distance of the gap between the channel regions is provided. The display device, wherein the distance is larger than the pitch of the pulse laser.
JP26667997A 1997-09-12 1997-09-30 Semiconductor device and display device Expired - Lifetime JP3276900B2 (en)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP26667997A JP3276900B2 (en) 1997-09-30 1997-09-30 Semiconductor device and display device
TW087114380A TW408246B (en) 1997-09-12 1998-08-31 Semiconductor device and display device having laser-annealed semiconductor element
US09/151,081 US6451636B1 (en) 1997-09-12 1998-09-10 Semiconductor device and display device having laser-annealed semiconductor element
KR10-1998-0037495A KR100523302B1 (en) 1997-09-12 1998-09-11 Semiconductor device and display device having laser-annealed semiconductor element
KR1020050054588A KR100560019B1 (en) 1997-09-12 2005-06-23 Semiconductor device and display device having laser-annealed semiconductor element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26667997A JP3276900B2 (en) 1997-09-30 1997-09-30 Semiconductor device and display device

Publications (2)

Publication Number Publication Date
JPH11111986A JPH11111986A (en) 1999-04-23
JP3276900B2 true JP3276900B2 (en) 2002-04-22

Family

ID=17434198

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26667997A Expired - Lifetime JP3276900B2 (en) 1997-09-12 1997-09-30 Semiconductor device and display device

Country Status (1)

Country Link
JP (1) JP3276900B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7902002B2 (en) 2004-07-30 2011-03-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2014097770A1 (en) * 2012-12-18 2014-06-26 株式会社日本製鋼所 Method for manufacturing crystal semiconductor film

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5030345B2 (en) * 2000-09-29 2012-09-19 三洋電機株式会社 Semiconductor device
CN104751820B (en) * 2015-04-20 2017-10-24 深圳市华星光电技术有限公司 Display panel and the display with the display panel

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7902002B2 (en) 2004-07-30 2011-03-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2014097770A1 (en) * 2012-12-18 2014-06-26 株式会社日本製鋼所 Method for manufacturing crystal semiconductor film

Also Published As

Publication number Publication date
JPH11111986A (en) 1999-04-23

Similar Documents

Publication Publication Date Title
KR100510001B1 (en) Manufacturing method of semiconductor device
KR100560019B1 (en) Semiconductor device and display device having laser-annealed semiconductor element
KR100543102B1 (en) Semiconductor device and its manufacturing method
US6555422B1 (en) Thin film transistor and method of manufacturing the same
US7666769B2 (en) Method for fabricating image display device
KR100554027B1 (en) Laser Annealing Method of Semiconductor Film
US6674136B1 (en) Semiconductor device having driver circuit and pixel section provided over same substrate
KR100573657B1 (en) Display device and semiconductor device having laser annealed semiconductor elements
KR19990029581A (en) Semiconductor device and liquid crystal display device
US7790341B2 (en) Laser mask and method of crystallization using the same
KR20000011669A (en) beam homogenizer, laser irradiation apparatus, laser irradiation method, and method of manufacturing semiconductor device
JPH09270393A (en) Laser light irradiation device
US6337235B1 (en) Semiconductor device and manufacturing method thereof
US6759628B1 (en) Laser annealing apparatus
JPH11112002A (en) Semiconductor device and manufacture therefor
JP2004054168A (en) Image display device
JP4397439B2 (en) Semiconductor device
JP3276900B2 (en) Semiconductor device and display device
JPH1187729A (en) Manufacture of semiconductor device
JP4402065B2 (en) Method for manufacturing semiconductor device
JPH10199808A (en) Method of crystallizing silicon film
JPH1187670A (en) Fabrication of semiconductor device
JP3108998B2 (en) Active matrix substrate and method of manufacturing active matrix substrate
JP3480208B2 (en) Method for manufacturing thin film semiconductor device
JPH07181512A (en) Liquid crystal display device

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090208

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090208

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100208

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110208

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110208

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120208

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120208

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130208

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130208

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140208

Year of fee payment: 12

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term