JP3480208B2 - Method for manufacturing thin film semiconductor device - Google Patents

Method for manufacturing thin film semiconductor device

Info

Publication number
JP3480208B2
JP3480208B2 JP32807696A JP32807696A JP3480208B2 JP 3480208 B2 JP3480208 B2 JP 3480208B2 JP 32807696 A JP32807696 A JP 32807696A JP 32807696 A JP32807696 A JP 32807696A JP 3480208 B2 JP3480208 B2 JP 3480208B2
Authority
JP
Japan
Prior art keywords
thin film
laser beam
film transistor
semiconductor
insulating substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP32807696A
Other languages
Japanese (ja)
Other versions
JPH10173188A (en
Inventor
益充 猪野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP32807696A priority Critical patent/JP3480208B2/en
Publication of JPH10173188A publication Critical patent/JPH10173188A/en
Application granted granted Critical
Publication of JP3480208B2 publication Critical patent/JP3480208B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、半導体薄膜を活性
層とする薄膜トランジスタが集積的に形成されてなる薄
膜半導体装置の製造方法に係り、詳しくは、絶縁基板上
に半導体薄膜を成膜した後、その再結晶化を目的として
レーザビーム照射を行う薄膜半導体装置の製造方法に関
する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a thin film semiconductor device in which thin film transistors having a semiconductor thin film as an active layer are integrally formed, and more specifically, to a method for forming a semiconductor thin film on an insulating substrate. , A method of manufacturing a thin film semiconductor device in which laser beam irradiation is performed for the purpose of recrystallization thereof.

【0002】[0002]

【従来の技術】近年、薄膜半導体装置の製造を低温プロ
セス化する方法の一つとして、レーザビームを用いたレ
ーザアニール技術が開発され、一部に実施されている。
このレーザアニール技術は、絶縁基板上に成膜された非
晶質シリコンや多結晶シリコンなど非単結晶性の半導体
薄膜に、レーザビームを照射してこれを局部的に加熱溶
融し、その後冷却することによって該半導体薄膜を再結
晶化する技術である。
2. Description of the Related Art In recent years, a laser annealing technique using a laser beam has been developed and partially implemented as one of the methods for manufacturing a thin film semiconductor device at a low temperature.
In this laser annealing technique, a non-single crystalline semiconductor thin film such as amorphous silicon or polycrystalline silicon formed on an insulating substrate is irradiated with a laser beam to locally heat and melt the thin film, and then cooled. This is a technique for recrystallizing the semiconductor thin film.

【0003】このレーザアニール技術を具体的に説明す
ると、この技術では、図9に示すように絶縁基板1の縦
方向(Y方向)に沿って帯状に形成されたレーザビーム
2のパルスを、絶縁基板1表面に形成した半導体薄膜3
に間欠照射する。このとき、照射と照射との間において
は、照射領域が部分的に重なるようにしてレーザビーム
2を絶縁基板1に対し相対的に横方向(X方向)に移動
させている。例えば、図9に示すように、固定されたレ
ーザビーム2の照射領域に対し絶縁基板1を−X方向に
ステップ移動させ、レーザビーム2をオーバーラップさ
せることにより、半導体薄膜3の再結晶化をほぼ均一に
行うのである。
This laser annealing technique will be specifically described. In this technique, as shown in FIG. 9, a pulse of a laser beam 2 formed in a strip shape along the vertical direction (Y direction) of an insulating substrate 1 is insulated. Semiconductor thin film 3 formed on the surface of substrate 1
Intermittently irradiate. At this time, the laser beam 2 is moved in the lateral direction (X direction) relative to the insulating substrate 1 so that the irradiation regions partially overlap with each other between the irradiations. For example, as shown in FIG. 9, the insulating substrate 1 is step-moved in the −X direction with respect to the fixed irradiation region of the laser beam 2 and the laser beam 2 is overlapped to recrystallize the semiconductor thin film 3. It is done almost uniformly.

【0004】また、このようなレーザアニール技術を用
いて薄膜半導体装置を製造するには、得られた再結晶化
した半導体薄膜を、薄膜トランジスタのチャネル領域形
成のための活性層として用い、薄膜トランジスタを集積
形成するといった手法が採られる。すなわち、結晶化し
た半導体薄膜はキャリアの移動度が高くなるため、薄膜
トランジスタを高性能化できるからである。
In order to manufacture a thin film semiconductor device using such a laser annealing technique, the obtained recrystallized semiconductor thin film is used as an active layer for forming a channel region of a thin film transistor, and thin film transistors are integrated. The method of forming is adopted. That is, since the crystallized semiconductor thin film has high carrier mobility, the thin film transistor can have high performance.

【0005】ところで、薄膜半導体装置は、例えばアク
ティブマトリクス型表示装置の駆動回路等に好適である
ことなどから、近年においてはその開発が盛んに進めら
れている。また、液晶表示装置などの表示装置への薄膜
半導体装置の適用も進められているが、その場合には、
ガラス等からなる透明絶縁基板の大型化、および低コス
ト化が強く要求されている。例えば、図9に示した絶縁
基板1では、そのX方向寸法を400〜500mmに、
またY方向寸法を300〜400mmにする必要がある
のである。
By the way, since the thin film semiconductor device is suitable for, for example, a drive circuit of an active matrix type display device, its development has been actively pursued in recent years. In addition, although thin film semiconductor devices are being applied to display devices such as liquid crystal display devices, in that case,
There is a strong demand for increasing the size and cost of a transparent insulating substrate made of glass or the like. For example, in the insulating substrate 1 shown in FIG. 9, the dimension in the X direction is 400 to 500 mm,
Moreover, it is necessary to set the dimension in the Y direction to 300 to 400 mm.

【0006】このような大型化および低コスト化を満た
すため、前述したレーザアニール技術が有効となってい
る。すなわち、レーザビーム照射により比較的低温で半
導体薄膜を結晶化できるため、低融点ガラス等比較的低
コストの透明基板を採用できるからである。そして、こ
のようなレーザアニール技術の採用により、現在では、
表示部に加えて周辺回路部をも一体的に内蔵した表示装
置(薄膜半導体装置)を、ボトムゲート型の薄膜トラン
ジスタを用いて400℃以下の低温プロセスで製造する
ことができるようになっており、また、前述したごとく
レーザビームをオーバーラップ照射することにより、比
較的大面積の半導体薄膜を非晶質から多結晶に効率よく
変えることができるようになっているのである。ここ
で、レーザアニール技術に用いられる帯状のレーザビー
ムの光源としては、一般にエキシマレーザが用いられて
いる。
In order to satisfy such an increase in size and a reduction in cost, the laser annealing technique described above is effective. That is, since the semiconductor thin film can be crystallized at a relatively low temperature by laser beam irradiation, a relatively low cost transparent substrate such as low melting point glass can be adopted. And with the adoption of such laser annealing technology,
It has become possible to manufacture a display device (thin-film semiconductor device) in which a peripheral circuit part is integrally incorporated in addition to the display part by a low-temperature process of 400 ° C. or lower using a bottom-gate thin film transistor. In addition, as described above, by overlappingly irradiating a laser beam, a semiconductor thin film having a relatively large area can be efficiently changed from amorphous to polycrystalline. Here, an excimer laser is generally used as a light source of a belt-shaped laser beam used in the laser annealing technique.

【0007】ところが、このエキシマレーザは出力パワ
ーの関係でレーザビームの断面積を極端に大きくするこ
とができない。このため、レーザビームを帯状に整形
し、前述したようにこれをオーバーラップさせながら走
査(スキャニング)することにより、大型ガラス等から
なる透明絶縁基板の全面に照射するようにしている。
However, this excimer laser cannot extremely increase the cross-sectional area of the laser beam due to the output power. For this reason, the laser beam is shaped into a band, and as described above, the laser beam is scanned (scanning) while overlapping it so that the entire surface of the transparent insulating substrate made of a large glass or the like is irradiated.

【0008】しかし、レーザビームには、エネルギー分
布に起因してその端部側に光のよどみが生じる部分が形
成されるため、このレーザビーム端部が照射された箇所
では結晶の粒界、すなわち結晶境界が生じたり、結晶の
粒径等が不均一になるなどの欠陥が生じる。図10は、
図9に示したレーザビーム2の幅方向(図9におけるX
方向〔横方向〕)におけるエネルギー分布を模式的に示
す図である。この図に示すようにレーザビーム2は、エ
ネルギー分布が高い位置でほぼ均一な主ビーム部4と、
この主ビーム部4の端部、すなわち主ビーム部4の端4
aより外側に形成されてエネルギー分布が外側に行くに
連れて小さくなるよう傾斜する副ビーム部5とからな
る。ここで、副ビーム部5は、本発明におけるレーザビ
ームの端部となるもので、レーザビームを帯状に整形す
る光学系の作用によって必然的に生じるものである。こ
の副ビーム部5(レーザビームの端部)については、そ
の幅を狭くする努力はなされているものの、現在のとこ
ろ無くすには至っていない。そして、この副ビーム5
が、エネルギー分布が不均一であることによって前述し
たように光がよどむ部分となり、これが照射されること
により、半導体薄膜にはこの照射箇所に結晶欠陥が生じ
てしまうのである。なお、現在では、例えば前記主ビー
ム部4の幅が300〜400μm程度、副ビーム部5の
幅が数μm〜10μm程度となっている。
However, in the laser beam, a portion where light stagnation occurs due to the energy distribution on the end side thereof is formed. Defects such as crystal boundaries and non-uniform crystal grain size occur. Figure 10
The width direction of the laser beam 2 shown in FIG. 9 (X in FIG.
It is a figure which shows the energy distribution in a direction [transverse direction]) typically. As shown in this figure, the laser beam 2 has a substantially uniform main beam portion 4 at a position where the energy distribution is high,
The end portion of the main beam portion 4, that is, the end portion 4 of the main beam portion 4.
The sub-beam portion 5 is formed on the outer side of a and is inclined so that the energy distribution becomes smaller toward the outer side. Here, the sub-beam portion 5 is an end portion of the laser beam in the present invention, and is necessarily generated by the action of the optical system that shapes the laser beam into a band shape. Although efforts have been made to reduce the width of the sub-beam portion 5 (the end portion of the laser beam), it has not been eliminated at present. And this sub beam 5
However, due to the non-uniform energy distribution, it becomes a portion where light stagnates as described above, and when this is irradiated, a crystal defect occurs in this irradiated portion in the semiconductor thin film. At present, for example, the width of the main beam portion 4 is about 300 to 400 μm, and the width of the sub beam portion 5 is about several μm to 10 μm.

【0009】[0009]

【発明が解決しようとする課題】ところで、薄膜半導体
装置を製造するに際して、前述したようにレーザアニー
ル技術によって再結晶化された半導体薄膜を、薄膜トラ
ンジスタのチャネル領域形成のための活性層とし、薄膜
トランジスタを集積形成する場合、従来では、前記副ビ
ーム部5の照射位置についての考慮はなされておらず、
したがって該副ビーム部5の照射位置に薄膜トランジス
タのチャネルが形成されることがある。すると、得られ
る薄膜トランジスタでは、図11に示すようにチャネル
領域6に副ビーム部5の照射に起因する結晶欠陥7が生
じてしまうことになる。
When manufacturing a thin film semiconductor device, the semiconductor thin film recrystallized by the laser annealing technique as described above is used as an active layer for forming a channel region of the thin film transistor. In the case of integrated formation, conventionally, no consideration has been given to the irradiation position of the sub beam portion 5,
Therefore, a channel of the thin film transistor may be formed at the irradiation position of the sub beam portion 5. Then, in the obtained thin film transistor, as shown in FIG. 11, crystal defects 7 due to the irradiation of the sub-beam portion 5 will occur in the channel region 6.

【0010】ここで、図11において符号10はボトム
ゲート型の薄膜トランジスタであり、この薄膜トランジ
スタ10は、ガラス基板11の上にゲート電極12を形
成し、その上にゲート絶縁膜13を介して半導体薄膜3
を有したものである。そして、この半導体薄膜3におけ
るゲート電極12の直上部には前記チャネル領域6が形
成され、チャネル領域6の両側にはn- 拡散領域、すな
わちLDD(LightlyDoped Drain )領域14、14が
形成されている。さらに、LDD領域14、14のそれ
ぞれの外側にはn+ 拡散領域15、15が形成され、該
+ 拡散領域15、15の一方にはソース電極Sが、他
方にドレイン電極Dがそれぞれ接続されている。
Here, in FIG. 11, reference numeral 10 is a bottom gate type thin film transistor, and this thin film transistor 10 has a gate electrode 12 formed on a glass substrate 11 and a semiconductor thin film via a gate insulating film 13 thereon. Three
With. The channel region 6 is formed immediately above the gate electrode 12 in the semiconductor thin film 3, and n diffusion regions, that is, LDD (Lightly Doped Drain) regions 14 are formed on both sides of the channel region 6. . Further, n + diffusion regions 15 and 15 are formed outside the LDD regions 14 and 14, respectively, and the source electrode S is connected to one of the n + diffusion regions 15 and 15 and the drain electrode D is connected to the other. ing.

【0011】そして、このような構成の薄膜トランジス
タ10にあっては、前述したようにチャネル領域6に副
ビーム部5の照射に起因する結晶欠陥7が生じてしまっ
ていることにより、トランジスタ特性が低下する。特
に、電流駆動能力の低下が顕著となり、したがってこれ
を駆動回路一体型の液晶表示装置における駆動回路用の
薄膜トランジスタとして用いた場合、結晶欠陥7がある
薄膜トランジスタとない薄膜トランジスタとの間で電流
駆動能力のばらつきが大きくなり、これにより高速応答
性が大きく影響されてしまう。
In the thin film transistor 10 having such a structure, the transistor characteristics are deteriorated because the crystal defect 7 caused by the irradiation of the sub-beam portion 5 is generated in the channel region 6 as described above. To do. In particular, the decrease in the current drivability becomes remarkable. Therefore, when this is used as a thin film transistor for a drive circuit in a liquid crystal display device integrated with a drive circuit, the current drivability between the thin film transistor with the crystal defect 7 and the thin film transistor without the crystal defect 7 is increased. The variation becomes large, which greatly affects the high-speed response.

【0012】図12は薄膜トランジスタのゲート電圧V
GS/ドレイン電流IDS特性を示すグラフであり、実
線で示すカーブがチャネル領域6に結晶欠陥7が存在し
ない場合のトランジスタ特性であり、点線で示すカーブ
がチャネル領域6に結晶欠陥7が存在する場合のトラン
ジスタ特性を表している。このグラフから明らかなよう
に、チャネル領域6に結晶欠陥7が存在すると、薄膜ト
ランジスタ10の電流駆動能力が低下し、前述したよう
にこれを駆動回路に用いた場合に高速応答性が影響され
ることにより、高速動作性が低下する。また、液晶表示
装置の大面積化が進むと、内部の寄生容量を補完するた
めより多くの電流駆動能力が必要となるが、結晶欠陥7
の存在により電流駆動能力が低下することから、寄生容
量を補完するための特性も低下することになる。
FIG. 12 shows the gate voltage V of the thin film transistor.
It is a graph showing GS / drain current IDS characteristics, and a curve shown by a solid line is a transistor characteristic when the crystal defect 7 does not exist in the channel region 6, and a curve shown by a dotted line shows a case where the crystal defect 7 exists in the channel region 6. Shows the transistor characteristics of. As is clear from this graph, the presence of the crystal defect 7 in the channel region 6 reduces the current driving capability of the thin film transistor 10, and as described above, the high speed response is affected when the thin film transistor 10 is used in a drive circuit. As a result, high-speed operability is reduced. Further, as the area of the liquid crystal display device is increased, more current driving capability is required to complement the internal parasitic capacitance, but the crystal defect 7
Since the current driving capability is reduced due to the presence of, the characteristic for complementing the parasitic capacitance is also reduced.

【0013】なお、帯状に形成されたレーザビーム2の
オーバーラップ量を増やすことで、半導体薄膜の結晶状
態をより良くすることも考えられるが、オーバーラップ
量を増やしても依然として副ビーム部5の照射領域に結
晶欠陥が残る可能性があり、抜本的な解決策とはならな
い。また、特開平3−273621号公報には、素子領
域のみにレーザビームを照射し、それ以外の領域にはレ
ーザビーム照射を行わない技術が開示されているが、こ
の技術においてはオーバーラップ照射(多重照射)がで
きないため、素子領域に存在する半導体薄膜の結晶品質
を大幅に改善することが困難である。
It is possible to improve the crystalline state of the semiconductor thin film by increasing the overlap amount of the laser beam 2 formed in a band shape. However, even if the overlap amount is increased, the sub-beam portion 5 still remains. Crystal defects may remain in the irradiated area, which is not a drastic solution. Japanese Patent Laid-Open No. 3-273621 discloses a technique of irradiating only the element region with a laser beam and not irradiating the other region with a laser beam. In this technique, overlapping irradiation ( Since multiple irradiation cannot be performed, it is difficult to significantly improve the crystal quality of the semiconductor thin film existing in the device region.

【0014】なお、前記例では、チャネル領域6におい
て結晶欠陥7が生じた場合の不都合について述べたが、
LDD領域13に結晶欠陥7が生じた場合にも、同様の
不都合が生じてしまうのである。本発明は前記事情に鑑
みてなされたもので、その目的とするところは、レーザ
ビームのエネルギー分布により生じる副ビーム部の照射
によって結晶欠陥が生じ、ここにチャネル領域、あるい
はLDD領域が形成されることによって生じる不都合を
防止した、薄膜半導体装置の製造方法を提供することに
ある。
In the above example, the inconvenience when the crystal defect 7 occurs in the channel region 6 has been described.
Even when the crystal defect 7 occurs in the LDD region 13, the same inconvenience occurs. The present invention has been made in view of the above circumstances. An object of the present invention is to cause a crystal defect due to irradiation of a sub-beam portion caused by an energy distribution of a laser beam, and a channel region or an LDD region is formed there. An object of the present invention is to provide a method for manufacturing a thin film semiconductor device, which prevents the inconvenience caused thereby.

【0015】[0015]

【課題を解決するための手段】本発明の薄膜半導体装置
の製造方法では、縦方向および横方向に広がる絶縁基板
の表面に半導体薄膜を形成する成膜工程と、レーザビー
ムを照射して前記半導体薄膜を溶融しさらにこれを冷却
し、該半導体薄膜を再結晶化するレーザアニール工程
と、この再結晶化した半導体薄膜をチャネル領域形成の
ための活性層として薄膜トランジスタを集積形成する加
工工程とを備え、前記レーザアニール工程が、該絶縁基
板の縦方向に沿って帯状に形成されたレーザビームのパ
ルスを該絶縁基板表面の半導体薄膜に間欠照射し、かつ
その照射領域を部分的に重ねながら絶縁基板に対して一
定の移動ピッチで横方向に移動する処理工程であり、前
記加工工程が、前記薄膜トランジスタのチャネル領域
と、LDD領域を形成する場合にこのLDD領域とを、
前記レーザビームの端部が照射した箇所を避けて形成す
る処理工程であることを前記課題の解決手段とした。
According to the method of manufacturing a thin film semiconductor device of the present invention, a film forming step of forming a semiconductor thin film on a surface of an insulating substrate spreading in a vertical direction and a horizontal direction; A laser annealing step of melting the thin film, further cooling the thin film, and recrystallizing the semiconductor thin film, and a processing step of integrally forming a thin film transistor using the recrystallized semiconductor thin film as an active layer for forming a channel region are provided. The laser annealing step intermittently irradiates a semiconductor thin film on the surface of the insulating substrate with a pulse of a laser beam formed in a strip shape along the longitudinal direction of the insulating substrate, and partially irradiates the irradiated region with the insulating substrate. Is a processing step of moving in a horizontal direction at a constant movement pitch, and the processing step forms a channel region of the thin film transistor and an LDD region. And the LDD region in the case that,
The processing step of forming the laser beam while avoiding the portion irradiated by the end portion of the laser beam is the means for solving the above problems.

【0016】この薄膜半導体装置の製造方法によれば、
再結晶化した半導体薄膜をチャネル領域形成のための活
性層として薄膜トランジスタを集積形成するに際して、
薄膜トランジスタのチャネル領域と、LDD領域を形成
する場合にこのLDD領域とを、レーザアニール工程に
おいてレーザビームの端部が照射した箇所を避けて形成
するので、レーザビームのエネルギー分布により生じる
副ビーム部の照射によって結晶欠陥が生じた箇所に、チ
ャネル領域、あるいはLDD領域が形成されることがな
くなる。
According to this method of manufacturing a thin film semiconductor device,
When a thin film transistor is integratedly formed by using the recrystallized semiconductor thin film as an active layer for forming a channel region,
Since the channel region of the thin film transistor and the LDD region when forming the LDD region are formed while avoiding the portion irradiated by the end portion of the laser beam in the laser annealing process, the sub-beam portion generated by the energy distribution of the laser beam is formed. A channel region or an LDD region is not formed in a portion where a crystal defect is generated by irradiation.

【0017】[0017]

【発明の実施の形態】以下、本発明の薄膜半導体装置の
製造方法をその一実施形態に基づいて詳しく説明する。
まず、図1(a)に示すように、ガラス等からなる矩形
状の透明絶縁基板20の上に、ゲート電極21、ゲート
絶縁膜(図示略)を形成し、さらにこれらを覆って透明
絶縁基板20の全面にポリシリコンを成膜し、半導体薄
膜22を形成する。
BEST MODE FOR CARRYING OUT THE INVENTION A method of manufacturing a thin film semiconductor device of the present invention will be described in detail below based on an embodiment thereof.
First, as shown in FIG. 1A, a gate electrode 21 and a gate insulating film (not shown) are formed on a rectangular transparent insulating substrate 20 made of glass or the like, and the transparent insulating substrate is covered thereover. A polysilicon film is formed on the entire surface of 20, and a semiconductor thin film 22 is formed.

【0018】次に、従来と同様にして半導体薄膜22に
帯状のレーザビームを照射し、該半導体薄膜を溶融しさ
らにこれを冷却して該半導体薄膜を再結晶化する。レー
ザビームの照射は、図9に示した従来の場合と同様に、
その幅方向に沿って、すなわち図9中X方向に沿って間
欠照射を行うとともに、その照射領域を部分的に重ねな
がら透明絶縁基板20に対して一定の移動ピッチで幅方
向(横方向)に移動する。このとき、レーザビームの照
射幅は図10に示したようにその主ビーム部4の幅であ
る300μmとし、オーバーラップ量については、図1
(b)に示す移動ピッチAを15μm程度とし、したが
ってオーバーラップ率を95%程度としている。ここ
で、図1(b)中の符号23は、図10に示したレーザ
ビームのエネルギー分布における副ビーム部5の照射位
置、すなわち本発明におけるレーザビームの端部の照射
位置を示している。なお、レーザビームの照射時間は2
0〜200msecとされ、したがってレーザビーム照
射によって溶融した半導体薄膜22は、照射箇所が移動
することによって照射により受けた熱が透明絶縁基板2
0等に拡散し、これにより自然冷却されて速やかに固化
(再結晶化)する。
Next, the semiconductor thin film 22 is irradiated with a band-shaped laser beam in the same manner as in the conventional case, the semiconductor thin film is melted and further cooled to recrystallize the semiconductor thin film. Irradiation of the laser beam is similar to the conventional case shown in FIG.
Intermittent irradiation is performed along the width direction, that is, along the X direction in FIG. 9, and the irradiation region is partially overlapped in the width direction (lateral direction) at a constant movement pitch with respect to the transparent insulating substrate 20. Moving. At this time, the irradiation width of the laser beam is 300 μm, which is the width of the main beam portion 4 as shown in FIG. 10, and the overlap amount is shown in FIG.
The moving pitch A shown in (b) is set to about 15 μm, and therefore the overlap rate is set to about 95%. Here, reference numeral 23 in FIG. 1B indicates the irradiation position of the sub-beam portion 5 in the energy distribution of the laser beam shown in FIG. 10, that is, the irradiation position of the end portion of the laser beam in the present invention. The irradiation time of the laser beam is 2
It is set to 0 to 200 msec. Therefore, in the semiconductor thin film 22 melted by the laser beam irradiation, the heat received by the irradiation due to the movement of the irradiation position is transmitted to the transparent insulating substrate 2.
It diffuses to 0 and the like, and is naturally cooled by this and solidifies (recrystallizes) quickly.

【0019】次いで、この再結晶化した半導体薄膜22
をチャネル領域形成のための活性層とし、図1(c)に
示すようにボトムゲート型の薄膜トランジスタ24を形
成する。この薄膜トランジスタ24の形成に際しては、
特に、該薄膜トランジスタ24の幅Bを前記移動ピッチ
Aより小さくし、かつ、該薄膜トランジスタ24を、前
記レーザビームの端部が照射した箇所、すなわち符号2
3で示す位置を避けてこれら23、23に示す箇所の間
に形成する。このようにして薄膜トランジスタ24を形
成すれば、必然的にそのチャネル領域25、LDD領域
26も、レーザビームの端部が照射した箇所を避けて形
成されることになる。したがって、得られた薄膜トラン
ジスタ24には、図2に示すようにそのチャネル領域2
5にも、またLDD領域26にも結晶欠陥7が存在しな
くなるのである。
Next, this recrystallized semiconductor thin film 22
As an active layer for forming a channel region, a bottom gate type thin film transistor 24 is formed as shown in FIG. When forming the thin film transistor 24,
In particular, the width B of the thin film transistor 24 is made smaller than the movement pitch A, and the thin film transistor 24 is irradiated by the end portion of the laser beam, that is, reference numeral 2
It is formed between the portions indicated by 23 and 23 while avoiding the position indicated by 3. When the thin film transistor 24 is formed in this manner, the channel region 25 and the LDD region 26 are inevitably formed while avoiding the portion irradiated by the end portion of the laser beam. Therefore, in the obtained thin film transistor 24, as shown in FIG.
5, the crystal defect 7 does not exist in the LDD region 26.

【0020】ここで、薄膜トランジスタ24の形成につ
いては、従来と同様とされ、具体的には、透明絶縁基板
20上にゲート電極21、ゲート絶縁膜27を介して形
成されさらに前述したようにレーザアニール技術によっ
て再結晶化された半導体薄膜22を、公知のリソグラフ
ィー技術、エッチング技術によって図2に示す形状にパ
ターニングする。
Here, the thin film transistor 24 is formed in the same manner as in the prior art, specifically, it is formed on the transparent insulating substrate 20 via the gate electrode 21 and the gate insulating film 27, and the laser annealing is performed as described above. The semiconductor thin film 22 recrystallized by the technique is patterned into the shape shown in FIG. 2 by the known lithography technique and etching technique.

【0021】続いて、半導体薄膜22を覆ってSiO2
膜を形成し、さらにこれを、ゲート電極21を利用した
公知のフォトレジスト技術、リソグラフィー技術、エッ
チング技術によってパターニングし、チャネル領域に対
応する層間絶縁膜28を形成する。次いで、該層間絶縁
膜28をマスクとして半導体薄膜22にn型の不純物を
イオン注入し、層間絶縁膜28に覆われない箇所にn-
拡散領域を形成する。さらに、再度フォトレジスト技
術、リソグラフィー技術、エッチング技術によってレジ
ストマスクを形成し、該レジストマスクに覆われない部
分にn型の不純物をイオン注入し、n+ 拡散領域29を
形成する。
Subsequently, the semiconductor thin film 22 is covered to form SiO 2
A film is formed and further patterned by a known photoresist technique using the gate electrode 21, a lithography technique, and an etching technique to form an interlayer insulating film 28 corresponding to the channel region. Next, using the interlayer insulating film 28 as a mask, ions of n-type impurities are ion-implanted into the semiconductor thin film 22, and n − − is applied to a portion not covered with the interlayer insulating film 28.
Form a diffusion region. Further, a resist mask is formed again by the photoresist technique, the lithography technique, and the etching technique, and n-type impurities are ion-implanted into the portion not covered with the resist mask to form the n + diffusion region 29.

【0022】そして、レジストマスクを除去して該レジ
ストマスクに覆われていたn- 拡散領域をLDD領域2
6とするとともに、前記層間絶縁膜28に覆われてイオ
ン注入がなされなかった箇所をチャネル領域25とす
る。その後、層間絶縁膜28、LDD領域26、n+
散領域29を覆って層間絶縁膜30を形成し、さらにこ
れにコンタクトホール(図示略)を形成した後、該コン
タクトホールに導電材料を埋め込んでソース電極S、ド
レイン電極Dを形成する。
Then, the resist mask is removed and the n - diffusion region covered with the resist mask is replaced by the LDD region 2
In addition to the above, the channel region 25 is defined as a region covered with the interlayer insulating film 28 and not subjected to ion implantation. After that, an interlayer insulating film 30 is formed so as to cover the interlayer insulating film 28, the LDD region 26, and the n + diffusion region 29, a contact hole (not shown) is further formed therein, and a conductive material is embedded in the contact hole. The source electrode S and the drain electrode D are formed.

【0023】次に、このような薄膜半導体装置の製造方
法を液晶表示装置の製造に適用した例について説明す
る。図3は、本発明の製造方法を適用して得られた液晶
表示装置の一例を示す概略構成図であり、本発明によっ
て得られた薄膜半導体装置を駆動基板として用いたアク
ティブマトリクス型液晶表示装置である。この液晶表示
装置は、周辺回路内蔵型のもので、液晶表示部40に加
え、垂直方向シフトレジスタ41や水平方向シフトレジ
スタ42等の周辺回路が一体的に形成されたものであ
る。
Next, an example in which such a method for manufacturing a thin film semiconductor device is applied to manufacturing a liquid crystal display device will be described. FIG. 3 is a schematic configuration diagram showing an example of a liquid crystal display device obtained by applying the manufacturing method of the present invention. An active matrix type liquid crystal display device using the thin film semiconductor device obtained by the present invention as a drive substrate. Is. This liquid crystal display device has a built-in peripheral circuit, and in addition to the liquid crystal display unit 40, peripheral circuits such as a vertical shift register 41 and a horizontal shift register 42 are integrally formed.

【0024】液晶表示部40には、互いに交差した状態
でゲートライン43および信号ライン44が形成されて
いる。これらライン43、44の交差部には、画素スイ
ッチング駆動用の薄膜トランジスタ24が形成されてい
る。薄膜トランジスタ24のソース電極(図示略)は対
応する信号ライン44に接続し、ドレイン電極(図示
略)は液晶容量45および付加容量46の一端に接続
し、ゲート電極は対応するゲートラインに接続してい
る。また、液晶容量45および付加容量46の他端は対
向電極47に接続している。なお、薄膜トランジスタ2
4は一定の配列ピッチで集積形成されており、この配列
ピッチは信号ライン44の間隔に等しくいなっている。
In the liquid crystal display section 40, a gate line 43 and a signal line 44 are formed so as to intersect with each other. A thin film transistor 24 for driving pixel switching is formed at the intersection of these lines 43 and 44. The source electrode (not shown) of the thin film transistor 24 is connected to the corresponding signal line 44, the drain electrode (not shown) is connected to one end of the liquid crystal capacitor 45 and the additional capacitor 46, and the gate electrode is connected to the corresponding gate line. There is. The other ends of the liquid crystal capacitor 45 and the additional capacitor 46 are connected to the counter electrode 47. The thin film transistor 2
4 are integrated and formed with a constant array pitch, and this array pitch is equal to the interval between the signal lines 44.

【0025】また、垂直方向シフトレジスタ41は、外
部から供給されるスタート信号に応じて動作するもの
で、バッファ回路48を介して順次選択パルスを各ゲー
トライン43に出力するものである。このような構成に
より、液晶容量45は行毎に選択されるようになってい
る。また、各信号ライン44には、外部からアナログス
イッチ49を介して三色の画像信号RED、GREE
N、BLUEが供給されるようになっている。水平方向
レジスタ42は、外部から供給されるスタート信号に応
じて動作するもので、サンプルホールド回路50を介し
て各アナログスイッチ49を順次開閉するものである。
このような構成により、画像信号が順次信号ライン44
にサンプリングされ、選択された液晶容量45に点順次
で書き込まれるようになっている。
The vertical shift register 41 operates in response to a start signal supplied from the outside, and sequentially outputs selection pulses to each gate line 43 via the buffer circuit 48. With such a configuration, the liquid crystal capacitors 45 are selected for each row. Also, to each signal line 44, image signals RED and GREE of three colors are externally supplied via an analog switch 49.
N and BLUE are supplied. The horizontal register 42 operates according to a start signal supplied from the outside, and sequentially opens and closes each analog switch 49 via the sample hold circuit 50.
With such a configuration, the image signals are sequentially output to the signal line 44.
Are sampled and written in the selected liquid crystal capacitor 45 in a dot-sequential manner.

【0026】なお、前述した垂直方向シフトレジスタ4
1、水平方向シフトレジスタ42、バッファ回路48、
サンプルホールド回路50も、本発明によって得られ
た、チャネル領域およびLDD領域に結晶欠陥のない薄
膜トランジスタ24から構成されている。図4(a)
は、垂直方向シフトレジスタ41や水平方向シフトレジ
スタ42に使用されるラッチ回路を示す図であり、図4
(a)中符号51で示すクロックドCMOSインバータ
ーは図4(b)に示すような構成を有し、符号52で示
すCMOSインバーターは図4(c)に示すような構成
を有している。そして、これら図4(b)、(c)にお
けるNchTrとして、本発明による薄膜トランジスタ
24が用いられているのである。また、同様に図3中に
おけるアナログスイッチ49は、図4(d)に示す回路
構成となっており、この図4(d)中におけるNchT
rとしても、本発明による薄膜トランジスタ24が用い
られているのである。
The vertical shift register 4 described above is used.
1, horizontal shift register 42, buffer circuit 48,
The sample and hold circuit 50 is also composed of the thin film transistor 24 obtained by the present invention and having no crystal defects in the channel region and the LDD region. Figure 4 (a)
4 is a diagram showing a latch circuit used in the vertical shift register 41 and the horizontal shift register 42, and FIG.
The clocked CMOS inverter denoted by reference numeral 51 in (a) has a configuration as shown in FIG. 4 (b), and the CMOS inverter denoted by reference numeral 52 has a configuration as shown in FIG. 4 (c). The thin film transistor 24 according to the present invention is used as the NchTr in FIGS. 4B and 4C. Similarly, the analog switch 49 in FIG. 3 has the circuit configuration shown in FIG. 4D, and the NchT in FIG.
The thin film transistor 24 according to the present invention is also used as r.

【0027】ここで、図4(a)に示すように、CMO
Sインバーター52の出力部分には出力電圧を発生させ
るための容量53が接続されているおり、この容量53
が、シフトレジスタのラッチ部の出力を保持させる機能
を有している。そして、この容量53が増大すると、こ
れに反して電圧の変化をもたらす高速応答性が低下し、
より多くの電流駆動能力が必要になる。一方、図3に示
したシフトレジスタ41(42)は、均一な薄膜トラン
ジスタが形成されていることが前提で設計されているた
め、一つでも電流駆動能力の低いトランジスタがあると
データ転送が正常に行われなくなる。
Here, as shown in FIG. 4A, the CMO
A capacitor 53 for generating an output voltage is connected to the output part of the S inverter 52.
Has a function of holding the output of the latch portion of the shift register. When the capacitance 53 increases, on the contrary, the high-speed response that causes a change in voltage deteriorates,
More current drive capability is needed. On the other hand, the shift register 41 (42) shown in FIG. 3 is designed on the assumption that uniform thin film transistors are formed. It will not be done.

【0028】しかして、図3に示した液晶表示装置で
は、前述したように垂直方向シフトレジスタ41、水平
方向シフトレジスタ42等に、本発明で得られたチャネ
ル領域25およびLDD領域26に結晶欠陥のない薄膜
トランジスタ24が用いられているので、図4(a)に
示した容量53が増大しても、これに追従し得るだけの
十分な電流駆動能力を有したものとなっているのであ
る。
Therefore, in the liquid crystal display device shown in FIG. 3, as described above, crystal defects are formed in the channel region 25 and the LDD region 26 obtained in the present invention in the vertical shift register 41, the horizontal shift register 42 and the like. Since the thin film transistor 24 which does not have such a structure is used, even if the capacitance 53 shown in FIG. 4A is increased, it has a sufficient current driving ability to follow the increase.

【0029】図5は、図3に示したアクティブマトリク
ス型液晶表示装置の他の例を示す図であり、図3に示し
た液晶表示装置と異なるところは、図3の液晶表示装置
が点順次走査を採用しているのに対し、図5に示した液
晶表示装置では、線順次走査を採用している点である。
すなわち、図5に示した液晶表示装置では、サンプルホ
ールド回路50に代えてラインメモリ回路54を用いて
いる。このラインメモリ回路54には三色の画像信号R
ED、GREEN、BLUEが供給されるようになって
おり、これら画像信号は1ラインずつ高速でラインメモ
リ回路54に格納されるようになっている。そして、各
信号ライン44に接続されたアナログスイッチ49が外
部から供給される線順次信号によって一斉に開閉制御さ
れ、ラインメモリ回路54に格納された1ライン分の画
像信号が、一斉に線順次で選択された行の液晶容量45
に書き込まれるようになっているのである。
FIG. 5 is a diagram showing another example of the active matrix type liquid crystal display device shown in FIG. 3. The difference from the liquid crystal display device shown in FIG. 3 is that the liquid crystal display device of FIG. In contrast to scanning, the liquid crystal display device shown in FIG. 5 employs line-sequential scanning.
That is, in the liquid crystal display device shown in FIG. 5, the line memory circuit 54 is used instead of the sample hold circuit 50. The line memory circuit 54 has three color image signals R
ED, GREEN and BLUE are supplied, and these image signals are stored in the line memory circuit 54 at high speed line by line. Then, the analog switches 49 connected to the respective signal lines 44 are simultaneously controlled to be opened / closed by a line-sequential signal supplied from the outside, and the image signals for one line stored in the line memory circuit 54 are simultaneously line-sequentially. Liquid crystal capacity of selected row 45
It is designed to be written in.

【0030】このような液晶表示装置にあっても、垂直
方向シフトレジスタ41、水平方向シフトレジスタ42
等に、本発明で得られたチャネル領域25およびLDD
領域26に結晶欠陥のない薄膜トランジスタ24が用い
られているので、図4(a)に示した容量53が増大し
ても、これに追従し得るだけの十分な電流駆動能力を有
したものとなる。
Even in such a liquid crystal display device, the vertical shift register 41 and the horizontal shift register 42 are provided.
And the like, and the channel region 25 and LDD obtained by the present invention.
Since the thin film transistor 24 having no crystal defect is used in the region 26, even if the capacitance 53 shown in FIG. 4A increases, the thin film transistor 24 has sufficient current drivability to follow it. .

【0031】図6は、図3に示したアクティブマトリク
ス型液晶表示装置の液晶表示部40における具体的な構
成例を示す図である。図6に示すように、液晶表示部4
0にでは、所定の間隔をおいて配置された駆動基板(透
明絶縁基板)20と対向基板60との間に液晶61が充
填されている。対向基板60の内面にはその全面に対向
電極62が形成されており、駆動基板20には、本発明
による結晶欠陥のないボトムゲート型の薄膜トランジス
タ63が形成されている。この薄膜トランジスタ63に
は、Mo/Ta、Mo等からなるゲート電極64、P−
SiO2 /P−SiN等からなるゲート絶縁膜65、ポ
リシリコン等からなる半導体薄膜66が下から順に積層
形成されている。なお、ゲート電極64上には、これの
表面を覆った状態でTaMoX 等の陽極酸化膜64aが
形成されている。
FIG. 6 is a diagram showing a specific configuration example of the liquid crystal display section 40 of the active matrix type liquid crystal display device shown in FIG. As shown in FIG. 6, the liquid crystal display unit 4
At 0, the liquid crystal 61 is filled between the drive substrate (transparent insulating substrate) 20 and the counter substrate 60 which are arranged at a predetermined interval. A counter electrode 62 is formed on the entire inner surface of the counter substrate 60, and a bottom gate type thin film transistor 63 having no crystal defects according to the present invention is formed on the drive substrate 20. The thin film transistor 63 has a gate electrode 64 made of Mo / Ta, Mo, etc.
A gate insulating film 65 made of SiO 2 / P-SiN or the like and a semiconductor thin film 66 made of polysilicon or the like are sequentially stacked from the bottom. An anodic oxide film 64a of TaMo x or the like is formed on the gate electrode 64 so as to cover the surface thereof.

【0032】また、ゲート電極64の直上部であって、
半導体薄膜66におけるチャネル領域(図示略)の直上
部分には、P−SiO2 等からなる層間絶縁膜67が形
成されており、これによってチャネル領域は保護されて
いる。このような構成を有する薄膜トランジスタ63
は、PSG等からなる第一層間絶縁膜68によって被覆
されている。この第一層間絶縁膜68の上には、Moま
たはAlからなるソース電極Sおよびドレイン電極Dが
形成されており、これらソース電極Sおよびドレイン電
極Dは、第一層間絶縁膜68に開口したコンタクトホー
ル(図示略)を通じて薄膜トランジスタ63に電気接続
したものとなっている。また、これらの電極S、Dは、
同じくPSG等からなる第二層間絶縁膜69によって被
覆されており、この第二層間絶縁膜69の上には遮光性
を有するTi等からなる金属パターン70が形成されて
いる。この遮光機能を有する金属パターン70は、Si
2等からなる第三層間絶縁膜71によって被覆されて
おり、この第三層間絶縁膜71の上には、ITO等から
なる透明の画素電極72がパターニング形成されてい
る。画素電極72は、金属パターン70、ドレイン電極
Dを介して薄膜トランジスタ63に電気的に接続してい
る。このような構成のもとに、画素電極72と対向電極
62との間に介在する液晶61により、液晶容量が形成
されるのである。
Further, just above the gate electrode 64,
An interlayer insulating film 67 made of P—SiO 2 or the like is formed immediately above the channel region (not shown) in the semiconductor thin film 66, and the channel region is protected by this. Thin film transistor 63 having such a configuration
Are covered with a first interlayer insulating film 68 made of PSG or the like. A source electrode S and a drain electrode D made of Mo or Al are formed on the first interlayer insulating film 68, and the source electrode S and the drain electrode D are opened in the first interlayer insulating film 68. The thin film transistor 63 is electrically connected through the contact hole (not shown). In addition, these electrodes S and D are
Similarly, it is covered with a second interlayer insulating film 69 made of PSG or the like, and a metal pattern 70 made of Ti or the like having a light shielding property is formed on the second interlayer insulating film 69. The metal pattern 70 having the light shielding function is made of Si.
It is covered with a third interlayer insulating film 71 made of O 2 or the like, and a transparent pixel electrode 72 made of ITO or the like is patterned on the third interlayer insulating film 71. The pixel electrode 72 is electrically connected to the thin film transistor 63 via the metal pattern 70 and the drain electrode D. With such a structure, the liquid crystal 61 is formed between the pixel electrode 72 and the counter electrode 62 to form a liquid crystal capacitance.

【0033】図7は、図6に示した液晶表示装置の液晶
表示部40の変形例を示す図であり、この図7において
は、液晶61および対向基板60の図示を省略してい
る。この液晶表示部においても、基本的には図6に示し
た液晶表示部と同一の構成を有しており、異なるところ
は、第二層間絶縁膜69が除かれ、金属パターン70と
電極S、Dが直接接続している点である。
FIG. 7 is a diagram showing a modification of the liquid crystal display section 40 of the liquid crystal display device shown in FIG. 6, and in FIG. 7, the liquid crystal 61 and the counter substrate 60 are not shown. This liquid crystal display unit also has basically the same configuration as the liquid crystal display unit shown in FIG. 6, except that the second interlayer insulating film 69 is removed, and the metal pattern 70 and the electrode S, This is the point where D is directly connected.

【0034】なお、前記実施形態においては、本発明に
よって形成する薄膜トランジスタを、図1(c)、図2
に示したボトムゲート型の薄膜トランジスタ24として
が、本発明はこれに限定されることなく、図8に示すよ
うなトップゲート型の薄膜トランジスタを形成するよう
にしてもよい。ここで、図8に示した薄膜トランジスタ
では、透明絶縁基板80上にポリシリコン等の半導体薄
膜81が形成され、この半導体薄膜81にチャネル領域
82、LDD領域83、n+ 拡散領域84が形成されて
いる。また、半導体薄膜81を覆ってゲート絶縁膜85
が形成され、さらにこのゲート絶縁膜85上の前記チャ
ネル領域82の直上にゲート電極86が形成されてい
る。そして、ゲート電極86を覆って層間絶縁膜87が
形成され、該層間絶縁膜87のコンタクトホール(図示
略)を通じてソース電極S、ドレイン電極Dが、前記n
+ 拡散領域84に接続されている。そして、このような
構成の薄膜トランジスタにおいても、そのチャネル領域
82、LDD領域83には結晶欠陥が形成されていない
ことから、十分な電流駆動能力を有したものとなる。
In the above embodiment, the thin film transistor formed according to the present invention is shown in FIG.
The bottom gate type thin film transistor 24 shown in FIG. 8 is not limited to this, and a top gate type thin film transistor as shown in FIG. 8 may be formed. Here, in the thin film transistor shown in FIG. 8, a semiconductor thin film 81 such as polysilicon is formed on a transparent insulating substrate 80, and a channel region 82, an LDD region 83, and an n + diffusion region 84 are formed in this semiconductor thin film 81. There is. Further, the semiconductor thin film 81 is covered to cover the gate insulating film 85.
And a gate electrode 86 is formed directly on the channel region 82 on the gate insulating film 85. Then, an interlayer insulating film 87 is formed so as to cover the gate electrode 86, and the source electrode S and the drain electrode D are connected to each other through the contact hole (not shown) of the interlayer insulating film 87.
+ Connected to the diffusion region 84. Further, even in the thin film transistor having such a configuration, since no crystal defect is formed in the channel region 82 and the LDD region 83, the thin film transistor has a sufficient current driving capability.

【0035】また、前記実施形態では、本発明によって
形成する薄膜トランジスタをNchTrとしたが、Pc
hTrとしてもよいのはもちろんであり、その場合に
は、LDD領域を形成する必要がないことから、レーザ
ビームの端部が照射される位置については、ここにチャ
ネル領域が形成されないようにすればよい。さらに、前
記実施形態では、薄膜トランジスタ全体を、レーザビー
ムの端部が照射した箇所を避けて形成したが、本発明で
は、少なくともチャネル領域とLDD領域(ただし、L
DD領域を形成した場合)とを避けて形成すれば、結晶
欠陥に起因する不都合を防止することができる。
In the above embodiment, the thin film transistor formed according to the present invention is NchTr.
Of course, hTr may be used. In that case, since it is not necessary to form the LDD region, it is necessary to prevent the channel region from being formed at the position where the end of the laser beam is irradiated. Good. Further, in the above-described embodiment, the entire thin film transistor is formed while avoiding the portion irradiated with the end portion of the laser beam, but in the present invention, at least the channel region and the LDD region (however, L
If it is formed by avoiding (when the DD region is formed), it is possible to prevent the inconvenience caused by the crystal defect.

【0036】また、本発明をアクティブマトリクス型液
晶表示装置の製造に適用する場合には、前記実施形態に
示したごとく、垂直シフトレジスタや水平シフトレジス
タなどの駆動回路系、および液晶表示部の薄膜トランジ
スタを共にそのチャネル領域等に結晶欠陥をなくすべ
く、予め薄膜トランジスタの形成箇所と、レーザビーム
の照射位置およびその移動ピッチとを決定しておき、全
ての薄膜トランジスタについて、そのチャネル領域およ
びLDD領域に結晶欠陥が無いものとなるようにするの
が望ましい。
When the present invention is applied to the manufacture of an active matrix type liquid crystal display device, as shown in the above embodiment, a driving circuit system such as a vertical shift register or a horizontal shift register, and a thin film transistor of a liquid crystal display section. In order to eliminate crystal defects in the channel region and the like, the thin film transistor formation position, the irradiation position of the laser beam and the movement pitch thereof are determined in advance, and the crystal defects in the channel region and the LDD region of all thin film transistors are determined. It is desirable that there be no

【0037】[0037]

【発明の効果】以上説明したように本発明の薄膜半導体
装置の製造方法は、再結晶化した半導体薄膜をチャネル
領域形成のための活性層として薄膜トランジスタを集積
形成するに際して、薄膜トランジスタのチャネル領域
と、LDD領域を形成する場合にこのLDD領域とを、
レーザアニール工程においてレーザビームの端部が照射
した箇所を避けて形成するようにしたものであるから、
レーザビームのエネルギー分布により生じる副ビーム部
の照射によって結晶欠陥が生じた箇所に、チャネル領
域、あるいはLDD領域が形成されなくなる。
As described above, according to the method of manufacturing a thin film semiconductor device of the present invention, when a thin film transistor is integratedly formed by using a recrystallized semiconductor thin film as an active layer for forming a channel region, When forming an LDD region, this LDD region
In the laser annealing process, the end of the laser beam is formed so as to avoid the irradiated portion,
The channel region or the LDD region is not formed at the portion where the crystal defect is generated by the irradiation of the sub-beam portion generated by the energy distribution of the laser beam.

【0038】したがって、このように結晶欠陥に起因す
る不都合を解消して駆動能力にばらつきのない薄膜トラ
ンジスタを集積形成することができることから、例えば
本発明を液晶表示装置の製造に適用した場合に、薄膜ト
ランジスタの縦方向の画像劣化が低減することができ、
また縦方向、横方向の直線上の欠陥画素の発生を抑える
ことができるなど、薄膜トランジスタの駆動能力のばら
つきに起因する表示ムラを抑えることができ、これによ
り均一な画像表示を可能にして良質な液晶表示装置を提
供することができる。また、電流駆動能力を大きく改善
することができるため、薄膜トランジスタの応答性を従
来に比べ格段に改善することができる。
Therefore, since it is possible to eliminate such inconveniences caused by crystal defects and to integrally form a thin film transistor having a uniform driving capability, for example, when the present invention is applied to manufacture of a liquid crystal display device, a thin film transistor is manufactured. The vertical image deterioration of can be reduced,
Further, it is possible to suppress the occurrence of defective pixels on a straight line in the vertical direction and the horizontal direction, and it is possible to suppress display unevenness caused by the variation in the driving capability of the thin film transistors, which enables uniform image display and high quality. A liquid crystal display device can be provided. In addition, since the current driving capability can be greatly improved, the response of the thin film transistor can be significantly improved as compared with the conventional one.

【図面の簡単な説明】[Brief description of drawings]

【図1】(a)〜(c)は、本発明の薄膜半導体装置の
製造方法を工程順に説明するための要部平面図である。
1A to 1C are plan views of relevant parts for explaining a method of manufacturing a thin film semiconductor device of the present invention in the order of steps.

【図2】本発明によって形成される薄膜トランジスタの
概略構成の一例を示す要部側断面図である。
FIG. 2 is a side sectional view of an essential part showing an example of a schematic configuration of a thin film transistor formed according to the present invention.

【図3】本発明を適用して得られた液晶表示装置の一例
の概略構成図である。
FIG. 3 is a schematic configuration diagram of an example of a liquid crystal display device obtained by applying the present invention.

【図4】図3に示した液晶表示装置の構成要素の回路図
であり、(a)はラッチ回路を示す図、(b)は(a)
中のクロックドCMOSインバーターの回路を示す図、
(c)は(a)中のCMOSインバーターの回路を示す
図、(d)はアナログスイッチの回路を示す図である。
4A and 4B are circuit diagrams of constituent elements of the liquid crystal display device shown in FIG. 3, where FIG. 4A is a diagram showing a latch circuit, and FIG. 4B is a diagram showing FIG.
Figure showing the circuit of the clocked CMOS inverter inside,
(C) is a figure which shows the circuit of the CMOS inverter in (a), (d) is a figure which shows the circuit of an analog switch.

【図5】本発明を適用して得られた液晶表示装置の他の
例の概略構成図である。
FIG. 5 is a schematic configuration diagram of another example of a liquid crystal display device obtained by applying the present invention.

【図6】図3に示したアクティブマトリクス型液晶表示
装置における液晶表示部の構成の一例を示す要部側断面
図である。
6 is a side cross-sectional view of an essential part showing an example of the configuration of a liquid crystal display section in the active matrix liquid crystal display device shown in FIG.

【図7】図3に示したアクティブマトリクス型液晶表示
装置における液晶表示部の構成の他の例を示す要部側断
面図である。
7 is a side sectional view of a main part showing another example of the configuration of the liquid crystal display section in the active matrix type liquid crystal display device shown in FIG.

【図8】本発明によって形成される薄膜トランジスタの
概略構成の他の例を示す要部側断面図である。
FIG. 8 is a side sectional view of an essential part showing another example of the schematic configuration of the thin film transistor formed according to the present invention.

【図9】従来のレーザビームの照射方法を説明するため
の模式図である。
FIG. 9 is a schematic diagram for explaining a conventional laser beam irradiation method.

【図10】レーザビームのエネルギー分布を示す模式図
である。
FIG. 10 is a schematic diagram showing energy distribution of a laser beam.

【図11】従来の薄膜トランジスタの一例を示す要部側
断面図である。
FIG. 11 is a side sectional view of an essential part showing an example of a conventional thin film transistor.

【図12】従来の薄膜トランジスタの電気特性を示すグ
ラフ図である。
FIG. 12 is a graph showing electrical characteristics of a conventional thin film transistor.

【符号の説明】[Explanation of symbols]

20、80 透明絶縁基板 22、81 半導体薄膜 23 レーザビームの端部が照射した箇所 24 薄
膜トランジスタ 25、82 チャネル領域 26、83 LDD 領
20, 80 Transparent insulating substrate 22, 81 Semiconductor thin film 23 Location irradiated by laser beam end 24 Thin film transistor 25, 82 Channel region 26, 83 LDD region

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H01L 21/336 H01L 29/786 H01L 21/20 H01L 21/268 ─────────────────────────────────────────────────── ─── Continuation of the front page (58) Fields surveyed (Int.Cl. 7 , DB name) H01L 21/336 H01L 29/786 H01L 21/20 H01L 21/268

Claims (4)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 縦方向および横方向に広がる絶縁基板の
表面に半導体薄膜を形成する成膜工程と、レーザビーム
を照射して前記半導体薄膜を溶融しさらにこれを冷却
し、該半導体薄膜を再結晶化するレーザアニール工程
と、この再結晶化した半導体薄膜をチャネル領域形成の
ための活性層として薄膜トランジスタを集積形成する加
工工程とを備えた薄膜半導体装置の製造方法であって、 前記レーザアニール工程は、該絶縁基板の縦方向に沿っ
て帯状に形成されたレーザビームのパルスを該絶縁基板
表面の半導体薄膜に間欠照射し、かつその照射領域を部
分的に重ねながら絶縁基板に対して一定の移動ピッチで
横方向に移動する処理工程であり、 前記加工工程は、前記薄膜トランジスタのチャネル領域
を、前記レーザビームの端部が照射した箇所を避けて形
成する処理工程であることを特徴とする薄膜半導体装置
の製造方法。
1. A film forming step of forming a semiconductor thin film on a surface of an insulating substrate which extends in a vertical direction and a horizontal direction, and irradiating a laser beam to melt the semiconductor thin film and further cool the semiconductor thin film to re-heat the semiconductor thin film. A method of manufacturing a thin film semiconductor device, comprising: a laser annealing step of crystallization; and a processing step of integrally forming a thin film transistor using the recrystallized semiconductor thin film as an active layer for forming a channel region, the laser annealing step Intermittently irradiates a semiconductor thin film on the surface of the insulating substrate with a pulse of a laser beam formed in a strip shape along the longitudinal direction of the insulating substrate, and the irradiation region is partially overlapped with the insulating substrate at a constant level. In the processing step, the channel region of the thin film transistor is irradiated by the end portion of the laser beam. Method of manufacturing a thin film semiconductor device, characterized in that the process step of forming avoiding.
【請求項2】 前記加工工程は、前記薄膜トランジスタ
を前記移動ピッチより狭い幅に形成するとともに、該薄
膜トランジスタを、前記レーザビームの端部が照射した
箇所を避けて形成する処理工程であることを特徴とする
請求項1記載の薄膜半導体装置の製造方法。
2. The processing step is a processing step in which the thin film transistor is formed with a width narrower than the movement pitch and the thin film transistor is formed while avoiding a portion irradiated by an end portion of the laser beam. The method for manufacturing a thin film semiconductor device according to claim 1.
【請求項3】 縦方向および横方向に広がる絶縁基板の
表面に半導体薄膜を形成する成膜工程と、レーザビーム
を照射して前記半導体薄膜を溶融しさらにこれを冷却
し、該半導体薄膜を再結晶化するレーザアニール工程
と、この再結晶化した半導体薄膜をチャネル領域形成の
ための活性層として薄膜トランジスタを集積形成する加
工工程とを備えた薄膜半導体装置の製造方法であって、 前記レーザアニール工程は、該絶縁基板の縦方向に沿っ
て帯状に形成されたレーザビームのパルスを該絶縁基板
表面の半導体薄膜に間欠照射し、かつその照射領域を部
分的に重ねながら絶縁基板に対して一定の移動ピッチで
横方向に移動する処理工程であり、 前記加工工程は、前記薄膜トランジスタのチャネル領域
とLDD領域とを、前記レーザビームの端部が照射した
箇所を避けて形成する処理工程であることを特徴とする
薄膜半導体装置の製造方法。
3. A film forming step of forming a semiconductor thin film on a surface of an insulating substrate which extends in a vertical direction and a horizontal direction, irradiating a laser beam to melt the semiconductor thin film and further cool the semiconductor thin film to re-heat the semiconductor thin film. A method of manufacturing a thin film semiconductor device, comprising: a laser annealing step of crystallization; and a processing step of integrally forming a thin film transistor using the recrystallized semiconductor thin film as an active layer for forming a channel region, the laser annealing step Intermittently irradiates a semiconductor thin film on the surface of the insulating substrate with a pulse of a laser beam formed in a strip shape along the longitudinal direction of the insulating substrate, and the irradiation region is partially overlapped with the insulating substrate at a constant level. A processing step of moving in a lateral direction at a moving pitch, wherein the processing step includes a channel region and an LDD region of the thin film transistor at an end of the laser beam. Method of manufacturing a thin film semiconductor device characterized in that but a process of forming avoiding the portion irradiated.
【請求項4】 前記加工工程は、前記薄膜トランジスタ
を前記移動ピッチより狭い幅に形成するとともに、該薄
膜トランジスタを、前記レーザビームの端部が照射した
箇所を避けて形成する処理工程であることを特徴とする
請求項3記載の薄膜半導体装置の製造方法。
4. The processing step is a processing step in which the thin film transistor is formed with a width narrower than the movement pitch, and the thin film transistor is formed while avoiding a portion irradiated by an end portion of the laser beam. The method for manufacturing a thin film semiconductor device according to claim 3.
JP32807696A 1996-12-09 1996-12-09 Method for manufacturing thin film semiconductor device Expired - Fee Related JP3480208B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP32807696A JP3480208B2 (en) 1996-12-09 1996-12-09 Method for manufacturing thin film semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32807696A JP3480208B2 (en) 1996-12-09 1996-12-09 Method for manufacturing thin film semiconductor device

Publications (2)

Publication Number Publication Date
JPH10173188A JPH10173188A (en) 1998-06-26
JP3480208B2 true JP3480208B2 (en) 2003-12-15

Family

ID=18206250

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32807696A Expired - Fee Related JP3480208B2 (en) 1996-12-09 1996-12-09 Method for manufacturing thin film semiconductor device

Country Status (1)

Country Link
JP (1) JP3480208B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009135453A (en) * 2007-10-30 2009-06-18 Semiconductor Energy Lab Co Ltd Method for manufacturing semiconductor device, semiconductor device, and electronic device

Also Published As

Publication number Publication date
JPH10173188A (en) 1998-06-26

Similar Documents

Publication Publication Date Title
JP3580033B2 (en) Thin film semiconductor device, method of manufacturing the same, and laser annealing device
US5757048A (en) Thin film transistor, solid state device, display device and manufacturing method of a thin film transistor
TWI509810B (en) Thin-film transistor,manufacturing method thereof, and liquid crystal display
US6667188B2 (en) Thin film transistor and method for fabricating same
US6452213B1 (en) Semiconductor device having first, second and third non-crystalline films sequentially formed on insulating base with second film having thermal conductivity not lower than that of first film and not higher than that of third film, and method of manufacturing the same
JPH05275452A (en) Thin film insulated-gate type semiconductor device and its manufacture
US6759628B1 (en) Laser annealing apparatus
JPH1184418A (en) Display device
KR100333275B1 (en) TFT of LCD device and the same methode
KR100928490B1 (en) LCD panel and manufacturing method thereof
JPH0688972A (en) Liquid crystal display device
JP3224215B2 (en) Method for manufacturing thin-film insulated gate semiconductor device
JP2009049243A (en) Image display device, and manufacturing method thereof
KR100585873B1 (en) Polycrystalline liquid crystal display device and fabfication method thereof
JP3468003B2 (en) Thin film semiconductor device for display
JP4397439B2 (en) Semiconductor device
JPH09172181A (en) Fabrication of thin film semiconductor device
KR100710621B1 (en) Method for fabricating active layer for TFT type array substrate
JP3480208B2 (en) Method for manufacturing thin film semiconductor device
JP2005317851A (en) Thin film transistor and its manufacturing method
US20050266594A1 (en) Manufacturing method for display device
JP4013074B2 (en) Method for forming polycrystalline silicon thin film transistor
KR101338104B1 (en) Method of fabricating tft array substrate
JP3276900B2 (en) Semiconductor device and display device
JP3108998B2 (en) Active matrix substrate and method of manufacturing active matrix substrate

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091010

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091010

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101010

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111010

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111010

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121010

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121010

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131010

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131010

Year of fee payment: 10

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131010

Year of fee payment: 10

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees