KR102093153B1

KR102093153B1 - 인덕터

Info

Publication number: KR102093153B1
Application number: KR1020160154827A
Authority: KR
Inventors: 유한울; 정정혁; 오효찬; 김윤희; 최운철; 구진호; 박일진
Original assignee: 삼성전기주식회사
Priority date: 2016-07-27
Filing date: 2016-11-21
Publication date: 2020-03-25
Also published as: KR20180012674A

Abstract

본 발명은, 코일이 배치된 지지체; 및 상기 지지체의 상하 면에 형성되는 제1 자성체부와 상기 제1 자성체부의 상하 면에 배치되는 제2 자성체부를 포함하는 인덕터 바디; 를 포함하며, 상기 제1 자성체부에 포함되는 제1 자성체의 자성 플럭스 밀도(magnetic flux density)가 상기 제2 자성체부에 포함되는 제2 자성체의 자성 플럭스 밀도 대비 더 높아서, 고 전류에서 높은 인덕턴스 값을 유지하면서 하이 바이어스(High Bias) 특성을 구현할 수 있는 인덕터를 제공한다.

Description

인덕터{Inductor}

본 발명은 인덕터에 관한 것이다.

인덕터는 저항 및 커패시터와 더불어 전자 회로를 이루는 중요한 수동 소자의 하나로서, 노이즈(noise)를 제거하거나 LC 공진 회로를 이루는 부품 등에 사용될 수 있다.

이러한 인덕터는 스마트폰이나 또는 웨어러블(wearable) 기기 등의 AP, CP, 충전기(charger) 및 디스플레이(display)의 PMIC 등에 실장되어 전원 공급 역할을 할 수 있다.

종래의 인덕터는 단일 조성의 자성체로 바디를 구성하고, 코일 주변에 자속이 흐르도록 하였다.

최근 이슈가 되는 스마트폰 및 다중입출력(MIMO: multi input multi output) 통신을 위해서는 인덕터의 특성 중 DC bias가 적어도 2A 이상 되어야 하는데, 이를 위해서는 고 전류에서도 높은 인덕턴스가 구현되어야 하지만 종래의 인덕터는 대체로 DC bias가 높지 않아 상기 조건을 충족시키기 어려웠다.

이에 제품의 고 전류화에 따라 인덕턴스 값을 일정 수준으로 유지하면서 바이어스 특성이 우수한 인덕터에 대한 요구가 증가되고 있다.

일본특허공개공보 제2013-201374호

본 발명의 목적은, 고 전류에서도 높은 인덕턴스 값을 유지하면서 하이 바이어스(High Bias) 특성을 구현할 수 있는 인덕터를 제공하는 것이다.

본 발명의 일 측면은, 코일이 배치된 지지체; 및 상기 지지체의 상하 면에 형성되는 제1 자성체부와 상기 제1 자성체부의 상하 면에 배치되는 제2 자성체부를 포함하는 인덕터 바디; 를 포함하며, 상기 제1 자성체부에 포함되는 제1 자성체의 자성 플럭스 밀도(magnetic flux density)가 상기 제2 자성체부에 포함되는 제2 자성체의 자성 플럭스 밀도 대비 더 높은 인덕터를 제공한다.

본 발명의 일 실시 예에 따르면, 고 전류에서 높은 인덕턴스 값을 유지하면서 인덕터의 바이어스 특성을 향상시킬 수 있는 효과가 있다.

도 1은 본 발명의 일 실시 예에 따른 인덕터를 개략적으로 나타낸 투명사시도이다.
도 2는 도 1의 I-I’선 단면도이다.
도 3은 본 발명의 일 실시 예에 따른 인덕터의 내부 구조를 나타낸 SEM 사진이다.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예를 설명한다.

그러나, 본 발명의 실시 예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시 예로 한정되는 것은 아니다.

또한, 본 발명의 실시 예는 당해 기술분야에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다.

도면에서 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있다.

덧붙여, 명세서 전체에서 어떤 구성요소를 포함한다는 것은 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있다는 것을 의미한다.

도 1은 본 발명의 일 실시 예에 따른 인덕터를 개략적으로 나타낸 투명사시도이고, 도 2는 도 1의 I-I’선 단면도이고, 도 3은 본 발명의 일 실시 예에 따른 인덕터의 내부 구조를 나타낸 SEM 사진이다.

이하, 도면 상의 L방향은 인덕터 바디(50)의 길이 방향으로 정의하고, W방향은 폭 방향으로 정의하고, T방향은 두께 방향으로 설정하여 설명한다.

또한, 인덕터 바디(50)의 T방향으로 대향하는 양면은 제1 및 제2 면(S1, S2)으로 정의하고, L방향으로 대향하는 양면은 제3 및 제4 면(S3, S4)으로 정의하고, W방향으로 대향하는 양면은 제5 및 제6 면(S5, S6)으로 정의하여 설명한다.

도 1 내지 도 3을 참조하면, 본 실시 예에 따른 인덕터(100)는 코일이 배치된 지지체(20) 및 인덕터 바디(50)를 포함한다.

인덕터 바디(50)는 인덕터(100)의 외관을 이루며 대체로 직육면체 형상으로 이루어질 수 있다.

이러한 인덕터 바디(50)는 제1 자성체부(52)와 제2 자성체부(51)를 포함한다.

제1 자성체부(52)는 T방향으로 가운데 위치하며 코어(52c)와 지지체(20)의 상하 면에 각각 배치되는 제1 및 제2 내부층(52a, 52b)을 포함한다.

여기서, 코어(52c)는 인덕터 바디(50)의 중앙에 지지체(20)를 관통하여 형성되는 코어홀에 제1 자성체가 채워진 부분을 의미한다.

이렇게 인덕터 바디(50) 내에 제1 자성체로 충진된 코어(52c)를 형성하면 인덕터(100)의 인덕턴스를 코어가 없는 경우에 비해 더 향상시킬 수 있다.

그리고, 제2 자성체부(51)는 제1 자성체부(52)의 상하 면에 각각 배치되는 제1 및 제2 외부층(51a, 51b)을 포함한다.

이때, 인덕터 바디(50)는, 제1 자성체부(52)에 포함되는 제1 자성체의 자성 플럭스 밀도(magnetic flux density)가 제2 자성체부(51)에 포함되는 제2 자성체의 자성 플럭스 밀도 대비 더 높게 구성된다.

지지체(20)는 제1 자성체부(52) 내에 배치된다.

이러한 지지체(20)는 절연 또는 자성 재료의 기판으로 이루어질 수 있다. 예컨대, 상기 절연 재료는 감광성 폴리머일 수 있고, 상기 자성 재료는 페라이트일 수 있으나, 본 발명이 이에 한정되는 것은 아니다.

그리고, 상기 코일은 지지체(20)의 T방향으로 양면에 각각 배치된 제1 및 제2 코일(42, 44)을 포함할 수 있다.

제1 및 제2 코일(42, 44)은 각각 나선형의 구조를 갖도록 형성될 수 있으나 필요시 다른 형태로 변경될 수 있다.

예컨대, 제1 및 제2 코일(42, 44)의 형상은 각각 사각형, 오각형, 육각형 등의 다각형, 원형 및 타원형 등으로 형성될 수 있고 필요시 불규칙한 모양으로도 형성될 수 있다.

이러한 제1 및 제2 코일(42, 44)은 금, 은, 백금, 구리, 니켈, 팔라듐 및 이들의 합금으로 이루어진 군으로부터 선택된 하나 이상의 금속을 포함할 수 있다.

그러나, 본 발명이 반드시 이에 한정되는 것은 아니며, 제1 및 제2 코일(42, 44)은 도전성을 부여할 수 있는 재료로 이루어지면 족하다.

제1 코일(42)은 일 단부에 인덕터 바디(50)의 제3 면(S3)을 통해 노출되는 제1 리드부(42a)를 가진다.

제2 코일(44)은 일 단부에 인덕터 바디(50)의 제4 면(S4)을 통해 노출되는 제2 리드부(44a)를 가진다.

그리고, 제1 및 제2 코일(42, 44)의 타 단부는 T방향으로 대향되게 배치되고 비아(46)에 의해 서로 전기적으로 연결될 수 있다.

비아(46)는 지지체(20)와 제1 및 제2 코일(42, 44)의 타 단부에 T방향으로 관통되게 비아홀을 형성한 후, 상기 비아홀에 도전성 페이스트를 충전하는 등의 방법으로 형성될 수 있다.

이때, 상기 도전성 페이스트는 금, 은, 백금, 구리, 니켈, 팔라듐 및 이들의 합금으로 이루어진 군으로부터 선택된 하나 이상의 금속을 포함할 수 있으나, 본 발명이 반드시 이에 한정되는 것은 아니며 도전성을 부여할 수 있는 재료로 이루어지면 족하다.

한편, 제1 및 제2 코일(42, 44)과 인덕터 바디(50)의 절연을 위해, 제1 및 제2 코일(42, 44)의 둘레에는 제1 및 제2 코일(42, 44)의 표면을 커버하도록 절연막(60)이 형성될 수 있다.

이러한 절연막(60)은 절연 특성을 갖는 재료로 이루어지는 것이며, 예컨대 폴리머 등을 사용할 수 있으나 본 발명이 이에 한정되는 것은 아니다.

인덕터 바디(50)의 제1 및 제2 자성체부(52, 51)는 페라이트 등의 금속 분말과 폴리머의 복합체릎 포함하는 페이스트로 이루어진 제1 및 제2 자성체로 각각 이루어질 수 있다.

상기 제1 및 제2 자성체는 금속 분말이 폴리머 상에 분산된 형태로 포함될 수 있으며 이에 표면의 절연성을 확보할 수 있다.

상기 금속 분말은 철(Fe), 니켈-철 합금(Ni-Fe), 샌더스트(Fe-Si-Al) 및 철-규소-크롬 합금(Fe-Si-Cr) 중 적어도 하나 이상을 포함할 수 있다.

제1 자성체부(52)는 제1 코일(42)의 상부를 덮는 제1 내부층(52a)과 제2 코일(44)의 하부를 덮는 제2 내부층(52b) 및 인덕터 바디(50)의 중앙에 형성되는 코어(52c)를 포함할 수 있다.

이러한 제1 자성체부(52)는 제2 자성체부(51) 대비 고 자성 플럭스 밀도(high magnetic flux density)를 가지는 제1 자성체로 이루어진다.

이때, 상기 제1 자성체의 자성 플럭스 밀도는 1.4 내지 1.7 Tesla일 수 있다.

상기 제1 자성체의 자성 플럭스 밀도가 1.4 Tesla 미만이면 바이어스(Bias)특성이 저하되는 문제가 발생할 수 있다. 또한, 상기 제1 자성체의 자성 플럭스 밀도가 1.7 Tesla를 초과하면 자성체가 결정화되어 보자력(Coersive force)이 5.0e 이상으로 증가하는 문제가 발생할 수 있다.

또한, 상기 제1 자성체에서 Fe함량은 상기 제1 자성체에 포함되는 수지의 양과 반비례하며 수지의 함량이 많아지면 자속의 흐름을 더 많이 방해하여 인덕터(100)의 인덕턴스가 상대적으로 더 저하될 수 있다.

그리고, 상기 제1 자성체에서 Fe의 함량이 많아 수지의 함량이 지나치게 적으면 인덕터 바디를 형성하기 위한 가공 특성이 제대로 구현되지 않을 수 있다.

본 실시 예에서, 상기 제1 자성체의 Fe함량은 78 내지 83 at%일 수 있다.

상기 제1 자성체의 Fe함량이 78at% 미만인 경우 고전류 특성이 제대로 구현되지 않는 문제가 발생할 수 있다. 또한, 상기 제1 자성체의 Fe함량이 83at%를 초과하면 비정밀화 가공(Amorphous atomization) 특성이 제대로 구현되지 않아, 비정질에서 결정화가 생기는 문제가 발생할 수 있다.

한편, 제1 자성체부(52)에서 제1 코일(42)의 상부를 덮는 제1 내부층(52a)과 제2 코일(44)의 하부를 덮는 제2 내부층(52b)의 두께는 각각 70 내지 120㎛일 수 있다.

이때, 제1 자성체부(52)의 제1 및 제2 내부층(52a, 52b)의 두께가 각각 70㎛ 미만이면 제1 자성체부(52)의 패스(Path)가 좁아져 자속(Magnetic Flux)이 쉽게 포화(Saturation)되므로 이에 바이어스(Bias) 특성이 저하되는 문제가 발생할 수 있다.

또한, 제1 자성체부(52)의 제1 및 제2 내부층(52a, 52b)의 두께가 각각 120㎛를 초과하면 투자율이 저하되어 인덕터(100)의 인덕턴스 값이 저하되는 문제가 발생할 수 있다.

제2 자성체부(51)는 T방향으로 제1 자성체부(52)의 제1 및 제2 내부층(52a, 52b)의 외곽(상하)에 각각 배치되는 제1 및 제2 외부층(51a, 51b)을 포함할 수 있다.

이러한 제2 자성체부(51)는 제1 자성체부(52)의 제1 자성체 대비 저 자성 플럭스 밀도(low magnetic flux density)를 가지는 제2 자성체로 이루어진다.

이때, 상기 제2 자성체의 Fe함량은 76at% 이하일 수 있다. 상기 제2 자성체의 Fe의 함량이 76at%를 초과하면 투자율이 저하되어 인덕터(100)의 인덕턴스 값이 저하되는 문제가 발생할 수 있다.

또한, 상기 제2 자성체는 상기 제1 자성체 대비 Fe함량이 76at% 이하로 낮아지면서 바이어스(Bias) 특성은 저하되지만 투자율은 높아지게 되므로, 이 경우 상기 제2 자성체의 자성 플럭스 밀도가 1.1 Tesla 미만이면 바이어스(Bias) 특성이 저하되는 문제가 발생할 수 있고, 상기 제2 자성체의 자성 플럭스 밀도가 1.3 Tesla를 초과하면 투자율이 저하되어 인덕터(100)의 인덕턴스 값이 저하되는 문제가 발생할 수 있다. 이에 상기 제2 자성체의 자성 플럭스 밀도는 1.1 내지 1.3 Tesla일 수 있다.

한편, 본 실시 예에서, 제1 자성체부(52)의 총 부피는 코일의 두께에 따른 직류저항(Rdc) 및 인덕턴스(Ls)의 균형을 고려하여 제2 자성체부(51)의 총 부피 대비 33 내지 75%일 수 있다.

제2 자성체부(51)의 총 부피 대비 제1 자성체부(52)의 총 부피가 33% 미만이면 바이어스(Bias) 특성이 저하되는 문제가 발생할 수 있고, 제2 자성체부(51)의 총 부피 대비 제1 자성체부(52)의 총 부피가 75%를 초과하면 인덕터(1)의 인덕턴스 용량이 저하되는 문제가 발생할 수 있다.

본 실시 예의 인덕터(100)는 인덕터 바디(50)의 표면에 배치되는 제1 및 제2 외부 전극(81, 82)을 더 포함할 수 있다.

제1 외부 전극(81)은 인덕터 바디(50)의 제3 면(S3)에 배치된다.

이러한 제1 외부 전극(81)은 제1 접속부(81a)와 제1 밴드부(81b)를 포함할 수 있다.

제1 접속부(81a)는 인덕터 바디(50)의 제3 면(S3)에 형성되는 부분이며, 제1 코일(42)의 제1 리드부(42a)의 노출된 부분과 접속된다.

제1 밴드부(81b)는 제1 접속부(81a)에서 인덕터 바디(50)의 제1 및 제2 면(S1, S2)과 제5 및 제6 면(S5, S6)의 일부까지 연장되는 부분으로 제1 외부 전극(81)의 고착 강도를 높이는 역할을 한다.

제2 외부 전극(82)은 인덕터 바디(50)의 제4 면(S4)에 배치된다.

이러한 제2 외부 전극(82)은 제2 접속부(82a)와 제2 밴드부(82b)를 포함할 수 있다.

제2 접속부(82a)는 인덕터 바디(50)의 제4 면(S4)에 형성되는 부분이며, 제2 코일(44)의 제2 리드부(44a)의 노출된 부분과 접속된다.

제2 밴드부(82b)는 제2 접속부(82a)에서 인덕터 바디(50)의 제1 및 제2 면(S1, S2)과 제5 및 제6 면(S5, S6)의 일부까지 연장되는 부분으로 제2 외부 전극(82)의 고착 강도를 높이는 역할을 한다.

이러한 제1 및 제2 외부 전극(81, 82)은 도전성을 부여할 수 있는 금속으로, 예컨대 금, 은, 백금, 구리, 니켈, 팔라듐 및 이들의 합금으로부터 이루어진 군으로부터 선택된 하나 이상의 금속을 포함할 수 있다.

또한, 제1 및 제2 외부 전극(81, 82)의 표면에는 필요시 니켈-도금층(미도시) 또는 주석 도금층(미도시)이 더 형성될 수 있다.

인덕터는 전류가 인가될 때 코일 주변에 자속이 발생하고, 이때 자속의 밀도는 코일의 주변이 가장 강하고 코일에서 멀어질수록 점점 작아진다.

이러한 인덕터의 바이어스(Bias) 특성을 개선하기 위해서는, 코일 주변에 강한 자속이 원활히 흐를 수 있도록 코일의 주변을 둘러싼 자성체의 자속 밀도(단위 부피당 자속을 통과시킬 수 있는 capacity)를 높여 자속이 쉽게 포화되도록 하는 것이 필요하다.

본 실시 예의 인덕터(100)는, 제1 자성체부(52)가 Fe함량이 78at% 이상으로 투자율은 낮지만 고 자성 플럭스 밀도를 가지는 제1 자성체로 이루어지고, 제2 자성체부(51)의 제2 자성체는 Fe함량이 76wt% 이하로 투자율은 높지만 상대적으로 낮은 자성 플럭스 밀도와 바이어스 특성을 가진다..

즉, 인덕터(100)가, 자속의 밀도가 집중되는 코일 주변은 높은 자속 밀도를 가지는 조성의 제1 자성체로 구성되고, 인덕터 바디(50)의 외측 커버 영역에 해당하는 제2 자성체부(51)는 상기 제1 자성체 보다 자성 플럭스 밀도는 낮지만 상대적으로 높은 투자율을 가지는 제2 자성체로 구성된 것이다.

따라서, 코일의 주변에 집중적으로 흐르는 자속의 포화를 완화시켜 자속의 포화 전류(Bias Current)를 높임으로써 고전류 특성 개선이 가능하고, 이에 인덕턴스 값의 저하 없이 기존의 저 자성 플럭스 밀도를 가지는 자성체로만 이루어진 인덕터에 비해 15 내지 20%의 바이어스 특성 개선 효과를 나타낼 수 있다.

이상에서 본 발명의 실시 예에 대하여 상세하게 설명하였지만 본 발명의 권리 범위는 이에 한정되는 것은 아니고, 청구 범위에 기재된 본 발명의 기술적 사항을 벗어나지 않는 범위 내에서 다양한 수정 및 변형이 가능하다는 것은 당 기술 분야의 통상의 지식을 가진 자에게는 자명할 것이다.

20: 지지체
42, 44: 제1 및 제2 코일
42a, 44a: 제1 및 제2 리드부
46: 비아
50: 인덕터 바디
51: 제2 자성체부
51a, 51b: 제1 및 제2 외부층
52: 제1 자성체부
51a, 52b: 제1 및 제2 내부층
52c: 코어
60: 절연막
81, 82: 제1 및 제2 외부 전극
81a, 82a: 제1 및 제2 접속부
81b, 82b: 제1 및 제2 밴드부

Claims

코일이 배치된 지지체; 및
상기 지지체의 상하 면에 형성되는 제1 자성체부와 상기 제1 자성체부의 상하 면에 배치되는 제2 자성체부를 포함하는 인덕터 바디; 를 포함하며,
상기 제1 자성체부에 포함되는 제1 자성체의 자성 플럭스 밀도(magnetic flux density)가 상기 제2 자성체부에 포함되는 제2 자성체의 자성 플럭스 밀도 대비 더 높고,
상기 제1 및 제2 자성체부는, 금속분말과 폴리머를 포함하는 제1 및 제2 자성체로 각각 이루어지고,
상기 제1 자성체에서 Fe함량은 78 내지 83at%이고,
상기 제2 자성체에서 Fe함량은 76at% 이하인, 인덕터.
제1항에 있어서,
상기 인덕터 바디의 중앙에 코어가 형성되고, 상기 코어가 상기 제1 자성체로 채워지는 인덕터.
삭제
제1항에 있어서,
상기 제1 자성체의 자성 플럭스 밀도가 1.4 내지 1.7 Tesla이고, 상기 제2 자성체의 자성 플럭스 밀도가 1.1 내지 1.3 Tesla인 인덕터.
제1항에 있어서,
상기 제1 자성체부의 총 부피가 상기 제2 자성체부의 총 부피 대비 33 내지 75%인 인덕터.
제1항에 있어서,
상기 제1 자성체부는 상기 코일의 상부를 덮는 제1 내부층과 상기 코일의 하부를 덮는 제2 내부층을 포함하며, 상기 제1 및 제2 내부층의 두께가 각각 70 내지 120㎛인 인덕터.
제1항에 있어서,
상기 지지체가 절연 또는 자성 재료의 기판으로 이루어지는 인덕터.
제1항에 있어서,
상기 코일의 둘레를 커버하는 절연막을 더 포함하는 인덕터.
제1항에 있어서,
상기 코일은 상기 지지체의 양면에 각각 배치되는 제1 및 제2 코일을 포함하고,
상기 제1 및 제2 코일은 상기 인덕터 바디 밖으로 노출되는 제1 및 제2 리드부를 각각 가지며,
상기 인덕터 바디에는 상기 제1 및 제2 리드부와 각각 접속되도록 제1 및 제2 외부 전극이 배치되는 인덕터.