KR102087360B1 - 저전력 멀티 모드 데이터 패스를 이용한 cis 시스템 및 그 처리 방법 - Google Patents

저전력 멀티 모드 데이터 패스를 이용한 cis 시스템 및 그 처리 방법 Download PDF

Info

Publication number
KR102087360B1
KR102087360B1 KR1020180066737A KR20180066737A KR102087360B1 KR 102087360 B1 KR102087360 B1 KR 102087360B1 KR 1020180066737 A KR1020180066737 A KR 1020180066737A KR 20180066737 A KR20180066737 A KR 20180066737A KR 102087360 B1 KR102087360 B1 KR 102087360B1
Authority
KR
South Korea
Prior art keywords
data
mode
pixel
row
low
Prior art date
Application number
KR1020180066737A
Other languages
English (en)
Other versions
KR20190140221A (ko
Inventor
김상훈
최재혁
전정훈
Original Assignee
성균관대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 성균관대학교산학협력단 filed Critical 성균관대학교산학협력단
Priority to KR1020180066737A priority Critical patent/KR102087360B1/ko
Priority to US16/435,739 priority patent/US10863126B2/en
Publication of KR20190140221A publication Critical patent/KR20190140221A/ko
Application granted granted Critical
Publication of KR102087360B1 publication Critical patent/KR102087360B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/709—Circuitry for control of the power supply
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/767—Horizontal readout lines, multiplexers or registers
    • H04N5/3698—
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/63—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to dark current
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • H04N5/374—

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Studio Devices (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 저전력 멀티 모드 데이터 패스를 이용한 CIS 시스템 및 그 처리 방법에 관한 것이다. 본 발명의 CIS(CMOS Image Sensor) 시스템은 저전력으로 회로를 구동하기 위하여, 저전력 멀티 모드 데이터패스를 이용하여 픽셀 데이터의 색상, 픽셀 데이터의 최상위 비트(Most Significant Bit : MSB) 및 최하위 비트(Least Significant Bit : LSB)를 고려하여 데이터를 재배열하고 전송한다. 이러한 본 발명의 CIS 시스템은 저전력 모드, 고속 모드를 포함하는 멀티 모드가 구현 가능하고, 저전력 올웨이즈온 모드와 저전력 포토 슈팅 모드에서 동일 색상 데이터를 머징하여 데이터 트랜지션 횟수를 감소시켜서 전력 소모를 줄이고, 고속 포토 슈팅 모드에서 파이프라인을 이용하여 고속으로 데이터를 처리할 수 있다.

Description

저전력 멀티 모드 데이터 패스를 이용한 CIS 시스템 및 그 처리 방법{CMOS IMAGE SENSOR SYSTEM FOR LOW-POWER MULTI-MODE DATA PATH AND METHOD THEREOF}
본 발명은 CIS(CMOS Image Sensor) 시스템에 관한 것으로, 좀 더 구체적으로는 저전력으로 회로를 구동하기 위하여, 색상, 픽셀 데이터의 최상위 바이트(Most Significant Byte : MSB) 및 최하위 바이트(Least Significant Byte : LSB)를 고려하여 데이터를 재배열하고 전송함으로써, 멀티 모드 구현이 가능하고, 데이터 트랜지션 횟수를 감소시켜서 전력 소모를 줄이고, 고속으로 데이터를 처리할 수 있는 저전력 멀티 모드 데이터패스를 이용한 CIS 시스템 및 그 처리 방법에 관한 것이다.
CMOS 이미지 센서(CMOS Image Sensor : CIS)는 CMOS 구조를 가진 저소비 전력형의 촬상 소자로 예를 들어, 카메라 폰, 웹 카메라, 의학용 소형 촬영 장비 등 전자 디지털 기기에서 일종의 전자 필름 역할을 한다.
CIS 시스템은 복수 개의 CMOS 이미지 센서(CIS)들을 이용하여 영상을 전기 신호로 변환하여 화면에 재생하는 장치로서, 정지 영상을 화면에 재생하는 디지털 스틸 카메라와, 동영상을 화면으로 재생하는 캠코더 등이 있다. CMOS 이미지 센서들은 반도체 기판 상에 화소수만큼 형성된 CMOS 트랜지스터들을 이용하여 외부에서 입력되는 광학 신호를 전기적인 신호로 변환한다.
최근에는 스마트폰, 자동차 그리고 웨어러블 기기, VR/AR(Virtual/Augmented Reality) 기기, 사물 인터넷(IoT) 기기 등에 구비되면서 CMOS 이미지 센서의 역할이 늘어나고 있다. 따라서 이전에는 사용자가 촬영을 하고 싶을 때 이미지 센서를 동작시키면 됐으나, 현재에는 연속적인 영상 정보를 얻기 위해 계속해서 동작시키는 기능이 요구된다.
이에 따라, 스마트폰, 태블릿, 웨어러블 기기 등에서 CMOS 이미지 센서의 수요가 증가하고 있으며, 이러한 장치들은 배터리를 사용하는 어플리케이션에서 이용 가능 시간을 증가시키기 위해서 전력 소모량이 매우 중요하다. 또한 CMOS 이미지 센서의 경우 센서 단의 온도가 올라가면, 이로 인한 암전류(dark current)의 증가로 노이즈 특성이 열화되는 문제점이 발생된다.
기존의 CMOS 이미지 센서는 좋은 이미지를 얻기 위해 전력 소모가 크더라도 높은 SNR 과 Dynamic Range를 중요한 요소로 여겼다. 하지만 CMOS 이미지 센서가 오랜 시간 동안 동작해야 함에 따라 전력 소모가 가장 중요한 요소가 된다. 저전력으로 CMOS 이미지 센서를 구동하기 위해서는 공급 전압을 낮추고, 전력을 줄이기 위한 로직과 회로 기법이 필요하다.
특히 기존의 이미지 센서는 인접한 픽셀들 사이의 픽셀 데이터가 유사한 CIS 데이터의 특성과 관계없이 데이터 처리를 하여 불필요한 동적 전류가 낭비되어 전력 소모가 발생하는 문제점이 있다.
대한민국 공개특허공보 제10-2006-0093913호(공개일 2006.08.28.) 대한민국 등록특허공보 제10-0683131호(공고일 2007.02.15.) 대한민국 등록특허공보 제10-1509433호(공고일 2015.04.08.) 대한민국 등록특허공보 제10-1631622호(공고일 2016.06.27.)
본 발명에 따른 저전력 멀티 모드 데이터 패스를 이용한 CIS 시스템 및 그 처리 방법은 다음과 같은 해결과제를 가진다.
첫째, 본 발명은 멀티 모드 데이터패스를 이용하여 저전력으로 구동하여 특성을 개선하고자 하는데 있다.
둘째, 본 발명은 멀티 모드 데이터패스를 통해 저전력 모드, 고해상도 모드 등의 다양한 모드에 대응하고자 하는데 있다.
본 발명의 해결과제는 이상에서 언급한 것들에 한정되지 않으며, 언급되지 아니한 다른 해결과제들은 아래의 기재로부터 당업자에게 명확하게 이해되어질 수 있을 것이다.
상기 목적들을 달성하기 위한, 본 발명의 CIS 시스템은 멀티 모드 데이터패스를 이용하여 저전력으로 구동하는데 그 한 특징이 있다. 이와 같은 본 발명의 CIS 시스템은 멀티 모드 데이터패스를 통해 저전력 모드, 고해상도 모드 등의 다양한 모드에 대응하여 저전력, 고속 처리가 가능하다.
이 특징에 따른 본 발명의 CIS 시스템은, 복수 개의 픽셀들이 배열되어 병합 가능한 4 개의 공유 픽셀(4-shared pixel) 어레이들에 대한 픽셀 데이터를 출력하는 픽셀 어레이; 상기 4 개의 공유 픽셀 어레이 각각에 대응하여 하나의 데이터 배열 모듈을 구비하고, 저전력 모드에서 상기 4 개의 공유 픽셀 어레이의 다른 로우(row)에 있는 같은 색상의 픽셀 데이터를 머징(merging)하여 데이터를 재배열하는 데이터 배열부; 상기 데이터 배열부로부터 출력되는 데이터를 배타적 논리합(exclusive or)하여 센스 라인 풀-다운 회로의 입력 전압이 하이 레벨이상인 경우에 디스챠지 및 프리챠지하는 데이터 판독부; 및 상기 데이터 판독부로부터 판독된 데이터 중 같은 색상 데이터의 최상위 비트(MSB) 쪽의 데이터와 최하위 비트(LSB) 쪽의 데이터를 구분하여 전송하는 데이터 전송부;를 포함한다.
이 특징의 한 실시예에 있어서, 상기 데이터 배열부는; 고속 모드에서 고속 모드에서 인접하는 픽셀 데이터들 간에 최상위 비트(MSB)의 고유 변이 특성을 이용하여 트랜지션 횟수를 줄이도록 처리한다.
다른 실시예에 있어서, 상기 데이터 배열부는; 저전력 모드에서 동일한 색상 별로 데이터를 2 계층의 버퍼에 모두 배열한 후 상기 데이터 판독부로 출력하고, 고속 모드에서 2 계층의 상기 버퍼에 교번으로 데이터를 배열하여 상기 데이터 판독부로 출력한다.
또 다른 실시예에 있어서, 상기 저전력 모드는 저전력 올웨이즈온(AO-LP) 모드와 저전력 포토 슈팅(PS-LP) 모드를 포함하고, 상기 고속 모드는 고속 포토 슈팅(PS-HS) 모드를 포함한다.
또 다른 실시예에 있어서, 상기 데이터 배열부는; 상기 4 개의 공유 픽셀(4-shared pixel)을 사용하여 전체 모드에 따라 픽셀 데이터를 머징할지 여부를 결정하고, 다른 열(row)에 위치하는 동일한 색상 픽셀 데이터를 머징하는 아날로그 멀티플렉서; 이득(gain) 조절이 가능한 이득 조절 증폭기; 아날로그 데이터를 디지털화하는 아날로그-디지털 컨버터(ADC)로 구비되는 비교기; 및 상기 저전력 모드와 상기 고속 모드를 포함하는 멀티 모드 및 색상별로 데이터 구분이 가능하게 출력하는 리드 아웃 회로;를 포함한다.
또 다른 실시예에 있어서, 상기 아날로그 멀티플렉서는, 상기 저전력 모드의 경우, 상기 4 개의 공유 픽셀(4-shared pixel) 중 순차적으로 첫 번째 로우 데이터와 세 번째 로우 데이터를 머징하고, 두 번째 로우 데이터와 네 번째 로우 데이터를 머징한다.
또 다른 실시예에 있어서, 상기 아날로그 멀티플렉서는; 상기 고속 모드의 경우, 머징을 하지 않고 상기 4 개의 공유 픽셀(4-shared pixel) 중 첫 번째 로우 데이터로부터 네 번째 로우 데이터를 순차적으로 바이패싱 처리한다.
또 다른 실시예에 있어서, 상기 리드 아웃 회로는; 4 개의 공유 픽셀들 각각에 대응하여 2 계층의 데이터 배열 블럭과 데이터 판독 블럭으로 구성된다.
또 다른 실시예에 있어서, 상기 데이터 배열 블럭은, 멀티 모드 및 색상별로 2 계층의 버퍼 중 어느 하나로 데이터를 전달되도록 하는 데이터패스 로직; 및 멀티 모드 각각에 대응하여 데이터를 카운트하는 디지털 카운터;를 포함한다.
또 다른 실시예에 있어서, 상기 데이터 판독 블럭은 시프트 레지스터;로 구비된다.
본 발명의 다른 특징에 따르면, 저전력 멀티 모드 데이터 패스를 이용한 CIS 시스템의 데이터 처리 방법이 제공된다.
이 특징에 따른 저전력 멀티 모드 데이터 패스를 이용한 CIS 시스템의 데이터 처리 방법은, 병합 가능한 4 개의 공유 픽셀(4-shared pixel) 어레이들에 대한 픽셀 데이터를 받아서 저전력 모드에서 동일한 색상 별로 데이터를 2 계층의 버퍼에 배열하여 출력하고, 고속 모드에서 2 계층의 상기 버퍼에 교번으로 데이터를 배열하여 출력하고; 상기 데이터 배열부로부터 출력되는 데이터를 배타적 논리합(exclusive or)하여 센스 라인 풀-다운 회로의 입력 전압이 하이 레벨이상인 경우에 디스챠지 및 프리챠지하고; 이어서 프리챠지된 데이터 중 같은 색상 데이터의 최상위 비트(MSB) 쪽의 데이터와 최하위 비트(LSB) 쪽의 데이터를 구분하여 전송한다.
이 특징의 한 실시예에 있어서, 상기 데이터를 배열하여 출력하는 것은; 상기 4 개의 공유 픽셀(4-shared pixel)을 사용하여 저전력 모드 및 고속 모드에 따라 픽셀 데이터를 머징할지 여부를 결정하고, 다른 열(row)에 위치하는 동일한 색상 픽셀 데이터를 머징하여 아날로그 처리한다.
다른 실시예에 있어서, 상기 데이터를 배열하여 출력하는 것은; 아날로그 처리된 데이터의 이득(gain)을 조절하고, 아날로그 데이터를 디지털화하며, 상기 저전력 모드와 상기 고속 모드를 포함하는 멀티 모드 및 색상별로 데이터 구분이 가능하게 출력한다.
또 다른 실시예에 있어서, 상기 데이터를 배열하여 출력하는 것은; 상기 저전력 모드의 경우, 상기 4 개의 공유 픽셀(4-shared pixel) 중 순차적으로 첫 번째 로우 데이터와 세 번째 로우 데이터를 머징하고, 두 번째 로우 데이터와 네 번째 로우 데이터를 머징한다.
또 다른 실시예에 있어서, 상기 데이터를 배열하여 출력하는 것은; 상기 고속 모드의 경우, 머징을 하지 않고 상기 4 개의 공유 픽셀(4-shared pixel) 중 첫 번째 로우 데이터로부터 네 번째 로우 데이터를 순차적으로 바이패싱 처리한다.
본 발명에 따른 저전력 멀티 모드 데이터 패스를 이용한 CIS 시스템 및 그 처리 방법은 다음과 같은 효과를 가진다.
첫째, 본 발명은 리드 아웃(read-out) 회로에서 데이터 트랜지션을 감소시켜 소모되는 동적 전류를 감소시키고, 이를 통해 회로 전반에서 사용하는 전력량을 감소시킬 수 있다.
둘째, 본 발명은 데이터 트랜지션에 따른 동적 전류 감소를 통해 노이즈 특성을 개선할 수 있다.
셋째, 본 발명은 멀티 모드 데이터패스를 이용하여 다양한 제품에 적용 가능하며, 동일한 제품 내에서도 저전력 모드, 고속 모드 등의 모드 변경을 통한 제품의 유연성을 가질 수 있다.
본 발명의 효과는 이상에서 언급된 것들에 한정되지 않으며, 언급되지 아니한 다른 효과들은 아래의 기재로부터 당업자에게 명확하게 이해되어 질 수 있을 것이다.
도 1은 본 발명에 따른 CIS 시스템의 구성을 도시한 회로도,
도 2는 도 1에 도시된 CIS 시스템에서의 동작 모드에 따른 픽셀 데이터를 나타낸 도면,
도 3은 도 1에 도시된 데이터 배열부의 일부 구성을 나타내는 회로도,
도 4는 도 3에 도시된 아날로그 멀티플렉서의 구성을 나타내는 회로도,
도 5는 본 발명에 따른 저전력 올웨이즈온 모드에서의 픽셀 데이터 처리 과정을 나타내는 도면,
도 6은 본 발명에 따른 저전력 포토 슈팅 모드에서의 픽셀 데이터 처리 과정을 나타내는 도면,
도 7은 본 발명에 따른 고속 포토 슈팅 모드에서의 픽셀 데이터 처리 과정을 나타내는 도면,
도 8은 도 1에 도시된 데이터 판독부 및 데이터 배열부 일부의 구성을 나타내는 회로도,
도 9는 도 8에 도시된 데이터 판독부의 신호 파형도, 그리고
도 10은 도 1에 도시된 데이터 전송부의 구성을 나타내는 회로도이다.
이하, 첨부한 도면을 참조하여, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 본 발명의 실시예를 설명한다. 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 용이하게 이해할 수 있는 바와 같이, 후술하는 실시예는 본 발명의 개념과 범위를 벗어나지 않는 한도 내에서 다양한 형태로 변형될 수 있다. 가능한 한 동일하거나 유사한 부분은 도면에서 동일한 도면부호를 사용하여 나타낸다.
본 명세서에서 사용되는 전문용어는 단지 특정 실시예를 언급하기 위한 것이며, 본 발명을 한정하는 것을 의도하지는 않는다. 여기서 사용되는 단수 형태들은 문구들이 이와 명백히 반대의 의미를 나타내지 않는 한 복수 형태들도 포함한다.
본 명세서에서 사용되는 "포함하는"의 의미는 특정 특성, 영역, 정수, 단계, 동작, 요소 및/또는 성분을 구체화하며, 다른 특정 특성, 영역, 정수, 단계, 동작, 요소, 성분 및/또는 군의 존재나 부가를 제외시키는 것은 아니다.
본 명세서에서 사용되는 기술용어 및 과학용어를 포함하는 모든 용어들은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 일반적으로 이해하는 의미와 동일한 의미를 가진다. 사전에 정의된 용어들은 관련기술문헌과 현재 개시된 내용에 부합하는 의미를 가지는 것으로 추가 해석되고, 정의되지 않는 한 이상적이거나 매우 공식적인 의미로 해석되지 않는다.
본 발명의 CIS 시스템은 저전력으로 회로를 구동하기 위하여, 저전력 멀티 모드 데이터패스를 이용하여 픽셀 데이터의 색상, 픽셀 데이터의 최상위 비트(Most Significant Bit : MSB) 및 최하위 비트(Least Significant Bit : LSB)를 고려하여 데이터를 재배열하고 전송한다.
이러한 본 발명의 CIS 시스템은 저전력 모드, 고속 모드를 포함하는 멀티 모드가 구현 가능하고, 저전력 올웨이즈온 모드와 저전력 포토 슈팅 모드에서 동일 색상 데이터를 머징하여 데이터 트랜지션 횟수를 감소시켜서 전력 소모를 줄이고, 고속 포토 슈팅 모드에서 파이프라인을 이용하여 고속으로 데이터를 처리할 수 있다.
이하에서는 도면을 중심으로 본 발명을 상세히 설명한다.
도 1은 본 발명에 따른 CIS 시스템의 구성을 도시한 회로도이고, 도 2는 도 1에 도시된 CIS 시스템에서의 동작 모드에 따른 픽셀 데이터를 나타낸 도면이다.
도 1을 참조하면, 본 발명의 CIS 시스템(100)은 저전력 멀티 모드 데이터패스를 이용하여 복수 개의 픽셀 데이터를 머지(merge)하여 저전력 처리하거나 파이프라인(pipeline)을 이용하여 고속 처리한다.
이를 위해 본 발명의 CIS 시스템(100)은 저전력 모드와 고속 모드를 포함하고, 멀티 모드에 따른 서로 다른 데이터패스를 구현한다. CMOS 이미지 센서의 동작을 크게 두 부분으로 나눌 수 있다. 일반적으로 사용자가 사진 찍는 때를 포토 슈팅(Photo-Shooting : PS) 모드, 그리고 연속적인 영상 정보를 받아들이기 위해 저전력 모드로 동작하는 때를 올웨이즈온(Always-On : AO) 모드라 한다. 픽셀의 구동은 포토 슈팅 모드에서는 로우 바이 로우(Row by Row)로 진행되고, 올웨이즈온 모드에서는 로우 바이 로우가 아닌, n, n+2 번째 로우와 n+1, n+3 번째 로우가 각각 동시에 켜지며, 데이터가 머징된다. 여기서 로우 바이 로우는 시프트 레지스터를 통해 신호를 움직이면서 한 로우 씩 구동 가능하도록 한다. 이를 롤링 셔터(Rolling shutter)라고 하는데 이것은 기본적인 이미지 센서의 구동 방식이다.
즉, 본 발명의 CIS 시스템(100)은 고성능 사진 촬영이 가능한 포토 슈팅(Photo-shooting : PS) 모드와, 저전력으로 촬영 가능한 올웨이즈온(Always-on : AO) 모드로 크게 나눠진다. 포토 슈팅(PS) 모드는 고속 포토 슈팅(Photo-shooting High-speed : PS-HS) 모드와, 저전력 포토 슈팅(Photo-shooting Low-Power : PS-LP) 모드를 포함하고, 올웨이즈온(Always-on : AO) 모드는 연속적으로 영상 정보를 받아들이기 위해 저전력으로 동작하는 저전력 올웨이즈온(Always-on Low-Power : AO-LP) 모드를 포함한다. 고속 포토 슈팅(PS-HS) 모드에서는 파이프라인(pipeline) 기법을 이용하여 데이터를 보다 빠르게 처리할 수 있도록 구비된다. 저전력 올웨이즈온(AO-LP) 모드에서는 트랜지션 횟수를 줄이기 위해 픽셀 데이터를 머지(merge)하여 재배열한다.
구체적으로, 본 발명의 CIS 시스템(100)은 픽셀 어레이(120), 로우 드라이버(110), 데이터 배열부(130), 데이터 판독부(140, 도 3의 220) 및 데이터 전송부(150)를 포함한다.
로우 드라이버(Row Driver)(110)는 픽셀 어레이(120)를 로우 단위로 동작시키는 회로이다.
픽셀 어레이(pixel array)(120)는 복수 개의 픽셀들이 가로 및 세로로 배열된다. 여기서 본 발명의 픽셀 데이터는 병합 가능한 4 개의 공유 픽셀(4-shared pixel) 어레이로 구비된다. 픽셀 어레이(120)는 로우 바이 로우(row by row) 방식으로 픽셀들이 구동된다. 즉, 데이터 배열부(130)의 시프트 레지스터를 통해 픽셀 데이터를 이동시키면서 하나의 로우(row) 씩 구동 가능하도록 구비된다.
데이터 배열부(130)는 컬럼 드라이버(130), 복수 개의 데이터 배열 회로(134)를 포함한다. 데이터 배열부(130)는 4 개의 공유 픽셀(4-shared pixel) 어레이 각각에 대응하여 하나의 데이터 배열 모듈(134)을 구비한다.
컬럼 드라이버(Column Driver)(110)는 픽셀 어레이 다음 단의 PGA나 ADC와 같은 컬럼 패러럴한 리드아웃 회로를 동작시킨다.
데이터 배열 모듈(134)은 픽셀 어레이(120)로부터 4 개의 공유 픽셀(4-shared pixel)을 이용하여 다른 로우(row)에 있는 같은 색상의 픽셀 데이터를 머징(merging)하거나, 저전력 모드를 구현하기 위해 해상도를 줄이도록 아날로그 단에서 픽셀 데이터 머징 후, 디지털화하기 때문에 ADC 처리 및 추가 로직 처리 빈도 감소로 전력 감소 및 ADC 변환 시간을 감소시킨다.
본 발명에서 픽셀 데이터는 도 2에 도시된 바와 같이, 4 개의 공유 픽셀(4-shared pixel)을 이용하여 저전력 모드에서 동일 색상의 픽셀 데이터를 머지하여 재배열하거나, 고속 모드에서 인접하는 픽셀 데이터들 간에 최상위 비트(MSB)가 유사하고 최하위 비트(LSB)가 주로 바뀌는 고유 변이 특성(unique transition characteristic)을 이용하여 트랜지션 횟수를 줄이도록 처리한다.
즉, 도 2를 참조하면, 전형적인 4 개의 공유 픽셀 데이터(10)는 예를 들어, 2a-1 번째 로우(row) 픽셀 데이터가 G, R, G, R 색상으로 배열되고, 2a 번째 로우(row) 픽셀 데이터가 B, G, B, G 색상으로 배열되는 경우, 평균적으로 n-1 번의 데이터 트랜지션이 발생된다. 그러나 본 발명은 리드 아웃 회로(134)에 의해 고속 모드(20)에서 파이프라인을 이용하여 인접하는 픽셀 데이터와 동일한 색상으로 재배열하여 0.75n-1 번의 데이터 트랜지션이 발생되고, 저전력 모드(30)에서 0.25(n-2) 번의 데이터 트랜지션이 발생된다. 그 결과, 리드 아웃 회로(134)에서의 동적 전류가 감소시킬 수 있다.
이러한 데이터 배열부(130)는 저전력 모드 즉, 저전력 올웨이즈온(AO-LP) 모드와 저전력 포토 슈팅(PS-LP)에서 동일한 색상 별로 데이터를 2 계층의 버퍼에 모두 배열한 후 데이터 판독부(140, 220)로 출력하고, 고속 모드 즉, 고속 포토 슈팅(PS-HS) 모드에서 2 계층의 버퍼에 교번으로 데이터를 배열하여 데이터 판독부(140)로 출력한다.
데이터 판독부(140, 220)는 버퍼에서 출력되는 데이터와 이전 컬럼의 버퍼에서 출력되는 데이터를 배타적 논리합(XOR)하여 센스 라인 풀-다운 회로의 입력 전압이 하이 레벨 이상인 경우에만 디스챠지 및 프리챠지를 수행하여, 디스챠지 및 프리챠지 횟수를 감소시킨다. 단, 첫 번째 컬럼인 경우에만 버퍼에서 출력되는 데이터와 소스 전압(VSS)을 배타적 논리합(XOR)한다.
그리고 데이터 전송부(150)는 데이터 판독부(140, 220)로부터 판독된 데이터 중 같은 색상 데이터의 최상위 비트(MSB) 쪽의 데이터와 최하위 비트(LSB) 쪽의 데이터를 구분하여 전송한다. 이러한 데이터 전송부(150)는 데이터 트랜지션을 감소시키며, 이에 따라, 동적 전력을 줄일 수 있다.
따라서 본 발명의 CIS 시스템(100)은 픽셀 어레이(pixel array)(120)가 복수 개의 픽셀들 중에서 4 개의 공유 픽셀(4-shared pixel)을 사용하여 데이터 배열부(130)의 아날로그 멀티플렉서(202)에서 다른 열(row)에 위치하는 동일한 색상 픽셀 데이터의 머징(merging)이 용이하도록 한다. 또 저전력 모드 구현을 위해 해상도를 줄이는 경우, 아날로그 단에서 픽셀 데이터 머징 후 아날로그 디지털 변환(ADC)을 처리하기 때문에 ADC 처리 및 추가 로직 처리에 따른 빈도 감소로 전력 소모 감소 및 ADC 변환 시간 감소시키는 효과를 얻을 수 있다.
구체적으로, 도 3 내지 도 10을 이용하여 본 발명의 CIS 시스템의 구성 및 멀티 모드 데이터패스에 따른 저전력 및 고속 기능에 대한 내용을 상세히 설명한다.
도 3은 도 1에 도시된 데이터 배열부의 일부 구성을 나타내는 회로도이고, 도 4는 도 3에 도시된 아날로그 멀티플렉서의 구성을 나타내는 회로도이고, 도 5는 본 발명에 따른 저전력 올웨이즈온 모드에서의 픽셀 데이터 처리 과정을 나타내는 도면이고, 도 6은 본 발명에 따른 저전력 포토 슈팅 모드에서의 픽셀 데이터 처리 과정을 나타내는 도면이며, 그리고 도 7은 본 발명에 따른 고속 포토 슈팅 모드에서의 픽셀 데이터 처리 과정을 나타내는 도면이다.
도 3 내지 도 7을 참조하면, 이 실시예의 데이터 배열부(130)는 4 개의 공유 픽셀들 즉, 4 개의 컬럼 라인(column line)을 위한 데이터패스 모듈(data-path module)로서, 데이터 배열 모듈(134)을 포함한다.
데이터 배열 모듈(134)은 픽셀 데이터의 머징을 위한 아날로그 멀티플렉서(202)와, 이득(gain) 조절이 가능한 이득 조절 증폭기(Programmable Gain Amplifier : PGA)(204)와, 아날로그 데이터를 디지털화하는 아날로그-디지털 컨버터(ADC)로 구비되는 비교기(206)와, 하나의 리드 아웃 회로(200 : 210 ~ 220)가 모듈로 구비된다.
리드 아웃 회로(200)는 4 개의 공유 픽셀들 각각에 대응하여 2 계층의 데이터 배열 블럭(210)과 데이터 판독 블럭(220)으로 구성된다. 즉, 데이터 배열 블럭(210)은 멀티 모드 및 색상별로 데이터 구분이 가능하게 하는 데이터패스 로직(212) 및 디지털 카운터(214)를 포함한다. 데이터 판독 블럭(220)은 시프트 레지스터(Shift-register)로 구비된다. 시프트 레지스터는 4 개의 배타적 논리합 로직 및 풀-다운 회로(222)와, 4 개의 플립플럽(FF)(224)을 포함한다.
여기서 픽셀 데이터가 GRBG의 총 4 가지로 구성되어 있기 때문에, 색상별 데이터를 모을 수 있도록 데이터 배열 블럭(210)과 데이터 판독 블럭(220)은 두 세트씩 구비된다. 이러한 데이터 배열 모듈(134)은 4 개의 공유 픽셀에 대응하여 데이터 배열 블럭(210)과 데이터 판독 블럭(220)들 각각이 하나의 모듈로 구비되며, 총 4 개의 모듈로 구성된다.
아날로그 멀티플렉서(202)는 전체 모드에 따라 픽셀 데이터를 머징할 지, 머징하지 않을 지를 결정한다. 아날로그 멀티플렉서(202)는 올웨이즈온(AO) 모드의 경우 머징을 하게 되며, 포토 슈팅 모드의 경우에는 머징을 하지 않는다.
구체적으로 아날로그 멀티플렉서(202)는 4 개의 공유 픽셀을 사용하는 경우, 도 4에 도시된 바와 같이, 올웨이즈온 모드 또는 포토 슈팅 모드에 대응하여 머징 여부에 따라 데이터 패스를 결정한다. 예를 들어, 아날로그 멀티플렉서(202)는 올웨이즈온 모드의 경우, 순차적으로 첫 번째 로우 데이터와 세 번째 로우 데이터를 머징하고, 두 번째 로우 데이터와 네 번째 로우 데이터를 머징한다. 또 아날로그 멀티플렉서(202)는 포토 슈팅 모드의 경우, 머징을 하지 않고 첫 번째 로우 데이터로부터 네 번째 로우 데이터를 순차적으로 바이패싱 처리한다.
여기서 이득 조절 증폭기(204)의 동작은 머징 여부와 관계없다. 즉, 이득 조절 여부에 따라 이득 조절 증폭기(204)의 동작이 결정되며, 머징하지 않는 경우에도 이득 조절 증폭기(204)의 사용이 가능하다. 이득 조절 증폭기(204)를 통과한 아날로그 데이터는 비교기(206)로 들어가게 된다. 비교기(206)의 다음 스테이지에는 색상별로 데이터를 분리하여 처리하기 위한 2 계층의 버퍼(210, 220) 즉, 디지털 카운터(214)와 시프트 레지스터(220)가 구비되어 있어 비교기(206)의 출력은 2 계층의 버퍼(210, 220) 앞 단에 있는 각각의 로직(212)에 동시에 연결된다.
디지털 카운터(214)에 연결된 로직(212)은 컨트롤 신호에 따라 모드에 맞춰 데이터를 어느 버퍼(210, 220)로 전달할 것인지 선택한다. 디지털 카운터(214)는 모드에 따라 처리 가능한 비트 수의 변환이 가능하다. 예를 들어, 본 발명에서는 8 비트와 10 비트 처리가 가능하도록 설계되었지만, 경우에 따라 12 비트나 14 비트 등 다른 비트의 처리가 가능하도록 설계 가능하다.
구체적으로, 도 5 및 도 6에 도시된 바와 같이, 모드에 따라 계층별로 순차적으로 전달할 것인지, 2 계층에 나누어 전달할 것인지가 결정된다. 저전력 올웨이즈온(AO-LP) 모드 및 저전력 포토 슈팅(PS-LP) 모드에서 동일한 색상 별로 데이터를 2 계층의 버퍼(210, 220)에 모두 배열한 후 출력한다. 고속 포토 슈팅(PS-HS) 모드에서 2 계층의 버퍼(210, 220)에 교번으로 데이터를 배열하고 출력한다.
저전력 올웨이즈온(AO-LP) 모드에서 데이터 배열부(130)의 동작은 도 5에 도시된 바와 같이 다음과 같다. 해당 모드에서는 머지된 컬러 데이터가 이득 조절 증폭기(204)의 입력이 되며, 4 개의 로우와 4 개의 컬럼 데이터가 머지되어 한 개의 머지된 로우 데이터로 변환된다.
아날로그 디지털 컨버터(ADC)의 비교기(206)를 기준으로 B 번째 컬럼, A 번째 로우로 들어오는 머지된 데이터를 D_AB라고 했을 때, 첫 번째 머지된 로우 데이터 G11, G14는 첫 번째 버퍼로, R12, B13은 두 번째 버퍼로 들어가게 된다. 두 번째 머지된 로우의 데이터 G21, G24는 첫 번째 버퍼의 빈 곳으로, R22, B23은 두 번째 버퍼로 들어가게 된다. 이러한 과정을 통해 머지된 픽셀 데이터는 색상별로 두 개의 버퍼에 나뉘어 들어가게 된다. 저전력 포토 슈팅(PS-LP) 모드의 경우에는 도 6에 도시된 바와 같이, 동작되며, 그 동작 원리는 도 5의 저전력 올웨이즈온(AO-LP) 모드와 대체로 유사하다.
그리고 고속 포토 슈팅(PS-HS) 모드의 경우는 도 7에 도시된 바와 같이, 데이터의 빠른 처리를 위해 파이프라인 기법을 이용하여 색상에 관계 없이 이득 조절 증폭기(PGA)(204)로 들어오는 한 개의 로우 데이터를 교차적으로 2 개의 버퍼에 각각 전달한다. 하나의 버퍼에서 ADC를 처리하고 난 후 SHR로 처리한 디지털 데이터를 전달하고, SHR로 전달하는 동시에 다른 데이터를 나머지 하나의 버퍼로 전달하여 ADC를 처리한다.
도 8은 도 1에 도시된 데이터 판독부 및 데이터 배열부 일부의 구성을 나타내는 회로도이고, 도 9는 도 8에 도시된 데이터 판독부의 신호 파형도이다.
도 8 및 도 9를 참조하면, CIS 데이터는 인접한 픽셀 간 데이터가 유사하다는 특성을 가지고 있으며, 이를 데이터 판독부(140, 220)에 적용하여 소모되는 전력을 감소시킬 수 있다.
즉, 데이터 판독부(140, 220)는 시프트 레지스터(Shift Register : SHR)와, XOR 로직 및, 센스 증폭기(Sense Amplifier : SA)와, 데이터 판독 블록(도 3의 220)으로 구성되며, 도 8에서 디지털 카운터(214)를 제외한 부분이다.
시프트 레지스터(SHR)는 같은 컬럼의 CNT의 디지털 출력과 이전 컬럼 CNT의 디지털 출력을 XOR 로직의 입력으로 하여 Q_xor를 출력으로 한다. 이 때, 첫 번째 컬럼의 경우만 같은 컬럼 CNT의 출력과 vss를 입력으로 한다.
디스챠지(Discharge) 회로는 컬럼 선택(column selection) 신호인 CS와 XOR의 출력인 Q_xor를 입력으로 하여 신호에 따라 센스 라인(sense line)에서 전류를 vss로 디스챠지(discharge) 하여 컬럼 신호를 전송한다. CS는 도 8의 col 0부터 col 3으로 순차적으로 하이(high) 레벨이 나오게 되며, 따라서 모든 컬럼은 순차적으로 신호에 따라 센스 라인(sense line)에서 디스챠지(discharge)하여 디지털 출력 신호를 전달하게 된다.
센스 라인을 디스챠지 전, SA 앞 단의 프리챠지(pre-charge) TR이 센스 라인(sense line)을 vdd로 만들어 준 후, Qxor 값에 따라 센스 라인을 디스챠지 한다. 이 때, 센스 라인의 기생 커패시턴스가 크기 때문에, 디스챠지(discharge) 회로에서는 XOR 출력과 같이 0, 1의 디지털 레벨로 만들어주지 않고, 적당한 레벨로 전압(voltage)을 낮춰 SA의 입력인 VREF와 비교하여 최종 디지털 출력을 만들어 낸다.
이러한 데이터 판독부(140)에 의하면, 도 9에 도시된 바와 같이, 밝은 빛 환경에서 XOR 로직을 사용하지 않았을 때와 사용했을 때의 경우를 비교해보면, XOR 로직 사용시 센스 라인에서 디스챠지 및 프리챠지 빈도가 줄어든 것을 확인할 수 있으므로, 저전력 구동이 가능하다.
그리고 도 10은 도 1에 도시된 데이터 전송부의 구성을 나타내는 회로도이다.
도 10을 참조하면, 데이터 전송부(150)는 데이터 판독부(140)에서 색상별로 나눠놓은 두 개의 데이터 스트림을 받아서, 네 개의 송신기 데이터패스로 전달된다. 한 개의 멀티비트 데이터 스트림에서 MSB와 LSB를 분리 후 각각 다른 송신기 데이터패스로 보내게 된다(G_MSB, G_LSB, BR_MSB, BR_LSB). 판독된 데이터 중 같은 색상 데이터의 MSB 쪽의 데이터와 LSB 쪽의 데이터를 구분하여 전송함으로써 데이터 트랜지션을 감소시키며, 이에 따라 동적 전력을 줄일 수 있다. 또한 드라이버 단에서 정적 전류의 소비를 줄이기 위해 4 개의 드라이버가 모두 스택(stack)된 드라이버를 사용하여 소모 전류를 감소시킬 수 있다.
본 명세서에서 설명되는 실시예와 첨부된 도면은 본 발명에 포함되는 기술적 사상의 일부를 예시적으로 설명하는 것에 불과하다. 따라서, 본 명세서에 개시된 실시예들은 본 발명의 기술적 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이므로, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아님은 자명하다. 본 발명의 명세서 및 도면에 포함된 기술적 사상의 범위 내에서 당업자가 용이하게 유추할 수 있는 변형 예와 구체적인 실시 예는 모두 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
100 : CIS 시스템
110 : 로우 드라이버
120 : 픽셀 어레이
130 : 데이터 배열부
134 : 데이터 배열 모듈
200 : 리드 아웃 회로
202 : 아날로그 멀티플렉서
140, 220 : 데이터 판독부
150 : 데이터 전송부

Claims (15)

  1. CIS(CMOS Image Sensor) 시스템에 있어서:
    복수 개의 픽셀들이 배열되어 병합 가능한 4 개의 공유 픽셀(4-shared pixel) 어레이들에 대한 픽셀 데이터를 출력하는 픽셀 어레이;
    상기 4 개의 공유 픽셀 어레이 각각에 대응하여 하나의 데이터 배열 모듈을 구비하고, 저전력 모드에서 상기 4 개의 공유 픽셀 어레이의 다른 로우(row)에 있는 같은 색상의 픽셀 데이터를 머징(merging)하여 데이터를 재배열하되 동일한 색상 별로 데이터를2 계층의 버퍼에 나누어 모두 배열한 후 데이터 판독부로 출력하고, 고속 모드에서 색상에 관계 없이 순차적으로 들어오는 데이터를 상기 2 계층의 버퍼에 교번으로 배열하여 상기 데이터 판독부로 출력하는 데이터 배열부;
    상기 데이터 배열부의 버퍼에서 출력되는 데이터와 이전 칼럼의 버퍼에서 출력되는 데이터로부터 출력되는 데이터를 배타적 논리합하여 센스 라인 풀-다운 회로의 입력 전압이 하이 레벨이상인 경우에 디스챠지 및 프리챠지하는 데이터 판독부; 및
    상기 데이터 판독부로부터 판독된 데이터 중 같은 색상 데이터의 최상위 비트(MSB) 쪽의 데이터와 최하위 비트(LSB) 쪽의 데이터를 구분하여 전송하는 데이터 전송부;를 포함하는 것을 특징으로 하는 CIS 시스템.
  2. 청구항 1에 있어서,
    상기 데이터 배열부는;
    고속 모드에서 고속 모드에서 인접하는 픽셀 데이터들 간에 최상위 비트(MSB)의 고유 변이 특성을 이용하여 트랜지션 횟수를 줄이도록 처리하는 것을 특징으로 하는 CIS 시스템.
  3. 삭제
  4. 청구항 1에 있어서,
    상기 저전력 모드는 저전력 올웨이즈온(AO-LP) 모드와 저전력 포토 슈팅(PS-LP) 모드를 포함하고, 상기 고속 모드는 고속 포토 슈팅(PS-HS) 모드를 포함하는 것을 특징으로 하는 CIS 시스템.
  5. 청구항 1에 있어서,
    상기 데이터 배열부는;
    상기 4 개의 공유 픽셀(4-shared pixel)을 사용하여 전체 모드에 따라 픽셀 데이터를 머징할지 여부를 결정하고, 다른 열(row)에 위치하는 동일한 색상 픽셀 데이터를 머징하는 아날로그 멀티플렉서;
    이득(gain) 조절이 가능한 이득 조절 증폭기;
    아날로그 데이터를 디지털화하는 아날로그-디지털 컨버터(ADC)로 구비되는 비교기; 및
    상기 저전력 모드와 상기 고속 모드를 포함하는 멀티 모드 및 색상별로 데이터 구분이 가능하게 출력하는 리드 아웃 회로;를 포함하는 것을 특징으로 하는 CIS 시스템.
  6. 청구항 5에 있어서,
    상기 아날로그 멀티플렉서는,
    상기 저전력 모드의 경우, 상기 4 개의 공유 픽셀(4-shared pixel) 중 순차적으로 첫 번째 로우 데이터와 세 번째 로우 데이터를 머징하고, 두 번째 로우 데이터와 네 번째 로우 데이터를 머징하는 것을 특징으로 하는 CIS 시스템.
  7. 청구항 6에 있어서,
    상기 아날로그 멀티플렉서는;
    상기 고속 모드의 경우, 머징을 하지 않고 상기 4 개의 공유 픽셀(4-shared pixel) 중 첫 번째 로우 데이터로부터 네 번째 로우 데이터를 순차적으로 바이패싱 처리하는 것을 특징으로 하는 CIS 시스템.
  8. 청구항 5에 있어서,
    상기 리드 아웃 회로는;
    4 개의 공유 픽셀들 각각에 대응하여 2 계층의 데이터 배열 블럭과 데이터 판독 블럭으로 구성되는 것을 특징으로 하는 CIS 시스템.
  9. 청구항 8에 있어서,
    상기 데이터 배열 블럭은,
    멀티 모드 및 색상별로 2 계층의 버퍼 중 어느 하나로 데이터를 전달되도록 하는 데이터패스 로직; 및
    멀티 모드 각각에 대응하여 데이터를 카운트하는 디지털 카운터;를 포함하는 것을 특징으로 하는 CIS 시스템.
  10. 청구항 8에 있어서,
    상기 데이터 판독 블럭은 시프트 레지스터;로 구비되는 것을 특징으로 하는 CIS 시스템.
  11. CIS 시스템의 데이터 처리 방법에 있어서:
    병합 가능한 4 개의 공유 픽셀(4-shared pixel) 어레이들에 대한 픽셀 데이터를 받아서 저전력 모드에서 상기4 개의 공유 픽셀 어레이의 다른 로우(row)에 있는 같은 색상의 픽셀 데이터를 머징(merging)하여 데이터를 재배열하되 동일한 색상 별로 데이터를 2 계층의 버퍼에 나누어 모두 배열하여 출력하고, 고속 모드에서 색상에 관계 없이 순차적으로 들어오는 데이터를 상기 2 계층의 버퍼에 교번으로 배열하여 출력하고;
    데이터 배열부로부터 출력되는 데이터를 배타적 논리합하여 센스 라인 풀-다운 회로의 입력 전압이 하이 레벨이상인 경우에 디스챠지 및 프리챠지하고; 이어서
    프리챠지된 데이터 중 같은 색상 데이터의 최상위 비트(MSB) 쪽의 데이터와 최하위 비트(LSB) 쪽의 데이터를 구분하여 전송하는; 것을 특징으로 하는 CIS 시스템의 데이터 처리 방법.
  12. 청구항 11에 있어서,
    상기 데이터를 배열하여 출력하는 것은;
    상기 4 개의 공유 픽셀(4-shared pixel)을 사용하여 저전력 모드 및 고속 모드에 따라 픽셀 데이터를 머징할지 여부를 결정하고, 다른 열(row)에 위치하는 동일한 색상 픽셀 데이터를 머징하여 아날로그 처리하는 것을 특징으로 하는 CIS 시스템의 데이터 처리 방법.
  13. 청구항 12에 있어서,
    상기 데이터를 배열하여 출력하는 것은;
    아날로그 처리된 데이터의 이득(gain)을 조절하고, 아날로그 데이터를 디지털화하며, 상기 저전력 모드와 상기 고속 모드를 포함하는 멀티 모드 및 색상별로 데이터 구분이 가능하게 출력하는 것을 특징으로 하는 CIS 시스템의 데이터 처리 방법.
  14. 청구항 11 또는 청구항 12에 있어서,
    상기 데이터를 배열하여 출력하는 것은;
    상기 저전력 모드의 경우, 상기 4 개의 공유 픽셀(4-shared pixel) 중 순차적으로 첫 번째 로우 데이터와 세 번째 로우 데이터를 머징하고, 두 번째 로우 데이터와 네 번째 로우 데이터를 머징하는 것을 특징으로 하는 CIS 시스템의 데이터 처리 방법.
  15. 청구항 14에 있어서,
    상기 데이터를 배열하여 출력하는 것은;
    상기 고속 모드의 경우, 머징을 하지 않고 상기 4 개의 공유 픽셀(4-shared pixel) 중 첫 번째 로우 데이터로부터 네 번째 로우 데이터를 순차적으로 바이패싱 처리하는 것을 특징으로 하는 CIS 시스템의 데이터 처리 방법.
KR1020180066737A 2018-06-11 2018-06-11 저전력 멀티 모드 데이터 패스를 이용한 cis 시스템 및 그 처리 방법 KR102087360B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020180066737A KR102087360B1 (ko) 2018-06-11 2018-06-11 저전력 멀티 모드 데이터 패스를 이용한 cis 시스템 및 그 처리 방법
US16/435,739 US10863126B2 (en) 2018-06-11 2019-06-10 CMOS image sensor systems using low-power multi-mode data path and methods of processing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180066737A KR102087360B1 (ko) 2018-06-11 2018-06-11 저전력 멀티 모드 데이터 패스를 이용한 cis 시스템 및 그 처리 방법

Publications (2)

Publication Number Publication Date
KR20190140221A KR20190140221A (ko) 2019-12-19
KR102087360B1 true KR102087360B1 (ko) 2020-04-23

Family

ID=68763662

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180066737A KR102087360B1 (ko) 2018-06-11 2018-06-11 저전력 멀티 모드 데이터 패스를 이용한 cis 시스템 및 그 처리 방법

Country Status (2)

Country Link
US (1) US10863126B2 (ko)
KR (1) KR102087360B1 (ko)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5603012A (en) * 1992-06-30 1997-02-11 Discovision Associates Start code detector
US5959598A (en) * 1995-07-20 1999-09-28 The Regents Of The University Of Colorado Pixel buffer circuits for implementing improved methods of displaying grey-scale or color images
US7317480B1 (en) * 2000-10-30 2008-01-08 Micron Technology, Inc. Imaging apparatus providing black level compensation of a successive approximation A/D converter
KR100660862B1 (ko) 2005-02-23 2006-12-26 삼성전자주식회사 동일 색상의 화소 데이터를 가산하여 출력하는 컬러 촬상장치 및 그 화소 데이터 독출 방법
KR100683131B1 (ko) 2005-11-14 2007-02-15 지에스건설 주식회사 콘크리트용 상변화 물질 및 그 제조방법
KR101509433B1 (ko) 2008-09-10 2015-04-08 삼성전자주식회사 데이터 출력 회로 및 이를 포함하는 씨아이에스
KR102205702B1 (ko) 2014-07-30 2021-01-21 삼성전자주식회사 이미지 센서 및 이미지 센서를 구동하는 방법, 그리고 이를 이용한 영상 촬영 장치
KR101631622B1 (ko) 2015-01-30 2016-06-27 한국과학기술원 Cis 시스템에 있어서, 이미지를 센싱하는 방법 및 장치
KR102597604B1 (ko) 2016-10-19 2023-11-10 삼성전자주식회사 아날로그-디지털 변환기 및 이를 포함하는 이미지 센서

Also Published As

Publication number Publication date
KR20190140221A (ko) 2019-12-19
US20190379849A1 (en) 2019-12-12
US10863126B2 (en) 2020-12-08

Similar Documents

Publication Publication Date Title
US9648264B2 (en) Solid-state image sensing apparatus
US8045034B2 (en) Solid-state imaging apparatus
US7522082B2 (en) Digital-to-analog converter, analog-to-digital converter, and semiconductor device
US8587688B2 (en) Solid-state image pickup device and signal processing method therefor
US20150201142A1 (en) Image sensor with threshold-based output encoding
JP4423112B2 (ja) 固体撮像装置および撮像システム
US8031233B2 (en) Solid-state image pickup device and method with time division video signal outputs
US8723998B2 (en) Solid-state image pickup device
US8111309B2 (en) Solid-state image pickup device and signal processing method using solid-state image pickup device
KR20110014609A (ko) 고체 촬상 장치, 촬상 장치, 전자 기기, ａｄ 변환 장치, ａｄ 변환 방법
CN102984469B (zh) 固态图像拾取设备
JP2000032350A (ja) 画素毎のａ／ｄ変換器を備えるｃｍｏｓ撮像装置
JP2005328135A (ja) Ａｄ変換方法および物理量分布検知の半導体装置
US20220006966A1 (en) Image sensing system and operating method thereof
JP2000196807A (ja) センサ解像度をスイッチングする方法及び回路ア―キテクチャ―
US8363139B2 (en) Imaging device having hierarchical buses
KR102087360B1 (ko) 저전력 멀티 모드 데이터 패스를 이용한 cis 시스템 및 그 처리 방법
WO2012002492A1 (ja) 信号転送回路および撮像装置
US20100033609A1 (en) Solid state imaging device
JP4470839B2 (ja) 半導体装置
KR100412995B1 (ko) 병렬아날로그 버스 및 열구동부를 갖는 이미지센서

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant