KR102086725B1 - 질화물 반도체 프리스탠딩 기판과 그 제조 장치 및 방법 - Google Patents

질화물 반도체 프리스탠딩 기판과 그 제조 장치 및 방법 Download PDF

Info

Publication number
KR102086725B1
KR102086725B1 KR1020180089609A KR20180089609A KR102086725B1 KR 102086725 B1 KR102086725 B1 KR 102086725B1 KR 1020180089609 A KR1020180089609 A KR 1020180089609A KR 20180089609 A KR20180089609 A KR 20180089609A KR 102086725 B1 KR102086725 B1 KR 102086725B1
Authority
KR
South Korea
Prior art keywords
nitride semiconductor
substrate
gallium
raw material
metal raw
Prior art date
Application number
KR1020180089609A
Other languages
English (en)
Other versions
KR20200014131A (ko
Inventor
안형수
이재학
김준현
Original Assignee
안형수
이재학
김준현
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 안형수, 이재학, 김준현 filed Critical 안형수
Priority to KR1020180089609A priority Critical patent/KR102086725B1/ko
Publication of KR20200014131A publication Critical patent/KR20200014131A/ko
Application granted granted Critical
Publication of KR102086725B1 publication Critical patent/KR102086725B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02247Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by nitridation, e.g. nitridation of the substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02538Group 13/15 materials
    • H01L21/0254Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67017Apparatus for fluid treatment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/102Material of the semiconductor or solid state bodies
    • H01L2924/1025Semiconducting materials
    • H01L2924/1026Compound semiconductors
    • H01L2924/1032III-V
    • H01L2924/10323Aluminium nitride [AlN]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/102Material of the semiconductor or solid state bodies
    • H01L2924/1025Semiconducting materials
    • H01L2924/1026Compound semiconductors
    • H01L2924/1032III-V
    • H01L2924/1033Gallium nitride [GaN]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/102Material of the semiconductor or solid state bodies
    • H01L2924/1025Semiconducting materials
    • H01L2924/1026Compound semiconductors
    • H01L2924/1032III-V
    • H01L2924/10344Aluminium gallium nitride [AlGaN]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

본 발명의 질화물 반도체 프리스탠딩 기판은 AlxGa1-xN 조성을 가지고 소정의 두께를 가지는 질화물 반도체층으로 이루어지고, x는 0과 1 사이의 값을 가지며, x의 값은 질화물 반도체층의 두께의 함수로 점진적으로 변화하고, 이러한 질화물 반도체 프리스탠딩 기판은 HVPE법에서 금속 원료인 갈륨과 알루미늄의 질량비를 조절함으로써 제조할 수 있다.

Description

질화물 반도체 프리스탠딩 기판과 그 제조 장치 및 방법 {Nitride semiconductor free-standing substrate, and method and apparatus for manufacturing the same}
본 발명은 질화물 반도체 프리스탠딩 기판과 그 제조 장치 및 방법에 관한 것으로서, 더욱 구체적으로는 갈륨과 알루미늄의 조성이 변화하는 질화물 반도체 프리스탠딩 기판과 그 제조 방법 및 장치에 관한 것이다.
질화물 반도체는 III-V족 반도체로서, GaN, AlN, InN, AlGaN, InGaN, AlInGaN 및 AlInN 등이 포함되며, 발광 다이오드나 레이저 다이오드 등과 같은 첨단 소자의 재료로서 사용되고 있다. 특히, AlxGa1-xN는 조성 x의 조절에 의해 x=0인 GaN의 3.4 eV와 x=1인 AlN의 6.2 eV 까지 넓은 밴드갭을 가질 수 있으며, 효율적으로 청색광을 방출하는 능력이나 고주파에서 신호를 전송하는 능력 등 활용 범위가 넓은 반도체 물질이다.
그러나, 이러한 AlGaN 는 실용적인 동종의 기판이 없기 때문에 사파이어, SiC, Si 등의 이종 기판에 유기금속화학증착법(Metal-Organic Chemical Vapor Deposition; MOCVD)과 수소기상증착법(Hydride Vapor Phase Epitaxy; HVPE)등의 방법에 의해 성장되게 된다. 이중 사파이어 기판은 AlGaN 과 같은 육방정계 구조이며, 값이 저렴하고, 고온에서 안정하여 많이 사용되고 있으나, 사파이어 기판과 AlGaN 결정 사이의 격자부정합과 열팽창 계수의 차이로 인한 어긋나기(dislocation)나 결함(defect)들이 생기는 문제점이 있다.
이러한 문제들을 해결하기 위하여, 사파이어 기판 위에 GaN 또는 AlN 버퍼층을 이용하는 방법이 개발되어 왔으며, 예를 들어, 일본 공개특허공보 소 63-188938 호 및 일본 특허공개공보 평 8-8217 호에 개시된 방법이다.
한편, 미국 특허 제4,719,155호에 따르면 GaAs1_yPy의 조성 변화 기판이 개시되어 있으나, AlGaN과 관련된 조성 변화 기판은 개발되지 못하고 있다.
본 발명은 HVPE 방법을 사용하여 질화물 반도체가 성장할 수 있는 프리스탠딩 기판과 이의 제조 장치 및 방법을 제공하는 것을 그 목적으로 한다.
본 발명은 다른 목적은 소망하는 조성의 AlxGa1-xN가 기판의 일측 및/또는 타측 표면이 되는 질화물 반도체 프리스탠딩 기판과 이의 제조 장치 및 방법을 제공하는 것이다.
본 발명의 또 다른 목적은 간단하고 저비용의 방법으로 질화물 반도체 프리스탠딩 기판과 이의 제조 장치 및 방법을 제공하는 것이다.
이러한 목적 및 기타 목적을 이루기 위하여, 본 발명의 일 특징에 따른 질화물 반도체 프리스탠딩 기판은 AlxGa1-xN 조성을 가지고 소정의 두께를 가지는 질화물 반도체층으로 이루어지고, x는 0과 1 사이의 값을 가지며, x의 값은 질화물 반도체층의 두께의 함수로 점진적으로 변화한다. 이때, x의 값은 질화물 반도체 층의 두께에 비례할 수 있고, 질화물 반도체층의 위 또는 아래에 베이스 기판이 배치될 수 있다.
질화물 반도체층의 표면의 물질은 AlN, AlGaN, GaN 중에서 선택되는 하나일 수 있다.
본 발명의 다른 특징에 따른 질화물 반도체 프리스탠딩 기판을 형성하는 장치는 반응관; 반응관 내의 일측에 배치되며, 고체 상태인 알루미늄과 갈륨이 혼합되어 장착되는 금속 원료부; 금속 원료부에 할로겐화 반응가스를 공급하는 할로겐화 반응가스 공급관; 반응관 내의 타측에 배치되어, 적어도 하나의 베이스 기판이 장착되는 기판 장착부; 기판 장착부에 질화 반응 가스를 공급하는 질화 반응가스 공급관으로 이루어지고, 금속 원료부에 장착되는 알루미늄/갈륨의 질량비는 1~50의 범위이다. 더욱 바람직하게는 알루미늄/갈륨의 질량비는 1~25의 범위이다.
본 발명의 또 다른 특징에 따른 질화물 반도체 프리스탠딩 기판을 제조하는 방법은 반응관 일측에 고체 상태의 알루미늄과 갈륨의 금속 원료를 혼합하여 배치하는 단계; 반응관 타측에 베이스 기판을 배치하는 단계; 금속 원료와 베이스 기판을 가열하는 단계; 금속 원료에 할로겐화 반응가스를 공급하는 단계; 베이스 기판에 질화 반응 가스를 공급하는 단계; 금속 원료와 할로겐화 반응가스가 반응하여 금속 염화물 가스를 생성하는 단계; 상기 생성된 금속 염화물 가스와 질화 반응 가스가 반응하여 상기 베이스 기판 상에 질화물 반도체 결정이 성장하는 단계로 이루어지고, 이때 성장하는 질화물 반도체 결정은 AlxGa1-xN 조성으로 소정의 두께를 가지고, x는 0과 1 사이의 값을 가지며, x의 값은 질화물 반도체 결정의 두께의 함수로 변화하고, x 값의 시작값과 최종값은 상기 혼합된 알루미늄과 갈륨의 질량비에 따라 조절하고, 바람직하게 혼합된 알루미늄/갈륨의 질량비는 1~50의 범위이다.
또한, 질화물 반도체 프리스탠딩 기판은 베이스 기판 또는 일부 질화물 반도체 결정을 제거하여 이루어질 수 있고, 질화물 반도체 결정은 GaN이 먼저 형성되고, AlGaN과 AlN의 순서로 성장한다.
본 발명에 따르면, HVPE 방법에서 금속 원료인 알루미늄과 갈륨의 혼합량을 조절하여 조성이 변화되는 질화물 반도체 프리스탠딩 기판을 얻을 수 있다.
또한, 본 발명은 AlxGa1-xN의 동종 기판을 간단하고 저비용의 제조 장치 및 방법으로 얻을 수 있으므로 다양한 소장에 응용할 수 있다. 즉, AlxGa1-xN는 조성 x의 변화에 의해 GaN의 3.4 eV와 AlN의 6.2 eV 까지 넓은 밴드갭을 가지므로, 효율적으로 청색광을 방출하는 능력 및 고주파에서 신호를 전송하는 능력 등의 다수의 특성을 갖는 반도체 물질로서, 이러한 AlxGa1-xN의 동종 기판을 얻을 수 없어서 생기던 각종 문제점이 본 발명에 의하여 해결된다.
또한, 본 발명에 따르면, 일측 표면이 AlN, 타측 표면이 AlGaN인 프리스탠딩 기판, 또는 일측 표면이 GaN, 타측 표면이 AlGaN인 프리스탠딩 기판, 또는 일측 표면이 AlN, 타측 표면이 GaN인 프리스탠딩 기판 등의 다양한 표면을 갖는 질화물 반도체 프리스탠딩 기판을 제조할 수 있기 때문에, 발광소자, UV 소자, 전자 소자에 이르기까지 응용 범위가 넓어지고, 이들 응용 소자의 특성 향상과 반도체 제조 공정에서 비용 절감 등의 효과가 생긴다.
도 1은 본 발명의 일 실시예에 따른 질화물 반도체 프리스탠딩 기판 제조 장치를 도시한 도면이고,
도 2는 일 실시예에서 사용할 수 있는 반응 보트의 예시를 도시한 도면이고,
도 3은 본 발명에 따라서 AlxGa1-xN층이 성장되는 과정을 보여주는 모식도이고,
도 4a 내지 도 4b는 실험예 1 내지 3에서 성장한 질화물 반도체층을 개념적으로 도시한 도면이고,
도 5는 실험예 1 내지 3의 AlxGa1-xN의 조성비를 도시한 그래프이고,
도 6은 또 다른 실험예의 XRD 2θ/ω 스캔 결과를 도시한 도면이고,
도 7a-7e 및 도 8은 또 다른 실험예의 SEM 사진과 xrd 결과를 도시한 도면이다.
이하에서는 첨부한 도면을 참고로 하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 본 발명을 상세하게 설명한다. 도면에서 동일한 부호로 표시되는 요소는 동일한 요소를 가리킨다.
도 1에는 본 발명의 제1 실시예에 따른 질화물 반도체 프리스탠딩 기판 제조 장치가 도시되어 있다. 본 발명에 따른 질화물 반도체 프리스탠딩 기판 제조 장치는 HVPE 방법에 의하여 질화물 반도체 프리스탠딩 기판을 제조하는 장치이다. 도 1을 참조하면, 반도체 결정 성장 장치는 크게 반응관(100)과, 반응관(100) 내에 배치된 금속 원료부(210)와 기판 장착부(220), 반응관(100) 내에 각종 반응가스를 공급하는 가스 공급부(300) 및 반응관(100) 내부를 가열시키는 가열부(400)를 구비한다.
금속 원료부(210)에는 고체인 알루미늄과 갈륨이 혼합된 상태의 금속 원료(230)이 배치되고, 기판 장착부(220)에는 하나 또는 그 이상의 베이스 기판(240)이 장착될 수 있다.
금속 원료부(210)에 배치되는 금속 원료(230)는 고체 상태의 알루미늄과 갈륨을 혼합한 것으로서, 알루미늄/갈륨의 질량비는 1~50의 범위이고, 바람직하게는 1~25의 범위이다. 이때, 혼합된 알루미늄/갈륨의 질량비에 따라서 성장되는 AlxGa1-xN의 출발 조성비(x의 시작값)와 최종 조성비(x의 최종값)을 조절할 수 있다. 예를 들어, 알루미늄 25g과 갈륨 1-2g을 혼합한 금속 원료의 경우는 조성비 x는 0.5 (즉, Al0.5Ga0.5N)에서 1 (즉, AlN)에서 까지 점진적으로 변화하고, 알루미늄 25g과 갈륨 1-2g을 혼합한 금속 원료의 경우는 조성비 x는 0 (즉, GaN)에서 0.5 (즉, Al0.5Ga0.5N)까지 점진적으로 변화하며, 알루미늄 25g과 갈륨 6-12.5g을 혼합한 금속 원료의 경우는 조성비 x는 0 (즉, GaN)에서 1 (즉, AlN)에서까지 점진적으로 변화할 수 있다. 성장 시간은 2~10 시간의 범위이며, 최종적으로 AlN까지 성장할 때는 상대적으로 성장 시간이 길게 된다.
베이스 기판(240)은 실리콘, 사파이어, SiC, 석영 기판 중에서 선택할 수 있다.
가스 공급부(300)는 질소와 같은 분위기 가스를 공급하는 분위기 가스 공급부(310)와, 암모니아(NH3)와 같은 질화 반응 가스를 공급하는 질화 반응 가스 공급부(320), 및 염화수소(HCl)와 같은 할로겐화 반응가스를 공급하는 할로겐화 반응 가스 공급부(330)를 구비하고, 각각의 가스 공급부는 공급관(311, 321, 331)을 통해 반응관(100)에 가스를 공급한다. 도 1에서는 각 공급관들이 서로 위 아래에 배치된 것으로 도시되어 있으나 이에 한정되는 것이 아니며, 반응관을 소형화를 위하여 각 공급관들이 지면과 수직한 평면에 배치될 수 있다.
분위기 가스 공급부(310)는 금속 원료부(210)의 기판 장착부(220)에 각각에 분위기 가스 공급관(311)을 통하여 분위기 가스, 예를 들어 질소를 공급함으로써, 반응관(100)과 반응 보트(200) 내부를 질소 분위기로 만들어 줄 뿐 아니라, 금속 원료와 할로겐화 반응가스에 의하여 발생된 금속 염화물 가스 AlCl을 기판 장착부(400)로 이동시키며 반응관(100) 내의 가스 유동을 안정적으로 유지시킬 수 있다.
할로겐화 반응 가스 공급부(330)에 연결된 할로겐화 반응 가스 공급관(331)은 금속 원료부(210)에 장착된 금속 원료에 할로겐화 반응가스를 직접 분출할 수 있기 때문에 금속 염화물을 생성하는 것을 촉진시킨다.
질화 반응 가스 공급부(320)에 연결된 질화 반응가스 공급관(321)은 기판 장착부(220)에 질화 반응가스를 공급한다. 따라서, 질화 반응가스 공급관(321)의 출구는 기판 장착부(220) 근방에 배치되는 것이 바람직하다.
가열부(400)는 금속 원료부(210)와 기판 장착부(220)를 각각의 반응 온도로 가열하되, 각각의 반응 온도를 동일하게 설정할 수도 있고 다르게 설정할 수도 있다. 기판 장착부(220)는 1100-1300 ℃ 범위가 반응 온도이나, 금속 원료부는 500℃-790 ℃의 제1 온도 범위와 1100-1300 ℃ 의 제2 온도 범위가 반응 온도가 될 수 있다. 즉, 금속 원료부(210)를 가열하여, 금속 원료(23)에 공급되는 할로겐화 반응가스에 의해 화학적 화합물의 전구체(reactant)인 금속 염화물 가스인 AlCln이 생성되는데, 이중 중에서 AlCl3을 사용하고자 하는 경우에는 AlCl3의 분압이 높은 온도 범위인 500℃-790 ℃의 온도 범위로 금속 원료부를 가열하고, AlCl을 사용하고자 하는 경우에는 AlCl의 분압이 높은 1100-1300 ℃ 온도 범위로 금속 원료부(210)를 가열한다.
도 2는 도 1의 실시예에서 금속 원료부(210)과 기판 장착부(220)를 일체와 시킨 반응 보트(200)의 예시를 도시하고 있다. 즉, 반응 보트(200)는 크게 금속 원료부(210)와 기판 장착부(220)의 두 부분으로 나위어지며, 금속 원료부(210)에는 고체인 알루미늄 금속 또는 알루미늄과 갈륨이 혼합된 상태의 금속 원료(230)가 배치되고, 기판 장착부(220)에는 하나 또는 그 이상의 베이스 기판(240)이 장착될 수 있다.
이러한 본 발명에 따른 프리스탠딩 기판 제조 장치를 사용하여 프리스탠딩 기판을 제조하는 방법을 설명한다.
먼저, 금속 원료부(210)에 고체 상태의 알루미늄과 갈륨을 혼합하여 배치하고, 이때 알루미늄/갈륨의 질량비는 1~50의 범위이다.
기판 장착부(220)에 하나 이상의 베이스 기판을 장착한다.
다음으로, 가열기(400)를 가동하여 금속 원료부(210)을 소정의 반응 온도로 가열하며, 상기 제1 반응 온도 범위와 제2 반응 온도 범위에서 선택할 수 있다. 이때, 반응 보트(200)의 온도를 올리기 전부터 분위기 가스인 질소를 흘려주고, 기판 장착부(220)에 질화 반응 가스인 암모니아를 일정량 흘려준다. 다음으로 금속 원료부(210)의 안정화되면 금속 원료부(210)에 할로겐화 반응 가스인 염화수소를 흘려 금속 염화물 가스를 형성한다.
금속 원료부(210)에서 발생한 금속 염화물 가스는 기판 장착부(220)에서 질화 반응 가스인 암모니아와 반응하여 기판(240) 상에 AlxGa1-xN (0 ≤ x ≤ 1)의 질화물 반도체층이 성장되도록 한다. x의 값은 성장하는 질화물 반도체층의 두께에 대략 비례하여 커지는 값이 되며, 즉, 성장하는 질화물 반도체층의 높이가 높아짐에 따라 커지는 값이 되며, 점진적으로 변하게 된다.
이때, 알루미늄과 갈륨이 혼합된 상태의 금속 원료와 할로겐화 반응 가스가 반응하면, 갈륨으로부터 생성된 금속 염화물 GaCl과 알루미늄으로부터 생성된 금속 염화물 AlCln이 발생하며, 이 중에서 상대적으로 높은 분압을 가지는 금속 염화물 GaCl이 먼저 베이스 기판 위에 GaN 또는 AlGaN 핵 성장을 일으키게 된다. 이후 갈륨의 소모로 인하여 알루미늄의 양이 상대적으로 더 높아지게 됨으로써 AlxGa1-xN에서 x의 값이 점차 커져 최종적으로 AlN까지 될 수 있는 것이다.
도 3은 알루미늄과 갈륨을 혼합한 금속 원료를 사용하여 사파이어 기판 위에 AlxGa1-xN층이 성장되는 과정을 보여주는 모식도이다. (a)는 할로겐화 반응 가스를 공급하기 전에 알루미늄과 갈륨을 혼합한 금속 원료의 변화를 나타내는 것으로서, 고온의 분위기에서 Al 금속에는 산화와 질화가 발생한다. Al 표면에 소량의 Ga이 확산되면서 승온 과정 중에 산화막과 질화막이 제거되어 Al 금속의 활성화가 일어나게 된다.
(b)~(f)는 성장 단계에서 에피층이 성막 되어가는 과정을 보여주는 도면으로서, 성장 초기의 (b)에서는 혼합된 Ga과 Al에 의해 GaN 또는 AlGaN (x값이 상대적으로 작은 AlxGa1-xN) 에피층이 먼저 성장되는 것을 보여준다. 이종 성장을 위하여 사파이어 기판 표면에 성장을 위한 핵생성이 일어나기 위해서는 금속 염화물 가스의 과포화가 필요한데, 상대적으로 소모율이 낮은 알루미늄에 의한 AlCln의 입력 분압이 낮게 되고, 갈륨에 의한 GaCl의 분압이 상대적으로 높기 때문에 초기 핵생성이 GaN에 의해서 이루어지게 된다. 이후에는 알루미늄에 의한 AlCln의 분압이 낮더라도 GaN 핵 주위에 성장 핵을 만들 수 있기 때문에 별도의 버퍼층이 없이도 AlN 성장이 가능해진다. 더욱이, Ga에 의해 Al 표면에 있는 산화막과 질화막이 제거되기 때문에, Al에 의한 AlCln의 분압이 높아지게 되고, 이것이 AlN 성장을 촉진하게 된다. 핵생성 단계 이후에 갈륨이 빠른 소모율로 완전히 소진된 다음부터는 Al에 의해서만 원료 공급이 일어나게 되고, AlN 성장이 주된 성장 모드로 진행된다. 이때, 앞서 성장된 GaN 혹은 AlGaN이 일종의 버퍼층 역할을 하게 되어 2차원 에피층의 성장이 용이해지고, (d)와 (e)에서 각각 융합(coalescence) 및 2차원 성장이 이루어진다.
이때, 성장 시간은 2~10 시간의 범위에서 선택할 수 있으며, 성장 시간과 Al/Ga 질량비를 조절하여 질화물 반도체층의 두께와 조성비를 조절할 수 있다.
따라서, 성장이 완료된 질화물 반도체층을 질화물 반도체 결정을 성장시키는 프리스탠딩 기판으로 사용할 수 있게 되며, 이러한 질화물 반도체 층은 AlxGa1-xN (0≤x≤1)의 조성을 가지는 것이다.
또한, 소망하는 조성의 질화물 반도체층을 표면에 노출하도록 베이스 기판 또는 질화물 반도체층의 일부를 레이저 절삭 등의 방법에 의하여 필요시 제거할 수 있다.
표 1은 본 발명의 실시예에 따라 실험한 조건이다.
조건
금속 원료부 온도 1120℃
기판 장착부 온도 1120℃
성장 시간 2hrs
성장한 층의 두께 250 μm
속장 속도 ~2μm/min
할로겐화 반응가스(HCl) 100
질화 반응 가스(NH3) 4000
분위기 가스(N2) 5000
표 1과 같은 실험 조건에서 알루미늄과 갈륨의 혼합비를 달리하여 조성비 x가 변하는 실험예는 다음의 표 2와 같다.
실험예 Al (g) Ga (g) x 시작값 출발 물질
(B면)
x 최종값 최종 물질
(A면)
1 25 1-2 0.5 Al0.5Ga0.5N 1 AlN
2 25 3-5 0 GaN 0.5 Al0.5Ga0.5NAlN
3 25 6-12.5 0 GaN 1 AlN
실험예 1은 Al/Ga가 25.0-12.5의 범위이고, 출발 물질 Al0.5Ga0.5N에서 시작하여 최종 물질 AlN까지 점진적으로 조성비 x가 변화하는 결과를 얻을 수 있었다. 도 4a는 실험예 1에서 성장한 질화물 반도체층(베이스 기판은 도시하지 않음)을 개념적으로 도시한 도면이다.
실험예 2는 Al/Ga가 8.3-5.0의 범위이고, 출발 물질 GaN에서 시작하여 최종 물질 Al0.5Ga0.5N까지 점진적으로 조성비 x가 변화하는 결과를 얻을 수 있었다. 도 4b는 실험예 2에서 성장한 질화물 반도체층을 개념적으로 도시한 도면이다.
실험예 3은 Al/Ga가 4.2-2.0의 범위이고, 출발 물질 GaN에서 시작하여 최종 물질은 AlN까지 점진적으로 조성비 x가 변하는 결과를 얻을 수 있었다. 도 4c는 실험예 3에서 성장한 질화물 반도체층을 개념적으로 도시한 도면이다.
도 5는 실험예 1 내지 3의 결과를 포함한 실험 결과를 도시한 그래프로서, Al/Ga의 질량비에 따라서 얻어질 수 있는 AlxGa1-xN의 조성비를 도시한 그래프이다. 가로축은 Al/Ga의 비율이고, 세로축은 AlxGa1-xN에서 Al 조성(%)를 나타내며, 흑색 삼각형은 출발 물질(A면)에서 측정한 값이며, 적색 원형은 최종 물질(B면)에서 측정한 값이다.
도 5에서 알 수 있는 바와 같이, Al/Ga비가 작을수록 성장 온도 1120℃에서 2시간 성장시킨 결과, 일측 표면(B면)이 GaN이 될 확률이 높게 되고, 상대적으로 Ga의 양이 많은 Al/Ga 비가 큰 경우에는 금속 원료의 Al의 반응율이 0.16g/min로 감소하므로 Al의 혼합 최대양은 2시간 성장 후 여유가 있을 정도로 선택하는 것이 매우 바람직하다. 본 실험예에서는 알루미늄의 소모율을 고려하여 20g∼25g을 선택하여 Al/Ga비를 조절하였다.
실험예 1 내지 3에서 알 있는 바와 같이, 알루미늄과 갈륨이 혼합된 상태의 금속 원료의 혼합비, 즉 알루미늄과 갈륨의 질량비에 따라서 성장되는 질화물 반도체층의 출발 물질과 최종 물질을 선택할 수 있다.
이하에서는 실제 실험예에서 AlxGa1-xN의 조성을 확인하는 방법에 대해서 설명한다.
질량 a의 A 금속과 질량 b의 B 금속을 혼합하고 각 금속 원소의 몰질량을 MN이라고 할 때, 혼합물의 총 몰수 W는 다음 식 (1)과 같다.
Figure 112018075935462-pat00001
(1)
한편, 용융 상태에서 두 물질이 차지하는 원자 분율을 각각
Figure 112018075935462-pat00002
,
Figure 112018075935462-pat00003
라 하면, 평형 상태에서는 식 (2)와 같은 관계가 있다.
Figure 112018075935462-pat00004
(2)
이때 각각의 원자 분율을 다음 식 (3)로 구할 수 있다.
Figure 112018075935462-pat00005
,
Figure 112018075935462-pat00006
(3)
한편, Al/Ga 질량비를 23, 7, 2.5 의 비율로 각각 혼합하여, 2시간동안 질화물 반도체를 성장하였다. 각 조건에서 이론상의 금속 원료 내의 Al의 원자 분율(X l Al )은 98 %, 95 %, 그리고 86 %일 때, 각각의 XRD 2θ/ω 스캔 결과를 도 6에 도시하였다.
AlGaN은 그 조성에 따라서 격자상수가 변하는데, 회절 피크의 위치를 통하여 Al 조성을 구하였다. 조성 x를 가진 AlxGa1-xN의 a, c 격자상수는 AlN과 GaN 각각의 격자상수와 비례상수 δ를 가지고 식 (4)와 (5)과 같이 구할 수 있다.
Figure 112018075935462-pat00007
(4)
Figure 112018075935462-pat00008
(5)
이때,
Figure 112018075935462-pat00009
도 6은 각각 GaN (0002)와 AlN (0002)의 표준 격자상수에 대한 회절 피크를 수직선으로 나타내었다. 세 시료에서는 모두 2θ=41.66°에서 사파이어 (0006)면의 피크가 관찰되고, 2θ=34.5~36.5°사이에서 AlGaN (0002)면의 피크가 관찰된다. Al에 첨가되는 Ga 질량이 증가할수록 (0002) 피크 위치가 AlN (0002)에서 GaN (0002) 방향으로 전이된다.
따라서, 도 6의 (a)~(c)의 결과를 통해 Ga 질량이 증가할수록 에피층의 Ga 조성이 증가하는 경향을 확인할 수 있다. 도 6의 (a)는 소스의 Xl Al 를 98 %로 성장한 시료의 X선 회절 결과로서, 2θ=35.99°에서 AlGaN (0002) 면의 피크가 관찰된다. 베가드(Vegard) 법칙으로 계산한 격자상수는 0.4986 nm이며 Al 조성이 대략 95 %인 AlGaN 에피층이 성장된 것으로 확인된다. 소스의 Xl Al 를 95 %로 성장한 시료의 (0002) 면으로 측정한 X선 회절 결과로서, 2θ=35.68°에서 AlGaN (0002) 면의 피크가 관찰된다. 혼합된 Ga 질량이 증가되면서 GaN (0002) 쪽으로 피크 위치가 이동되었으며, 환산된 격자상수 값은 0.5028 nm이며 Al 조성이 대략 76 %인 AlGaN 에피층이 성장된 것으로 확인된다. 금속 원료의 Xl Al 86 %로 성장한 시료의 (0002) 면으로 측정한 X선 회절 결과로서, 2θ=34.61°에서 피크가 관찰된다. 회절 피크 위치를 환산한 격자상수 값은 0.5178 nm이며 Al 조성이 대략 3 %인 AlGaN 에피층이 성장된 것으로 확인된다.
도 7a는 금속 원료의 Al/Ga 질량비를 5~8 정도로 혼합하여 두께 80 μm로 성장시킨 시료의 SEM 사진으로 화살표 방향이 두께(높이)가 커지는 방향이다. 도 7b 내지 도 7e는 질화물 반도체층의 두께(높이)가 커지는 방향으로 4개의 지점 (1),(2),(3),(4)에서 Al 성문과 Ga 성분을 측정하였다. 즉, 시작 표면인 B면에 근접한 (1) 지점에서 AlGaN 중 Al 성분 61.7 at%, Ga 4.7 at%, 최종 표면인 A면에 근접한 (4) 지전에서 AlGaN 중 Al 성분 65.93 at%, Ga 1.3 at% 의 변화를 보였다. 즉, AlxGa1-xN의 x의 조성의 변화를 확인할 수 있었다.
도 8은 금속원료의 Al/Ga 비를 Al/Ga 비를 2~4 정도로 혼합하여 두께 240 μm 로 성장시킨 시료로서 윗면과 아래면의 XRD 결과로 AlN면과 GaN의 층으로 구성되었음을 알 수 있다.
이러한 본 발명에 따르면, HVPE 방법에서 금속 원료인 알루미늄과 갈륨의 혼합량을 조절하여 조성이 변화되는 질화물 반도체 프리스탠딩 기판을 얻을 수 있다.
또한, 본 발명은 간단하고 저비용의 장치와 방법으로 질화물 반도체용 동종 기판을 제공함으로써, 다양한 소자에 응용할 수 있다. 특히 AlxGa1-xN는 조성 x의 변화에 의해 GaN의 3.4 eV와 AlN의 6.2 eV 까지 넓은 밴드갭을 가지므로써 다양한 광소자, 전자 소자 등에 이용되는 바, 이러한 AlxGa1-xN의 동종 기판을 제공함으로써 질화물 반도체를 이용한 다양한 소자를 개발할 수 있게 된다.
더욱이, 본 발명에 따르면, 일측 표면이 AlN, 타측 표면이 AlGaN인 프리스탠딩 기판, 또는 일측 표면이 GaN, 타측 표면이 AlGaN인 프리스탠딩 기판, 또는 일측 표면이 AlN, 타측 표면이 GaN인 프리스탠딩 기판 등의 다양한 질화물 반도체 프리스탠딩 기판을 제조할 수 있기 때문에, 발광소자, UV 소자, 전자소자에 응용 범위가 넓어지고, 이들 응용 소자의 특성 향상과 반도체 제조 공정에서 비용 절감 등의 효과가 생긴다.
이상에서 본원 발명의 기술적 특징을 특정한 실시예를 중심으로 설명하였으나, 본원 발명이 속하는 기술분야에서 통상의 지식을 가진 사람이라면 본 발명에 따른 기술적 사상의 범위 내에서도 여러 가지 변형 및 수정을 가할 수 있음은 명백하다.
100: 반응관
200: 반응 보트
210: 금속 원료부 220: 기판 장착부
230: 금속 원료 240: 베이스 기판
300: 반응 가스 공급부
310: 분위기 가스 공급부 311: 분위기 가스 공급관
320: 질화 반응 가스 공급부 321: 질화 반응 가스 공급관
330: 할로겐화 반응 가스 공급부 331: 할로겐화 가스 공급관
400: 가열부

Claims (13)

  1. 질화물 반도체 프리스탠딩 기판으로서,
    AlxGa1-xN 조성을 가지고 소정의 두께를 가지는 질화물 반도체층으로 이루어지고,
    여기서, 0 ≤ x ≤ 1이고,
    x의 값은 질화물 반도체층의 두께에 따라 그 값이 점진적으로 커지는 함수로 변화하여, 상기 질화물 반도체층은 조성에 따른 층의 구분이 없이 형성되고,
    질화물 반도체층은 HVPE 방법으로 알루미늄과 갈륨을 혼합하여 금속 원료로 사용하여 형성하고,
    상기 x의 시작값은 상기 혼합된 알루미늄과 갈륨의 질량비에 따라 조절하는 질화물 반도체 프리스탠딩 기판.
  2. 제1항에 있어서,
    상기 x의 값은 질화물 반도체 층의 두께에 비례하는 질화물 반도체 프리스탠딩 기판.
  3. 제1항에 있어서,
    상기 질화물 반도체층의 위 또는 아래에 배치되는 베이스 기판
    을 포함하는 질화물 반도체 프리스탠딩 기판.
  4. 제1항에 있어서,
    상기 x의 최종값은 상기 혼합된 알루미늄과 갈륨의 질량비에 따라 조절하는 질화물 반도체 프리스탠딩 기판.
  5. 제1항에 있어서,
    상기 질화물 반도체층의 일 표면의 물질은 AlN, AlGaN, GaN 중에서 선택되는 하나인 질화물 반도체 프리스탠딩 기판.
  6. 제5항에 있어서,
    상기 질화물 반도체층의 일 표면에 대향하는 타 표면의 물질은 AlN, AlGaN, GaN 중에서 선택되는 하나인 질화물 반도체 프리스탠딩 기판.
  7. 질화물 반도체 프리스탠딩 기판을 형성하는 장치로서,
    반응관;
    상기 반응관 내의 일측에 배치되며, 고체 상태인 알루미늄과 갈륨이 혼합되어 장착되는 금속 원료부;
    상기 금속 원료부에 할로겐화 반응가스를 공급하는 할로겐화 반응가스 공급관;
    상기 반응관 내의 타측에 배치되어, 적어도 하나의 베이스 기판이 장착되는 기판 장착부; 및
    상기 기판 장착부에 질화 반응 가스를 공급하는 질화 반응가스 공급관
    를 포함하고,
    상기 기판 장착부의 베이스 기판 위에 질화물 반도체 프리스탠딩 기판이 되는 질화물 반도체층이 형성되고,
    상기 질화물 반도체층은 AlxGa1-xN 조성으로 소정의 두께를 가지고,
    여기서, 0≤ x ≤ 1이고,
    x의 값은 질화물 반도체층의 두께에 따라 그 값이 점진적으로 커지는 함수로 변화하여, 상기 질화물 반도체층은 조성에 따른 층의 구분이 없이 형성되고,
    상기 x의 시작값은 상기 혼합된 알루미늄과 갈륨의 질량비에 따라 조절하며,
    상기 금속 원료부에 장착되는 알루미늄/갈륨의 질량비는 1~50의 범위인 질화물 반도체 프리스탠딩 기판 제조 장치.
  8. 제7항에 있어서,
    상기 x의 최종값은 상기 혼합된 알루미늄과 갈륨의 질량비에 따라 조절하는 질화물 반도체 프리스탠딩 기판 제조 장치.
  9. 질화물 반도체 프리스탠딩 기판을 제조하는 방법으로서,
    반응관 일측에 고체 상태의 알루미늄과 갈륨의 금속 원료를 혼합하여 배치하는 단계;
    반응관 타측에 베이스 기판을 배치하는 단계;
    상기 금속 원료와 베이스 기판을 가열하는 단계;
    상기 금속 원료에 할로겐화 반응가스를 공급하는 단계;
    상기 베이스 기판에 질화 반응 가스를 공급하는 단계;
    상기 금속 원료와 할로겐화 반응가스가 반응하여 금속 염화물 가스를 생성하는 단계; 및
    상기 생성된 금속 염화물 가스와 질화 반응 가스가 반응하여 상기 베이스 기판 상에 질화물 반도체 결정이 성장하는 단계
    를 포함하고,
    상기 질화물 반도체 결정은 AlxGa1-xN 조성으로 소정의 두께를 가지고,
    여기서, 0≤ x ≤ 1이고,
    x의 값은 질화물 반도체 결정의 두께에 따라 그 값이 점진적으로 커지는 함수로 변화하여, 상기 질화물 반도체 결정은 조성에 따른 층의 구분이 없이 형성되고,
    상기 x의 시작값은 상기 혼합된 알루미늄과 갈륨의 질량비에 따라 조절하는 질화물 반도체 프리스탠딩 기판 제조 방법.
  10. 제9항에 있어서,
    상기 베이스 기판 또는 일부 질화물 반도체 결정을 제거하는 단계
    를 더 포함하는 질화물 반도체 프리스탠딩 기판 제조 방법.
  11. 제9항에 있어서,
    상기 혼합된 알루미늄/갈륨의 질량비는 1~50인 질화물 반도체 프리스탠딩 기판 제조 방법.
  12. 제9항에 있어서,
    상기 금속 원료와 베이스 기판을 가열하는 단계는 상기 금속 원료와 베이스 기판을 1100-1300℃ 범위의 온도로 가열하는 질화물 반도체 프리스탠딩 기판 제조 방법.
  13. 제9항에 있어서,
    질화물 반도체 결정은 GaN이 먼저 형성되고, AlGaN과 AlN의 순서로 성장하는 질화물 반도체 프리스탠딩 기판 제조 방법.
KR1020180089609A 2018-07-31 2018-07-31 질화물 반도체 프리스탠딩 기판과 그 제조 장치 및 방법 KR102086725B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180089609A KR102086725B1 (ko) 2018-07-31 2018-07-31 질화물 반도체 프리스탠딩 기판과 그 제조 장치 및 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180089609A KR102086725B1 (ko) 2018-07-31 2018-07-31 질화물 반도체 프리스탠딩 기판과 그 제조 장치 및 방법

Publications (2)

Publication Number Publication Date
KR20200014131A KR20200014131A (ko) 2020-02-10
KR102086725B1 true KR102086725B1 (ko) 2020-03-09

Family

ID=69627373

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180089609A KR102086725B1 (ko) 2018-07-31 2018-07-31 질화물 반도체 프리스탠딩 기판과 그 제조 장치 및 방법

Country Status (1)

Country Link
KR (1) KR102086725B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007246331A (ja) * 2006-03-15 2007-09-27 Hitachi Cable Ltd Iii−v族窒化物系半導体基板及びその製造方法
JP2011216911A (ja) 2011-07-22 2011-10-27 Tokyo Univ Of Agriculture & Technology AlxGa1−xN結晶の製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101214231B1 (ko) * 2010-08-27 2012-12-20 시스솔루션 주식회사 반도체 결정 성장 장치 및 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007246331A (ja) * 2006-03-15 2007-09-27 Hitachi Cable Ltd Iii−v族窒化物系半導体基板及びその製造方法
JP2011216911A (ja) 2011-07-22 2011-10-27 Tokyo Univ Of Agriculture & Technology AlxGa1−xN結晶の製造方法

Also Published As

Publication number Publication date
KR20200014131A (ko) 2020-02-10

Similar Documents

Publication Publication Date Title
KR100718188B1 (ko) 비극성 a면 질화물 반도체 단결정 기판 및 이의 제조방법
US6733591B2 (en) Method and apparatus for producing group-III nitrides
US6110809A (en) Method for manufacturing an epitaxial wafer with a group III metal nitride epitaxial layer
KR101547144B1 (ko) 기상에피택시에 의한 반도체화합물 물질의 제조방법 및 장치
EP1995357A1 (en) Gallium nitride material and method for producing same
EP1790759A1 (en) NITRIDE SEMICONDUCTOR SINGLE CRYSTAL INCLUDING Ga, METHOD FOR MANUFACTURING THE SAME, AND SUBSTRATE AND DEVICE USING THE CRYSTAL
US20040185666A1 (en) Single crystalline aluminum nitride film, method of forming the same, base substrate for group III element nitride film, light emitting device and surface acoustic wave device
KR100674829B1 (ko) 질화물계 반도체 장치 및 그 제조 방법
JP5645887B2 (ja) 半極性窒化物を備え、窒化物核生成層又はバッファ層に特徴を有するデバイス構造
EP1173885A1 (en) Dual process semiconductor heterostructures and methods
US7462505B2 (en) Growth process of a crystalline gallium nitride based compound and semiconductor device including gallium nitride based compound
JP2007246331A (ja) Iii−v族窒化物系半導体基板及びその製造方法
JP4727169B2 (ja) エピタキシャル基板、当該エピタキシャル基板の製造方法、当該エピタキシャル基板の反り抑制方法、および当該エピタキシャル基板を用いた半導体積層構造
US7371282B2 (en) Solid solution wide bandgap semiconductor materials
JP2009269816A (ja) 窒化ガリウム系材料及びその製造方法
US20220199395A1 (en) Optimizing growth method for improving quality of mocvd epitaxial thin films
US6946308B2 (en) Method of manufacturing III-V group compound semiconductor
EP0951077A2 (en) Method for growing nitride compound semiconductor
US20070117356A1 (en) Method of manufacturing single crystalline gallium nitride thick film
KR102086725B1 (ko) 질화물 반도체 프리스탠딩 기판과 그 제조 장치 및 방법
JPWO2008035632A1 (ja) GaN薄膜テンプレート基板の製造方法、GaN薄膜テンプレート基板、及びGaN厚膜単結晶
JP2006351641A (ja) Iii族窒化物半導体基板の製造方法
JP3946976B2 (ja) 半導体素子、エピタキシャル基板、半導体素子の製造方法、及びエピタキシャル基板の製造方法
US20080203408A1 (en) PROCESS FOR PRODUCING (Al, Ga)lnN CRYSTALS
TW201338205A (zh) 氮化鎵模板基板的製造方法和氮化鎵模板基板

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant