KR102083734B1 - 디스플레이들을 위한 데이터 신호 조정 - Google Patents

디스플레이들을 위한 데이터 신호 조정 Download PDF

Info

Publication number
KR102083734B1
KR102083734B1 KR1020180096488A KR20180096488A KR102083734B1 KR 102083734 B1 KR102083734 B1 KR 102083734B1 KR 1020180096488 A KR1020180096488 A KR 1020180096488A KR 20180096488 A KR20180096488 A KR 20180096488A KR 102083734 B1 KR102083734 B1 KR 102083734B1
Authority
KR
South Korea
Prior art keywords
data
display
pixels
lines
gray
Prior art date
Application number
KR1020180096488A
Other languages
English (en)
Other versions
KR20190025496A (ko
Inventor
쿠로시 아플래투니
워렌 에스. 리우토르트-루이스
장-피에르 에스. 길로우
피에르-이브스 에멜리
명-제 조
마크 알브레히트
그레엄 엠. 윌리엄스
션 씨. 장
자오 왕
Original Assignee
애플 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 애플 인크. filed Critical 애플 인크.
Publication of KR20190025496A publication Critical patent/KR20190025496A/ko
Application granted granted Critical
Publication of KR102083734B1 publication Critical patent/KR102083734B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2044—Display of intermediate tones using dithering
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/043—Compensation electrodes or other additional electrodes in matrix displays related to distortions or compensation signals, e.g. for modifying TFT threshold voltage in column driver
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0232—Special driving of display border areas
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0285—Improving the quality of display appearance using tables for spatial correction of display data
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0666—Adjustment of display parameters for control of colour parameters, e.g. colour temperature
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0686—Adjustment of display parameters with two or more screen areas displaying information with different brightness or colours
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0457—Improvement of perceived resolution by subpixel rendering

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Control Of El Displays (AREA)
  • Liquid Crystal (AREA)
  • User Interface Of Digital Computer (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

디스플레이는 디스플레이 픽셀들을 포함하는 활성 영역을 가질 수 있다. 디스플레이는 활성 영역 내로 연장되는 비활성 노치 구역(notch region)을 포함할 수 있다. 데이터 라인들은 디스플레이 드라이버 회로부로부터의 이미지 데이터를 디스플레이 픽셀들에 제공할 수 있다. 이미지 데이터는 비활성 노치 구역과 같은, 픽셀들을 포함하지 않는 디스플레이의 부분들에 대응되는 데이터 신호들을 포함할 수 있다. 널 데이터 신호(null data signal)들은 디스플레이된 이미지에서 불균일성을 초래할 수 있다. 널 데이터 신호들은 불균일성을 최소화하도록 조정될 수 있다. 비활성 노치 구역에 대응되는 널 데이터 신호들은 비활성 노치와 활성 영역 사이의 경계로부터의 거리에 따라 점차적으로 감소하는 그레이 레벨들을 갖도록 조정될 수 있다. 비활성 노치에 대응되는 모든 데이터 신호들은 균일한 그레이 레벨로 설정될 수 있다.

Description

디스플레이들을 위한 데이터 신호 조정{DATA SIGNAL ADJUSTMENT FOR DISPLAYS}
본 출원은, 2018년 5월 24일 출원된 미국 특허 출원 제15/989,066호, 및 2017년 9월 1일 출원된 미국 가특허 출원 제62/553,745호에 대한 우선권을 주장하며, 각각의 전문이 본 명세서에 참조로서 편입된다.
본 발명은 일반적으로는 전자 디바이스에 관한 것으로, 보다 상세하게는 디스플레이를 구비한 전자 디바이스에 관한 것이다.
전자 디바이스는 종종 디스플레이를 포함한다. 예를 들면, 셀룰러 전화기 및 휴대용 컴퓨터는 종종 사용자에게 정보를 제시하기 위한 디스플레이를 포함한다.
디스플레이는 사용자에게 이미지를 표시하기 위한 픽셀들의 어레이를 포함한다. 활성 영역은 직사각형일 수 있고 픽셀들을 포함하지 않는 비활성 영역에 의해 경계지어질 수 있다. 데이터 라인들은 활성 영역 외부에 장착된 디스플레이 드라이버 집적 회로로부터의 데이터 신호들을 픽셀들의 어레이에 제공한다.
균일한 직사각형 형상을 갖지 않는 디스플레이(예컨대, 둥근 코너 및/또는 활성 영역 내로 비활성 노치(notch)를 형성하도록 연장된 비활성 영역을 갖는 디스플레이) 상에 이미지를 디스플레이하려는 시도에서 어려움이 발생할 수 있다. 예를 들어, 데이터 라인들에는 균일한 직사각형 디스플레이 내라면 존재했을 것이나 둥근 코너부들 또는 노치형 비활성 영역의 존재로 인해 존재하지 않게 된 픽셀들에 대응되는 데이터 신호들이 제공될 수 있다. 이러한 데이터 신호들은 이미지가 디스플레이될 수 있도록 조정될 수 있다. 그러나 주의를 기울이지 않으면, 디스플레이 데이터 신호들을 조정하는 것은 디스플레이 상에 바람직하지 않은 시각적 아티팩트를 초래할 수 있다.
디스플레이는 디스플레이 픽셀들을 포함하는 활성 영역을 가질 수 있다. 디스플레이는 스피커 또는 다른 컴포넌트들을 수용하기 위해 디스플레이의 활성 영역 내로 연장되는 비활성 노치 구역을 포함할 수 있다. 데이터 라인들은 디스플레이 드라이버 회로부로부터의 데이터 신호들을 디스플레이 픽셀들에 제공할 수 있다. 게이트 라인들은 데이터 신호들의 디스플레이 픽셀들로의 로딩을 제어할 수 있다.
직사각형 이미지에 대한 데이터를 디스플레이하는 경우에, 데이터 라인들에는 균일한 직사각형 디스플레이 내라면 존재했을 것이나 비활성 노치 구역의 존재로 인해 존재하지 않게 된 픽셀들에 대응되는 데이터 신호들이 제공될 수 있다. 존재하지 않는 픽셀들(널 데이터 신호(null data signal)들)에 대한 이들 데이터 신호들은 디스플레이된 이미지에서 불균일성을 초래할 수 있다. 불균일성을 최소화(예컨대, 활성 영역과 비활성 노치 구역 사이의 에지를 평활화)하기 위해 널 데이터 신호들이 조정될 수 있지만, 이러한 조정은 데이터 라인들에 제공되는 전압에서 갑작스러운 전이를 일으킬 수 있다. 이러한 갑작스러운 전이는 바람직하지 않은 디스플레이 아티팩트를 야기할 수 있다.
데이터 신호 보상 동작은 데이터 라인들 상의 전압을 점차적으로 전이시키는 데 사용될 수 있다. 비활성 노치 구역에 대응되는 널 데이터 신호들은 활성 영역과 비활성 노치 사이의 경계에 근접할수록 가장 높고, 경계로부터 멀어질수록 0으로 감소될 수 있다. 실제 픽셀들이 존재하지 않는 디스플레이의 부분에 대응되는 모든 데이터 신호들은 균일한 그레이 레벨로 설정될 수 있다.
도 1은 일 실시예에 따른, 디스플레이를 갖는 예시적인 전자 디바이스의 다이어그램이다.
도 2는 일 실시예에 따른, 활성 영역 및 비활성 영역을 갖는 디스플레이를 갖는 예시적인 전자 디바이스의 사시도이다.
도 3은 일 실시예에 따른 예시적인 유기 발광 다이오드 디스플레이의 다이어그램이다.
도 4는 일 실시예에 따른, 활성 영역 내로 연장된 비활성 노치를 갖는 예시적인 유기 발광 다이오드 디스플레이의 일부분의 다이어그램이다.
도 5는 일 실시예에 따른, 디스플레이 상에 이미지를 디스플레이하기 위한 예시적인 파이프라인의 다이어그램이다.
도 6은 일 실시예에 따른, 디스플레이의 디스플레이 신호를 조정하는 데 수반되는 예시적인 단계들의 흐름도이다.
디스플레이가 구비될 수 있는 유형의 예시적인 전자 디바이스가 도 1에 도시된다. 전자 디바이스(10)는, 랩톱 컴퓨터와 같은 컴퓨팅 디바이스, 임베디드 컴퓨터를 포함하는 컴퓨터 모니터, 태블릿 컴퓨터, 셀룰러 전화, 미디어 플레이어, 또는 다른 핸드헬드 또는 휴대용 전자 디바이스, 더 작은 디바이스, 예컨대 손목시계 디바이스, 펜던트(pendant) 디바이스, 헤드폰 또는 이어피스(earpiece) 디바이스, 안경 또는 사용자의 머리에 착용되는 다른 장비 내의 임베디드 디바이스, 또는 다른 착용형 또는 소형 디바이스, 디스플레이, 임베디드 컴퓨터를 포함하는 컴퓨터 디스플레이, 임베디드 컴퓨터를 포함하지 않는 컴퓨터 디스플레이, 게이밍 디바이스, 내비게이션 디바이스, 디스플레이를 구비한 전자 장비가 키오스크(kiosk) 또는 자동차 내에 장착되어 있는 시스템과 같은 임베디드 시스템, 또는 다른 전자 장비일 수 있다.
도 1에 도시된 바와 같이, 전자 디바이스(10)는 제어 회로부(16)를 가질 수 있다. 제어 회로부(16)는 디바이스(10)의 동작을 지원하기 위한 저장 및 프로세싱 회로부를 포함할 수 있다. 저장 및 프로세싱 회로부는 하드 디스크 드라이브 저장장치, 비휘발성 메모리(예를 들어, 플래시 메모리, 또는 솔리드 스테이트 드라이브(solid state drive)를 형성하도록 구성된 다른 전기적 프로그래밍가능 판독 전용 메모리), 휘발성 메모리(예를 들어, 정적 또는 동적 랜덤 액세스 메모리) 등과 같은 저장장치를 포함할 수 있다. 제어 회로부(16) 내의 프로세싱 회로부는 디바이스(10)의 동작을 제어하는 데 사용될 수 있다. 프로세싱 회로부는 하나 이상의 마이크로프로세서, 마이크로제어기, 디지털 신호 프로세서, 기저대역 프로세서, 전력 관리 유닛, 오디오 칩, 응용 주문형 집적 회로 등에 기초할 수 있다.
입출력 디바이스들(12)과 같은 디바이스(10) 내의 입출력 회로부는 데이터가 디바이스(10)에 공급되도록 하기 위해 그리고 데이터가 디바이스(10)로부터 외부 디바이스들로 제공되도록 하기 위해 사용될 수 있다. 입출력 디바이스들(12)은 버튼, 조이스틱, 스크롤링 휠, 터치 패드, 키 패드, 키보드, 마이크로폰, 스피커, 톤 생성기, 진동기, 카메라, 센서, 발광 다이오드 및 다른 상태 표시기, 데이터 포트, 근접 센서, 주변 광 센서 등을 포함할 수 있다. 사용자는 입출력 디바이스들(12)을 통해 커맨드들을 공급함으로써 디바이스(10)의 동작을 제어할 수 있고, 입출력 디바이스들(12)의 출력 리소스들을 사용하여 디바이스(10)로부터 상태 정보 및 다른 출력을 수신할 수 있다.
입출력 디바이스들(12)은 디스플레이(14)와 같은 하나 이상의 디스플레이를 포함할 수 있다. 디스플레이(14)는 사용자로부터의 터치 입력을 수집하기 위한 터치 센서를 포함하는 터치 스크린 디스플레이일 수 있다. 디스플레이(14)를 위한 터치 센서는 정전용량성 터치 센서 전극들의 어레이, 음향 터치 센서 구조체들, 저항성 터치 컴포넌트들, 힘-기반 터치 센서 구조체들, 광-기반 터치 센서, 또는 기타 적합한 터치 센서 구성들에 기초할 수 있다. 디스플레이(14)를 위한 터치 센서는 디스플레이(14)의 픽셀들을 갖는 공통 디스플레이 기판 상에 형성된 전극들로 형성될 수 있거나 디스플레이(14)의 픽셀들과 중첩하는 별개의 터치 센서 패널로 형성될 수 있다. 원한다면, 디스플레이(14)는 터치에 불감응형일 수 있다(즉, 터치 센서는 생략될 수 있음).
제어 회로부(16)는 운영 체제 코드 및 애플리케이션들과 같은 디바이스(10) 상의 소프트웨어를 실행하는 데 사용될 수 있다. 디바이스(10)의 동작 동안, 제어 회로부(16) 상에서 실행되는 소프트웨어는 디스플레이(14) 상에 이미지들을 디스플레이할 수 있다. 원하는 경우, 제어 회로부(16)는 디스플레이(14)에 제공된 이미지 데이터 신호들을 감쇠시키기 위한 데이터 신호 감쇠기(55)를 포함할 수 있다. 하나의 예시적인 예에서, 제어 회로부(16)는 또한 감쇠기(55)에 의해 감쇠된 데이터 신호들을 조정하기 위한 데이터 신호 보상기(57)를 포함할 수 있다. 다른 예시적인 예에서, 데이터 신호 보상기(57)는 디스플레이(14) 내로 통합되어 감쇠기(55)에 의해 감쇠된 데이터 신호들을 수신 및 조정할 수 있다.
예시적인 전자 디바이스(10)의 사시도가 도 2에 도시된다. 디바이스(10)는 입출력 디바이스(12), 디스플레이(14) 및 제어 회로부(16)와 같은 컴포넌트들이 장착된 하우징(11)을 가질 수 있다. 때때로 인클로저 또는 케이스로 지칭될 수 있는 하우징(11)은 플라스틱, 유리, 세라믹, 섬유 복합재, 금속(예컨대, 스테인레스강, 알루미늄, 티타늄, 금 등), 다른 적합한 재료들, 또는 이들 재료 중 임의의 둘 이상의 조합으로 형성될 수 있다. 하우징(11)은, 하우징(11)의 일부 또는 전부가 단일 구조체로서 기계가공 또는 성형되는 일체형 구성을 사용하여 형성될 수 있거나, 또는 다수의 구조체(예컨대, 내부 프레임 구조체, 외부 하우징 표면들을 형성하는 하나 이상의 구조체 등)를 사용하여 형성될 수 있다.
도 2에 도시된 바와 같이, 디스플레이(14)는 디바이스(10)의 정면의 대부분 또는 전부를 함께 차지하는 활성 영역(AA) 및 비활성 영역(IA)을 가질 수 있다. 활성 영역(AA)은 사용자를 위해 이미지를 디스플레이하기 위해 빛을 방출하는 픽셀들을 포함할 수 있다. 비활성 경계 영역(IA)은 활성 영역(AA)을 둘러싸고, 디스플레이 드라이버 회로부, 게이트 드라이버 회로부, 전원 회로부 및 활성 영역의 픽셀들에 디스플레이 신호를 제공하기 위한 전도성 경로를 수용하는 데 사용될 수 있다. 비활성 영역(IA)은 디스플레이 픽셀들이 없을 수 있다. 활성 영역(AA) 및 비활성 영역(IA)은 경계(51)(때때로, 본 명세서에서 활성 영역 경계, 비활성 영역 경계, 경계, 또는 활성 영역과 비활성 영역 사이의 분할선이라고도 지칭됨)에서 만날 수 있다 디바이스(10) 내의 스피커, 카메라, 주변 광 센서 또는 근접 센서와 같은 입출력 컴포넌트들(12)을 수용하기 위해, 비활성 영역(IA)의 일부분은 활성 영역(AA) 내로 연장되어 노치(50)(때때로, 본 명세서에서 노치 구역, 비활성 노치, 또는 노치형 리세스로 지칭됨)를 형성할 수 있다. 활성 영역과 비활성 영역 사이의 경계(51)의 형상은 노치(50)가 활성 영역 내로 연장되는 굴곡부(때때로, 본 명세서에서 만곡부, 편향부, 사행(meandering)부 또는 사문(serpentine)부로 지칭됨)를 가질 수 있다. 도 2에 도시된 바와 같이, 경계 (51)는 둥근 코너들을 가질 수 있다. 비활성 영역(IA)은 디스플레이 픽셀들이 없기 때문에, 입출력 컴포넌트들은 활성 디스플레이 구조에 의해 가로막히지 않고 노치 영역(50)에 장착될 수 있다.
디스플레이(14)는 유기 발광 다이오드 디스플레이일 수 있다. 유기 발광 다이오드 디스플레이에서, 각각의 픽셀은 각자의 유기 발광 다이오드를 포함한다. 유기 발광 다이오드의 양의 전원 단자에는 양의 전원 전압(positive power supply voltage, ELVDD)이 공급되고, 유기 발광 다이오드의 접지 전원 단자에는 접지 전원 전압(ground power supply voltage, ELVSS)이 공급될 수 있다. 다이오드는 애노드(단자(AN)) 및 캐소드(단자(CD))를 갖는다. 구동 트랜지스터의 상태는 다이오드를 통해 흐르는 전류의 양, 및 그에 따라, 디스플레이 픽셀로부터의 방출되는 광의 양을 제어한다. 캐소드는 접지 단자에 결합되어 있기 때문에 다이오드의 캐소드 단자는 때때로 접지 단자라고 지칭될 수 있다.
도 3에 도시된 바와 같이, 디스플레이(14)는 기판 층(24)과 같은 층들을 포함할 수 있다. 기판(24) 및 원하는 경우, 디스플레이(14)의 다른 층들은 유리 층들, 중합체 층들(예컨대, 폴리이미드 또는 다른 가요성 중합체들의 가요성 시트들) 등과 같은 재료의 층들로 형성될 수 있다. 기판(24)은 평면일 수 있고/있거나 하나 이상의 만곡부를 가질 수 있다. 기판(24)은 Y 축을 따라 연장되는 좌우 수직 에지들, 및 X 축을 따라 연장되는 상하부 수평 에지들을 갖는 직사각형 형상을 가질 수 있거나, 비직사각형 형상을 가질 수 있다. 기판(24)이 4개의 코너들을 갖는 직사각형 형상을 갖는 구성들에서, 코너들은, 원한다면, 라운드형일 수 있다.
디스플레이(14)는 행들 및 열들로 배열된 이미지 픽셀들(22)의 어레이를 가질 수 있다. 픽셀들(22)은 사용자를 위해 이미지들을 디스플레이하는 디스플레이(14)의 활성 영역(AA)을 형성한다. 기판(24)의 에지들 중 하나 이상을 따른 비활성 영역들(IA)과 같은 디스플레이(14)의 비활성 경계 부분들은 픽셀들(22)을 포함하지 않고, 사용자를 위해 이미지들을 디스플레이하지 않는다(즉, 비활성 영역(IA)은 픽셀들(22)이 없다).
각각의 픽셀(22)(때때로, 본 명세서에서 발광 픽셀들(22)로 지칭됨)은 유기 발광 다이오드와 같은 발광 다이오드 및 연관된 박막 트랜지스터 회로부를 가질 수 있다. 픽셀들(22)의 어레이는 픽셀 구조체들의 행들 및 열들로부터 형성될 수 있다(예컨대, 픽셀들은 기판(24)과 같은 디스플레이 층들 상의 구조체들로부터 형성됨). 픽셀들(22)의 어레이에는 임의의 적합한 수(예컨대, 10개 이상, 100개 이상, 또는 1000개 이상)의 행들 및 열들이 있을 수 있다. 디스플레이(14)는 상이한 색상의 픽셀들(22)을 포함할 수 있다. 일례로서, 디스플레이(14)는 적색 광을 방출하는 적색 픽셀들, 녹색 광을 방출하는 녹색 픽셀들, 및 청색 광을 방출하는 청색 픽셀들을 포함할 수 있다. 원하는 경우, 다른 컬러들의 픽셀들을 포함하는 디스플레이(14)를 위한 구성들이 사용될 수 있다. 적색, 녹색, 및 청색 픽셀들을 갖는 픽셀 배열의 사용은 단지 예시일 뿐이다.
디스플레이(14)를 위한 디스플레이 드라이버 회로부(20)는 기판(24)에 결합된 인쇄 회로 기판 상에 장착되거나 기판(24) 상에 장착될 수 있다. 신호 경로(26)와 같은 신호 경로들은 디스플레이 드라이버 회로부(20)를 제어 회로부(16)에 결합시킬 수 있다. 회로부(20)는 하나 이상의 디스플레이 드라이버 집적 회로들 및/또는 박막 트랜지스터 회로부를 포함할 수 있다.
동작 동안, 디바이스(10)의 제어 회로부(예컨대, 도 1의 제어 회로부(16))는 디스플레이(14) 상에 디스플레이될 이미지들(예컨대, 이미지 데이터의 프레임들)에 대한 정보를 디스플레이 드라이버 회로부(20)와 같은 회로부에 제공할 수 있다. 디스플레이 픽셀들(22) 상에 이미지들을 디스플레이하기 위해, 디스플레이 드라이버 회로부(20)는 게이트 드라이버 회로부(18)와 같은 지원용 디스플레이 드라이버 회로부에 클록 신호들 및 다른 제어 신호들을 발행하면서 대응되는 이미지 데이터를 데이터 라인들(D)에 공급할 수 있다. 데이터 라인들(D)은 픽셀들(22)의 각자의 열들과 연관된다. 게이트 드라이버 회로부(18)는 픽셀들(22)에 대한 게이트 라인 신호들(때때로, 스캔 신호들, 방출 인에이블 신호들 등으로 지칭됨) 또는 다른 제어 신호들을 생성할 수 있다. 게이트 라인 신호들은 게이트 라인들(G)과 같은 라인들을 사용하여 픽셀들(22)로 전달될 수 있다. 픽셀들(22)의 행 당 하나 이상의 게이트 라인이 있을 수 있다. 게이트 드라이버 회로부(18)는 집적 회로들 및/또는 박막 트랜지스터 회로부를 포함할 수 있고, 디스플레이(14)의 에지들을 따라서(예컨대, 도 3에 도시된 바와 같이 디스플레이(14)의 좌측 및/또는 우측 에지들을 따라서) 또는 디스플레이(14) 내의 어딘가에(예컨대, 회로부(20)의 부분으로서, 디스플레이(14)의 하부 에지를 따라서, 등등으로) 위치될 수 있다. 도 3의 구성은 단지 예시일 뿐이다.
게이트 드라이버 회로부(18)는 디스플레이(14)의 게이트 라인들(G) 상에 게이트 라인 신호들을 어써트(assert)할 수 있다. 예를 들어, 게이트 드라이버 회로부(18)는 디스플레이 드라이버 회로부(20)로부터 클록 신호들 및 다른 제어 신호들을 수신할 수 있고, 수신된 신호들에 응답하여, 디스플레이 픽셀들(22)의 제1 행에서 게이트 라인 신호(G)를 시작으로, 순차적으로 게이트 라인들(G) 상에 게이트 신호를 어써트할 수 있다. 각각의 게이트 라인이 어써트됨에 따라, 데이터 라인들(D)로부터의 데이터는 디스플레이 픽셀들의 대응되는 행에 로딩된다. 이러한 방식으로, 디스플레이 드라이버 회로부(20)와 같은 디바이스(10) 내의 제어 회로부는 디스플레이(14) 상에 원하는 이미지를 디스플레이하기 위한 광을 생성할 것을 픽셀들(22)에게 지시하는 신호들을 픽셀들(22)에게 제공할 수 있다.
픽셀들(22)의 회로부, 및 원한다면 회로부(18 및/또는 20)와 같은 디스플레이 드라이버 회로부는 박막 트랜지스터 회로부를 사용하여 형성될 수 있다. 디스플레이(14) 내의 박막 트랜지스터들은, 일반적으로, 임의의 적합한 타입의 박막 트랜지스터 기술을 사용하여 형성될 수 있다(예컨대, 폴리실리콘 박막 트랜지스터들과 같은 실리콘 트랜지스터들, 인듐 갈륨 아연 산화물 트랜지스터들과 같은 반도체성 산화물 트랜지스터들 등).
전도성 경로들(예컨대, 하나 이상의 신호 라인들, 블랭킷 전도성 필름들 및 다른 패턴화된 전도성 구조체들)이 데이터 신호들(D), 게이트 신호들(G), 및 양의 전원 신호(ELVDD)와 같은 전력 신호들을 픽셀들(22)로 라우팅하기 위해 디스플레이(14)에 제공될 수 있다. 도 3에 도시된 바와 같이, 이들 신호들은 신호들(D), 게이트 라인들(G) 및 ELVDD를 수신하는 신호 라우팅 경로들을 사용하여 활성 영역(AA) 내의 픽셀들(22)에 제공될 수 있다.
도 3에 도시된 바와 같이, 노치(50)는 디스플레이(14)의 활성 영역(AA) 내로 돌출될 수 있다. 노치(50)에는 디스플레이 픽셀들(22)이 없지만, 노치에 인접한 활성 영역(AA)의 부분들(예컨대, 노치(50)의 좌우 측면 상의 활성 영역 부분들(AA'))은 디스플레이 픽셀들(22)을 포함할 수 있다. 게이트 드라이버 회로부(18)로부터 노치(50)의 양 측면 상의 픽셀들(22)로 게이트 신호들을 제공하기 위해, 게이트 라인들(G)은 노치(50) 주위로 라우팅되는 굴곡부들(때때로, 본 명세서에서 만곡부들, 사문부들, 사행부들 또는 편향부들로 지칭됨)을 가질 수 있다. 노치(50)에는 이러한 게이트 라인들(G)이 게이트 신호들을 제공하는 픽셀들(22)이 없지만, 노치(50)는 이러한 게이트 라인들에 결합되는 더미 픽셀들 또는 커패시터 구조체들과 같은 다른 회로부를 포함할 수 있다. 더미 픽셀 구조체 및/또는 커패시터 구조체는 노치(50)를 통해 라우팅되는 게이트 라인들(G)(예컨대, 활성 영역 구역(AA')의 픽셀들에 게이트 신호를 제공하는 게이트 라인들)이 나머지 활성 영역(AA)에 형성된 게이트 라인들(G)보다 상이한 수의 디스플레이 픽셀들(22)에 결합되는 것으로 인해 발생할 수 있는 바람직하지 않은 디스플레이 아티팩트를 방지하는 데 도움이 될 수 있다.
도 3에 도시된 유형의 디스플레이는 예를 들어, 대략적으로 2,500행의 디스플레이 픽셀들(22)과 1,250열의 디스플레이 픽셀들(22)을 포함할 수 있다. 도 3의 예시적인 배열에서, 이러한 디스플레이(14)는 2,500개의 게이트 라인들(G)과 1,250개의 데이터 라인들(D)을 갖는다. 도 3에 도시된 바와 같이, 디스플레이의 좌우측 에지들을 따라 진행되는 데이터 라인들(D)은, 노치(50)의 어느 한 측면 상의 활성 영역 부분들(AA')에 형성된 픽셀들을 포함한 디스플레이의 행들 각각의 픽셀들에 데이터 신호들을 제공할 수 있다. 그러나, 노치(50)의 존재로 인해, 디스플레이의 중앙을 관통해 진행되는 일부 데이터 라인들(D)은 디스플레이의 각각의 행보다 적은 행들에 데이터 신호들을 제공할 수 있다(즉, 노치(50) 아래에 있는 데이터 라인들(D)은 노치(50)와 만나 활성 영역 구역(AA')의 픽셀들에 데이터 신호들을 제공하는 데이터 라인들보다 더 일찍 종단될 수 있음). 일 예에서, 노치(50)는 Y 방향으로 대략적으로 100개의 픽셀 행들의 높이를 가질 수 있다. 이러한 배열에서, 노치(50)와 만나는 데이터 라인들(D)은 디스플레이의 전체 높이를 가로질러 연장되는 데이터 라인들(예컨대, 활성 영역 구역(AA')을 통과하여 구역(AA') 내의 활성 영역의 에지 내로 연장되는 데이터 라인들)보다 대략적으로 100개 더 적은 디스플레이 픽셀들(22)에 결합될 수 있다.
게이트 라인들(G)은 데이터 라인들(D)로부터 픽셀들(22)로의 데이터 신호들의 로딩(데이터 로딩)을 제어하기 때문에, 노치(50)의 존재는 데이터 라인들의 제1 세트 및 데이터 라인들의 제2 세트 둘 모두에 대한 데이터 로딩을 제어하기 위해, 디스플레이의 활성 영역을 에지 끝에서 에지 끝으로(edge-to-edge) 가로질러 X 방향으로 연장되는 게이트 라인들의 제1 세트의 배열(예컨대, 노치(50)와 만나지 않고 활성 영역 부분(AA')에 있지 않은 게이트 라인들)을 생성할 수 있다. 데이터 라인들의 제1 세트는 Y 방향으로 디스플레이를 가로질러 활성 영역 부분(AA') 내의 노치에 인접한 활성 영역의 에지까지 연장될 수 있다(예컨대, 노치(50)와 만나지 않는 데이터 라인들임). 데이터 라인들의 제2 세트는 디스플레이를 가로질러 연장되고 노치에서 종단될 수 있다. 활성 영역 부분(AA')을 통과해 연장되고 노치(50)와 만나는 게이트 라인들의 제2 세트는 활성 영역 부분(AA')의 노치에 인접하여 존재하는 데이터 라인들의 제1 세트에 대한 데이터 로딩을 제어할 수 있지만, 디스플레이를 가로질러 연장되고 노치에서 종단되는 데이터 라인들의 제2 세트에 대한 데이터 로딩은 제어하지 않을 수 있다. 게이트 라인들의 제1 및 제2 세트들은 각각 임의의 적합한 수의 게이트 라인들(예컨대, 3, 5, 10, 100, 500 또는 다른 적합한 수의 게이트 라인들)을 포함할 수 있다. 데이터 라인들의 제1 및 제2 세트들은 각각 임의의 적합한 수의 데이터 라인들(예컨대, 3, 5, 10, 100, 500 또는 다른 적합한 수의 데이터 라인들)을 포함할 수 있다.
노치(50)에 실제 이미지 픽셀들(22)이 없다는 사실에도 불구하고, 노치(50)에서 종단되는 픽셀들의 열로 데이터 신호들을 제공하는 데이터 라인들은 여전히 노치(50)에 픽셀들이 있는 것처럼 데이터 신호들을 생성할 수 있다. 예를 들어, 이들 데이터 라인들은 게이트 라인들이 데이터의 프레임을 디스플레이로 로딩할 때 픽셀의 모든 행에 대해 상이한 데이터 전압들 사이에서 여전히 토글링될 수 있다. 그러나, 노치(50)에 디스플레이 픽셀들이 없기 때문에, 이들 데이터 신호들은 임의의 디스플레이 픽셀들(22)에 의해 실제로 수신되지 않고, 픽셀들의 다음 행이 프로그래밍될 때 단순히 데이터 라인(D) 상의 새로운 데이터 신호로 대체된다. 이들 데이터 신호들은 가상 픽셀들(22')에 대한 데이터 신호들로 칭해질 수 있고(데이터 신호들이 실제로 존재하지 않는 픽셀들에 대응되기 때문임), 비활성 데이터로 칭해질 수 있고(데이터가 디스플레이의 비활성 노치 영역에 대응되기 때문임), 비-이미지 데이터로 칭해질 수 있고(데이터 신호들이 활성 영역에 디스플레이된 임의의 이미지 컨텐츠에 대응되지 않기 때문임), 널 데이터 신호들로 칭해질 수 있고(비록 데이터 신호들이 0보다 큰 값을 가질 수 있지만, 이들이 활성 영역의 픽셀들을 구동하는 데 사용되지 않기 때문임), 상수 또는 상수 값 데이터로 칭해질 수 있고(비활성 노치에 대응되는 데이터 라인들(D) 상으로 구동되는 데이터가 프레임들 간에 변경되지 않을 수 있기 때문임), 더미 데이터 신호들, 필러(filler) 데이터 신호들 또는 노치 데이터 신호들로 지칭될 수 있다. 일찍 종단된 데이터 라인들(D)(즉, 노치(50)와 만나는 데이터 라인들)에 결합된 디스플레이 픽셀들을 포함하는 행에 프레임에 대한 프로그래밍이 도달하면, 이들 데이터 라인들(D) 상의 데이터 신호들은 디스플레이 픽셀(22)에 제공될 것이다.
널 데이터/비-이미지 데이터는, 픽셀에 제공되는 경우, 픽셀이 어떠한 광도 방출하지 않게 하는 데이터 신호에 대응될 수 있다(예컨대, 픽셀은 오프로 유지되고 블랙으로 나타날 것임). 이러한 방식으로, 널 데이터/비-이미지 데이터는 최소 데이터 신호 전압 레벨(예컨대, 0 볼트)을 가지고 그레이 레벨 0에 대응될 수 있으며, 블랙 데이터로 지칭될 수 있다. 널 데이터/비-이미지 데이터는 픽셀에 제공되는 경우, 픽셀이 픽셀의 최대 휘도 미만으로 유지되면서 일부 광을 방출하게 하는 데이터 신호에 대응될 수 있다. 이러한 방식으로, 널 데이터/비-이미지 데이터는 최소보다 높은 데이터 신호 전압 레벨을 가지고 그레이 레벨 1 이상에 대응될 수 있으며, 그레이 데이터로 지칭될 수 있다.
도 3에 도시된 바와 같이, 디스플레이(14)의 활성 영역(AA)이 둥근 코너들을 갖는 구성에서, 비활성 영역은 활성 영역(AA)의 둥근 코너들이 아니었다면(예컨대, 활성 영역(AA)이 완전한 직사각형을 가졌다면) 디스플레이 픽셀들을 포함할 수 있었을 코너 구역들(59)(때때로, 본 명세서에서 비활성 코너들로 지칭됨)을 포함할 수 있다. 코너 구역들(59)은 코너 구역들(59)과 만나는 데이터 라인들(D)의 이른 종단을 초래할 수 있다. 이러한 유형의 배열에서, 이들 데이터 라인들 상의 데이터 신호들 중 적어도 일부는 실제로 코너 구역들(59) 내의 위치들에 대응되는 가상 픽셀들(22')을 위한 것이다.
유기 발광 다이오드 디스플레이에서, 색상 방출형 재료는 적색, 녹색 및 청색 광(또는 다른 색상들의 광)을 방출하는 능력을 발광 다이오드에 제공하는 데 사용될 수 있다. 예를 들어, 적색 유기 발광 다이오드들은 적색 유기 방출형 재료를 포함할 수 있고, 녹색 유기 발광 다이오드들은 녹색 유기 방출형 재료를 포함할 수 있고, 청색 유기 발광 다이오드들은 청색 유기 방출형 재료를 포함할 수 있다. 방출형 재료는 발광 다이오드들이 사용됨에 따라 열화될 수 있다. 다이오드들이 큰 전류로 구동되는 강한(heavy) 사용은 다이오드들이 작은 전류로 구동되는 약한(light) 사용보다 다이오드들을 더 급격하게 노후시킬 수 있다. 다이오드가 노후됨에 따라, 열화된 방출형 재료는 주어진 구동 전류에 대해 다이오드들이 감소된 양의 광을 방출하게 할 것이다. 따라서, 유기 발광 다이오드 디스플레이에서의 픽셀 휘도는 일반적으로 디스플레이 내의 픽셀의 노화 이력(aging history)의 함수이다. 픽셀 휘도 및 노화는 픽셀들에 제공되는 데이터 신호들에 기초하여 모니터링될 수 있다. 예를 들어, 많은 전류를 사용하여 픽셀들이 높은 휘도 레벨로 구동되게 하는 데이터 신호들이 제공되는 픽셀은, 그 동일한 픽셀에 저전류를 사용하여 픽셀들이 낮은 휘도 레벨로 구동되게 하는 데이터 신호들이 제공되는 경우보다 더 빠르게 열화될 것이다 데이터 라인들(D) 상에 전송되는 데이터 신호들은 일반적으로 0 내지 255의 그레이 값에 대응되기 때문에(즉, 데이터 신호/그레이 값의 값이 클수록 픽셀들이 더 밝게 구동됨), 전자 디바이스(10)의 회로부는 이들 데이터 신호들이 데이터 라인들(D) 상에 제공됨에 따라 이들에 기초하여 디스플레이의 픽셀의 노화를 추적할 수 있다.
디스플레이 픽셀들(22)에서의 이러한 바람직하지 않은 노화에 의해 야기된 변화를 보상하고, 따라서 디스플레이(14)가 이미지를 정확하게 디스플레이할 수 있도록 보장하기 위해, 디바이스(10)에는 픽셀 휘도 열화 보상 능력들(때때로, 본 명세서에서 번-인(burn-in) 보상으로 지칭됨)을 제공될 수 있다. 특히, 디바이스(10)의 제어 회로부는, 디스플레이(14)의 각각의 픽셀들의 노화 이력에 관한 정보(때때로, 본 명세서에서 번-인 통계라고도 지칭됨)를 유지하는 픽셀 휘도 열화 추적기 및/또는 픽셀 휘도 열화 보상기를 구현하는 데 사용될 수 있다. 이 노화 정보에 기초하여, 픽셀 휘도 열화 보상기는 디스플레이(14)의 픽셀들 각각에 공급되는 휘도 값들을 조정할 수 있다. 시간이 지남에 따라 노화로 인해 열화된 픽셀들의 휘도가 감소하면, 디스플레이 내의 다른 픽셀들에 제공되는 데이터 신호들(때때로, 본 명세서에서 픽셀 휘도 값들 또는 그레이 값들로 지칭됨)이 변경(예컨대, 감소)될 수 있고, 따라서 디스플레이의 전체 휘도가 보다 빨리 노화된 픽셀들의 감소된 휘도에 맞춰진다.
도 3과 관련하여 전술한 바와 같이, 디스플레이 드라이버(20)는 노치(50)가 존재하지 않았다면 존재했을 (그러나 실제로 존재하지 않게 된) 픽셀들에 대한 비활성 데이터 신호들을 전송할 수 있다. 그러나, 디스플레이 노화는 데이터 라인들(D) 상에 전송된 데이터 신호들(데이터 신호들이 임의의 픽셀들(22)에 의해 실제로 수신되는지 여부)에 기초하여 모니터링되기 때문에, (예컨대, 노치(50) 또는 코너 구역들(59) 내의) 가상 픽셀들(22')에 대해 제공되는 이러한 비활성 데이터 신호들은 픽셀 휘도 열화 추적에서 부정확성을 초래할 수 있다. 예를 들어, 디스플레이 드라이버(20)가 고휘도 값들에 대응되는 비활성 데이터 신호들을 전송하고 있지만, 데이터 신호들이 가상 픽셀들(22')에 대한 것이기 때문에 실제로 아무 픽셀도 이들 데이터 신호들을 실제로 수신하거나 밝은 콘텐츠를 디스플레이하고 있지 않은 경우에, 그럼에도 불구하고 픽셀 휘도 열화 추적은 픽셀 노화를 결정할 때 이들 비활성 데이터 신호들을 고려할 수 있다. 픽셀 휘도 열화 보상기가 실제로 존재하지 않는 픽셀들에 대한 픽셀 노화 정보에 기초하여 디스플레이의 밝기를 보상(감소)하는 경우에, 디스플레이(14)는 부정확하게 또는 조기에 디밍될 수 있다.
실제로 존재하지 않는 픽셀들에 대한 픽셀 노화 정보에 기초하여 픽셀 휘도 열화 보상기가 디스플레이의 밝기를 감소시키는 것을 방지하기 위해, 전자 디바이스(10)는 데이터 신호 감쇠(때때로, 본 명세서에서 데이터 신호 감소, 데이터 신호 최소화, 적응적 경계 이득 또는 에지 필터링으로 지칭됨)를 구현할 수 있는데, 데이터 신호 감쇠는 (예컨대, 노치(50) 또는 코너 구역들(59) 내의) 가상 픽셀들(22')에 대해 제공되는 비활성 데이터 신호들이 데이터 라인들(D) 상에 분배되기 전에 이들 데이터 신호들의 값을 조정한다. 예컨대, 데이터 신호 감쇠는 가상 픽셀들(22')에 대한 비활성 데이터 신호들의 값들이 디스플레이 드라이버 회로부(20)에 제공되거나 데이터 라인들(D) 상에 분배되기 전에, 0(즉, 최소 휘도 또는 블랙 픽셀 데이터)으로 조정되도록 제어 회로부(16) 내에 구현될 수 있다. 이들 데이터 신호들이 0으로 조정되기 때문에, 픽셀 휘도 열화 추적에 대한 이들의 효과가 감소되거나 제거될 수 있고, 따라서 실제로 존재하지 않는 픽셀들에 대한 픽셀 노화 정보에 기초하여 픽셀 휘도 열화 보상기가 디스플레이의 밝기를 감소시키는 것을 방지할 수 있다. 데이터 신호 감쇠는 디스플레이의 활성 영역(AA) 내의 디스플레이 픽셀들(22)에 대한 데이터 신호들을 조정하지 않을 수 있으므로, 이들 데이터 신호들은 데이터 라인들(D) 상에 정상적으로 분배될 것이다.
원한다면, 전술한 유형의 적응적 경계 이득 동작(데이터 신호 감쇠)은 또한 노치(50) 둘레의 구역에서 활성 영역(AA)과 비활성 영역(IA) 사이의 매끄러운 시각적 전이를 제공하기 위해 사용될 수도 있다. 예를 들어, 도 3에 도시된 바와 같이, 경계(51)가 만곡부들을 갖는 경우, 적응적 경계 이득 동작들은 경계(51)의 만곡부들 부근의 픽셀들(22)에 제공되는 데이터 신호들을 조정할 수 있다. 활성 영역(AA) 내의 디스플레이 픽셀들(22)에 제공되는 데이터 신호들의 일부를 조정하는 것은 경계(51)를 따라 가시적인 울퉁불퉁한 에지들을 생성할 수 있는 급격한 밝기 전이를 회피하는 데 도움이 될 수 있다.
원한다면, 데이터 신호 감쇠 동작은 제어 회로부(16) 및/또는 디스플레이 드라이버 회로부(20) 내의 회로부를 사용하여 수행될 수 있다. 다른 예에서, 전자 디바이스(10)는 데이터 신호 감쇠 동작을 수행하는 데이터 신호 감쇠기(때때로, 본 명세서에서 데이터 신호 감쇠 회로부, 데이터 신호 최소화기, 데이터 신호 감소기, 에지 필터 엔진 또는 적응적 경계 이득 메커니즘이라고도 지칭됨)와 같은 하드웨어 구조들을 포함할 수 있다. 원한다면, 데이터 신호 감쇠기(55)는 제어 회로부(16), 디스플레이 드라이버(20) 내에 형성될 수 있거나, 디바이스(10) 내의 다른 회로부로 형성될 수 있다.
도 3과 관련하여 전술한 바와 같이, 각각의 픽셀(22)은 양의 전원 전압 라인(예컨대, 양의 전원 전압 메쉬) 상의 양의 전원 전압(ELVDD) 및 데이터 라인들(D) 상의 데이터 신호들을 수신할 수 있다. 디스플레이 패널(14) 내의 데이터 라인들(D)과 양의 전원 전압 라인들의 배열로 인해, 디스플레이(14)의 정상 동작 중에, 데이터 라인들(D)과 양의 전원 전압 라인 사이에 용량성 결합이 있을 수 있다. 노치(50) 아래로 연장되는 데이터 라인들(D)은 데이터 신호 감쇠가 구현되는 경우에, 디스플레이의 대략적으로 처음 100개 행(즉, 비활성 노치)의 프로그래밍을 위해 0의 데이터 신호(때때로, 본 명세서에서 그레이 레벨이라고도 지칭됨)로 구동될 수 있다. 그러나, 일단 이들 데이터 라인들(D)이 데이터 신호들을 제공하는 디스플레이 픽셀들(22)을 포함하는 디스플레이의 행에 대한 프로그래밍이 시작되면, 데이터 신호 감쇠는 더 이상 적용되지 않을 것이며, 이들 데이터 라인들(D)에는 정상 데이터 신호들이 제공될 것이다. 일부 시나리오들에서, 이는 데이터 라인(D)에 제공되는 데이터 신호에 큰 변화를 야기할 수 있다. 예를 들어, 노치 구역(50) 아래의 데이터 라인(D)은 처음 100개 행에 대해 0의 그레이 값을 제공하는 것으로부터 행(101)에서 대략적으로 225의 그레이 값을 제공하는 것으로 전이될 수 있다. 데이터 라인(D) 상의 전압의 이러한 급격한 변화는 데이터 라인(D)과 양의 전원 전압 라인 사이의 용량성 결합(때때로, 본 명세서에서 수평 크로스-토크(horizontal cross-talk)라고도 지칭됨)을 변경하여, (예컨대, 디스플레이(14)의 하나 이상의 행(90 내지 110)에서) 전이가 일어나는 행의 근방의 양의 전원 전압 라인 상의 전압 강하를 초래한다. 각각의 픽셀(22)에서 유기 발광 다이오드를 통과하는 전류의 양은 양의 전원 전압에 기초하기 때문에, 양의 전원 전압 라인들 상의 이러한 전압 강하는 행(100)의 부근에서 유기 발광 다이오드를 통과하는 전류 또한 강하되게 할 수 있다. 유기 발광 다이오드를 통과하는 전류의 이러한 강하는 결과적으로 이들 픽셀들의 밝기의 저하를 초래할 수 있고, 행(100) 부근의 디스플레이 상에 어두운(dim) 수평 라인이 나타나게 한다. 주의를 기울이지 않으면, 이러한 어두운 라인들은 전자 디바이스(10)의 사용자에게 가시화될 수 있어, 바람직하지 않은 디스플레이 아티팩트를 생성할 수 있다.
픽셀 휘도 열화 보상으로 인한 조기 디스플레이 디밍을 초래하지 않고, 중앙 활성 영역(AA)과 노치(50)에 인접한 활성 영역(AA')의 부분 사이의 경계에서 어두운 라인을 감소시키거나 제거하기 위해, (예컨대, 노치(50) 또는 코너 구역들(59) 내의) 가상 픽셀들(22')에 제공되는 널 데이터 신호들은 노치(50) 아래 또는 코너 구역들(59) 근처의 활성 영역에서 데이터 신호 값 전이를 용이하게 하는 값으로 조정될 수 있다. 이러한 전이를 용이하게 하기 위해 데이터 신호들을 조정하는 동작은 본 명세서에서 데이터 신호 보상, 데이터 신호 보정, 데이터 신호 조정 또는 데이터 신호 마스킹으로 지칭될 수 있다. 하나의 예에서, 데이터 신호 보상 동작은 제어 회로부(16) 및/또는 디스플레이 드라이버 회로부(20) 내의 회로부를 사용하여 수행될 수 있다. 다른 예에서, 전자 디바이스(10)는 데이터 신호 보상 동작을 수행하는 데이터 신호 보상기(57)(때때로, 본 명세서에서 데이터 신호 보상 회로부 또는 데이터 신호 무효화기로 지칭됨)와 같은 하드웨어 구조들을 포함할 수 있다. 원한다면, 데이터 신호 보상기(57)는 제어 회로부(16), 디스플레이 드라이버(20) 내에 형성될 수 있거나, 디바이스(10) 내의 다른 회로부를 사용하여 형성될 수 있다. 데이터 신호 보상 동작은, 널 데이터 신호에 적용되는 수학적 마스크를 사용하여, 또는 특정 픽셀 어드레스들(예컨대, 픽셀이 위치된 특정 행과 열)을 각각의 보상된 비활성 데이터 신호들 또는 비활성 데이터 신호 보상 인자들(예컨대, 이득 값들)과 연관시키는 룩업 테이블을 사용하여, 또는 특정 사전 보상 데이터 신호들을 보상된 비활성 데이터 신호 값과 관련시키는 룩업 테이블을 사용하여, 또는 다른 동작을 사용하여 수행될 수 있다.
노치(50) 부근의 디스플레이(14)의 일부분의 예시적인 다이어그램이 도 4에 도시된다. 도 4는 예시적인 값 "A"의 데이터 신호들(그레이 레벨들)이 제공되는, 노치(50) 아래 활성 영역(AA) 내의 디스플레이 픽셀들의 그룹(22)을 도시한다. 비활성 노치(50)는 전이 구역(61)(때때로, 본 명세서에서 경계 구역으로 지칭됨) 및 상부 구역(63)(때때로, 본 명세서에서 중앙 구역으로 지칭됨)을 포함할 수 있다. 전이 구역(61) 및 상부 구역(63)은 데이터 라인들(D)이 데이터 신호들을 여전히 운반하는 가상 픽셀들(22')에 대응되지만, 이 영역 내에는 실제로 발광 픽셀들이 없다. 전이 영역(61)에서, 이들 가상 픽셀들(22')에 대해 데이터 라인들(D) 상에 제공되는 데이터 신호들(그레이 레벨들)은 노치(50)에서 가상 픽셀들(22')의 최하측 행(즉, 액티브 영역(AA) 이전의 가상 픽셀들의 마지막 행(22'))에 대해 예시적인 값 "T1" 및 노치-활성 영역 경계(예컨대, 전이 영역(61) 내의 픽셀의 마지막 행)로부터 멀리 있는 전이 구역(61)의 가상 픽셀들의 행에 대해 예시적인 값 "TN"을 갖는 것으로 도시된다. 전이 구역(61)은 가상 픽셀들(22')의 2, 3, 5, 10, 25, 50, 100 또는 다른 개수의 행들에 대응될(포함할) 수 있다(예컨대, TN의 N 값은 2 내지 500의 값일 수 있음(2, 500 포함)). 상부 부분(63)의 가상 픽셀들(22')에 대한 데이터 라인들(D) 상에 제공되는 데이터 신호들(그레이 레벨들)은 "Z"의 예시적인 값을 갖는 것으로 도시된다. 상부 구역(63)은 가상 픽셀들(22')의 2, 3, 5, 10, 25, 50, 100 또는 다른 개수의 행들에 대응될 수 있다(행들을 포함할 수 있다).
하나의 예시적인 예에서, 전이 영역(61)에 대응되는 비활성 데이터 신호들의 값들은 가상 픽셀들(22')의 행들이 비활성 노치와 활성 영역 사이의 경계로부터 멀어질수록 점차적으로 감소될 수 있다. 예를 들어, 활성 영역(AA) 내의 디스플레이 픽셀들(22)에 대한 그레이 레벨 값(A)은 150일 수 있다. 모든 가상 픽셀들(22')에 대한 그레이 레벨 값들을 0으로 조정하는 대신에(이는 바람직하지 않은 디스플레이 아티팩트를 초래할 수 있음), 전이 영역(61) 내의 가상 픽셀들(22')의 제1 행에 대한 그레이 레벨(T1)이 100으로 설정될 수 있다. 가상 픽셀들의 마지막 행에 대한 그레이 레벨(TN)은 1로 설정될 수 있다. 전이 영역(61)의 가상 픽셀의 첫 번째 행과 마지막 행들 사이의 가상 픽셀들(22')에 대한 그레이 레벨들은 1 내지 100의 값들을 가질 수 있다. 이러한 방식으로, 비활성 노치(예컨대, 전이 영역(61))에 대응되는 널 데이터는 복수의 상이한 그레이 레벨들을 포함하는 그레이 데이터 또는 그레이 이미지 데이터로 지칭될 수 있다. 그레이 레벨들은 가상 픽셀이 전이 영역(61) 내로 더 많이 들어갈수록 선형적으로 또는 지수적으로 감소할 수 있다. 즉, 비활성 노치에 대응되는 그레이 레벨(데이터 신호들)은 활성 영역-비활성 노치 경계로부터의 거리가 증가함에 따라 선형적으로 또는 지수적으로 감소할 수 있다(예컨대, 비활성 노치 활성 영역 경계로부터 널 데이터 신호들이 대응되는 전이 영역(61) 내의 위치가 멀어질수록, 더 낮은 그레이 레벨이 될 수 있음). 상부 구역(63)의 가상 픽셀들(22')에 대한 그레이 레벨(Z)은 0으로 설정될 수 있다. 이러한 방식으로, 비활성 노치(예컨대, 상부 구역(63))에 대응되는 널 데이터는 블랙 데이터로 지칭될 수 있다. 노치(50)에서 종단되는 데이터 라인들(D) 상에 제공된 그레이 레벨들을 점차적으로 감소(테이퍼링)시킴으로써, 양의 전원 라인들 상의 전압 강하가 제한될 수 있고, 경계(53) 주변의 어두운 라인의 존재가 감소되거나 제거될 수 있다. 데이터 라인들(D) 상에 제공된 비활성 데이터 신호들은 가상 픽셀들(22')의 일부에 대해 여전히 0으로 취해지기 때문에, 그리고 0보다 높은 비활성 데이터 신호들은 활성 영역(AA) 내의 디스플레이 픽셀들(22)에 제공되는 데이터 신호들에 비해 여전히 감소되기 때문에, 픽셀 휘도 열화 추적에 대한 이러한 비활성 데이터 신호들의 영향은 조기 디스플레이 디밍이 최소화되도록 제한될 수 있다.
노치(50)의 전이 구역(61) 및 상부 구역(63)은 노치(50)가 내부로 연장된 픽셀들의 행들에 대응되기 때문에, 이들 행들에 대한 게이트 라인들이 제어 데이터 로딩에 사용되는 경우, 전이 구역(61)에 대한 Z, T1, TN 값들 및/또는 다른 그레이 값들에 대응되는 널 데이터가 제공될 수 있다. 예를 들어, 디스플레이 드라이버 회로부(20)는, 노치(50)가 내부로 연장된 픽셀들의 행(들)에 대응되는 제1 게이트 라인(들)을 사용하는 한편, 노치(50)에서 절단된 데이터 라인(들)(D)에, T1, TN의 그레이 값들에 대응되는 널 데이터 신호, 및/또는 전이 구역(61)에 대한 다른 그레이 값들(예컨대, 그레이 데이터)을 제공할 수 있다. 디스플레이 드라이버 회로부(20)는 1, 2, 3, 4, 5, 10 또는 그 이상의 게이트 라인들에 이러한 방식으로 동작하여 그레이 데이터를 제공할 수 있다. 그레이 데이터와 연관된 그레이 레벨들은 비활성 노치(50)와 활성 영역(AA) 사이의 경계로부터 (게이트 라인의) 거리가 증가함에 따라 선형적으로 또는 지수적으로 감소할 수 있다. 디스플레이 드라이버 회로부(20)는, 노치(50)가 내부로 연장된 픽셀들의 제2 행(들)에 대응되는 제2 게이트 라인(들)을 사용하는 한편, 노치(50)에서 절단된 데이터 라인(들)(D)에, 그레이 값들 Z에 대응되는 널 데이터 신호들(예컨대, 블랙 데이터)을 제공할 수 있다. 디스플레이 드라이버 회로부(20)는 1, 2, 3, 4, 5, 10 또는 그 이상의 게이트 라인들에 이러한 방식으로 동작하여 블랙 데이터를 제공할 수 있다.
전술한 예는 단지 예시일 뿐이다. 원한다면, 가상 픽셀들(22')에 대한 그레이 레벨들은 다른 방식들로 결정될 수 있다. 예를 들어, 가상 픽셀들(22')에 대한 그레이 레벨들은 선형 또는 지수 함수 이외의 함수에 따라 경계(51)로부터의 거리에 따라 감소될 수 있거나, 고정 또는 동적으로 결정된 오프셋 값들을 사용하여 조정될 수 있거나, 데이터 신호 감쇠 동작에 의해 이전에 결정된 바와 같이, 0의 값(또는 다른 값)으로부터 조정될 수 있거나, 데이터 신호 감쇠 동작에 의해 결정되지 않은 원래의 그레이 레벨로부터 조정될 수 있거나, 다른 방식들로 결정될 수 있다. 원한다면, 전이 구역(61)에 대한 Z, T1, TN의 값들 및/또는 다른 그레이 값들은 모두 동일할 수 있다. 예컨대, 모든 가상 픽셀들(22')은 동일한 그레이 레벨(예컨대, 0 내지 255의 그레이 레벨)로 제공될 수 있다. 또 다른 예시적인 구성에서, 전이 구역(61)에 대한 Z, T1, TN의 값들 및/또는 다른 그레이 값들은 무작위의 그레이 레벨들일 수 있으며, 그 일부 또는 전부는 0 내지 255이다. 위에 제공된 디스플레이 픽셀들(22) 및 가상 픽셀들(22')에 대한 그레이 레벨들의 값들은 단지 예시적인 것이다. 활성 영역(AA) 내의 픽셀들을 디스플레이하기 위해 제공되는 그레이 레벨들은 디스플레이(14) 상에 디스플레이된 뒤의 이미지 데이터의 프레임에 기초하여 변동될 수 있다. 가상 픽셀들(22')에 대해 데이터 라인들(D) 상에 제공된 조정된 그레이 레벨들은 노치(50) 부근의 픽셀들(22)의 그레이 레벨들에 기초하고 조정된 그레이 레벨을 결정하기 위해 사용되는 함수 또는 다른 방법에 기초하여 변동될 수 있다. 가상 픽셀들(22')에 대한 그레이 레벨들은 정적일 수도 있고(예컨대, 미리결정되어 디스플레이 데이터의 다수의 프레임 사이에서 일정하게 유지될 수도 있음), 또는 동적일 수 있다(예컨대, 디스플레이 데이터의 프레임들 사이에서 변화하고 원한다면, 활성 영역(AA) 내의 픽셀들(22)에 제공된 데이터에 기초하여 결정됨).
가상 픽셀들(22')에 대한 그레이 값들이 미리결정되거나 무작위의 그레이 값들인 구성에서(경계(51)로부터의 거리의 함수로서 점차적으로 0으로 감소되는 것과 반대의 경우임), 그레이 값들은 픽셀 휘도 열화 추적에 대한 이러한 비활성 데이터 신호들의 영향을 최소화하고, 이른 디스플레이 디밍을 제한하도록 선택될 수 있다. 예를 들어, 픽셀 휘도 열화 보상기는 픽셀 휘도 열화를 추적할 때 임계치 미만의 그레이 레벨들을 고려하지 않을 수 있다(즉, 그들에 불감응형일 수도 있음). 하나의 예시적인 예에서, 이 임계치는 그레이 레벨 50일 수 있다. 가상 픽셀들(22')에 대한 그레이 레벨들을 이 임계치 미만으로 설정하는 것은 경계 (51)에서의 그레이 레벨 전이를 여전히 용이하게 하면서 픽셀 휘도 열화 추적에 영향을 미치지 않을 수 있다(예컨대, 픽셀들(22)에 실제로 제공되지 않는 데이터 라인들(D) 상에 제공되는 비활성 데이터 신호들에 대해 픽셀 휘도 열화 추적이 효과적으로 바이패스될 수 있음).
데이터 신호 보상 동작이 도 4의 노치(50)와 관련하여 전술되었으나, 동일하거나 유사한 데이터 보상 동작이 코너 구역들(59) 내의 가상 픽셀들(22')에 대해 제공되는 비활성 데이터 신호들에 대해 수행될 수 있다.
도 4와 관련하여 전술된 유형의 그레이 레벨 보상을 사용하여 디스플레이(14) 상에 이미지를 디스플레이하기 위한 예시적인 파이프라인의 다이어그램이 도 5에 도시된다. 블록(28)에 도시된 바와 같이, 디스플레이 파이프 라인은 이미지 데이터의 프레임으로 시작될 수 있다. 하나의 예시적인 예에서, 이미지 데이터의 프레임은 디바이스(10)의 제어 회로부(16)에 의해 제공된다. 블록(30)에서, 서브 픽셀 렌더링은 디스플레이(14)에 사용된 적색, 녹색 및 청색 서브 픽셀의 특정 배열에 대응되는 데이터 신호들을 생성하기 위해 (예컨대, 서브 픽셀 렌더링 엔진을 사용하여) 이미지 데이터의 프레임을 프로세싱한다. 블록(32)에서, 데이터 신호 감쇠가 수행될 수 있다. 블록(36)에서, 픽셀 휘도 열화 추적 및 보상이 수행될 수 있다. 블록(38)에서, 데이터 신호에 대해 (예컨대, 디더링 엔진을 사용하여) 디더링(dithering) 동작이 수행될 수 있다. 디더링 동작은 픽셀들의 그룹 내의 개별 픽셀들 중 어느 것도 원하는 그레이 레벨로 프로그래밍되지 않을 수 있더라도, 픽셀들의 그룹에 대한 평균 그레이 레벨이 그룹 내의 모든 픽셀들에 대한 원하는 그레이 레벨과 동일하도록 그레이 레벨을 조정할 수 있다. 디더링 동작은 노치(50)와 활성 영역(AA) 사이의 경계의 시각적 외관을 평활화하는 데 사용될 수 있다. 블록(40)에서, 데이터 신호들은 디스플레이 드라이버 회로부(20)에 제공될 수 있다. 블록(42)에서, 디스플레이 드라이버 회로부(20)는 이미지 데이터의 프레임을 디스플레이하기 위해 디스플레이(14) 내의 데이터 라인들(D) 상으로 데이터 신호들을 구동할 수 있다.
블록(34)에서, 도 4와 관련하여 전술된 유형의 데이터 신호 보상 동작이 수행될 수 있다. 하나의 예시적인 예에서, 픽셀 휘도 열화 추적 및 보상이 블록(36)에서 수행되기 전에(예컨대, 블록(32)과 블록(34) 사이에) 데이터 신호 보상 동작이 수행될 수 있다. 이와 같은 구성에서, 데이터 신호들은 활성 영역과 비활성 노치 사이의 그레이 레벨 전이를 여전히 용이하게 하면서 픽셀 휘도 열화 추적에 영향을 미치지 않거나 이른 디스플레이 디밍을 초래하지 않을 정도로 충분히 낮게 조정된다.
다른 예시적인 구성에서, 블록(34)에서의 데이터 신호 보상 동작은 픽셀 휘도 열화 추적 및 보상이 블록(36)에서 수행될 때까지 수행될 수 없다. 이러한 유형의 구성에서, 픽셀 휘도 열화 추적 및 보상이 블록(36)에서 수행되기 전에 데이터 신호 감쇠 동작을 사용하여 가상 픽셀들(22')에 대한 그레이 레벨들이 여전히 낮은 값(예컨대, 0 내지 10의 그레이 레벨(0, 10 포함))으로 조정되어, 픽셀 휘도 열화 추적에 대한 이러한 비활성 데이터 신호들의 효과가 최소화된다. 그러나, 활성 영역과 비활성 영역 사이의 그레이 레벨 전이를 더 점진적으로 하기 위해, 비활성 데이터 신호들은 데이터 라인들(D) 상으로 구동되기 전에 다시 조정될 수 있다. 하나의 구성에서, 블록(40)에서의 데이터 신호 보상 동작은 데이터 신호 감쇠에 의해 감소된 바와 같은 그레이 값에 대한 오프셋(예컨대, 그레이 값에 대한 가중치)을 적용하고, 데이터 신호 감쇠에 의해 감소된(및/또는 오프셋에 의해 조정된) 그레이 레벨에 이득을 적용하는 것을 포함할 수 있다. 오프셋 및 이득의 조합은 가상 픽셀들(22')에 대한 모든 비활성 데이터 신호들을 노치(50) 근처의 어두운 라인들과 같은 바람직하지 않은 디스플레이 아티팩트의 존재를 감소시키거나 제거하는 임의의 이득 레벨(예컨대, 255)로 조정할 수 있다.
다른 예시적인 구성에서, 블록(34)의 데이터 신호 보상 동작은 오프셋을 적용하지 않고 데이터 신호 감쇠 동작에 의해 감소된 그레이 레벨에 이득을 적용하는 것을 포함할 수 있다. 이러한 구성에서, 비활성 데이터 신호들은 데이터 신호 감쇠 동작에 의해 0보다 큰 값(예컨대, 1 내지 10의 값)으로 조정될 수 있다. 이득은 가상 픽셀들(22')에 대한 모든 비활성 데이터 신호들을 노치(50) 근처의 어두운 라인들과 같은 바람직하지 않은 디스플레이 아티팩트의 존재를 감소시키거나 제거하는 임의의 이득 레벨(예컨대, 255)로 조정할 수 있다.
블록(36)의 픽셀 휘도 열화 추적 및 보상 동작 후에 수행되는 경우, 데이터 신호 보상 동작은 디스플레이 드라이버 회로부(20)에서 수행될 수 있다. 원하는 경우, 데이터 신호 보상은 디스플레이 드라이버 회로부(20)에서 발생하는 다른 픽셀 보상 동작과 동시에 수행될 수 있다. 다른 예에서, 데이터 신호 보상 동작은 블록(36)에서 데이터 신호들이 디스플레이 드라이버 회로부(20)로부터 전송되는 시간과 블록(38)에서 데이터 신호들이 디스플레이(14) 상에 디스플레이되는 때 사이에 수행될 수 있다.
다른 예에서, 디스플레이 드라이버 회로부(20)는, 프로그래밍되는 디스플레이 행들이 노치(50) 아래에서 종단된 데이터 라인들(D)로부터 데이터 신호들을 수신하는 픽셀들을 포함하지 않는 경우(즉, 노치(50)가 내부로 연장된 디스플레이의 행들인 경우), 이들 데이터 라인들(D)에 데이터 신호들을 제공하지 않도록 구성될 수 있다. 다시 말해, 디스플레이 드라이버 회로부(20)는 데이터 신호들이 디스플레이 픽셀들(22)에 실제로 제공되지 않을 때(그리고 대신에 가상 픽셀들(22')에 대응될 때) 데이터 라인 토글링을 일시적으로 보류할 수 있다. 이러한 구성에서, 픽셀 휘도 열화 추적 보상에 영향을 미치거나 급격한 그레이 레벨 전이를 생성하도록 가상 픽셀들(22')에 대해 제공되는 데이터 신호가 없을 것이므로, 이른 디스플레이 디밍 및 활성 영역-비활성 영역 경계(51)에서의 바람직하지 않은 디스플레이 아티팩트를 최소화하는 데 도움이 된다. 디스플레이 드라이버 회로부(20)가 일정 시간 동안 데이터 신호 기록 동작을 보류시키기 때문에, 이러한 방식으로 디스플레이(14)를 동작시키는 것은 또한 전력을 절약하는 데 도움이 될 수 있다.
노치(50)에 대응되는 디스플레이 신호들을 조정하는 방법에서 취해질 수 있는 단계들의 예시적인 흐름도가 도 6에 도시된다.
단계(100)에서, 제어 회로부(16)는 디스플레이(14) 상에 디스플레이될 디스플레이 데이터의 프레임을 제공할 수 있다.
단계(102)에서, 데이터 신호 감쇠기(55)는 프레임 내의 비활성 데이터 신호들을(예컨대, 가상 픽셀들(22')에 대응되는 데이터 신호들)를 감쇠(블랙 데이터로 변환)하여 픽셀 휘도 열화 추적에 대한 데이터 신호들의 효과를 최소화할 수 있다.
옵션적 단계(104)에서, 데이터 신호 보상기(57)는 감쇠된 데이터 신호들을 조정(그레이 데이터로 변환)하여, 디스플레이(14)의 활성 영역(AA) 내의 픽셀들로 제공되는 데이터 신호와 가상 픽셀들에 대한 비활성 데이터 신호들 사의의 전이를 용이하게 할 수 있다. 옵션적 단계(104)가 수행되면, 옵션적 단계(108)는 생략될 수 있고 단계(106)는 직접 단계(110)로 진행될 수 있다.
단계(106)에서, 데이터 신호들은 디스플레이(14)의 픽셀의 노화를 모니터링하기 위해 픽셀 휘도 및 열화 보상을 사용하여 추적될 수 있다.
옵션적 단계(108)에서, 데이터 신호 보상기(57)는 감쇠된 데이터 신호들을 조정하여, 디스플레이(14)의 활성 영역(AA) 내의 픽셀들로 제공되는 데이터 신호와 가상 픽셀들에 대한 비활성 데이터 신호들 사의의 전이를 용이하게 할 수 있다. 옵션적 단계(108)가 수행되면, 옵션적 단계(104)는 생략될 수 있고 단계(102)는 직접 단계(106)로 진행될 수 있다.
단계(110)에서, 보상된 데이터 신호들은 디스플레이의 활성 영역 내의 픽셀들(22)에 실제로 제공되지 않고 데이터 라인들(D) 상으로 전달될 수 있다.
일 실시예에 따르면, 디스플레이는 활성 영역을 형성하는 픽셀들, 픽셀들을 포함하지 않는 활성 영역 내의 비활성 노치, 및 활성 영역 내의 픽셀들에 이미지 데이터를 제공하고 비활성 노치에 대응되는 널 데이터를 제공하는 디스플레이 드라이버 회로부를 포함한다. 널 데이터는 블랙 데이터 및 그레이 데이터를 포함한다.
다른 실시예에 따르면, 비활성 노치는 활성 영역에 인접한 전이 부분을 포함하고, 디스플레이 드라이버 회로부에 의해 제공된 그레이 데이터는 전이 부분에 대응된다.
다른 실시예에 따르면, 비활성 노치는 상부 부분을 포함하고, 전이 부분은 활성 영역과 상부 부분 사이에 있고, 디스플레이 드라이버 회로부에 의해 제공된 블랙 데이터는 상부 부분에 대응된다.
다른 실시예에 따라, 디스플레이 드라이버 회로부는 복수의 상이한 그레이 레벨을 사용하여 그레이 데이터를 전이 부분에 제공한다.
다른 실시예에 따르면, 복수의 상이한 그레이 레벨은 선형적으로 감소하는 제1, 제2, 및 제3 그레이 레벨들을 포함한다.
다른 실시예에 따르면, 복수의 상이한 그레이 레벨은 지수적으로 감소하는 제1, 제2, 및 제3 그레이 레벨들을 포함한다.
다른 실시예에 따르면, 비활성 노치는 스피커, 카메라, 및 주변 광 센서를 수용한다.
다른 실시예에 따르면, 픽셀들은 유기 발광 다이오드들을 포함한다.
실시예에 따르면, 디스플레이는 이미지들을 디스플레이하도록 구성된 활성 영역을 형성하는 픽셀들의 행들 및 열들을 포함한다. 활성 영역은 노치형 리세스를 갖는다. 디스플레이는 픽셀들의 행들을 가로질러 연장되고 노치형 리세스에 인접한 활성 영역의 에지에서 종단되는 제1 데이터 라인들, 활성 영역을 가로질러 연장되고 상기 노치형 리세스에서 종단되는 제2 데이터 라인들, 제1 데이터 라인들 및 제2 데이터 라인들로부터 활성 영역 내의 픽셀의 행들의 제1 세트로의 데이터 로딩을 제어하는 제1 게이트 라인들, 제2 데이터 라인들을 제외한 제1 데이터 라인들로부터 활성 영역의 픽셀들의 행들의 제2 세트로의 데이터 로딩을 제어하는 제2 게이트 라인들, 및 디스플레이 드라이버 회로부를 더 포함한다. 디스플레이 드라이버 회로부는 제1 게이트 라인들을 사용하여 데이터 로딩을 제어하는 한편 제2 데이터 라인들에 이미지 데이터를 제공하고, 제2 게이트 라인들의 제1 세트를 사용하여 데이터 로딩을 제어하는 한편 제2 데이터 라인들에 제1 비-이미지 데이터를 제공하고, 제2 게이트 라인들의 제2 세트를 사용하여 데이터 로딩을 제어하는 한편 제1 비-이미지 데이터와 상이한 제2 비-이미지 데이터를 제2 데이터 라인들에 제공하도록 구성된다.
다른 실시예에 따르면, 제1 비-이미지 데이터는 블랙 이미지 데이터이고, 제2 비-이미지 데이터는 그레이 이미지 데이터를 포함한다.
다른 실시예에 따르면, 그레이 이미지 데이터는 복수의 상이한 그레이 레벨을 포함한다.
다른 실시예에 따르면, 제2 게이트 라인들의 제2 세트는 제2 게이트 라인들의 제1 세트와 제1 게이트 라인들 사이에 개재된다.
다른 실시예에 따르면, 제2 게이트 라인들의 제2 세트는 제1 게이트 라인들과 제2 게이트 라인들의 제1 세트 사이의 제1 게이트 라인을 포함하고, 디스플레이 드라이버 회로부는 제1 게이트 라인을 사용하여 데이터 로딩을 제어하는 한편 제2 데이터 라인들에 제1 그레이 레벨을 제공하도록 구성된다. 제2 게이트 라인들의 제2 세트는 제1 게이트 라인과 제2 게이트 라인들의 제1 세트 사이의 제2 게이트 라인을 더 포함하고, 디스플레이 드라이버 회로부는 제2 게이트 라인을 사용하여 데이터 로딩을 제어하는 한편 제2 데이터 라인들에 제2 그레이 레벨을 제공하도록 구성된다. 제2 게이트 라인들의 제2 세트는 제2 게이트 라인과 제2 게이트 라인들의 제1 세트 사이의 제3 게이트 라인을 더 포함하고, 디스플레이 드라이버 회로부는 제3 게이트 라인을 사용하여 데이터 로딩을 제어하는 한편 제2 데이터 라인들에 제3 그레이 레벨을 제공하도록 구성된다.
다른 실시예에 따르면, 그레이 레벨들은 제1 그레이 레벨에서부터 제3 그레이 레벨로 지수적으로 감소한다.
다른 실시예에 따르면, 그레이 레벨들은 제1 그레이 레벨에서부터 제3 그레이 레벨로 선형적으로 감소한다.
다른 실시예에 따르면, 제1 비-이미지 데이터 및 제2 비-이미지 데이터는 픽셀들 중 임의의 것에 제공되지 않는다.
일 실시예에 따르면, 이미지 데이터를 데이터 라인들에 제공하는 디스플레이 드라이버 회로부, 데이터 신호 감쇠기, 데이터 신호 보상기, 및 이미지 데이터를 디스플레이하도록 구성된 활성 영역을 형성하는 픽셀들을 갖는 디스플레이를 동작시키는 방법은, 데이터 신호 감쇠기를 이용하여 이미지 데이터를 블랙 데이터로 조정하는 단계, 데이터 신호 보상기를 이용하여 블랙 데이터를 그레이 데이터로 조정하는 단계, 및 디스플레이 드라이버 회로부를 이용하여 그레이 데이터를 데이터 라인들에 제공하는 단계를 포함한다. 그레이 데이터는 픽셀들 중 임의의 것을 구동하지 않는다.
다른 실시예에 따르면, 데이터 신호 감쇠기에 의해 조정된 이미지 데이터는 활성 영역 내의 노치형 비활성 구역에 대응되고, 방법은 디스플레이 드라이버 회로부를 이용하여, 활성 영역을 형성하는 픽셀들에 이미지 데이터의 적어도 일부를 제공하는 단계를 더 포함한다.
다른 실시예에 따르면, 방법은 디스플레이 드라이버 회로부를 이용하여 데이터 라인들에 블랙 데이터의 적어도 일부를 제공하는 단계를 더 포함한다. 블랙 데이터는 픽셀들 중 임의의 것을 구동하지 않는다.
다른 실시예에 따르면, 방법은 데이터 신호 보상기를 이용하여 데이터 신호 감쇠기로부터의 블랙 데이터 모두를 그레이 데이터로 조정하는 단계를 더 포함한다.
상기 내용은 단지 예시적인 것이며, 설명된 실시예에 대한 수정이 이루어질 수 있다. 전술한 실시예들은 개별적으로 또는 임의의 조합으로 구현될 수 있다.

Claims (20)

  1. 디스플레이로서,
    활성 영역을 형성하는 픽셀들;
    픽셀들을 포함하지 않는 상기 활성 영역 내의 비활성 노치(notch); 및
    상기 활성 영역 내의 상기 픽셀들에 이미지 데이터를 제공하고, 상기 비활성 노치에 대응되는 널 데이터(null data)를 제공하는 디스플레이 드라이버 회로부
    를 포함하며, 상기 널 데이터는 블랙 데이터 및 그레이 데이터를 포함하는, 디스플레이.
  2. 제1항에 있어서, 상기 비활성 노치는 상기 활성 영역에 인접한 전이 부분을 포함하며, 상기 디스플레이 드라이버 회로부에 의해 제공된 상기 그레이 데이터는 상기 전이 부분에 대응되는, 디스플레이.
  3. 제2항에 있어서, 상기 비활성 노치는 상부 부분을 포함하고, 상기 전이 부분은 상기 활성 영역과 상기 상부 부분 사이에 있고, 상기 디스플레이 드라이버 회로부에 의해 제공된 상기 블랙 데이터는 상기 상부 부분에 대응되는, 디스플레이.
  4. 제3항에 있어서, 상기 디스플레이 드라이버 회로부는 복수의 상이한 그레이 레벨을 사용하여 상기 그레이 데이터를 상기 전이 부분에 제공하는, 디스플레이.
  5. 제4항에 있어서, 상기 복수의 상이한 그레이 레벨은 선형적으로 감소하는 제1, 제2, 및 제3 그레이 레벨들을 포함하는, 디스플레이.
  6. 제4항에 있어서, 상기 복수의 상이한 그레이 레벨은 지수적으로 감소하는 제1, 제2, 및 제3 그레이 레벨들을 포함하는, 디스플레이.
  7. 제1항에 있어서, 상기 비활성 노치는 스피커, 카메라, 및 주변 광 센서를 수용하는, 디스플레이.
  8. 제7항에 있어서, 상기 픽셀들은 유기 발광 다이오드들을 포함하는, 디스플레이.
  9. 디스플레이로서,
    이미지들을 디스플레이하도록 구성된 활성 영역을 형성하는 픽셀들의 행들 및 열들 - 상기 활성 영역은 노치형 리세스를 가짐 -;
    상기 픽셀들의 행들을 가로질러 연장되고 상기 노치형 리세스에 인접한 상기 활성 영역의 에지에서 종단되는 제1 데이터 라인들;
    상기 활성 영역을 가로질러 연장되고 상기 노치형 리세스에서 종단되는 제2 데이터 라인들;
    상기 제1 데이터 라인들 및 상기 제2 데이터 라인들로부터 상기 활성 영역 내의 상기 픽셀들의 행들의 제1 세트로의 데이터 로딩을 제어하는 제1 게이트 라인들;
    상기 제2 데이터 라인들을 제외한 상기 제1 데이터 라인들로부터 상기 활성 영역 내의 상기 픽셀들의 행들의 제2 세트로의 데이터 로딩을 제어하는 제2 게이트 라인들; 및
    디스플레이 드라이버 회로부
    를 포함하며, 상기 디스플레이 드라이버 회로부는,
    상기 제1 게이트 라인들을 사용하여 상기 데이터 로딩을 제어하는 한편, 상기 제2 데이터 라인들에 이미지 데이터를 제공하고;
    상기 제2 게이트 라인들의 제1 세트를 사용하여 상기 데이터 로딩을 제어하는 한편, 상기 노치형 리세스 내의 더미 픽셀들의 제1 세트에 대한 제1 비-이미지 데이터를 상기 제2 데이터 라인들에 제공하고;
    상기 제2 게이트 라인들의 제2 세트를 사용하여 상기 데이터 로딩을 제어하는 한편, 상기 노치형 리세스 내의 더미 픽셀들의 제2 세트에 대한 제2 비-이미지 데이터를 상기 제2 데이터 라인들에 제공하도록 구성되고,
    상기 제2 비-이미지 데이터는 상기 제1 비-이미지 데이터와 상이한, 디스플레이.
  10. 제9항에 있어서, 제1 비-이미지 데이터는 블랙 이미지 데이터이고, 상기 제2 비-이미지 데이터는 그레이 이미지 데이터를 포함하는, 디스플레이.
  11. 제10항에 있어서, 상기 그레이 이미지 데이터는 복수의 상이한 그레이 레벨을 포함하는, 디스플레이.
  12. 제11항에 있어서, 상기 제2 게이트 라인들의 상기 제2 세트는 상기 제2 게이트 라인들의 상기 제1 세트와 상기 제1 게이트 라인들 사이에 개재되는, 디스플레이.
  13. 제12항에 있어서, 상기 제2 게이트 라인들의 상기 제2 세트는,
    상기 제1 게이트 라인들과 상기 제2 게이트 라인들의 상기 제1 세트 사이의 제1 게이트 라인 - 상기 디스플레이 드라이버 회로부는 상기 제1 게이트 라인을 사용하여 상기 데이터 로딩을 제어하는 한편 상기 제2 데이터 라인들에 제1 그레이 레벨을 제공하도록 구성됨 -;
    상기 제1 게이트 라인과 상기 제2 게이트 라인들의 상기 제1 세트 사이의 제2 게이트 라인 - 상기 디스플레이 드라이버 회로부는 상기 제2 게이트 라인을 사용하여 상기 데이터 로딩을 제어하는 한편 상기 제2 데이터 라인들에 제2 그레이 레벨을 제공하도록 구성됨 -; 및
    상기 제2 게이트 라인과 상기 제2 게이트 라인들의 상기 제1 세트 사이의 제3 게이트 라인 - 상기 디스플레이 드라이버 회로부는 상기 제3 게이트 라인을 사용하여 상기 데이터 로딩을 제어하는 한편 상기 제2 데이터 라인들에 제3 그레이 레벨을 제공하도록 구성됨 -을 포함하는, 디스플레이.
  14. 제13항에 있어서, 상기 그레이 레벨들은 상기 제1 그레이 레벨에서부터 상기 제3 그레이 레벨로 지수적으로 감소하는, 디스플레이.
  15. 제13항에 있어서, 상기 그레이 레벨들은 상기 제1 그레이 레벨에서부터 상기 제3 그레이 레벨로 선형적으로 감소하는, 디스플레이.
  16. 제9항에 있어서, 상기 제1 비-이미지 데이터 및 상기 제2 비-이미지 데이터는 상기 픽셀들 중 임의의 것에 제공되지 않는, 디스플레이.
  17. 이미지 데이터를 데이터 라인들에 제공하는 디스플레이 드라이버 회로부, 데이터 신호 감쇠기, 데이터 신호 보상기, 및 상기 이미지 데이터를 디스플레이하도록 구성된 활성 영역을 형성하는 픽셀들을 갖는 디스플레이를 동작시키는 방법으로서,
    상기 데이터 신호 감쇠기를 이용하여, 상기 이미지 데이터를 블랙 데이터로 조정하는 단계;
    상기 데이터 신호 보상기를 이용하여, 상기 블랙 데이터를 그레이 데이터로 조정하는 단계; 및
    상기 디스플레이 드라이버 회로부를 이용하여, 상기 그레이 데이터를 상기 데이터 라인들에 제공하는 단계
    를 포함하며,
    상기 그레이 데이터는 상기 픽셀들 중 임의의 것을 구동하지 않고,
    상기 그레이 데이터는 상기 디스플레이 내의 노치형 비활성 구역에 대응되는, 방법.
  18. 제17항에 있어서, 상기 데이터 신호 감쇠기에 의해 조정된 상기 이미지 데이터는 상기 활성 영역 내의 노치형 비활성 구역에 대응되며, 상기 방법은,
    상기 디스플레이 드라이버 회로부를 이용하여, 상기 활성 영역을 형성하는 상기 픽셀들에 상기 이미지 데이터의 적어도 일부를 제공하는 단계를 더 포함하는, 방법.
  19. 제18항에 있어서,
    상기 디스플레이 드라이버 회로부를 이용하여, 상기 블랙 데이터의 적어도 일부를 상기 데이터 라인들에 제공하는 단계를 더 포함하며, 상기 블랙 데이터는 상기 픽셀들 중 임의의 것을 구동하지 않는, 방법.
  20. 제18항에 있어서,
    상기 데이터 신호 보상기를 이용하여, 상기 데이터 신호 감쇠기로부터의 상기 블랙 데이터 모두를 그레이 데이터로 조정하는 단계를 더 포함하는, 방법.
KR1020180096488A 2017-09-01 2018-08-20 디스플레이들을 위한 데이터 신호 조정 KR102083734B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762553745P 2017-09-01 2017-09-01
US62/553,745 2017-09-01
US15/989,066 US10607549B2 (en) 2017-09-01 2018-05-24 Data signal adjustment for displays
US15/989,066 2018-05-24

Publications (2)

Publication Number Publication Date
KR20190025496A KR20190025496A (ko) 2019-03-11
KR102083734B1 true KR102083734B1 (ko) 2020-03-02

Family

ID=62791686

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180096488A KR102083734B1 (ko) 2017-09-01 2018-08-20 디스플레이들을 위한 데이터 신호 조정

Country Status (8)

Country Link
US (2) US10607549B2 (ko)
EP (1) EP3451322A1 (ko)
JP (1) JP6765397B2 (ko)
KR (1) KR102083734B1 (ko)
CN (2) CN211957069U (ko)
BR (1) BR102018016262A2 (ko)
SG (1) SG10201807239XA (ko)
TW (1) TWI684176B (ko)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10607549B2 (en) * 2017-09-01 2020-03-31 Apple Inc. Data signal adjustment for displays
CN107481669A (zh) * 2017-09-08 2017-12-15 武汉天马微电子有限公司 一种显示面板及显示装置
KR102440978B1 (ko) * 2017-10-31 2022-09-08 삼성디스플레이 주식회사 표시장치 및 이의 동작방법
US10769991B2 (en) 2017-11-02 2020-09-08 Samsung Display Co., Ltd. Display device
KR102488783B1 (ko) * 2017-11-22 2023-01-17 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 구동 방법
US11120730B2 (en) * 2017-12-14 2021-09-14 Sitronix Technology Corp. Compensation circuit for display images and method for determining compensation region of display images
US10964235B1 (en) * 2018-06-25 2021-03-30 Apple Inc. Electronic devices with narrow border displays
JP7210168B2 (ja) * 2018-06-29 2023-01-23 シナプティクス インコーポレイテッド 表示ドライバ設定装置、方法、プログラム、記憶媒体及び表示ドライバ
CN110211537B (zh) * 2018-08-22 2021-01-22 京东方科技集团股份有限公司 显示基板的驱动方法、驱动电路及显示装置
CN109119013A (zh) * 2018-09-07 2019-01-01 武汉天马微电子有限公司 显示面板的驱动方法、显示面板和显示装置
JP7178859B2 (ja) * 2018-10-10 2022-11-28 シナプティクス インコーポレイテッド 表示ドライバ、プログラム、記憶媒体及び表示画像データの生成方法
KR20200052036A (ko) * 2018-11-06 2020-05-14 엘지전자 주식회사 이동단말기
KR102609852B1 (ko) * 2019-01-16 2023-12-06 삼성디스플레이 주식회사 표시 장치 및 표시 시스템
KR102612043B1 (ko) * 2019-06-05 2023-12-07 엘지디스플레이 주식회사 발광 표시 장치 및 그 구동 방법
US11763732B2 (en) * 2019-06-25 2023-09-19 Sharp Kabushiki Kaisha Display device and image processing method
US11289050B2 (en) * 2019-08-16 2022-03-29 Silicon Works Co., Ltd. Controller and display device including the same
KR20210061484A (ko) * 2019-11-19 2021-05-28 삼성디스플레이 주식회사 표시 장치
US11778874B2 (en) 2020-03-30 2023-10-03 Apple Inc. Reducing border width around a hole in display active area
CN111477186B (zh) * 2020-05-07 2021-03-16 Tcl华星光电技术有限公司 一种时序控制器、显示面板及其驱动方法
US11250770B1 (en) * 2020-09-18 2022-02-15 Himax Technologies Limited De-jaggy processing system and method for OLED display with curved space
KR20220065953A (ko) * 2020-11-13 2022-05-23 삼성디스플레이 주식회사 표시장치
CN113628575A (zh) * 2021-08-11 2021-11-09 昆山国显光电有限公司 显示面板的亮度补偿方法、亮度补偿装置及亮度补偿系统
KR20230061647A (ko) * 2021-10-28 2023-05-09 삼성디스플레이 주식회사 표시 장치, 및 표시 장치의 구동 방법
TWI819688B (zh) * 2022-02-24 2023-10-21 友達光電股份有限公司 具非矩形主動區的顯示裝置與其畫素結構
TWI810893B (zh) * 2022-04-13 2023-08-01 大陸商北京歐錸德微電子技術有限公司 顯示驅動方法、oled顯示裝置及資訊處理裝置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140197428A1 (en) * 2013-01-11 2014-07-17 Au Optronics Corporation Display panel and display device
WO2014142183A1 (ja) 2013-03-15 2014-09-18 シャープ株式会社 アクティブマトリクス基板、アクティブマトリクス基板の製造方法、及び表示パネル
WO2017058416A1 (en) 2015-09-28 2017-04-06 Groturbel Research Llc Electronic device display with extended active area
US20170249906A1 (en) * 2016-02-29 2017-08-31 Samsung Display Co., Ltd Display device

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7623140B1 (en) 1999-03-05 2009-11-24 Zoran Corporation Method and apparatus for processing video and graphics data to create a composite output image having independent and separate layers of video and graphics
US6914602B2 (en) 2001-01-19 2005-07-05 Adobe Systems Incorporated Approximating gradients with offset midpoints
KR101137885B1 (ko) 2005-06-15 2012-04-25 엘지디스플레이 주식회사 액정표시장치와 그 검사방법
JPWO2007105700A1 (ja) * 2006-03-15 2009-07-30 シャープ株式会社 アクティブマトリクス基板およびそれを用いた表示装置
TWI352325B (en) 2006-04-17 2011-11-11 Chimei Innolux Corp A method and a circuit of the scan signal distorti
KR101533666B1 (ko) 2008-12-01 2015-07-06 삼성디스플레이 주식회사 액정 표시 장치 및 그 구동 방법
KR101406129B1 (ko) * 2012-03-28 2014-06-13 엘지디스플레이 주식회사 디스플레이 장치
US9894781B2 (en) 2012-06-06 2018-02-13 Apple Inc. Notched display layers
US8933916B1 (en) * 2012-06-26 2015-01-13 Jeffrey B. Doar Ambient light sensing for display
KR102050383B1 (ko) 2012-12-28 2019-11-29 엘지디스플레이 주식회사 유기전계발광표시장치
KR102305456B1 (ko) * 2014-12-02 2021-09-28 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법
KR102466371B1 (ko) 2014-12-30 2022-11-15 엘지디스플레이 주식회사 표시장치와 이의 구동방법
CN104835467B (zh) 2015-05-21 2017-04-05 京东方科技集团股份有限公司 一种驱动方法及其装置、显示设备
CA2892714A1 (en) * 2015-05-27 2016-11-27 Ignis Innovation Inc Memory bandwidth reduction in compensation system
CN104934007A (zh) 2015-07-06 2015-09-23 合肥京东方光电科技有限公司 数据线驱动方法及单元、源极驱动器、面板驱动装置和显示装置
US10331260B2 (en) 2015-10-30 2019-06-25 Essential Products, Inc. Variable transparency layers for electronic devices
CN105487313A (zh) 2016-01-04 2016-04-13 京东方科技集团股份有限公司 阵列基板、显示面板、显示装置及其驱动方法
KR102530765B1 (ko) * 2016-09-09 2023-05-11 삼성디스플레이주식회사 표시장치, 구동장치, 및 표시장치의 구동방법
US10185064B2 (en) 2016-10-26 2019-01-22 Microsoft Technology Licensing, Llc Curved edge display with controlled luminance
CN106843389B (zh) 2017-01-09 2022-08-05 Oppo广东移动通信有限公司 电子装置
US10607549B2 (en) * 2017-09-01 2020-03-31 Apple Inc. Data signal adjustment for displays

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140197428A1 (en) * 2013-01-11 2014-07-17 Au Optronics Corporation Display panel and display device
WO2014142183A1 (ja) 2013-03-15 2014-09-18 シャープ株式会社 アクティブマトリクス基板、アクティブマトリクス基板の製造方法、及び表示パネル
WO2017058416A1 (en) 2015-09-28 2017-04-06 Groturbel Research Llc Electronic device display with extended active area
US20170249906A1 (en) * 2016-02-29 2017-08-31 Samsung Display Co., Ltd Display device

Also Published As

Publication number Publication date
CN109427296B (zh) 2022-01-11
CN109427296A (zh) 2019-03-05
TW201913640A (zh) 2019-04-01
US20190073962A1 (en) 2019-03-07
BR102018016262A2 (pt) 2019-04-16
US11120747B2 (en) 2021-09-14
SG10201807239XA (en) 2019-04-29
JP6765397B2 (ja) 2020-10-07
EP3451322A1 (en) 2019-03-06
CN211957069U (zh) 2020-11-17
TWI684176B (zh) 2020-02-01
KR20190025496A (ko) 2019-03-11
JP2019045851A (ja) 2019-03-22
US20200202791A1 (en) 2020-06-25
US10607549B2 (en) 2020-03-31

Similar Documents

Publication Publication Date Title
KR102083734B1 (ko) 디스플레이들을 위한 데이터 신호 조정
US10657912B2 (en) Display with pixel dimming for curved edges
US10431154B2 (en) Light-emitting diode display with reduced leakage
US20200219945A1 (en) Light-Emitting Diode Displays
US10311782B2 (en) Light-emitting diode display with reduced leakage
CN110352453B (zh) 具有外部补偿和阳极复位的有机发光二极管显示器
US10224386B2 (en) Display with power supply mesh
US7139008B2 (en) Display method and display apparatus
KR101065321B1 (ko) 유기전계발광 표시장치 및 그 구동방법
US10163388B2 (en) Light-emitting diode displays with predictive luminance compensation
KR20190009022A (ko) 표시 장치 및 이의 구동 방법
WO2010041669A1 (ja) 表示装置、表示方法、プログラム、および記録媒体
CN113470579B (zh) 显示装置及驱动方法、存储介质、终端
JP2022021645A (ja) 表示装置
CN109859693B (zh) 一种阵列基板及显示装置
US11211000B2 (en) Display device and electronic device with differently layered wirings for pixel transistors
CN111816106A (zh) 显示控制方法、装置及计算机可读存储介质
CN113793562A (zh) 显示面板及其亮度补偿方法和显示装置
CN116844482A (zh) 电压控制方法、装置、电子设备及存储介质

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant