KR102080482B1 - Oxide Thin Film Transistor Array Board And Method Manufacturing Of The Same - Google Patents

Oxide Thin Film Transistor Array Board And Method Manufacturing Of The Same Download PDF

Info

Publication number
KR102080482B1
KR102080482B1 KR1020130086867A KR20130086867A KR102080482B1 KR 102080482 B1 KR102080482 B1 KR 102080482B1 KR 1020130086867 A KR1020130086867 A KR 1020130086867A KR 20130086867 A KR20130086867 A KR 20130086867A KR 102080482 B1 KR102080482 B1 KR 102080482B1
Authority
KR
South Korea
Prior art keywords
layer
igzo
electrode
igzo layer
substrate
Prior art date
Application number
KR1020130086867A
Other languages
Korean (ko)
Other versions
KR20150011650A (en
Inventor
노소영
남경진
김용민
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020130086867A priority Critical patent/KR102080482B1/en
Publication of KR20150011650A publication Critical patent/KR20150011650A/en
Application granted granted Critical
Publication of KR102080482B1 publication Critical patent/KR102080482B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Abstract

본 발명은, 기판과, 상기 기판의 일면에 형성되는 게이트 전극과, 상기 게이트 전극의 상부에 적층되는 게이트 절연막과, 상기 게이트 절연막의 상부에 형성되는 제 1 IGZO층과, 상기 제 1 IGZO층의 상부에 형성되며 도체 특성을 갖는 제 1 및 제 2 측부와 부도체 특성을 갖는 중앙부로 구분되는 제 2 IGZO층을 포함하는 IGZO층과, 상기 IGZO층의 상부에 형성되는 소스 전극 및 드레인 전극과, 상기 소스 및 드레인 전극이 형성된 상기 어레이 기판에 적층되는 보호층과, 상기 보호층 상부에 형성되며, 상기 드레인 전극을 노출하는 콘택홀을 통해 상기 드레인 전극과 연결되는 화소 전극을 포함하는 산화물 박막 트랜지스터 어레이 기판을 제공한다.The present invention provides a substrate, a gate electrode formed on one surface of the substrate, a gate insulating film stacked on the gate electrode, a first IGZO layer formed on the gate insulating film, and a first IGZO layer. An IGZO layer including a second IGZO layer formed on the first and second side portions having a conductor characteristic and a center portion having a non-conductive characteristic, a source electrode and a drain electrode formed on the IGZO layer; An oxide thin film transistor array substrate including a passivation layer stacked on the array substrate on which source and drain electrodes are formed, and a pixel electrode formed on the passivation layer and connected to the drain electrode through a contact hole exposing the drain electrode. To provide.

Description

산화물 박막 트랜지스터 어레이 기판 및 이의 제조 방법{Oxide Thin Film Transistor Array Board And Method Manufacturing Of The Same}Oxide Thin Film Transistor Array Board And Method Manufacturing Of The Same

본 발명은 인듐·갈륨·아연·산소를 포함하는 박막 트랜지스터가 형성된 산화물 박막 트랜지스터 어레이 기판 및 이의 제조 방법에 관한 것이다.
The present invention relates to an oxide thin film transistor array substrate having a thin film transistor including indium gallium zinc oxide and a method of manufacturing the same.

박막 트랜지스터 어레이 기판(Thin-Film Transistor Array Board, 이하 TFT 기판)은 주로 디스플레이 장치에서 사용될 수 있는 것으로, 액정 디스플레이 장치(Liquid Crystal Display Device, 이하 LCD 장치) 또는 유기 발광 다이오드 디스플레이 장치(Organic Light Emitting Diode Diplay Device, 이하 OLED 장치)등에 사용된다.Thin-Film Transistor Array Boards (TFT substrates) are mainly used in display devices, such as liquid crystal display devices (LCD devices) or organic light emitting diode display devices (Organic Light Emitting Diodes). Diplay Device, hereinafter referred to as OLED device).

기존에는 아모퍼스 실리콘(Amorphous Silicon)으로 형성되는 액티브층을 반도체로 사용하는 것이 일반적이였으나, 시간의 경과에 따라 특성이 변화하는 단점이 있어 높은 동작 안정성을 요구하는 OLED 장치에 적용하기 어려운 문제를 나타내고 있다. In the past, it was common to use an active layer formed of amorphous silicon as a semiconductor, but it is difficult to apply it to an OLED device requiring high operation stability due to the disadvantage that its characteristics change with time. It is shown.

이에 따라 IGZO(Indum Gallium Zinc Oxide, 이하 IGZO)를 반도체로 사용하여 OLED 장치 구동시에도 높은 동작 안정성을 제공할 수 있는 산화물 박막 트랜지스터 어레이 기판(Oxide Thin Film Transistor Array Board, 이하 산화물 TFT 기판)이 제안되었는데, 이는 도 1을 들어 설명하도록 한다.
Accordingly, Oxide Thin Film Transistor Array Board (IGZO), which uses IGZO (Indum Gallium Zinc Oxide, IGZO) as a semiconductor, can provide high operational stability even when driving OLED devices. This will be described with reference to FIG. 1.

도 1은 종래의 E/S가 형성된 산화물 박막 트랜지스터의 단면을 나타낸 도면이다.1 is a cross-sectional view of an oxide thin film transistor in which a conventional E / S is formed.

도 1에 도시된 바와 같이, 종래의 디스플레이 장치에 사용되던 산화물 TFT 기판은 어레이 기판(11)과, 게이트 전극(13)과, 게이트 절연막(15)과, 상기 게이트 절연막(15) 상부에 형성되어 게이트 전극(13)의 신호를 받는 IGZO층(17)과, 상기 IGZO층(17)의 상부에 형성되는 E/S(19)와, 상기 E/S(19)의 상부에 형성되는 소스 전극(23) 및 드레인 전극(25)으로 형성된다.As shown in FIG. 1, an oxide TFT substrate used in a conventional display device is formed on an array substrate 11, a gate electrode 13, a gate insulating layer 15, and an upper portion of the gate insulating layer 15. An IGZO layer 17 receiving a signal from the gate electrode 13, an E / S 19 formed on the IGZO layer 17, and a source electrode formed on the E / S 19. 23 and the drain electrode 25.

여기서, E/S(19)는 소스 전극(23)과 드레인 전극(25)을 형성하기 위한 식각 공정시 IGZO층(17)이 손상되는 것을 방지하는 역할을 한다.Here, the E / S 19 serves to prevent the IGZO layer 17 from being damaged during the etching process for forming the source electrode 23 and the drain electrode 25.

또한, E/S(19)는 소스 전극(23)과 게이트 전극(13)에 신호가 들어온 경우, 드레인 전극(25)으로 전하를 이동시키는 IGZO층(17)의 전하 이동도를 더욱 높이기 위하여 금속물질로 형성되며, 데이터 신호가 E/S(19)로 인가되어 드레인 전극(25)으로 이동하여 오작동하는 것을 방지하기 위해, 도면에는 도시되지 않았으나 소스 전극(23) 및 드레인 전극(25)과 상기 E/S(19) 사이에는 절연층이 형성된다.In addition, the E / S 19 may be formed of a metal in order to further increase the charge mobility of the IGZO layer 17 that transfers charges to the drain electrode 25 when a signal is input to the source electrode 23 and the gate electrode 13. It is formed of a material, and in order to prevent the data signal from being applied to the E / S 19 to move to the drain electrode 25 and malfunctioning, the source electrode 23 and the drain electrode 25 are not shown. An insulating layer is formed between the E / Ss 19.

전술한 바와 같이, E/S(19)가 형성된 박막 트랜지스터(1)는 소스 전극(23) 및 드레인 전극(25) 형성을 위한 식각 공정시 IGZO층(17)의 식각을 방지하여 산화물 TFT 기판(1)의 신뢰도를 높이는 장점이 있으나, 금속으로 형성되는 E/S(19) 및 게이트 전극(13)에 의한 기생 커패시터가 형성되어 정확한 화면을 표현하기 어려운 문제와, E/S(19)가 형성됨에 따라 면적이 증가하게 되는 박막 트랜지스터에 의해 산화물 TFT 기판의 개구율이 감소하는 문제가 발생한다.
As described above, the thin film transistor 1 having the E / S 19 formed thereon prevents the IGZO layer 17 from being etched during the etching process for forming the source electrode 23 and the drain electrode 25. 1) has the advantage of increasing the reliability, but the parasitic capacitor formed by the E / S (19) and the gate electrode 13 formed of a metal is difficult to express the correct screen, and the E / S (19) is formed As a result, a problem arises in that the aperture ratio of the oxide TFT substrate is decreased by the thin film transistor whose area increases.

본 발명은 산화물 박막 트랜지스터 어레이 기판 및 이의 제조 방법은 박막 트랜지스터가 금속으로 형성된 식각 방지층을 포함함에 따라 기생 커패시터가 발생하는 문제와, 식각 방지층으로 인해 박막 트랜지스터의 면적이 증가하는 문제 및 이에 의해 감소하는 개구율에 대한 문제를 해결하고자 한다.
According to the present invention, an oxide thin film transistor array substrate and a method of manufacturing the same have a problem in that a parasitic capacitor occurs as the thin film transistor includes an etch stop layer formed of a metal, and an area of the thin film transistor increases due to the etch stop layer, thereby reducing the problem. To solve the problem of the aperture ratio.

상기한 문제를 해결하기 위하여, 본 발명은, 기판과; 상기 기판의 일면에 형성되는 게이트 전극과; 상기 게이트 전극의 상부에 적층되는 게이트 절연막과; 상기 게이트 절연막의 상부에 형성되는 제 1 IGZO층과, 상기 제 1 IGZO층의 상부에 형성되며 도체 특성을 갖는 제 1 및 제 2 측부와 부도체 특성을 갖는 중앙부로 구분되는 제 2 IGZO층을 포함하는 IGZO층과; 상기 IGZO층의 상부에 형성되는 소스 전극 및 드레인 전극과; 상기 소스 및 드레인 전극이 형성된 상기 어레이 기판에 적층되는 보호층과; 상기 보호층 상부에 형성되며, 상기 드레인 전극을 노출하는 콘택홀을 통해 상기 드레인 전극과 연결되는 화소 전극을 포함하는 산화물 박막 트랜지스터 어레이 기판을 제공한다.In order to solve the above problems, the present invention, the substrate; A gate electrode formed on one surface of the substrate; A gate insulating layer stacked on the gate electrode; A first IGZO layer formed over the gate insulating film, and a second IGZO layer formed over the first IGZO layer and divided into first and second sides having conductor characteristics and a central portion having non-conductive characteristics. An IGZO layer; A source electrode and a drain electrode formed on the IGZO layer; A protective layer stacked on the array substrate on which the source and drain electrodes are formed; An oxide thin film transistor array substrate is formed on the passivation layer and includes a pixel electrode connected to the drain electrode through a contact hole exposing the drain electrode.

그리고, 상기 제 1 IGZO층은 반도체로 형성되는 것을 특징으로 한다.The first IGZO layer is formed of a semiconductor.

그리고, 상기 제 1 및 제 2 측부를 구성하는 산소의 비율은 상기 제 1 IGZO층을 구성하는 산소의 비율에 비해 10% 낮고, 중앙부를 구성하는 산소의 비율은 상기 제 1 IGZO층을 구성하는 산소의 비율에 비해 10% 높은 것을 포함한다.The ratio of oxygen constituting the first and second sides is 10% lower than the ratio of oxygen constituting the first IGZO layer, and the ratio of oxygen constituting the central portion is oxygen constituting the first IGZO layer. It includes 10% higher than the ratio of.

그리고, 상기 소스 전극 및 드레인 전극과 상기 IGZO층 사이에 몰리브덴, 또는 티타늄으로 이루어지는 층을 더욱 포함한다.And a layer made of molybdenum or titanium between the source and drain electrodes and the IGZO layer.

한편, 본 발명은, 기판과, 상기 기판의 일면에 형성되는 게이트 전극과, 상기 게이트 전극의 상부에 적층되는 게이트 절연막과, 상기 게이트 절연막의 상부에 형성되는 제 1 IGZO층과, 상기 제 1 IGZO층의 상부에 형성되며 도체 특성을 갖는 제 1 및 제 2 측부와 부도체 특성을 갖는 중앙부로 구분되는 제 2 IGZO층을 포함하는 IGZO층과, 상기 IGZO층의 상부에 형성되는 소스 전극 및 드레인 전극과, 상기 소스 및 드레인 전극이 형성된 상기 어레이 기판에 적층되는 보호층과, 상기 보호층 상부에 형성되며, 상기 드레인 전극을 노출하는 콘택홀을 통해 상기 드레인 전극과 연결되는 화소 전극을 포함하는 산화물 박막 트랜지스터 어레이 기판의 제조 방법에 있어서, 상기 게이트 배선 및 게이트 전극을 형성하는 단계와; 상기 게이트 배선 및 게이트 전극이 형성된 상기 기판에 상기 게이트 절연막을 적층하는 단계와; 상기 게이트 절연막의 상부에 인듐:갈륨:아연:산소의 비율이 제 1 비율을 나타내도록 제 1 IGZO물질층을 적층하고, 상기 제 1 IGZO물질층의 상부에 산소의 비율이 상기 제 1 비율보다 높은 제 2 비율을 나타내도록 제 2 IGZO물질층을 적층하여 IGZO물질층을 형성하는 단계와; 상기 IGZO물질층을 패터닝하여 IGZO층을 형성하는 단계와; 상기 IGZO층 상부에 상기 소스 및 드레인 전극을 형성하는 단계와; 상기 소스 및 드레인 전극이 형성된 상기 기판에 상기 보호층을 적층하는 단계와; 상기 드레인 전극과 중첩되는 위치의 상기 보호층에 콘택홀을 형성하는 단계와; 상기 콘택홀과 연결되어 화소 영역별 패터닝되는 상기 화소 전극을 형성하는 단계를 포함하는 산화물 박막 트랜지스터 어레이 기판의 제조 방법을 제공한다.On the other hand, the present invention, a substrate, a gate electrode formed on one surface of the substrate, a gate insulating film stacked on top of the gate electrode, a first IGZO layer formed on the gate insulating film, and the first IGZO An IGZO layer formed on top of the layer and including a second IGZO layer divided into first and second sides having conductor characteristics and a central portion having non-conductive characteristics, a source electrode and a drain electrode formed on the IGZO layer; And a protective layer stacked on the array substrate on which the source and drain electrodes are formed, and a pixel electrode formed on the protective layer and connected to the drain electrode through a contact hole exposing the drain electrode. A method of manufacturing an array substrate, comprising: forming the gate wiring and the gate electrode; Stacking the gate insulating film on the substrate on which the gate wiring and the gate electrode are formed; A first IGZO material layer is stacked on top of the gate insulating film so that the ratio of indium: gallium: zinc: oxygen is indicative of the first ratio, and the ratio of oxygen on top of the first IGZO material layer is higher than the first ratio. Stacking a second IGZO material layer to exhibit a second ratio to form an IGZO material layer; Patterning the IGZO material layer to form an IGZO layer; Forming the source and drain electrodes on the IGZO layer; Stacking the protective layer on the substrate on which the source and drain electrodes are formed; Forming a contact hole in the protective layer at a position overlapping with the drain electrode; A method of manufacturing an oxide thin film transistor array substrate, the method comprising: forming the pixel electrode connected to the contact hole and patterned for each pixel region.

그리고, 상기 제 2 IGZO층은 산소의 비율이 상기 제 1 IGZO층의 산소의 비율보다 적어도 10% 많은 것을 특징으로 한다.The second IGZO layer is characterized in that the proportion of oxygen is at least 10% greater than the proportion of oxygen in the first IGZO layer.

그리고, 상기 IGZO층을 형성하는 단계는 상기 IGZO층 상부 중앙에 돌출된 형태의 포토 레지스트 패턴을 형성하는 단계와; 상기 IGZO층을 수소(H2), 헬륨(He), 아르곤(Ar), 질소(N2) 중 어느 하나를 포함하는 가스를 사용하여 플라즈마 처리를 하는 단계를 더욱 포함한다.The forming of the IGZO layer may include forming a photoresist pattern protruding from an upper center of the IGZO layer; Plasma treatment of the IGZO layer using a gas containing any one of hydrogen (H 2), helium (He), argon (Ar), and nitrogen (N 2).

그리고, 상기 소스 전극 및 드레인 전극과 상기 IGZO층 사이에 몰리브덴, 또는 티타늄으로 이루어지는 층을 형성하는 단계를 더욱 포함한다.And forming a layer made of molybdenum or titanium between the source electrode and the drain electrode and the IGZO layer.

그리고, 상기 제 1 비율은 1:1:1:3이고, 상기 제 2 비율은 1:1:1:3.3인 것을 포함한다.
The first ratio is 1: 1: 1: 3, and the second ratio is 1: 1: 1: 3.3.

본 발명에 따른 산화물 박막 트랜지스터 어레이 기판 및 이의 제조 방법은, 반도체로 사용되는 제 1 IGZO층과, 도체 특성을 갖는 제 1 및 제 2 측면과 부도체 특성을 갖는 중앙부가 형성된 제 2 IGZO층이 순차적으로 적층된 박막 트랜지스터 및 이의 제조 방법을 제공함으로써, 전하 이동도가 높고, 박막 트랜지스터 내에서 형성되는 기생 커패시터가 감소하며, 박막 트랜지스터를 소형화하여 개구율을 향상시킬 수 있는 효과를 갖는다.
An oxide thin film transistor array substrate and a method of manufacturing the same according to the present invention include a first IGZO layer used as a semiconductor, a first IGZO layer having a conductor characteristic, and a second IGZO layer having a central portion having a non-conductive characteristic in that order. By providing a stacked thin film transistor and a method of manufacturing the same, the charge mobility is high, the parasitic capacitors formed in the thin film transistor are reduced, and the thin film transistor can be miniaturized to improve the aperture ratio.

도 1은 종래의 E/S가 형성된 산화물 박막 트랜지스터 어레이 기판의 단면을 나타낸 도면이다.
도 2a 및 도 2b는 본 발명의 실시예에 따른 산화물 박막 트랜지스터 어레이 기판의 박막 트랜지스터를 나타낸 도면이다.
도 3a 내지 도 3l은 본 발명의 실시예에 따른 산화물 박막 트랜지스터 어레이 기판을 제조하는 과정을 나타낸 흐름도이다.1 is a cross-sectional view of an oxide thin film transistor array substrate having a conventional E / S.
2A and 2B illustrate a thin film transistor of an oxide thin film transistor array substrate according to an exemplary embodiment of the present invention.
3A to 3L are flowcharts illustrating a process of manufacturing an oxide thin film transistor array substrate according to an exemplary embodiment of the present invention.

이하, 도면을 참조하여 본 발명의 실시예에 따른 산화물 박막 트랜지스터 어레이 기판을 설명하도록 한다.Hereinafter, an oxide thin film transistor array substrate according to an exemplary embodiment of the present invention will be described with reference to the accompanying drawings.

도 2a 및 도 2b는 본 발명의 실시예에 따른 산화물 박막 트랜지스터 어레이 기판의 산화물 박막 트랜지스터를 나타낸 도면이다.2A and 2B illustrate an oxide thin film transistor of an oxide thin film transistor array substrate according to an exemplary embodiment of the present invention.

본 발명의 실시예에 따른 산화물 TFT 기판(100)은 게이트 배선(127)과 데이터 배선(128)으로 구분되는 단위 화소 영역(SP)이 정의된 어레이 기판(111)과, 게이트 전극(113)과, 게이트 절연막(115)과, 제 1 IGZO층(117a)과 제 2 IGZO층(117b)로 형성되는 IGZO층(117)과, 소스 전극(123)과, 드레인 전극(125)으로 형성되는 박막 트랜지스터(TR)가 게이트 배선(127)과 데이터 배선(128)의 교차점에서 형성된다.The oxide TFT substrate 100 according to an exemplary embodiment of the present invention includes an array substrate 111 in which a unit pixel region SP divided into a gate line 127 and a data line 128 is defined, a gate electrode 113, And a thin film transistor formed of a gate insulating film 115, an IGZO layer 117 formed of a first IGZO layer 117a and a second IGZO layer 117b, a source electrode 123, and a drain electrode 125. TR is formed at the intersection of the gate wiring 127 and the data wiring 128.

이러한 산화물 TFT 기판(100)을 디스플레이 장치로 구성하기 위해, 게이트 절연막(115), IGZO층(117), 소스 전극(123), 드레인 전극(125)의 상부에 드레인 전극(125)과 중첩되는 위치에 콘택홀(129)이 형성된 보호막(130)과, 이의 상부에 적층되어 단위 화소 영역(SP)별로 패터닝되는 화소 전극(131)이 형성된다.In order to configure the oxide TFT substrate 100 as a display device, a position overlapping the drain electrode 125 on the gate insulating film 115, the IGZO layer 117, the source electrode 123, and the drain electrode 125. A passivation layer 130 having a contact hole 129 formed thereon, and a pixel electrode 131 stacked on the upper portion and patterned for each unit pixel region SP are formed.

어레이 기판(111)은 절연성이 있는 것으로, 주로 빛이 통과할 수 있는 유리, 또는 석영이 사용될 수 있으며, 경우에 따라 플라스틱이 사용될 수도 있다.The array substrate 111 is insulative, and glass or quartz, through which light can pass, may be used, and plastic may be used in some cases.

게이트 전극(113)은 게이트 드라이버(미도시)와 연결되어 제어 신호를 인가받는다.The gate electrode 113 is connected to a gate driver (not shown) to receive a control signal.

IGZO층(117)은 제 1 IGZO층(117a)과 제 2 IGZO층(117b)으로 형성되고, 이를 형성하는 제 1 IGZO층(117a)과 제 2 IGZO층(117b)는 각각 서로 다른 전도율을 나타낸다.The IGZO layer 117 is formed of the first IGZO layer 117a and the second IGZO layer 117b, and the first IGZO layer 117a and the second IGZO layer 117b forming the same have different conductivity. .

IGZO층(117)을 구성하는 제 1 IGZO층(117a)은 인듐, 갈륨, 아연, 산소가 1:1:1:3의 비율로 구성된 비정질 산화물 반도체인 IGZO로 형성되는 것으로, 게이트 전극(113)과 소스 전극(123)에서 동시에 전압을 인가할 때에 한하여 드레인 전극(125)으로 소스 전극(123)의 전압을 인가하는 특징이 있다.The first IGZO layer 117a constituting the IGZO layer 117 is formed of IGZO, an amorphous oxide semiconductor composed of indium, gallium, zinc, and oxygen in a ratio of 1: 1: 1: 3, and the gate electrode 113 The voltage of the source electrode 123 is applied to the drain electrode 125 only when the voltage is simultaneously applied by the and source electrodes 123.

제 2 IGZO층(117b)은 제 1 및 제 2 측부(A1, A2)와 중앙부(B)를 구비하는 것으로, 제 1 및 제 2 측부(A1, A2)는 IGZO층(117)의 양 측면 상부에 형성되는 소스 및 드레인 전극(123, 125)이 제 1 IGZO층(117a)과 전기적으로 연결되는 면적을 증가시키기 위해 높은 전도율을 갖는다.The second IGZO layer 117b has first and second side portions A1 and A2 and a central portion B, and the first and second side portions A1 and A2 have upper sides on both sides of the IGZO layer 117. The source and drain electrodes 123 and 125 formed at the upper portion have a high conductivity to increase an area electrically connected to the first IGZO layer 117a.

반면, 중앙부(B)는 소스 및 드레인 전극(123, 125)이 연결된 제 1 및 제 2 측부(A1, A2)간에 전압 인가가 이루어지지 않도록 부도체 특성을 나타낸다.On the other hand, the central portion B exhibits insulator characteristics such that voltage is not applied between the first and second side portions A1 and A2 to which the source and drain electrodes 123 and 125 are connected.

한편, IGZO층(117)의 양 측면 상부에 형성되는 소스 전극(123)과 드레인 전극(125)은 불투명 금속으로 형성되는 것이 일반적인데, 이들을 증착하기 전에 상기 제 2 IGZO층(117b)는 다량의 O2를 포함하고 있어 소스 및 드레인 전극(123, 125)이 산화되는 것을 방지하기 위해 몰리브덴(Mo), 또는 티타늄(Ti) 등을 단일, 또는 다중 증착할 수 있다.On the other hand, the source electrode 123 and the drain electrode 125 formed on both sides of the IGZO layer 117 is generally formed of an opaque metal, the second IGZO layer 117b is a large amount before depositing them it comprises a single O 2 may be deposited, or a multiple of molybdenum (Mo), or titanium (Ti), etc. in order to prevent oxidation, the source and drain electrodes (123, 125).

이러한 구조로 형성되는 산화물 TFT 기판(100)은 5개의 마스크 레이어를 사용하여 형성할 수 있는데, 이는 아래 도 3a 내지 도 3l을 들어 설명하도록 한다.
The oxide TFT substrate 100 formed with such a structure may be formed using five mask layers, which will be described below with reference to FIGS. 3A to 3L.

도 3a 내지 도 3k은 본 발명의 실시예에 따른 산화물 박막 트랜지스터 어레이 기판을 형성하는 과정을 나타낸 흐름도이다.3A to 3K are flowcharts illustrating a process of forming an oxide thin film transistor array substrate according to an exemplary embodiment of the present invention.

도 3a에 도시된 바와 같이, 본 발명의 실시예에 따른 TFT 기판을 형성하기 위하여, 어레이 기판(111) 상에 제 1 금속 물질(141)과 제 1 포토 레지스트층(미도시)을 적층한 후, 개구부(O)와 차단부(C)가 형성된 제 1 마스크 레이어(M1)를 사용하여 제 1 포토 레지스트 패턴(151)을 형성한다.As shown in FIG. 3A, in order to form a TFT substrate according to an embodiment of the present invention, after stacking a first metal material 141 and a first photoresist layer (not shown) on an array substrate 111. The first photoresist pattern 151 is formed using the first mask layer M1 having the opening O and the blocking portion C formed therein.

이후, 도 3b에 도시된 바와 같이, 상기 제 1 금속 물질(도 3a의 141)을 식각하여 게이트 전극(113)을 형성한 후, 제 1 포토 레지스트 패턴(도 3a의 151)을 제거하고, 게이트 절연막(115)을 적층한다.Thereafter, as shown in FIG. 3B, after the first metal material (141 of FIG. 3A) is etched to form a gate electrode 113, the first photoresist pattern (151 of FIG. 3A) is removed and the gate is removed. The insulating film 115 is laminated.

이후, 도 3c에 도시된 바와 같이, 게이트 절연막(115)의 상부에 제 1 IGZO물질층(116a)과 제 2 IGZO물질층(116b)을 증착한다. 3C, the first IGZO material layer 116a and the second IGZO material layer 116b are deposited on the gate insulating layer 115.

이때, 제 1 IGZO물질층(116a)을 형성하는 IGZO의 인듐, 갈륨, 아연, 산소의 비율이 1:1:1:3인 경우, 제 2 IGZO물질층(116b)을 형성하는 IGZO의 인듐, 갈륨, 아연, 산소의 비율은 적어도 1:1:1:3.3이 되어야 한다.In this case, when the ratio of indium, gallium, zinc, and oxygen of the IGZO forming the first IGZO material layer 116a is 1: 1: 1: 3, the indium of IGZO forming the second IGZO material layer 116b, The ratio of gallium, zinc and oxygen should be at least 1: 1: 1: 3.3.

이는 산소의 비율이 높아질수록 전도율이 낮아지고, 산소의 비율이 낮아질수록 전도율이 높아지는 IGZO의 특성에 따른 비율로써, 전자의 이동률을 높이기 위해 제 1 IGZO물질층(116a)의 산소 비율을 낮출 경우에도 제 2 IGZO물질층(116b)의 산소 비율은 제 1 IGZO물질층(116a)의 산소 비율에 비해 적어도 10% 높게 구성되어야 하며, 부도체 수준의 전도율을 나타내도록 형성하는 것이 바람직하다.This is a ratio according to the characteristics of IGZO in which the conductivity becomes lower as the ratio of oxygen increases, and the conductivity becomes higher as the ratio of oxygen decreases. The oxygen ratio of the second IGZO material layer 116b should be at least 10% higher than the oxygen ratio of the first IGZO material layer 116a, and is preferably formed so as to exhibit conductivity of the non-conductive level.

이후, 도 3d에 도시된 바와 같이 제 2 포토 레지스트층(미도시)을 적층한 후, 하프톤(H)과 개구부(O)와 차단부(C)가 형성된 제 2 마스크 레이어(M2)를 사용하여 게이트 전극(113)의 중앙에 철부(158)가 형성되도록 노광하여 제 2 포토 레지스트 패턴(152)을 형성하고, 노출된 제 1 및 제 2 IGZO물질층(116a, 116b)을 습식 식각하여 제 1 및 제 2 IGZO층(117a, 117b)으로 형성한다. Thereafter, as illustrated in FIG. 3D, after stacking the second photoresist layer (not shown), the second mask layer M2 having the halftone H, the opening O, and the blocking part C is formed. The second photoresist pattern 152 is formed by exposing the convex portion 158 to be formed in the center of the gate electrode 113, and wet etching the exposed first and second IGZO material layers 116a and 116b to form a second photoresist pattern 152. It is formed of the first and second IGZO layers 117a and 117b.

이후, 도 3e에 도시된 바와 같이, 제 2 포토 레지스트 패턴(152)을 중앙의 철부(158)만 남도록 애싱(Ashing)한다.Thereafter, as shown in FIG. 3E, the second photoresist pattern 152 is ashed so that only the central convex portion 158 remains.

이 경우, 부도체 상태의 제 2 IGZO층(117b)은 게이트 절연막(115)과 제 2 포토 레지스트 패턴(도 3d의 152)의 철부(158)에 맞닿는 면을 제외한 제 1 및 제 2 측부(A1, A2)가 노출된다.In this case, the second IGZO layer 117b in the non-conductive state has the first and second side portions A1, except for the surface contacting the gate insulating film 115 and the convex portion 158 of the second photoresist pattern 152 of FIG. 3D. A2) is exposed.

이후, 도 3f와 같이 패터닝된 IGZO층(117)에 대해 플라즈마 처리를 통한 도체화 공정을 진행한다.Thereafter, the conductorization process through plasma treatment is performed on the patterned IGZO layer 117 as shown in FIG. 3F.

단, IGZO를 탈산소화 하기 위해 가스에 포함되는 구성물질(160)은 수소(H2), 헬륨(He), 아르곤(Ar), 질소(N2) 중 어느 하나를 포함한다.However, the constituent material 160 included in the gas to deoxygenate IGZO includes one of hydrogen (H 2), helium (He), argon (Ar), and nitrogen (N 2).

상기와 같은 구성물질(160)로 플라즈마 처리를 진행하면, 제 2 IGZO층(117b)을 구성하는 IGZO의 산소가 IGZO로부터 분리되는 현상이 발생하면서 제 1 및 제 2 측부(A1, A2)의 IGZO 산소 비율이 감소하게 되고, 이에 따라 제 1 및 제 2 측부(A1, A2)는 도체 특성을 나타낸다.When the plasma treatment is performed with the constituent material 160 as described above, oxygen of the IGZO constituting the second IGZO layer 117b is separated from the IGZO while the IGZO of the first and second sides A1 and A2 is generated. The oxygen ratio is reduced, whereby the first and second sides A1 and A2 exhibit conductor characteristics.

이후, 도 3g에 도시된 바와 같이, 제 2 포토 레지스터 패턴(도 3d의 152)의 철부(도 3f의 158)를 제거한 후, 제 2 IGZO층(117b)의 상부에 제 2 금속 물질(142)과 제 3 포토 레지스트층(148)을 적층한다 3G, after removing the convex portion 158 of FIG. 3F of the second photoresist pattern 152 of FIG. 3D, the second metal material 142 is disposed on the second IGZO layer 117b. And third photoresist layer 148 are laminated.

한편, 제 2 IGZO층(117b)은 구조 내에 다량의 산소를 포함하고 있어 소스 및 드레인 전극(123, 125)을 산화시킬 수 있는데, 이를 방지하기 위하여 몰리브덴(Mo) 또는 티타늄(Ti)과 같은 금속층을 IGZO층(117)의 상부에 먼저 적층한 후, 제 2 금속 물질(142)을 적층할 수 있다.Meanwhile, the second IGZO layer 117b contains a large amount of oxygen in the structure to oxidize the source and drain electrodes 123 and 125. In order to prevent this, a metal layer such as molybdenum (Mo) or titanium (Ti) is prevented. After the first stacked on the IGZO layer 117, the second metal material 142 may be laminated.

이후, 도 3h와 같이 개구부(O)와 차단부(C)가 형성된 제 3 마스크 레이어(M3)를 이용하여 제 3 포토 레지스트층(148)을 노광하고, 제 2 금속 물질(142)을 식각한다.Thereafter, as illustrated in FIG. 3H, the third photoresist layer 148 is exposed using the third mask layer M3 having the opening O and the blocking part C, and the second metal material 142 is etched. .

이때, 제 2 금속 물질(142)은 식각 공정에 의해 도 3i와 같이 소스 전극(123)과 드레인 전극(125)을 형성하며, 이때, 제 2 IGZO층(117b)은 제 2 금속 물질(도 3h의 142)의 식각 공정시 손상될 수 있는 제 1 IGZO층(117a)을 보호하는 역할을 한다.In this case, the second metal material 142 forms the source electrode 123 and the drain electrode 125 by an etching process, as shown in FIG. 3I, wherein the second IGZO layer 117b is formed of the second metal material (FIG. 3H). 142 protects the first IGZO layer 117a which may be damaged during the etching process.

이후, 도 3j와 같이 보호층(130)과 제 4 포토 레지스트층(149)을 적층한 후, 보호층(130) 하부에 위치하는 드레인 전극(125)과 보호층(130) 상부에 형성되는 화소 전극(도 2b의 131)이 연결될 수 있도록 개구부(O)와 차단부(C)가 형성된 제 4 마스크 레이어(M4)를 이용하여 상기 제 4 포토 레지스트층(149)의 일부를 노광한 후, 보호층(130)을 식각하여 콘택홀(도 2a의 129)을 형성한다.Subsequently, as shown in FIG. 3J, the passivation layer 130 and the fourth photoresist layer 149 are stacked, and then the pixel formed on the drain electrode 125 and the passivation layer 130 disposed under the passivation layer 130. After exposing a portion of the fourth photoresist layer 149 using the fourth mask layer M4 having the opening O and the blocking portion C formed therein so that the electrodes 131 of FIG. 2B can be connected, the protection is performed. The layer 130 is etched to form contact holes (129 of FIG. 2A).

이후, 도 3k와 같이 콘택홀(129)이 형성된 어레이 기판(111)상에 전극 물질(미도시)과 제 5 포토 레지스트층(미도시)을 적층한 후, 개구부(O)와 차단부(C)가 된 제 5 마스크 레이어(M5)를 이용하여 상기 제 5 포토 레지스트층을 노광함으로써 제 5 포토 레지스트 패턴(150)을 형성한 후, 전극 물질을 식각하고, 도 3l과 같이제 5 포토 레지스트 패턴(150)을 제거하여 화소 전극(131)을 형성한다.Thereafter, an electrode material (not shown) and a fifth photoresist layer (not shown) are stacked on the array substrate 111 on which the contact holes 129 are formed, as shown in FIG. 3K, and then the opening O and the blocking part C are formed. The fifth photoresist pattern 150 is formed by exposing the fifth photoresist layer using the fifth mask layer M5, which is then, to etch the electrode material, and as shown in FIG. 3L, the fifth photoresist pattern. The pixel electrode 131 is formed by removing the 150.

이때, 전극 물질은 가시 투과율이 높고, 전도성이 높은 도체인 것을 사용하는 것이 바람직하다.
At this time, it is preferable that the electrode material is a conductor having high visible transmittance and high conductivity.

이상, 전술한 바와 같이 5번의 마스크 레이어 공정을 통하여 형성되는 산화물 TFT 기판은 반도체로 형성된 제 1 IGZO층(117a)과, 소스 전극(123) 및 드레인 전극(125)을 식각할 때 제 1 IGZO층(117a)이 식각되는 것을 방지하며, 소스 전극(123) 및 드레인 전극(125)이 제 1 IGZO층(117a)과 전기적으로 연결되는 면적을 증가시키는 제 1 및 제 2 측부(A1, A2)와, 이들간에 전압 인가가 발생하지 않도록 높은 저항을 갖는 중앙부(B)로 구성된 제 2 IGZO층(117b)이 형성되는 것으로, 박막 트랜지스터 구조에서 발생하던 기생 커패시터 용량을 감소시키며, 이를 제조하는 공정의 복잡도가 감소할 뿐더러, 고온으로 진행되는 열처리 공정이 없어 어레이 기판(111)의 재료 선택 폭이 다양해지는 장점과 크기가 감소한 박막 트랜지스터에 의해 개구율이 증가하는 장점이 있다.
As described above, the oxide TFT substrate formed through the fifth mask layer process has the first IGZO layer 117a formed of a semiconductor, and the first IGZO layer when the source electrode 123 and the drain electrode 125 are etched. First and second sides A1 and A2 for preventing the 117a from being etched and increasing an area in which the source electrode 123 and the drain electrode 125 are electrically connected to the first IGZO layer 117a. In addition, the second IGZO layer 117b including the central portion B having a high resistance is formed so that voltage application does not occur therebetween, thereby reducing the capacitance of the parasitic capacitor generated in the thin film transistor structure, and the complexity of manufacturing the same. In addition, there is no heat treatment process that proceeds to a high temperature, there is an advantage that the material selection range of the array substrate 111 is varied, and the aperture ratio is increased by the thin film transistor having a reduced size.

또한, 상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자는 각 IGZO층의 특성 및 하기의 특허청구범위에 기재된 본 발명의 기술적 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.In addition, while described above with reference to a preferred embodiment of the present invention, those skilled in the art without departing from the spirit and scope of the present invention described in the characteristics of each IGZO layer and the claims below It will be appreciated that various modifications and variations can be made in the present invention.

100 : 산화물 TFT 기판 111 : 어레이 기판
113 : 게이트 전극 115 : 게이트 절연막
117 : IGZO층 A1,A2,B : 제 1, 2측부, 중앙부
123 : 소스 전극 125 : 드레인 전극
130 : 보호층 131 : 화소 전극100: oxide TFT substrate 111: array substrate
113: gate electrode 115: gate insulating film
117: IGZO layer A1, A2, B: 1st, 2nd side, center part
123: source electrode 125: drain electrode
130: protective layer 131: pixel electrode

Claims (9)

기판과;
상기 기판의 일면에 형성되는 게이트 전극과;
상기 게이트 전극의 상부에 적층되는 게이트 절연막과;
상기 게이트 절연막의 상부에 형성되는 제 1 IGZO층과, 상기 제 1 IGZO층의 상부에 형성되며 도체 특성을 갖는 제 1 및 제 2 측부와 부도체 특성을 갖는 중앙부로 구분되는 제 2 IGZO층을 포함하는 IGZO층과;
상기 IGZO층의 상부에 형성되는 소스 전극 및 드레인 전극과;
상기 소스 및 드레인 전극이 형성된 상기 기판에 적층되는 보호층과;
상기 보호층 상부에 형성되며, 상기 드레인 전극을 노출하는 콘택홀을 통해 상기 드레인 전극과 연결되는 화소 전극을 포함하며,
상기 소스 전극 및 드레인 전극과 상기 제 2 IGZO층 사이에 적층되는 금속층을 포함하는 산화물 박막 트랜지스터 어레이 기판.
A substrate;
A gate electrode formed on one surface of the substrate;
A gate insulating layer stacked on the gate electrode;
A first IGZO layer formed over the gate insulating film, and a second IGZO layer formed over the first IGZO layer and divided into first and second sides having conductor characteristics and a central portion having non-conductive characteristics. An IGZO layer;
A source electrode and a drain electrode formed on the IGZO layer;
A protective layer laminated on the substrate on which the source and drain electrodes are formed;
A pixel electrode formed on the passivation layer and connected to the drain electrode through a contact hole exposing the drain electrode;
And a metal layer stacked between the source electrode and the drain electrode and the second IGZO layer.
제 1 항에 있어서,
상기 제 1 IGZO층은 반도체로 형성되는 것을 특징으로 하는 산화물 박막 트랜지스터 어레이 기판.
The method of claim 1,
And the first IGZO layer is formed of a semiconductor.
제 1 항에 있어서,
상기 제 2 IGZO층은 산소의 비율이 상기 제 1 IGZO층의 산소의 비율보다 적어도 10% 많은 산화물 박막 트랜지스터 어레이 기판.
The method of claim 1,
And the second IGZO layer has at least 10% more oxygen than the proportion of oxygen in the first IGZO layer.
삭제delete 기판과, 상기 기판의 일면에 형성되는 게이트 전극과, 상기 게이트 전극의 상부에 적층되는 게이트 절연막과, 상기 게이트 절연막의 상부에 형성되는 제 1 IGZO층과, 상기 제 1 IGZO층의 상부에 형성되며 도체 특성을 갖는 제 1 및 제 2 측부와 부도체 특성을 갖는 중앙부로 구분되는 제 2 IGZO층을 포함하는 IGZO층과, 상기 IGZO층의 상부에 형성되는 소스 전극 및 드레인 전극과, 상기 소스 및 드레인 전극이 형성된 상기 기판에 적층되는 보호층과, 상기 보호층 상부에 형성되며, 상기 드레인 전극을 노출하는 콘택홀을 통해 상기 드레인 전극과 연결되는 화소 전극을 포함하며, 상기 소스 전극 및 드레인 전극과 상기 제2 IGZO층 사이에 적층되는 금속층을 포함하는 산화물 박막 트랜지스터 어레이 기판의 제조 방법에 있어서,
상기 게이트 전극을 형성하는 단계와;
상기 게이트 전극이 형성된 상기 기판에 상기 게이트 절연막을 적층하는 단계와;
상기 게이트 절연막의 상부에 인듐:갈륨:아연:산소의 비율이 제 1 비율을 나타내도록 제 1 IGZO물질층을 적층하고, 상기 제 1 IGZO물질층의 상부에 산소의 비율이 상기 제 1 비율보다 높은 제 2 비율을 나타내도록 제 2 IGZO물질층을 적층하여 IGZO물질층을 형성하는 단계와;
상기 IGZO물질층을 패터닝하여 IGZO층을 형성하는 단계와;
상기 제 2 IGZO층 상부에 금속층을 적층하는 단계와;
상기 금속층 상부에 상기 소스 및 드레인 전극을 형성하는 단계와;
상기 소스 및 드레인 전극이 형성된 상기 기판에 상기 보호층을 적층하는 단계와;
상기 드레인 전극과 중첩되는 위치의 상기 보호층에 콘택홀을 형성하는 단계와;
상기 콘택홀과 연결되어 화소 영역별 패터닝되는 상기 화소 전극을 형성하는 단계
를 포함하는 산화물 박막 트랜지스터 어레이 기판의 제조 방법.
A substrate, a gate electrode formed on one surface of the substrate, a gate insulating film stacked on the gate electrode, a first IGZO layer formed on the gate insulating film, and an upper portion of the first IGZO layer. An IGZO layer comprising a second IGZO layer divided into first and second sides having conductor characteristics and a central portion having non-conductive characteristics, a source electrode and a drain electrode formed on the IGZO layer, and the source and drain electrodes A protective layer stacked on the substrate, and a pixel electrode formed on the protective layer and connected to the drain electrode through a contact hole exposing the drain electrode, wherein the source electrode, the drain electrode, and the first electrode are formed. In the method for producing an oxide thin film transistor array substrate comprising a metal layer laminated between two IGZO layers,
Forming the gate electrode;
Stacking the gate insulating film on the substrate on which the gate electrode is formed;
A first IGZO material layer is stacked on top of the gate insulating film so that the ratio of indium: gallium: zinc: oxygen is indicative of the first ratio, and the ratio of oxygen on top of the first IGZO material layer is higher than the first ratio. Stacking a second IGZO material layer to exhibit a second ratio to form an IGZO material layer;
Patterning the IGZO material layer to form an IGZO layer;
Stacking a metal layer on the second IGZO layer;
Forming the source and drain electrodes on the metal layer;
Stacking the protective layer on the substrate on which the source and drain electrodes are formed;
Forming a contact hole in the protective layer at a position overlapping with the drain electrode;
Forming the pixel electrode connected to the contact hole and patterned for each pixel region
Method of manufacturing an oxide thin film transistor array substrate comprising a.
제 5 항에 있어서,
상기 제 2 IGZO층은 산소의 비율이 상기 제 1 IGZO층의 산소의 비율보다 적어도 10% 많은 것을 특징으로 하는 산화물 박막 트랜지스터 어레이 기판의 제조 방법.
The method of claim 5, wherein
And said second IGZO layer has a proportion of oxygen at least 10% greater than a proportion of oxygen in said first IGZO layer.
제 5 항에 있어서,
상기 IGZO층을 형성하는 단계는
상기 IGZO층 상부 중앙에 돌출된 형태의 포토 레지스트 패턴을 형성하는 단계와;
상기 IGZO층을 수소(H2), 헬륨(He), 아르곤(Ar), 질소(N2) 중 어느 하나를 포함하는 가스를 사용하여 플라즈마 처리를 하는 단계
를 더욱 포함하는 산화물 박막 트랜지스터 어레이 기판의 제조 방법.
The method of claim 5, wherein
Forming the IGZO layer
Forming a photoresist pattern protruding from an upper center of the IGZO layer;
Plasma treatment of the IGZO layer using a gas containing any one of hydrogen (H 2), helium (He), argon (Ar), and nitrogen (N 2).
Method of manufacturing an oxide thin film transistor array substrate further comprising.
삭제delete 제 5 항에 있어서,
상기 제 1 비율은 1:1:1:3이고, 상기 제 2 비율은 1:1:1:3.3인 것을 포함하는 산화물 박막 트랜지스터 어레이 기판의 제조 방법.The method of claim 5, wherein
And the first ratio is 1: 1: 1: 3, and the second ratio is 1: 1: 1: 3.3.
KR1020130086867A 2013-07-23 2013-07-23 Oxide Thin Film Transistor Array Board And Method Manufacturing Of The Same KR102080482B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130086867A KR102080482B1 (en) 2013-07-23 2013-07-23 Oxide Thin Film Transistor Array Board And Method Manufacturing Of The Same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130086867A KR102080482B1 (en) 2013-07-23 2013-07-23 Oxide Thin Film Transistor Array Board And Method Manufacturing Of The Same

Publications (2)

Publication Number Publication Date
KR20150011650A KR20150011650A (en) 2015-02-02
KR102080482B1 true KR102080482B1 (en) 2020-02-24

Family

ID=52488007

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130086867A KR102080482B1 (en) 2013-07-23 2013-07-23 Oxide Thin Film Transistor Array Board And Method Manufacturing Of The Same

Country Status (1)

Country Link
KR (1) KR102080482B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220013710A (en) 2020-07-27 2022-02-04 한양대학교 산학협력단 Thin Film Transistor with Heterojunction Metal Oxide Semiconductor Layer, Display Device Comprising Same and Method for Manufacturing Same

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102563778B1 (en) * 2015-12-30 2023-08-04 엘지디스플레이 주식회사 Thin film transistor and display device having thereof
CN107275412A (en) * 2017-06-22 2017-10-20 深圳市华星光电技术有限公司 Metal oxide thin-film transistor and preparation method thereof, display panel
CN109037240B (en) * 2018-07-27 2020-11-10 京东方科技集团股份有限公司 Array substrate, manufacturing method thereof, display panel and display device

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101489652B1 (en) * 2008-09-02 2015-02-06 삼성디스플레이 주식회사 Thin film transistor array substrate and method of fabricating the same
KR101213708B1 (en) * 2009-06-03 2012-12-18 엘지디스플레이 주식회사 Array substrate and method of fabricating the same
JP5708910B2 (en) * 2010-03-30 2015-04-30 ソニー株式会社 THIN FILM TRANSISTOR, MANUFACTURING METHOD THEREOF, AND DISPLAY DEVICE

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220013710A (en) 2020-07-27 2022-02-04 한양대학교 산학협력단 Thin Film Transistor with Heterojunction Metal Oxide Semiconductor Layer, Display Device Comprising Same and Method for Manufacturing Same

Also Published As

Publication number Publication date
KR20150011650A (en) 2015-02-02

Similar Documents

Publication Publication Date Title
KR102080065B1 (en) Thin film transistor array substrate and method for fabricating the same
US9685469B2 (en) Display with semiconducting oxide and polysilicon transistors
KR101233348B1 (en) Display device and method for manufacturing the same
KR102075530B1 (en) Thin film transistor array substrate and method for manufacturing of the same, and display apparatus including the same
KR102127781B1 (en) Thin film transistor array substrate and method for fabricating the same
KR101246789B1 (en) Array substrate and method of fabricating the same
KR20140074660A (en) Array substrate and method of fabricating the same
KR101922937B1 (en) Thin film transistor array substrate and method for fabricating the same
KR20110113040A (en) Array substrate for organic electroluminescent device
KR101134989B1 (en) Method of fabricating array substrate
KR102080482B1 (en) Oxide Thin Film Transistor Array Board And Method Manufacturing Of The Same
KR101948171B1 (en) Organic Light Emitting diode display and method of manufacturing the same
US9741861B2 (en) Display device and method for manufacturing the same
WO2015096309A1 (en) Thin-film transistor, manufacturing method therefor, array substrate, and display device
JP5241966B2 (en) Semiconductor device, TFT substrate, and semiconductor device and TFT substrate manufacturing method
KR20120043404A (en) Display apparatus and method of manufacturing the same
KR102449066B1 (en) Array Substrate For Display Device And Method Of Fabricating The Same
US20160254290A1 (en) Low-Temperature Polysilicon Thin Film Transistor Array Substrate and Method of Fabricating the Same, and Display Device
KR102444782B1 (en) Thin film transistor array substrate and method for manufacturing the same
KR102223145B1 (en) Thin film substrate, liquid crystal display panel having the same and method of manufacturing the same
JP2006163244A (en) Thin film transistor array substrate, electro-optic display device, and method of manufacturing thin film transistor array substrate
KR20110058355A (en) Array substrate and method of fabricating the same
KR20110113042A (en) Array substrate and method of fabricating the same
KR20110056899A (en) Array substrate and method of fabricating the same
KR102287058B1 (en) Array Board And Method Manufacturing The Same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant