KR102062684B1 - 절연막의 두께 측정 방법 - Google Patents

절연막의 두께 측정 방법 Download PDF

Info

Publication number
KR102062684B1
KR102062684B1 KR1020130165545A KR20130165545A KR102062684B1 KR 102062684 B1 KR102062684 B1 KR 102062684B1 KR 1020130165545 A KR1020130165545 A KR 1020130165545A KR 20130165545 A KR20130165545 A KR 20130165545A KR 102062684 B1 KR102062684 B1 KR 102062684B1
Authority
KR
South Korea
Prior art keywords
insulating film
interlayer insulating
metal contacts
substrate
thickness
Prior art date
Application number
KR1020130165545A
Other languages
English (en)
Other versions
KR20150077546A (ko
Inventor
윤상조
김상호
한동현
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020130165545A priority Critical patent/KR102062684B1/ko
Publication of KR20150077546A publication Critical patent/KR20150077546A/ko
Application granted granted Critical
Publication of KR102062684B1 publication Critical patent/KR102062684B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67288—Monitoring of warpage, curvature, damage, defects or the like

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Length Measuring Devices By Optical Means (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

본 발명은 절연막의 두께 측정 방법을 제공한다. 이 절연막의 두께 측정 방법은 기판 상에 층간절연막을 형성하는 단계, 상기 층간절연막을 패터닝하여 상기 기판을 노출시키는 콘택홀을 형성하는 단계, 상기 콘택홀에 메탈 콘택을 형성하는 단계, 상기 메탈 콘택 및 상기 층간절연막 상에 금속간절연막을 형성하는 단계, 및 상기 금속간절연막에 빛을 조사하여 상기 메탈 콘택에서 반사된 빛을 측정하는 단계를 포함할 수 있다.

Description

절연막의 두께 측정 방법{Method for measuring thickness of insulating layer}
본 발명은 반도체에 관한 것으로써, 보다 구체적으로 반도체 기판 상에 형성되는 절연막의 두께 측정 방법에 관한 것이다.
하나의 반도체 소자를 제조하기 위해서는, 박막을 증착하는 공정 및 사진/식각 공종을 통해 증착된 박막을 패터닝하는 공정을 포함하는 일련의 공정 단계들을 수십 내지 수백번 반복하는 것이 필요하다. 반도체 소자가 고집적화됨에 따라 웨이퍼 표면에 형성되는 박막의 두께는 제조공정상 중요한 파라미터로 작용한다. 박막의 두께가 소망하는 범위내로 조절되지 않으면 소자의 불량화를 초래하고, 사진공정에서의 마진을 감소시켜 수율저하를 초래한다. 따라서, 제조공정 중 웨이퍼 표면의 특정부분에 대한 절연막 두께의 측정은 상당히 중요한 의미를 갖는다. 이에 따라, 각 공정 단계를 진행한 후, 박막의 두께를 측정하는 과정이 필요하다.
(선행기술문헌)
한국등록특허공보 제10-0366613호(2003.01.06)
한국공개특허공보 제2000-0006414호(2000.01.25)
미국특허공보 US6,271,047호(2001.08.07)
본 발명이 이루고자 하는 기술적 과제는 별도의 막 증착 없이 메탈 콘택 패턴을 추가하여 금속간절연막의 측정이 가능한 절연막의 두께 측정 방법을 제공하는 데 있다.
상술한 기술적 과제를 해결하기 위한 절연막의 두께 측정 방법이 제시된다.
본 발명에 따른 절연막의 두께 측정 방법은 기판 상에 층간절연막을 형성하는 단계, 상기 층간절연막을 패터닝하여 상기 기판을 노출시키는 콘택홀을 형성하는 단계, 상기 콘택홀에 메탈 콘택을 형성하는 단계, 상기 메탈 콘택 및 상기 층간절연막 상에 금속간절연막을 형성하는 단계, 및 상기 금속간절연막에 빛을 조사하여 상기 메탈 콘택에서 반사된 빛을 측정하는 단계를 포함할 수 있다.
일 실시예에서, 상기 메탈 콘택은 상기 기판의 상면을 따라 연장되는 제 1 방향으로 이격되는 복수개의 도전막들을 포함할 수 있다.
일 실시예에서, 상기 메탈 콘택은 상기 기판의 상면으로부터 수직한제 2 방향으로 갈수록 상기 제 1 방향으로의 폭이 커질 수 있다.
일 실시예에서, 상기 메탈 콘택의 제 1 방향으로 간격은 145nm 이상 450nm 이하일 수 있다.
일 실시예에서, 상기 메탈 콘택을 형성하는 단계는 화학 기상 증착으로 상기 콘택홀을 채우는 도전막을 증착할 수 있다.
일 실시예에서, 상기 메탈 콘택은 텅스텐으로 형성될 수 있다.
일 실시예에서, 상기 메탈 콘택을 형성한 이후에, 화학적 기계적 연마 공정으로 상기 메탈 콘택 및 상기 층간절연막을 평탄화하는 단계를 더 포함할 수 있다.
일 실시예에서, 상기 제 2 층간절연막의 두께를 측정하는 것은 상기 제 2 층간절연막에서 반사된 빛과 상기 메탈 콘택에서 반사된 빛의 간섭을 이용할 수 있다.
일 실시예에서, 상기 빛의 파장은 250nm 이상 750nm 이하일 수 있다.
본 발명의 일 예에 따른 절연막의 두께 측정 방법은 층간절연막과 금속간절연막 사이에 별도의 막을 증착하지 않고 금속간절연막의 두께 측정이 가능하여 공정이 간단해질 수 있다.
도 1a 내지 도 1d는 본 발명의 실시예에 따른 절연막의 형성방법을 나타내는 사시도이다.
도 2는 본 발명의 실시예에 따른 절연막의 두께를 측정하는 방법을 나타내는 사시도이다.
도 3은 본 발명의 실시예에 따른 절연막의 두께를 측정한 결과를 나타내는 그래프이다.
이하, 본 발명에 따른 절연막의 두께 측정 방법을 나타내는 첨부한 도면을 참조하여 상세히 설명한다.
본 발명과 종래 기술과 비교한 이점은 첨부된 도면을 참조한 상세한 설명과 특허청구범위를 통하여 명백하게 될 것이다. 특히, 본 발명은 특허청구범위에서 잘 지적되고 명백하게 청구된다. 그러나, 본 발명은 첨부된 도면과 관련해서 다음의 상세한 설명을 참조함으로써 가장 잘 이해될 수 있다. 도면에 있어서 동일한 참조부호는 다양한 도면을 통해서 동일한 구성요소를 나타낸다
이하, 도면들을 참조하여 본 발명의 실시예에 따른 절연막의 두께 측정 방법에 대해 상세히 설명하기로 한다.
도 1a 내지 도 1d는 본 발명의 실시예에 따른 절연막의 형성방법을 나타내는 단면도이다.
도 1a를 참조하면, 기판(10)이 제공될 수 있다. 기판(10)은 반도체 물질을 포함할 수 있다. 가령, 기판(10)은 실리콘 기판, 게르마늄 기판 또는 실리콘-게르마늄 기판일 수 있다. 기판(10) 상에 제 1 층간절연막(20)이 형성될 수 있다. 제 1 층간절연막(20)은 실리콘 질화막 또는 실리콘 산화막일 수 있다. 가령, 제 1 층간절연막(20)은 USG(Undoped Silicate Glass), SiOF(Silicon oxide Fluoride), SOG(Spin on Glass), TEOS(Tetra Ethyl Ortho Silicate), 및 BPSG(Boro Phosphorus Silicate Glass)중 어느 하나를 포함할 수 있다.
도 1b를 참조하면, 제 1 층간절연막(20)을 패터닝하여 기판(10)을 노출시키는 하나 이상의 콘택 홀들(25)을 형성할 수 있다. 복수개의 콘택 홀들(25)은 기판(10) 상에서 수평한 제 1 방향(D1)으로 일정한 간격을 두고 형성될 수 있다. 콘택 홀(25)은 기판(10)으로부터 수직한 제 2 방향(D2)을 따라 연장되고 제 1 방향(D1)과 교차하는 수평한 제 3 방향(D3)을 따라 연장된 속이 빈 장벽(hollow wall) 혹은 속이 빈 라인(hollow line) 형태를 가질 수 있다. 콘택 홀(25)을 형성할 때 콘택 홀(25)의 입구가 확장될 수 있다. 이에 따라 콘택 홀(25)은 제 2 방향(D2)으로 갈수록 제 1 방향(D1)의 폭이 커질 수 있다. 콘택 홀들(25)의 간격을 조절하여 후술할 제 1 층간절연막(20)과 메탈 콘택(30)의 비율을 조절할 수 있다.
도 1c를 참조하면, 콘택 홀들(25)의 내부에 메탈 콘택들(30)을 형성할 수 있다. 가령 화학 기상 증착(CVD) 공정으로 콘택 홀들(25)을 채우는 도전막을 형성하고, 도전막을 화학적 기계적 연마공정(CMP)을 평탄화하여 메탈 콘택들(30)을 형성할 수 있다. 메탈 콘택(30)은 알루미늄, 구리, 텅스텐, 및 티타늄중 어느 하나를 포함할 수 있다. 메탈 콘택(30)은 제 2 방향(D2)으로 갈수록 제 1 방향(D1)의 폭이 커질 수 있다. 인접한 메탈 콘택들(30)사이의 간격(W1)은 145nm 이상 450nm 이하일 수 있다. 메탈 콘택들(30) 사이의 간격(W1)이 커질수록 제 1 층간절연막(20)과 메탈 콘택(30)의 비율(W1/W2)이 커질 수 있다.
도 1d를 참조하면, 제 1 층간절연막(20) 및 메탈 콘택들(30) 상에 제 2 층간절연막(40)을 형성할 수 있다. 제 2 층간절연막(40)은 실리콘 질화막 또는 실리콘 산화막일 수 있다. 가령, 제 2 층간절연막(40)은 USG, SiOF, SOG, TEOS, 및 BPSG중 어느 하나를 포함할 수 있다. 제 2 층간절연막(40)은 화학 기상 증착 공정으로 형성될 수 있다.
도 2는 본 발명의 실시예에 따른 절연막의 두께를 측정하는 방법을 나타내는 사시도이다. 도 3은 본 발명의 실시예에 따른 절연막의 두께를 측정한 결과를 나타내는 그래프이다.
도 2를 참조하면, 제 2 층간절연막(40) 상에 빛(50)을 조사할 수 있다. 빛(50)은 제 2 방향(D2)에 0℃ 내지 90℃의 각(θ)으로 조사할 수 있다. 빛(50)은 가령 250nm 이상 750nm 이하의 파장을 가질 수 있다. 빛(50)은 제 2 층간절연막(40)을 관통하여 메탈 콘택들(30)의 상부면에서 반사될 수 있다. 제 1 층간절연막(20)의 폭은 좁기 때문에 메탈 콘택들(30)에 오버랩되어 메탈 콘택들(30)의 상부면에서 빛이 반사될 수 있다. 제 2 층간절연막(40)의 표면에서 반사된 빛과 메탈 콘택들(30)의 상부면에서 반사된 빛이 상호 간섭을 일으킬 수 있다. 빛의 간섭 때문에, 파장의 변화에 따라 빛의 강도가 달라지는 간섭 패턴이 측정될 수 있다. 제 2 층간절연막(40)의 굴절률(n)을 알고 있다면 하기의 수학식 1에 의해 제 2 층간절연막(40)의 두께(d)를 구할 수 있다.
Figure 112013119715079-pat00001
(d: 박막 두께(μm), ω= 웨이브의 개수 n= 박막 굴절률, θ= 입사각, λ1λ2: 사용된 파장 범위(nm))
도 3을 참조하면, λ1과 λ2는 측정에 사용된 파장의 범위를 나타낼 수 있다. ω는 λ1과 λ2사이에 존재하는 웨이브 즉, 펄스(pulse)의 개수를 나타낼 수 있다. 측정된 그래프의 결과를 이용하여 수학식 1에 박막 굴절률, 웨이브의 개수, 입사각, 및 사용된 파장의 범위를 대입하면 제 2 층간절연막(40)의 두께를 구할 수 있다.
본 실시예에 따르면, 제 1 층간절연막(20)과 제 2 층간절연막(40)의 경계에 SIN막을 증착하는 공정을 스킵할 수 있고, 이에 따라 제 1 층간절연막(20)과 제 2 층간절연막(40)의 경계가 사라질 수 있다. 그러하므로써, 제 2 층간절연막(40)의 두께를 직접적으로 측정하는 것은 물론, 제 1 층간절연막(20)과 제 2 층간절연막(40)의 전체 두께 측정이 곤란해질 수 있다. 그렇지만, 본 실시예에 따르면, 빛(50)을 이용하여 제 2 층간절연막(40)의 두께를 측정할 수 있게 되므로써, 제 1 층간절연막(20)과 제 2 층간절연막(40) 두께의 측정을 통한 관리로 단일막 두께 관리가 가능하며, 간접측정(예: NPW, non patterned wafer)으로 인한 품질 사고를 줄일 수 있다.
이상의 발명의 상세한 설명은 개시된 실시 상태로 본 발명을 제한하려는 의도가 아니며, 본 발명의 요지를 벗어나지 않는 범위 내에서 다양한 다른 조합, 변경 및 환경에서 사용할 수 있다. 첨부된 청구범위는 다른 실시 상태도 포함하는 것으로 해석되어야 할 것이다.

Claims (9)

  1. 기판 상에 제 1 층간절연막을 형성하는 단계;
    상기 제 1 층간절연막을 패터닝하여 상기 기판을 노출시키는 복수 개의 콘택홀들을 형성하는 단계;
    상기 콘택홀들 내에 메탈 콘택들을 형성하는 단계;
    상기 메탈 콘택들 및 상기 제 1 층간절연막 상에 제 2 층간절연막을 형성하는 단계; 및
    상기 제 2 층간절연막에 빛을 조사하여 상기 메탈 콘택들 중 적어도 어느 하나의 상면에서 반사된 빛으로부터 상기 제 2 층간절연막의 두께를 측정하는 단계를 포함하되,
    상기 제 1 층간절연막의 상면, 상기 메탈 콘택들의 상면 및 상기 제 2 층간절연막의 하면은 서로 공면을 이루고, 상기 기판의 상면과 평행한 절연막 두께 측정 방법.
  2. 제 1항에 있어서,
    상기 제 1 층간 절연막 및 상기 메탈 콘택들의 상면에서, 상기 메탈 콘택들은 상기 기판의 상면을 따라 연장되는 제 1 방향으로의 폭이 동일하고,
    인접한 상기 메탈 콘택들은 상기 제 1 방향으로 동일한 거리를 두고 서로 이격되는 절연막 두께 측정 방법.
  3. 제 2항에 있어서,
    상기 메탈 콘택들은 상기 기판의 상면으로부터 수직한제 2 방향으로 갈수록 상기 제 1 방향으로의 폭이 커지는 절연막 두께 측정 방법.
  4. 제 2항에 있어서,
    인접한 상기 메탈 콘택들 사이의 이격 거리는 145nm 이상 450nm 이하인 절연막 두께 측정 방법.
  5. 제 1항에 있어서,
    상기 메탈 콘택들을 형성하는 단계는 화학 기상 증착으로 상기 콘택홀들을 채우는 도전막을 증착하는 절연막 두께 측정 방법.
  6. 제 1항에 있어서,
    상기 메탈 콘택들은 텅스텐을 포함하는 절연막 두께 측정 방법.
  7. 제 1항에 있어서,
    상기 메탈 콘택들을 형성한 이후에,
    화학적 기계적 연마 공정으로 상기 메탈 콘택들 및 상기 제 1 층간절연막을 평탄화하는 단계를 더 포함하는 절연막 두께 측정 방법.
  8. 제 1항에 있어서,
    상기 제 2 층간절연막의 두께를 측정하는 것은 상기 제 2 층간절연막에서 반사된 빛과 상기 메탈 콘택들 중 적어도 어느 하나에서 반사된 빛의 간섭을 이용하는 절연막 두께 측정 방법.
  9. 제 1항에 있어서,
    상기 빛의 파장은 250nm 이상 750nm 이하인 절연막 두께 측정 방법.
KR1020130165545A 2013-12-27 2013-12-27 절연막의 두께 측정 방법 KR102062684B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130165545A KR102062684B1 (ko) 2013-12-27 2013-12-27 절연막의 두께 측정 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130165545A KR102062684B1 (ko) 2013-12-27 2013-12-27 절연막의 두께 측정 방법

Publications (2)

Publication Number Publication Date
KR20150077546A KR20150077546A (ko) 2015-07-08
KR102062684B1 true KR102062684B1 (ko) 2020-01-07

Family

ID=53790275

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130165545A KR102062684B1 (ko) 2013-12-27 2013-12-27 절연막의 두께 측정 방법

Country Status (1)

Country Link
KR (1) KR102062684B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3742319B2 (ja) * 2001-07-24 2006-02-01 松下電器産業株式会社 膜厚測定装置および膜厚測定方法
KR100955838B1 (ko) * 2007-12-28 2010-05-06 주식회사 동부하이텍 반도체 소자 및 그 배선 제조 방법

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090080281A (ko) * 2008-01-21 2009-07-24 주식회사 하이닉스반도체 반도체 소자의 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3742319B2 (ja) * 2001-07-24 2006-02-01 松下電器産業株式会社 膜厚測定装置および膜厚測定方法
KR100955838B1 (ko) * 2007-12-28 2010-05-06 주식회사 동부하이텍 반도체 소자 및 그 배선 제조 방법

Also Published As

Publication number Publication date
KR20150077546A (ko) 2015-07-08

Similar Documents

Publication Publication Date Title
TWI718323B (zh) 具互連結構半導體裝置與其製作方法
US10937694B2 (en) Chamferless via structures
US8980723B2 (en) Multiple depth vias in an integrated circuit
US9773739B2 (en) Mark structure and fabrication method thereof
US8669180B1 (en) Semiconductor device with self aligned end-to-end conductive line structure and method of forming the same
US9589798B2 (en) Method of making a semiconductor device using a barrier and antireflective coating (BARC) layer
TWI508206B (zh) 在後段處理期間關於層特性的電容性監控方法
TW201830128A (zh) 自動對準雙重圖型化用之可變空間心軸切割
TW201916145A (zh) 半導體裝置的形成方法
US8697455B2 (en) Monitoring test element groups (TEGs) for etching process and methods of manufacturing a semiconductor device using the same
TWI223366B (en) Method of judging residual film by optical measurement
KR102062684B1 (ko) 절연막의 두께 측정 방법
US20090124084A1 (en) Fabrication of sub-resolution features for an integrated circuit
KR100842494B1 (ko) 반도체 소자의 정렬키 형성 방법
KR100881515B1 (ko) 반도체 소자의 정렬키 형성 방법
JP2014175525A (ja) 半導体装置及びその製造方法
TWI524375B (zh) 製造半導體裝置之方法
KR100609046B1 (ko) 오버레이 마크 제조 방법
JP2014510403A (ja) ハイブリッドピッチ分割パターン分割リソグラフィプロセス
KR100640625B1 (ko) 반도체 소자의 평탄화된 금속층간절연막 형성 방법
KR102560259B1 (ko) 반도체 장치의 제조 방법
TWI511265B (zh) 三維半導體結構及其製造方法
KR100972888B1 (ko) 반도체 소자의 층간 절연막 평탄화 방법
WO2009014698A1 (en) Methods and apparatus for measuring thickness of etching residues on a substrate

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant