KR102061075B1 - 공유 결합을 이용한 유기 반도체 소자 및 이의 제조방법 - Google Patents

공유 결합을 이용한 유기 반도체 소자 및 이의 제조방법 Download PDF

Info

Publication number
KR102061075B1
KR102061075B1 KR1020170101665A KR20170101665A KR102061075B1 KR 102061075 B1 KR102061075 B1 KR 102061075B1 KR 1020170101665 A KR1020170101665 A KR 1020170101665A KR 20170101665 A KR20170101665 A KR 20170101665A KR 102061075 B1 KR102061075 B1 KR 102061075B1
Authority
KR
South Korea
Prior art keywords
organic semiconductor
electrode
semiconductor layer
organic
pentacene
Prior art date
Application number
KR1020170101665A
Other languages
English (en)
Other versions
KR20180018424A (ko
Inventor
임은주
정준호
복문정
Original Assignee
단국대학교 산학협력단
한국기계연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 단국대학교 산학협력단, 한국기계연구원 filed Critical 단국대학교 산학협력단
Publication of KR20180018424A publication Critical patent/KR20180018424A/ko
Application granted granted Critical
Publication of KR102061075B1 publication Critical patent/KR102061075B1/ko

Links

Images

Classifications

    • H01L51/102—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/80—Constructional details
    • H10K10/82—Electrodes
    • C—CHEMISTRY; METALLURGY
    • C07—ORGANIC CHEMISTRY
    • C07F—ACYCLIC, CARBOCYCLIC OR HETEROCYCLIC COMPOUNDS CONTAINING ELEMENTS OTHER THAN CARBON, HYDROGEN, HALOGEN, OXYGEN, NITROGEN, SULFUR, SELENIUM OR TELLURIUM
    • C07F7/00—Compounds containing elements of Groups 4 or 14 of the Periodic Table
    • C07F7/02—Silicon compounds
    • C07F7/08—Compounds having one or more C—Si linkages
    • C07F7/0834—Compounds having one or more O-Si linkage
    • H01L27/283—
    • H01L51/0021—
    • H01L51/0052—
    • H01L51/0094—
    • H01L51/0545—
    • H01L51/105—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/80—Constructional details
    • H10K10/82—Electrodes
    • H10K10/84—Ohmic electrodes, e.g. source or drain electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K19/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
    • H10K19/10—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00 comprising field-effect transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60—Forming conductive regions or layers, e.g. electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/40—Organosilicon compounds, e.g. TIPS pentacene
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/60—Organic compounds having low molecular weight
    • H10K85/615—Polycyclic condensed aromatic hydrocarbons, e.g. anthracene

Landscapes

  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명은 제1 전극; 제1 전극 상에 유기 반도체층; 상기 유기 반도체층 상에 유전층; 및 상기 유전층 상에 제2 전극을 포함하는 유기 반도체 소자로, 상기 유기 반도체층과 접촉하는 제1 전극의 일면은 유기 반도체층과 공유결합하는 리간드를 갖는 화합물로 표면처리된 것을 특징으로 하는 유기 반도체 소자 및 이의 제조방법에 관한 것으로, 유기 반도체 소자의 높은 효율을 나타낼 수 있다.

Description

공유 결합을 이용한 유기 반도체 소자 및 이의 제조방법{Organic semiconductor device using covalent bond and method for comprising the same}
본 발명은 공유 결합을 이용한 유기 반도체 소자 및 이의 제조방법에 관한 것으로, 보다 자세하게는 제1 전극; 제1 전극 상에 유기 반도체층; 상기 유기 반도체층 상에 유전층; 및 상기 유전층 상에 제2 전극을 포함하는 유기 반도체 소자로, 상기 유기 반도체층과 접촉하는 제1 전극의 일면은 유기 반도체층과 공유결합하는 리간드를 갖는 화합물로 표면처리된 것을 특징으로 하는 유기 반도체 소자 및 이의 제조방법에 관한 것이다.
최근, 유연하고 구부릴 수 있으며 깨지지 않는 플렉서블(flexible) 평판 표시장치에 대한 관심이 고조되면서, 플렉서블 평판 표시장치에 적합한 스위칭 소자의 개발이 더욱 중요해지고 있다.
현재 액정 디스플레이(Liquid Crystal Display, LCD)에 주로 사용되는 비정질 실리콘(amorphous-Si) 박막 트랜지스터는 구성요소가 모두 무기물로 이루어져 있다. 특히, 채널로 작용하는 활성층이 무기물로 이루어져 있기 때문에 구부리거나 휘어지게 되면, 박막 트랜지스터에 기계적 응력(stress)이 발생한다. 이러한 기계적 응력으로 인하여 크랙(crack)이 발생하며, 그로 인해 반도체 소자가 정상적으로 작동하지 않는 치명적인 문제점이 있다.
따라서, 종래의 실리콘 기반의 박막 트랜지스터 대신 유기 반도체(organic semiconductor, OSC)를 활용한 유기 박막 트랜지스터(Organic Thin Film Transistor, OTFT)가 근래 들어 많은 관심을 받고 있다.
상기 박막 트랜지스터는 소스/드레인 영역과, 이 소스/드레인 영역의 사이에 형성된 채널 영역을 갖는 유기 반도체층을 가지며, 이 유기 반도체층과 절연되어 상기 채널 영역에 대응되는 영역에 위치하는 게이트 전극과, 상기 소스/드레인 영역에 각각 접촉되는 소스/드레인 전극을 갖는다.
상기 유기 박막 트랜지스터는 실리콘 박막 트랜지스터(Si-TFT)와 구조적으로 거의 동일한 형태로서, 채널이 형성되는 영역에 실리콘(Si) 대신 유기물질을 사용한다는 차이점이 있다. 유기 박막 트랜지스터는 제작 공정 면에서 실리콘 박막 트랜지스터에 비하여 간단하고 비용이 저렴하다는 장점이 있다. 또한, 유기 박막 트랜지스터는 대부분의 구성요소가 유기물로 이루어지기 때문에, 구부리거나 휘어져도 크랙이 발생하거나 깨질 가능성이 매우 작은 장점이 있다.
또한, 일반적으로 상기 유기물질은 그 하부에 양극을 형성하고, 그 상부에 음극을 형성하여 외부의 인가된 전압에 의하여 구동이 가능한데, 상기 유기물질의 물리적 특성 즉, 표면의 형태, 결정도 및 표면 입자들의 조밀도(Packing density)에 의하여 유기 발광 표시 패널의 발광효율이 영향을 받는다. 특히, 유기박막 트랜지스터는 기존의 고체 실리콘 트랜지스터로써 실현할 수 없는 플렉서블 디스플레이, 스마트카드, RF 태그 등 응용분야의 핵심소자로 활용될 수 있기 때문에 활발한 연구가 수행되고 있다.
유기 반도체 소자의 전극으로 폭넓게 사용되는 재료는 금(Au)이지만, 높은 비용 및 불리한 프로세싱 특성들로 인하여 Ag, Al, Cr, Ni, Cu, Pd, Pt 또는 Ti과 같은 재료도 사용하게 되었다. 또한, 전하 운반체 주입을 향상시키기 위하여 금속 또는 금속 산화물 전극 개질의 방법들이 존재한다.
예를 들어, US 2008/0315191 A1은 금속 산화물로 형성된 소스 및 드레인 전극들을 포함하는 유기 TFT (OTFT)를 개시하고, 전극 표면들은 두께가 0.3 내지 1 분자층인 티올 화합물, 예를 들면 펜타플루오로벤젠티올, 퍼플루오로알킬티올, 트리플루오로메탄티올, 펜타플루오로에탄티올, 헵타플루오로프로판티올, 노나플루오로부탄티올, 나트륨 부탄티올, 나트륨 부타노에이트 티올, 나트륨 부탄올 티올 또는 아미노티오페놀 박막을 도포하여 표면 처리된다. 하지만 이 접근법은 주로 Au 또는 Ag 전극들에 대해 효과적이지만, Cu 전극들에 대해서는 매우 효과적이지 못한데 왜냐하면 Au 표면에 비해, Cu 표면 상에서 티올 기들이 더 약한 화학 결합을 형성하기 때문이다.
따라서, 전하 운반 주입이 보다 증대된 유기 반도체 소자에 대한 연구가 필요한 상황이다.
미국특허 US 2008/0315191호
본 발명은 유기 반도체층과 접촉하는 제1 전극의 일면이 유기 반도체층과 공유결합할 수 있는 리간드로 처리된 유기 반도체 소자를 제공하는 것을 목적으로 한다.
또한, 본 발명은 상기 제1 전극의 표면 특성으로 인하여 높은 효율을 얻을 수 있는 유기 반도체 소자를 제공하는 것을 목적으로 한다.
또한, 본 발명은 상기 유기 반도체 소자의 제조방법을 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위하여, 1 전극; 제1 전극 상에 유기 반도체층; 상기 유기 반도체층 상에 유전층; 및 상기 유전층 상에 제2 전극을 포함하는 유기 반도체 소자로, 상기 유기 반도체층과 접촉하는 제1 전극의 일면은 유기 반도체층과 공유결합하는 리간드를 갖는 화합물로 표면처리된 것을 특징으로 하는 유기 반도체 소자를 제공한다.
또한, 본 발명은 (1) 제1 전극을 형성하는 단계; (2) 상기 제1 전극의 일면에 유기 반도체층과 공유결합하는 리간드를 갖는 화합물로 처리하여 표면처리된 제1 전극을 형성하는 단계; (3) 상기 표면처리된 제1 전극 상에 유기 반도체층을 형성하는 단계; (4) 상기 유기 반도체층 상에 유전층을 형성하는 단계;
(5) 상기 유전층 상에 제 2전극을 형성하는 단계를 포함하는 유기 반도체 소자 제조방법을 제공한다.
본 발명의 유기 반도체 소자는 유기 반도체 층과 접촉하는 제1 전극 일면에 유기 반도체층과 공유결합하는 리간드로 처리된 경우 전하의 주입이 용이하게 일어나 접촉저항을 감소시킬 수 있고, 그로 인하여 인가 전압을 감소시킬 수 있다. 또한, 본 발명의 유기 반도체 소자는 유기 반도체 층과 접촉하는 제1 전극 일면에 유기 반도체층과 공유결합하는 리간드로 처리된 경우, 이들 처리로 인해 접촉 저항 및 일함수 변화가 나타나 전자의 주입이 가능하므로 n-형 소자의 제작도 가능해진다. 따라서, 유기 반도체 소자의 효율을 증가시킬 수 있다.
도 1은 본 발명의 유기 반도체 소자의 유기 반도체층(TIPS)과 제1전극(Au)을 나타낸 구조이다.
도 2는 실시예 2의 제1전극을 나타낸 모식도이다.
도 3은 (a) 제조예 1의 유기반도체 소자의 제1 전극 표면, 및 (b) 비교제조예 2의 유기반도체 소자의 제 2전극 표면을 측정한 사진이다.
도 4은 실시예 2 및 비교예 3의 유기반도체 소자의 전류-전압 그래프이다.
도 5는 상기 제조예 1 및 비교 제조예 1 및 2에서 제조한 유기반도체 소자의 UV-vis 스펙트럼을 관측결과를 보여주는 그래프이다.
이하, 본 발명을 보다 자세히 설명한다.
본 발명은 1 전극; 제1 전극 상에 유기 반도체층; 상기 유기 반도체층 상에 유전층; 및 상기 유전층 상에 제2 전극을 포함하는 유기 반도체 소자로, 상기 유기 반도체층과 접촉하는 제1 전극의 일면은 유기 반도체층과 공유결합하는 리간드를 갖는 화합물로 표면처리된 것을 특징으로 하는 유기 반도체 소자에 관한 것이다.
본 발명의 유기 반도체 소자의 제1 전극은 유기 반도체층과 접촉하는 일면에 유기 반도체층과 공유결합할 수 있는 리간드를 갖는 화합물로 표면 처리된 것이 특징이다. 상기와 같이 제1 전극의 일면을 개질하면 일면을 개질하면 전극에서 유기물반도체 박막으로 전하의 주입시 공유결합을 따라 제1 전극으로 용이하게 이동할 수 있어 접촉저항 및 인가전압이 감소하고, 유기 반도체 소자의 효율이 증가하게 된다.
상기 제1 전극의 일면에 표면처리된 화합물은 유기 반도체층과 공유결합할 수 있는 리간드를 갖는 화합물이라면 그 종류를 특별히 한정하는 것은 아니나, (3-머캅토프로필)트리메톡시실란((3-mercaptopropyl)trimethoxysilane)를 사용하는 것이 바람직하다.
상기 제1 전극의 일면에 화합물의 표면처리는 당업계에서 공지된 방법이 다양하게 사용될 수 있으며, 구체적으로 플러드코팅, 딥코팅 또는 스핀코팅 등의 방법을 이용하여 제1 전극의 일면을 유기 반도체층과 공유결합할 수 있는 리간드를 갖는 화합물로 표면을 개질할 수 있다.
상기 제 1전극은 금, 은, 백금, 크롬, 티타늄, 구리, 알루미늄, 탄탈륨, 몰리브덴, 텅스텐, 니켈, 팔라듐, 산화인듐주석(Indium Tin Oxide, ITO), 산화인듐아연(Indium Zinc Oxide, IZO), 산화인듐주석아연(Indium Tin Zinc Oxide, ITZO), 산화알루미늄아연(Al doped Zinc Oxide, AZO), 산화갈륨아연(Gallium Zinc Oxide, GZO), n 도핑된 실리콘 및 Au-Si로 이루어진 군으로부터 선택되는 1종을 포함한다.
상기 제1 전극은 열증착 방법 등의 방법으로 용이하게 형성될 수 있으며상기 제1 전극의 두께는 30 내지 100 nm이다.
상기 유기 반도체층은 유기 물질이 도포된 층으로, 상기 유기 물질은 펜타센(pentacene), 팁스-펜타센(6,13-Bis(triisopropylsilylethynyl)pentacene, TIPS-pentacene), 테트라센(tetracene), 안트라센(anthracene), 나프탈렌(naphthalene), 알파-6-티오펜(alpha-6-thiopene), 알파-4-티오펜(alpha-6-thiopene), 페릴렌(perylene), 루브렌(rubrene), 코로넨(coronene), 페릴렌테트라카르복실릭디안하이드라이드(perylene tetracarboxylic dianhydride), 페릴렌테트라카르복실릭디이미드(perylene tetracarboxylic diimide), 폴리티오펜(polythiopene), 폴리파라페닐렌비닐렌(polyparavinylene), 폴리파라페닐렌(polyparaphenylene), 폴리플로렌(polyfulorene) 및 폴리티오펜비닐렌(polythiopenevinylene)으로 이루어진 군으로부터 선택되는 1종 이상을 포함하며, 바람직하게는 팁스-펜타센(TIPS-pentacene)을 포함한다.
상기 유기 물질은 용액 상태이며, 스핀코팅법, 슬릿코팅법, 드럽캐스팅법, 딥캐스팅법, 잉크젯법, 프린팅법 및 임프린트법으로 이루어진 군으로부터 선택되는 1종 이상의 방법으로 도포될 수 있다. 상기의 방법으로 유기 물질을 도포한 후, 가열 및 건조 과정을 거쳐 유기 반도체층이 형성 된다.
상기 유기 반도체층의 두께는 10 내지 200 nm다.
상기 유전층은 플로오로폴리머(CYTOP), 파릴렌(parylene), 에폭시(epoxy), 폴리이미드(polyimide), 폴리아미드(polyamide), 폴리비닐클로라이드(polyvinylchloride), 벤조사이클로부텐(benzocyclobutene), 폴리비닐알코올(polyvinylalcohol), 폴리비닐페놀(polyvinylphenol), 사이클로펜텐(cyclopentene) 및 산화규소(SiO2)로 이루어진 군으로부터 선택되는 1종을 포함한다.
상기 유전층은 용액 공정을 이용하여 용이하게 형성될 수 있으며, 상기유전층은 100 내지 300 nm의 두께로 형성된다.
상기 제2 전극은 금(Au), 은(Ag), 백금(Pt), 크롬(Cr), 티타늄(Ti), 구리(Cu), 알루미늄(Al), 탄탈륨(Ta), 몰리브덴(Mo), 텅스텐(W), 니켈(Ni) 및 팔라듐(Pd)으로 이루어진 군으로부터 선택되는 1종 이상을 포함하며, 바람직하게는 금을 포함한다.
상기 제2 전극은 열증착 방법 등의 방법으로 용이하게 형성될 수 있으며상기 제2 전극의 두께는 30 내지 100 nm이다.
또한, 상기 유기 반도체 소자는 바람직하게는 유기 이중층 다이오드, 유기 트랜지스터, 유기발광소자, 유기태양전지 또는 유기메모리소자일 수 있다.
상기 유기 반도체 소자는 상기 제1 전극은 금, 상기 유기 반도체층은 팁스-펜타센, 상기 유전층은 플로오로폴리머(CYTOP), 제2 전극은 알루미늄, 상기 유기 반도체층과 공유결합하는 리간드를 갖는 화합물은 (3-머캅토프로필)트리메톡시실란을 포함할 수 있다.
또한, 본 발명은
(1) 제1 전극을 형성하는 단계; (2) 상기 제1 전극의 일면에 유기 반도체층과 공유결합하는 리간드를 갖는 화합물로 처리하여 표면처리된 제1 전극을 형성하는 단계; (3) 상기 표면처리된 제1 전극 상에 유기 반도체층을 형성하는 단계; (4) 상기 유기 반도체층 상에 유전층을 형성하는 단계;
(5) 상기 유전층 상에 제 2전극을 형성하는 단계를 포함하는 유기 반도체 소자 제조방법에 관한 것이다.
상기 제1 전극의 일면에 표면처리된 화합물은 유기 반도체층과 공유결합할 수 있는 리간드를 갖는 화합물이라면 그 종류를 특별히 한정하는 것은 아니나, (3-머캅토프로필)트리메톡시실란((3-mercaptopropyl)trimethoxysilane)를 사용하는 것이 바람직하다.
상기 제1 전극은 유기 반도체층과 접촉하는 일면에 유기 반도체층과 공유결합할 수 있는 리간드를 갖는 화합물로 표면 처리된다. 상기와 같이 제1 전극의 일면을 개질하면 유기 반도체층의 전자가 공유결합을 따라 제 2전극으로 용이하게 이동할 수 있어 접촉저항이 감소하고, 유기 반도체 소자의 효율이 증가하게 된다.
<유기 반도체 소자 제조>
실시예 1.
ITO 기판(제 2전극) 위에 폴리이미드 용액을 떨어뜨린 후, 스핀코팅 방법을 이용하여 도포시켰다. 그 후, 80℃에서 5분, 260℃에서 90분 가열하여 100nm 두께의 유전층을 제조하였다.
20mg/mL의 6,13-비스펜타센(6,13-bis pentacene) 유기반도체 시료에1,2,3,4-테트라하이드로나프탈렌 무수물(1,2,3,4-tetrahydronaphtalene, anhydrous 99%)을 혼합하여 팁스-펜타센(6,13-bis(triisopropylsilylethynyl)pentacene (TIPS-pentacene)) 용액을 제조하였다.
상기 팁스-펜타센 용액을 스핀 코터 방법을 이용하여 유전층 상부에 도포하여 10nm 두께의 유기 반도체층을 제조하였다.
그 후, 제 2전극 일면에 하기 화학식 1의 (3-머캅토프로필)트리메톡시실란(MPTMS) 화합물을 도포하여 표면처리하고, 상기 표면처리된 면을 유기 반도체층과 접촉면으로 하여 상기 유기 반도체층 상부에 100nm 두께의 Au 전극을 마스크 패턴을 이용하여 형성시켜 제 1전극을 적층하여 유기 반도체 소자를 제조하였다(도 2 참고).
[화학식 1]
Figure 112017077277440-pat00001
실시예 2.
열증착 방법을 통해 80 nm 두께의 Au 전극(제1 전극)을 형성하였다. 제1 전극 일면에 화학식 1의 (3-머캅토프로필)트리메톡시실란(MPTMS) 화합물을 도포하여 표면처리하였다. 구체적으로 Au 전극(제1 전극) 위에 화학식 1의 (3-머캅토프로필)트리메톡시실란(MPTMS) 화합물에 IPA(이소프로필알콜)과 같은 용매에 용해시켜 떨어뜨린 후 4000rpm, 50초간 스핀코팅을 수행한 후 IPA(이소프로필알콜)로 4000rpm, 50초간 스핀코팅을 수행하였다.
20mg/mL의 6,13-비스펜타센(6,13-bis pentacene) 유기반도체 시료에1,2,3,4-테트라하이드로나프탈렌 무수물(1,2,3,4-tetrahydronaphtalene, anhydrous 99%)을 혼합하여 팁스-펜타센(6,13-bis(triisopropylsilylethynyl)pentacene (TIPS-pentacene)) 용액을 제조하였다.
상기 팁스-펜타센 용액을 스핀 코터 방법을 이용하여 화학식 1의 (3-머캅토프로필)트리메톡시실란(MPTMS) 화합물로 표면처리된 제1 전극 상에 도포하여 10 내지 20nm 두께의 유기 반도체층을 제조하였다.
상기 유기 반도체층 상에 Cytop(CTL-809M, Asahi Glass)에 용매를 용해시켜 2000rpm에서 30초동안 스핀코팅 방법을 통해 박막을 제작한 한 후 핫플레이트에 얹어 100℃에서 1시간 동안두어 300nm 두께의 유전층을 제조하였다.
상기 유전층 상에 열증착 방법을 통해 30 nm 두께의 Al 전극(제2 전극)을 형성하였다.
제조예 1.
열증착 방법을 통해 80 nm 두께의 Au 전극(제1 전극)을 형성하였다. 제1 전극 일면에 화학식 1의 (3-머캅토프로필)트리메톡시실란(MPTMS) 화합물을 도포하여 표면처리하였다. 구체적으로 Au 전극(제1 전극) 위에 화학식 1의 (3-머캅토프로필)트리메톡시실란(MPTMS) 화합물에 IPA(이소프로필알콜)과 같은 용매에 용해시켜 떨어뜨린 후 4000rpm, 50초간 스핀코팅을 수행한 후 IPA(이소프로필알콜)로 4000rpm, 50초간 스핀코팅을 수행하였다.
20mg/mL의 6,13-비스펜타센(6,13-bis pentacene) 유기반도체 시료에1,2,3,4-테트라하이드로나프탈렌 무수물(1,2,3,4-tetrahydronaphtalene, anhydrous 99%)을 혼합하여 팁스-펜타센(6,13-bis(triisopropylsilylethynyl)pentacene (TIPS-pentacene)) 용액을 제조하였다.
상기 팁스-펜타센 용액을 스핀 코터 방법을 이용하여 상기 화학식 1의 (3-머캅토프로필)트리메톡시실란(MPTMS) 화합물로 표면처리된 제1 전극 상에 도포하여 10 내지 20nm 두께의 유기 반도체층을 제조하였다.
상기 유기 반도체층 상에 Cytop(CTL-809M, Asahi Glass)에 용매를 용해시켜 2000rpm에서 30초동안 스핀코팅 방법을 통해 박막을 제작한 한 후 핫플레이트에 얹어 100℃에서 1시간 동안두어 300nm 두께의 유전층을 제조하였다.
.
비교예 1.
ITO 기판(제 1전극) 위에 폴리이미드를 100nm의 두께로 적층하여 유전층을 제조하였다.
20mg/mL의 6,13-비스펜타센(6,13-bis pentacene) 유기반도체 시료에1,2,3,4-테트라하이드로나프탈렌 무수물(1,2,3,4-tetrahydronaphtalene, anhydrous 99%)을 혼합하여 팁스-펜타센 용액을 제조하였다.
상기 팁스-펜타센 용액을 스핀 코터 방법을 이용하여 유전층 상부에 도포하여 10nm 두께의 유기 반도체층을 제조하였다.
그 후, 상기 유기 반도체막 상부에 100nm 두께의 Au 전극을 마스크 패턴을 이용하여 형성시켜 제 2전극을 제조함으로써, 최종적으로 유기 이중층 다이오드를 제조하였다.
비교예 2.
열증착 방법을 통해 80 nm 두께의 Au 전극(제1 전극)을 형성하였다.
20mg/mL의 6,13-비스펜타센(6,13-bis pentacene) 유기반도체 시료에1,2,3,4-테트라하이드로나프탈렌 무수물(1,2,3,4-tetrahydronaphtalene, anhydrous 99%)을 혼합하여 팁스-펜타센(6,13-bis(triisopropylsilylethynyl)pentacene (TIPS-pentacene)) 용액을 제조하였다.
상기 팁스-펜타센 용액을 스핀 코터 방법을 이용하여 상기 제1 전극 상에 도포하여 10 내지 20nm 두께의 유기 반도체층을 제조하였다.
상기 유기 반도체층 상에 Cytop(CTL-809M, Asahi Glass)에 용매를 용해시켜 2000rpm에서 30초동안 스핀코팅 방법을 통해 박막을 제작한 한 후 핫플레이트에 얹어 100℃에서 1시간 동안두어 300nm 두께의 유전층을 제조하였다.
상기 유전층 상에 열증착 방법을 통해 30 nm 두께의 Al 전극(제2 전극)을 형성하였다.
비교예 3.
열증착 방법을 통해 80 nm 두께의 Au 전극(제1 전극)을 형성하였다. 제1 전극 일면에 O2 플라즈마를 조사(처리 조건은 산소 가스 존재하에서 파워 100W, 30sccm에서 30초간 처리하였고 이때의 압력은 5x10-1 torr)하여 제1 전극 일면을 표면처리하였다.
20mg/mL의 6,13-비스펜타센(6,13-bis pentacene) 유기반도체 시료에1,2,3,4-테트라하이드로나프탈렌 무수물(1,2,3,4-tetrahydronaphtalene, anhydrous 99%)을 혼합하여 팁스-펜타센(6,13-bis(triisopropylsilylethynyl)pentacene (TIPS-pentacene)) 용액을 제조하였다.
상기 팁스-펜타센 용액을 스핀 코터 방법을 이용하여 상기 O2 플라즈마 표면처리된 제1 전극 상에 도포하여 10 내지 20nm 두께의 유기 반도체층을 제조하였다.
상기 유기 반도체층 상에 Cytop(CTL-809M, Asahi Glass)에 용매를 용해시켜 2000rpm에서 30초동안 스핀코팅 방법을 통해 박막을 제작한 한 후 핫플레이트에 얹어 100℃에서 1시간 동안두어 300nm 두께의 유전층을 제조하였다.
상기 유전층 상에 열증착 방법을 통해 30 nm 두께의 Al 전극(제2 전극)을 형성하였다.
비교 제조예 1.
열증착 방법을 통해 80 nm 두께의 Au 전극(제1 전극)을 형성하였다. 제1 전극 일면에 O2 플라즈마를 조사(처리 조건은 산소 가스 존재하에서 파워 100W, 30sccm에서 30초간 처리하였고 이때의 압력은 5x10-1 torr)하여 제1 전극 일면을 표면처리하였다.
20mg/mL의 6,13-비스펜타센(6,13-bis pentacene) 유기반도체 시료에1,2,3,4-테트라하이드로나프탈렌 무수물(1,2,3,4-tetrahydronaphtalene, anhydrous 99%)을 혼합하여 팁스-펜타센(6,13-bis(triisopropylsilylethynyl)pentacene (TIPS-pentacene)) 용액을 제조하였다.
상기 팁스-펜타센 용액을 스핀 코터 방법을 이용하여 상기 O2 플라즈마 표면처리된 제1 전극 상에 도포하여 10 내지 20nm 두께의 유기 반도체층을 제조하였다.
상기 유기 반도체층 상에 Cytop(CTL-809M, Asahi Glass)에 용매를 용해시켜 2000rpm에서 30초동안 스핀코팅 방법을 통해 박막을 제작한 한 후 핫플레이트에 얹어 100℃에서 1시간 동안두어 300nm 두께의 유전층을 제조하였다.
비교 제조예 2.
열증착 방법을 통해 80 nm 두께의 Au 전극(제1 전극)을 형성하였다.
20mg/mL의 6,13-비스펜타센(6,13-bis pentacene) 유기반도체 시료에1,2,3,4-테트라하이드로나프탈렌 무수물(1,2,3,4-tetrahydronaphtalene, anhydrous 99%)을 혼합하여 팁스-펜타센(6,13-bis(triisopropylsilylethynyl)pentacene (TIPS-pentacene)) 용액을 제조하였다.
상기 팁스-펜타센 용액을 스핀 코터 방법을 이용하여 상기 제1 전극 상에 도포하여 10 내지 20nm 두께의 유기 반도체층을 제조하였다.
상기 유기 반도체층 상에 Cytop(CTL-809M, Asahi Glass)에 용매를 용해시켜 2000rpm에서 30초동안 스핀코팅 방법을 통해 박막을 제작한 한 후 핫플레이트에 얹어 100℃에서 1시간 동안두어 300nm 두께의 유전층을 제조하였다.
실험예 1. 유기반도체 소자의 제1 전극 표면 측정
제조예 1 및 비교 제조예 1에서 제조한 유기 반도체 소자의 제1 전극 표면을 Atomic force microscope (AFM : XE-100, Park Systems)을 이용하여 관찰하였다(도 3 참고).
제조예 1의 제1전극 표면은 로드(rod) 모양의 그레인(grain) 관찰되었으며, 상기 로드들이 빽빽하게 정렬되어 있었으며, 비교 제조예 1의 제1 전극 표면은 로드(rod) 모양의 그레인(grain) 및 손상된 그레인이 관찰되었으며, 그레인 사이에 많은 빈 공간들이 관찰되었다.
또한, 제조예 1 및 비교 제조예 1의 제1 전극의 일정 영역 상의 표면 거칠기를 측정하였다. 표면 거칠기는 Optical profiler (Nano view E1000, Nanosystem, Korea)장비를 활용하여, 0.2 mm X 0.3 mm 면적의 중심선 평균 거칠기(Ra)를 측정하였다. 이러한 방법으로 서로 다른 여섯 지점의 표면 거칠기를 측정한 후, 이러한 측정 값을 평균하여 Ra 값으로 정리하였다. 제조예 1 및 비교 제조예 1의 Ra는 각각 21.942 및 25.561nm로 관찰되었으며, 제1 전극 표면에 유기 반도체층과 공유결합하는 리간드를 포함하는 것이 포함하는 것에 비해 표면 거칠기가 작은 것으로 나타났다. Ra 값이 작을수록 표면이 고른 것으로 소자의 전하 이동이 용이해질 수 있으므로 본원의 제조예 1이 비교 제조예 1에 비해 소자의 전하 이동 측면에서 유리하다.
실험예 2. 유기반도체 소자의 전류-전압 측정
상기 실시예 2 및 비교예 3에서 제조한 유기반도체 소자의 전류-전압을 측정하였다(도 4 참고). 구체적으로 semiconductor parameter analyzer (HP 4155A)를 이용하여 1V 측정 시 지연시간을 0.1V로 하여 관측하였다.
실시예 2의 유기반도체 소자(Au/MPTMS/TIPS-pentacene)는 -20V에서 약 -10V까지 전압이 증가할수록 전류도 증가하였으며, 약 0V에서는 전류의 증가가 더 이상 나타나지 않았다.
또한, 비교예 3의 유기반도체 소자는 전압에 따라 전류량 변화가 거의 없는 것으로 나타났다.
비교예 3의 경우에는 p-type의 결과를 보여준다. 그런데, 실시예 2와 같이 MPTMS로 표면처리 한 경우 정공의 주입이 더욱 용이하게 나타났고, 20V 전압 주입 시 전자의 주입이 비교예 3의 경우에 비해 용이한 것으로 나타났다. 이는 표면 개질을 통하여 접촉저항 및 일함수 에너지가 변화하여 전극에서 유기물 반도체로 전하가 주입될 때 영향을 주었기 때문이다.
실험예 3. 유기반도체 박막의 UV- Vis 스펙트럼
제조예 1 및 비교 제조예 1 및 2에서 제조한 유기반도체 소자의 UV-vis 스펙트럼을 관측하였다(도 5 참고).
제1 전극에 유기반도체층과 공유결합하는 화합물을 포함하지 않는 비교 제조예 1 및 2에 비하여, 제1 전극에 유기반도체층과 공유결합하는 화합물을 포함하는 제조예 1의 유기 반도체 소자는 청색 이동(blue shift)를 보였다.
이는 분자간 공간이 감소한 것을 의미한다.
또한, 제조예 1의 피크는 브로드(broad)해졌으며, 이는 인접한 분자간 체인의 접촉으로 인한 전기적 결합 때문인 것으로 보인다.
따라서, 상기 결과를 통하여, 제1 전극에 유기반도체층과 공유결합하는 화합물을 포함하지 않는 비교 제조예 1 및 2에 비하여, 제1 전극에 유기반도체층과 공유결합하는 화합물을 포함하는 제조예 1의 유기 반도체 소자는 분자 상호간의 공간 및 분자 결합에 영향 받아 재료의 특성이 변화한 것을 확인할 수 있다.

Claims (10)

  1. 제1 전극;
    제1 전극 상에 유기 반도체층;
    상기 유기 반도체층 상에 유전층; 및
    상기 유전층 상에 제2 전극을 포함하는 유기 반도체 소자로,
    상기 유기 반도체층과 접촉하는 제1 전극의 일면은 유기 반도체층과 공유결합하는 리간드를 갖는 화합물로 표면처리된 것이고,
    상기 유기 반도체층과 공유결합하는 리간드를 갖는 화합물은 (3-머캅토프로필)트리메톡시실란이며, 상기 유기 반도체층은 팁스-펜타센인 것을 특징으로 하는 유기 반도체 소자.
  2. 청구항 1에 있어서, 상기 제1 전극은 금, 은, 백금, 크롬, 티타늄, 구리, 알루미늄, 탄탈륨, 몰리브덴, 텅스텐, 니켈, 팔라듐, 산화인듐주석, 산화인듐아연, 산화인듐주석아연, 산화알루미늄아연, 산화갈륨아연, n 도핑된 실리콘 및 Au-Si로 이루어진 군으로부터 선택되는 1종 이상을 포함하는 것을 특징으로 하는 유기 반도체 소자.
  3. 청구항 1에 있어서, 상기 유전층은 플로오로폴리머(CYTOP), 파릴렌, 에폭시, 폴리이미드, 폴리아미드, 폴리비닐클로라이드, 벤조사이클로부텐, 폴리비닐알코올, 폴리비닐페놀, 사이클로펜텐 및 산화규소로 이루어진 군으로부터 선택되는 1종 이상을 포함하는 것을 특징으로 하는 유기 반도체 소자.
  4. 삭제
  5. 청구항 1에 있어서, 상기 제2 전극은 금, 은, 백금, 크롬, 티타늄, 구리, 알루미늄, 탄탈륨, 몰리브덴, 텅스텐, 니켈 및 팔라듐으로 이루어진 군으로부터 선택되는 1종 이상을 포함하는 것을 특징으로 하는 유기 반도체 소자.
  6. 삭제
  7. 청구항 1에 있어서, 상기 유기 반도체 소자는 유기 이중층 다이오드, 유기 트랜지스터, 유기발광소자, 유기태양전지 또는 유기메모리소자인 것을 특징으로 하는 유기 반도체 소자.
  8. 청구항 1에 있어서, 상기 제1 전극은 금, 상기 유기 반도체층은 팁스-펜타센, 상기 유전층은 플로오로폴리머(CYTOP), 제2 전극은 알루미늄, 상기 유기 반도체층과 공유결합하는 리간드를 갖는 화합물은 (3-머캅토프로필)트리메톡시실란을 포함하는 것을 특징으로 하는 유기 반도체 소자.
  9. (1) 제1 전극을 형성하는 단계;
    (2) 상기 제1 전극의 일면에 유기 반도체층과 공유결합하는 리간드를 갖는 화합물로 처리하여 표면처리된 제1 전극을 형성하는 단계;
    (3) 상기 표면처리된 제1 전극 상에 유기 반도체층을 형성하는 단계;
    (4) 상기 유기 반도체층 상에 유전층을 형성하는 단계; 및
    (5) 상기 유전층 상에 제 2전극을 형성하는 단계를 포함하며,
    상기 유기 반도체층과 공유결합하는 리간드를 갖는 화합물은 (3-머캅토프로필)트리메톡시실란이며, 상기 유기 반도체층은 팁스-펜타센인 것을 특징으로 하는 유기 반도체 소자 제조방법.
  10. 삭제
KR1020170101665A 2016-08-10 2017-08-10 공유 결합을 이용한 유기 반도체 소자 및 이의 제조방법 KR102061075B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20160101973 2016-08-10
KR1020160101973 2016-08-10

Publications (2)

Publication Number Publication Date
KR20180018424A KR20180018424A (ko) 2018-02-21
KR102061075B1 true KR102061075B1 (ko) 2019-12-31

Family

ID=61525071

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170101665A KR102061075B1 (ko) 2016-08-10 2017-08-10 공유 결합을 이용한 유기 반도체 소자 및 이의 제조방법

Country Status (1)

Country Link
KR (1) KR102061075B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100987399B1 (ko) * 2002-07-02 2010-10-13 소니 가부시키가이샤 반도체 장치 및 그 제조 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100987399B1 (ko) * 2002-07-02 2010-10-13 소니 가부시키가이샤 반도체 장치 및 그 제조 방법

Also Published As

Publication number Publication date
KR20180018424A (ko) 2018-02-21

Similar Documents

Publication Publication Date Title
Yoon et al. Low-voltage organic field-effect transistors and inverters enabled by ultrathin cross-linked polymers as gate dielectrics
Jung et al. A TIPS-TPDO-tetraCN-based n-type organic field-effect transistor with a cross-linked PMMA polymer gate dielectric
TWI557909B (zh) 場效電晶體及其製法
JP5811640B2 (ja) 電子デバイス及び半導体装置の製造方法
US9246008B2 (en) Thin-film device, method of manufacturing the same, and method of manufacturing image display apparatus
EP1997814B1 (en) Electronic Device Including a Buffer Layer Comprising A Functionalized Metal Nanoparticle
TW200532922A (en) Thin film transistor and semiconductor device using the same
US10312375B2 (en) Thin-film transistor, method for producing thin-film transistor and image display apparatus using thin-film transistor
TW200843118A (en) Ambipolar transistor design
US7868322B2 (en) Method for fabricating an organic thin film transistor by oxidation and selective reduction of organic semiconductor material
Xiang et al. High mobility n-channel organic field-effect transistor based a tetratetracontane interfacial layer on gate dielectrics
KR102061075B1 (ko) 공유 결합을 이용한 유기 반도체 소자 및 이의 제조방법
EP1922773B1 (en) Perylene imide/diimide based organic field effect transistors-ofets and a method of producing the same
JP4673135B2 (ja) 有機半導体層の形成方法
Wang et al. Soft-etching copper and silver electrodes for significant device performance improvement toward facile, cost-effective, bottom-contacted, organic field-effect transistors
TWI450429B (zh) 有機薄膜電晶體及其製造方法
CN110854268B (zh) 一种消除有机场效应晶体管光响应的方法
Choi et al. Solution‐Processed PTCDI‐C8 Crystalline Wire: Dual Role as Mask and Active Layer for Organic Transistors with Increased Switching Speeds
KR100666760B1 (ko) 비휘발성 메모리 유기 박막 트랜지스터 소자 및 그 제조방법
KR100976572B1 (ko) 유기 박막 트랜지스터의 제조방법
KR102126526B1 (ko) 나노 구조를 이용한 유기 반도체 소자 및 이의 제조방법
KR100770262B1 (ko) 유기 박막트랜지스터, 이를 포함하는 유기전계발광소자 및이들의 제조방법
KR102622982B1 (ko) 유기 박막 트랜지스터 및 제조방법
KR101766007B1 (ko) 양성자빔을 이용한 유기 반도체 소자 제조방법
KR102160329B1 (ko) 두 개의 반도체층으로 이루어진 박막트랜지스터

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant