KR102160329B1 - 두 개의 반도체층으로 이루어진 박막트랜지스터 - Google Patents

두 개의 반도체층으로 이루어진 박막트랜지스터 Download PDF

Info

Publication number
KR102160329B1
KR102160329B1 KR1020170181813A KR20170181813A KR102160329B1 KR 102160329 B1 KR102160329 B1 KR 102160329B1 KR 1020170181813 A KR1020170181813 A KR 1020170181813A KR 20170181813 A KR20170181813 A KR 20170181813A KR 102160329 B1 KR102160329 B1 KR 102160329B1
Authority
KR
South Korea
Prior art keywords
semiconductor layer
carbon nanotubes
thin film
film transistor
conjugated polymer
Prior art date
Application number
KR1020170181813A
Other languages
English (en)
Other versions
KR20190079819A (ko
Inventor
노용영
Original Assignee
동국대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동국대학교 산학협력단 filed Critical 동국대학교 산학협력단
Priority to KR1020170181813A priority Critical patent/KR102160329B1/ko
Publication of KR20190079819A publication Critical patent/KR20190079819A/ko
Application granted granted Critical
Publication of KR102160329B1 publication Critical patent/KR102160329B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02606—Nanotubes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L51/0048—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/20—Carbon compounds, e.g. carbon nanotubes or fullerenes
    • H10K85/221—Carbon nanotubes

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nanotechnology (AREA)
  • Materials Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 두 개의 반도체층으로 이루어진 박막트랜지스터에 관한 것으로, 반도체층이 포함된 박막트랜지스터에 있어서, 게이트 절연층과 접한 공액고분자로 랩핑된 탄소나노튜브로 이루어진 제1반도체층 및 소스/드레인 전극과 접하여 공액고분자로 랩핑된 탄소나노튜브로 이루어진 제2반도체층을 포함하되, 상기 제1반도체층의 탄소나노튜브는 고순도 반도체성으로 이루어져 있으며, 상기 제2반도체층의 탄소나노튜브는 금속성으로 이루어진 것을 특징으로 하는 두 개의 반도체층으로 이루어진 박막트랜지스터를 제공한다.

Description

두 개의 반도체층으로 이루어진 박막트랜지스터{Thin film transistor comprising double semiconductor}
본 발명은 박막트랜지스터에 관한 것으로써, 보다 상세하게는 반도체층이 2개의 층으로 이루어져 전자소자의 성능을 향상시킨 박막트랜지스터에 관한 것이다.
저온공정이 가능한 박막 트랜지스터(TFT)는 차세대 플렉서블 디스플레이의 구동소자나 다양한 웨어러블 디바이스의 구동회로 등 고분자 기판 위에 구현되는 다양한 플렉서블 전자소자에 적용될 수 있는 가능성으로 인해 최근 활발한 연구가 이루어지고 있다. 특히 초저가 RFID 태그등의 응용분야를 실현하기 위해서는 소자의 제조 단가가 10원이하로 매우 값싸야만 바코드를 대체한 실제응용이 가능하다. 제조 가격이 비싼 포토리소그라피나 각종 진공증착공정을 사용한 기존 실리콘 소자의 제조공정를 통해서 이와 같은 값싼 태그의 제조가 원천적으로 불가능 하며 따라서 용액상태에서 인쇄공정을 통해서 소자를 제조가 가능한 TFT에 대한 관심이 많아지고 있다.
또한 최근 각종 웨어러블 디바이스들이 시장에 선을 보이면서 플렉서블 전자회로 및 소자에 대한 관심이 폭발적으로 증가하고 있고 이러한 플렉서블 기판위에 신문을 인쇄하듯이 인쇄공정을 통해서 전자소자 및 디스플레이를 제조하면 제조단가를 획기적으로 낮출수 있다.
다양한 전자기능성 잉크를 용액 상태로 공정이 가능하기 때문에 다양한 인쇄공정을 통해서 소자를 값싸게 제조할 수 있으며 향후 연속공정 (roll to roll)에 적용하여 저가에 빠른 공정속도로 대량생산이 가능하여 트랜지스터의 제조비용을 획기적으로 낮출 수 있을 것으로 기대되어 상업적으로 큰 장점을 지니고 있다고 할 수 있다.
한편, 탄소나노튜브는 독특한 광학적, 기계적, 전기적 특성을 지녀서 다양한 분야로의 적용이 가능함에 따라 지난 25년간 활발히 연구되어 왔다. 최근 용액공정 TFT에 사용되는 반도체 재료 중 단일벽 탄소나노튜브 소재가 높은 이동도와 성능의 가능성으로 인해서 활발히 연구되고 있다.
특히 뛰어난 전기적 특성으로 인해 다양한 전자소자에 응용이 가능할 것으로 기대된다. 현재의 기술수준으로 보고된 용액공정이 가능한 반도체성 잉크 중에서 sc-SWCNT는 가장 높은 전하 이동도를 보인다. 잘 정렬된 한 가닥의 sc-SWCNT의 전하이동도는 이론적인 한계가 10,000cm2/Vs 으로 결정성 Si보다 훨씬 높다. 이와 같이 sc-SWCNT는 실리콘 소자에 비해 매우 우수한 전하이동도를 보유하기 때문에 차세대 초고속 트랜지스터를 만드는 것이 가능하다.
하지만 원천적으로 탄소나노튜브가 합성이 되면 금속성과 반도체성이 혼재되어 이를 대량 분리하기가 어렵다. 이러한 기술적 문제점을 해결하기 위해서 최근 다양한 공액고분자와 함께 용액상에 분산하여 선택적으로 특성 직경과 카이랄성의 반도체 cnt만을 분리하는 기술이 활발히 연구되고 있다.
하지만 현재 이러한 cnt트랜지스터는 cnt의 구조가 1차원적 튜브구조를 지니고 있어서 용액으로 코팅하여 필름을 만들면 cnt 네트워크 구조의 필름이 제조되어서 이론적으로 예측되는 높은 전하 이동도를 실제 소자에서 구현하기 어렵다. 이러한 문제점으로 인해서 현재 보고되고 있는 cnt트랜지스터는 이동도는 통상 1-30 cm2/Vs 수준이며 이는 이론적인 한계치 보다 매우 낮아서 이에 대한 향상이 요구된다.
상기 문제점을 해결하기 위해 본 발명은 전하 이동도 및 소자의 성능을 향상시킬 수 있는 박막트랜지스터를 제공하는 데 있다.
또한 본 발명의 목적은 특별한 기술적 공정을 통해서 높은 이동도와 전류점멸비를 갖는 박막트랜지스터를 제공하는데 있다.
상기 목적을 달성하기 위해 본 발명은 반도체층이 포함된 박막트랜지스터에 있어서, 게이트 절연층과 접한 공액고분자로 랩핑된 탄소나노튜브로 이루어진 제1반도체층 및 소스/드레인 전극과 접하여 공액고분자로 랩핑된 탄소나노튜브로 이루어진 제2반도체층을 포함하되, 상기 제1반도체층의 탄소나노튜브는 고순도 반도체성으로 이루어져 있으며, 상기 제2반도체층의 탄소나노튜브는 금속성으로 이루어진 것을 특징으로 하는 두 개의 반도체층으로 이루어진 박막트랜지스터를 제공한다.
또한, 본 발명에 따르면, 제1반도체층의 반도체성 탄소나노튜브는 전체 탄소나노튜브 중 99.00~99.99%이며, 제2반도체층의 반도체성 탄소나노튜브는 전체 탄소나노튜브 중 90.00~98.99%인 것을 특징으로 하는 두 개의 반도체층으로 이루어진 박막트랜지스터를 제공한다.
또한, 본 발명에 따르면, 제1반도체층에 사용되는 탄소나노튜브는 HiPco방법으로 합성되며, 제2반도체층에 사용되는 탄소나노튜브는 arc plasma 방법으로 합성된 공액고분자로 랩핑된 탄소나노튜브로 이루어진 제2반도체층인 것으로 특징으로 하는 두 개의 반도체층으로 이루어진 박막트랜지스터를 제공한다.
또한, 본 발명에 따르면, 제2반도체층에 사용된 탄소나노튜브는 제1반도체층에 사용된 탄소나노튜브에 비해 지름이 더 큰 것을 특징으로 하는 두 개의 반도체층으로 이루어진 박막트랜지스터를 제공한다.
또한, 본 발명에 따르면, 제1반도체층에 사용된 탄소나노튜브의 지름은 0.8~1.2nm이며, 제2반도체층에 사용된 탄소나노튜브의 지름은 1.3~1.7nm인 것을 특징으로 하는 두 개의 반도체층으로 이루어진 박막트랜지스터를 제공한다.
또한, 본 발명에 따르면, 상기 제1반도체층의 제조는 용매에 공액고분자와 단일벽 탄소나노튜브를 혼합하는 혼합단계; 혼합된 용액을 초음파 처리하는 초음파처리단계; 및 원심분리기로 분리하여 부유용액을 취하는 분리단계로 제조되는 것을 특징으로 하는 두 개의 반도체층으로 이루어진 박막트랜지스터를 제공한다.
또한, 본 발명에 따르면, 기판; 상기 기판 상 일부영역에 위치하는 게이트 전극; 상기 게이트 전극 상의 전면에 위치하는 게이트 절연층; 상기 게이트 절연층 상의 전면에 위치하는 반도체층; 및 상기 반도체층 상에 서로 이격되어 위치하는 소스/드레인 전극을 포함하는 박막트랜지스터로서, 상기 반도체층은 제1반도체층 및 제2반도체층으로 이루어지며, 제1반도체층은 게이트 절연층과 접한 공액고분자로 랩핑된 탄소나노튜브로 고순도 반도체성 성질을 가지며, 제2반도체층은 소스/드레인 전극과 접하여 공액고분자로 랩핑된 탄소나노튜브로 금속성 성질을 갖는 두 개의 반도체층으로 이루어진 박막트랜지스터를 제공한다.
또한, 본 발명에 따르면, 제1반도체층에 사용되는 탄소나노튜브는 HiPco방법으로 합성되며, 제2반도체층에 사용되는 탄소나노튜브는 arc plasma 방법으로 합성된 공액고분자로 랩핑된 탄소나노튜브로 이루어진 제2반도체층인 것으로 특징으로 하는 두 개의 반도체층으로 이루어진 박막트랜지스터를 제공한다.
또한, 본 발명에 따르면, 제2반도체층에 사용된 탄소나노튜브는 제1반도체층에 사용된 탄소나노튜브에 비해 지름이 더 큰 것을 특징으로 하는 두 개의 반도체층으로 이루어진 박막트랜지스터를 제공한다.
또한, 본 발명에 따르면, 제1반도체층에 사용된 탄소나노튜브의 지름은 0.8~1.2nm이며, 제2반도체층에 사용된 탄소나노튜브의 지름은 1.3~1.7nm인 것을 특징으로 하는 두 개의 반도체층으로 이루어진 박막트랜지스터를 제공한다.
본 발명에 따른 두 개의 반도체층으로 이루어진 박막트랜지스터는 반도체층 형성시 다른 특성을 갖는 고분자가 랩핑된 탄소나노튜브를 용액상태에서 2개의 층으로 적층함으로써 높은 이동도와 전류점멸비를 갖는 트랜지스터를 제공하는 효과가 있다.
도 1은 본 발명의 일실시예에 따른 박막트랜지스터의 구조를 나타낸 것이다.
도 2는 HiPco방법으로 탄소나노튜브를 제조하는 공정을 나타낸 것이다.
도 3은 공액고분자가 랩핑된 탄소나노튜브를 제조하는 공정을 나타낸 것이다.
도 4는 랩핑된 탄소나노튜브의 개략적인 형상을 나타낸 것이다.
도 5는 제1반도체층에 사용된 공액고분자가 랩핑된 탄소나노튜브의 흡수스팩트럼 및 라만스팩트럼을 나타낸 것이다.
도 6는 제1반도체층에 사용된 공액고분자가 랩핑된 탄소나노튜브를 전자현미경으로 이미지를 나타낸 것이다.
도 7은 arc plasma의 방법으로 탄소나노튜브를 제조하는 공정을 나타낸 것이다.
도 8은 제2반도체층에 사용된 공액고분자가 랩핑된 탄소나노튜브의 흡수스팩트럼 및 라만스팩트럼을 나타낸 것이다.
도 9는 제2반도체층에 사용된 공액고분자가 랩핑된 탄소나노튜브를 전자현미경으로 이미지를 나타낸 것이다.
도 10은 실시예 1로 제조된 트랜지스터의 출력곡선 및 전이곡선을 나타낸 것이다.
도 11은 비교예 1 및 비교예 2의 트랜지스터 특성을 나타낸 것이다.
이하 본 발명에 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다. 우선, 도면들 중, 동일한 구성요소 또는 부품들은 가능한 한 동일한 참조부호를 나타내고 있음에 유의하여야 한다. 본 발명을 설명함에 있어, 관련된 공지기능 혹은 구성에 대한 구체적인 설명은 본 발명의 요지를 모호하지 않게 하기 위하여 생략한다.
본 명세서에서 사용되는 정도의 용어 “약”, “실질적으로” 등은 언급된 의미에 고유한 제조 및 물질 허용오차가 제시될 때 그 수치에서 또는 그 수치에 근접한 의미로 사용되고, 본 발명의 이해를 돕기 위해 정확하거나 절대적인 수치가 언급된 개시 내용을 비양심적인 침해자가 부당하게 이용하는 것을 방지하기 위해 사용된다.
본 명세서에서 본 발명의 박막트랜지스터는 BGTC(Bottom Gate Top Contact)구조에 대해서 설명하지만, TGBC(Top Gate Bottom Contact)구조 등에서도 적용될 수 있다.
도 1은 본 발명의 일실시예에 따른 박막트랜지스터의 구조를 나타낸 것이다.
도 1 및 도 2를 참조하면, 기판을 제공하고, 상기 기판 상의 일부에 게이트 전극을 형성한다.
상기 기판은 n-형이나 p-형으로 도핑된 실리콘 웨이퍼, 유리기판, 폴리에테르술폰(polyethersulphone), 폴리아크릴레이트(polyacrylate), 폴리에테르 이미드 (polyetherimide), 폴리이미드(polyimide), 폴리에틸렌 테레프탈레이트 (polyethyeleneterepthalate), 폴리에틸렌 나프탈레이트 (polyethylene naphthalate) 로 이루어진 그룹으로부터 선택되는 플라스틱 필름을 이용하거나, 이들 플라스틱 필름에 인듐틴옥사이드 (indium tin oxide) 가 코팅된 유리기판 또는 플라스틱 필름을 포함하나, 이에 한정되지 않는다.
기판 상의 일부영역에는 게이트 전극을 형성할 수 있다. 상기 게이트 전극은 알루미늄(Al), 알루미늄 합금(Al-alloy), 몰리브덴(Mo), 몰리브덴 합금(Mo-alloy), 실버나노와이어(silver nanowire), 갈륨인듐유태틱(gallium indium eutectic), PEDOT:PSS 중에서 선택되는 어느 하나로 형성할 수 있다. 상기 게이트 전극은 위 물질들을 잉크로 사용하여 잉크젯 프린팅 또는 스프레이 등의 인쇄공정을 이용하여 게이트 전극을 제조할 수 있다. 이러한 인쇄공정을 통해서 게이트 전극을 형성하며 진공공정을 배제할 수 있어서 제조비용의 절감효과를 기대할 수 있다.
게이트 전극의 상부에는 전면에 걸쳐서 게이트 절연층을 형성할 수 있다.
상기 게이트 절연층은 유기절연막 또는 무기절연막의 단일막 또는 다층막으로 포함되거나 유-무기 하이브리드 막으로 포함된다. 상기 유기절연막으로는 폴리메타아크릴레이트 (PMMA, polymethylmethacrylate), 폴리스타이렌(PS, polystyrene), 페놀계 고분자, 아크릴계 고분자, 폴리이미드와 같은 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계 고분자, p-자이리렌계 고분자, 비닐알콜계 고분자, 파릴렌(parylene) 중에서 선택되는 어느 하나 또는 다수개를 사용한다. 상기 무기절연막으로는 실리콘 산화막, 실리콘 질화막, Al2O3, Ta2O5, BST, PZT 중에서 선택되는 어느 하나 또는 다수개를 사용한다.
상기 게이트 절연층 상에는 반도체층을 형성할 수 있다. 상기 반도체층은 제1반도체층 및 제2반도체층인 2개의 층으로 형성될 수 있다.
상기 제1반도체층은 게이트 절연층과 접한 반도체층으로 공액고분자가 랩핑된 탄소나노튜브로 구성되는 데, 상기 제1반도체층에 사용되는 탄소나노튜브는 고순도 반도체성의 단일벽 탄소나노튜브로 이루어진다.
상기 제1반도체층에서 공액고분자가 랩핑된 탄소나노튜브에 사용되는 탄소나노튜브는 HiPco방법으로 합성될 수 있다.
HiPco방법은 높은 압력 분위기에서 일산화탄소(CO)를 흘려보내면서 단일벽 탄소나노튜브를 합성하는 방식이다. 화학 기상 증착 방법(CVD)을 위한 도가니(furnace) 안에 Fe, Ni 과 같은 금속 촉매가 붙은 기판을 넣고, 고압의 조건에서 일산화탄소(CO)를 주입하여 촉매 아래쪽으로 탄소나노튜브를 성장시킨다. (도 2참조)
이렇게 제조된 단일벽 탄소나노튜브는 다음에 설명할 arc plasma의 방법으로 제조된 탄소나노튜브에 비해 지름이 작은 특징이 있다.
HiPco방법으로 제조된 단일벽 탄소나노튜브를 공액고분자를 이용해 랩핑할 수 있는 데, 다음과 같은 방법으로 제조할 수 있다.
제1반도체층에 사용되는 상기 공액고분자로는 poly(9,9-dioctylfluorenyl-2,7-diyl)(PFO) 또는 regioregular poly(3-dodecylthiophene) (rr-P3DDT) 일 수 있다.
제1반도체층에 사용되는 공액고분자는 side chain이 다소 짧은 특징이 있는 데, 이는 지름이 작은 단일벽 탄소나노튜브를 쉽게 감쌀 수 있기 때문이다.
도 3은 공액고분자가 랩핑된 탄소나노튜브를 제조하는 공정을 나타낸 것이다.
공액고분자가 랩핑된 탄소나노튜브를 제조하는 공정은 다음과 같다.
용매에 공액고분자와 단일벽 탄소나노튜브를 혼합하는 혼합단계; 혼합된 용액을 초음파로 처리하는 초음파처리단계; 및 원심분리기로 분리하여 부유용액을 취하는 분리단계로 이루어질 수 있다.
먼저 혼합단계는 용매에 공액고분자와 단일벽 탄소나노튜브를 혼합할 수 있다. 상기 혼합단계는 용매 1㎖ 당 공액고분자 4~6mg 및 단일벽 탄소나노튜브 1.5~3.0mg이 포함시키며, 상기 공액고분자와 단일벽 탄소나노튜브의 혼합비율은 3:2~3:1인 것이 바람직하다.
상기 범위로 혼합할 경우 용매에 공액고분자와 단일벽 탄소나노튜브가 잘 분산되어 혼합될 수 있다.
상기 용매의 종류로는 클로로포름, 클로로벤젠, 다이클로로벤젠, 트리클로로벤제, 자일렌 등을 이용할 수 있다.
혼합된 용액은 초음파로 처리를 하는 데, 초음파 처리는 15 내지 50Hz로 처리할 수 있으며, 초음파 처리 시간으로는 30 ~ 60분정도 처리할 수 있다.
혼합된 용액을 초음파처리하게 되면 반도체성의 단일벽 탄소나노튜브에 공액고분자이 선택적으로 랩핑된 구조를 이루게 된다.
단일벽 탄소나노튜브는 두 가지 성질을 나타내는 데, 반도체성 및 금속성의 성질을 갖는데, 본 발명의 제1반도체층을 구성하는 탄소나노튜브는 반도체성 및 금속성의 탄소나노튜브 중 반도체성의 단일벽 탄소나노튜브만을 선택적으로 골라내어 이를 공액고분자가 랩핑할 수 있다.
즉, 초음파로 처리된 물질은 단일벽 탄소나노튜브에 공액고분자가 랩핑된 구조로 이루어지는 데, 이때 단일벽 탄소나노튜브는 대부분이 반도체성 성질을 갖는 탄소나노튜브로 되어 있으며 이것이 공액고분자와 랩핑된 구조를 띄게 된다.
도 4는 랩핑된 탄소나노튜브의 개략적인 형상을 나타낸 것이다.
공액고분자가 단일벽 탄소나노튜브를 감싸게 되는 데, 도 4와 같이 고분자가 꼬여서 형성될 수 있다.
공액고분자가 랩핑된 탄소나노튜브는 다른 탄소나노튜브에 비해 비중이 낮아져서 이를 분리해 낼 수 있는 데, 분리단계를 통해 분리해 낼 수 있다.
분리단계는 원심분리기를 통해 랩핑된 탄소나노튜브 위로 부유하게 되는 데, 부유하게 된 부유용액을 걸러내어 공액고분자가 랩핑된 탄소나노튜브를 분리할 수 있다.
도 5는 제1반도체층에 사용된 공액고분자가 랩핑된 탄소나노튜브의 흡수스팩트럼 및 라만스팩트럼을 나타낸 것이다. 또한, 도 6은 제1반도체층에 사용된 공액고분자가 랩핑된 탄소나노튜브를 전자현미경으로 이미지를 나타낸 것이다.
흡수스팩트럼에서 반도체성의 단일벽 탄소나노튜브는 1000~1400 nm 범위에서 발견되고, 금속성의 단일벽 탄소나노튜브는 500~600 nm 범위에서 발견된다.
도 5를 참조하면, 500~600nm 범위의 peak는 보이지 않고 1000~1400 nm범위의 peak가 발견되기 때문에 반도체성의 단일벽 탄소나노튜브가 포함되어 있는 것을 확인할 수 있다.
흡수스펙트럼을 찍으면, CNT의 카이랄에 따라 에너지 레벨이 조금씩 다르기 때문에 각 카이랄에 대응되는 피크가 나타난다. 이 피크의 위치를 통해 CNT의 카이랄을 알 수 있다. 500~600 nm는 금속성 CNT가 흡수하는 구간이고, 1000~1400 nm는 반도체성 CNT가 흡수하는 구간인데, 1000~1400 nm범위의 peak가 발견되기 때문에 반도체성의 단일벽 탄소나노튜브가 포함되어 있는 것을 확인할 수 있다.
라만스펙트럼의 경우는 단일 파장의 레이저를 CNT에 쏘아서 산란되는 정도를 보는 방법이다. CNT 분석에 주로 쓰는 레이저 파장은 532 nm, 633 nm, 785 nm가 있으며, 도 5는 633 nm의 레이저 파장을 사용하였다. 흡수 스펙트럼과 비슷하게 금속성 CNT가 산란되는 영역과 반도체성 CNT가 산란되는 영역이 다르기 때문에 CNT에 금속성이 함유되어 있는지 파악할 수 있고, 라만 분광으로도 피크의 위치를 통해 카이랄을 알 수 있다.
도 6을 참조하면, 전자현미경의 배율을 통해 탄소나노튜브이 지름을 측정할 수 있는 데, 측정결과 단일벽 탄소나노튜브의 지름은 0.8~1.2nm정도임을 알 수 있다.
또한, 상기 제1반도체층 상에는 제2반도체층이 형성되는 데, 상기 제2반도체층은 소스/드레인 전극과 접하는 반도체층이다.
상기 제2반도체층도 공액고분자가 랩핑된 탄소나노튜브로 구성되는 데, 상기 상기 제2반도체층에서 사용되는 탄소나노튜브는 제1반도체층에 사용되는 탄소나노튜브에 비해 상대적으로 전도성이 많은 탄소나노튜브를 사용한다. 이를 위해 제2반도체층의 탄소나노튜브는 arc plasma의 방법으로 제조될 수 있다.
arc plasma의 방법으로 탄소나노튜브를 제조하는 방법은 다음과 같다.
탄소나노튜브를 처음 발견할 때부터 쓰던 방법으로써, 전극에 흑연을 놓고 강한 전류를 방전시켜서 CNT를 만드는 방식이다. (도 7 참조)
이와같이 제조된 탄소나노튜브의 특징은 HiPco방법으로 제조된 탄소나노튜브에 비해 상대적으로 지름이 크며 그 크기는 1.3~1.7nm정도이다.
arc plasma의 방법으로 제조된 단일벽 탄소나노튜브를 이용하여 공액고분자가 랩핑된 탄소나노튜브를 제조할 수 있는 데, 제2반도체층에 사용되는 공액고분자는 poly(9,9-di-n-dodecylfluorene) (PFDD) 일 수 있다.
제2반도체층에 사용되는 공액고분자는 side chain이 다소 많은 특징이 있는 데, 이는 지름이 큰 단일벽 탄소나노튜브를 쉽게 감쌀 수 있기 때문이다.
탄소나노튜브에 공액고분자를 랩핑하는 방법은 제1반도체층에서 설명한 내용과 동일하므로 생략하기로 한다.
도 8은 제2반도체층에 사용된 공액고분자가 랩핑된 탄소나노튜브의 흡수스팩트럼 및 라만스팩트럼을 나타낸 것이다. 또한, 도 9는 제2반도체층에 사용된 공액고분자가 랩핑된 탄소나노튜브를 전자현미경으로 이미지를 나타낸 것이다.
도 8의 흡수 스펙트럼은 도 5와 비슷하게, 금속성과 반도체성 영역이 나뉘어져 있는데, arc plasma 방법으로 제조된 경우는 금속성은 대략 500~800 nm (M11)에 나타나며, 반도체성은 800 ~ 1200 nm (S22), 1400~2000 nm(S11)에서 나타난다. (여기서, S11과 S22라는 용어는 CNT의 어느 에너지 레벨에서 흡수가 일어났는지를 나타내는 용어임)
도 8의 라만 스펙트럼의 경우도 도 5와 비슷하며, 도 8의 경우는 레이저 파장이 785 nm로 보이며, 130~180 cm-1에서 금속성 CNT 피크가 나타나며, 180~300 cm-1에서 반도체성 CNT 피크가 나타난다. 또한, 160 cm-1 부근에서 피크가 있는 것으로 보아 금속성이 있는 것을 확인할 수 있다.
이에 따라, 금속성의 성질을 갖는 탄소나노튜브도 일부 포함되어 있음을 확인할 수 있다.
도 9를 참조하면, 전자현미경의 배율을 통해 탄소나노튜브의 지름을 측정할 수 있는 데, 측정결과 단일벽 탄소나노튜브의 지름은 1.3~1.7nm정도임을 알 수 있다.
이렇듯, 제1반도체층 및 제2반도체층은 그 제조방법에 따라서, 탄소나노튜브 중 반도체성 탄소나노튜브가 차지하는 비율은 차이가 난다.
제1반도체층의 반도체성 탄소나노튜브는 전체 탄소나노튜브 중 99.00~99.99%이며, 제2반도체층의 반도체성 탄소나노튜브는 전체 탄소나노튜브 중 90.00~98.99%인 것이 바람직하다.
즉, 제2반도체층에는 반도체성 탄소나노튜브가 상대적으로 적게 함유되어 있고 금속성이 일부 포함되어 있다.
한편, 제1 반도체층으로만 제조된 트랜지터는 전류점멸비가 높고 전하 이동도가 낮은 특성이 있고, 제2 반도체층으로만 제조된 트랜지스터는 전류점멸비가 낮고 전하 이동도가 높은 특징이 있다.
그러나, 본 발명과 같이 각각의 특성이 다른 제1반도체층 및 제2반도체층을 이용하여 2개의 반도체층을 형성하는 경우 높은 전류점멸비 및 높은 전하이동도의 특성이 나타나는 장점이 있다.
또한, 상기 반도체층의 형성은 스핀코팅, 스프레이(Spray), 잉크젯(Inkjet), 플렉소그라피(Flexography), 스크린(Screen), Dip-Coating 및 Gravure 등의 방법을 통해 전하주입층 상에 형성될 수 있다. 이는 전극 상 및 기판의 국부적인 영역에 패턴을 형성할 수 있으며, 유기반도체층 형성 후 반도체 결정성 및 안정성 등의 소자 성능을 향상시키기 위해 열처리나 광학적 노출(exposure) 등을 시행할 수 있다.
상기 반도체층 상의 일부 영역에는 서로 이격되어 있는 소스/드레인 전극을 형성한다.
상기 소스/드레인 전극은 Au, Al, Ag, Mg, Ca, Yb, Cs-ITO 또는 이들의 합금 중에서 선택되는 단일층으로 형성될 수 있으며, 기판과의 접착성을 향상시키기 위하여 Ti, Cr 또는 Ni과 같은 접착 금속층을 더욱 포함하여 다중층으로 형성될 수 있다. 또한 그라핀(graphene), 카본나노튜브(CNT), PEDOT:PSS 전도성 고분자 실버나노와이어(silver nanowire) 등을 이용하여 기존의 금속보다 탄성에 더욱 유연한 소자를 제조할 수 있으며 위 물질들을 잉크로 사용하여 잉크젯 프린팅 또는 스프레이 등의 인쇄공정을 이용하여 소스/드레인 전극을 제조할 수 있다. 이러한 인쇄공정을 통해서 소스/드레인 전극을 형성하며 진공공정을 배제할 수 있어서 제조비용의 절감효과를 기대할 수 있다.
또한, 본 발명은 추가적으로 제2반도체층과 소스/드레인 전극 사이에 층간층이 형성될 수도 있다. 상기 층간층은 FeCl3, AuCl3, F4TCNQ 중 어느 하나로 이루어질 수 있다.
제2반도체층과 소스/드레인 전극 사이에 FeCl3, AuCl3, F4TCNQ 중 어느 하나의 물질이 추가된 경우 정공주입이 좋아지는 특징이 있다. 이는 상기 FeCl3, AuCl3, F4TCNQ가 홀도펀트에 해당되어 정공주입이 좋아지게 된다.
이로써 본 발명의 일실시예에 따른 2개의 반도체층으로 이루어진 박막트랜지스터를 완성할 수 있다.
이하 본 발명의 일실시예에 대하여 상세히 설명한다.
실시예 1
고분자가 랩핑된 탄소나노튜브 제조
HiPco방법으로 단일벽 탄소나노튜브를 제조하였는 데, 이렇게 제조된 단일벽 탄소나노튜브는 지름이 약 0.8~1.2nm이다.
용매로 톨루엔을 준비하고, 단일벽 탄소나노튜브 및 플루오렌 고분자로 PFO를 이용하였다.
톨루엔 1㎖ 당 PFO 4mg, 단일벽 탄소나노튜브 2mg을 혼합하였다.(혼합단계) 혼합된 용액을 초음파 처리하는 데 먼저 ultrasonication bath에서 20Hz로 30분간 실시한 후 Tip sonicator로 15분간 초음파 처리한다.(초음파처리단계)
초음파 처리된 물질을 원심분리기를 이용하여 원심분리하는 데, 원심분리는 9,000 g로 하여 5분간 실시하고 부유된 부유용액을 취하여 PFO가 랩핑된 탄소나노튜브를 제조하였다.
또한, arc plasma방법으로 단일벽 탄소나노튜브를 제조하였는 데, 이렇게 제조된 단일벽 탄소나노튜브는 지름이 약 1.3~1.7nm이다.
용매로 톨루엔을 준비하고, 단일벽 탄소나노튜브 및 공액고분자로 PFDD를 이용하였다.
톨루엔 1㎖ 당 PFDD 4mg, 단일벽 탄소나노튜브 2mg을 혼합하였다.(혼합단계) 혼합된 용액을 초음파 처리하는 데 먼저 ultrasonication bath에서 20Hz로 30분간 실시한 후 Tip sonicator로 15분간 초음파 처리한다.(초음파처리단계)
초음파 처리된 물질을 원심분리기를 이용하여 원심분리하는 데, 원심분리는 9,000g로 하여 5분간 실시하고 부유된 부유용액을 취하여 PFDD가 랩핑된 탄소나노튜브를 제조하였다.
박막트랜지스터 제조
기판으로 폴리에틸렌 나프탈레이트 (polyethylene naphthalate, PEN)을 이용하였으며, 상기 기판 상에 게이트 전극을 형성하였는 데, 알루미늄(Al)을 증착에 의하여 형성하였다.
게이트 전극의 상부에는 전면에 걸쳐 게이트 절연층을 형성하는 데, 상기 게이트 절연층으로는 실리콘 옥사이드(SiO2) 및 폴리이미드(polyimide)로 형성하였다.
상기 게이트 절연층 상에는 제1반도체층을 형성하였는 데, HiPco방법으로 제조된 탄소나노튜브를 이용하여 제조된 PFO가 랩핑된 탄소나노튜브를 이용하였다.
또한, 제1반도체 상에는 제2반도체층을 형성하였는 데, arc plasma방법으로 제조된 탄소나노튜브를 이용하여 제조된 PFDD가 랩핑된 탄소나노튜브를 이용하였다.
또한, 제2반도체층 상에는 인쇄 공정을 통해서 소스/드레인 전극을 형성하여 트랜지스터를 완성하였다.
비교예 1
실시예 1과 동일하게 실시하되, 제2반도체층의 형성 없이 제1반도체층만으로 트랜지스터를 완성하였다.
비교예 2
실시예 1과 동일하게 실시하되, 제1반도체층의 형성 없이 제2반도체층만으로 트랜지스터를 완성하였다.
도 10은 실시예 1로 제조된 트랜지스터의 출력곡선 및 전이곡선을 나타낸 것이다.
도 11은 비교예 1 및 비교예 2의 트랜지스터 특성을 나타낸 것이다.
아래의 표 1은 실시예 1, 비교예 1 및 비교예 2의 트랜지스터에 대한 성능을 요약한 것이다.
Linear Mobility
(㎠/vs)		 Saturation Mobility(㎠/vs) on/off ratio Off current level(A)
실시예 1 67 120 1.36×106 1×10-11
비교예 1 0.01 0.77 1.92×105 1.63×10-11
비교예 2 0.4 3.71 4.68×103 1.19×10-10
도 10 및 표 1을 참조하면, 실시예 1로 제조된 본 발명은 다른 특성을 갖는 고분자가 랩핑된 탄소나노튜브로 2개의 층을 형성함으로써 높은 이동도와 전류점멸비를 갖는 트랜지스터를 제조할 수 있다.
이에 반해 비교예 1 및 비교예 2의 트랜지스터는 전류점멸비 또는 전하이동도가 낮은 특성이 있다.
즉, 도 11의 (a) 및 표 1의 비교예 1는 전류점멸비가 높고 전하 이동도가 낮은 특징이 있다. 또한, 도 11의 (b) 및 표 1의 비교예 2는 전류점멸비가 낮고 전하 이동도가 높은 특징이 있다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것은 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능함은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어서 명백할 것이다.

Claims (10)

  1. 반도체층이 포함된 박막트랜지스터에 있어서,
    게이트 절연층과 접한 공액고분자로 랩핑된 탄소나노튜브로 이루어진 제1반도체층 및
    소스/드레인 전극과 접하여 공액고분자로 랩핑된 탄소나노튜브로 이루어지며, 상기 제1반도체층 상에 배치된 제2반도체층을 포함하되,
    상기 제1반도체층의 탄소나노튜브는 고순도 반도체성으로 이루어져 있으며,
    상기 제2반도체층의 탄소나노튜브는 제1반도체층과 비교하여 저순도 반도체성으로 이루어지고,
    상기 제1반도체층의 반도체성 탄소나노튜브와 제2반도체층의 반도체성 탄소나노튜브의 비율은 상이하고,
    상기 제1반도체층의 반도체성 탄소나노튜브는 전체 탄소나노튜브 중 99.00~99.99%이며,
    상기 제2반도체층의 반도체성 탄소나노튜브는 전체 탄소나노튜브 중 90.00~98.99%이고,
    상기 제1반도체층의 탄소나노튜브와 제2반도체층은 상이한 방법으로 합성되고,
    상기 제1반도체층의 탄소나노튜브는 HiPco방법으로 합성되고,
    상기 제2반도체층의 탄소나노튜브는 arc plasma 방법으로 합성되고,
    상기 제2반도체층의 탄소나노튜브는 상기 제1반도체층의 탄소나노튜브에 비해 지름이 더 크고,
    상기 제2반도체층의 공액고분자의 측쇄(side chain)는 제1반도체층의 공액고분자의 측쇄(side chain)에 비해 많은 것을 특징으로 하는
    두 개의 반도체층으로 이루어진 박막트랜지스터.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 제1항에 있어서,
    제1반도체층에 사용된 탄소나노튜브의 지름은 0.8~1.2nm이며, 제2반도체층에 사용된 탄소나노튜브의 지름은 1.3~1.7nm인 것을 특징으로 하는 두 개의 반도체층으로 이루어진 박막트랜지스터.
  6. 제1항에 있어서,
    상기 제1반도체층의 제조는
    용매에 공액고분자와 단일벽 탄소나노튜브를 혼합하는 혼합단계;
    혼합된 용액을 초음파 처리하는 초음파처리단계; 및
    원심분리기로 분리하여 부유용액을 취하는 분리단계로 제조되는 것을 특징으로 하는
    두 개의 반도체층으로 이루어진 박막트랜지스터.
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
KR1020170181813A 2017-12-28 2017-12-28 두 개의 반도체층으로 이루어진 박막트랜지스터 KR102160329B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170181813A KR102160329B1 (ko) 2017-12-28 2017-12-28 두 개의 반도체층으로 이루어진 박막트랜지스터

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170181813A KR102160329B1 (ko) 2017-12-28 2017-12-28 두 개의 반도체층으로 이루어진 박막트랜지스터

Publications (2)

Publication Number Publication Date
KR20190079819A KR20190079819A (ko) 2019-07-08
KR102160329B1 true KR102160329B1 (ko) 2020-09-28

Family

ID=67256239

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170181813A KR102160329B1 (ko) 2017-12-28 2017-12-28 두 개의 반도체층으로 이루어진 박막트랜지스터

Country Status (1)

Country Link
KR (1) KR102160329B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101319499B1 (ko) * 2008-02-22 2013-10-17 엘지디스플레이 주식회사 화학적 자기조립 방법을 이용한 나노선 혹은탄소나노튜브의 적층 및 패턴형성 방법과, 이를 적용한액정표시장치의 제조방법

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9502152B2 (en) * 2010-11-01 2016-11-22 Samsung Electronics Co., Ltd. Method of selective separation of semiconducting carbon nanotubes, dispersion of semiconducting carbon nanotubes, and electronic device including carbon nanotubes separated by using the method
KR101828353B1 (ko) * 2011-04-29 2018-03-30 삼성전자주식회사 금속성 및 반도체성 탄소나노튜브의 분리방법, 및 금속성 및 반도체성 탄소나노튜브 분리용 테이프
KR102062928B1 (ko) * 2014-06-27 2020-01-07 동국대학교 산학협력단 탄소나노튜브 유기반도체, 이를 포함한 박막트랜지스터, 이를 이용한 화학센서 및 어플리케이션

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101319499B1 (ko) * 2008-02-22 2013-10-17 엘지디스플레이 주식회사 화학적 자기조립 방법을 이용한 나노선 혹은탄소나노튜브의 적층 및 패턴형성 방법과, 이를 적용한액정표시장치의 제조방법

Also Published As

Publication number Publication date
KR20190079819A (ko) 2019-07-08

Similar Documents

Publication Publication Date Title
Zaumseil Single-walled carbon nanotube networks for flexible and printed electronics
Ahmad Organic semiconductors for device applications: current trends and future prospects
US10355216B2 (en) Method of selective separation of semiconducting carbon nanotubes, dispersion of semiconducting carbon nanotubes, and electronic device including carbon nanotubes separated by using the method
Moulin et al. Advances in Supramolecular Electronics–From Randomly Self‐assembled Nanostructures to Addressable Self‐Organized Interconnects
Morita et al. Enhancement of transport characteristics in poly (3-hexylthiophene) films deposited with floating film transfer method
Mannayil et al. Solution processable PEDOT: PSS/multiwalled carbon nanotube composite films for flexible electrode applications
US7875878B2 (en) Thin film transistors
US20080191198A1 (en) Organic thin film transistor having surface-modified carbon nanotubes
KR101577896B1 (ko) 탄소나노튜브 층간층, 이의 제조방법 및 이를 이용한 박막트랜지스터
KR102027362B1 (ko) 반도체 조성물
US8748873B2 (en) Electronic device with dual semiconducting layer
CN106920803B (zh) 有源层、包括其的薄膜晶体管阵列基板以及显示装置
Koo et al. Solution-processed thin films of semiconducting carbon nanotubes and their application to soft electronics
EP3188252B1 (en) Active layer, thin-film transistor comprising the same, and display device comprising the same
US8319206B2 (en) Thin film transistors comprising surface modified carbon nanotubes
Lee et al. Fabrication of Stretchable and Transparent Core–Shell Polymeric Nanofibers Using Coaxial Electrospinning and Their Application to Phototransistors
KR20180036891A (ko) 박막트랜지스터 어레이 기판 및 이를 포함하는 표시장치
KR101735207B1 (ko) 탄소나노튜브가 포함된 유기반도체층, 이의 제조방법 및 이를 이용한 박막트랜지스터
KR102160329B1 (ko) 두 개의 반도체층으로 이루어진 박막트랜지스터
KR20200053663A (ko) 공액고분자 바인더가 포함된 탄소나노튜브 반도체층 및 이를 이용한 박막트랜지스터
Park et al. Heterostructured semiconductor single-walled carbon nanotube films for solution-processed high-performance field-effect transistors
KR20180110405A (ko) 탄소나노튜브가 포함된 산화물반도체층, 이의 제조방법 및 이를 이용한 박막트랜지스터
JP2018107440A (ja) 薄膜トランジスタアレイ基板及び表示装置
KR102555217B1 (ko) 박막트랜지스터 어레이 기판 및 이를 포함하는 표시장치
KR102630595B1 (ko) 박막트랜지스터 어레이 기판 및 이를 포함하는 표시장치

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant