KR102040530B1 - 광소결을 이용해 재배선층을 형성하는 방법 - Google Patents

광소결을 이용해 재배선층을 형성하는 방법 Download PDF

Info

Publication number
KR102040530B1
KR102040530B1 KR1020180047651A KR20180047651A KR102040530B1 KR 102040530 B1 KR102040530 B1 KR 102040530B1 KR 1020180047651 A KR1020180047651 A KR 1020180047651A KR 20180047651 A KR20180047651 A KR 20180047651A KR 102040530 B1 KR102040530 B1 KR 102040530B1
Authority
KR
South Korea
Prior art keywords
redistribution layer
photosintering
electrode pattern
present
forming
Prior art date
Application number
KR1020180047651A
Other languages
English (en)
Other versions
KR20190123847A (ko
Inventor
정승부
정광호
명우람
정학산
박범근
이충재
민경득
Original Assignee
성균관대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 성균관대학교산학협력단 filed Critical 성균관대학교산학협력단
Priority to KR1020180047651A priority Critical patent/KR102040530B1/ko
Priority to US16/387,742 priority patent/US11229124B2/en
Publication of KR20190123847A publication Critical patent/KR20190123847A/ko
Application granted granted Critical
Publication of KR102040530B1 publication Critical patent/KR102040530B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1283—After-treatment of the printed patterns, e.g. sintering or curing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/105—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by conversion of non-conductive material on or in the support into conductive material, e.g. by using an energy beam
    • H05K3/106—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by conversion of non-conductive material on or in the support into conductive material, e.g. by using an energy beam by photographic methods
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/227—Drying of printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0264—Peeling insulating layer, e.g. foil, or separating mask
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0736—Methods for applying liquids, e.g. spraying
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0756—Uses of liquids, e.g. rinsing, coating, dissolving
    • H05K2203/0759—Forming a polymer layer by liquid coating, e.g. a non-metallic protective coating or an organic bonding layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0756—Uses of liquids, e.g. rinsing, coating, dissolving
    • H05K2203/0776—Uses of liquids not otherwise provided for in H05K2203/0759 - H05K2203/0773
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1131—Sintering, i.e. fusing of metal particles to achieve or improve electrical conductivity
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/285—Permanent coating compositions
    • H05K3/287—Photosensitive compositions

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

본 발명은 광소결을 이용해 재배선층을 형성하는 방법에 관한 것이고, 이러한 방법에 의해 형성된 재배선층에 관한 것이다.
본 발명에 따르면, 경우에 따라서 선택적으로 IPL 노출하고, 광열 효과를 이용하여 수 초 이내 금속 패터닝 가능하다. 또한, 산용액 등을 사용하지 않아, 환경유해성, 독성 등의 문제가 없으며, 공정단계가 간편하고, 고가의 진공장비가 필요없는 장점을 갖는다. 특히 본 발명에서는 공정시간이 획기적으로 단축되었는데, 기존의 열 소결의 경우 최소 30분 이상의 시간이 걸렸고, 도금이나 진공 공정의 경우 수 시간이 걸렸으나, 본 발명에서는 광소결을 통해 수십초(10번의 펄스 조건에서 10초 이내) 이내에서 공정이 완료된다.
본 발명에서는, 광열 효과를 이용한 공정을 통하여, 다층의 패턴을 쉽게 구현 가능하여, 고집적도의 전자패키지 구현에 유리하다.

Description

광소결을 이용해 재배선층을 형성하는 방법 {METHOD OF FORMING REDISTRIBUTION LAYER USING PHOTO―SINTERING}
본 발명은 광소결을 이용해 재배선층을 형성하는 방법에 관한 것이고, 이러한 방법에 의해 형성된 재배선층에 관한 것이다.
기존에 가장 보편적인 도전성 패턴 형성 기술은 도금인데, 이를 이용한 금속층 성장에는 반응이 가능하게끔 해주는 시드층(seed layer)이 필요하며, 시드층을 형성하기 위한 별도의 공정(고가의 진공장비에 기반한 박막증착 등)이 요구된다.
도금층 패터닝을 위해서는 강한 산 용액에 기반한 도금과 에칭(유해 기체를 사용하는 건식공정 포함) 공정이 필요하다. 도금과 에칭 공정에 쓰이는 용액은 독성이 강하여 환경파괴나 인체유해성 등이 문제점이다. 또한, 도금 용액은 복잡한 화합물들이 일정한 비율의 함량으로 이루어져 있어, 반복적인 공정에 의하여 화합물 비율이 틀어지고, 화합물 비율조정을 위한 검사, 도금용액의 교체 등 공정에 드는 비용이 커지는 문제점이 있다.
고품질의 금속 패턴층을 얻기 위해서는 최소 수십분에서 수시간의 공정 시간이 요구(전압을 높여 공정시간을 줄일 수는 있지만, 고품질의 도금층을 얻을 수 없다.)된다. 또한, 시드층 형성, 포토리소그래피, 도금, 에칭 등 공정 단계가 많기 때문에 긴 공정시간이 문제점이다.
도금기술은 시드층 형성이 필요하고 산용액을 사용하기 때문에, 계면접착이 약하고 산에 취약한 고분자기판에 적용이 어려워서 최근 주목받고 있는 유연전자기기 등에 적용하기 어렵다.
위의 문제점들을 다소 해결할 수 있는 타 기술에는 금속 잉크/페이스트를 인쇄하는 방법이 있다.
인쇄전자는 저렴한 비용, 간단한 공정단계, 짧은 공정시간 등이 장점이지만, 인쇄물질이 기능성/도전성을 얻기 위해서는 고온의 열처리를 통한 소결공정이 요구된다.
고온 열처리로 소결하는 경우, 마찬가지로 열손상이 쉽게 발생하는 고분자 기판에 적용하기 어렵다.
고가의 금속나노입자로 만든 잉크/페이스트 소재를 이용하면 소결온도 및 시간을 줄일 수 있지만, 아직까지는 모든 고분자 기판에 적용하기에는 제한적이므로 새로운 저온소결기술들이 끊임없이 연구, 개발되고 있다.
본 발명은 광소결 기술을 이용한 공정시간 감축 및 새로운 패터닝 공정 제시한다. 특히, 본 발명은 포토리소그래피 공정을 생략하면서도 전극 소재의 소결과 패터닝을 동시에 형성할 수 있는 공정을 제시한다.
본 발명에 따르면 금속 패터닝 기술을 통해서 기존 RDL 형성 공정의 한계 극복하고자 한다.
본 발명의 일 실시예에 따른 광소결을 이용해 재배선층을 형성하는 방법은, 1) 기판 상에 재배선층을 위한 액상 전극 패턴을 인쇄하는 단계; 2) 상기 전극 패턴 상에 투명한 폴리머를 코팅하는 단계; 3) 광 에너지를 이용하여 상기 전극 패턴을 광소결하는 단계; 및 4) 상기 광소결에 의해 상기 액상 전극 패턴에 포함된 유기물들이 증발되면서 상기 액상 전극 패턴 상부의 폴리머가 제거됨으로써 패터닝이 이루어지는 단계를 포함한다.
상기 액상 전극 패턴은, 금속 또는 비금속 입자를 포함한다. 이러한 금속 또는 비금속 입자는 나노 크기, 서브마이크로 크기, 마이크로 크기의 입자 또는 이들이 혼합된 금속 또는 비금속 입자를 포함하는 개념이다.
상기 액상 전극 패턴은, 바인더, 분산제, 용매를 추가로 포함한다.
상기 1) 단계 이후 상기 액상 전극 패턴을 건조하는 단계를 추가로 포함한다.
상기 광소결에 의해 상기 전극 패턴은 유기물이 증발함에 따른 압력에 의해 부풀고 내부에 기공을 포함한다.
상기 1) 내지 4) 단계를 반복적으로 실행함으로써 복수의 재배선층을 형성한다.
상기 폴리머는 열경화성 수지 또는 열가소성 수지가 이용된다. 상기 폴리머로 PDMS(polydimethylsiloxane) 수지가 이용되어 유전층이 형성되며, 이에 의해 유전층의 패터닝이 가능하다.
상기 PDMS 수지는 6000 rpm 이하의 속도로 스핀 코팅된다.
본 발명에 따르면, 경우에 따라 선택적으로 IPL을 노출하고, 광열 효과를 이용하여 수 초 이내 금속 패터닝 가능하다. 또한, 산용액 등을 사용하지 않아, 환경유해성, 독성 등의 문제가 없으며, 공정단계가 간편하고, 고가의 진공장비가 필요없는 장점을 갖는다.
특히 본 발명에서는 공정시간이 획기적으로 단축되었는데, 기존의 열 소결의 경우 최소 30분 이상의 시간이 걸렸고, 도금이나 진공 공정의 경우 수 시간이 걸렸으나, 본 발명에서는 광소결을 통해 수십초(10번의 펄스 조건에서 10초 이내) 이내에서 공정이 완료된다.
본 발명에서는, 광열 효과를 이용한 공정을 통하여, 다층의 패턴을 쉽게 구현 가능하여, 고집적도의 전자패키지 구현에 유리하다. 특히 본 발명에서는 포토리소그래피 공정을 생략하면서도 전극 소재의 소결과 유전체의 패터닝을 동시에 형성할 수 있는 공정을 제시하고 있으며, 이를 통해 전극의 광소결 과정이 액상의 유전 재료의 패터닝을 동시에 갖게 된다.
도 1은 본 발명의 일 실시예에 따른 광소결을 이용해 재배선층을 형성하는 방법의 순서도를 도시한다.
도 2는 본 발명의 일 실시예에 따른 광소결을 이용해 재배선층을 형성하는 방법의 모식도를 도시한다.
도 3a-3f는 본 발명의 실시예에 따른 광소결을 이용해 재배선층을 형성하는 방법의 상세 공정도를 도시한다.
도 4a-4e는 광학 현미경을 이용해 본 발명의 일 실시예에 따라 형성된 재배선층에 대한 광학 현미경 결과를 도시한다.
다양한 실시예들이 이제 도면을 참조하여 설명되며, 전체 도면에서 걸쳐 유사한 도면번호는 유사한 엘리먼트를 나타내기 위해서 사용된다. 설명을 위해 본 명세서에서, 다양한 설명들이 본 발명의 이해를 제공하기 위해서 제시된다. 그러나 이러한 실시예들은 이러한 특정 설명 없이도 실행될 수 있음이 명백하다. 다른 예들에서, 공지된 구조 및 장치들은 실시예들의 설명을 용이하게 하기 위해서 블록 다이아그램 형태로 제시된다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대해 상세히 설명한다. 본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다.
본 출원에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로서 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
본 발명은 광소결을 이용해 재배선층을 형성하는 방법에 관한 것이고, 이러한 방법에 의해 형성된 재배선층에 관한 것이다.
도 1은 본 발명의 일 실시예에 따른 광소결을 이용해 재배선층을 형성하는 방법의 순서도를 도시하고, 도 2는 본 발명의 일 실시예에 따른 광소결을 이용해 재배선층을 형성하는 방법의 모식도를 도시한다.
본 발명의 일 실시예에 따른 광소결을 이용해 재배선층을 형성하는 방법은, 1) 기판 상에 재배선층을 위한 액상 전극 패턴을 인쇄하는 단계(S 110 단계); 2) 상기 전극 패턴 상에 투명한 폴리머를 코팅하는 단계(S 120 단계); 3) 광 에너지를 이용하여 상기 전극 패턴을 광소결하는 단계(S 130 단계); 및 4) 상기 광소결에 의해 상기 액상 전극 패턴에 포함된 유기물들이 증발되면서 상기 액상 전극 패턴 상부의 폴리머가 제거됨으로써 패터닝이 이루어지는 단계(S 140 단계)를 포함한다.
S 110 단계는 1) 단계로서, 기판 상에 재배선층(RDL; Redistribution Layer)을 위한 액상 전극 패턴을 인쇄한다. 이러한 액상 전극 패턴은, 금속 입자 또는 비금속 입자를 포함하고, 추가적으로 바인더, 분산제, 용매를 포함한다. 구체적인 내용들은 이하의 실시에에서 추가적으로 설명하도록 하겠다.
한편, 전극 패턴은 액상으로 인쇄되므로, 인쇄 이후 상기 액상 전극 패턴을 건조하는 단계를 추가로 포함할 수 있다.
S 120 단계는 2) 단계로서, 1) 단계에서 형성된 전극 패턴 상에 투명한 폴리머를 코팅한다. 이러한 폴리머는 투명한 폴리머를 이용함으로써, 추후 광 소결 단계에서 액상 전극 패턴을 소결할 수 있도록 할 수 있다.
폴리머는 열경화성 수지 또는 열가소성 수지가 이용될 수 있다. 이러한 수지는 스핀 코팅에 의해 증착되며, 스핀 코팅의 회전 속도에 따라 층의 두께가 조절될 수 있다. 이러한 폴리머로는 예를 들어 PDMS(polydimethylsiloxane)와 같은 유전층이 이용될 수도 있으며, 이에 의해 유전층의 패터닝이 이루어질 수 있다.
한편, 본 발명에서는 노광을 하지 아니하므로 폴리머로 감광성 소재뿐만 아니라 비감광성 소재도 이용 가능하다. 이러한 감광성 또는 비감광성 소재는 투명 또는 반투명의 폴리머를 포함하는 개념이다. 예를 들어 PI, PBO, BCB, PU 등이 가능하다.
S 130 단계는 3) 단계로서, 광에너지를 이용하여 전극 패턴을 광소결하는 단계이다.
광 소결 과정에서 인쇄된 금속 패턴은 순간적으로 광흡수, 발열, 소결, 유기물 및 유기 용매 증발/제거의 현상이 일어나게 된다. 이 과정에서 금속 패턴에 포함된 입자는 광에너지를 흡수하고, 열로 변환하는 광열효과에 의하여, 순간적으로 소결되며, 전기적 전도도를 갖게되어 전자회로의 기능을 갖게 된다.
광 소결에서 일반적으로 IPL 소결은 Xe 램프를 광원으로 사용하며, 파장 영역대에 구애받지 않으며, 대면적으로 미세패턴 형성이 가능하다. 따라서, 웨이퍼레벨 혹은 패널레벨 공정에 적용하여 생산량 증대 및 비용절감이 가능하다. 특히 본 발명에서는 공정시간이 획기적으로 단축되었는데, 기존의 열 소결의 경우 최소 30분 이상의 시간이 걸렸고, 도금이나 진공 공정의 경우 수 시간이 걸렸으나, 본 발명에서는 광소결을 통해 수십초(10번의 펄스 조건에서 10초 이내) 이내에서 공정이 완료된다.
S 140 단계는 4) 단계로서, 광소결에 의해 액상 전극 패턴에 포함된 유기물들이 증발되면서 상기 액상 전극 패턴 상부의 폴리머가 제거됨으로써 패터닝이 이루어진다.
광소결에 의해 액상 전금 패턴에 첨가된 용매 잔여물 및 유기물은 순간적으로 증발 및 디바인딩되면서 금속 패턴부 상부에 코팅된 폴리머층(유전층)을 압력으로 제거하므로써 패터닝이 동시에 가능하게 된다. 또한, 급속한 소결 과정에서 금속 전극층은 위 압력(유기물이 증발 디바인딩되는 압력)에 의하여 순간적으로 부풀고 내부에 기공이 찬 형태로 조직을 형성하게 된다. 이 때문에 금속층의 두께가 상승할 수 있으며, 이는 마찬가지로 유전층 패터닝에 도움이 된다.
본 발명에서는 위에서 설명한 방법을 통해 패터닝을 이룸으로써, 포토리소그래피 등의 복잡한 유전층 패턴 공정을 생략 가능하다.
한편, 본 발명에서는 상기 1) 내지 4) 단계를 반복적으로 실행함으로써 복수의 재배선층을 형성할 수 있다.
본 기술은 경성 기판뿐만 아니라 다양한 고분자 기판에 적용 가능하다. 따라서, 향후 유연/신축 전자패키지에 적용가능하며, 이는, 미래에 착용형(werable) 전자, IoT, Body Sensor Network (BSN) 등에 활용될 수 있다.
이하에서는 구체적인 실시예와 함께 본 발명의 내용을 추가적으로 설명하도록 하겠다.
실시예 1은 도 3a 내지 3f를 참고로 하여 설명하도록 하겠다. 도 3a-3f는 본 발명의 실시예에 따른 광소결을 이용해 재배선층을 형성하는 방법의 상세 공정도를 도시한다.
도 3a에서와 같이 실시예 1에서는 실리콘 웨이퍼를 준비하였다. 이후 도 3b에서와 같이 스크린 인쇄법으로 은 나노입자 페이스트를 이용하여 액상 전극 패턴을 인쇄하였다. 이는 20 nm 직경의 은 입자 70 wt.%, 바인더 23 wt.%, 분산제 7 wt.%로 구성되어 있다. 바인더는 ethyl cellulose (22 cP)가 약 9.1 wt.%로 α-terpineol 용매에 용해되어 있다. 분산제는 polyvinylpyrrolidone(PVP, MW: 360,000)이 약 9.1 wt.%로 diethlyeneglycol 용매에 용해되어 있다.
도 3c와 같이 PDMS (Sylgard 184, Dow Corning)를 3000, 4000, 5000, 6000, 7000 rpm에서 스핀코팅 하였다. (Ramping: 0.3초, 코팅시간: 30초, 안정화: 3000 rpm, 20초)
다음으로 도 3d에서와 같이 광소결 과정을 거쳤다. PSTEK사 IPL 장비를 이용하였으며, IPL 광소결을 3, 4, 5, 6 kJ에서 다양한 펄스 폭(1~4 ms) 및 펄스 진동수(펄스 횟수: 10회, 진동수: 1, 1.5 Hz)에서 실시하였다.
이 과정에서 금속(본 실험에서 은 나노입자)은 광에너지를 흡수하고, 열로 변환하는 광열효과에 의하여, 순간적으로 소결되며, 전기적 전도도를 갖게 되어 전자회로의 기능을 갖게 되었다. 이때, 첨가된 용매 잔여물(α-terpineol 및 diethyleneglycol) 및 유기물(PVP, ethyl cellulose)은 순간적으로 증발 및 디바인딩되면서 금속패턴부 상부에 코팅된 유전층(PDMS)을 압력으로 제거하므로써 유전층 패터닝이 동시에 가능하였다. 또한, 급속한 소결 과정에서 금속 전극층은 위 압력(유기물이 증발 디바인딩되는 압력)에 의하여 순간적으로 부풀고 내부에 기공이 찬 형태로 조직을 형성하게 되었으며, 이 때문에 금속층의 두께가 상승할 수 있었으며, 이는 마찬가지로 유전층 패터닝에 도움이 되었다.
최종적으로 도 3e와 같은 재배선층이 완성되었다. 또한, 도 3f와 같이 위의 공정을 반복함으로써 다층 재배선층도 형성할 수 있다.
완성된 재배선층을 Olympus SZ61 광학현미경 장비를 이용하여 관찰하였으며, 그 결과는 도 4a-4d에서 도시되어 있다. 도 4a-4d는 광학 현미경을 이용해 본 발명의 일 실시예에 따라 형성된 재배선층에 대한 광학 현미경 결과를 도시한다.
도 4a는 유전층을 코팅하기 전의 사진을 도시하고, 도 4b는 3000 rpm에서 PMDS를 코팅하고, 3kJ(1ms, 1Hz)의 에너지로 소결한 경우로서, PDMS가 패턴의 일부를 덮고 있음을 확인할 수 있었다. 도 4c는 5000 rpm에서 PMDS를 코팅하고, 4kJ(4ms, 1.5Hz)의 에너지로 소결한 경우로서, 더욱 분명하게 유전층이 패터닝되었음을 확인할 수 있었다. 도 4d는 6000 rpm에서 PMDS를 코팅하고, 5kJ(4ms, 1.5Hz)의 에너지로 소결한 경우로서 에너지를 더욱 증가시켜 더욱 분명한 유전층 패턴이 형성되었음을 확인할 수 있었다. 한편, 7000rpm에서는 PDMS 코팅시 코팅 속도가 너무 빨라서 표면에 PDMS가 남아 있지 않았다. 따라서, 스핀 코팅 속도는 6000rpm 이하가 바람직하다.
제시된 실시예들에 대한 설명은 임의의 본 발명의 기술 분야에서 통상의 지식을 가진 자가 본 발명을 이용하거나 또는 실시할 수 있도록 제공된다. 이러한 실시예들에 대한 다양한 변형들은 본 발명의 기술 분야에서 통상의 지식을 가진 자에게 명백할 것이며, 여기에 정의된 일반적인 원리들은 본 발명의 범위를 벗어남이 없이 다른 실시예들에 적용될 수 있다. 그리하여, 본 발명은 여기에 제시된 실시예들로 한정되는 것이 아니라, 여기에 제시된 원리들 및 신규한 특징들과 일관되는 최광의의 범위에서 해석되어야 할 것이다.

Claims (10)

1) 기판 상에 재배선층을 위한 액상 전극 패턴을 인쇄하는 단계;
2) 상기 전극 패턴 상에 투명한 폴리머를 코팅하는 단계;
3) 광 에너지를 이용하여 상기 전극 패턴을 광소결하는 단계; 및
4) 상기 광소결에 의해 상기 액상 전극 패턴에 포함된 유기물들이 증발되면서 상기 액상 전극 패턴 상부의 폴리머가 제거됨으로써 패터닝이 이루어지는 단계를 포함하는,
광소결을 이용해 재배선층을 형성하는 방법.
제 1 항에 있어서,
상기 액상 전극 패턴은, 금속 또는 비금속 입자를 포함하는,
광소결을 이용해 재배선층을 형성하는 방법.
제 2 항에 있어서,
상기 액상 전극 패턴은, 바인더, 분산제, 용매를 추가로 포함하는,
광소결을 이용해 재배선층을 형성하는 방법.
제 1 항에 있어서,
상기 1) 단계 이후 상기 액상 전극 패턴을 건조하는 단계를 추가로 포함하는,
광소결을 이용해 재배선층을 형성하는 방법.
제 1 항에 있어서,
상기 광소결에 의해 상기 전극 패턴은 유기물이 증발함에 따른 압력에 의해 부풀고 내부에 기공을 포함하는,
광소결을 이용해 재배선층을 형성하는 방법.
제 1 항에 있어서,
상기 1) 내지 4) 단계를 반복적으로 실행함으로써 복수의 재배선층을 형성하는,
광소결을 이용해 재배선층을 형성하는 방법.
제 1 항에 있어서,
상기 폴리머는 열경화성 수지 또는 열가소성 수지가 이용되는,
광소결을 이용해 재배선층을 형성하는 방법.
제 7 항에 있어서,
상기 폴리머로 PDMS(polydimethylsiloxane) 수지가 이용되어 유전층이 형성되며, 이에 의해 유전층의 패터닝이 가능한,
광소결을 이용해 재배선층을 형성하는 방법.
제 8 항에 있어서,
상기 PDMS 수지는 6000 rpm 이하의 속도로 스핀 코팅되는,
광소결을 이용해 재배선층을 형성하는 방법.
삭제
KR1020180047651A 2018-04-25 2018-04-25 광소결을 이용해 재배선층을 형성하는 방법 KR102040530B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020180047651A KR102040530B1 (ko) 2018-04-25 2018-04-25 광소결을 이용해 재배선층을 형성하는 방법
US16/387,742 US11229124B2 (en) 2018-04-25 2019-04-18 Method for forming redistribution layer using photo-sintering

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180047651A KR102040530B1 (ko) 2018-04-25 2018-04-25 광소결을 이용해 재배선층을 형성하는 방법

Publications (2)

Publication Number Publication Date
KR20190123847A KR20190123847A (ko) 2019-11-04
KR102040530B1 true KR102040530B1 (ko) 2019-11-05

Family

ID=68291740

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180047651A KR102040530B1 (ko) 2018-04-25 2018-04-25 광소결을 이용해 재배선층을 형성하는 방법

Country Status (2)

Country Link
US (1) US11229124B2 (ko)
KR (1) KR102040530B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11721603B2 (en) 2020-10-15 2023-08-08 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated fan out method utilizing a filler-free insulating material

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100992187B1 (ko) * 2008-08-28 2010-11-04 삼성전기주식회사 인쇄회로기판 및 그 제조 방법
JP6635313B2 (ja) * 2014-04-10 2020-01-22 オーボテック リミテッド パルスモードのレーザ直接描画によるメタライゼーション

Also Published As

Publication number Publication date
KR20190123847A (ko) 2019-11-04
US11229124B2 (en) 2022-01-18
US20190335590A1 (en) 2019-10-31

Similar Documents

Publication Publication Date Title
Dimitriou et al. Printable conductive inks used for the fabrication of electronics: an overview
KR20150082133A (ko) 전도성 하이브리드 구리잉크 및 이를 이용한 광소결 방법
KR20060125769A (ko) 접착제의 구조화 및 전송 필름에 의하여 전기적 기능층의구조화
WO2011123786A2 (en) Selective nanoparticle assembly systems and methods
KR102040530B1 (ko) 광소결을 이용해 재배선층을 형성하는 방법
Inui et al. Laser-induced forward transfer of high-viscosity silver precursor ink for non-contact printed electronics
DE10229118A1 (de) Verfahren zur kostengünstigen Strukturierung von leitfähigen Polymeren mittels Definition von hydrophilen und hydrophoben Bereichen
CA2990283C (en) Self-aligning metal patterning based on photonic sintering of metal nanoparticles
Lee et al. Spontaneous nanoscale polymer solution patterning using solvent evaporation driven double-dewetting edge lithography
JP4775204B2 (ja) 導電性パターンの形成方法、配線板の製造方法及び配線板
Lee et al. High-resolution conductive patterns fabricated by inkjet printing and spin coating on wettability-controlled surfaces
Liang et al. Femtosecond Laser Patterning Wettability‐Assisted PDMS for Fabrication of Flexible Silver Nanowires Electrodes
JP2008251888A (ja) パターン形成方法および電子素子の製造方法
JP2011192947A (ja) 焼結層の製造方法及び構造体
TWI584485B (zh) 於基材上對齊的網路
JP2015192066A (ja) 凹部を有するオルガノポリシロキサン膜の製造方法、積層体の製造方法、トランジスタの製造方法
TW201325335A (zh) 經圖案化基材上之導電網路
US20090302279A1 (en) Method of Obtaining Patterns In an Organic Conductor Substrate and Organic Material Thus Obtained
FR3043831A1 (fr) Procede de fabrication d'un conducteur muni d'un motif et conducteur ainsi obtenu
Frey et al. Patterning of a High Surface Area Liquid Metal‐Carbon Composite Film Using Laser Processing
CN107709609B (zh) 布线图案的制造方法、导电膜的制造方法以及晶体管的制造方法
Shin et al. The effect of thermal annealing on pentacene thin film transistor with micro contact printing
Yu et al. High-resolution continuous microcontact printing on various substrates for organic and oxide electronics
JP7117047B2 (ja) 金属配線を形成する方法
US11839033B2 (en) Method of directly patterning stretchable substrate and stretchable electrode fabricated by the same

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant