KR102037655B1 - Manufacturing method of semiconductor apparatus - Google Patents

Manufacturing method of semiconductor apparatus Download PDF

Info

Publication number
KR102037655B1
KR102037655B1 KR1020180035574A KR20180035574A KR102037655B1 KR 102037655 B1 KR102037655 B1 KR 102037655B1 KR 1020180035574 A KR1020180035574 A KR 1020180035574A KR 20180035574 A KR20180035574 A KR 20180035574A KR 102037655 B1 KR102037655 B1 KR 102037655B1
Authority
KR
South Korea
Prior art keywords
resin
groove
manufacturing
thin film
substrate
Prior art date
Application number
KR1020180035574A
Other languages
Korean (ko)
Other versions
KR20190043444A (en
Inventor
요시히로 마루가메
Original Assignee
미쓰비시덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰비시덴키 가부시키가이샤 filed Critical 미쓰비시덴키 가부시키가이샤
Publication of KR20190043444A publication Critical patent/KR20190043444A/en
Application granted granted Critical
Publication of KR102037655B1 publication Critical patent/KR102037655B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67126—Apparatus for sealing, encapsulating, glassing, decapsulating or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

본 발명은, 비용을 삭감하면서, 수지의 오버플로우를 막을 수 있는 반도체 장치의 제조 방법을 제공한다.
다층 기판(1)의 실장면에 박막(2)을 형성한다. 다층 기판(1)의 실장면에 반도체 칩(3)을 실장한다. 다층 기판(1)을 하부 금형(4)과 상부 금형(5)의 사이에 끼워서 반도체 칩(3)을 수지(7)로 봉지한다. 박막(2)은 수지(7)로 봉지되는 봉지 영역으로부터 다층 기판(1)의 외측까지 연장되는 홈(9)을 가진다. 수지(7)로 봉지할 때에, 다층 기판(1)의 외주부에서 박막(2)의 상면과 상부 금형(5)이 접하고, 홈(9)을 에어벤트로서 이용한다. 홈(9)은 굴곡(15a, 15b)을 가진다.This invention provides the manufacturing method of the semiconductor device which can prevent the overflow of resin, reducing cost.
The thin film 2 is formed on the mounting surface of the multilayer substrate 1. The semiconductor chip 3 is mounted on the mounting surface of the multilayer substrate 1. The semiconductor chip 3 is sealed with the resin 7 by sandwiching the multilayer substrate 1 between the lower mold 4 and the upper mold 5. The thin film 2 has a groove 9 extending from the encapsulation region encapsulated with the resin 7 to the outside of the multilayer substrate 1. When sealing with resin 7, the upper surface of the thin film 2 and the upper metal mold | die 5 contact with the outer peripheral part of the multilayer board | substrate 1, and the groove | channel 9 is used as an air vent. The groove 9 has bends 15a and 15b.

Description

반도체 장치의 제조 방법{MANUFACTURING METHOD OF SEMICONDUCTOR APPARATUS}Manufacturing method of semiconductor device {MANUFACTURING METHOD OF SEMICONDUCTOR APPARATUS}

본 발명은 반도체 장치의 제조 방법에 관한 것이다.The present invention relates to a method of manufacturing a semiconductor device.

다층 기판의 실장면을 수지로 봉지할 때에, 금형에 형성된 에어벤트로부터 캐비티 내의 공기가 외부로 배출된다. 에어벤트의 형상이 최적이지 않은 경우, 공기가 수지 내에 머물러 보이드 또는 미충전이 발생하고, 반대로 수지가 에어벤트로부터 흘러넘치는 오버플로우가 발생하는 등의 문제가 있다. 이 때문에, 다층 기판에 실장하는 반도체 칩에 맞추어 금형에 에어벤트를 마련할 필요가 있다. 따라서, 반도체 칩이 증감한 경우에 신규의 금형이 필요하게 되어, 비용이 든다는 문제가 있었다. 이에 대해, 다층 기판의 실장면의 솔더 레지스트 등에 홈을 형성하여, 에어벤트로서 이용하는 반도체 장치의 제조 방법이 제안되어 있다(예를 들면, 특허문헌 1(제 1 도) 참조).When sealing the mounting surface of a multilayer board | substrate with resin, the air in a cavity is discharged | emitted to the exterior from the air vent formed in the metal mold | die. If the shape of the air vent is not optimal, there is a problem that air stays in the resin, causing voids or unfilled, and, conversely, an overflow of the resin from the air vent occurs. For this reason, it is necessary to provide an air vent in a metal mold | die in accordance with the semiconductor chip mounted on a multilayer board | substrate. Therefore, when the semiconductor chip is increased or decreased, there is a problem that a new mold is required, which costs money. On the other hand, the manufacturing method of the semiconductor device which forms a groove | channel in the soldering resist etc. of the mounting surface of a multilayer board | substrate, and uses as an air vent is proposed (for example, refer patent document 1 (FIG. 1)).

특허문헌 1: 일본 특허 공개 제2003-77946호 공보Patent Document 1: Japanese Patent Laid-Open No. 2003-77946

종래는 다층 기판의 실장면에 직선 형상의 홈을 형성하고 있었기 때문에, 수지가 홈으로부터 흘러넘치는 오버플로우가 발생하기 쉽다고 하는 문제가 있었다.Conventionally, since the groove | channel of linear shape was formed in the mounting surface of a multilayer board | substrate, there existed a problem that the overflow which resin overflows from a groove | channel easily occurs.

본 발명은, 상술한 과제를 해결하기 위해 이루어진 것으로, 그 목적은 비용을 삭감하면서, 수지의 오버플로우를 막을 수 있는 반도체 장치의 제조 방법을 얻는 것이다.This invention is made | formed in order to solve the above-mentioned subject, The objective is to obtain the manufacturing method of the semiconductor device which can prevent the overflow of resin, reducing costs.

본 발명에 따른 반도체 장치의 제조 방법은, 다층 기판의 실장면에 박막을 형성하는 공정과, 상기 다층 기판의 상기 실장면에 반도체 칩을 실장하는 공정과, 상기 다층 기판을 하부 금형과 상부 금형의 사이에 끼워서 상기 반도체 칩을 수지로 봉지하는 공정을 구비하고, 상기 박막은, 상기 수지로 봉지되는 봉지 영역으로부터 상기 다층 기판의 외측까지 연장되는 홈을 갖고, 상기 수지로 봉지할 때에, 상기 다층 기판의 외주부에서 상기 박막의 상면과 상기 상부 금형이 접하고, 상기 홈을 에어벤트로서 이용하고, 상기 홈은 굴곡을 가지는 것을 특징으로 한다.The manufacturing method of the semiconductor device which concerns on this invention is a process of forming a thin film in the mounting surface of a multilayer board | substrate, the process of mounting a semiconductor chip in the said mounting surface of the said multilayer board, and the said multilayer board | substrate of a lower mold and an upper metal mold | die. And sandwiching the semiconductor chip with a resin, wherein the thin film has a groove extending from an encapsulation region encapsulated with the resin to the outside of the multilayer substrate, and when encapsulating with the resin, the multilayer substrate. The outer surface of the thin film is in contact with the upper mold and the upper die, the groove is used as an air vent, characterized in that the groove has a bend.

본 발명에서는, 다층 기판에 마련한 박막의 홈을 에어벤트로서 이용한다. 이와 같이 다층 기판에 에어벤트의 기능을 갖게 함으로써, 반도체 칩이 증감해도 신규의 금형이 불필요하기 때문에, 비용을 삭감할 수 있다. 또한, 다층 기판의 실장면에 형성하는 홈이 굴곡을 가진다. 이것에 의해, 수지의 오버플로우를 막을 수가 있다.In this invention, the groove | channel of the thin film provided in the multilayer board | substrate is used as an air vent. By providing the function of the air vent in the multilayer substrate in this manner, even if the semiconductor chip is increased or decreased, no new mold is required, so that the cost can be reduced. Moreover, the groove | channel formed in the mounting surface of a multilayer board | substrate has a curvature. Thereby, overflow of resin can be prevented.

도 1은 형태 1에 따른 반도체 장치의 제조 방법을 나타내는 단면도이다.
도 2는 형태 1에 따른 반도체 장치의 제조 방법을 나타내는 평면도이다.
도 3은2의 I-II에 따른 단면도이다.
도 4는 비교예에 따른 반도체 장치의 제조 방법을 나타내는 단면도이다.
도 5는 실시 형태 2에 따른 반도체 장치의 제조 방법을 나타내는 평면도이다.
도 6은 실시 형태 3에 따른 반도체 장치의 제조 방법을 나타내는 평면도이다.
도 7은 도 6의 I-II에 따른 단면도이다.1 is a cross-sectional view showing the method for manufacturing the semiconductor device according to the first embodiment.
2 is a plan view illustrating a method for manufacturing the semiconductor device according to Embodiment 1. FIG.
3 is a cross-sectional view taken along line II of II.
4 is a cross-sectional view illustrating a method of manufacturing a semiconductor device according to a comparative example.
5 is a plan view illustrating the method of manufacturing the semiconductor device according to the second embodiment.
6 is a plan view illustrating a method for manufacturing the semiconductor device according to the third embodiment.
FIG. 7 is a cross-sectional view taken along line II of FIG. 6.

본 발명의 실시 형태에 따른 반도체 장치의 제조 방법에 대해 도면을 참조하여 설명한다. 동일하거나 또는 대응하는 구성요소에는 동일한 부호를 부여하고, 설명의 반복을 생략하는 경우가 있다.The manufacturing method of the semiconductor device which concerns on embodiment of this invention is demonstrated with reference to drawings. The same code | symbol is attached | subjected to the same or corresponding component, and the repetition of description may be abbreviate | omitted.

실시 형태 1Embodiment 1

도 1은 실시 형태 1에 따른 반도체 장치의 제조 방법을 나타내는 단면도이다. 우선, 다층 기판(1)의 실장면에 박막(2)을 형성한다. 다층 기판(1)의 실장면에 반도체 칩(3)을 실장한다.1 is a cross-sectional view illustrating the method of manufacturing the semiconductor device according to the first embodiment. First, the thin film 2 is formed in the mounting surface of the multilayer substrate 1. The semiconductor chip 3 is mounted on the mounting surface of the multilayer substrate 1.

계속해서, 다층 기판(1)의 실장면에 트랜스퍼 몰드 장치로 수지 봉지를 실시한다. 우선, 다층 기판(1)을 하부 금형(4)과 상부 금형(5)의 사이에 끼워 몰드 클램핑한다. 다음에, 상부 금형(5)과 다층 기판(1)의 실장면의 사이에 형성되는 캐비티(6) 내에 녹은 수지(7)를 흘려넣고, 반도체 칩(3)을 수지(7)로 봉지한다.Subsequently, resin sealing is performed to the mounting surface of the multilayer board | substrate 1 with a transfer mold apparatus. First, the multilayer substrate 1 is sandwiched between the lower mold 4 and the upper mold 5 to clamp the mold. Next, the melted resin 7 is poured into the cavity 6 formed between the upper die 5 and the mounting surface of the multilayer substrate 1, and the semiconductor chip 3 is sealed with the resin 7.

박막(2)은 수지(7)로 봉지되는 봉지 영역으로부터 다층 기판(1)의 외측까지 연장되는 홈(9)을 가진다. 수지(7)로 봉지할 때에, 다층 기판(1)의 외주부에서 홈(9) 이외의 부분에서 박막(2)의 상면과 상부 금형(5)이 접한다. 홈(9)을 에어벤트로서 이용하여 캐비티(6) 내의 공기를 밖으로 배출함으로써 보이드 및 미충전을 막을 수 있다.The thin film 2 has a groove 9 extending from the encapsulation region encapsulated with the resin 7 to the outside of the multilayer substrate 1. When sealing with resin 7, the upper surface of the thin film 2 and the upper metal mold | die 5 contact in parts other than the groove | channel 9 in the outer peripheral part of the multilayer substrate 1. By using the groove 9 as an air vent, the air in the cavity 6 is discharged outward to prevent voids and unfilled.

도 2는 실시 형태 1에 따른 반도체 장치의 제조 방법을 나타내는 평면도이다. 도 3은 도 2의 I-II에 따른 단면도이다. 다층 기판(1)의 기재의 실장면에, 박막(2)으로서, 도전 패턴(10)과, 도전 패턴(10)을 덮는 솔더 레지스트(11)가 형성되어 있다. 다층 기판(1)의 이면에도 마찬가지로 도전 패턴(12)과 솔더 레지스트(13)가 형성되어 있다. 또, 다층 기판(1)의 배선 구조는 몇층이라고 상관없다. 또한, 솔더 레지스트(13)의 개구부에서 반도체 칩(3)과 다층 기판(1)의 도전 패턴(10)은 은 페이스트 또는 금선 등의 도전성 접합재로 접속되어 있지만, 여기서는 도시를 생략하고 있다.2 is a plan view illustrating a method for manufacturing the semiconductor device according to the first embodiment. 3 is a cross-sectional view taken along line II of FIG. 2. As the thin film 2, the conductive pattern 10 and the soldering resist 11 which covers the conductive pattern 10 are formed in the mounting surface of the base material of the multilayer substrate 1. The conductive pattern 12 and the soldering resist 13 are similarly formed in the back surface of the multilayer substrate 1. The wiring structure of the multilayer substrate 1 may be any number of layers. In addition, although the electrically conductive pattern 10 of the semiconductor chip 3 and the multilayered board | substrate 1 is connected in the opening part of the soldering resist 13, it is abbreviate | omitted here in the conductive bonding material, such as silver paste or a gold wire.

본 실시 형태의 효과를 비교예와 비교하여 설명한다. 도 4는 비교예에 따른 반도체 장치의 제조 방법을 나타내는 단면도이다. 비교예에서는 수지 성형시에 캐비티 내의 공기가 상부 금형(5)에 만들어진 에어벤트(14)로부터 밖으로 배출된다. 에어벤트(14)의 형상이 최적이지 않은 경우, 공기가 수지(7) 내에 머물어 보이드 또는 미충전이 발생하고, 반대로 수지(7)가 에어벤트(14)로부터 흘러넘치는 오버플로우가 발생하는 등의 문제가 있다. 이 때문에, 다층 기판(1)에 실장하는 반도체 칩(3)에 맞추어 상부 금형(5)에 에어벤트(14)를 마련할 필요가 있다. 따라서, 반도체 칩(3)이 증감한 경우에 신규의 금형이 필요하게 되어, 비용이 든다.The effect of this embodiment is demonstrated compared with a comparative example. 4 is a cross-sectional view illustrating a method of manufacturing a semiconductor device according to a comparative example. In the comparative example, in the resin molding, air in the cavity is discharged out of the air vent 14 made in the upper mold 5. If the shape of the air vent 14 is not optimal, air may remain in the resin 7 to cause voids or unfilled, and conversely, overflow of the resin 7 from the air vent 14 may occur. There is a problem. For this reason, it is necessary to provide the air vent 14 in the upper metal mold | die 5 in accordance with the semiconductor chip 3 mounted in the multilayer board | substrate 1. Therefore, when the semiconductor chip 3 is increased or decreased, a new mold is required, which costs money.

한편, 본 실시 형태에서는, 다층 기판(1)에 마련한 박막(2)의 홈(9)을 에어벤트로서 이용한다. 이와 같이 다층 기판(1)에 에어벤트의 기능을 갖게 함으로써, 반도체 칩(3)이 증감해도 신규의 금형은 불필요하기 때문에, 비용을 삭감할 수 있다.In addition, in this embodiment, the groove | channel 9 of the thin film 2 provided in the multilayer board | substrate 1 is used as an air vent. By providing the multi-layered substrate 1 with the function of an air vent in this way, even if the semiconductor chip 3 increases or decreases, a new metal mold | die is unnecessary, and cost can be reduced.

또한, 본 실시 형태에서는, 박막(2)에 형성된 홈(9)은 직선이 아니고, 2개소의 굴곡(15a, 15b)을 가진다. 즉, 홈(9)은 우선 기판 내측으로부터 외측을 향해 나아가고, 굴곡(15a)에 의해 기판 내측으로 돌아가고, 굴곡(15b)에 의해 다시 외측을 향해 나아간다. 이와 같이 수지(7)의 흐름의 방향을 변경함으로써, 홈(9)의 도중에 수지(7)를 머물게 하여, 수지(7)의 오버플로우를 막을 수 있다.In addition, in this embodiment, the groove | channel 9 formed in the thin film 2 is not a straight line, but has two bends 15a and 15b. That is, the groove 9 first goes from the inside of the substrate to the outside, returns to the inside of the substrate by the bending 15a, and then goes outward again by the bending 15b. By changing the direction of the flow of the resin 7 in this way, the resin 7 can be held in the middle of the groove 9, and the overflow of the resin 7 can be prevented.

실시 형태 2Embodiment 2

도 5는 실시 형태 2에 따른 반도체 장치의 제조 방법을 나타내는 평면도이다. 홈(9)의 단면 구조는 실시 형태 1과 동일하지만, 홈(9)의 폭을 최초의 굴곡(15a)보다 외측에서 넓혀져 있다. 즉, 봉지 영역로부터 외측으로 향하는 도중에서 홈(9)의 폭이 넓어진다. 이와 같이 수지(7)의 통행로의 단면적을 확대하면 베르누이의 법칙으로부터 수지(7)가 흐르는 속도를 떨어뜨릴 수 있다. 따라서, 실시 형태 1보다 짧은 거리로 수지(7)를 머물게 할 수 있다. 이 때문에, 홈(9)에 필요한 기판 길이를 짧게 할 수 있어, 기판 비용을 삭감할 수 있다. 또한, 수지(7)의 선정과 조건 설정의 자유도가 증가한다.5 is a plan view illustrating the method of manufacturing the semiconductor device according to the second embodiment. Although the cross-sectional structure of the groove 9 is the same as that of Embodiment 1, the width | variety of the groove 9 is expanded from the outer side of the initial bending 15a. That is, the width | variety of the groove | channel 9 becomes wider on the way outward from the sealing area. In this way, when the cross-sectional area of the passage of the resin 7 is enlarged, the speed at which the resin 7 flows from Bernoulli's law can be reduced. Therefore, the resin 7 can be kept at a shorter distance than in the first embodiment. For this reason, the board | substrate length required for the groove | channel 9 can be shortened and board | substrate cost can be reduced. In addition, the degree of freedom in selecting the resin 7 and setting conditions increases.

또한, 봉지 영역측에서 홈(9)의 폭은 수지(7)의 필러 지름보다 좁은 것이 바람직하다. 이것에 의해, 수지(7)의 오버플로우를 더 막을 수 있다. 단, 봉지 영역측에서 홈(9)의 폭을 좁힘으로써 공기를 배출하기 어려워지기 때문에, 1개의 반도체 칩(3)에 대해 홈(9)을 복수 형성하는 것이 바람직하다. 그 외의 구성 및 효과는 실시 형태 1과 동일하다.Moreover, it is preferable that the width | variety of the groove | channel 9 is narrower than the filler diameter of resin 7 in the sealing area side. This can further prevent overflow of the resin 7. However, since it becomes difficult to discharge air by narrowing the width of the groove 9 on the sealing region side, it is preferable to form a plurality of grooves 9 for one semiconductor chip 3. Other configurations and effects are the same as those in the first embodiment.

실시 형태 3Embodiment 3

도 6은 실시 형태 3에 따른 반도체 장치의 제조 방법을 나타내는 평면도이다. 도 7은 도 6의 I-II에 따른 단면도이다. 도전 패턴(10)의 솔더 레지스트(11)로부터 노출된 부분에 홈(9)이 형성되어 있다. 이것에 의해, 다층 기판(1)을 하부 금형(4)과 상부 금형(5)의 사이에 끼웠을 때에 솔더 레지스트(11)가 손상되어도 홈(9)의 폭이 좁아지는 것을 막을 수 있다. 따라서, 실시 형태 2와 같이 홈(9)의 폭을 좁게 한 경우에도 설계치의 홈 폭을 유지할 수 있다. 또한, 솔더 레지스트(11)의 손상량을 고려할 필요가 없기 때문에, 몰드 크램핑 압력의 자유도가 증가한다. 그 외의 구성 및 효과는 실시 형태 1과 동일하다.6 is a plan view illustrating a method for manufacturing the semiconductor device according to the third embodiment. FIG. 7 is a cross-sectional view taken along line II of FIG. 6. The groove 9 is formed in the portion exposed from the solder resist 11 of the conductive pattern 10. As a result, when the multilayer substrate 1 is sandwiched between the lower mold 4 and the upper mold 5, the width of the groove 9 can be prevented from being narrowed even if the solder resist 11 is damaged. Therefore, even when the width | variety of the groove | channel 9 is narrowed like 2nd Embodiment, the groove width of a design value can be maintained. In addition, since the damage amount of the solder resist 11 need not be taken into account, the degree of freedom in mold clamping pressure is increased. Other configurations and effects are the same as those in the first embodiment.

1: 다층 기판
3: 반도체 칩
4: 하부 금형
5: 상부 금형
7: 수지
9: 홈
10: 도전 패턴(박막)
11: 솔더 레지스트(박막)
15a, 15b: 굴곡1: multilayer substrate
3: semiconductor chip
4: lower mold
5: upper mold
7: resin
9: home
10: conductive pattern (thin film)
11: Solder Resist (Thin Film)
15a, 15b: bend

Claims (4)

다층 기판의 실장면에 박막을 형성하는 공정과,
상기 다층 기판의 상기 실장면에 반도체 칩을 실장하는 공정과,
상기 다층 기판을 하부 금형과 상부 금형의 사이에 끼워 상기 반도체 칩을 수지로 봉지하는 공정
을 구비하고,
상기 박막은 상기 수지로 봉지되는 봉지 영역으로부터 상기 다층 기판의 외측까지 연장되는 홈을 갖고,
상기 수지로 봉지할 때에, 상기 다층 기판의 외주부에서 상기 박막의 상면과 상기 상부 금형이 접하고, 상기 홈을 에어벤트로서 이용하고,
상기 홈은 굴곡을 가지는 것
을 특징으로 하는 반도체 장치의 제조 방법.
Forming a thin film on the mounting surface of the multilayer substrate;
Mounting a semiconductor chip on the mounting surface of the multilayer substrate;
Sealing the semiconductor chip with a resin by sandwiching the multilayer substrate between a lower mold and an upper mold;
And
The thin film has a groove extending from the encapsulation region encapsulated with the resin to the outside of the multilayer substrate,
When sealing with said resin, the upper surface of the said thin film contact | connects the said upper metal mold | die at the outer peripheral part of the said multilayer board | substrate, and uses the said groove as an air vent,
The groove being curved
The manufacturing method of the semiconductor device characterized by the above-mentioned.
제 1 항에 있어서,
상기 봉지 영역으로부터 외측으로 향하는 도중에서 상기 홈의 폭이 넓어지는 것
을 특징으로 하는 반도체 장치의 제조 방법.
The method of claim 1,
The width of the grooves widening outward from the encapsulation region
The manufacturing method of the semiconductor device characterized by the above-mentioned.
제 1 항 또는 제 2 항에 있어서,
1개의 상기 반도체 칩에 대해 상기 홈을 복수 형성하는 것
을 특징으로 하는 반도체 장치의 제조 방법.
The method according to claim 1 or 2,
Forming a plurality of said grooves in one said semiconductor chip
The manufacturing method of the semiconductor device characterized by the above-mentioned.
제 1 항 또는 제 2 항에 있어서,
상기 박막은 도전 패턴과, 상기 도전 패턴을 덮는 솔더 레지스트를 갖고,
상기 도전 패턴의 상기 솔더 레지스트로부터 노출된 부분에 상기 홈이 형성되어 있는 것
을 특징으로 하는 반도체 장치의 제조 방법.The method according to claim 1 or 2,
The thin film has a conductive pattern and a solder resist covering the conductive pattern,
The groove is formed in a portion exposed from the solder resist of the conductive pattern
The manufacturing method of the semiconductor device characterized by the above-mentioned.
KR1020180035574A 2017-10-18 2018-03-28 Manufacturing method of semiconductor apparatus KR102037655B1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2017-201883 2017-10-18
JP2017201883A JP6981168B2 (en) 2017-10-18 2017-10-18 Manufacturing method of semiconductor device

Publications (2)

Publication Number Publication Date
KR20190043444A KR20190043444A (en) 2019-04-26
KR102037655B1 true KR102037655B1 (en) 2019-10-29

Family

ID=66281199

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180035574A KR102037655B1 (en) 2017-10-18 2018-03-28 Manufacturing method of semiconductor apparatus

Country Status (3)

Country Link
JP (1) JP6981168B2 (en)
KR (1) KR102037655B1 (en)
TW (1) TWI654692B (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111623016B (en) * 2020-06-16 2021-01-29 苏州鸿凌达电子科技有限公司 High-power graphite film edge covering and edge pressing and cutting integrated die and equipment
CN114520169A (en) * 2022-01-14 2022-05-20 苏州通富超威半导体有限公司 Semiconductor packaging jig and application thereof

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008227317A (en) 2007-03-15 2008-09-25 Matsushita Electric Ind Co Ltd Semiconductor device, wiring board therefor, sealing die and manufacturing method

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10144713A (en) * 1996-11-15 1998-05-29 Hitachi Ltd Molding method, molding device and semiconductor device
JPH1147903A (en) * 1997-07-30 1999-02-23 Asahi Denso Kk Gas-vent structure of die-casting die
JP2000260795A (en) * 1999-03-09 2000-09-22 Nec Corp Resin-sealed semiconductor device substrate and resin- sealing semiconductor device
JP3660861B2 (en) 2000-08-18 2005-06-15 株式会社ルネサステクノロジ Manufacturing method of semiconductor device
JP2003077946A (en) * 2001-08-31 2003-03-14 Hitachi Ltd Method of manufacturing semiconductor device
US7042072B1 (en) * 2002-08-02 2006-05-09 Amkor Technology, Inc. Semiconductor package and method of manufacturing the same which reduces warpage
JP4243177B2 (en) 2003-12-22 2009-03-25 株式会社ルネサステクノロジ Manufacturing method of semiconductor device
US20090026656A1 (en) 2007-07-23 2009-01-29 Bautista Jr Jesus Bajo Vented mold for encapsulating semiconductor components
JP2011204786A (en) * 2010-03-24 2011-10-13 Renesas Electronics Corp Method of manufacturing semiconductor device
JP5562874B2 (en) 2011-01-12 2014-07-30 ルネサスエレクトロニクス株式会社 Manufacturing method of semiconductor device
JP2015012061A (en) * 2013-06-27 2015-01-19 株式会社デンソー Electronic device and method for manufacturing the electronic device
JP6499105B2 (en) 2016-03-11 2019-04-10 東芝メモリ株式会社 Mold

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008227317A (en) 2007-03-15 2008-09-25 Matsushita Electric Ind Co Ltd Semiconductor device, wiring board therefor, sealing die and manufacturing method

Also Published As

Publication number Publication date
JP6981168B2 (en) 2021-12-15
KR20190043444A (en) 2019-04-26
JP2019075498A (en) 2019-05-16
TWI654692B (en) 2019-03-21
TW201917798A (en) 2019-05-01

Similar Documents

Publication Publication Date Title
JP6150938B2 (en) Semiconductor device
US9859197B2 (en) Integrated circuit package fabrication
KR101737428B1 (en) Flexible electronic system with wire bonds
US9570381B2 (en) Semiconductor packages and related manufacturing methods
JP5876669B2 (en) Semiconductor device
US9142426B2 (en) Stack frame for electrical connections and the method to fabricate thereof
US8004069B2 (en) Lead frame based semiconductor package and a method of manufacturing the same
KR102037655B1 (en) Manufacturing method of semiconductor apparatus
US10217699B2 (en) Preformed lead frame
US20040262752A1 (en) Semiconductor device
JPWO2009150820A1 (en) Semiconductor device and manufacturing method thereof
JP2015153987A (en) mold package
JP7090716B2 (en) Semiconductor equipment
JP2006191143A (en) Semiconductor device
KR102345062B1 (en) Semiconductor package and manufacturing method thereof
JP5037071B2 (en) Manufacturing method of resin-encapsulated semiconductor device
JP2013069720A (en) Semiconductor device and method of manufacturing the same
US20210098358A1 (en) Semiconductor package
JP5050913B2 (en) Mold package manufacturing method
JP2007266047A (en) Resin-sealed semiconductor device and method of manufacturing same
JP6494465B2 (en) Manufacturing method of semiconductor device
JP2005311099A (en) Semiconductor device and its manufacturing method
US20200135627A1 (en) Substrates with solder barriers on leads
JP2012142344A (en) Semiconductor device
JP2010010581A (en) Semiconductor device, and method of manufacturing the same

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant