KR102033989B1 - 반도체 메모리 장치 및 그의 구동방법 - Google Patents

반도체 메모리 장치 및 그의 구동방법 Download PDF

Info

Publication number
KR102033989B1
KR102033989B1 KR1020120139714A KR20120139714A KR102033989B1 KR 102033989 B1 KR102033989 B1 KR 102033989B1 KR 1020120139714 A KR1020120139714 A KR 1020120139714A KR 20120139714 A KR20120139714 A KR 20120139714A KR 102033989 B1 KR102033989 B1 KR 102033989B1
Authority
KR
South Korea
Prior art keywords
memory cell
redundant
address
bad
redundant memory
Prior art date
Application number
KR1020120139714A
Other languages
English (en)
Other versions
KR20140071763A (ko
Inventor
성진용
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020120139714A priority Critical patent/KR102033989B1/ko
Publication of KR20140071763A publication Critical patent/KR20140071763A/ko
Application granted granted Critical
Publication of KR102033989B1 publication Critical patent/KR102033989B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
    • G11C29/808—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout using a flexible replacement scheme
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/006—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation at wafer scale level, i.e. wafer scale integration [WSI]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/76—Masking faults in memories by using spares or by reconfiguring using address translation or modifications

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

불량 메모리 셀을 리페어하기 위한 반도체 메모리 장치 및 그의 구동방법에 관한 것으로, 복수의 메모리 셀을 구비하는 메인 메모리 영역; 복수의 메모리 셀 중에서 불량이 발생한 제1 불량 메모리 셀을 리페어하기 위한 제1 리던던트 메모리 셀을 구비하는 제1 리던던트 메모리 영역; 제1 불량 메모리 셀을 리페어하거나 또는 복수의 메모리 셀 중에서 불량이 발생한 제2 불량 메모리 셀을 리페어하기 위한 제2 리던던트 메모리 셀을 구비하는 제2 리던던트 메모리 영역; 및 외부 어드레스에 응답하여 제1 리던던트 메모리 셀의 불량 여부에 따라 각각의 제1 및 제2 리던던트 메모리 셀 중 어느 하나가 각각의 제1 불량 메모리 셀을 대체하도록 리페어하기 위한 리페어 제어부를 포함하는 반도체 메모리 장치가 제공된다.

Description

반도체 메모리 장치 및 그의 구동방법{SEMICONDUCTOR MEMORY DEVICE AND METHOD OF DRIVING THE SAME}
본 발명은 반도체 설계 기술에 관한 것으로, 더욱 상세하게는 불량 메모리 셀을 리페어하기 위한 반도체 메모리 장치에 관한 것이다.
일반적으로, 반도체 메모리 장치는 복수의 메모리 셀 중 어느 하나만 결함이 발생하여도 정상적인 동작을 수행하기 어려우므로, 불량품으로 폐기된다. 특히, 반도체 메모리 장치의 고집적화가 이루어지면서 메모리 셀의 결함 발생 확률도 높아졌는데, 이때 발생하는 불량 메모리 셀을 미리 설치해둔 리던던트 메모리 셀로 대체함으로써 반도체 메모리 장치의 수율(yield)을 높이고 있다.
참고적으로, 디램(DRAM)과 같은 반도체 메모리 장치의 잉여 영역에는 소정의 리던던트 워드라인과 리던던트 비트라인이 집적되며, 불량 메모리 셀이 발생할 경우 불량 메모리 셀이 위치하는 워드라인 및 비트라인을 리던던트 워드라인 및 리던던트 비트라인과 라인 단위로 교체한다. 즉, 디램의 잉여 영역에는 리던던트 워드라인 및 리던던트 비트라인 외에 퓨즈 셋(fuse set)이 구비되어 불량 메모리 셀을 지정하는 어드레스가 입력되는 경우 불량 메모리 셀이 위치한 라인 대신 리던던트 라인을 인에이블시켜 불량 메모리 셀이 리던던트 메모리 셀로 대체되도록 한다. 이와는 달리, 플래시 메모리(NAND flash)와 같은 반도체 메모리 장치는 리던던트 워드라인이 구비되지 않기 때문에 비트라인 단위 또는 블록(block) 단위로 교체될 수 있다.
도 1에는 종래기술에 따른 반도체 메모리 장치가 도시되어 있다.
도 1을 참조하면, 반도체 메모리 장치(10)는 복수의 메모리 셀을 구비하는 메인 메모리 영역(11)과, 메인 내부 어드레스(INT_ADD<k:0>)에 응답하여 복수의 메모리 셀을 선택하기 위한 메인 디코더(13)와, 복수의 메모리 셀 중에서 불량이 발생한 불량 메모리 셀을 리페어하기 위한 리던던트 메모리 셀을 구비하는 리던던트 메모리 영역(15)과, 리던던트 내부 어드레스(RED_ADD<m:0>)에 응답하여 리던던트 메모리 셀을 선택하기 위한 리던던트 디코더(17)와, 외부로부터 인가된 외부 어드레스(EXT_ADD<n:0>)와 기 등록된 저장 어드레스 - 상기의 불량 메모리 셀의 어드레스를 말함 - 를 비교하고 그 비교결과 외부 어드레스(EXT_ADD<n:0>)와 저장 어드레스가 일치하지 않는 경우 메인 내부 어드레스(INT_ADD<k:0>)로서 출력하고 반면에 그 비교결과 외부 어드레스(EXT_ADD<n:0>)와 저장 어드레스가 일치하는 경우 리던던트 내부 어드레스(RED_ADD<m:0>)로서 출력하기 위한 어드레스 변경부(19)를 포함한다.
이하, 상기와 같은 구성을 가지는 반도체 메모리 장치(10)의 동작을 설명한다.
일단, 테스트 과정을 통해 불량 메모리 셀을 검출하고, 검출된 불량 메모리 셀의 어드레스를 어드레스 변경부(19)에 등록한다.
이러한 상태에서, 외부로부터 외부 어드레스(EXT_ADD<n:0>)가 인가되면, 어드레스 변경부(19)는 외부 어드레스(EXT_ADD<n:0>)와 저장 어드레스를 비교한다. 그리고, 어드레스 변경부(19)는 그 비교결과 외부 어드레스(EXT_ADD<n:0>)와 저장 어드레스가 일치하지 않는 경우 외부 어드레스(EXT_ADD<n:0>)에 대응하는 메인 내부 어드레스(INT_ADD<k:0>)를 메인 디코더(15)로 출력한다. 그러면, 메인 디코더(15)는 메인 내부 어드레스(INT_ADD<k:0>)에 응답하여 해당하는 메모리 셀을 선택한다. 반면, 어드레스 변경부(19)는 그 비교결과 외부 어드레스(EXT_ADD<n:0>)와 저장 어드레스가 일치하는 경우 외부 어드레스(EXT_ADD<n:0>)에 대응하는 리던던트 내부 어드레스(RED_ADD<m:0>)를 리던던트 디코더(17)로 전송한다. 그러면, 리던던트 디코더(17)는 해당하는 리던던트 메모리 셀을 선택한다.
그러나, 종래기술에 따른 반도체 메모리 장치(10)는 다음과 같은 문제점이 있다.
통상적으로, 반도체 메모리 장치를 제조 후에는 웨이퍼 레벨 테스트와 패키지 레벨 테스트를 수행한다. 웨이퍼 레벨 테스트 단계에서 검출된 불량 메모리 셀은 앞서 설명한 바와 같이 미리 구비된 리던던트 메모리 셀로 대체된다. 그런데, 웨이퍼 레벨 테스트 단계에서는 검출되지 않았지만 이후에 수행되는 패키지 레벨 테스트 단계에서 새롭게 불량 메모리 셀이 검출될 수 있다. 특히, 불량 메모리 셀을 대체하고 있는 리던던트 메모리 셀이 불량 메모리 셀로 검출되는 경우에는 그 리던던트 메모리 셀을 리페어할 수 없는 문제점이 있다.
최근에는 메모리 용량(density)을 증가시킬 목적으로 칩 스택 패키지가 개발되고 있으며, 칩 스택 패키지와 같이 집적도가 향상될수록 메모리 셀의 불량 발생 확률은 증가할 수밖에 없으므로, 상기의 문제점은 더욱 이슈화될 것이다.
따라서, 종래기술에 따른 반도체 메모리 장치(10)는 불량 메모리 셀을 대체하고 있는 리던던트 메모리 셀이 불량인 경우 그 리던던트 메모리 셀을 리페어할 수 없으므로, 반도체 메모리 장치(10)의 수율을 감소시키는 결과를 초래한다.
본 발명은 불량 메모리 셀을 리페어하고 있는 리던던트 메모리 셀이 불량인 경우 그 리던던트 메모리 셀을 다시 리페어할 수 있도록 한 반도체 메모리 장치 및 그의 구동방법을 제공하는 것이다.
또한, 본 발명은 불량 메모리 셀을 리페어하고 있는 리던던트 메모리 셀이 우량인 경우 그 리던던트 메모리 셀을 리페어하기 위해 구비된 리던던트 메모리 셀이 다른 불량 메모리 셀을 리페어할 수 있도록 한 반도체 메모리 장치 및 그의 구동방법을 제공하는 것이다.
본 발명의 일 측면에 따르면, 본 발명은 복수의 메모리 셀을 구비하는 메인 메모리 영역; 복수의 메모리 셀 중에서 불량이 발생한 제1 불량 메모리 셀을 리페어하기 위한 제1 리던던트 메모리 셀을 구비하는 제1 리던던트 메모리 영역; 제1 불량 메모리 셀을 리페어하거나 또는 복수의 메모리 셀 중에서 불량이 발생한 제2 불량 메모리 셀을 리페어하기 위한 제2 리던던트 메모리 셀을 구비하는 제2 리던던트 메모리 영역; 및 외부 어드레스에 응답하여 제1 리던던트 메모리 셀의 불량 여부에 따라 제1 및 제2 리던던트 메모리 셀 중 어느 하나가 제1 불량 메모리 셀을 대체하도록 리페어하기 위한 리페어 제어부를 포함한다. 특히, 리페어 제어부는 제1 리던던트 메모리 셀이 우량인 경우에, 우선적으로 제1 리던던트 메모리 셀이 제1 불량 메모리 셀을 대체하도록 리페어하고 제2 리던던트 메모리 셀이 제2 불량 메모리 셀을 대체하도록 리페어한다.
본 발명의 다른 측면에 따르면, 본 발명은 복수의 메모리 셀; 복수의 메모리 셀 중에서 불량이 발생한 제1 불량 메모리 셀을 리페어하기 위한 제1 리던던트 메모리 셀; 제1 불량 메모리 셀을 리페어하거나 또는 복수의 메모리 셀 중에서 불량이 발생한 제2 불량 메모리 셀을 리페어하기 위한 제2 리던던트 메모리 셀; 외부 어드레스에 응답하여 제1 리던던트 메모리 셀에 대응하는 제1 내부 어드레스 및 제2 리던던트 메모리 셀에 대응하는 제2 내부 어드레스를 생성하기 위한 내부 어드레스 생성부; 제1 및 제2 내부 어드레스에 응답하여 제1 리던던트 메모리 셀에 대응하는 리던던트 내부 어드레스를 우선 순위로 생성하되 제1 리던던트 메모리 셀이 불량인 경우 제2 리던던트 메모리 셀에 대응하는 리던던트 내부 어드레스를 우선 순위로 생성하기 위한 우선 순위 변경부; 및 리던던트 내부 어드레스에 응답하여 제1 리던던트 메모리 셀 또는 제2 리던던트 메모리 셀을 선택하기 위한 리던던트 디코더를 포함한다.
본 발명의 또 다른 측면에 따르면, 본 발명은 복수의 메모리 셀; 복수의 메모리 셀 중에서 불량이 발생한 제1 불량 메모리 셀을 리페어하기 위한 제1 리던던트 메모리 셀; 제1 불량 메모리 셀을 리페어하거나 또는 복수의 메모리 셀 중에서 불량이 발생한 제2 불량 메모리 셀을 리페어하기 위한 제2 리던던트 메모리 셀; 외부 어드레스와 기 등록된 제1 저장 어드레스 - 제1 리던던트 메모리 셀에 대응하는 어드레스임 - 를 비교하여 제1 비교 어드레스를 생성하기 위한 제1 어드레스 비교부; 외부 어드레스와 기 등록된 제2 저장 어드레스 - 제2 리던던트 메모리 셀에 대응하는 어드레스임 - 를 비교하여 제2 비교 어드레스를 생성하기 위한 제2 어드레스 비교부; 우선 순위 변경신호에 응답하여, 제1 비교 어드레스를 제1 인코딩용 어드레스로서 출력하거나 또는 제1 비교 어드레스에 상관없이 고정된 값의 제1 인코딩용 어드레스를 출력하기 위한 제1 어드레스 전달부; 제2 비교 어드레스를 제2 인코딩용 어드레스로서 출력하기 위한 제2 어드레스 전달부; 인코딩용 어드레스를 인코딩하기 위한 리던던트 인코더; 및 리던던트 인코더에 의해 인코딩된 리던던트 내부 어드레스에 응답하여 제1 리던던트 메모리 셀 또는 제2 리던던트 메모리 셀을 선택하기 위한 리던던트 디코더를 포함한다.
본 발명의 또 다른 측면에 따르면, 본 발명은 웨이퍼 레벨 테스트시 검출된 제1 불량 메모리 셀에 대응하는 제1 저장 어드레스를 내부 어드레스 생성부에 등록하고, 패키지 레벨 테스트시 검출된 제2 불량 메모리 셀에 대응하는 제2 저장 어드레스를 내부 어드레스 생성부에 등록하는 단계; 외부 어드레스가 입력되면, 외부 어드레스와 제1 및 제2 저장 어드레스를 각각 비교하고, 그 비교결과에 따라 제1 불량 메모리 셀을 리페어하기 위한 제1 리던던트 메모리 셀과 제2 불량 메모리 셀을 리페어하기 위한 제2 리던던트 메모리 셀 중 어느 하나에게 우선권을 부여하는 단계; 및 제1 및 제2 리던던트 메모리 셀 중 우선권이 부여된 리던던트 메모리 셀이 제1 불량 메모리 셀을 대체하는 단계를 포함한다.
패키지 레벨에서 불량이 검출된 제1 리던던트 메모리 셀을 제2 리던던트 메모리 셀로 대체할 수 있다. 한편, 제2 리던던트 메모리 셀은 제1 리던던트 메모리 셀이 우량인 경우 제1 리던던트 메모리 셀 대신 불량 메모리 셀 - 특히, 메모리 셀 중에서 웨이퍼 레벨 테스트 이후에 발생하는 불량 메모리 셀을 말함 - 을 대체할 수도 있다.
따라서, 본 발명은 제2 리던던트 메모리 셀이 제1 리던던트 메모리 셀의 불량 여부에 따라 제1 리던던트 메모리 셀 또는 메인 메모리 셀을 리페어하도록 융통성 있는 제어가 가능하므로, 리던던트 메모리 셀의 리페어빌러티(repairability)를 감소시키지 않으면서 반도체 메모리 장치의 수율을 향상시킬 수 있는 효과가 있다.
한편, 본 발명은 복수의 칩이 수직으로 스택된 스택 패키지에 적용할 경우 더 탁월한 효과를 발휘할 것으로 기대된다.
도 1은 종래기술에 따른 반도체 메모리 장치의 블록 구성도이다.
도 2는 본 발명의 실시예에 따른 반도체 메모리 장치의 블록 구성도이다.
도 3은 도 2에 도시된 어드레스 변경부의 내부 구성도이다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 2에는 본 발명의 실시예에 따른 반도체 메모리 장치가 도시되어 있다.
도 2를 참조하면, 반도체 메모리 장치(100)는 복수의 메모리 셀을 구비하는 메인 메모리 영역(110)과, 메인 내부 어드레스(INT_ADD<k:0>)에 응답하여 복수의 메모리 셀을 선택하기 위한 메인 디코더(120)와, 복수의 메모리 셀 중에서 불량이 발생한 제1 불량 메모리 셀 - 웨이퍼 레벨 테스트시에 검출된 불량 메모리 셀을 말함 - 을 리페어하기 위한 제1 리던던트 메모리 셀을 구비하는 제1 리던던트 메모리 영역(130)과, 제1 불량 메모리 셀을 리페어하거나 또는 복수의 메모리 셀 중에서 불량이 발생한 제2 불량 메모리 셀 - 패키지 레벨 테스트시에 검출된 불량 메모리 셀을 말함 - 을 리페어하기 위한 제2 리던던트 메모리 셀을 구비하는 제2 리던던트 메모리 영역(140)과, 외부 어드레스(EXT_ADD<n:0>)에 응답하여 제1 리던던트 메모리 셀의 불량 여부에 따라 제1 및 제2 리던던트 메모리 셀 중 어느 하나가 제1 불량 메모리 셀을 대체하도록 리페어하기 위한 리페어 제어부(150)를 포함한다.
여기서, 리페어 제어부(150)는 외부 어드레스(EXT_ADD<n:0>)에 응답하여 복수의 메모리 셀에 대응하는 메인 내부 어드레스(INT_ADD<k:0>)와, 제1 리던던트 메모리 셀 또는 제2 리던던트 메모리 셀에 대응하는 리던던트 내부 어드레스(RED_ADD<j:0>)를 생성하기 위한 어드레스 변경부(151)와, 리던던트 내부 어드레스(RED_ADD<j:0>)에 응답하여 제1 리던던트 메모리 셀 또는 제2 리던던트 메모리 셀을 선택하기 위한 리던던트 디코더(153)를 포함한다.
한편, 도 3에는 어드레스 변경부(151)의 내부 구성도가 도시되어 있다.
도 3을 참조하면, 어드레스 변경부(151)는 외부 어드레스(EXT_ADD<n:0>)에 응답하여 제1 리던던트 메모리 셀에 대응하는 제1 비교 어드레스(SIG_N<i-1:0>), 제2 리던던트 메모리 셀에 대응하는 제2 비교 어드레스(SIG_N<i>), 메인 메모리 셀에 대응하는 메인 내부 어드레스(INT_ADD<k:0>)를 생성하기 위한 내부 어드레스 생성부(151A)와, 제1 및 제2 비교 어드레스(SIG_N<i:0>)에 응답하여 제1 리던던트 메모리 셀에 대응하는 리던던트 내부 어드레스(RED_ADD<j:0>)를 우선 순위로 생성하되 제1 리던던트 메모리 셀이 불량인 경우 제2 리던던트 메모리 셀에 대응하는 리던던트 내부 어드레스(RED_ADD<j:0>)를 우선 순위로 생성하고 제1 리던던트 메모리 셀이 우량인 경우 제1 또는 제2 리던던트 메모리 셀에 대응하는 리던던트 내부 어드레스(RED_ADD<j:0>)를 생성하기 위한 우선 순위 변경부(151B)를 포함한다.
여기서, 내부 어드레스 생성부(151A)는 외부 어드레스(EXT_ADD<n:0>)와 기 등록된 제1 저장 어드레스 - 제1 리던던트 메모리 셀에 대응하는 어드레스임 - 를 비교하여 제1 비교 어드레스(SIG_N<i-1:0>)를 생성하기 위한 제1 어드레스 비교부(151A_1)와, 외부 어드레스(EXT_ADD<n:0>)와 기 등록된 제2 저장 어드레스 - 제2 리던던트 메모리 셀에 대응하는 어드레스임 - 를 비교하여 제2 비교 어드레스(SIG_N<i>)를 생성하기 위한 제2 어드레스 비교부(151A_3)을 포함한다. 제1 저장 어드레스는 웨이퍼 레벨 테스트시 검출되고 제2 저장 어드레스는 패키지 레벨 테스트시 검출되며, 제1 및 제2 저장 어드레스는 각각 제1 및 제2 어드레스 비교부(151A_1, 151A_3)에 구비된 퓨즈회로 또는 레지스터(Register) 등에 프로그램된다.
그리고, 우선 순위 변경부(151B)는 제1 및 제2 비교 어드레스(SIG_N<i:0>)에 응답하여 제1 리던던트 메모리 셀에 대응하거나 또는 제2 리던던트 메모리 셀에 대응하는 제1 및 제2 인코딩용 어드레스(SIGOUT_N<i:0>)를 선택적으로 생성하기 위한 어드레스 제어부(151B_1)와, 제1 및 제2 인코딩용 어드레스(SIGOUT_N<i:0>)를 인코딩하여 리던던트 내부 어드레스(RED_ADD<j:0>)를 출력하기 위한 리던던트 인코더(151B_3)을 포함한다. 여기서, 어드레스 제어부(151B_1)는 우선 순위 변경신호(SIG_N<i>')에 응답하여, 제1 비교 어드레스(SIG_N<i-1:0>)를 제1 인코딩용 어드레스(SIGOUT_N<i-1:0>)로서 출력하거나 또는 제1 비교 어드레스(SIG_N<i-1:0>)에 상관없이 고정된 값의 제1 인코딩용 어드레스(SIGOUT_N<i-1:0>)를 출력하기 위한 제1 어드레스 전달부(151B_11)와, 제2 비교 어드레스(SIG_N<i>)를 제2 인코딩용 어드레스(SIGOUT_N<i>)로서 출력하기 위한 제2 어드레스 전달부(151B_13)를 포함한다. 우선 순위 변경신호(SIG_N<i>')는 제2 비교 어드레스(SIG_N<i>)로부터 파생된 신호를 이용할 수 있다.
이하, 상기와 같은 구성을 가지는 본 발명의 실시예에 따른 반도체 메모리 장치(100)의 동작을 설명한다.
먼저, 제1 불량 메모리 셀 - 웨이퍼 레벨 테스트시 검출되며 메인 메모리 영역(110)에 구비된 복수의 메모리 셀 중 불량이 발생한 임의의 메모리 셀을 말함 - 을 대체하기 위한 제1 리던던트 메모리 셀이 우량인 경우의 동작을 설명한다.
일단, 웨이퍼 레벨 테스트시 검출된 제1 불량 메모리 셀에 대응하는 제1 저장 어드레스가 제1 어드레스 비교부(151A_1)에 프로그램되어 있고, 패키지 레벨 테스트시 검출된 제2 불량 메모리 셀 - 메인 메모리 영역(110)에 구비된 복수의 메모리 셀 중 불량이 발생한 다른 메모리 셀을 말함 - 에 대응하는 제2 저장 어드레스가 제2 어드레스 비교부(151A_3)에 프로그램되어 있다. 이때, 프로그램된 제1 및 제2 저장 어드레스는 서로 상이한 어드레스 정보를 가진다.
이러한 상태에서, 외부 어드레스(EXT_ADD<n:0>)가 입력되면, 제1 및 제2 어드레스 비교부(151A_1, 151A_3)는 기 프로그램된 제1 및 제2 저장 어드레스와 외부 어드레스(EXT_ADD<n:0>)를 각각 비교한다. 그리고, 제1 및 제2 어드레스 비교부(151A_1, 151A_3)는 비교결과에 따라 제1 및 제2 비교 어드레스(SIG_N<i:0>)를 생성한다. 이때, 제1 불량 메모리 셀에 대응하는 외부 어드레스(EXT_ADD<n:0>)가 입력되는 경우에는 제1 비교 어드레스(SIG_N<i-1:0>) 중 어느 하나와 제2 비교 어드레스(SIG_N<i>)가 동시에 활성화된다.
그러면, 제1 비교 어드레스(SIG_N<i-1:0>) 중 어느 하나가 논리 로우 레벨로 활성화됨에 따라 리던던트 인코더(151B_3)는 제1 및 제2 비교 어드레스(SIG_N<i:0>)를 인코딩하여 제1 리던던트 메모리 영역(130)에 구비된 제1 리던던트 메모리 셀에 대응하는 리던던트 내부 어드레스(RED_ADD<j:0>)를 출력한다. 그러면, 리던던트 디코더(153)는 리던던트 내부 어드레스(RED_ADD<j:0>)에 응답하여 해당하는 제1 리던던트 메모리 셀을 선택한다.
이와는 달리, 제2 비교 어드레스(SIG_N<i>)가 논리 로우 레벨로 활성화되면, 리던던트 인코더(151B_3)는 제1 및 제2 비교 어드레스(SIG_N<i:0>)를 인코딩하여 제2 리던던트 메모리 영역(130)에 구비된 제2 리던던트 메모리 셀에 대응하는 리던던트 내부 어드레스(RED_ADD<j:0>)를 출력한다. 그러면, 리던던트 디코더(153)는 리던던트 내부 어드레스(RED_ADD<j:0>)에 응답하여 해당하는 제2 리던던트 메모리 셀을 선택한다.
다음, 제1 불량 메모리 셀 - 웨이퍼 레벨 테스트시 검출되며 메인 메모리 영역(110)에 구비된 복수의 메모리 셀 중 불량이 발생한 메모리 셀을 말함 - 을 대체하기 위한 제1 리던던트 메모리 셀이 불량인 경우의 동작을 설명한다.
일단, 제1 불량 메모리 셀에 대응하는 제1 저장 어드레스가 제1 어드레스 비교부(151A_1)에 프로그램되어 있고, 제2 불량 메모리 셀 - 패키지 레벨 테스트시 검출되며 제1 리던던트 메모리 셀을 말함 - 에 대응하는 제2 저장 어드레스가 제2 어드레스 비교부(151A_3)에 프로그램되어 있다. 이때, 프로그램된 제1 및 제2 저장 어드레스는 동일한 어드레스 정보를 가진다.
이러한 상태에서, 외부 어드레스(EXT_ADD<n:0>)가 입력되면, 제1 및 제2 어드레스 비교부(151A_1, 151A_3)는 기 프로그램된 제1 및 제2 저장 어드레스와 외부 어드레스(EXT_ADD<n:0>)를 각각 비교한다. 그리고, 제1 및 제2 어드레스 비교부(151A_1, 151A_3)는 비교결과에 따라 제1 및 제2 비교 어드레스(SIG_N<i-1:0>)(SIG_N<i:0>)를 생성한다. 즉, 제1 어드레스 비교부(151A_1)는 제1 저장 어드레스와 외부 어드레스(EXT_ADD<n:0>)가 일치할 때 제1 비교 어드레스(SIG_N<i-1:0>) 중 대응하는 어느 하나만을 논리 로우 레벨로 활성화하고, 제2 어드레스 비교부(151A_3)는 제2 저장 어드레스와 외부 어드레스(EXT_ADD<n:0>)가 일치할 때 제2 비교 어드레스(SIG_N<i>)를 논리 로우 레벨로 활성화한다. 이때, 외부 어드레스(EXT_ADD<n:0>)가 제1 저장 어드레스와 일치하는 경우 제2 저장 어드레스와도 일치하므로, 제1 비교 어드레스(SIG_N<i-1:0>) 중 어느 하나와 제2 비교 어드레스(SIG_N<i-1:0>)가 동시에 활성화된다. 그런데, 제2 비교 어드레스(SIG_N<i>)가 활성화됨에 따라 우선 순위 변경신호(SIG_N<i>')가 함께 활성화됨에 따라 제1 어드레스 전달부(151B_11)는 디스에이블되므로, 제1 어드레스 전달부(151B_11)는 제1 비교 어드레스(SIG_N<i-1:0>)에 상관없이 논리 하이 레벨의 제1 인코딩용 어드레스(SIGOUT_N<i-1:0>)를 고정적으로 출력한다. 이는 전술하였듯이 제1 및 제2 저장 어드레스가 동일한 값으로 프로그램됨에 따라 제1 비교 어드레스(SIG_N<i-1:0>) 중 어느 하나와 제2 비교 어드레스(SIG_N<i>)가 동시에 논리 로우 레벨로 활성화되기 때문에, 활성화된 제1 비교 어드레스를 무시하기 위함이다. 따라서, 제1 리던던트 메모리 셀의 불량으로 인하여 제2 리던던트 메모리 셀이 제1 불량 메모리 셀을 리페어하기 위한 우선권이 부여되는 것이다. 물론 제1 리던던트 메모리 셀이 우량이라면 앞서 설명한 바와 같이 제1 불량 메모리 셀을 리페어하기 위한 우선권은 제1 리던던트 메모리 셀에게 부여될 것이다.
이에 따라, 리던던트 인코더(151B_3)는 제1 및 제2 인코딩용 어드레스(SIGOUT_N<i:0>)에 응답하여 제1 리던던트 메모리 셀을 대체하기 위한 제2 리던던트 메모리 셀에 대응하는 리던던트 내부 어드레스(RED_ADD<j:0>)를 출력한다. 그러면, 리던던트 디코더(153)는 리던던트 내부 어드레스(RED_ADD<j:0>)에 응답하여 해당하는 제2 리던던트 메모리 셀을 선택한다.
이와 같은 본 발명의 실시예에 따르면, 제1 리던던트 메모리 셀의 불량 여부에 따라 제1 및 제2 리던던트 메모리 셀 중 어느 하나에게 우선권이 부여됨에 따라 패키지 레벨 테스트 이후에 발생한 불량 메모리 셀에 대한 리페어가 가능한 이점이 있다. 또한, 제1 리던던트 메모리 셀이 우량인 경우에는 제2 리던던트 메모리 셀이 메모리 셀 중 불량이 발생한 메모리 셀 - 특히, 패키지 레벨 테스트 이후에 발생한 불량 메모리 셀을 말함 - 을 리페어하도록 제어됨에 따라 리페어빌러티(repairability) - 구비된 리던던트 메모리 셀을 버리지 않고 최대한 이용할 수 있음 - 가 개선되는 이점이 있다.
본 발명의 기술 사상은 상기 실시예에 따라 구체적으로 기술되었으나, 이상에서 설명한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 여러 가지 치환, 변형 및 변경으로 다양한 실시예가 가능함을 이해할 수 있을 것이다.
예컨대, 본 발명은 제2 어드레스 비교부로부터 출력되는 제2 비교 어드레스가 하나의 신호로 예를 들어 설명하였지만, 반드시 이에 한정되는 것은 아니며, 제1 비교 어드레스와 같이 복수의 신호도 적용 가능하다. 이러한 경우, 복수의 제2 비교 어드레스를 예정된 패턴으로 논리 조합하여 우선 순위 변경신호를 생성할 수 있다.
100 : 반도체 메모리 장치 110 : 메인 메모리 영역
120 : 메인 디코더 130 : 제1 리던던트 메모리 영역
140 : 제2 리던던트 메모리 영역 150 : 리페어 제어부
151 : 어드레스 변경부 151A : 내부 어드레스 생성부
151A_1 : 제1 어드레스 비교부 151A_3 : 제2 어드레스 비교부
151B : 우선 순위 변경부 151B_1 : 어드레스 제어부
151B_11 : 제1 어드레스 전달부 151B_13 : 제2 어드레스 전달부
151B_3 : 리던던트 인코더 153 : 리던던트 디코더

Claims (21)

  1. 복수의 메모리 셀을 구비하는 메인 메모리 영역;
    상기 복수의 메모리 셀 중에서 불량이 발생한 제1 불량 메모리 셀을 리페어하기 위한 제1 리던던트 메모리 셀을 구비하는 제1 리던던트 메모리 영역;
    상기 제1 불량 메모리 셀을 리페어하거나 또는 상기 복수의 메모리 셀 중에서 불량이 발생한 제2 불량 메모리 셀을 리페어하기 위한 제2 리던던트 메모리 셀을 구비하는 제2 리던던트 메모리 영역; 및
    외부 어드레스에 응답하여 상기 제1 리던던트 메모리 셀의 불량 여부에 따라 각각의 제1 및 제2 리던던트 메모리 셀 중 어느 하나가 각각의 제1 불량 메모리 셀을 대체하도록 리페어하기 위한 리페어 제어부를 포함하며,
    상기 리페어 제어부는 상기 제1 리던던트 메모리 셀이 불량인 경우에 우선적으로 상기 제2 리던던트 메모리 셀이 상기 제1 불량 메모리 셀을 대체하도록 리페어하는 반도체 메모리 장치.
  2. ◈청구항 2은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 리페어 제어부는 상기 제1 리던던트 메모리 셀이 우량인 경우에 우선적으로 상기 제1 리던던트 메모리 셀이 상기 제1 불량 메모리 셀을 대체하도록 리페어하는 반도체 메모리 장치.
  3. ◈청구항 3은(는) 설정등록료 납부시 포기되었습니다.◈
    제2항에 있어서,
    상기 리페어 제어부는 상기 제2 리던던트 메모리 셀이 상기 제2 불량 메모리 셀을 대체하도록 리페어하는 반도체 메모리 장치.
  4. 삭제
  5. ◈청구항 5은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 리페어 제어부는,
    상기 외부 어드레스에 응답하여 상기 제1 리던던트 메모리 셀 또는 상기 제2 리던던트 메모리 셀에 대응하는 리던던트 내부 어드레스를 생성하기 위한 어드레스 변경부; 및
    상기 리던던트 내부 어드레스에 응답하여 상기 제1 리던던트 메모리 셀 또는 상기 제2 리던던트 메모리 셀을 선택하기 위한 리던던트 디코더를 포함하는 반도체 메모리 장치.
  6. ◈청구항 6은(는) 설정등록료 납부시 포기되었습니다.◈
    제5항에 있어서,
    상기 어드레스 변경부는 상기 외부 어드레스에 응답하여 상기 복수의 메모리 셀에 대응하는 메인 내부 어드레스를 생성하며,
    상기 메인 내부 어드레스에 응답하여 상기 복수의 메모리 셀을 선택하기 위한 메인 디코더를 더 포함하는 반도체 메모리 장치.
  7. ◈청구항 7은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 제1 불량 메모리 셀은 웨이퍼 레벨 테스트시에 검출된 불량 메모리 셀을 포함하며,
    상기 제2 불량 메모리 셀은 패키지 레벨 테스트시에 검출된 불량 메모리 셀을 포함하는 반도체 메모리 장치.
  8. 복수의 메모리 셀;
    상기 복수의 메모리 셀 중에서 불량이 발생한 제1 불량 메모리 셀을 리페어하기 위한 제1 리던던트 메모리 셀;
    상기 제1 불량 메모리 셀을 리페어하거나 또는 상기 복수의 메모리 셀 중에서 불량이 발생한 제2 불량 메모리 셀을 리페어하기 위한 제2 리던던트 메모리 셀;
    외부 어드레스에 응답하여 상기 제1 리던던트 메모리 셀에 대응하는 제1 내부 어드레스 및 상기 제2 리던던트 메모리 셀에 대응하는 제2 내부 어드레스를 생성하기 위한 내부 어드레스 생성부;
    상기 제1 및 제2 내부 어드레스에 응답하여 상기 제1 리던던트 메모리 셀에 대응하는 리던던트 내부 어드레스를 우선 순위로 생성하되 상기 제1 리던던트 메모리 셀이 불량인 경우 상기 제2 리던던트 메모리 셀에 대응하는 상기 리던던트 내부 어드레스를 우선 순위로 생성하기 위한 우선 순위 변경부; 및
    상기 리던던트 내부 어드레스에 응답하여 상기 제1 리던던트 메모리 셀 또는 상기 제2 리던던트 메모리 셀을 선택하기 위한 리던던트 디코더를 포함하는 반도체 메모리 장치.
  9. ◈청구항 9은(는) 설정등록료 납부시 포기되었습니다.◈
    제8항에 있어서,
    상기 제1 리던던트 메모리 셀이 우량이고 상기 외부 어드레스가 상기 제2 불량 메모리 셀에 대응하는 경우, 상기 우선 순위 변경부는 상기 제1 및 제2 내부 어드레스에 응답하여 상기 제2 리던던트 메모리 셀에 대응하는 상기 리던던트 내부 어드레스를 생성하는 반도체 메모리 장치.
  10. ◈청구항 10은(는) 설정등록료 납부시 포기되었습니다.◈
    제8항에 있어서,
    상기 우선 순위 변경부는,
    상기 제1 및 제2 내부 어드레스에 응답하여 상기 제1 리던던트 메모리 셀에 대응하거나 또는 제2 리던던트 메모리 셀에 대응하는 인코딩용 어드레스를 선택적으로 생성하기 위한 어드레스 제어부; 및
    상기 인코딩용 어드레스를 인코딩하여 상기 리던던트 내부 어드레스를 출력하기 위한 리던던트 인코더를 포함하는 반도체 메모리 장치.
  11. ◈청구항 11은(는) 설정등록료 납부시 포기되었습니다.◈
    제8항에 있어서,
    상기 제1 불량 메모리 셀은 웨이퍼 레벨 테스트시에 검출된 불량 메모리 셀을 포함하며,
    상기 제2 불량 메모리 셀은 패키지 레벨 테스트시에 검출된 불량 메모리 셀을 포함하는 반도체 메모리 장치.
  12. ◈청구항 12은(는) 설정등록료 납부시 포기되었습니다.◈
    제8항에 있어서,
    상기 내부 어드레스 생성부는 상기 외부 어드레스에 응답하여 상기 복수의 메모리 셀에 대응하는 메인 내부 어드레스를 생성하며,
    상기 메인 내부 어드레스에 응답하여 상기 복수의 메모리 셀을 선택하기 위한 메인 디코더를 더 포함하는 반도체 메모리 장치.
  13. 복수의 메모리 셀;
    상기 복수의 메모리 셀 중에서 불량이 발생한 제1 불량 메모리 셀을 리페어하기 위한 제1 리던던트 메모리 셀;
    상기 제1 불량 메모리 셀을 리페어하거나 또는 상기 복수의 메모리 셀 중에서 불량이 발생한 제2 불량 메모리 셀을 리페어하기 위한 제2 리던던트 메모리 셀;
    외부 어드레스와 기 등록된 제1 저장 어드레스 - 상기 제1 리던던트 메모리 셀에 대응하는 어드레스임 - 를 비교하여 제1 비교 어드레스를 생성하기 위한 제1 어드레스 비교부;
    상기 외부 어드레스와 기 등록된 제2 저장 어드레스 - 상기 제2 리던던트 메모리 셀에 대응하는 어드레스임 - 를 비교하여 제2 비교 어드레스를 생성하기 위한 제2 어드레스 비교부;
    우선 순위 변경신호에 응답하여, 상기 제1 비교 어드레스를 제1 인코딩용 어드레스로서 출력하거나 또는 상기 제1 비교 어드레스에 상관없이 고정된 값의 상기 제1 인코딩용 어드레스를 출력하기 위한 제1 어드레스 전달부;
    상기 제2 비교 어드레스를 제2 인코딩용 어드레스로서 출력하기 위한 제2 어드레스 전달부;
    상기 제1 및 제2 인코딩용 어드레스를 인코딩하기 위한 리던던트 인코더; 및
    상기 리던던트 인코더에 의해 인코딩된 리던던트 내부 어드레스에 응답하여 상기 제1 리던던트 메모리 셀 또는 상기 제2 리던던트 메모리 셀을 선택하기 위한 리던던트 디코더를 포함하는 반도체 메모리 장치.
  14. ◈청구항 14은(는) 설정등록료 납부시 포기되었습니다.◈
    제13항에 있어서,
    상기 우선 순위 변경신호는 상기 제2 비교 어드레스로부터 파생된 신호인 것을 특징으로 하는 반도체 메모리 장치.
  15. ◈청구항 15은(는) 설정등록료 납부시 포기되었습니다.◈
    제13항에 있어서,
    상기 제1 불량 메모리 셀은 웨이퍼 레벨 테스트시에 검출된 불량 메모리 셀을 포함하며,
    상기 제2 불량 메모리 셀은 패키지 레벨 테스트시에 검출된 불량 메모리 셀을 포함하는 반도체 메모리 장치.
  16. 웨이퍼 레벨 테스트시 검출된 제1 불량 메모리 셀에 대응하는 제1 저장 어드레스를 내부 어드레스 생성부에 등록하고, 패키지 레벨 테스트시 검출된 제2 불량 메모리 셀에 대응하는 제2 저장 어드레스를 상기 내부 어드레스 생성부에 등록하는 단계;
    외부 어드레스가 입력되면, 상기 외부 어드레스와 상기 제1 및 제2 저장 어드레스를 각각 비교하고, 그 비교결과에 따라 상기 제1 불량 메모리 셀을 리페어하기 위한 제1 리던던트 메모리 셀과 상기 제2 불량 메모리 셀을 리페어하기 위한 제2 리던던트 메모리 셀 중 어느 하나에게 우선권을 부여하는 단계; 및
    상기 제1 및 제2 리던던트 메모리 셀 중 우선권이 부여된 리던던트 메모리 셀이 상기 제1 불량 메모리 셀을 대체하는 단계를 포함하며,
    상기 패키지 레벨 테스트시 검출된 상기 제2 불량 메모리 셀이 상기 제1 리던던트 메모리 셀이면, 상기 우선권을 부여하는 단계는 상기 제2 리던던트 메모리 셀에게 우선권을 부여하는 반도체 메모리 장치의 구동방법.
  17. ◈청구항 17은(는) 설정등록료 납부시 포기되었습니다.◈
    제16항에 있어서,
    상기 패키지 레벨 테스트시 검출된 상기 제2 불량 메모리 셀이 메모리 셀이면, 상기 우선권을 부여하는 단계는 상기 제1 리던던트 메모리 셀에게 우선권을 부여하는 반도체 메모리 장치의 구동방법.
  18. ◈청구항 18은(는) 설정등록료 납부시 포기되었습니다.◈
    제17항에 있어서,
    상기 내부 어드레스 생성부에 등록하는 단계에서 등록된 상기 제1 및 제2 저장 어드레스는 서로 상이한 어드레스 정보를 가지는 반도체 메모리 장치의 구동방법.
  19. ◈청구항 19은(는) 설정등록료 납부시 포기되었습니다.◈
    제18항에 있어서,
    상기 제1 불량 메모리 셀을 대체하는 단계는 상기 우선권을 부여하는 단계에서 우선권이 부여되지 않은 제2 리던던트 메모리 셀이 상기 제2 불량 메모리 셀을 대체하는 반도체 메모리 장치의 구동방법.
  20. 삭제
  21. ◈청구항 21은(는) 설정등록료 납부시 포기되었습니다.◈
    제16항에 있어서,
    상기 내부 어드레스 생성부에 등록하는 단계에서 등록된 상기 제1 및 제2 저장 어드레스는 동일한 어드레스 정보를 가지는 반도체 메모리 장치의 구동방법.
KR1020120139714A 2012-12-04 2012-12-04 반도체 메모리 장치 및 그의 구동방법 KR102033989B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120139714A KR102033989B1 (ko) 2012-12-04 2012-12-04 반도체 메모리 장치 및 그의 구동방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120139714A KR102033989B1 (ko) 2012-12-04 2012-12-04 반도체 메모리 장치 및 그의 구동방법

Publications (2)

Publication Number Publication Date
KR20140071763A KR20140071763A (ko) 2014-06-12
KR102033989B1 true KR102033989B1 (ko) 2019-10-18

Family

ID=51125995

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120139714A KR102033989B1 (ko) 2012-12-04 2012-12-04 반도체 메모리 장치 및 그의 구동방법

Country Status (1)

Country Link
KR (1) KR102033989B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116612805B (zh) * 2023-07-19 2023-11-10 芯天下技术股份有限公司 flash的冗余替换方法、装置、寄存器和存储芯片

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100505702B1 (ko) * 2003-08-20 2005-08-02 삼성전자주식회사 웨이퍼 테스트와 포스트 패키지 테스트에서 선택적으로프로그램 가능한 반도체 메모리 장치의 리페어 장치 및 그리페어 방법
KR20070082815A (ko) * 2006-02-18 2007-08-22 삼성전자주식회사 포스트 패키지 리페어 회로를 구비하는 반도체 메모리 장치및 포스트 패키지 리페어 방법

Also Published As

Publication number Publication date
KR20140071763A (ko) 2014-06-12

Similar Documents

Publication Publication Date Title
US7486577B2 (en) Repair circuit and method of repairing defects in a semiconductor memory device
KR102399014B1 (ko) 공유 에러 검출 및 정정 메모리
KR101936354B1 (ko) 메모리 장치 및 이의 테스트 방법
KR102556939B1 (ko) 오티피 메모리 회로 및 이를 포함하는 반도체 장치
US7512001B2 (en) Semiconductor memory device, test system including the same and repair method of semiconductor memory device
US9472308B1 (en) Semiconductor memory device and test method thereof
US8601327B2 (en) Semiconductor memory device
US10032525B2 (en) Fuse circuit, repair control circuit, and semiconductor apparatus including the same
KR101967270B1 (ko) 메모리 장치 및 이의 테스트 방법
KR20120115854A (ko) 리페어 방법과 이를 이용한 집적회로
US20130326268A1 (en) Repair control circuit and semiconductor integrated circuit using the same
US7487414B2 (en) Parallel bit test circuits for testing semiconductor memory devices and related methods
US11954338B2 (en) Shared components in fuse match logic
CN108074620A (zh) 修复控制器件及包括其的半导体器件
KR20070082815A (ko) 포스트 패키지 리페어 회로를 구비하는 반도체 메모리 장치및 포스트 패키지 리페어 방법
KR102033989B1 (ko) 반도체 메모리 장치 및 그의 구동방법
US11107544B2 (en) Semiconductor memory device including non-volatile storage circuit and operating method thereof
US20180308563A1 (en) Memory device including repair circuit and operation method thereof
US8683276B2 (en) Apparatus and method for repairing an integrated circuit
US8511564B2 (en) System including semiconductor devices and controller and method for operating the same
US20160042813A1 (en) Semiconductor memory device and method for testing redundancy word line
US9557379B2 (en) Semiconductor integrated circuit
US9607718B2 (en) Semiconductor memory device and test operation method thereof
KR20110088918A (ko) 반도체 메모리 장치
KR102179568B1 (ko) 반도체장치 및 반도체시스템

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant