KR102027995B1 - 나노와이어의 제조 및 정렬을 위한 방법 및 이와 같은 방법의 적용 - Google Patents

나노와이어의 제조 및 정렬을 위한 방법 및 이와 같은 방법의 적용 Download PDF

Info

Publication number
KR102027995B1
KR102027995B1 KR1020147007552A KR20147007552A KR102027995B1 KR 102027995 B1 KR102027995 B1 KR 102027995B1 KR 1020147007552 A KR1020147007552 A KR 1020147007552A KR 20147007552 A KR20147007552 A KR 20147007552A KR 102027995 B1 KR102027995 B1 KR 102027995B1
Authority
KR
South Korea
Prior art keywords
substrate
orifice
nanowires
nanowire
range
Prior art date
Application number
KR1020147007552A
Other languages
English (en)
Other versions
KR20140097114A (ko
Inventor
요에르그 알부스치에스
Original Assignee
요에르그 알부스치에스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 요에르그 알부스치에스 filed Critical 요에르그 알부스치에스
Publication of KR20140097114A publication Critical patent/KR20140097114A/ko
Application granted granted Critical
Publication of KR102027995B1 publication Critical patent/KR102027995B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N27/00—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means
    • G01N27/02—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means by investigating impedance
    • G01N27/04—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means by investigating impedance by investigating resistance
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0006—Interconnects
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00023—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems without movable or flexible elements
    • B81C1/00087—Holes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B11/00—Single-crystal growth by normal freezing or freezing under temperature gradient, e.g. Bridgman-Stockbarger method
    • C30B11/04—Single-crystal growth by normal freezing or freezing under temperature gradient, e.g. Bridgman-Stockbarger method adding crystallising materials or reactants forming it in situ to the melt
    • C30B11/08—Single-crystal growth by normal freezing or freezing under temperature gradient, e.g. Bridgman-Stockbarger method adding crystallising materials or reactants forming it in situ to the melt every component of the crystal composition being added during the crystallisation
    • C30B11/12—Vaporous components, e.g. vapour-liquid-solid-growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/60—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape characterised by shape
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N33/00—Investigating or analysing materials by specific methods not covered by groups G01N1/00 - G01N31/00
    • G01N33/48—Biological material, e.g. blood, urine; Haemocytometers
    • G01N33/483—Physical analysis of biological material
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N33/00—Investigating or analysing materials by specific methods not covered by groups G01N1/00 - G01N31/00
    • G01N33/48—Biological material, e.g. blood, urine; Haemocytometers
    • G01N33/483—Physical analysis of biological material
    • G01N33/487—Physical analysis of biological material of liquid biological material
    • G01N33/48707—Physical analysis of biological material of liquid biological material by electrical means
    • G01N33/48721—Investigating individual macromolecules, e.g. by translocation through nanopores
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/02—Sensors
    • B81B2201/0214—Biosensors; Chemical sensors
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Biomedical Technology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Analytical Chemistry (AREA)
  • Materials Engineering (AREA)
  • Nanotechnology (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Manufacturing & Machinery (AREA)
  • Pathology (AREA)
  • Immunology (AREA)
  • Biochemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Medicinal Chemistry (AREA)
  • Urology & Nephrology (AREA)
  • Food Science & Technology (AREA)
  • Molecular Biology (AREA)
  • Hematology (AREA)
  • Biophysics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Electrochemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Investigating Or Analyzing Materials By The Use Of Electric Means (AREA)
  • Micromachines (AREA)
  • Catalysts (AREA)

Abstract

본 발명은, 특히, 50 nm 미만의 직경을 가지는 적어도 하나의 실리콘 나노와이어(4)를 포함하는 도체 구조물을 제조하기 위한 방법에 관한 것으로서, 나노와이어는 전극(11, 13, 30)에 의해 적어도 2 개의 점을 통해 접촉되고, 적어도 하나의 나노와이어(4) 및 전극(11, 13, 30)은 기판(1, 5) 상의 일 평면 상에 배치되고, a) 0.5-50 nm의 범위의 직경을 가지는 촉매 활성의 금속 나노입자는 절연 기판(1)의 표면(2) 상에 침착되고, b) 표면 및 그 상면에 침착되는 금속 나노입자는 300-1100 ℃의 범위의 온도에서 10-200 분의 범위의 시간 기간 동안 적어도 하나의 기체상 실리콘 성분을 포함하는 기체 유동에 노출되고, 여기서 기판으로부터 돌출하는 5-200 ℃의 범위의 길이의 적어도 하나의 나노와이어(4)가 형성되고, c) 기판(1)의 표면으로부터 돌출되는 상기 적어도 하나의 나노와이어(4)는 2차 기판(5)을 적용함으로써 절연 기판(1)의 표면(2)에 대응하는 접촉 표면(6) 중 하나를 가지는 일 평면 내에 침착되고, d) 절연 기판(1) 상에 침착되는 적어도 하나의 나노와이어(4)가 전극(11, 13, 30)에 의해 2 개의 상이한 점에서 접촉되거나, 2차 기판(5)에 부착되는 적어도 하나의 나노와이어가 전극(11, 13, 30)에 의해 2 개의 상이한 점에서 접촉된다.

Description

나노와이어의 제조 및 정렬을 위한 방법 및 이와 같은 방법의 적용{METHOD FOR PRODUCING AND ALIGNING NANOWIRES AND APPLICATIONS OF SUCH A METHOD}
본 발명은 나노와이어의 제조 및 정렬을 위한 공정 및 이와 같은 공정의 적용에 관한 것이고; 본 발명은 또한 단결정 실리콘 기판 내에서 나노깔때기의 제조를 위한 공정 및 특히 고감도를 가지는 분자 센서의 제조를 위한 이러한 공정의 용도 또는 이러한 공정으로부터 얻어지는 구조물의 용도 및 그 동작을 위한 공정에 관한 것이다.
절연 기판 상의 나노와이어에 전기적 접점을 횡방향으로 형성하기 위해, 나노와이어를 기판에 평행하게 정렬하는 것이 필요하다. 이 때, 절연 기판에 대해 평행한 나노와이어를 얻는 것이 어렵다. 이 단계를 위해, 현재 2 가지 접근방법이 진행되고 있다.
a) 후속 정렬이 불필요하도록 방향성 횡방향 성장. 이것은 절연 기판이 비정질이고, 나노와이어가 임의의 결정질 성장 방향을 한정할 수 없으므로 달성하기가 극히 어렵다.
b) 나노와이어는 성장 기판으로부터 분리될 수 있고, (통상적으로 액체 내에 현탁된 상태로) 다른 기판으로 이동되고, 절연 기판 상에 횡방향으로 침착된다(전기영동/마이크로유체공학/접촉 프린팅 …). 문제점: 특히 웨이퍼의 수준에서 수종의 구성요소의 산업적 수준의 제조에 관하여 나노와이어의 위치특정 및 배향을 달성하는 것이 곤란하다. 한정된 금속 전극들 사이의 개별/수개의 나노와이어와의 접촉점의 형성에 관하여, 현재 병렬화될 수 있는 경제적으로 실행 가능한 방법이 없다.
마이크로미터 범위(> 1 μm)의 (개략적인) 광 리소그래피 및 광 리소그래피를 위한 극히 개략적인 횡방향 허용범위(> 1 μm)에 의해, 마이크로미터 길이의 개별 나노와이어는 절연 기판 상에서 횡방향으로 전자적 접점을 형성할 수 있다. 이 작업을 위해, 나노와이어는, 하나의 기판으로부터 다른 기판으로 그 작업을 위해 이동될 필요 없이, 최종 기판 상의 마이크로미터 크기의 국부적으로 한정되는 원형의 핵생성 영역 상에서 생성(성장)된다. 이 경우, 나노와이어는 기판 표면(3D)에 대해 불규칙 배향을 갖는다. 신규의 정렬 작업에 의해, 기판(2D)에 평행한 나노와이어(일단부가 기판에 고정됨)는, 그 일단부가 여전히 기판에 고정된 상태에서, 불규칙 배향의 정렬이 가능해진다. 나노와이어는 그 성장 부위로부터 기판을 향해 반경방향 외측으로 정렬될 수 있다. 이것은 광 리소그래피에 의한 도전성 금속 전극을 이용하여 기판 상에 횡방향으로 놓여있는 개별 나노와이어에 대한 전기적 접점의 형성을 가능하게 한다. 나노와이어는 핵생성 영역의 중심의 외부의 원형 전극에 접촉 연결된다. 제 2 전극은 제 1 전극의 외측의 환형 배열체에 위치하고, 외방으로 지향되는 나노와이어의 단부와 접점을 형성한다. 트랜지스터의 용도를 위해, 게이트 전극은, 나노와이어 트랜지스터를 제조하기 위해, 나노와이어를 통해 마찬가로 2 개의 원형 전극 및 환형 전극 사이에 장착될 수 있다. 예를 들면, 원형 구성과 같은 바람직한 형상이 존재하지만 접점을 형성하기 위한 전극의 형상 자체는 본 기술에 기초하는 센서의 성능을 위해 중요하지 않다. 예를 들면, 전극은 기부와 상부에서 적어도 하나의 나노와이어와의 접점을 형성하는 한 직선 또는 다른 종류의 형상을 가질 수 있고, 일차원 나노구조는 전극들 사이의 유일한 도전성 연결부이다. 원형 전극은 단지 통상적으로 최고의 산출량(제조 작업에서 기능성 센서의 최고 산출량)을 주는 것일 뿐이다.
본 명세서에서 제공되는 나노와이어의 제조 및 정렬을 위한 공정은 충분히 기능하는 전자적 나노와이어 바이오센서를 제조하기 위해 동일한 기판 상에서 2 마이크로미터의 엄밀하지 않은 광 리소그래피 단계만을 필요로 한다.
a) 리소그래피 1: 바람직하게 원형인 마이크로미터 크기의 영역 상에서 금 촉매의 위치특정
b) 나노와이어의 성장, 직경 20-40 nm, 길이 10-20 마이크로미터
c) 불규칙하게 3D-배향된 나노와이어의 기판에 평행한 정렬 여기서 나노와이어는 전형적으로 차륜의 스포크와 같이 허브(hub)로부터 반경방향 외측으로 놓인다.
d) 리소그래피 2: "허브" 중심의 바람직한 원형 전극과 외측 상의 나노와이어의 단부 상의 림(rim)의 동시 침착. 외부 전극은 오리피스를 가져야 하고, 이것에 의해 도체 트랙에 접촉 연결될 수 있다.
접촉 연결된 나노와이어의 수는 2 가지 방식으로 제어될 수 있다:
a) 원초의 핵생성 영역 내의 촉매 입자의 밀도는 나노와이어의 총 개수를 한정한다.
b) 나노와이어의 길이는 표준 가우스 분포를 갖는다. 따라서 중심으로부터 외부 전극의 거리는 길이 분포의 일부에 일치된다. 다른 나노와이어는 비활성/과잉의 상태로서, 기판 상에 접촉 연결되지 않는다.
최대의 산업적/경제적 이점:
- 저렴한 제조.
- 복잡한 정렬 기술이 불필요함; 나노구조의 접촉 연결을 위한 고가의 전자 빔 리소그래피가 불필요함.
- 웨이퍼 규모에서의 사용을 위한 병렬처리 가능. 동등한 구성요소는 지금까지는 개별적인 복잡한 실험실 프로토타이프(protoype)에서만, 또는 극히 고비용의 복잡한 설비를 요하는 나노규모의 광 리소그래피를 통해서 달성할 수 있었다.
이러한 방법에 의해 완전한 구성요소의 산업적 제조를 위해, 다음이 필요하다: 25년이 경과한 리소그래피 시스템; LPCVD 오븐; 금속화 시스템.
특히, 본 발명은 제 1 양태에서 적어도 2 개의 부위를 통해 전극을 사용하여 접점을 형성하는 50 nm 미만의 직경을 가지는 적어도 하나의 나노와이어, 특히 실리콘 나노와이어를 포함하는 도전성 구조물을 제조하기 위한 공정에 관한 것으로서, 적어도 하나의 나노와이어 및 전극은 기판 상의 하나의 평면 내에 배치된다. 더 구체적으로 본 공정은 다음의 공정 단계가 수행되는 것을 특징으로 한다:
a) 0.5-50 nm 범위의 직경을 가지는 촉매 활성의 금속 나노입자는 절연 기판의 표면 상에 침착되고,
b) 표면 및 표면 상에 침착된 금속 나노입자는 10-200 분의 범위의 기간에 걸쳐 300-1100 ℃의 범위의 온도에서 적어도 하나의 기체상 나노와이어 형성 성분, 특히 실리콘 성분을 포함하는 기체 흐름에 노출되고, 기판으로부터 돌출하는 5-200 μm의 범위의 길이(전형적으로, 10-100 μm의 범위, 바람직하게는 20-50 μm의 범위의 길이가 형성된다)를 가지는 적어도 하나의 나노와이어를 형성하고;
c) 기판의 표면으로부터 돌출되는 이러한 적어도 하나의 나노와이어는 절연 기판의 표면에 대응하는 접촉면을 가지는 2차 기판을 상측에 설치함으로써 평면으로 눕혀지고;
d) 2 개의 상이한 부위에서 절연 기판 상에 눕혀진 적어도 하나의 나노와이어에 의해 전극과 접점을 형성하거나, 2 개의 상이한 부위에서 2차 기판 상에 부착되는 적어도 하나의 나노와이어에 의해 전극과 접점을 형성한다.
사용되는 촉매 입자(금속 나노입자)가 금 입자인 경우, 단계 b)의 공정 작업을 위해, 300-1400 ℃, 바람직하게는 300-1100 ℃의 규정된 온도 범위가 가해진다. 다른 재료, 예를 들면, 알루미늄 입자 또는 티타늄 이산화물 입자가 사용되는 경우, 최대 1500 ℃ 또는 심지어 2000 ℃의 더 높은 온도가 사용될 수 도 있다. 다양한 종류의 나노와이어를 위한 성장 온도는 원칙적으로 실온으로부터 1000 ℃를 가볍게 초과할 수 있는 상한까지 확장된다. 1200 ℃에서의 실리콘 나노와이어의 성장이 보고되었다. 실리콘의 경우, 가장 가능성이 높은 온도는 융점에 근접하는 1410 ℃이다. 다른 재료의 경우도, 성장 작업에서의 온도의 상한은 마찬가지로 각각의 융점에 근접한다. 이에 따라 작업 파라미터 윈도는 대형일 수 있다. 이 작업은, 광 리소그래피가 a) 촉매 침착과 b) 전극 침착을 위한 2 개의 리소그래피 단계들 사이의 정확한 정렬을 보장할 수 있는, 원칙적으로 최소 길이의 나노와이어로 작업한다. 다시 말하면, 나노와이어의 최소 길이는 2 개의 리소그래피 단계 사이의 최대 정렬 부정확성/허용범위에 의해 제한된다. 현대적 설비에서, 리소그래피 단계의 정렬 허용범위는 수백 나노미터의 영역 내, 경우에 따라 심지어 100 nm 미만일 수 있다. 그러나, 경제적 이점은 더 긴 나노와이어에 의해 매우 저렴한 (그리고 비교적 구형의) 설비의 심지어 낮은 정렬 허용범위에 의해 나노와이어의 금속 전극을 통한 신뢰할 수 있는 접촉 연결이 가능해지는 것이다.
단계 c)에 관하여, 다음 사항이 추가되어야 한다: 2차 기판의 접촉 평면은 평평한 평면 그렇지 않으면 만곡된 평면일 수 있다. 접촉 평면으로서 만곡된 평면의 경우, 2차 기판은 1차 기판의 표면 상에서 롤링함으로써 나노와이어를 평평한 자세로 변화시킨다. 접촉 평면이 전체 영역에 걸쳐 표면 상에 가압되는 대응하는 접촉 평면인 경우, 본질적으로 2차 기판의 접촉 평면은 이 점에서 1차 기판의 표면에 대응하고, 즉 본질적으로 1차 기판의 표면에 상보적이므로 구조물은 1차 기판의 평면 상에 설치된다.
또한, 나노와이어를 위해 제안되는 정렬 작업은 임의의 일차원 나노구조(모든 가용 재료 및 마찬가지로 탄소 나노튜브로 구성되는 나노와이어)를 위해 원칙적으로 놀라울 정도로 적절하다. 따라서, 이 작업 단계 c)는, 전극을 이용하여 적어도 2 개의 부위를 통해 접점을 형성하는 50 nm 미만의 직경을 가지는 실리콘 나노와이어를 위한 것이 아니고, 그 자체로 발명으로 간주되어야 하고, 여기서 적어도 하나의 나노와이어 및 전극은
공정 단계를 위한 것이 아니라 기판의 하나의 평면에 배치되고, 0.5-50 nm의 범위의 직경을 가지는 촉매 활성의 금속 나노입자는 바람직하게 절연 기판의 표면 상에 침착되고, 여기서 표면 및 그 상면에 침착되는 금속 나노입자는 10-200 분의 범위 내의 기간에 걸쳐 300-1100 ℃의 범위 내의 온도에서 적어도 하나의 기체상 실리콘 성분을 포함하는 기체 흐름에 노출되어, 기판으로부터 돌출되는 5-200 μm의 범위의 길이(전형적으로, 10-100 μm의 범위, 바람직하게는 20-50 μm의 범위의 길이가 형성된다)를 가지는 적어도 하나의 나노와이어를 형성한다.
기판 상에서 횡방향 및 반경방형으로 정렬되는 나노와이어를 얻기 위해, 절연 기판 상에 침착된 적어도 하나의 나노와이어와 2 개의 상이한 부위에서 전극과 함께 접점을 형성하는 작업이 수정될 수 있다.
위에서 설명된 바와 같이, 나노와이어는 보조물에 의해 성장 기판 상에서 "평평하게 가압"된다. 이것에 관련하여, 본 기술분야의 당업자는 이와 같은 작업에서 나노와이어가 파손되거나 그렇지 않으면 사용 불가능하게 될 것을 예상하였으나, 놀랍게도 이것은 전혀 예기치 않은 가능성이다. 제 1 변형례는 동일한 기판 상에서의 접촉을 구상한다. 보조물의 임의의 접착방지 코팅은 보조물 상에 나노와이어의 접착을 방지할 수 있다.
개선례 또는 변형례는 전술한 바와 같이 성장 기판 상에서 나노와이어의 부동화(immobilizing)를 통해서가 아니고, 나노와이어를 평평하게 가압하기 위한 보조물로서 사용되는 2차 기판에 나노와이어를 적용함으로써 구현될 수 있다. 2차 기판 상의 특수 접착제 코팅은, 2 개의 기판(1차 성장 기판 및 접착제 코팅된 2차 기판)이 상호 가압되었을 때, 2 개의 기판의 분리 후, 횡방향 및 반경방향으로 정렬된 상태로 나노와이어의 2차 기판으로의 이동을 유발한다. 2 개의 기판이 함께 가압되는 중에 이 2 개의 기판은 그 사이에 개재되는 나노와이어에 의해 직접 접촉이 방지되고, 그 결과 나노와이어만이 2차 기판의 접착제 코팅과 직접 접촉 상태가 된다. 유기 접착제 코팅은 나노와이어의 이동 후에 선택적 방식으로 실리콘을 위한 플라즈마 산화에 의해 제거될 수 있다.
제 1 바람직한 실시형태에서, 제안된 공정은 절연 기판이 실리콘, 실리콘 이산화물 또는 유리로 구성되는 기판이라는 것을 특징으로 한다. 동일한 기능성을 가지고 실리콘 산화물 또는 유리를 대신할 수 있는 가능한 추가의 절연 기판은 실리콘 질화물 등이다. 원칙적으로, 각각의 작업 온도에 내성을 가지는 임의의 전기 절연 기판이 생각될 수 있다.
추가의 바람직한 실시형태는 금속 나노입자가 5-50 nm의 범위, 바람직하게는 20-45 nm의 범위의 직경을 가지는 금 나노입자인 것을 특징으로 한다.
추가의 바람직한 실시형태에서, 본 공정은, 단계 a)의 과정에서, 금속 나노입자는, 공간적 관점에서, 전형적으로 리소그래피 방법을 이용하여, 선택적으로 경계를 이루는 영역 내에서 기판의 표면 상에 침착되는 데, 예를 들면, 특히 광 리소그래피를 이용하여 포토레지스트의 층을 적용하고, 바람직하게는 구조화된 크롬 마스크를 통한 선택적 노출을 통해 이 포토레지스트 층 내에 0.02-10 μm, 바람직하게는 0.5-5 μm의 범위의 직경을 가지는 제조용 구멍(구멍은 기판에 이르기까지 하방으로 연장된다)을 적용하고,
- 다음에, 포토레지스트에 콜로이드 형태의 금속 나노입자, 바람직하게는 0.5-500 nm의 범위, 특히 바람직하게는 5-150 nm의 범위의 직경을 가지는 나노입자를 담지하는 바람직한 수용액을 가하고, 이 용액을 증발시키고, 다음에 적절한 용매, 바람직하게는 아세톤으로 레지스트를 제거하거나,
- 이 포토레지스트 층에 바람직하게는 0.1-2 nm의 범위의 층 두께를 가지는 금속 박막, 특히 금 박막을 가하기 위해 감소된 압력 하에서 전자 빔 금속 증발을 이용하고, 후에 적절한 용매, 바람직하게는 아세톤을 이용하여 상면의 포토레지스트 및 금속을 제거한다.
본 공정의 추가의 바람직한 실시형태는, 단계 b)가 350-500 ℃의 범위, 바람직하게는 400-480 ℃의 범위, 특히 바람직하게는 450-470 ℃의 범위의 온도에서 수행되는 것을 특징으로 한다.
더 추가의 바람직한 실시형태는 사용되는 기체상 실리콘 성분이 바람직하게는 운반 기체와 조합되는, 특히 바람직하게는 질소 또는 수소와 조합되는 실레인 또는 다이실레인인 것을 특징으로 한다. 우선적으로 기체상 실리콘 성분, 특히 실레인 또는 다이실레인의 50-200 sccm의 범위의 기체 유동 속도 및 운반 기체의 100-300 sccm의 범위의 기체 유동 속도를 사용하는 것이 가능하다.
개략적으로 말하면, 단계 b)의 과정에서, 1-50 mbar의 범위, 바람직하게는 2-10 mbar의 총 압력이 기판 상에 유지되는 것이 작업에 유리하다는 것이 밝혀졌다.
제안된 공정의 추가의 바람직한 실시형태는, 단계 a)에서, 나노입자는 단계 b)에서 각각의 핵생성 영역(9) 상에 복수의 나노와이어(4)가 형성되도록 적어도 하나, 바람직하게는 2 개 이상의 상호 분리된 핵생성 영역(9) 내에 침착되고, 단계 d)에서, 바람직하게는 금속 증착 또는 포토리소그래피 침착에 의해 나노와이어의 제 1 단부와 접촉하는 제 1 중심 전극(11)이 핵생성 영역(9)에 걸쳐 제조되고, 바람직하게는 금속 증착 또는 포토리소그래피 침착에 의해 제 1 전극을 적어도 부분적으로 둘러싸도록 제 2 전극(13)이 형성되는 것을 특징으로 한다.
위에서 설명된 주제, 즉 하나의 평면 내의 회로와 관련되는 나노와이어의 제조를 위한 공정과 무관하게, 본 발명은 또한 결정질 기판 내에 함몰부의 건식 화학적 제조를 위한 공정에 관한 것이다. 이러한 신규의 건식 화학적 에칭 공정에 의해 결정질 기판, 특히 단결정질 기판, 특히 단결정질 실리콘의 구조화가 가능해진다.
국부적으로 위치되는 촉매, 특히 금 촉매에 의해 결정 배향에 따라 실리콘의 선택적 에칭이 가능하다. 금 촉매는 <100> 결정면 내의 실리콘 원자들 사이의 결합 에너지를 감소시킨다. 실리콘 <111> 표면은 실리콘 <100> 표면보다 훨씬 느리게 에칭된다. 이것에 의해 실리콘 <100> 표면 내에 국부적인 나노미터 크기의 함몰부의 에칭이 가능하고, 실리콘 <100> 표면의 측벽은 실리콘 <111> 표면을 갖는다. 이것에 의해 정확하게 기하학적으로 한정된 비례의 피라미드형 함몰부가 발생한다.
함몰부는 정확한 정사각형 내지 사각형 윤곽을 갖고, 기판 표면 상에서 횡방향의 변들 사이에 직각을 이룬다. 함몰부의 낮아지는 측면은 실리콘 <111> 배향을 갖고, 그 결과 함몰부의 4 개의 대향하는/인접하는 측면은 원자적으로 뾰족한 교점에서 만나게 된다(반전된 피라미드). 함몰부의 크기는 공정 지속시간에 의존하므로, 리소그래피 방법을 사용하지 않고 제한되는 방식으로 제어될 수 있다. 실험적으로 확인된 현재의 구조물의 치수는 0-400 nm의 변 길이를 가지고, 이것에 대응하는 깊이를 가진다. 특히 본 공정의 신규 사항은,
a) 지금까지 실리콘을 위한 건식 화학적 선택적 에칭 공정이 존재하지 않았고;
b) 에칭 공정은 촉매에 의해 국부적으로 제한되고, 이것은 리소그래피의 사용을 대체하고;
c) 구조물의 치수는 공정 파라미터를 통해, 특히 온도 및 이 온도가 적용되는 지속시간에 의해 제어될 수 있다.
유사한 에칭 메커니즘은 실리콘 결정 표면의 배향에 관하여 동일한 에칭 특성을 갖는 액체 수산화칼륨 용액에 의해 유발된다. 그러나, 이러한 습식 화학적 공정은, 예를 들면, 소정의 치수를 갖는 함몰부를 형성하기 위해, 액체의 에칭 작용을 국부적으로 제한하기 위한 복잡한 리소그래피 방법을 필요로 한다.
바람직하게, 특수한 방식으로 제조되는 사용되는 금 촉매는 특수한 특징을 가지고, 또 특정의 최대 크기(수 나노미터)를 초과하지 않는 경우에만 활성을 가진다. 본 작업은 전형적으로 고온에서 진행되고, 이것은 촉매 용해되는 실리콘 원자를 기체상으로 전환시킨다.
에칭 작용은 촉매 및 기판 상의 촉매의 위치설정에 의해 국부적으로 제한되므로, 실리콘 웨이퍼 표면은, 예를 들면, 구조화된 포토레지스트 또는 금속 에칭 마스크의 형태의 에칭 장벽의 형태로 넓은 영역에 걸쳐 균질하게 구조화될 수 있다.
따라서, 이러한 공정이 피라미드의 깊이보다 다소 낮은 두께를 가지는 얇은 실리콘 층에 적용되는 경우, 나노세공(nanopore)이라고 불리는 수 나노미터 크기의 오리피스가 피라미드의 최하점의 측면들의 교차점에서 실리콘 멤브레인 내에 형성될 수 있다. 이들 나노세공은 DNA 분자를 전자적을 독출하는 작용을 하는 나노세공에 기초하는 바이오센서의 개발에 매우 중요한 구성요소이고; 대응하는 이러한 종류의 센서에 관한 추가의 양태는 이하에서 더 설명된다. 이 목적을 위해, DNA 분자는 이와 같은 나노세공을 통해 안내되고, 이것이 세공을 통과할 때 전자적으로 독출된다.
마찬가지지로 태양 전지의 효율을 향상시키기 위한 중요한 작업 단계인 표면 확대를 위해 이와 같은 공정이 사용될 수 있다.
다음과 같은 경제적 및 기술적 이점이 밝혀졌다: 리소그래피 방법(자기집합 방법)을 전혀 사용하지 않고, 극히 복잡하지 않고, 견고하고, 저렴한 전체 웨이퍼 상의 나노구조의 구조화 및 제조. 치수의 작업 제어는 파손되기 쉽고, 기술적으로 복잡하고, 따라서 고비용의 리소그래피 마스크를 구입하지 않고 또는 전자 빔 리소그래피를 사용하지 않고도 다양한 변형을 가능하게 한다. 어떤 리소그래피 방법도 사용하지 않고 50 nm 미만의 범위의 정확하게 기하학적으로 한정되는 구조물을 제조하는 것에 의해 웨이퍼 규모 상에서 병렬화 형태로 신규의 전자 부품의 개발이 가능하고, 이것은 이 방법이 없었다면 복잡한 실험실 작업으로 단일의 프로토타이프의 형태로만 제조할 수 있는 것이다.
따라서, 위에서 설명된 주제, 즉 하나의 평면 내의 회로와 관련되는 나노와이어의 제조를 위한 공정과 무관하게, 특히 본 발명은 또한 결정질 기판 내에 함몰부의 건식 화학적 제조를 위한 공정에 관한 것이다. 바람직하게 본 공정은, 촉매 입자가 함몰부의 제조를 위한 부위에서 결정질 기판의 표면 상에 침착되고, 바람직하게는 기판의 산화를 방지하는 기체 분위기의 존재 하에서 적어도 표면(바람직하게는 전체 기판) 상에 촉매 입자가 위치되는 영역은 적어도 5 분, 바람직하게는 적어도 15 분의 기간에 걸쳐, 적어도 500 ℃, 바람직하게는 적어도 750 ℃, 특히 바람직하게는 적어도 900 ℃, 가장 바람직하게는 900-1100 ℃의 온도에 노출된다. 이것에 의해 기판의 체적 내로 확장되고, 적어도 3 개의 한정면을 갖는 깔때기 형상의 함몰부를 형성하고, 적어도 3 개의 한정면은 깔때기의 방식으로 기판의 체적 내로 수렴되고, 결정질 기판의 결정면에 의해 형성된다.
이것에 관련하여, 또한 얇은 멤브레인 내에 깔때기로 구성되는 이들 나노세공에 대한 제조 변형례가 존재하고, 이것의 특징적 구성은 멤브레인 층의 두께보다 특별히 더 깊지 않다는 것이다. 에칭에 의해 완전히 관통되지 않은 마지막 몇 나노미터의 멤브레인 층은 반대측면(노출되고 손상되지 않은 멤브레인 표면의 반대측면)으로부터 임의의 종류의 에칭 작업에 의해 제거될 수 있다. 이러한 공정은, 제 1(가장 깊은) 깔때기 오리피스 또는 정확하게 한정된 수의 깔때기 오리피스가 에칭에 의해 개방된 경우 정확하게 제거되었을 때의 정확한 순간에 반대측면으로부터 충분히 느린 에칭 작업을 중단시킴으로써, 대면적의 멤브레인 내에서 단일의 나노세공이나 정확하게 한정된 수의 나노세공을 제조하는 것이 가능하다는 이점을 갖는다. 이러한 관통(또는 관통들)은 전기적 또는 광학적 공정에 의해 검출될 수 있고, 이것에 의해 정확하게 제어된/바람직한 수의 나노깔때기가 그 선단부에서 개방되었을 때 에칭 작업의 중단을 가능하게 한다.
또한, 공정의 말기에서 함몰부 내에 존재하는 촉매 입자는 특히 위의 제 1 양태에서 설명되고 제 1 청구항에서 설명된 바와 같은 공정에서 실리콘 나노와이어 성장을 위한 핵생성 씨드(seed)로서 사용될 수 있다. 이것에 의해 최하점이 부착되는 나노와이어를 구비하는 깔때기 형상의 구조물이 얻어지고, 따라서 본 발명은 또한 실리콘 기판 내의 이와 같은 새로운 깔때기 형상의구조물에 관한 것이다.
이러한 제안된 공정의 제 1 바람직한 실시형태는, 바람직하게 결정질 기판이 실리콘, 바람직하게는 <100> 실리콘 웨이퍼(예들 들면, SOI 구조물)로 구성되는 단결정질 기판이라는 것을 특징으로 한다. 단결정질 <100> 실리콘 기판이 사용되는 경우, 표면으로부터 연장하여 기판의 체적 내로 수렴하고, 단결정의 <111> 결정면에 의해 형성되는 4 개의 수렴하는 한정면을 갖는 깔때기가 형성된다. 이것은 촉매 입자에 의해 이들 평면을 따라 실리콘의 고갈이 전술한 조건 하에서 훨씬 더 느리게 진행될 수 있으므로, 정확하게 한정된 한정면을 갖는 이러한 종류의 깔때기가 자동적으로 형성될 수 있기 때문이다.
바람직하게, 기판, 구체적으로는 실리콘 기판의 표면은 그 상면의 산화물 층이 제거되도록 사전에 처리된다.
더 바람직한 실시형태는 촉매 입자가 금속 나노입자, 바람직하게는 금 나노입자라는 것을 특징으로 한다. 일반적으로, 이와 같은 나노입자는 바람직하게 1-20 nm의 범위, 특히 바람직하게는 2-10 nm의 평균 직경을 갖는다.
나노입자는 상이한 방법으로, 를 들면, 나노와이어의 제조와 관련되어 전술한 바와 같은 공정을 이용하여 기판 상에 침착될 수 있다. 추가의 바람직한 실시형태에서, 특히 실리콘 상에 적어도 하나의 금 나노입자의 침착을 위한 처리수순은, 바람직하게는 고진공 하에서, 바람직하게는 전자 빔 금속 증발 공정을 이용하여, 표면 상에 0.1-2 nm의 범위의 두께를 가지는 금층을 형성하고, 이것을 이용하여 상이한 표면 에너지에 기초하여 금 나노입자를 형성하는 것이다.
제안된 공정의 추가의 바람직한 실시형태는 함몰부가 기판을 관통하는 통로 오리피스라는 것을 특징으로 하고, 기판은 이 경우 어느 정도까지 한정면에 의해 형성되는 함몰부의 기하학적 깊이 미만인 기판의 두께에 의해 한정되는 층 두께를 가지는 플레이트 형태를 취한다. 이 경우, 기판의 표면 내의 함몰부는 전형적으로 표면과 한정면 사이의 교차선에 의해 형성되는 유입 오리피스, 및 기판의 대향측의 하측 표면(또는, 추가의 상이한 층인, 예를 들면, 실리콘 이산화물의 층으로의 천이 표면)과 한정면에 의해 형성되고, 유입 오리피스보다 작은 횡단면적으로 갖고, 전형적으로 기하학적으로 유입 오리피스와 유사한 유출 오리피스를 갖는다.
추가의 바람직한 실시형태의 특징은 유입 오리피스가 50-500 nm, 바람직하게는 150-250 nm의 범위의 변의 길이를 가지는 사각형 또는 바람직하게는 정사각형 횡단면적을 갖는 것이다.
더 바람직하게, 함몰부는 50-500 nm의 범위, 특히 바람직하게는 150-250 nm의 범위의 한정면에 의해 형성되는 기하학적 깊이를 가지고, 바람직하게 기하학적 깊이는 유출 오리피스를 갖는 통로 오리피스를 형성하도록 단결정질 기판의 두께보다 큰 1-50 nm, 바람직하게 5-10 nm이다.
본 발명은, 위에서 설명된 주제와 무관하게, 긴사슬 분자의 특성을 측정하기 위한 센서를 제조하기 위한 공정, 이에 따라 제조된 센서 및 이와 같은 종류의 센서를 작동시키기 위한, 특히 DNA 분자 또는 폴리펩타이드 또는 기타 폴리머의 특성을 측정하기 위한 공정에 관한 것이다. 이것에 관련하여, 바람직하게 위에서 설명된 2 가지 공정이 제조 작업에 채용된다.
실리콘 나노와이어 또는 탄소 나노튜브의 전기적 저항은 1차원 구조물의 표면에서 전하 또는 전기장의 변화에 매우 민감하다. 개별 전하 또는 개별 분극된 분자는 전도율을 측정 가능하게 변경시키기에 충분하다. 이와 같은 민감한 저항기에서 (상이한 종류의 DNA/폴리펩타이드 성분으로 구성되는) 긴사슬 분자의 연장에 의해, 저항의 변화에 의해 개별 분자 성분의 식별특성(signature)을 독출하는 것이 가능하다. 이것은 센서 표면의 사전의 생물학적 기능화를 이용하거나 이용하지 않고 달성될 수 있다. 마찬가지로 결합력을 검출하기 위해 CNT의 압전저항 특성을 사용하는 것이 가능하다. 1차원 전기적 도체(CNT 또는 나노와이어)의 나노세공 상으로의 직접적인 조합에 의해, 나노세공을 통해 횡방향으로 분자 위치를 고정하는 것이 가능하다. 나노세공의 각 측면 상의 상이한 전위는, 예를 들면, 음으로 하전된 DNA가 나노세공을 통한 이동을 시도하는 것을 보장한다. 분자의 대향 단부에서의 대향하는 힘에 의해, 기계적 응력 하에서 한정된 속도로 세공을 통해 전후로 분자의 이동이 가능해진다. (나노와이어 측 상의) 분자의 일단부는 AFM 팁 또는 자기적 비드/광학 트랩에 의해 세공을 통해 당겨질 수 있다. 이 힘은 기계적 응력이 윈치(winch)와 유사한 방식으로 센서의 주위에서 분자를 편향(90°)시킴으로써 분자와 센서 표면 사이에 고정된 기계적 접점을 형성하도록 안내된다. 나노세공을 통한 안내는 신장된 상태 및 1D 도체와의 기계적 접촉에서 제어된 속도로 분자를 따라 활발한 스캔을 위해 요구되는 대항력의 횡방향 안정성 및 생성을 보장한다.
현재 나노세공은 통과 중인 DNA 분자를 독출하기 위해 사용된다. 이것은 DNA 분자가 통과하는 상태의 나노세공에 의해 상호 분리되는 2 개의 리저버 사이의 이온 전류의 변화를 통해 실현된다. 이들 나노세공은 TEM에서 또는 집속 이온 빔 침착에 의한 복잡한 프로토타이프의 개별 세공으로서 제조된다. 나노세공 센서의 문제점:
i) 나노세공의 복잡한 제조
ii) 나노기포의 함유. 이것은 사용을 불가능하게 하고 측정시 다량의 노이즈를 유발한다.
iii) 약 2 nm의 크기의 세공을 통해 분자를 얻는 것이 극히 곤란하다.
iv) 제조 및 작동이 실험실 프로토타이프 조건 하에서만 가능하다.
나노와이어 및 나노튜브 센서는 그 자체로 이미 구현되어 왔고, 극히 작은 결합력/하전 수준은 측정 가능한 신호를 발생한다는 것을 보여주었다. 화학적 및 생물학적 관능화에 의해 특이적 분자의 선택적 결합 및 센서에서의 그것의 감지가 가능해진다. 그러나, 현재 긴사슬 분자는 기술적으로 불가능하므로 이와 같은 센서를 따라 스캔되지 않는다.
새로이 제공되는 센서 요소의 이점:
a) 측정이 세공 내에서 수행되지 않으므로 나노기포는 문제가 되지 않는다. 세공이 2-10 nm 보다 큰 치수를 가질 수 있으므로 아마도 나노기포는 발생하지 않는다.
b) 나노와이어/나노튜브 센서를 이용한 긴사슬 분자의 분석이 처음으로 가능하다.
c) 발명의 2 개의 사전 통지와 조합하여, 이와 같은 센서의 저렴한 병렬 제조가 낮은 수준의 기술적 복잡성으로 가능하다.
d) 하나의 칩 상에서 복수의 센서의 병렬 작업에 의해, 긴사슬 DNA 분자에서 중요한 인자인 측정 속도를 가속시키기 위해 많은 분자의 병렬 독출이 가능해진다.
e) 거친 해상도의 저렴한 광 리소그래피의 사용을 통해 유사한 복잡성의 구성요소에 비해 극히 저렴한 제조.
따라서, 특히 본 발명은 구체적으로 DNA 분자 또는 폴리펩타이드와 같은 긴사슬 분자의 분자 특성을 결정하기 위한 센서 요소를 제조하기 위한 공정에 관한 것으로서, 이하의 공정단계가 동작되고, 그 순서는 임의로 변경될 수 있다:
a) 바람직하게는 위에서 설명된 공정을 이용하여, 기판 내에, 특히 단결정질 실리콘 층 내에, 상측면 상에 사각형 또는 정사각형 유입 오리피스를 갖고, 상측면의 대향측의 하측면 상에 횡단면적에 관하여 더 작은, 바람직하게는 적어도 5 배 더 작은, 특히 바람직하게는 적어도 10 배 더 작은 유출 오리피스를 갖는 깔때기 형상의 통로 오리피스가 생성되고;
b) 유입 오리피스에 인접하거나 근접하는 상측면 상의 영역에서, 나노와이어가 위에서 설명된 공정으로 제조되고, 유입 오리피스 상에서 브릿지를 형성하도록 유입 오리피스 상에 배치되고, 전극을 통해 양측 상에 접점이 형성되거나, 사전 제작된 CNT 또는 나노와이어가 유입 오리피스 상에 브릿지를 형성하기 위해 유입 오리피스 상에 설치되고, 접점이 전극을 통해 양측 상에 형성되고;
c) 2 개의 전극은 CNT 또는 나노와이어를 이용하여 전기적 또는 전자적 특성, 특히 시간의 함수로서, 특히 분자의 위치의 함수로서의 저항을 측정할 수 있는 회로로 집적된다.
이와 같은 공정의 제 1 바람직한 실시형태에서, 단계 a)의 과정에서, 5-500 nm의 범위, 바람직하게는 100-300 nm의 범위의 두께를 가지는 표면 단결정질 <100> 실리콘 층, 실리콘 층의 하측의 실리콘 이산화물 층 및 실리콘 이산화물 층의 하측의 실리콘 웨이퍼를 가지는 실리콘계 전체 기판으로부터 개시하여, 실리콘 층 내에 깔때기 형상의 통로 오리피스가 건식 화학적 또는 습식 화학적 에칭 공정으로, 바람직하게는 위의 설명과 같은 공정으로 형성되고, 유출 오리피스의 영역 내의 실리콘 웨이퍼 및 실리콘 이산화물 층을 제거하여 유출 오리피스를 노출시키고, 실리콘 층을 절연용 산화된 실리콘 이산화물 층으로 전환시킴으로써, 2-10 nm의 범위의 변의 길이를 가지는 정사각형 또는 사각형 유출 오리피스가 실리콘 이산화물 층의 측상의 실리콘 층 내에 형성된다. 동등하게, 실리콘 멤브레인의 완전한 열 산화의 대안으로서, 실리콘 이산화물 또는 다른 종류의 전기 절연용 재료로 구성되는 절연층이 외측으로부터 가해질 수 있고, 이것은 실리콘 멤브레인의 표면을 완전히 덮지만 깔때기의 팁/오리피스는 개방되어 통과가 자유로운 상태로 남겨둔다.
본 공정의 추가의 바람직한 실시형태의 특징은, 센서 요소의 영역 내에서, 유입 오리피스의 상측면이나 유출 오리피스의 하측면에서, 측정될 분자를 유지할 수 있는 액체를 수용하기 위한 영역이 제공되고, 특히 자기적 및/또는 광학적 및/또는 전기광학적 및/또는 기계적 이동 요소의 형태의 수단이 추가로 제공되고, 수단에 의해 적어도 부분적으로 통로 오리피스를 통과하는 분자는 통로 오리피스를 통해 나노와이어를 지나 나노와이어의 주위에서 이동될 수 있고, 특히 바람직하게는 상측면 상의 액체 영역과 하측면 상의 액체 영역 사이에 전위차를 형성할 수 있는 회로가 제공되는 것이다.
본 발명은 특히 위에서 설명된 바와 같은 공정에 의해 제조되는 센서 요소에 관한 것으로서, 이 센서 요소는 상측면 상의 사각형 또는 정사각형의 유입 오리피스를 갖고, 상측면의 대향측의 하측면 상에 횡단면적에 관하여 더 작은, 바람직하게는 적어도 5 배 더 작은, 특히 바람직하게는 적어도 10 배 더 작은 유출 오리피스를 갖는 깔때기 형상의 통로 오리피스를 가지는 절연 기판을 포함하는 것을 특징으로 한다. 실리콘 이산화물에 대한 열 전환 공정 후, 깔때기 오리피스는 또한 필요에 따라 평탄화될 수 있고, 그 결과 최초의 정사각형 또는 사각형 단면에 더 이상 대응하지 않는 둥근 오리피스가 얻어질 수 있다. 나노와이어는 유입 오리피스와 맞물리도록, 그리고 유입 오리피스 상에 브릿지를 형성하도록 배치되고, 전극을 통해 양측 상에 접촉 연결되고, 이들 전극은 전기적 또는 전자적 특성, 특히 시간의 함수로서, 특히 분자의 위치의 함수로서의 저항을 측정할 수 있는 회로로 집적되거나 집적될 수 있다.
바람직하게, 측정될 분자가 유지될 수 있는 액체를 수용하기 위한 영역은 유입 오리피스의 상측면이나 유입 오리피스의 하측면에 제공된다.
더 바람직하게, 특히 자기적 및/또는 광학적 및/또는 전기광학적 및/또는 기계적 이동 요소의 형태의 수단이 추가로 제공되고, 이 수단에 의해 적어도 부분적으로 통로 오리피스를 통과하는 분자는 통로 오리피스를 통해 나노와이어를 지나 나노와이어의 주위에서 이동될 수 있다.
또한, 특히 바람직하게, 상측면 상의 액체 영역과 하측면 상의 액체 영역 사이에 전위차를 형성할 수 있는 회로가 제공된다.
본 발명은 또한 위에서 설명된 센서 요소를 사용하여 긴사슬 분자, 특히 DNA 분자 또는 폴리펩타이드의 특성을 측정하기 위한 방법에 관한 것으로서, 분자는 바람직하게 자기적 및/또는 광학적으로 어드레스 가능한 비드의 형태로 저항 요소의 일측 상에 결합되고, 광학적으로 어드레스 가능한 비드는 통로 오리피스를 통과할 수 없는, 그리고 통로 오리피스에 대해 그리고 표면에 대해 횡측방향으로 3차원 방식으로 외부 영향에 의해 변위될 수 있는 크기를 갖고, 저항 요소에 결합되는 분자는 상측면 상의 액체 영역 내로 도입되고, 상측 액체 영역과 하측 액체 영역 사이의 전위차가 형성되므로 분자의 자유 단부는 통로 오리피스를 통해 하측 액체 영역 내로 끌리고, 저항 요소는 상측 액체 영역 내에서 포획된 상태로 유지되고, 특히 레이저 단일 빔 트랩의 형태나 자장의 형태의 외부 영향이 가해지므로 저항 요소는 통로 오리피스로부터 멀어지는 방향으로 및/또는 통로 오리피스에 접근하는 방향으로 선택적으로 교대하는 방식으로 이동되고, 분자 사슬은 CNT 또는 나노와이어의 주위에서 이동하여 이들과 함께 접점을 형성하고, CNT 또는 나노와이어 상의 전기적 또는 전자적 특성, 바람직하게는 시간의 함수로서의 저항의 변화가 측정된다.
추가의 실시형태는 종속 청구항에 규정되어 있다.
이하, 본 발명의 바람직한 실시형태를 도면을 참조하여 설명하고, 도면은 단지 설명을 위한 것이고, 제한적인 방식으로 해석되어서는 안 된다.
도 1은 개략도로 도시된 나노와이어의 제조를 위한 개별 공정 단계로서, a)는 상면에 나노입자가 침착된 기판, b)는 표면으로부터 성장되어 돌출된 나노와이어, c)는 2차 기판을 이용하여 표면 상으로 절곡된 나노와이어, d1)은 2차 기판이 전적으로 나노와이어의 절곡을 위해 설계되고, 그리고 다시 제거될 수 있는 상황, 및 d2)는 2차 기판이 점착성을 갖고, 그리고 나노와이어가 면상에 점착되어 있는 상황을 도시하고;
도 2의 a)는 기판 상의 일군의 나노와이어의 전자 현미경사진, b)는 핵생성 영역 내의 평면으로부터 돌출되는 일군의 나노와이어의 개략도, c)는 나노와이어가 절곡된 후의 도 b)와 같은 일군의 나노와이어, d)는 상이한 개수의 나노와이어를 갖는 핵생성 영역의 다양한 도형으로서, 상측은 각각 사시도이고, 하측은 이러한 상이한 적용범위를 위한 전극에 연결되는 나노와이어 접점의 평면도이고;
도 3은 실리콘 기판에서 깔때기를 제조하는 상이한 공정 단계로서, a)는 금 입자가 실리콘 기판 상에 위치되어 있는 개략 단면도, a1)은 a)의 평면도, b)는 제 1 깔때기 성장 후의 단면도, c)는 깊은 깔때기 성장 후의 단면도, 및 c1)은 c)에 따른 상황의 평면도이고;
도 4는 개략 단면도로 도시된 센서의 제조를 위한 시간 순서별 개별 단계 및 측정 원리로서, a)는 SOI 기판을 도시한 것으로서, 그 상면의 한정된 영역에 광 리소그래피에 의해 0.5 nm 증착된 Au 층이 제공되어 있고, b)는 위에서 한정된 영역 내에서 불규칙하게 분포되는 나노깔때기를 제조하는, 950 ℃에서 가동되는 Si 에칭 작업의 결과를 도시하고, c)는 금 잔류물의 제거 단계 및 KOH를 이용한 Si 웨이퍼의 반대면 에칭의 결과를 도시하고, 여기서 바람직하게 이 공정 단계를 위해 상측면은, 예를 들면, 보호용 래커를 이용하여 수산화칼륨으로부터 보호되어야 하고, d)는 HF에 의한 SiO2 층의 제거의 결과를 도시하고, e)는 원하는 전기적 절연을 제공하기 위해 열 산화 단계에서 자유롭게 부유하는 멤브레인의 SiO2로의 전환을 도시하고, f)는 금 입자가 침착되는 위치에의 금 촉매 입자의 침착을 위한 부위의 광 리소그래피에 의한 한정의 결과를 도시하고, g)는 표면 상에서 성장된 나노와이어를 도시한 것으로서, 여기서 금 입자는 Si 나노와이어의 성장을 국부적으로 촉매하고, 비정질 SiO2 기판은 배향의 불규칙화를 유발하고, h)는 비점착성 보조물 기판을 이용한 실리콘 산화물 기판 상의 나노와이어의 횡방향 부동화의 결과를 도시하고, i)는 광 리소그래피에 의해 금속 전극과 깔때기 상측의 나노와이어의 양단부의 접점 연결을 도시하고, j)는 SiO2 또는 실리콘 질화물의 절연층을 이용한 광 리소그래피에 의한 금속 전극의 코팅을 도시하고, k)는 얻어진 센서의 평면도로서, 여기서 금속 전극의 일부는 측정 전자장치에의 결합을 위해 자유로운 상태로 유지되고, 금속 전극의 자유로운 부분은 시험될 분자가 존재하는 액체 체임버의 외측에 위치되고, 또 나노와이어는 DNA 또는 기타 분자 단위로부터의 특정 염기와의 제어된 결합 선택이 가능하도록 선택적으로 화학적으로 관능화되고, l)은 k)의 점선을 따르는 센서의 단면도로서, 여기서 본 배열체는 DNA(또는 기타) 분자가 존재하는, 그리고 DNA는 폴리머 비드 또는 자기적 비드에 의해 관능화되어 있는 액체 체임버 내에 매립되고, 전극은 또한 분리된 리저버들 사이에 정전기적 전위를 생성하기 위해 액체 체임버 내로 침지되고, 분자는 광학 트랩 또는 자장을 이용하여 첨부된 비드를 통해 깔때기에 이송되고, 정전기적 전위는 DNA를 깔때기 내에 흡인하여 분자를 왜곡시키고, m)은 나노와이어를 통한 전자 식별특성(signature)의 독출을 이용하여, 광학 트랩에 의해 또는 기판에 대해 상대 이동(또는 반대의 경우도 동일함)되는 자장에 의해 비드 상의 분자가 나노와이어를 따라 기판에 대해 평행하게 끌리는 방법을 도시하고;
도 5는 도 4의 k)와 유사한 평면도로서, 여기서 상이한 분포의 나노와이어가 동일한 나노깔때기 상에 도시되어 있다.
본 발명의 제 1 양태에서, 본 발명은 전기 회로 내에서 나노와이어 구조물을 제조하기 위한 공정에 관한 것이다. 이 양태는 절연 기판 상에서 횡방향 정렬되는 나노와이어를 구비하는 대규모 전기적 접점의 제조를 위한 공정이 제공되는 점에서 이하에서 더 상세한 형태로 설명될 것이다.
본 공정은 제 3 양태와 관련하여 이미 설명된 바와 같이, 그리고 이하에서 더 상세히 설명되는 바와 같이, 예를 들면, 대규모 어레이의 바이오센서를 제조하기 위해, 개별 나노와이어 또는 제한된 수의 나노와이어의 금속 전극과의 효율적인 접촉 연결을 가능하게 한다.
증기-액체-고체(VLS) 나노와이어 성장 작업에 관한 배경 정보:
실리콘 나노와이어는 기판 상에 고정된 촉매 입자에 의해 국부적으로 성장될 수 있다. 기체상 침착 작업에서, 촉매 입자의 부위에서 국부적으로 1차원 섬유상 결정 성장이 존재한다. 이 과정에서, 실리콘 함유 기체는 촉매의 부위에서만 기체상으로부터 고체로 전환된다. 결정 섬유의 직경은 본질적으로 촉매 입자의 직경에 의해 한정된다. 모든 촉매 입자는 최대로 하나의 결정 섬유(나노와이어)를 생성한다. 실리콘을 위한 적절한 촉매 입자는 금, TiO2, 알루미늄 등이다. 다양한 촉매 재료에 대해, 상이한 최적 작업 온도가 존재한다. 금의 경우, 전형적으로 325? 내지 최대 1000?의 범위에서 나노와이어를 성장시킬 수 있다. 다른 금속의 경우, 더 높은 최소 온도가 적용될 수 있다.
결정 섬유의 길이는 공정 지속시간에 본질적으로 직선적으로 비례한다.
나노와이어는 선택된 작업 온도에서 영향을 받지 않고 존속하는 임의의 원하는 기판 상에서 성장될 수 있다. 여기서 선택된 작업은 약 465 ℃에서 실시된다. 이 온도는 이것을 초과하면 전체 기판 상에 비결정질 실리콘 증착이 발생하는 온도 한계의 직하의 온도이다.
상세한 공정 처리수순(또한 도 1 참조):
예를 들면, 전기 절연용 표면(2), 예를 들면, 산화된 실리콘 또는 유리 기판을 구비하는 기판(1)을 취한다.
이 기판(1) 상에, 필요에 따라 예를 들면 RCA 표준 세정 방법을 이용한 세정 작업 후, 광 리소그래피에 의해 포토레지스트가 가해지고, 이 것은 원하는 부위에서 나노와이어의 성장을 위한 구멍을 포함한다. 이 목적을 위해, 기판은 감광성 포토레지스트로 코팅된다. 이 레지스트 박막은 투명한 석영 유리 캐리어 상에 존재하는 구조화된 크롬 마스크를 통한 선택적 노출에 의해 원하는 구조를 구비한다. 본 작업은 많은 상이한 노출 파라미터 및 층 두께를 갖는 많은 상이한 레지스트가 적합한 작업이다.
본 경우, 이것은 직경 0.02-10 마이크로미터의 구멍일 수 있다. 많은 경우, 0.5-5 마이크로미터가 적절하다.
그러면, 레지스트 내의 원하는 부위의 구멍은 하측의 기판에 자유롭게 접근할 수 있는 부위에 금 촉매 입자를 선택적으로 침착하는 역할을 한다.
이 목적을 위해 2 가지 가능한 작업이 있고, 이들 작업은 모두 동일한/유사한 결과를 낳는다:
a) 원하는 크기의 금 나노입자(콜로이드)를 포함하는 수용액이 레지스트 및 기판에 도포된다. 순수 물리흡착에 의해, 금 콜로이드가 SiO2 또는 유리 기판 상의 구멍 내에 축적된다. 몇 시간 후에 수용액이 증발하고, 표면 상에 고착된 금 콜로이드가 남는다. 다음에 적절한 용매(아세톤)는 레지스트 및 그 상면에 고착된 금 콜로이드를 제거한다. 남은 것은 (리프트-오프 공정으로 불리는) 레지스트 내의 구멍을 통해 자유롭게 접근할 수 있는 기판 상의 부위의 금 콜로이드이다.
수용액 내에는 0.5 내지 500나노미터의 범위의 다양한 상이한 크기의 금 나노입자가 존재한다. 본 발명의 실험적 시험의 과정에서, 5 nm 내지 150 nm 범위의 크기의 입자를 포함하는 6 내지 8 종의 용액이 시험되었다: 놀랍게도 직경 40 nm의 금 콜로이드만이 기판 상의 구멍 내에 침착된다는 것이 밝혀졌다. 아직 확인되지 않은 어떤 이유로, 다른 크기는 구멍 내에 전혀 침투하지 않는다. 그 결과, 포토레지스트 및 리프트-오프에 의한 구조화를 통해 구조화된 방식으로 기판에 작은 금 콜로이드를 가할 수 있다. 약 40 nm 입자가 선택적으로 침착된다는 연구결과 및 이 공정을 위한 연구결과는 현재로서는 아직 완전히 이해되지 않는다. 이 설명에 구애되지 않고, 현재 이에 대한 하나의 물리적인 원인은 금 콜로이드가 포토레지스트와 정전기적으로 상호작용하고 척력에 의해 구멍 내로 침투하지 않는 경우인 것으로 보인다. 약 40 nm 크기의 금 콜로이드는, 어쩌면 제조의 결과로서, 상이한 표면 화학/표면 전하를 갖고, 따라서 다른 입자와 다르다. 이것이 광 리소그래피와 금 콜로이드의 수용액의 조합이 실리콘 나노와이어의 구조화된 성장용으로 오늘날까지 주목을 받지 못한 원인일 수 있다.
b) 제 2 작업은 마찬가지로 포토레지스트의 사전 구조화를 통해 기판에 촉매의 적용을 위해 적합하다. (감소된 압력 하에서의) 전자 빔 금속 증발에 의해, 구조화된 레지스트 층 및 구멍 내에서 노출되는 기판에 금 박막을 도포할 수 있다. 0.1-2 nm의 공칭 층 두께를 가지는 금 층의 증착에서, 금 나노입자는 구멍 내에 노출된 기판 상에 형성된다. 이 공정은 이미 그 자체로서 공지된 것이고; 이에 관하여 Albuschies, J., M. Baus, O. Winkler, B. Hadam, B. Spangenberg, 및 H. Kurz의 "자기 형성된 Au 나노입자로부터 고밀도 실리콘 나노와이어 성장(Microelectronic Engineering, 2006. 83(4-9): p. 1530-1533)"이 참조된다; 따라서, 이 공표문헌에 제시된 공정의 더 세부적 설명은 본 설명에 포함된다.
레지스트 및 이 레지스트 상에 제공되는 금은 적절한 용매(예를 들면, 여기서 특히 아세톤)에 의해 기판으로부터 제거된다. 레지스트 내의 구멍이 존재하는 곳에서만 금 나노입자는 하측의 기판 상에 고착된 상태로 유지된다(리프트-오프 공정).
이제 구조화된 형태로 가해진 금 입자(3)(얻어지는 구조물은 도 1의 a)에 개략적으로 도시되어 있다)는 기판(1) 상에 실리콘 나노와이어(4)를 국부적으로 성장시키는 역할을 한다(성장 후의 상황은 도 1의 b)에 개략적으로 도시되어 있다).
나노와이어(4)는 본질적으로 개별 촉매 입자(3)에 의해 한정되는 직경을 갖는다. 하측의 기판(1)은 비정질이므로, 기판에 대한 실리콘 결정 섬유의 소정의 성장 방향(배향)이 존재하지 않는다.
금 입자가 존재했던 영역에, 성장 공정 후, 복수의 불규칙하게 배향된 실리콘 나노와이어가 존재하고, 이 실리콘 나노와이어는 기판의 상측에 전체 반원형 공간을 정확하게 채우지 않은 각도 분포를 취한다(기판 상에 성게의 반쪽과 같은 형태로 놓여 있음; 도 2의 a) 및 도 2의 b) 참조).
기판(1) 상의 나노와이어(4)의 고정점(8)은 촉매 금속 입자가 최초에 위치했던 장소이다. 나노와이어(4)의 길이에 따라, 나노와이어(4)는 횡방향으로 기판(1) 상에 나노와이어(4)가 고정된 점을 훨씬 초과하여 연장된다.
나노와이어(4)와 금속 전극(11/13) 사이에 전기적 접점을 형성할 수 있도록 하기 위해, 기판(1)에 대한 나노와이어의 횡방향(평행한) 정렬이 필요하다.
이 공정을 위해, 나노와이어(4)는 전기적 절연 기판(1) 상에서 평행하게 배치되어야 한다. 이 공정을 위해, 후속 단계에서 금속 전극(11/13)을 적용할 수 있도록, 필수적으로 나노와이어(4)의 장소 및 배향을 알고 있어야 한다. 이 목적을 위해, 나노와이어(4)의 양 단부는 2 개의 상이한 전극(11/13) 사이에 연결되어야 한다. 따라서, 나노와이어(4)는 2 개의 대형 전극(11/13) 사이에 유일한 전기적 연결부이고, 이것은 단일의 나노와이어(4) 또는 몇 개의 나노와이어(4)의 더 큰 회로로의 통합을 가능하게 한다.
촉매 입자의 위치는 광 리소그래피를 통해 한정되어 알려져 있으므로, 배향을 결정하는 것만이 필요하다.
정렬 마커는 작업 전에 기판에 가해질 수 있고, 좌표계를 한정한다. 이 좌표계에 대해, 먼저 촉매 입자를 가하는 것이 가능하고, 그러므로 이것은 나노와이어(4)를 위한 위치를 한정한다. 배향이 알려져 있는 경우, 기판 상의 좌표계를 이용하여 기판(1)에 각각의 나노와이어(4)를 위한 금속 전극(11/13)을 적용할 수 있다.
나노와이어(4)가 기판(1)에 평행하도록 하기 위한 정렬 작업은 나노와이어(4) 상에 기계적 힘의 행사 및 그 결과 도 1의 c) 내지 도 1의 d)에 개략적으로 도시된 바와 같이 나노와이어(4)의 배향 방향의 영구적 변화에 기초한다.
힘의 행사 후에 기판(1)에 평행하게 배향되지 않은 나노와이어(4)가 기판(1) 상에 평평하게, 즉 기판의 표면(2)에 평행하게 놓이도록 나노와이어(4) 상에 힘을 가하기 위해 특정 형상을 가지는 보조물(5)이 사용된다.
이 목적을 위해, 힘의 임의의 (벡터) 성분이 기판(1)의 방향에서 직각으로 작용되어야 한다. 이 힘은 2차 기판(5)의 표면 또는 만곡된 표면을 통해 행사될 수 있다.
평평한 보조물의 경우, 나노와이어는 모두 기판 상에 동시에 가압된다(샌드위치). 만곡된 표면의 경우, 나노와이어는 (롤링 핀의 경우와 유산) 기판 상에 순차적으로 가압된다. 기판 상에서 롤링하는 구체도 마찬가지로 가능하다.
나노와이어(4)는 아마도 본질적으로 반데르발스 힘으로 인해 기판 상에 고착된 상태로 유지된다. 기판과 나노와이어 상의 특이적 접착성 표면 관능화는 본 작업을 더 효율화시킬 수 있다. 예를 들면, 보조물에는 접착되지 않으나 나노와이어와 기판을 상호 강하게 결합시키는 접착제가 사용될 수 있다.
나노와이어가 힘을 행사하는 보조물(5)에 점착된 상태로 유지되는 것을 방지하기 위해(도 1의 d1)과 같은 상황), 나노와이어(4)가 고착될 기판(1)보다 나노와이어(4)와 덜 상호작용하는 특수 접착방지 코팅이 보조물(5) 상에 제공될 수 있다. 그러나, 많은 경우 본 작업은 접착제 없이 또는 보조물(5)의 접착방지 코팅 없이 실시된다.
초기 촉매 침착 영역(9)의 직경이 나노와이어의 길이에 비해 작은 경우, 정렬 작업 후의 나노와이어는, 예를 들면 도 2의 c)로부터 명확한 바와 같이, 촉매 표면(2)의 부위에 대해 반경방향으로 배향된다.
반경방향 배열체의 정보 및 배열의 기지의 중심을 이용하여, 도 2d)에 도시된 바와 같이, 나노와이어에 대해 금속 전극을 정밀하게 적용할 수 있다.
전극(11-14)은 리소그래피 및 후속 리프트-오프 작업을 갖는 전자 빔 금속 증발을 통해 제조된다.
본 배열체를 액체 매체 내에서 작동시키기 위해, 금속 전극이 액체 매체를 통해 도전 방식으로 연결될 수 없도록, 전형적으로 환경으로부터 금속 전극의 부동태화/전기 절연이 또한 착수되어야 한다.
나노와이어의 제조 작업의 상세한 설명:
금 촉매(5-50 nm)가 여기서 선택된 465 ℃의 작업 온도에서 견디는 기판(1)에 가해진다. 제안된 적용을 위해, 기판(1)은 실리콘, 실리콘 이산화물, 또는 종래의 유리일 수 있다.
기판(1)은 오븐 내에 도입되고, 오븐은 통상적으로 기체상 침착을 위해 사용된다. 본 경우, 이것은 내부의 압력이 정확하게 제어되는 외부 가열식 석영 유리 튜브이다.
465 ℃의 작업 온도에서, 실레인과 수소의 기체 혼합물이 공정 체임버 내에 도입된다. 다이실레인 및 기차 실리콘 함유 기체도 마찬가지로 가능하다(SiH4 및 Si2H6).
압력은 작업 중에 5 mbar로 감압된다. 작업 중에 실리콘 함유 기체가 소모되므로 공정 체임버를 통한 연속적인 기체 유동이 보장된다. 특정 공정에 대한 기체 유량은 100 sccm(표준 입방 센티미터)의 실레인 및 200 sccm의 수소이다.
여기서 수소는 어떤 직접적인 화학 촉매 기능도 가지지 않는 운반 기체로서, 다른 기체, 예를 들면, 질소로 교체될 수 있다. 본 작업은 또한 순수 실레인으로 또는 다른 불활성 기체의 존재 하에서 실시한다.
공정 지속시간은 전형적으로 30-60 분이고, 이 공정 지속시간은 얻어지는 나노와이어(4)의 길이에 정비례한다. 와이어는 공정 지속시간에 걸쳐 거의 본질적으로 일정한 성장 속도로 성장한다. 소정의 파라미터에서, 약 10-20 마이크로미터/시간의 성장 속도가 얻어진다. 나노와이어의 직경은 금 입자(5-50 nm)의 크기에 대략 일치한다. 공정의 개시 시에, 본질적이 성장이 행해지지 않는 지연기(delay phase)가 존재한다. 성장은 수분 후에 비로서 개시된다(이것은 아마도 성장에 이상적인 금과 실리콘의 공정(eutectic) 혼합물이 형성되기 전에 촉매 입자의 초기 활성화 및 포화가 존재하기 때문일 것이다).
실레인 압력(또는 다른 기체의 존재 하에서의 분압) 및 온도는 성장 속도를 결정한다. 더 높은 압력, 및 또한 더 높은 온도는 더 빠른 성장을 유발한다.
이 공정에서 중요한 것은 기체로부터 기판으로 비촉매 실리콘 증착이 발생하지 않는다는 것이다. 그렇지 않으면, (촉매 입자들 사이에 포함되는) 전체 기판은 비정질 실리콘 층으로 코팅되고, 예를 들면, SiO2 기판의 전기 절연 특성은 악영향을 받는다.
실레인 기체로부터 실리콘의 비촉매 증착은 약 470 ℃ 이상에서 개시되고, 비교적 기판에 독립적이다.
전형적인 파라미터: 기판: SiO2/유리; 촉매: 금 나노입자(5-50 nm); 작업 온도: 465 ℃; 공정 지속시간: 30-60 분; 기체 유동 속도: 100 sccm(실레인), 200 sccm(수소); 총 압력: 5 mbar.
위에서 설명된 바와 같이, 추가의 양태에서, 본 발명은 또한 단결정질 기판의 표면 처리를 위한 건식 화학적 공정에 관한 것이다. 이하, 이 공정을 실험적 세부 사항에 관하여 특히 도 3을 참조하여 상세히 설명한다.
신규의 건식 화학적 에칭 공정을 이용하여 단결정 실리콘 내에 피라미드형 함몰부의 리소그래피를 사용하지 않는 제조 공정은 다음과 같이 실행될 수 있다:
기판(16)은 기판 표면(18)에서 <100> 결정 배향을 갖는 세정된 실리콘 웨이퍼이다. 웨이퍼는 산화물이 없어야 하고, 그러므로 작업 전에 불화수소산을 이용하여 천연 산화물 층이 제거된다:
HF 욕(불화수소산) 내에서 1 분. 10 분 동안 탈이온 수(DI H2O)로 린싱(rinsing). 그러나, 천연 산화물을 제거하기 위한 단계는 절대적으로 필요한 것은 아니다. 약 2 nm 두께의 천연 산화물 층은 금의 에칭 작용에 의해 작업 중에 극복되고, 금과 실리콘 사이의 결정적으로 확고한 에칭 방벽을 구성하지 않는다.
그 후, 금 층이 전자 빔 금속 증기화에 의해 고진공 하에서 가해진다. 공칭 층 두께는 0.1-2.0 나노미터이다.
얇은 공칭 층 두께의 효과는 실리콘 표면(18) 상에 연속적인 금 박막이 아닌 나노미터 크기의 금(Au) 클러스터(17)가 형성되는 것이다(도 3 a) 참조). Au 나노입자(17)를 가하기 위한 다른 방법은 작업, 예를 들면, 또한 본 발명의 제 1 양태와 관련하여 위에서 설명된 바와 같은 작업을 위해 적절할 수도 있다.
금과 실리콘 사이의 표면 에너지 차이는 Au 나노입자(17)를 형성하는 원인이다. (예를 들면, SiO2 상에서, 동일한 공칭 층 두께에 대해, 입자는 Si 상에서보다 약 2-5 배 더 크다)
가해진 금 입자(17)를 구비하는 실리콘 웨이퍼(16)는 질소 분위기 또는 다른 불활성 기체(이것은 단지 실리콘의 산화를 방지하기 위해 필요하다) 하에서 튜브형 석영 오븐 내에서 표준 압력 하에서 950 ℃로 가열된다.
최초에, 원자 크기의 사각형 함몰부(19)가 형성되고, 그 것의 치수는 작업 시간에 비례하여 성장한다(도 3의 b) 참조). 작업 시간은 피라미드형 함몰부(19)의 크기/깊이를 한정한다. 950 ℃에서 30 분 경과 후, 함몰부는 약 200 nm의 직경을 갖는다. 깊이는 피라미드 형에 대응하는 57.x°에서 하강하는 함몰부의 측면에 대응한다. 실리콘 <111> 결정 표면을 가지는 측면(20)은 함몰부(19)의 중심에서 만나고(교차하고), 원자규모의 날카로운 계곡을 형성한다.
금속이 실리콘 표면 상에 균일하게 증착되고, 그 결과 금 나노입자(17)가 극히 높은 밀도(단위 면적당 개수)를 가지더라도, 단위 면적 당 훨씬 적은 개수로 에칭된 함몰부가 형성된다.
제한적 특징이 이와 같은 이론적 설명에 귀속되어야 한다는 어떤 의도도 가지지 않은 상태에서, 현재 금의 증착은 통계적으로 분포된 상이한 크기의 복수의 금 나노입자를 발생하고, 실리콘의 촉매 에칭을 가능하게 하는 것은 주로 금 나노입자(17)의 극히 특정된 크기라고 생각된다. 이 경우에 에칭된 함몰부(19)의 분포는 실리콘 표면 상의 적절한 금 입자(17)의 분포에 정확하게 대응한다. 그러나, 실리콘 표면(18) 내의 결정 구조물의 표면 결함이 에칭 작업을 위한 핵생성 씨드로서 작용한다는 것이 쉽게 이해될 수 있다. 이 경우, 피라미드형 구멍의 밀도는 기판에 의존하고 입자에 의존하지 않는다.
나노구조화된 실리콘 표면의 추가의 사용을 위해, 과잉의 금은 아이오딘화 칼륨 또는 다른 금 용해 작업(예를 들면, 왕수)에 의해 제거될 수 있다.
또한, 함몰부(20) 내의 금(17)은 특히 위의 제 1 양태에서 설명되고 제 1 청구항에서 설명된 바와 같은 공정에서 실리콘 나노와이어 성장을 위한 핵생성 씨드로서 사용될 수 있다. 이것에 의해 피라미드형 구멍으로부터 실리콘 나노와이어가 외부로 성장한다.
얇은 실리콘 멤브레인 내의 나노깔때기의 생성(이에 관하여 도 4의 a) - 도 4의 c) 참조):
실리콘 상층으로서 <100> 결정 배향을 가지는 상용의 SOI 웨이퍼를 택한다: SOI = 절연체 상의 실리콘(silicon on insulator).
SOI 웨이퍼(23)는 정상 두께의 종래의 실리콘 웨이퍼이다. 그러나, 이 웨이퍼의 일측면 상에 얇은 실리콘 산화물 층(22)이, 그리고 그 위에 추가의 얇은 단결정질 실리콘 층(21)이 있다. 이 배열체에서, 웨이퍼(23)와 얇은 실리콘 층(21) 사이에 산화물(22)이 위치한다.
적절한 층 두께의 치수는 실리콘 상층(21)의 경우 5-500 nm이다. 하측의 산화물 층의 두께는 중요성이 낮다. 바람직하게, 에칭 장벽으로서 Au 에칭 작업을 저지할 수 있도록 충분한 두께를 가져야 한다(전형적으로 > 5-10 nm).
다음에 위에서 설명된 건식 화학적 에칭 작업이 SOI 웨이퍼 상에서 실행된다. 치수, 특히 피라미드형 함몰부(19)의 깊이는, 얻어지는 구멍/피라미드(한정면으로부터 한정되는 기하학적 피라미드)의 깊이가 실리콘 상층의 두께보다 0이 아닌 나노미터만큼 더 깊도록, (950 ℃에서 공정 지속시간에 걸쳐) 조절된다. 실시예: 절연체 상의 200 nm의 실리콘 및 깊이 205 nm의 피라미드. 이것의 결과, 에칭 작업이 산화물 층에서 200 nm의 깊이에서 종료되어, 절두형 선단부(tip)를 갖는 피라미드가 형성된다.
피라미드(19)의 200 nm의 깊이의 베이스에, 하부의 SiO2 층(22)으로 구성되는 평탄부가 형성된다.
이 평탄부의 크기는 매우 정확하게 설정될 수 있다. 이것은 공칭 피라미드 깊이와 존재하는 실리콘 상층(21)의 두께 사이의 차이를 통해 달성된다.
다음에 하층의 두꺼운 실리콘 층 및 마찬가지로 SiO2 층이 제거되도록 SOI 웨이퍼가 종래의 습식 화학적 에칭 공정에 의해 하측으로부터 구조화될 수 있다(도 4의 b) - 도 4의 e) 및 이하의 대응하는 상세한 설명 참조). 그러면, 최초의 실리콘 상층(21)만이 자유롭게 부유하는 멤브레인으로서 잔류한다. 실리콘은 수산화칼륨 용액에 의해 제거되고, SiO2 층은 불화수소산에 의해 제거된다. 이 목적을 위해, 실리콘 상층은 수산화칼륨 및 HF에 내성을 갖는 보호용 폴리머 재료의 박막에 의해 보호된다. 피라미드형 함몰부(최하점)가 SiO2의 평탄부를 가지는 경우, 이것에 대응하여 이제는 이 평탄부(세공/구멍/개구)의 크기의 대형 오리피스가 존재한다.
SOI 웨이퍼의 하측 상의 Si(23) 및 SiO2 층(22)은 마찬가지로 구조화 (국부적) 방식으로 제거될 수 있으므로, 대부분의 웨이퍼는 자유롭게 부유하는 얇은 실리콘 상층(21)을 위한 기계적 지지체로서의 역할을 한다. 이 목적을 위해, 웨이퍼의 하측은 광 리소그래피에 의해 구조화된다. 포토레지스트 내의 오리피스는 깔때기를 구비하는 자유롭게 부유하는 얇은 실리콘 멤브레인의 크기/면적에 대한 요건에 따라 수 마이크로미터 내지 수 밀리미터의 크기를 가질 수 있다.
위에서 설명된 바와 같이, 본 발명은 또한 센서 요소를 제조하기 위한 공정에 관한 것으로, 바람직하게 이것은 나노와이어의 형성을 위한, 또는 실리콘 멤브레인 내에 깔때기 형상의 구멍의 형성을 위한 전술한 공정을 이용한다. 그러나, 대안적으로, 나노와이어보다는, 예를 들면, CNT를 사용할 수 있고, 깔때기 형상의 오리피스가 습식 화학적 공정을 사용하여 실리콘 멤브레인 내에 형성될 수도 있다. 이하, 도 4의 a) - 도 4의 k)를 참조하여 제조 공정을 설명하고, 도 4의 l) - 도 4의 m)을 참조하여 작업 모드를 설명한다.
긴사슬 분자의 분석을 위한 나노깔때기를 구비하는 나노와이어 센서, 센서의 기하학적 구조, 및 작업 모드(도 4 참조):
센서는 전기적 접촉 연결된 실리콘 나노와이어(4) 또는 절연 기판(절연용 멤브레인(18/29)) 상에 존재하는 탄소 나노튜브(CNT)로 이루어진다. 나노와이어(4)(또는 CNT)의 하측에 나노깔때기(19)가 위치하고, 이것은 기판/멤브레인의 하측 상에 오리피스를 구성한다. 분석될 분자(35)는 상이한 서브유닛(단백질/DNA)으로부터 형성되는 긴사슬 폴리머/폴리펩타이드이다. 나노와이어(4)(CNT)의 전기적 감도는 긴사슬 분자(35)와의 직접적인 물리적 접촉 및 나노와이어/CNT(4)를 통한 전자적 측정에서 개별 서브유닛의 검출을 가능하게 한다. 모든 서브유닛의 시퀀싱을 위해,분자의 길이는 나노와이어/CNT(4) 상에서 당겨지고, 따라서, 순차적 방식으로 개별 분자 단위에 대응하는 전기적 정보를 제공한다.
분자 서브유닛의 전기적 검출을 향상시키기 위해, 개별 서브유닛과 나노와이어(4) 사이에 더 강한 상호작용을 생성하도록 나노와이어/CNT(4)는 특별히 화학적으로 관능화될 수 있고, 이것은 개별 분자 단위의 신호를 증강시킨다. DNA의 경우, 결합부를 통해 더 큰 전기적 신호를 생성하도록 나노와이어/CNT에 상보적 염기쌍이 가해질 수 있다.
특히 2 가지 가능한 작업 모드가 존재한다:
A) (작은 분자의 검출의 경우와 같이) 상호작용이 나노와이어/CNT의 정전기적 및 분자-특이적 저항 변화를 통해 검출될 수 있다.
B) 마찬가지로 분자 단위를 확인하기 위해 나노와이어/CNT의 압전저항 효과를 사용할 수 있다. 나노와이어/CNT의 전기적 저항은 나노와이어/CNT 상에 작용되는 임의의 힘 및 결과적인 그 길이의 팽창/변화에 의해 변화된다. 나노와이어/CNT의 관능화에 따라, 분자 서브유닛은 상이한 강도로 나노와이어/CNT에 결합되고, 순차적 신장(sequential elongation)으로 나노와이어/CNT 상에 상이한 힘을 작용하고, 다음에 이것은 전기적으로 독출될 수 있다.
멤브레인 상에 깔때기를 가지는 나노와이어 센서의 특이적 형상에 의해, 나노와이어 상의 분자의 정확한 위치결정, 및 나노와이어/CNT를 통한 분자의 정확하게 한정되는 편향을 위한 정확하게 안내되는 인장력/견인 속도의 발휘가 가능해진다.
분자 상에 방향성 힘을 가할 수 있도록, 그리고 센서 상에 분자를 위치시킬 수 있도록, 분자(35)는 깔때기(19)를 통해 빠져나가지 않도록 직경 0.5-10 마이크로미터의 폴리머 비드(36)로 일단부가 관능화된다. 폴리머 비드(36)는 마찬가지로 광학적 트랩을 이용하여 개개의 분자를 이동시키는 작용을 하거나, 자기 비드의 경우에는 자기 트랩을 이용하여 개개의 분자를 이동시키는 작용을 하고, 깔때기(19)를 통해 개개의 분자를 위치결정시키는 작용을 한다(광학적 트랩=집속 광선으로서 이것에 의해 액체 내의 작은 물체가 이동될 수 있다). DNA는, 예를 들면, 다양한 상이한 물체/폴리머 비드를 이용하여 특히 각각의 단부에 화학적으로 결합된다.
DNA의 강력한 전기적 음전하(38)에 의해 깔때기(19)를 통해 하측으로, 즉 액체 영역(33)으로부터 개략적으로 도시된 방향(39)으로 액체 영역(34)으로 당겨질 수 있다. 이것은 깔때기 오리피스(19)가 존재하는 멤브레인(29)의 상하측면 상의 액체 영역(33/34) 사이의 전위에 의해 달성된다. 절연용 멤브레인(29)의 상측 및 하측에서 각각 액체 내의 전극을 통해 정전기적 전위가 발생된다. 폴리머 비드가 없는 경우, 분자(35)는 깔때기 오리피스를 통해 당겨진다.
다음에 분자는 하측면을 향하는 정전기적 인력(39)을 받는다. 이 힘은 멤브레인에 대해 직각으로 정렬된다. 다음에, 광학 트랩을 이용하여, 폴리머 비드(36)에 의해 분자(35) 상에 정전기적 인력(39)에 반대의 횡방향 인력을 가할 수 있다. 그 결과, 분자(35)는 왜곡(strain) 하에 놓이고, 그 편향의 결과로서 나노와이어 상에 기계적 힘을 작용한다. 또한, 유출 오리피스(27)의 작은 치수로 인해, 분자는 와이어(4)에 대해 정확한 위치에 고정된다. 광학 트랩을 이용하여, 견인 속도를 정확하게 제어할 수 있고, 이것을 전방 및 후방의 양방향에서 반전시킬 수 있다. 이것에 의해 측정 노이즈의 감소를 위해 다중 독출이 가능해진다.
음-광학적 빔 분할기에 의해 단일 레이저 광원으로부터 최대 100 개의 광학 트랩을 기판 상에 독립적으로 위치시키고 이동시킬 수 있는 광학기기를 현재 사용할 수 있게 되었다. 그 결과, 기판 상에 복수의 센서의 병렬 작업 모드를 달성할 수 있다(병렬적 DNA 시퀀싱).
제조 공정(도 4의 a) - 도 4의 k) 및 대응하는 도면 참조):
멤브레인 내의 나노깔때기의 제조를 위해 위에서 이미 별도로 설명한 대로 SOI 웨이퍼(23/24)가 취해진다.
광 리소그래피에 의해, 실리콘 상층(21)에 깔때기(19)가 형성될 영역이 한정된다. 이들 영역 상에서, 0.5 nm의 공칭 층 두께의 금 층이 증착에 의해 가해지고, 이것에 의해 표면(18) 상의 명확하게 한정되는 영역 내에 층(9)이 형성된다. 나노깔때기(19)에 950?의 가열 작업 및 대응하는 시간이 가해진다. 별도로 설명된 바와 같이, 실리콘 웨이퍼는 수산화칼륨 용액에 의해 하측으로부터 제거되고, SiO2 층은 불화수소산에 의해 에칭 제거된다. 그러면 자유롭게 부유하는 실리콘 멤브레인(21)은 열 산화 단계에서 전기 절연 SiO2로 전환되어 층(29)를 제공한다.
나노깔때기(19)를 구비하는 SiO2 멤브레인(29) 상에서, 광 리소그래피에 의해, 나노와이어(4)의 성장을 위한 금 촉매 입자(3)가 놓일 영역이 원하는 부위에 한정된다. 나노와이어 성장을 위한 영역은 나노깔때기(19)가 형성된 영역의 직횡부에 제공된다. 나노와이어 성장 작업은 별도로 설명된 바와 같이 실행된다.
정렬되지 않은 나노와이어(4)는 폴딩(folding) 공정을 통해 기판(29) 상에서 횡방향으로 이동 불가능하게 고착된다. 일부의 나노와이어(4)는, 필요에 따라, 나노깔때기(19) 상에 제공될 수 있으나 어떤 부분은 그렇지 않을 수 있다. 깔때기 상에 양호하게 위치되는 나노와이어의 분포는 불규칙하고, 나노와이어의 밀도 및 깔때기의 밀도에 따라 어든 정도까지 변화될 수 있다. 그러나, 이것은 깔때기의 유입 오리피스가 충분히 크므로 문제가 되지 않는다(도 5 또한 참조). 기판(29) 상에서 병행하여 제조될 수 있는 다수의 구성요소(19/4)를 통해, 양호하게 위치되는 나노와이어(4)의 수율이 비교적 낮더라도 칩 상에 충분히 많은 수의 양호하게 위치되는 나노와이어(4)를 달성하기에 충분하다.
다음에 횡방향으로 위치되는 나노와이어(4)는 광 리소그래피를 통해 금속 전극(30)과 접촉 연결된다. 전해액(33/34) 내에서 센서 배열체를 작동시킬 수 있도록 하기 위해, 금속 전극(30)은 환경으로부터 전기적으로 절연되어야 한다. 이 목적을 위해, 금속 전극(30)은 SiO2 또는 실리콘 질화물의 전기적 절연층(31)으로 코팅되고, (마찬가지로 광 리소그래피에 의해) 나노와이어(4)는 노출된 상태로 남는다.
센서를 작동시키기 위해, 본 배열체는 현미경의 사용에 적절한 체임버 내에 매립되어, 멤브레인(29) 내의 구멍(19)에 의해서만 상호 연결되는 2 개의 분리된 액체 리저버(33/34)를 형성한다. 분리된 리저버(33/34) 내에 DNA 분자 상에 정전기적 힘을 가하여 이것을 깔때기(19)를 통해 당기기 위한 추가의 전극이 존재한다.
광학 현미경 및 광학 트랩에 의해, DNA(35)를 구비하는 비드(36)는 나노와이어(4)를 따라 DNA(35)를 당기도록, 그리고 전기적 수단에 의해 DNA(35)를 독출하도록 적절한 센서 상에 위치될 수 있다.
1: 기판, 1차 기판
2: 기판 표면
3: 나노입자, 금 입자
4: 나노와이어
5: 2차 기판, 보조
6: 5의 표면
7: 간극
8: 2에 대한 4의 부착점
9: 나노입자를 구비하는 영역, 핵생성 영역
10: 평탄화된 나노와이어
11: 중심 전극 영역
12: 11의 연결부
13: 부분적으로 둘러싸는 제 2 전극
14: 13의 연결부
15: 12를 위한 13 내의 절개부
16: 실리콘 기판
17: 나노입자, 금 입자
18: 16의 표면
19: 16 내의 리세스, 깔때기
20: 19의 한정면, 결정면
21: 실리콘 층
22: 실리콘 산화물 층
23: 실리콘 웨이퍼
24: 전체 기판
25: 수산화칼륨 용액으로 처리된 후의 23의 하측면의 리세스
26: 22의 노출된 표면
27: 19의 유출 오리피스
28: 19의 유입 오리피스
29: 21의 산화된 층, 절연 기판 층으로서의 실리콘 산화물 층
30: 금속 전극
31: 절연 층
32: 30의 접촉 영역
33: 상측면 상의 액체
34: 하측면 상의 액체
35: 분자쇄
36: 비드, 폴리머 비드
37: 36의 횡방향 이동
38: 35 상의 전하
39: 38로 인한 그리고 33과 34 사이의 전위차로 인한 35 상의 장력
40: 21/29의 하측면

Claims (26)

  1. 적어도 2 개의 부위를 통해 전극(11, 13, 30)과 접점을 형성하는 50 nm 미만의 직경을 가지는 적어도 하나의 나노와이어를 포함하는 도전성 구조물을 제조하기 위한 공정으로서,
    상기 적어도 하나의 나노와이어(4) 및 상기 전극(11, 13, 30)은 기판(1, 5) 상의 하나의 평면 내에 배치되고,
    a) 0.5-50 nm 범위의 직경을 가지는 촉매 활성의 금속 나노입자는 절연 기판(1)의 표면(2) 상에 침착되고,
    b) 상기 표면 및 상기 표면 상에 침착된 금속 나노입자는 10-200 분의 범위의 기간에 걸쳐 300-1100 ℃의 범위의 온도에서 적어도 하나의 기체상 실리콘 성분을 포함하는 기체 흐름에 노출되고, 상기 기판(1)으로부터 돌출하고, 5-200 μm의 범위의 길이를 가지는 적어도 하나의 나노와이어(4)를 형성하고;
    c) 상기 기판(1)의 표면으로부터 돌출되는 상기 적어도 하나의 나노와이어(4)는 상기 절연 기판(1)의 표면(2)에 대응하는 접촉면(6)을 가지는 2차 기판(5)을 상측에 설치함으로써 평면으로 눕혀지고;
    d) 2 개의 상이한 부위에서 상기 절연 기판(1) 상에 눕혀진 적어도 하나의 나노와이어(4)에 의해 전극(11, 13, 30)과 접점이 형성되거나, 2 개의 상이한 부위에서 상기 2차 기판(5) 상에 부착되는 적어도 하나의 나노와이어에 의해 전극(11, 13, 30)과 접점이 형성되는, 나노와이어를 포함하는 도전성 구조물을 제조하기 위한 공정.
  2. 제 1 항에 있어서,
    상기 절연 기판(1)은 실리콘, 실리콘 이산화물, 실리콘 질화물 또는 유리로 구성되는 기판이고, 상기 금속 나노입자는 금 나노입자인, 나노와이어를 포함하는 도전성 구조물을 제조하기 위한 공정.
  3. 제 1 항에 있어서,
    상기 절연 기판(1)은 실리콘, 실리콘 이산화물, 실리콘 질화물 또는 유리로 구성되는 기판이고, 상기 금속 나노입자는 20-45 nm의 범위의 직경을 가지는 금 나노입자인, 나노와이어를 포함하는 도전성 구조물을 제조하기 위한 공정.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    단계 a)의 과정에서,
    포토레지스트의 층을 도포함으로써, 그리고
    후속하여 상기 포토레지스트에 콜로이드 형태의 금속 나노입자를 담지하는 용액을 가하고 상기 용액을 증발시키고 후속하여 용매로 상기 레지스트를 제거하거나, 또는 상기 포토레지스트의 층에 금속 박막 또는 금 박막을 가하기 위해 감소된 압력 하에서 전자 빔 금속 증발을 이용하고, 후속하여 용매로 상기 포토레지스트 및 그 상면에 존재하는 금속을 제거함으로써,
    상기 금속 나노입자가 공간적으로 제한된 그리고 상호 분리된 영역 내에서 상기 기판 상에 침착되는, 나노와이어를 포함하는 도전성 구조물을 제조하기 위한 공정.
  5. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    단계 a)의 과정에서,
    광 리소그래피를 이용하여, 구조화된 크롬 마스크를 통한 선택적 노출을 통해 포토레지스트 층 내에 0.5-5 μm의 직경을 가지는 제조용 구멍을 가하여 포토레지스트의 층을 도포함으로써, 그리고,
    후속하여 상기 포토레지스트에 5-150 nm의 범위의 직경을 가지는 나노입자인 콜로이드 형태의 금속 나노입자를 담지하는 수용액을 가하고 상기 수용액을 증발시키고 후속하여 용매로 상기 레지스트를 제거하거나, 또는 상기 포토레지스트 층에 0.1-2 nm의 범위의 층 두께를 가지는 금 박막을 가하기 위해 감소된 압력 하에서 전자 빔 금속 증발을 이용하고, 후속하여 용매로 상기 포토레지스트 및 그 상면에 존재하는 금속을 제거함으로써,
    상기 금속 나노입자는 공간적으로 제한된 그리고 상호 분리된 영역 내에서 상기 기판 상에 침착되는, 나노와이어를 포함하는 도전성 구조물을 제조하기 위한 공정.
  6. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 단계 b)는 350-500 ℃의 범위, 400-480 ℃의 범위, 또는 450-470 ℃의 범위의 온도에서, 기체상 실리콘 성분으로서 실레인 또는 다이실레인을 이용하고, 상기 기판 상에 1-50 mbar의 범위, 또는 2-10 mbar의 범위의 총 압력을 유지함으로써 수행되는, 나노와이어를 포함하는 도전성 구조물을 제조하기 위한 공정.
  7. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 단계 b)는 450-470 ℃의 범위의 온도에서, 운반 기체인 질소 또는 수소와 조합하여 기체상 실리콘 성분으로서 실레인 또는 다이실레인을 이용하고, 실레인 또는 다이실레인의 50-200 sccm의 기체 유동 속도 및 운반 기체의 100-300 sccm의 범위의 기체 유동 속도를 이용하고, 상기 기판 상에 2-10 mbar의 범위의 총 압력을 유지함으로써 수행되는, 나노와이어를 포함하는 도전성 구조물을 제조하기 위한 공정.
  8. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 단계 a)에서, 상기 나노입자는 상기 단계 b)에서 각각의 핵생성 영역(9) 상에 복수의 나노와이어(4)가 형성되도록 적어도 하나, 또는 2 개 이상의 상호 분리된 핵생성 영역(9) 내에 침착되고,
    상기 단계 d)에서, 상기 나노와이어의 제 1 단부와 접촉하는 제 1 중심 전극(11)이 핵생성 영역(9) 상에 제조되고, 상기 제 1 전극을 적어도 부분적으로 둘러싸도록 제 2 전극(13)이 형성되는, 나노와이어를 포함하는 도전성 구조물을 제조하기 위한 공정.
  9. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 단계 a)에서, 상기 나노입자는 상기 단계 b)에서 각각의 핵생성 영역(9) 상에 복수의 나노와이어(4)가 형성되도록 2 개 이상의 상호 분리된 핵생성 영역(9) 내에 침착되고,
    상기 단계 d)에서, 금속 증착 또는 포토리소그래피 침착에 의해 상기 나노와이어의 제 1 단부와 접촉하는 제 1 중심 전극(11)이 핵생성 영역(9) 상에 제조되고, 금속 증착 또는 포토리소그래피 침착에 의해 상기 제 1 전극을 적어도 부분적으로 둘러싸도록 제 2 전극(13)이 형성되는, 나노와이어를 포함하는 도전성 구조물을 제조하기 위한 공정.
  10. 결정질 기판(16) 내에 함몰부(19)의 건식 화학적 제조를 위한 공정으로서,
    촉매 입자(17)가 상기 함몰부(19)의 제조를 위한 부위에서 결정질 기판(16)의 표면(18) 상에 침착되고, 상기 기판(16)의 산화를 방지하는 기체 분위기의 존재 하에서, 적어도 상기 표면(18) 상의 상기 촉매 입자(17)가 위치되는 영역이 적어도 5 분, 또는 적어도 15 분의 기간에 걸쳐, 적어도 500 ℃, 적어도 750 ℃, 적어도 900 ℃, 또는 900-1100 ℃의 범위의 온도에 노출되어, 적어도 3 개의 한정면(20)을 가지는, 상기 기판의 체적 내로 수렴되는, 그리고 상기 결정질 기판(16)의 결정면의 부근에 위치하는 깔때기 형상의 함몰부(19)를 형성하는, 결정질 기판 내에 함몰부의 건식 화학적 제조를 위한 공정.
  11. 제 10 항에 있어서,
    상기 결정질 기판(16)은 단결정질 기판인, 결정질 기판 내에 함몰부의 건식 화학적 제조를 위한 공정.
  12. 제 10 항에 있어서,
    상기 결정질 기판(16)은 실리콘 웨이퍼나 SOI 구조물로 구성되는 단결정질 기판이고, 상기 한정면(20)은 상기 표면으로부터 상기 기판의 체적 내로 수렴하는 단결정의 4 개의 (111) 결정면인, 결정질 기판 내에 함몰부의 건식 화학적 제조를 위한 공정.
  13. 제 10 항 내지 제 12 항 중 어느 한 항에 있어서,
    상기 촉매 입자(17)는 금속 나노입자 또는 금 나노입자(17)이고, 상기 금 나노입자(17)는 상기 표면 상에 0.1-2 nm의 범위의 두께를 가지는 금 층을 형성함으로써 상기 표면(18) 상에 형성되고, 이것을 사용하여 상이한 표면 에너지에 기초하여 금 나노입자(17)를 형성하는, 결정질 기판 내에 함몰부의 건식 화학적 제조를 위한 공정.
  14. 제 10 항 내지 제 12 항 중 어느 한 항에 있어서,
    상기 촉매 입자(17)는 2-10 nm의 범위의 직경을 가지는 금 나노입자(17)이고, 상기 금 나노입자(17)는 고진공 하에서 전자 빔 금속 증발 공정을 이용하여 상기 표면 상에 0.1-2 nm의 범위의 두께를 가지는 금 층을 형성함으로써 상기 표면(18) 상에 형성되고, 이것을 사용하여 상이한 표면 에너지에 기초하여 금 나노입자(17)를 형성하는, 결정질 기판 내에 함몰부의 건식 화학적 제조를 위한 공정.
  15. 제 10 항 내지 제 12 항 중 어느 한 항에 있어서,
    상기 함몰부(19)는 상기 기판(16)의 두께가 상기 한정면(20)에 의해 형성되는 상기 함몰부(19)의 기하학적 깊이보다 작은 것에 기인하는 상기 기판(16)을 관통하는 통로 오리피스이고, 상기 기판의 표면(18) 내의 함몰부는 상기 표면(18)과 한정면(20) 사이의 교차선에 의해 형성되는 유입 오리피스(28) 및 상기 유입 오리피스(28)와 기하학적으로 유사한 더 작은 횡단면적을 갖는, 그리고 기판(16) 및 한정면(20)의 대향측의 하측 표면에 의해 형성되는 유출 오리피스(27)를 가지는, 결정질 기판 내에 함몰부의 건식 화학적 제조를 위한 공정.
  16. 제 15 항에 있어서,
    상기 유입 오리피스(28)는 다각형인 횡단면적을 가지고, 상기 횡단면적은 50-500 nm, 또는 150-250 nm의 범위의 변의 길이를 가지고, 상기 함몰부는 50-500 nm의 범위, 또는 150-250 nm의 범위의 상기 한정면(20)에 의해 형성되는 기하학적 깊이를 가지는, 결정질 기판 내에 함몰부의 건식 화학적 제조를 위한 공정.
  17. 제 15 항에 있어서,
    상기 유입 오리피스(28)는 사각형 또는 정사각형인 횡단면적을 가지고, 상기 횡단면적은 150-250 nm의 범위의 변의 길이를 가지고, 상기 함몰부는 150-250 nm의 범위의 상기 한정면(20)에 의해 형성되는 기하학적 깊이를 가지고, 상기 기하학적 깊이는 유출 오리피스(27)를 가지는 통로 오리피스를 형성하도록 상기 기판의 두께보다 큰 5-10 nm인, 결정질 기판 내에 함몰부의 건식 화학적 제조를 위한 공정.
  18. 센서 요소를 제조하기 위한 공정으로서,
    a) 기판(21) 내에, 또는 단결정질 실리콘 층 내에, 상측면(18) 상에 사각형 또는 정사각형 유입 오리피스(28)를 갖고, 상기 상측면(18)의 대향측인 하측면(40) 상에 횡단면적에 관하여 더 작거나, 적어도 5 배 더 작거나, 또는 적어도 10 배 더 작은 유출 오리피스(27)를 갖는 깔때기 형상의 통로 오리피스(19)가 생성되고;
    b) 상기 유입 오리피스(28)에 인접하거나 근접하는 상기 상측면(18) 상의 영역에서, 나노와이어(4)가 제 1 항 또는 제 2 항에서 청구된 공정으로 제조되고, 상기 유입 오리피스(28) 상에서 브릿지를 형성하도록 상기 유입 오리피스(28) 상에 배치되고, 전극(30)을 통해 양측 상에 접점이 형성되거나, 사전 제작된 CNT 또는 나노와이어(4)가 상기 유입 오리피스(28) 상에 브릿지를 형성하기 위해 상기 유입 오리피스(28) 상에 설치되고, 접점이 전극(30)을 통해 양측 상에 형성되고;
    c) 2 개의 상기 전극(30)은 CNT 또는 나노와이어(4)를 이용하여 전기적 또는 전자적 특성을 측정할 수 있는 회로로 집적되는, 분자 특성을 결정하기 위한 센서 요소를 제조하기 위한 공정.
  19. 분자 특성을 결정하기 위한 센서 요소를 제조하기 위한 공정으로서,
    a) 단결정질 실리콘 층 내에, 상측면(18) 상에 사각형 또는 정사각형 유입 오리피스(28)를 갖고, 상기 상측면(18)의 대향측인 하측면(40) 상에 적어도 10 배 더 작은 유출 오리피스(27)를 갖는 깔때기 형상의 통로 오리피스(19)가 생성되고;
    b) 상기 유입 오리피스(28)에 인접하거나 근접하는 상기 상측면(18) 상의 영역에서, 나노와이어(4)가 제 1 항 또는 제 2 항에서 청구된 공정으로 제조되고, 상기 유입 오리피스(28) 상에서 브릿지를 형성하도록 상기 유입 오리피스(28) 상에 배치되고, 전극(30)을 통해 양측 상에 접점이 형성되거나, 사전 제작된 CNT 또는 나노와이어(4)가 상기 유입 오리피스(28) 상에 브릿지를 형성하기 위해 상기 유입 오리피스(28) 상에 설치되고, 접점이 전극(30)을 통해 양측 상에 형성되고;
    c) 2 개의 상기 전극(30)은 CNT 또는 나노와이어(4)를 이용하여 시간의 함수 및 분자(35)의 위치의 함수로서의 저항인 전기적 또는 전자적 특성을 측정할 수 있는 회로로 집적되는, 분자 특성을 결정하기 위한 센서 요소를 제조하기 위한 공정.
  20. 제 18 항에 있어서,
    상기 단계 a)의 과정에서, 5-500 nm의 범위 또는 100-300 nm의 범위의 두께를 가지는 표면 단결정질 <100> 실리콘 층(21), 상기 실리콘 층(21)의 하측의 실리콘 이산화물 층(22) 및 상기 실리콘 이산화물 층(22)의 하측의 실리콘 웨이퍼(23)를 가지는 실리콘계 전체 기판(24)로부터 개시하여, 상기 실리콘 층(21) 내에 깔때기 형상의 통로 오리피스가 건식 화학적 또는 습식 화학적 에칭 공정으로 형성되고, 상기 유출 오리피스(27)의 영역 내에서 상기 실리콘 웨이퍼(23) 및 상기 실리콘 이산화물 층(22)을 제거하여 상기 유출 오리피스(27)를 노출시키고, 상기 실리콘 층(21)을 절연용 산화된 실리콘 이산화물 층(29)으로 전환시킴으로써, 2-10 nm의 범위의 변의 길이를 가지는 정사각형 또는 사각형 유출 오리피스(27)가 상기 실리콘 이산화물 층(22)의 측상의 상기 실리콘 층(21) 내에 형성되는, 분자 특성을 결정하기 위한 센서 요소를 제조하기 위한 공정.
  21. 제 18 항에 있어서,
    상기 센서 요소의 영역 내에서, 상기 유입 오리피스(28)의 상측면이나 상기 유출 오리피스(27)의 하측면에서, 측정될 분자를 유지할 수 있는 액체를 수용하기 위한 영역이 제공되고, 자기적 이동 요소, 광학적 이동 요소, 전기광학적 이동 요소 및 기계적 이동 요소 중 적어도 하나의 형태의 수단이 추가로 제공되고, 상기 수단에 의해 적어도 부분적으로 상기 통로 오리피스를 통과하는 분자(35)는 상기 통로 오리피스를 통해 상기 나노와이어(4)를 지나 상기 나노와이어(4)의 주위에서 이동될 수 있는, 분자 특성을 결정하기 위한 센서 요소를 제조하기 위한 공정.
  22. 제 18 항에 있어서,
    상기 센서 요소의 영역 내에서, 상기 유입 오리피스(28)의 상측면이나 상기 유출 오리피스(27)의 하측면에서, 측정될 분자를 유지할 수 있는 액체를 수용하기 위한 영역이 제공되고, 자기적, 광학적, 전기광학적 또는 기계적 이동 요소의 형태의 수단이 추가로 제공되고, 상기 수단에 의해 적어도 부분적으로 상기 통로 오리피스를 통과하는 분자(35)는 상기 통로 오리피스를 통해 상기 나노와이어(4)를 지나 상기 나노와이어(4)의 주위에서 이동될 수 있고, 상기 상측면 상의 액체 영역과 상기 하측면 상의 액체 영역 사이에 전위차를 형성할 수 있는 회로가 제공되는, 분자 특성을 결정하기 위한 센서 요소를 제조하기 위한 공정.
  23. 제 18 항에 청구된 공정에 의해 제조되는 센서 요소로서,
    상기 센서 요소는 상측면(18) 상에 유입 오리피스(28)와 상기 상측면(18)의 대향측인 하측면(40) 상에 횡단면적이 더 작은, 적어도 5 배 더 작은, 또는 적어도 10 배 더 작은 유출 오리피스(27)를 갖는 깔때기 형상의 통로 오리피스(19)를 가지는 절연 기판(29)을 포함하고, 나노와이어(4)는 상기 유입 오리피스(28)와 맞물리도록 그리고 상기 유입 오리피스(28) 상에 브릿지를 형성하도록 배치되고, 또 전극(30)을 통해 양측 상에서 접촉 연결되고, 상기 전극(30)은 전기적 또는 전자적 특성이 상기 나노와이어(4)에 의해 측정될 수 있는 회로로 집적되거나 집적될 수 있는, 센서 요소.
  24. 제 18 항에 청구된 공정에 의해 제조되는 센서 요소로서,
    상기 센서 요소는 상측면(18) 상에 사각형 또는 정사각형 유입 오리피스(28)와 상기 상측면(18)의 대향측인 하측면(40) 상에 횡단면적이 적어도 10 배더 작은 유출 오리피스(27)를 갖는 깔때기 형상의 통로 오리피스(19)를 가지는 절연 기판(29)을 포함하고, 나노와이어(4)는 상기 유입 오리피스(28)와 맞물리도록 그리고 상기 유입 오리피스(28) 상에 브릿지를 형성하도록 배치되고, 또 전극(30)을 통해 양측 상에서 접촉 연결되고, 상기 전극(30)은 전기적 또는 전자적 특성인 시간의 함수와 측정될 분자(35)의 위치의 함수로서의 저항이 상기 나노와이어(4)에 의해 측정될 수 있는 회로로 집적되거나 집적될 수 있고, 측정될 분자가 상기 유입 오리피스(28)의 상측면이나 상기 유입 오리피스(28)의 하측면에 유지될 수 있는 액체를 수용하기 위한 영역이 제공되고, 자기적, 광학적, 전기광학적 또는 기계적 이동 요소의 형태의 수단이 추가로 제공되고, 상기 수단에 의해 상기 통로 오리피스(19)를 적어도 부분적으로 통과하는 분자(35)가 상기 통로 오리피스(19)를 통해, 상기 나노와이어(4)를 지나 상기 나노와이어(4)의 주위에서 이동될 수 있고, 상기 상측면 상의 액체 영역과 상기 하측면 상의 액체 영역 사이에 전위차를 형성할 수 있는 회로가 제공되는, 센서 요소.
  25. 제 24 항에 청구된 센서 요소를 사용하여 긴사슬 분자의 특성을 측정하기 위한 방법으로서,
    상기 분자(35)는 저항 요소(36)의 일측 상에 결합되고, 상기 저항 요소(36)에 결합되는 상기 분자(35)는 상기 상측면 상의 상기 액체 영역(33) 내로 도입되고, 상기 상측 액체 영역(33)과 하측 액체 영역(34) 사이의 전위차가 형성되므로 상기 분자(35)의 자유 단부는 상기 통로 오리피스(19)를 통해 상기 하측 액체 영역(34) 내로 끌리고, 상기 저항 요소(36)는 상기 상측 액체 영역(33) 내에서 포획된 상태로 유지되고, 외부 영향이 가해지므로 상기 저항 요소(36)는 상기 통로 오리피스(19)로부터 멀어지는 방향 또는 상기 통로 오리피스(19)에 접근하는 방향으로 선택적으로 교대하는 방식으로 이동되고, 상기 분자 사슬(35)은 상기 CNT 또는 나노와이어(4)의 주위에서 이동하여 이들과 함께 접점을 형성하고, 상기 CNT 또는 나노와이어(4) 상의 전기적 또는 전자적 특성이 측정되는, DNA 분자의 특성을 측정하기 위한 방법.
  26. 제 24 항에 청구된 센서 요소를 사용하여 긴사슬 분자의 특성을 측정하기 위한 방법으로서,
    상기 분자(35)는 자기적 또는 광학적으로 어드레스 가능한 비드의 형태로 저항 요소(36)의 일측 상에 결합되고, 상기 광학적으로 어드레스 가능한 비드는 상기 통로 오리피스(19)를 통과할 수 없는, 그리고 통로 오리피스(19)에 대해 그리고 표면에 대해 횡측방향으로 3차원 방식의 외부 영향에 의해 변위될 수 있는 크기를 갖고, 상기 저항 요소(36)에 결합되는 상기 분자(35)는 상기 상측면 상의 상기 액체 영역(33) 내로 도입되고, 상기 상측 액체 영역(33)과 하측 액체 영역(34) 사이의 전위차가 형성되므로 상기 분자(35)의 자유 단부는 상기 통로 오리피스(19)를 통해 상기 하측 액체 영역(34) 내로 끌리고, 상기 저항 요소(36)는 상기 상측 액체 영역(33) 내에서 포획된 상태로 유지되고, 레이저 단일 빔 트랩의 형태나 자장 형태의 외부 영향이 가해지므로 상기 저항 요소(36)는 상기 통로 오리피스(19)로부터 멀어지는 방향 또는 상기 통로 오리피스(19)에 접근하는 방향으로 선택적으로 교대하는 방식으로 이동되고, 상기 분자 사슬(35)은 상기 CNT 또는 나노와이어(4)의 주위에서 이동하여 이들과 함께 접점을 형성하고, 상기 CNT 또는 나노와이어(4) 상의 전기적 또는 전자적 특성인 시간의 함수로서의 저항의 변화가 측정되는, DNA 분자의 특성을 측정하기 위한 방법.
KR1020147007552A 2011-08-22 2012-08-20 나노와이어의 제조 및 정렬을 위한 방법 및 이와 같은 방법의 적용 KR102027995B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP11006842A EP2562135A1 (de) 2011-08-22 2011-08-22 Verfahren zur Herstellung und Ausrichtung von Nanowires und Anwendungen eines solchen Verfahrens
EP11006842.6 2011-08-22
PCT/EP2012/003530 WO2013026561A1 (de) 2011-08-22 2012-08-20 Verfahren zur herstellung und ausrichtung von nanowires und anwendungen eines solchen verfahrens

Publications (2)

Publication Number Publication Date
KR20140097114A KR20140097114A (ko) 2014-08-06
KR102027995B1 true KR102027995B1 (ko) 2019-10-02

Family

ID=46724329

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020147007552A KR102027995B1 (ko) 2011-08-22 2012-08-20 나노와이어의 제조 및 정렬을 위한 방법 및 이와 같은 방법의 적용

Country Status (6)

Country Link
US (1) US9366643B2 (ko)
EP (2) EP2562135A1 (ko)
JP (1) JP6092871B2 (ko)
KR (1) KR102027995B1 (ko)
CN (1) CN103958397B (ko)
WO (1) WO2013026561A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12004307B2 (en) 2021-06-09 2024-06-04 International Business Machines Corporation Short or near short etch rework

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9784802B1 (en) 2012-04-11 2017-10-10 Louisiana Tech Research Corporation GMR nanowire sensors
US10718636B1 (en) 2012-04-11 2020-07-21 Louisiana Tech Research Corporation Magneto-resistive sensors
US9103654B1 (en) * 2012-04-11 2015-08-11 Louisiana Tech University Research Foundation, A Division Of Louisiana Tech University Foundation, Inc. GMR nanowire sensors
US9650238B2 (en) 2013-09-03 2017-05-16 Electronics And Telecommunications Research Institute Vibration device including support portion
FR3019188B1 (fr) * 2014-03-27 2017-11-24 Commissariat Energie Atomique Procede de croissance d'un element allonge a partir d'un germe forme dans un creux d'une couche ou d'un plot de nucleation
CN104296799B (zh) * 2014-10-30 2016-08-24 京东方科技集团股份有限公司 微型传感器本体及其制造方法、微型传感器
JP6283305B2 (ja) * 2014-12-04 2018-02-21 株式会社日立ハイテクノロジーズ 生体分子測定装置及び生体分子測定方法
US9443865B2 (en) * 2014-12-18 2016-09-13 Sandisk Technologies Llc Fabricating 3D NAND memory having monolithic crystalline silicon vertical NAND channel
EP3414784B1 (en) * 2016-02-09 2021-04-14 Roswell Biotechnologies, Inc Electronic label-free dna and genome sequencing
WO2017158845A1 (ja) * 2016-03-18 2017-09-21 株式会社日立製作所 メンブレンデバイスの製造方法、メンブレンデバイス、および、ナノポアデバイス
KR102007428B1 (ko) * 2017-03-09 2019-08-05 코닝 인코포레이티드 글라스 지지체에 의하여 지지되는 금속 박막의 제조방법
US10830756B2 (en) 2017-09-22 2020-11-10 Applied Materials, Inc. Method to create a free-standing membrane for biological applications
US11119066B2 (en) * 2018-06-05 2021-09-14 King Fahd University Of Petroleum And Minerals Room temperature nitrogen dioxide gas sensor
US11383972B2 (en) * 2018-08-09 2022-07-12 Lpkf Laser & Electronics Ag Method for producing microstructures
DE112020001959A5 (de) * 2019-04-17 2021-12-30 Wika Alexander Wiegand Se & Co. Kg Sensor zur Erfassung von Druck und/oder Füllstand und/oder Durchfluss und/oder Dichte und/oder Masse und/oder Temperatur
US11543429B2 (en) * 2019-04-25 2023-01-03 Morgan State University Nanoscale scanning electrochemical microscopy electrode method
CN112018032A (zh) * 2019-05-13 2020-12-01 京东方科技集团股份有限公司 一种阵列基板、其制备方法及显示面板
US11255805B2 (en) * 2019-12-23 2022-02-22 Nanodx, Inc. Sensor system and methods
CN113247859B (zh) * 2021-05-13 2022-07-15 北京理工大学 一种基于飞秒激光的裂纹式纳米缝隙结构制备方法
CN113415780B (zh) * 2021-06-18 2024-01-30 合肥工业大学 一种一维有序结构的金属氧化物纳米纤维薄膜材料及其制备方法
CN113759152B (zh) * 2021-08-06 2024-03-12 三峡大学 磁场控制的磁性纳米线的测量方法
CN114262660B (zh) * 2021-12-21 2024-05-28 上海天马微电子有限公司 一种基因测序面板及其制作方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050181587A1 (en) 2002-09-30 2005-08-18 Nanosys, Inc. Large-area nanoenabled macroelectronic substrates and uses therefor
US20080224122A1 (en) 2004-12-28 2008-09-18 Tohru Saitoh Semiconductor Nanowire and Semiconductor Device Including the Nanowire

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060175601A1 (en) * 2000-08-22 2006-08-10 President And Fellows Of Harvard College Nanoscale wires and related devices
US6863833B1 (en) * 2001-06-29 2005-03-08 The Board Of Trustees Of The Leland Stanford Junior University Microfabricated apertures for supporting bilayer lipid membranes
US7282130B2 (en) * 2003-01-31 2007-10-16 Agilent Technologies, Inc. Apparatus and method for control of biopolymer translocation through a nanopore
US7067328B2 (en) * 2003-09-25 2006-06-27 Nanosys, Inc. Methods, devices and compositions for depositing and orienting nanostructures
EP1877762B1 (en) * 2005-04-06 2011-10-19 President and Fellows of Harvard College Molecular characterization with carbon nanotube control
TWI287041B (en) * 2005-04-27 2007-09-21 Jung-Tang Huang An ultra-rapid DNA sequencing method with nano-transistors array based devices
KR100842886B1 (ko) * 2006-04-04 2008-07-02 재단법인서울대학교산학협력재단 나노선을 이용한 식품 첨가물 ｌ-글루타민산나트륨 검출용바이오센서 및 이의 제조 방법
WO2008054541A2 (en) * 2006-05-19 2008-05-08 Massachusetts Institute Of Technology Nanostructure-reinforced composite articles and methods
US7892610B2 (en) * 2007-05-07 2011-02-22 Nanosys, Inc. Method and system for printing aligned nanowires and other electrical devices
CN102072931B (zh) * 2010-12-09 2013-07-17 华东师范大学 一种基于硅纳米线的生物传感器制备方法及在dna检测中的应用
CN102129981B (zh) * 2010-12-30 2013-06-05 北京大学深圳研究生院 一种纳米线及纳米线晶体管的制作方法
CN102142376B (zh) * 2010-12-31 2015-12-09 上海集成电路研发中心有限公司 硅纳米线围栅器件的制备方法
CN102157371B (zh) * 2011-03-23 2012-08-22 北京大学 一种制作单晶硅纳米结构的方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050181587A1 (en) 2002-09-30 2005-08-18 Nanosys, Inc. Large-area nanoenabled macroelectronic substrates and uses therefor
US20080224122A1 (en) 2004-12-28 2008-09-18 Tohru Saitoh Semiconductor Nanowire and Semiconductor Device Including the Nanowire

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Nano Lett. 2008, Vol. 8, pp. 20~25 (2007.08.16.)*

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12004307B2 (en) 2021-06-09 2024-06-04 International Business Machines Corporation Short or near short etch rework

Also Published As

Publication number Publication date
CN103958397A (zh) 2014-07-30
EP2748107A1 (de) 2014-07-02
WO2013026561A1 (de) 2013-02-28
JP6092871B2 (ja) 2017-03-08
EP2562135A1 (de) 2013-02-27
JP2014531327A (ja) 2014-11-27
US9366643B2 (en) 2016-06-14
US20140285224A1 (en) 2014-09-25
KR20140097114A (ko) 2014-08-06
EP2748107B1 (de) 2018-08-15
CN103958397B (zh) 2017-12-22

Similar Documents

Publication Publication Date Title
KR102027995B1 (ko) 나노와이어의 제조 및 정렬을 위한 방법 및 이와 같은 방법의 적용
US20070127164A1 (en) Nanoscale Sensor
US7238594B2 (en) Controlled nanowire growth in permanent, integrated nano-templates and methods of fabricating sensor and transducer structures
Kustandi et al. Self‐assembled nanoparticles based fabrication of gecko foot‐hair‐inspired polymer nanofibers
KR20190118576A (ko) 2차원 레이어 재료를 포함하는 솔리드 스테이트 시퀀싱 디바이스들
JP2014531327A5 (ko)
US7913544B1 (en) Scanning probe devices and methods for fabricating same
US20110167526A1 (en) Microsprings Having Nanowire Tip Structures
CN109211804A (zh) 一种纳米粒子自组装结构的制作方法及装置
Jung et al. Protein immobilization
US11703505B2 (en) Nano-dynamic biosensor and fabrication method therefor
Wang et al. Nanofabrication, effects and sensors based on micro-electro-mechanical systems technology
KR100948595B1 (ko) 표면 개질형 나노선 센서 및 그 제작 방법
KR20110070026A (ko) 전기화학적 에칭을 위한 식각 구멍 형성 방법
Zhang et al. Advances in nanodevices and nanofabrication: selected publications from Symposium of Nanodevices and Nanofabrication in ICMAT2011
WO2008054832A2 (en) Nanowire device and method of making
Hann et al. Parameter dependency of DNA origami immobilization at micro-and nano structured CF polymer surfaces on SiO2
Han Nanogap device: Fabrication and applications
Amato et al. Alkhalil, FM, see Lin, YP 386–390
Aldemir et al. TH Wang, C.-H. Tsai and Y.-S. Lai Effect of the combination of surface finishes and solder balls on JEDEC drop reliability of chip-scale packages
Johansson et al. Polymer cantilever platform for dielectrophoretic assembly of carbon nanotubes
JP2015522941A (ja) 表面にナノ物体を位置付けるための方法および装置
Zhang Nanomaterial based biosensor powered by solar cell
Li Fabrication of nanostructured surfaces with well-defined chemistry using particle lithography
Steen et al. Novel full platinum nanoprobes suitable for biological SPM experiments

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant