KR102016488B1 - 전력 증폭기 - Google Patents
전력 증폭기 Download PDFInfo
- Publication number
- KR102016488B1 KR102016488B1 KR1020140181733A KR20140181733A KR102016488B1 KR 102016488 B1 KR102016488 B1 KR 102016488B1 KR 1020140181733 A KR1020140181733 A KR 1020140181733A KR 20140181733 A KR20140181733 A KR 20140181733A KR 102016488 B1 KR102016488 B1 KR 102016488B1
- Authority
- KR
- South Korea
- Prior art keywords
- amplifying transistor
- base
- bypass
- power amplifier
- ballast
- Prior art date
Links
- 238000000034 method Methods 0.000 claims description 10
- 230000000694 effects Effects 0.000 claims description 3
- 230000003213 activating effect Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 10
- 238000007796 conventional method Methods 0.000 description 4
- 238000004891 communication Methods 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
- H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/26—Modifications of amplifiers to reduce influence of noise generated by amplifying elements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
- H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
- H03F1/0261—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the polarisation voltage or current, e.g. gliding Class A
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/56—Modifications of input or output impedances, not otherwise provided for
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
- H03F3/245—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/18—Indexing scheme relating to amplifiers the bias of the gate of a FET being controlled by a control signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/21—Bias resistors are added at the input of an amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/222—A circuit being added at the input of an amplifier to adapt the input impedance of the amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/372—Noise reduction and elimination in amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S128/00—Surgery
- Y10S128/901—Suppression of noise in electric signal
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
본 발명은 전력 증폭기에 관한 것으로서, 본 발명의 일 구현예에 따른 전력 증폭기는, 입력 신호를 증폭하는 증폭 트랜지스터를 포함하는 증폭부, 상기 증폭 트랜지스터의 베이스에 연결되는 밸러스트 저항 및 상기 밸러스트 저항에 병렬 연결되는 바이패스부를 포함할 수 있다.
Description
본 발명은 전력 증폭기에 관한 것이다.
휴대 단말기 등과 같은 무선 통신 장치는 전력 증폭기를 이용하여 무선 통신을 수행하고 있다.
전력 증폭기가 높은 전력을 전달하는 경우, 원하는 주파수 대역에 대해서는 높은 전력을 전달할 수 있지만, 인접 주파수 대역에 노이즈 신호를 증폭할 수 있으며 이로 인하여 수신감도가 떨어지거나 에러가 발생하는 등의 문제가 유발될 수 있다.
특히 복수의 트랜지스터를 병렬 연결하여 구성되는 증폭기의 경우, 특정 트랜지스터의 베이스 - 이미터 전압이 다른 트랜지스터들의 베이스 - 이미터 전압에 비해 낮은 경우, 회로의 동작 전류의 대부분이 그 특정 트랜지스터로만 집중하게 되어 전류 집중(호깅) 현상이 발생하는 문제점이 있다.
종래에는 이러한 문제점을 해결하기 위하여, 트랜지스터의 베이스단에 저항을 연결하는 방식을 적용하였으나, 이러한 종래 방식의 경우, 회로의 노이즈 특성, 특히 높은 전력을 전달하는 경우 노이즈 특성이 열화되는 문제점이 있다.
이와 관련된 종래 기술로는 한국 공개특허 공보 제2003-0089950호 또는 한국 공개특허공보 제2014-0064178호를 참조하여 이해할 수 있다.
본 발명은 상기한 종래 기술의 문제점을 해결하기 위한 것으로써, 전류 집중 현상을 방지하면서도, 높은 전력 전달 시에 유발되는 노이즈를 저감시킬 수 있는 전력 증폭기를 제공한다.
본 발명의 일 기술적 측면은 전력 증폭기의 일 실시예를 제안한다. 상기 전력 증폭기의 일 실시예는, 입력 신호를 증폭하는 증폭 트랜지스터를 포함하는 증폭부, 상기 증폭 트랜지스터의 베이스에 연결되는 밸러스트 저항 및 상기 밸러스트 저항에 병렬 연결되는 바이패스부를 포함할 수 있다.
본 발명의 다른 일 기술적 측면은 전력 증폭기의 다른 일 실시예를 제안한다. 상기 전력 증폭기의 다른 일 실시예는, 병렬 연결된 복수의 증폭 트랜지스터를 포함하는 증폭부, 상기 복수의 증폭 트랜지스터의 베이스단에 각각 연결되는 복수의 밸러스트 저항 및 상기 복수의 밸러스트 저항에 각각 병렬 연결되는 복수의 바이패스 소자를 포함하는 바이패스부를 포함할 수 있다.
상기한 과제의 해결 수단은, 본 발명의 특징을 모두 열거한 것은 아니다. 본 발명의 과제 해결을 위한 다양한 수단들은 이하의 상세한 설명의 구체적인 실시형태를 참조하여 보다 상세하게 이해될 수 있을 것이다.
본 발명의 일 실시형태에 의하면, 전류 집중 현상을 방지하면서도, 높은 전력 전달 시에 유발되는 노이즈를 저감시킬 수 있는 효과가 있다.
도 1은 본 발명의 일 실시예에 따른 전력 증폭기를 도시하는 구성도이다.
도 2는 전력 증폭기의 일 실시예를 도시하는 회로도이다.
도 3은 전력 증폭기의 다른 일 실시예를 도시하는 회로도이다.
도 4는 전력 증폭기의 또 다른 일 실시예를 도시하는 회로도이다.
도 5는 전력 증폭기의 또 다른 일 실시예를 도시하는 회로도이다.
도 6은 다이오드의 특성을 도시하는 그래프이다.
도 7은 종래와 본 발명의 일 실시예에 따른 전력 증폭기의 게인 특성을 비교하는 그래프이다.
도 8 내지 도 11은 본 발명의 일 실시예에 따른 전력 증폭기의, 입력 파워에 따른 RX 노이즈를 도시하는 그래프이다.
도 2는 전력 증폭기의 일 실시예를 도시하는 회로도이다.
도 3은 전력 증폭기의 다른 일 실시예를 도시하는 회로도이다.
도 4는 전력 증폭기의 또 다른 일 실시예를 도시하는 회로도이다.
도 5는 전력 증폭기의 또 다른 일 실시예를 도시하는 회로도이다.
도 6은 다이오드의 특성을 도시하는 그래프이다.
도 7은 종래와 본 발명의 일 실시예에 따른 전력 증폭기의 게인 특성을 비교하는 그래프이다.
도 8 내지 도 11은 본 발명의 일 실시예에 따른 전력 증폭기의, 입력 파워에 따른 RX 노이즈를 도시하는 그래프이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 형태들을 설명한다.
그러나, 본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시 형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 당해 기술분야에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다.
도 1은 본 발명의 일 실시예에 따른 전력 증폭기를 도시하는 구성도이다.
도 1을 참조하면, 전력 증폭기(100)는 증폭부(110), 밸러스트 저항(120) 및 바이패스부(130)를 포함한다.
증폭부(110)는 입력 신호를 증폭하는 증폭 트랜지스터를 포함한다. 실시예에 따라, 증폭부(110)는 하나 또는 복수의 증폭 트랜지스터를 포함할 수 있다.
밸러스트 저항(120)은 증폭부(110)의 증폭 트랜지스터의 베이스단에 연결된다. 밸러스트 저항(120)은 증폭 트랜지스터의 베이스-이미터 전압에 의하여 베이스 전류에 발생하는 영향을 차단할 수 있다. 여기에서, 베이스 전류는 증폭 트랜지스터의 베이스단에 입력되는 전류를 의미한다.
바이패스부(130)는 밸러스트 저항(120)에 병렬 연결된다. 바이패스부(130)는 증폭 트랜지스터의 베이스단에 입력되는 전압의 크기에 따라 밸러스트 저항(120)을 우회하는 바이패스 경로를 활성화 시키거나 또는 비활성화 시킬 수 있다.
이하, 도 2 내지 도 5를 참조하여, 전력 증폭기(100)의 다양한 실시예들에 대하여 보다 상세히 설명한다.
도 2는 전력 증폭기의 일 실시예를 도시하는 회로도이다.
도 2를 참조하면, 증폭부(110)는 증폭 트랜지스터를 포함하고 있고, 증폭 트랜지스터의 베이스단에 밸러스트 저항(120) 및 바이패스부(130)가 연결되어 있다. 밸러스트 저항(120)과 바이패스부(130)는 병렬 관계로 연결되어 있다.
밸러스트 저항(120)은 증폭 트랜지스터(110)의 베이스-이미터 전압에 의하여 발생하는 영향을 차단할 수 있다. 즉, 밸러스트 저항(120)이 존재하지 않는 경우, 증폭 트랜지스터(110)의 베이스-이미터 전압에 의하여 베이스 전류의 변동이 발생할 수 있으므로, 밸러스트 저항(120)은 이러한 베이스 전류의 변동을 방지할 수 있다.
한편, 밸러스트 저항(120)는 노이즈 특성에도 영향을 미칠 수 있으므로, 본 발명의 일 실시예에서는 바이패스부(130)를 이용하여 선택적으로 밸러스트 저항(120)을 활성화 시킬 수 있다.
바이패스부(130)는 증폭 트랜지스터(100)의 게이트 전압의 스윙폭에 따라, 밸러스트 저항(120)을 우회하는 바이패스 경로를 활성화 또는 비활성화시킬 수 있다.
도 2에 도시된 바와 같이, 바이패스부(130)는 백 투 백으로 연결된 한 쌍의 다이오드를 포함할 수 있다. 예컨대, 바이패스부(130)는 증폭 트랜지스터(110)의 베이스단에 캐소드가 연결되는 제1 다이오드와, 상기 베이스단에 애노드가 연결되는 제2 다이오드를 포함할 수 있다.
도 6은 다이오드의 특성을 도시하는 그래프로서, 도 6을 더 참조하면, 다이오드는 임계 전압 Vd 미만에서는 높은 저항으로서의 성질을 가지고, 임계 전압 Vd 이상인 경우에는 낮은 저항값을 가지는 성질을 가짐을 알 수 있다.
따라서, 도 2의 바이패스부(130)는 백 투 백으로 연결된 제1 및 제2 다이오드를 이용하여 바이패스 경로를 활성화 또는 비 활성화 할 수 있다.
바이패스부(130)는 백 투 백으로 연결된 제1 및 제2 다이오드를 포함하므로, 입력 게이트 전압이 교류 파형인 경우에서도 바이패스 경로를 형성할 수 있다. 따라서, 바이패스부(130)는 교류 파형의 게이트 전압의 스윙 폭에 따라, 밸러스트 저항(120)을 우회하는 바이패스 경로를 활성화 또는 비활성화시킬 수 있다.
일 실시예에서, 바이패스부(130)는 증폭 트랜지스터(110)의 게이트 전압의 절대값의 크기가 임계 전압 이상이면, 제1 및 제2 다이오드로 형성되는 바이패스 경로를 활성화 시킬 수 있다. 따라서, 제1 및 제2 다이오드로 형성되는 바이패스 경로를 이용하여 베이스 전류가 도통되므로, 베이스 전류는 밸러스트 저항(120)을 우회하게 된다.
따라서, 밸러스트 저항(120)은 증폭 트랜지스터의 게이트 전압의 절대값의 크기가 임계 전압 미만이면 활성화될 수 있다.
도 3은 전력 증폭기의 다른 일 실시예를 도시하는 회로도이다.
도 3에 도시된 전력 증폭기의 다른 일 실시예는 하나의 다이오드를 이용하여 바이패스부(130)를 구성하는 실시예에 관한 것이다.
도 3을 참조하면, 바이패스부(130)는 증폭 트랜지스터(110)의 베이스단에 캐소드가 연결되는 제1 다이오드를 포함할 수 있다.
제1 다이오드는 베이스단으로 흐르는 게이트 전압의 크기에 따라 바이패스 경로로서 활성화되거나 비 활성화 될 수 있다. 여기에서, 게이트 전압은 직류 파형일 수 있다.
도 4는 전력 증폭기의 또 다른 일 실시예를 도시하는 회로도이다.
도 4에 도시된 전력 증폭기의 또 다른 일 실시예는 가변 저항을 이용하여 바이패스부(130)를 구성하는 실시예에 관한 것이다.
도 4를 참조하면, 바이패스부(130)는 게이트 전압의 크기에 따라 가변적인 저항값을 가지는 가변 저항(Rv)를 포함할 수 있다.
도시되지는 않았으나, 본 일 실시예에서는 가변 저항(Rv)의 저항값을 가변시키는 가변 제어 회로를 더 포함할 수 있다. 가변 제어 회로는 게이트 전압의 크기에 따라 가변 저항(Rv)의 저항값을 가변시키도록 가변 저항(Rv)을 제어할 수 있다.
도 5는 전력 증폭기의 또 다른 일 실시예를 도시하는 회로도이다.
도 5에 도시된 일 실시예는 복수의 증폭 트랜지스터를 포함하는 예에 관한 것이다. 도 5에 도시된 일 실시예는 도 2에 도시된 일 실시예와 같이 백투백으로 연결된 다이오드를 이용하여 바이패스부(130)를 구성하는 실시예를 도시하고 있으나, 이는 예시적인 것이다. 따라서 바이패스부(130)는 도 3 또는 도 4에 도시된 바와 같이 구성될 수도 있다.
도 5를 참조하면, 증폭부(110)는 병렬 연결된 복수의 증폭 트랜지스터를 포함할 수 있다.
복수의 밸러스트 저항(120)은 복수의 증폭 트랜지스터의 베이스단에 각각 연결될 수 있다. 복수의 밸러스트 저항은 증폭 트랜지스터의 베이스-이미터 전압에 의하여 베이스 전류에 발생하는 영향을 차단할 수 있다. 여기에서, 베이스 전류는 상기 증폭 트랜지스터의 베이스단에 입력되는 전류이다.
바이패스부(130)는 복수의 밸러스트 저항에 각각 병렬 연결되는 복수의 바이패스 소자를 포함할 수 있다.
일 실시예에서, 바이패스 소자는 증폭 트랜지스터의 베이스단에 캐소드가 연결되는 제1 다이오드를 포함할 수 있다.
다른 일 실시예에서, 바이패스 소자는 증폭 트랜지스터의 베이스단에 캐소드가 연결되는 제1 다이오드 및 상기 증폭 트랜지스터의 베이스단에 애노드가 연결되는 제2 다이오드를 포함할 수 있다.
다른 일 실시예에서, 바이패스 소자는 게이트 전압의 크기에 따라 가변적인 저항값을 가지는 가변 저항을 포함할 수 있다. 상술한 바와 같이, 가변 저항을 제어하는 가변 제어 회로를 더 포함할 수 있다.
바이패스부(130)는 증폭 트랜지스터의 게이트 전압의 절대값의 크기가 임계 전압 이상이면 바이패스 경로를 활성화시킬 수 있다.
밸러스트 저항(120)은 증폭 트랜지스터의 게이트 전압의 절대값의 크기가 임계 전압 미만이면 활성화될 수 있다.
도 7은 종래와 본 발명의 일 실시예에 따른 전력 증폭기의 게인 특성을 비교하는 그래프이다.
도 7에서, 굵은 실선은 본 발명의 실시예에 따른 게인 특성을, 얇은 실선은 바이패스부가 결여된 종래 방식의 게인 특성을 도시하고 있다.
도시된 바와 같이, 바이패스부를 추가함으로써 작은 파워에서 게인이 감소하고, 큰 파워에서 게인이 증가하는 효과를 보여주고 있다. 이러한 변화는 전체 전력 증폭기 성능에 큰 변화를 끼치지 않는다.
도 8 내지 도 11은 본 발명의 일 실시예에 따른 전력 증폭기의, 입력 파워에 따른 RX 노이즈를 도시하는 그래프이다.
도 8은 입력 파워가 -30 dBm인 예를, 도 9는 입력 파워가 -2 dBm인 예를, 도 10은 입력 파워가 -3 dBm인 예를, 도 11은 입력파워가 -5 dBm인 예를 도시하고 있다.
도 8 내지 도 11에서, 굵은 실선과 동그라미는 발명의 실시예를, 얇은 실선과 네모는 바이패스부가 결여된 종래 방식을 의미한다. 또한, X축은 주파수를 Y축은 RX 노이즈를 의미한다.
도 8에 도시된 바와 같이, 입력 파워가 -30 dBm일 때, 본 발명의 출력 파워는 종래 방식에 대하여 0.4dBm정도 낮아지나, Rx noise는 더 큰 폭으로 낮아지는 것을 확인할 수 있다.
도 9 내지 도 11에서는, 본 발명이 같은 입력 파워에 대하여 더 높은 출력 파워와, 더 낮은 노이즈를 가짐을 알 수 있다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고 후술하는 특허청구범위에 의해 한정되며, 본 발명의 구성은 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 그 구성을 다양하게 변경 및 개조할 수 있다는 것을 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 쉽게 알 수 있다.
100 : 전력 증폭기
110 : 증폭부
120 : 밸러스트 저항
130 : 바이패스부
110 : 증폭부
120 : 밸러스트 저항
130 : 바이패스부
Claims (14)
- 입력 신호를 증폭하는 증폭 트랜지스터를 포함하는 증폭부;
상기 증폭 트랜지스터의 베이스에 연결되는 밸러스트 저항; 및
상기 밸러스트 저항에 병렬 연결되는 바이패스부; 를 포함하고,
상기 바이패스부는 상기 증폭 트랜지스터의 상기 베이스 전압의 절대값의 크기가 임계 전압 이상이면 상기 밸러스트 저항을 우회하는 바이패스 경로를 활성화시키는 전력 증폭기.
- 제1항에 있어서, 상기 바이패스부는
상기 증폭 트랜지스터의 베이스 전압의 스윙폭에 따라, 상기 밸러스트 저항을 우회하는 바이패스 경로를 활성화 또는 비활성화시키는 전력 증폭기.
- 제1항에 있어서, 상기 바이패스부는
상기 증폭 트랜지스터의 베이스단에 캐소드가 연결되는 제1 다이오드; 를 포함하는 전력 증폭기.
- 제3항에 있어서, 상기 바이패스부는
상기 증폭 트랜지스터의 베이스단에 애노드가 연결되는 제2 다이오드; 를 더 포함하는 전력 증폭기.
- 제2항에 있어서, 상기 바이패스부는
상기 베이스 전압의 크기에 따라 가변적인 저항값을 가지는 가변 저항; 을 포함하는 전력 증폭기.
- 삭제
- 제2항에 있어서, 상기 밸러스트 저항은
상기 증폭 트랜지스터의 상기 베이스 전압의 절대값의 크기가 임계 전압 미만이면 활성화되는 전력 증폭기.
- 병렬 연결된 복수의 증폭 트랜지스터를 포함하는 증폭부;
상기 복수의 증폭 트랜지스터의 베이스에 각각 연결되는 복수의 밸러스트 저항; 및
상기 복수의 밸러스트 저항에 각각 병렬 연결되는 복수의 바이패스 소자를 포함하는 바이패스부; 를 포함하고,
상기 밸러스트 저항은 상기 증폭 트랜지스터의 베이스 전압의 절대값의 크기가 임계 전압 미만이면 활성화되는 전력 증폭기.
- 제8항에 있어서, 상기 복수의 밸러스트 저항은
상기 증폭 트랜지스터의 베이스-이미터 전압에 의하여 베이스 전류에 발생하는 영향을 차단하고,
상기 베이스 전류는 상기 증폭 트랜지스터의 베이스단에 입력되는 전류인 전력 증폭기. - 제8항에 있어서, 상기 바이패스 소자는
상기 증폭 트랜지스터의 베이스단에 캐소드가 연결되는 제1 다이오드; 를 포함하는 전력 증폭기.
- 제10항에 있어서, 상기 바이패스 소자는
상기 증폭 트랜지스터의 베이스단에 애노드가 연결되는 제2 다이오드; 를 더 포함하는 전력 증폭기.
- 제8항에 있어서, 상기 바이패스 소자는
베이스 전압의 크기에 따라 가변적인 저항값을 가지는 가변 저항; 을 포함하는 전력 증폭기.
- 제8항에 있어서, 상기 바이패스부는
상기 증폭 트랜지스터의 베이스 전압의 절대값의 크기가 임계 전압 이상이면 상기 복수의 밸러스트 저항 각각을 우회하는 바이패스 경로를 활성화시키는 전력 증폭기. - 삭제
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020140181733A KR102016488B1 (ko) | 2014-12-16 | 2014-12-16 | 전력 증폭기 |
US14/969,840 US20160173038A1 (en) | 2014-12-16 | 2015-12-15 | Power amplifier |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020140181733A KR102016488B1 (ko) | 2014-12-16 | 2014-12-16 | 전력 증폭기 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20160073215A KR20160073215A (ko) | 2016-06-24 |
KR102016488B1 true KR102016488B1 (ko) | 2019-09-02 |
Family
ID=56112141
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020140181733A KR102016488B1 (ko) | 2014-12-16 | 2014-12-16 | 전력 증폭기 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20160173038A1 (ko) |
KR (1) | KR102016488B1 (ko) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050052242A1 (en) * | 2002-04-22 | 2005-03-10 | Nec Electronics (Europe) Gmbh | HF amplifier with switchable gain |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100591062B1 (ko) | 2002-05-20 | 2006-06-19 | 학교법인 한국정보통신학원 | 역방향 다이오드를 이용한 전치 왜곡형 선형 전력 증폭기 |
KR101761946B1 (ko) | 2012-11-19 | 2017-08-04 | 삼성전기주식회사 | 전력 증폭기 |
-
2014
- 2014-12-16 KR KR1020140181733A patent/KR102016488B1/ko active IP Right Grant
-
2015
- 2015-12-15 US US14/969,840 patent/US20160173038A1/en not_active Abandoned
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050052242A1 (en) * | 2002-04-22 | 2005-03-10 | Nec Electronics (Europe) Gmbh | HF amplifier with switchable gain |
Also Published As
Publication number | Publication date |
---|---|
US20160173038A1 (en) | 2016-06-16 |
KR20160073215A (ko) | 2016-06-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9876501B2 (en) | Switching power amplifier and method for controlling the switching power amplifier | |
US10491168B2 (en) | Power amplification circuit | |
TWI527367B (zh) | 射頻功率放大器保護電路 | |
US20180248524A1 (en) | Power amplifier circuit | |
US11290060B2 (en) | Bias circuit | |
US10910999B2 (en) | Bias circuit | |
US8310308B1 (en) | Wide bandwidth class C amplifier with common-mode feedback | |
US20170126184A1 (en) | Protection circuit for power amplifier | |
TWI656424B (zh) | 電壓調節器及半導體裝置 | |
JP6410007B2 (ja) | カスコード増幅器 | |
US9722546B2 (en) | Bias circuit for low quiescent current amplifier | |
JP5880980B2 (ja) | 電力増幅モジュール | |
KR20180110449A (ko) | 전력 증폭기 | |
US20170047901A1 (en) | Protection circuit for power amplifier | |
KR102016488B1 (ko) | 전력 증폭기 | |
US10924067B2 (en) | Power amplifier circuit | |
US9099975B2 (en) | Current divider based voltage controlled gain amplifier | |
JP2010213141A (ja) | 利得可変増幅器およびそれを用いた通信機器 | |
JP6384105B2 (ja) | 電力増幅器 | |
JP2008004987A (ja) | 信号増幅回路 | |
US20170346473A1 (en) | Differential comparator | |
JP5684697B2 (ja) | クリッピング回路、差動増幅回路および増幅回路 | |
KR102163048B1 (ko) | 전력 증폭기 및 전력 증폭기의 전류 제한 방법 | |
KR102029558B1 (ko) | 광대역 선형화가 개선된 파워 증폭 장치 | |
JP2010109710A (ja) | 利得可変型増幅器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant |