KR102009369B1 - Plasma processing apparatus - Google Patents

Plasma processing apparatus Download PDF

Info

Publication number
KR102009369B1
KR102009369B1 KR1020130006094A KR20130006094A KR102009369B1 KR 102009369 B1 KR102009369 B1 KR 102009369B1 KR 1020130006094 A KR1020130006094 A KR 1020130006094A KR 20130006094 A KR20130006094 A KR 20130006094A KR 102009369 B1 KR102009369 B1 KR 102009369B1
Authority
KR
South Korea
Prior art keywords
upper electrode
electrode
high frequency
plasma
lower electrode
Prior art date
Application number
KR1020130006094A
Other languages
Korean (ko)
Other versions
KR20130085387A (en
Inventor
마나부 이와타
아키히로 요시무라
히로시 즈지모토
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20130085387A publication Critical patent/KR20130085387A/en
Application granted granted Critical
Publication of KR102009369B1 publication Critical patent/KR102009369B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32431Constructional details of the reactor
    • H01J37/32532Electrodes
    • H01J37/32541Shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32009Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082Radio frequency generated discharge
    • H01J37/32091Radio frequency generated discharge the radio frequency energy being capacitively coupled to the plasma
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32009Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082Radio frequency generated discharge
    • H01J37/32174Circuits specially adapted for controlling the RF discharge
    • H01J37/32183Matching circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065Plasma etching; Reactive-ion etching
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05HPLASMA TECHNIQUE; PRODUCTION OF ACCELERATED ELECTRICALLY-CHARGED PARTICLES OR OF NEUTRONS; PRODUCTION OR ACCELERATION OF NEUTRAL MOLECULAR OR ATOMIC BEAMS
    • H05H1/00Generating plasma; Handling plasma
    • H05H1/24Generating plasma
    • H05H1/46Generating plasma using applied electromagnetic fields, e.g. high frequency or microwave energy
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05HPLASMA TECHNIQUE; PRODUCTION OF ACCELERATED ELECTRICALLY-CHARGED PARTICLES OR OF NEUTRONS; PRODUCTION OR ACCELERATION OF NEUTRAL MOLECULAR OR ATOMIC BEAMS
    • H05H1/00Generating plasma; Handling plasma
    • H05H1/24Generating plasma
    • H05H1/46Generating plasma using applied electromagnetic fields, e.g. high frequency or microwave energy
    • H05H1/4645Radiofrequency discharges
    • H05H1/466Radiofrequency discharges using capacitive coupling means, e.g. electrodes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05HPLASMA TECHNIQUE; PRODUCTION OF ACCELERATED ELECTRICALLY-CHARGED PARTICLES OR OF NEUTRONS; PRODUCTION OR ACCELERATION OF NEUTRAL MOLECULAR OR ATOMIC BEAMS
    • H05H2242/00Auxiliary systems
    • H05H2242/20Power circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Plasma Technology (AREA)
  • Drying Of Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

상하 방향으로 이동 가능하게 구성된 상부 전극 근방의 고주파 전송로 상에서 파티클의 발생을 유발하지 않고 원하지 않는 공진 현상의 발생을 효과적으로 방지한다. 이 캐소드 커플링 방식의 용량 결합형 플라즈마 처리 장치에서, 챔버(10)의 상부에는, 상하 방향으로 가동하게 구성된 상부 전극(44)이 서셉터(하부 전극)(14)와 평행하게 마주하여 동축에 설치된다. 이 상부 전극(44)은, 서셉터(14)와 대향하는 전극 본체(46)와, 챔버(10)의 천장벽(윗덮개)(10b)과 대향하는 도전성의 배판(48)과, 전극 본체(46)와 배판(48) 사이에 공극(50)이 형성되도록 전극 본체(46)의 주변부와 배판(48)의 주변부를 결합하는 링 형상의 유전체(52)를 가지고 있다. 상부 전극(44)의 배판(48)은, 물리적으로도 전기적으로 벨로우즈(72)를 개재하여 접지 전위 부재인 챔버(10)에 접속되어 있다. On the high frequency transmission path near the upper electrode configured to be movable in the vertical direction, it is possible to effectively prevent the occurrence of unwanted resonance phenomenon without causing particles. In this cathode coupling type capacitively coupled plasma processing apparatus, an upper electrode 44 configured to be movable in the vertical direction is coaxially opposed to the susceptor (lower electrode) 14 in the upper portion of the chamber 10. Is installed. The upper electrode 44 includes an electrode body 46 facing the susceptor 14, a conductive back plate 48 facing the ceiling wall (top cover) 10b of the chamber 10, and an electrode body. It has a ring-shaped dielectric 52 which joins the periphery of the electrode main body 46 and the periphery of the back board 48 so that the space | gap 50 is formed between the 46 and the back board 48. As shown in FIG. The back plate 48 of the upper electrode 44 is physically and electrically connected to the chamber 10 which is a ground potential member via the bellows 72.

Description

플라즈마 처리 장치{PLASMA PROCESSING APPARATUS}Plasma Processing Equipment {PLASMA PROCESSING APPARATUS}

본 발명은, 캐소드 커플링 방식의 용량 결합형 플라즈마 처리 장치에 관한 것으로, 특히 상하 이동 가능한 상부 전극에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a capacitively coupled plasma processing apparatus of a cathode coupling type, and more particularly, to an upper electrode that is movable up and down.

일반적으로 용량 결합형의 플라즈마 처리 장치는, 진공 챔버로서 구성되는 처리 용기 내에 상부 전극과 하부 전극을 평행하게 배치하고, 하부 전극 상에 피처리 기판(반도체 웨이퍼, 글라스 기판 등)을 재치(載置)하고, 양 전극 중 어느 일방에 고주파 전력을 인가한다. 이 고주파 전력에 의해 양 전극 간에 형성되는 전계에 의해 전자가 가속되고, 전자와 처리 가스의 충돌 전리에 의해 플라즈마가 발생하고, 플라즈마 중의 라디칼 또는 이온에 의해 기판 표면에 원하는 처리 또는 가공이 실시된다. 여기서, 상부 전극과 하부 전극 간의 거리(이하, ‘전극 간 갭’이라고 함)는, 압력 등의 다른 프로세스 조건과도 관련하여, 고주파 전력의 인가 효율 또는 안정성, 플라즈마 밀도 분포 등을 좌우한다. 따라서, 플라즈마 프로세스의 특성 또는 결과를 좌우하는 하드웨어 상의 중요한 프로세스 조건이 되고 있다. In general, a capacitively coupled plasma processing apparatus arranges an upper electrode and a lower electrode in parallel in a processing container configured as a vacuum chamber, and mounts a substrate to be processed (semiconductor wafer, glass substrate, etc.) on the lower electrode. And high frequency power is applied to either one of both electrodes. The electrons are accelerated by the electric field formed between the two electrodes by this high frequency electric power, the plasma is generated by the collision ionization of the electrons and the processing gas, and the desired surface treatment or processing is performed on the substrate surface by the radicals or ions in the plasma. Here, the distance between the upper electrode and the lower electrode (hereinafter referred to as 'gap between electrodes') determines the application efficiency or stability of high frequency power, plasma density distribution, and the like, in relation to other process conditions such as pressure. Thus, it has become an important process condition on hardware that influences the characteristics or results of the plasma process.

최근, 이러한 캐소드 커플링 방식의 용량 결합형 플라즈마 처리 장치에서는, 전극 간 갭을 조정 가능하게 하기 위하여, 기판을 재치하는 캐소드측의 하부 전극을 고정 설치하여, 대향 전극인 상부 전극을 상하 방향으로 이동할 수 있도록 한 장치 구성이 주목되고 있다(특허 문헌 1). 이러한 상부 전극 가동형의 플라즈마 처리 장치는, 챔버(처리 용기)의 감압 공간 내에서 상부 전극을 챔버의 측벽으로부터 약간 간격을 두고 상하 방향으로 이동 가능하게 지지하는 상부 전극 지지 기구를 가지고, 또한 하부 전극측에서 봤을 때 상부 전극의 이면측 영역과 챔버 천장벽을 기밀하게 접속하는 신축 가능한 벨로우즈를 구비한다. 벨로우즈는 강도 및 내구성이 높은 금속, 예를 들면 스테인리스 스틸로 이루어지므로, 상부 전극은 전기적으로도 벨로우즈를 개재하여 챔버에 접속되고, 접지된다. 상부 전극 가동형에서도, 상부 전극은, 양 전극 간의 플라즈마 생성 공간 또는 처리 공간으로 처리 가스를 공급하기 위한 다수의 가스 분사홀을 가지는 샤워 헤드로서 구성되는 것이 일반적이다. In recent years, in such a cathode coupling type capacitively coupled plasma processing apparatus, in order to be able to adjust the gap between electrodes, the lower electrode on the cathode side on which the substrate is placed is fixed, and the upper electrode serving as the counter electrode is moved upward and downward. The apparatus structure which made it possible to draw attention is attracted (patent document 1). Such an upper electrode movable plasma processing apparatus has an upper electrode support mechanism for movably supporting the upper electrode in a vertical direction at a distance from the side wall of the chamber in the decompression space of the chamber (processing vessel), and further, the lower electrode. As seen from the side, an elastic bellows is provided for hermetically connecting the backside region of the upper electrode and the chamber ceiling wall. Since the bellows is made of a metal having high strength and durability, for example, stainless steel, the upper electrode is electrically connected to the chamber via the bellows and grounded. Even in the upper electrode movable type, the upper electrode is generally configured as a shower head having a plurality of gas injection holes for supplying a processing gas to a plasma generating space or a processing space between both electrodes.

소정의 압력으로 감압된 챔버 내에서 샤워 헤드(상부 전극)로부터 처리 가스가 공급되고, 고주파 전원으로부터 플라즈마 생성에 적합한 주파수의 고주파 전력이 하부 전극에 인가되면, 하부 전극과 상부 전극 사이의 고주파 방전에 의해 처리 가스의 플라즈마가 생성된다. 생성된 플라즈마는 처리 공간으로 확산되고, 고주파 전력은 상부 전극을 통하여 접지 전위의 챔버에 흐른다. 이 때, 처리 공간으로부터 상부 전극을 개재하여 접지 전위의 챔버에 이르기까지의 고주파 전송로(이하, ‘상부 전극 근방 고주파 전송로’라고 함) 상에서 전기적인 공진 현상이 일어나는 경우가 있다. 이러한 공진 현상의 발생은 플라즈마의 안정적인 발생을 방해하게 되므로, 바람직하지 않다. When a processing gas is supplied from a shower head (upper electrode) in a chamber depressurized to a predetermined pressure, and a high frequency power of a frequency suitable for generating plasma from a high frequency power source is applied to the lower electrode, a high frequency discharge between the lower electrode and the upper electrode is applied. As a result, plasma of the processing gas is generated. The generated plasma diffuses into the processing space, and the high frequency power flows through the upper electrode into the chamber at the ground potential. At this time, an electrical resonance phenomenon may occur on a high frequency transmission path (hereinafter, referred to as a "high frequency transmission path near the upper electrode") from the processing space to the chamber at the ground potential via the upper electrode. The occurrence of such a resonance phenomenon is undesirable because it prevents the stable generation of plasma.

상부 전극 근방의 고주파 전송로에는 복수의 경로가 있다. 특히, 처리 공간으로부터 상부 전극 및 벨로우즈를 개재하여 접지 전위의 챔버에 이르기까지의 고주파 전송로(이하, ‘상부 전극 이면측 고주파 전송로’라고 함) 상에서의 공진 현상은, 플라즈마 공간에 가해진 고주파 전력의 손실 및 벨로우즈의 소실뿐 아니라, 하부 전극측에서 봤을 때 상부 전극의 이면측 영역과 챔버 천장벽 사이의 감압 공간(천장 공간)에서의 이상 방전도 유발되므로, 적극적인 공진 현상의 억제가 필요해진다. There are a plurality of paths in the high frequency transmission path near the upper electrode. In particular, the resonance phenomenon on the high frequency transmission path (hereinafter referred to as 'high electrode back side high frequency transmission path') from the processing space to the chamber of the ground potential via the upper electrode and the bellows is the high frequency power applied to the plasma space. In addition to the loss of and the loss of the bellows, abnormal discharge in the depressurized space (ceiling space) between the rear surface area of the upper electrode and the chamber ceiling wall when viewed from the lower electrode side is caused, so that the active resonance suppression is required.

이를 위해서는, 상부 전극 근방 고주파 전송로에서의 고유의 공진 주파수가 플라즈마 생성 시에 인가하는 고주파 전력의 주파수와 중첩되지 않도록 할 필요가 있다. 그런데, 상부 전극 가동형에서는, 전극 간 갭이 최적인 프로세스 조건이 되도록 조정되기 때문에, 벨로우즈의 신축에 수반하는 상부 전극 이면측 고주파 전송로의 인덕턴스 성분의 변동이 발생한다. 따라서, 프로세스 조건에 의해, 상부 전극 근방 고주파 전송로의 주파수 - 임피던스 특성도 변화한다. 즉, 고주파 전송로 고유의 공진 주파수가 변화하게 된다. For this purpose, it is necessary to ensure that the intrinsic resonance frequency in the high frequency transmission path near the upper electrode does not overlap with the frequency of the high frequency power applied at the time of plasma generation. By the way, in the upper electrode movable type, since the gap between electrodes is adjusted so as to be an optimal process condition, fluctuations in the inductance component of the high frequency transmission path on the back side of the upper electrode accompanying the expansion and contraction of the bellows occur. Therefore, the frequency-impedance characteristics of the high frequency transmission path near the upper electrode also change depending on the process conditions. That is, the resonance frequency inherent in the high frequency transmission path is changed.

보다 구체적으로, 전극 간 갭을 작게 할수록 벨로우즈가 길게 연장되어, 그 인덕턴스는 커지므로, 고유 공진 주파수는 낮아진다. 반대로, 전극 간 갭을 크게 할수록, 벨로우즈는 짧게 수축하여, 그 인덕턴스가 작아지므로, 고유 공진 주파수는 높아진다. 예를 들면, 상부 전극의 이동 범위(즉, 벨로우즈의 신축 범위)가 70 mm일 경우, 전극 간 갭을 최소값으로부터 최대값까지 연속적으로 변화시키면, 고유 직렬 공진 주파수는 40 MHz약으로부터 60 MHz강까지 연속적으로 변화한다(특허 문헌 1의 도 4). 따라서, 플라즈마 생성용의 고주파에 40 MHz ~ 60 MHz의 주파수를 이용할 경우는, 전극 간 갭의 조정에 의해, 상부 전극 근방 고주파 전송로의 고유 직렬 공진 주파수가 상기 플라즈마 생성용 고주파의 주파수와 중첩될 때, 직렬 공진이 발생한다. More specifically, the smaller the inter-electrode gap, the longer the bellows, the larger the inductance, and the lower the natural resonance frequency. On the contrary, the larger the gap between the electrodes, the shorter the bellows contract and the smaller the inductance, so the higher the natural resonance frequency. For example, if the movement range of the upper electrode (i.e., the stretching range of the bellows) is 70 mm, the continuous series resonant frequency is from about 40 MHz to about 60 MHz when the gap between the electrodes is continuously changed from the minimum value to the maximum value. It changes continuously (FIG. 4 of patent document 1). Therefore, when a frequency of 40 MHz to 60 MHz is used for the high frequency for plasma generation, the intrinsic series resonant frequency of the high frequency transmission path near the upper electrode overlaps with the frequency of the high frequency for plasma generation by adjusting the gap between the electrodes. When the series resonance occurs.

상기 특허 문헌 1의 방법은, 이 문제에 대처하기 위하여, 상부 전극과 챔버 천장벽 사이의 감압 공간(천장 공간) 내에 도전성의 바이패스 부재를 구비한다. 이 바이패스 부재는, 전형적으로는 사각형 형상의 알루미늄 박판을 절곡(折曲)하여 신축 가능하게 구성되고, 벨로우즈와 병렬로 상부 전극과 챔버 천장벽을 접속한다. 이 바이패스 부재를 구비함으로써, 상부 전극 근방 고주파 전송로 상의 주파수 - 임피던스 특성의 공진점을 보다 높은 주파수 영역측, 예를 들면 70 MHz 이상으로 할 수 있다(특허 문헌 1의 도 6). 따라서, 전극 간 갭을 최소값으로부터 최대값까지 변화시킬 때, 40 MHz ~ 60 MHz의 플라즈마 생성용 고주파를 이용하여 전극 간 갭을 임의로 조정한다 하더라도, 상부 전극 근방 고주파 전송로 상의 고유 직렬 공진 주파수와 중첩되지 않으므로, 플라즈마의 안정성을 저해하는 공진 현상은 발생하지 않는다. The method of the said patent document 1 is equipped with the electroconductive bypass member in the pressure reduction space (ceiling space) between an upper electrode and a chamber ceiling wall in order to cope with this problem. The bypass member is typically configured to be bendable by bending a rectangular aluminum sheet, and connects the upper electrode and the chamber ceiling wall in parallel with the bellows. By providing this bypass member, the resonance point of the frequency-impedance characteristic on a high frequency transmission path near an upper electrode can be made into the higher frequency domain side, for example, 70 MHz or more (FIG. 6 of patent document 1). Therefore, when the inter-electrode gap is changed from the minimum value to the maximum value, even if the inter-electrode gap is arbitrarily adjusted by using a high frequency for plasma generation of 40 MHz to 60 MHz, it overlaps with the intrinsic series resonance frequency on the high frequency transmission line near the upper electrode. Therefore, no resonance phenomenon occurs that impairs the stability of the plasma.

일본특허공개공보 2011-204764호Japanese Patent Laid-Open No. 2011-204764

그러나, 상기한 바와 같은 바이패스 부재는, 그 물리적 구조와 신축 기능으로부터 파티클 발생원이 될 우려가 있다. 천장 공간에서 바이패스 부재로부터 발생한 파티클은, 상부 전극과 챔버 측벽 간의 간극을 통하여 처리 공간으로 유입되고, 이상 방전을 발생시키는 등 플라즈마 프로세스에 바람직하지 않은 영향을 미친다. 또한, 바이패스 부재를 이용해도, 상부 전극 근방 고주파 전송로 상의 주파수 - 임피던스 특성의 공진점을 보다 높은 주파수 영역측으로 이동시키는 것에는 한계가 있어, 공진 방지 대책으로서도 완전한 것은 아니다. However, the bypass member as described above may be a particle generation source due to its physical structure and elasticity. Particles generated from the bypass member in the ceiling space enter the processing space through a gap between the upper electrode and the side wall of the chamber, and have an undesirable effect on the plasma process such as generating an abnormal discharge. Further, even when the bypass member is used, there is a limit in moving the resonance point of the frequency-impedance characteristic on the high frequency transmission path near the upper electrode toward the higher frequency region, and it is not perfect as a countermeasure for resonance.

왜냐하면, 플라즈마는 대개 비선형인 부하이기 때문에, 용량 결합형 플라즈마 처리 장치의 챔버 내에서는, 기본파의 정수배의 주파수를 가지는 고조파, 또는 기본파끼리 혹은 기본파와 고조파의 합 또는 차의 주파수를 가지는 IMD(혼변조 왜곡)가 불가피하게 발생한다. 이들 고조파 또는 IMD 중에서 가장 영향력이 있는, 즉 큰 고주파 전력을 가지는 것은 2 차 고조파이다. 이 때문에, 예를 들면 40 MHz의 플라즈마 생성용 고주파를 이용할 경우에는, 40 MHz의 기본파에서의 공진뿐 아니라 80 MHz의 2 차 고조파에서의 공진 현상의 발생도 방지할 필요가 있다. 따라서, 상기한 바와 같이 바이패스 부재를 구비함으로써 직렬 공진 주파수의 변동 범위를 70 MHz보다 높은 주파수가 되도록 한 경우에도, 전극 간 갭의 조정에 의해 상부 전극 근방 고주파 전송로의 직렬 공진 주파수가 2 차 고조파의 주파수(80 MHz)와 중첩될 때에는, 직렬 공진이 발생하게 된다. 2 차 고조파에 의해 직렬 공진이 일어나면, 기본파에서 직렬 공진이 발생할 경우와 마찬가지로 전력 손실 또는 부품 소실의 문제가 발생할 뿐 아니라, 플라즈마 프로세스에도 영향이 있다. Because the plasma is usually a nonlinear load, in the chamber of the capacitively coupled plasma processing apparatus, harmonics having an integer multiple of the fundamental waves, or fundamental waves or IMDs having the sum or difference of fundamental waves and harmonics Intermodulation distortion) inevitably occurs. The most influential among these harmonics or IMD, i.e., having a large high frequency power, is the second harmonic. For this reason, when using the high frequency for plasma generation of 40 MHz, for example, it is necessary to prevent the generation of the resonance phenomenon not only in the fundamental wave of 40 MHz but also in the 2nd harmonic of 80 MHz. Therefore, even when the fluctuation range of the series resonance frequency is set to a frequency higher than 70 MHz by providing the bypass member as described above, the series resonance frequency of the high frequency transmission path near the upper electrode is secondary by adjusting the gap between the electrodes. When overlapping with the harmonic frequency (80 MHz), series resonance occurs. The series resonance caused by the second harmonic not only causes the problem of power loss or component loss, but also affects the plasma process as in the case of series resonance in the fundamental wave.

본 발명은, 상기한 바와 같은 종래 기술의 문제를 해결하는 것이며, 대향 전극인 상부 전극을 상하 방향으로 이동 가능하게 구성하는 캐소드 커플링 방식에서 상부 전극 근방 고주파 전송로 상에서 파티클의 발생을 유발하지 않고 원하지 않는 공진 현상의 발생을 효과적으로 방지할 수 있는 용량 결합형의 플라즈마 처리 장치를 제공한다. The present invention solves the problems of the prior art as described above, and does not cause particle generation on the high frequency transmission path near the upper electrode in the cathode coupling method of configuring the upper electrode, which is the opposite electrode, to be movable in the vertical direction. Provided is a capacitively coupled plasma processing apparatus capable of effectively preventing the occurrence of unwanted resonance.

또한 본 발명은, 상부 전극 근방 고주파 전송로 상의 주파수 - 임피던스 특성의 공진점을 보다 높은 주파수 영역측으로 이동시키는 기능을 향상시키는 용량 결합형의 플라즈마 처리 장치를 제공한다. The present invention also provides a capacitively coupled plasma processing apparatus for improving the function of moving the resonance point of the frequency-impedance characteristic on the high frequency transmission path near the upper electrode to the higher frequency region side.

본 발명의 제 1 관점에서의 플라즈마 처리 장치는, 피처리 기판을 출입 가능하게 수용하는 진공 배기 가능한 통 형상의 처리 용기 내에 서로 대향하여 설치된 상부 전극 및 하부 전극 사이의 처리 공간에서 처리 가스의 고주파 방전에 의한 플라즈마를 생성하고, 상기 플라즈마 하에서 상기 하부 전극 상에 보지(保持)되는 상기 기판에 원하는 처리를 실시하는 플라즈마 처리 장치로서, 상기 상부 전극을 상기 처리 용기의 측벽으로부터 간격을 두고 상하 방향으로 이동 가능하게 지지하는 상부 전극 지지 기구와, 상기 하부 전극측에서 봤을 때 상기 상부 전극의 이면측에서 상기 상부 전극과 상기 처리 용기의 천장벽을 접속하는 신축 가능한 도전성의 격벽을 구비하고, 상기 상부 전극이, 상기 하부 전극과 대향하는 전극 본체와, 상기 처리 용기의 천장벽과 대향하는 도전성의 배판(背板)과, 상기 전극 본체와 상기 배판 사이에 공극이 형성되도록 상기 전극 본체의 주변부와 상기 배판의 주변부를 결합하는 링 형상의 유전체를 가진다. A plasma processing apparatus in accordance with the first aspect of the present invention is a high frequency discharge of a processing gas in a processing space between an upper electrode and a lower electrode provided to face each other in a vacuum-ventable tubular processing container that accommodates a substrate to be processed. A plasma processing apparatus for generating a plasma by the substrate and performing a desired treatment on the substrate held on the lower electrode under the plasma, wherein the upper electrode is moved in a vertical direction at intervals from a sidewall of the processing container. An upper electrode support mechanism for supporting the movable electrode; and a flexible conductive partition wall connecting the upper electrode and the ceiling wall of the processing container from the rear surface side of the upper electrode when viewed from the lower electrode side; An electrode body facing the lower electrode and a ceiling wall of the processing container; Back plate (背板) of opposite conductivity, and so that the air gap formed between the electrode body and the back plate has the dielectric material of a ring shape to join the perimeter of the peripheral portion and the back plate of the electrode body.

상기한 장치 구성에 있어서는, 전극 간 갭을 조정하기 위하여 상부 전극의 높이 위치를 변경하면, 도전성 격벽이 신축하여 그 인덕턴스가 변화하고, 나아가서는 상부 전극 근방 고주파 전송로 상의 고유 공진 주파수가 변화한다. 특히, 처리 공간으로부터 상부 전극 및 도전성 격벽을 개재하여 접지 전위의 처리 용기에 이르기까지의 고주파 전송로(상부 전극 이면측 고주파 전송로) 상의 직렬 공진 주파수가 변화한다. In the above device configuration, when the height position of the upper electrode is changed to adjust the gap between the electrodes, the conductive partition wall expands and contracts, and its inductance changes, and further, the intrinsic resonance frequency on the high frequency transmission path near the upper electrode changes. In particular, the series resonant frequency on the high frequency transmission path (high frequency transmission path on the back side of the upper electrode) from the processing space to the processing container at ground potential via the upper electrode and the conductive partition wall is changed.

한편 상기한 장치 구성에 있어서는, 상부 전극의 전극 본체와 배판 사이에 콘덴서가 형성되고, 그 커패시턴스는 공극의 유전율, 면적 및 두께에 의해 정해진다. 따라서, 상부 전극 이면측 고주파 전송로 상에 커패시턴스가 매우 낮은 콘덴서를 삽입함으로써, 이에 의해 전극 간 갭 조정에 수반하여 상부 전극 이면측 고주파 전송로 상의 직렬 공진 주파수의 변동하는 범위를 높은 주파수 영역측으로 크게 이동시키는 것이 가능해지고, 사용하는 고주파의 주파수보다, 또한 그 2 차 고조파의 주파수보다 높은 주파수 영역으로 용이하게 이동시킬 수 있다. On the other hand, in the above apparatus configuration, a capacitor is formed between the electrode main body and the back plate of the upper electrode, and the capacitance thereof is determined by the permittivity, area, and thickness of the voids. Therefore, by inserting a capacitor with a very low capacitance on the high frequency backside of the upper electrode, the variation range of the series resonance frequency on the high frequency backside of the upper electrode with the gap adjustment between the electrodes is greatly increased toward the high frequency region. It becomes possible to move, and it is easy to move to the frequency range higher than the frequency of the high frequency to be used, and higher than the frequency of the 2nd harmonic.

본 발명의 제 2 관점에서의 플라즈마 처리 장치는, 피처리 기판을 출입 가능하게 수용하는 진공 배기 가능한 통 형상의 처리 용기 내에 서로 대향하여 설치된 상부 전극 및 하부 전극 사이의 처리 공간에서 처리 가스의 고주파 방전에 의한 플라즈마를 생성하고, 상기 플라즈마 하에서 상기 하부 전극 상에 보지되는 상기 기판에 원하는 처리를 실시하는 플라즈마 처리 장치로서, 상기 상부 전극을 상기 처리 용기의 측벽으로부터 간격을 두고 상하 방향으로 이동 가능하게 지지하는 상부 전극 지지 기구와, 상기 하부 전극측에서 봤을 때 상기 상부 전극의 이면측에서 상기 상부 전극과 상기 처리 용기의 천장벽을 접속하는 신축 가능한 도전성의 격벽을 구비하고, 상기 상부 전극이, 상기 하부 전극과 대향하는 전극 본체와, 상기 처리 용기의 천장벽과 대향하는 도전성의 배판과, 상기 전극 본체와 상기 배판 사이에 샌드위치하여 개재하는 유전체를 가진다. In the plasma processing apparatus according to the second aspect of the present invention, a high frequency discharge of a processing gas is performed in a processing space between an upper electrode and a lower electrode provided to face each other in a vacuum-ventable tubular processing container that accommodates a substrate to be processed. A plasma processing apparatus for generating a plasma by the substrate and performing a desired treatment on the substrate held on the lower electrode under the plasma, wherein the upper electrode is movably supported in a vertical direction at intervals from a side wall of the processing container. And an expandable conductive partition wall connecting the upper electrode and the ceiling wall of the processing container from the rear surface side of the upper electrode when viewed from the lower electrode side, wherein the upper electrode is the lower electrode. An electrode body facing the electrode, and a ceiling wall of the processing container A conductive back plate and which, has a dielectric that is interposed in a sandwich between the electrode body and the back plate.

상기한 장치 구성에 있어서는, 전극 간 갭을 조정하기 위하여 상부 전극의 높이 위치를 변경하면, 도전성 격벽이 신축하여 그 인덕턴스가 변화하고, 나아가서는 상부 전극 근방 고주파 전송로 상의 고유 공진 주파수가 변화한다. 특히, 처리 공간으로부터 상부 전극 및 도전성 격벽을 개재하여 접지 전위의 처리 용기에 이르기까지의 고주파 전송로(상부 전극 이면측 고주파 전송로) 상의 직렬 공진 주파수가 변화한다. In the above device configuration, when the height position of the upper electrode is changed to adjust the gap between the electrodes, the conductive partition wall expands and contracts, and its inductance changes, and further, the intrinsic resonance frequency on the high frequency transmission path near the upper electrode changes. In particular, the series resonant frequency on the high frequency transmission path (high frequency transmission path on the back side of the upper electrode) from the processing space to the processing container at ground potential via the upper electrode and the conductive partition wall is changed.

한편 상기한 장치 구성에 있어서는, 상부 전극의 전극 본체와 배판 사이에 콘덴서가 형성되고, 그 커패시턴스는 유전체의 유전율, 면적 및 두께에 의해 정해진다. 따라서, 상부 전극 이면측 고주파 전송로 상에 커패시턴스가 낮은 콘덴서를 삽입하게 되어, 이에 의해 전극 간 갭 조정에 수반하여 상부 전극 이면측 고주파 전송로 상의 직렬 공진 주파수의 변동하는 범위를 높은 주파수 영역측으로 이동시키는 것이 가능해지고, 적어도 사용하는 고주파의 주파수보다 높은 주파수 영역으로 이동시킬 수 있다. On the other hand, in the above-described device configuration, a capacitor is formed between the electrode body and the back plate of the upper electrode, and its capacitance is determined by the dielectric constant, area, and thickness of the dielectric. Therefore, a capacitor with a low capacitance is inserted on the high frequency backside of the upper electrode, thereby shifting the fluctuating range of the series resonance frequency on the high frequency backside of the upper electrode with the gap adjustment between the electrodes toward the high frequency region. It becomes possible to make it possible, and can move to the frequency range higher than the frequency of the high frequency used at least.

본 발명의 플라즈마 처리 장치에 의하면, 상기한 바와 같은 구성을 가짐으로써, 대향 전극인 상부 전극을 상하 방향으로 이동 가능하게 구성하는 캐소드 커플링 방식에서 상부 전극 근방 고주파 전송로 상에서 파티클의 발생을 유발하지 않고 원하지 않는 공진 현상의 발생을 효과적으로 방지할 수 있다. 또한, 상부 전극 근방 고주파 전송로 상의 주파수 - 임피던스 특성의 공진점을 보다 높은 주파수 영역측으로 이동시키는 기능을 향상시킬 수도 있다. According to the plasma processing apparatus of the present invention, by having the configuration as described above, particles are not generated on the high frequency transmission path near the upper electrode in the cathode coupling method of configuring the upper electrode, which is the opposite electrode, to be movable in the vertical direction. It is possible to effectively prevent the occurrence of unwanted resonance phenomenon. Further, the function of moving the resonance point of the frequency-impedance characteristic on the high frequency transmission path near the upper electrode to the higher frequency region side can be improved.

도 1은 본 발명의 일실시예에서의 플라즈마 처리 장치의 구성을 도시한 단면도이다.
도 2는 상기 플라즈마 처리 장치에서의 상부 전극 근방의 주요한 구성을 도시한 부분 확대 단면도이다.
도 3은 상기 플라즈마 처리 장치에서의 상부 전극 근방 고주파 전송로의 등가 회로를 도시한 회로도이다.
도 4는 비교예에서의 상부 전극 근방의 구성을 도시한 부분 확대 단면도이다.
도 5는 비교예에서의 상부 전극 근방 고주파 전송로의 등가 회로를 도시한 회로도이다.
도 6은 비교예에서의 상부 전극 근방 고주파 전송로의 주파수 - 임피던스 특성을 나타낸 도이다.
도 7은 실험예에서의 상부 전극 근방 고주파 전송로의 주파수 - 임피던스 특성(일부 추정값)을 나타낸 도이다.
도 8은 제 2 실시예에서의 플라즈마 처리 장치의 구성을 도시한 단면도이다.
도 9는 상부 전극 근방의 구성에 관한 일변형예를 도시한 부분 확대 단면도이다.
도 10은 상부 전극 근방의 구성에 관한 다른 변형예를 도시한 부분 확대 단면도이다.
도 11은 상부 전극 근방의 구성에 관한 다른 변형예를 도시한 부분 확대 단면도이다.
1 is a cross-sectional view showing the configuration of a plasma processing apparatus in one embodiment of the present invention.
2 is a partially enlarged cross-sectional view showing the main configuration of the vicinity of the upper electrode in the plasma processing apparatus.
3 is a circuit diagram showing an equivalent circuit of a high frequency transmission path near the upper electrode in the plasma processing apparatus.
4 is a partially enlarged cross-sectional view showing the configuration of the vicinity of the upper electrode in the comparative example.
5 is a circuit diagram showing an equivalent circuit of the high frequency transmission path near the upper electrode in the comparative example.
6 is a diagram showing frequency-impedance characteristics of the high frequency transmission path near the upper electrode in the comparative example.
7 is a diagram showing a frequency-impedance characteristic (partly estimated value) of the high frequency transmission path near the upper electrode in the experimental example.
8 is a cross-sectional view showing the configuration of the plasma processing apparatus in the second embodiment.
9 is a partially enlarged cross-sectional view showing a modification of the configuration near the upper electrode.
10 is a partially enlarged cross-sectional view showing another modification of the configuration of the vicinity of the upper electrode.
11 is a partially enlarged cross-sectional view showing another modification of the configuration of the vicinity of the upper electrode.

이하에, 첨부도를 참조하여 본 발명의 적합한 실시예를 설명한다. DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, preferred embodiments of the present invention will be described with reference to the accompanying drawings.

<실시예 1><Example 1>

도 1에, 본 발명의 일실시예에서의 플라즈마 처리 장치의 구성을 도시한다. 이 플라즈마 처리 장치는, 캐소드 커플링 방식의 용량 결합형(평행 평판형) 플라즈마 에칭 장치로서 구성되어 있고, 예를 들면 표면이 알루마이트 처리(양극 산화 처리)된 알루미늄으로 이루어지는 통 형상의 진공 챔버(처리 용기)(10)를 가지고 있다. 챔버(10)는 원통 형상의 측벽(10a)과, 이 측벽(10a)의 상단을 기밀하게 덮는 원판 형상의 윗덮개(10b)와, 이 측벽(10a)의 하단에 접속된 저벽(底壁)(도시하지 않음)을 가지고 있고, 접지되어 있다. Fig. 1 shows the configuration of a plasma processing apparatus in one embodiment of the present invention. This plasma processing apparatus is constituted as a capacitive coupling type (parallel flat type) plasma etching apparatus of a cathode coupling method, and is formed by, for example, a cylindrical vacuum chamber whose surface is made of anodized aluminum (anode oxidation treatment). Container (10). The chamber 10 has a cylindrical side wall 10a, a disc top cover 10b which hermetically covers an upper end of the side wall 10a, and a bottom wall connected to the lower end of the side wall 10a. (Not shown) and grounded.

챔버(10)의 저부(底部) 중앙에는 챔버(10)로부터 전기적으로 절연된 서셉터 지지대(12)가 설치되고, 이 서셉터 지지대(12) 상에 예를 들면 알루미늄으로 이루어지는 두꺼운 원판 형상의 서셉터(14)가 챔버(10)와 동축으로 고정 배치되어 있다. 서셉터(14)는 하부 전극을 구성하고, 이 위에 피처리 기판으로서 예를 들면 반도체 웨이퍼(W)가 재치된다. In the center of the bottom of the chamber 10, a susceptor support 12 electrically insulated from the chamber 10 is provided, and on the susceptor support 12 a thick disc-shaped book made of aluminum, for example. The acceptor 14 is fixedly arranged coaxially with the chamber 10. The susceptor 14 constitutes a lower electrode, on which the semiconductor wafer W is placed, for example, as a substrate to be processed.

서셉터(14)의 상면에는 반도체 웨이퍼(W)를 보지하기 위한 정전 척(16)이 장착되어 있다. 이 정전 척(16)은 도전막으로 이루어지는 전극(18)을 한 쌍의 절연층 또는 절연 시트의 사이에 개재한 것이며, 전극(18)에는 스위치(20)를 개재하여 직류 전원(22)이 전기적으로 접속되어 있다. 직류 전원(22)으로부터의 직류 전압에 의해, 반도체 웨이퍼(W)를 정전 흡착력으로 정전 척(16)에 보지할 수 있도록 되어 있다. 도시는 생략하지만, 서셉터 지지대(12)를 냉매 예를 들면 냉각수에 의해 일정 온도로 냉각하고, 가스 공급 라인을 거쳐 전열 가스 예를 들면 He 가스를 정전 척(16)의 상면과 반도체 웨이퍼(W)의 이면 사이로 공급하는 웨이퍼 온도 제어 기구도 구비되어 있다. The electrostatic chuck 16 for holding the semiconductor wafer W is mounted on the upper surface of the susceptor 14. The electrostatic chuck 16 interposes an electrode 18 made of a conductive film between a pair of insulating layers or insulating sheets, and the DC power source 22 is electrically connected to the electrode 18 via a switch 20. Is connected. By the DC voltage from the DC power supply 22, the semiconductor wafer W can be held by the electrostatic chucking force by the electrostatic chuck 16. Although not shown, the susceptor support 12 is cooled to a predetermined temperature by a coolant, for example, coolant, and the heat transfer gas, for example, He gas, is transferred to the upper surface of the electrostatic chuck 16 and the semiconductor wafer W through a gas supply line. There is also a wafer temperature control mechanism for supplying the back surface of the wafer).

서셉터(14)의 주위에는 링 형상의 절연체(24)를 개재하여 예를 들면 표면이 알루마이트 처리된 알루미늄으로 이루어지는 원통 형상의 내벽 부재(26)가 설치되고, 이 내벽 부재(26)와 챔버(10)의 측벽(10a) 사이에 챔버(10)의 바닥까지 연장되는 환상(環狀)의 배기 공간(27)이 형성되어 있다. 링 형상의 절연체(24) 및 내벽 부재(26) 상에는 예를 들면 석영으로 이루어지는 환상의 유전체(28)를 개재하여 포커스 링(30)이 장착된다. 포커스 링(30)은, 에칭의 균일성을 향상시키기 위한 것으로, 예를 들면 실리콘으로 이루어지며, 정전 척(16) 상에서 반도체 웨이퍼(W)의 주위를 덮도록 배치되어 있다. Around the susceptor 14, a cylindrical inner wall member 26 made of, for example, aluminum with anodized surface is provided via a ring-shaped insulator 24, and the inner wall member 26 and the chamber ( An annular exhaust space 27 extending to the bottom of the chamber 10 is formed between the side walls 10a of 10. The focus ring 30 is mounted on the ring insulator 24 and the inner wall member 26 via an annular dielectric 28 made of, for example, quartz. The focus ring 30 is for improving the uniformity of etching, and is made of silicon, for example, and is disposed on the electrostatic chuck 16 so as to cover the periphery of the semiconductor wafer W.

배기 공간(27)의 바닥에는 챔버(10)의 배기구(도시하지 않음)가 형성되어 있다. 이 배기구에 배기관(32)을 개재하여 배기 장치(34)가 접속되어 있다. 배기 장치(34)는 터보 분자 펌프 등의 진공 펌프를 가지고 있어, 챔버(10)의 실내를 원하는 진공도까지 감압할 수 있도록 되어 있다. 배기관(32)의 도중에는 챔버(10) 내의 압력을 제어하기 위한 APC 밸브(도시하지 않음)가 설치되어 있다. 챔버(10)의 측벽(10a)에는 반도체 웨이퍼(W)의 반입출구(도시하지 않음)를 개폐하는 게이트 밸브(도시하지 않음)가 장착되어 있다. An exhaust port (not shown) of the chamber 10 is formed at the bottom of the exhaust space 27. An exhaust device 34 is connected to the exhaust port via an exhaust pipe 32. The exhaust device 34 has a vacuum pump such as a turbo molecular pump, so that the interior of the chamber 10 can be decompressed to a desired degree of vacuum. An APC valve (not shown) for controlling the pressure in the chamber 10 is provided in the middle of the exhaust pipe 32. The side wall 10a of the chamber 10 is equipped with a gate valve (not shown) which opens and closes the inlet / outlet (not shown) of the semiconductor wafer W. As shown in FIG.

서셉터(14)에는 2 계통의 고주파 급전부가 전기적으로 접속되어 있다. 제 1 계통의 고주파 급전부는, 플라즈마의 생성에 적합한 일정한 주파수(예를 들면, 40.68 MHz)의 고주파(RF1)를 출력하는 고주파 전원(36)과, 이 고주파 전원(36)의 임피던스에 부하측의 임피던스를 정합시키기 위한 정합기(38)를 가지고 있다. 제 2 계통의 고주파 급전부는, 플라즈마로부터 서셉터(14) 상의 반도체 웨이퍼(W)로의 이온의 인입에 적합한 일정한 주파수(예를 들면, 3.2 MHz)의 고주파(RF2)를 출력하는 고주파 전원(40)과, 이 고주파 전원(40)의 임피던스에 부하측의 임피던스를 정합시키기 위한 정합기(42)를 가지고 있다. Two susceptor feeders are electrically connected to the susceptor 14. The high frequency power supply unit of the first system includes a high frequency power source 36 for outputting a high frequency RF 1 of a constant frequency (for example, 40.68 MHz) suitable for generation of plasma, and an impedance of the high frequency power source 36 to the load side. It has a matcher 38 for matching impedance. The high frequency power supply unit of the second system is a high frequency power supply 40 for outputting a high frequency RF 2 of a constant frequency (for example, 3.2 MHz) suitable for the introduction of ions from the plasma to the semiconductor wafer W on the susceptor 14. ) And a matching unit 42 for matching the impedance of the load side with the impedance of the high frequency power supply 40.

대향 전극인 상부 전극 근방의 구성은 다음과 같이 이루어져 있다. 챔버(10)의 상부에는, 서셉터(14)와 평행하게 마주하여 상하 방향으로 가동하게 구성된 상부 전극(44)이 서셉터(14)와 동축에 설치되어 있다. 이 상부 전극(44)은, 서셉터(14)와 대향하는 전극 본체(46)와, 챔버(10)의 천장벽(윗덮개)(10b)과 대향하는 도전성의 배판(48)과, 전극 본체(46)와 배판(48) 사이에 공극(50)이 형성되도록 전극 본체(46)의 주변부와 배판(48)의 주변부를 결합하는 링 형상의 유전체(52)를 가지고 있다. The configuration of the vicinity of the upper electrode as the counter electrode is as follows. In the upper portion of the chamber 10, an upper electrode 44 configured to face in parallel with the susceptor 14 and move in the vertical direction is provided coaxially with the susceptor 14. The upper electrode 44 includes an electrode body 46 facing the susceptor 14, a conductive back plate 48 facing the ceiling wall (top cover) 10b of the chamber 10, and an electrode body. It has a ring-shaped dielectric 52 which joins the periphery of the electrode main body 46 and the periphery of the back board 48 so that the space | gap 50 is formed between 46 and the back board 48. As shown in FIG.

상부 전극(44)의 전극 본체(46)는, 예를 들면 표면이 알루마이트 처리된 알루미늄으로 이루어지는 두꺼운 원반 형상의 도전체이며, 그 내부에 가스 버퍼실(54)을 가지고, 그 하면에 다수의 가스 환기홀(46a)을 가지고, 그 상면에 가스 도입구(46b)를 가지고 있다. 이 실험예에서는, 반도체 웨이퍼(W)의 주면(主面) 상에서 실리콘의 에칭을 행하기 위하여, 전극 본체(46)의 표면(하면)에 에칭 내성이 높은 석영으로 이루어지는 원판 형상의 천판(56)을 부착하고 있다. 이 석영 천판(56)에는, 전극 본체(46)의 가스 환기홀(46a)과 연통하는 다수의 가스 환기홀(관통홀)(56a)이 형성되어 있다. 전극 본체(46)와 석영 천판(56)이 일체가 되어 샤워 헤드를 구성하고 있다. The electrode main body 46 of the upper electrode 44 is a thick disk-shaped conductor made of, for example, anodized aluminum, and has a gas buffer chamber 54 therein, and a plurality of gases on its lower surface. It has a ventilation hole 46a, and has the gas inlet 46b in the upper surface. In this experimental example, in order to etch silicon on the main surface of the semiconductor wafer W, a disk-shaped top plate 56 made of quartz having high etching resistance on the surface (lower surface) of the electrode main body 46. Is attached. The quartz top plate 56 is provided with a plurality of gas ventilation holes (through holes) 56a communicating with the gas ventilation holes 46a of the electrode main body 46. The electrode body 46 and the quartz top plate 56 are integrated to form a shower head.

상부 전극(44)의 배판(48)은, 예를 들면 표면이 알루마이트 처리된 알루미늄으로 이루어지는 원형의 판체이며, 그 중심부에 수직 방향으로 연장되는 원통 형상의 샤프트(상부 전극 지지 부재)(58)를 통과시키기 위한 개구(48a)가 형성되어 있다. 샤프트(58)의 하단부 외주면에 배판(48)이 고착된다. 전극 본체(46)는, 후술하는 바와 같이 링 형상의 유전체(52)를 개재하여 배판(48)에 고정되므로, 샤프트(58)의 하단에 직접 고착되어 있어도 되고, 다른 부재가 개재되어 있어도 된다. The back plate 48 of the upper electrode 44 is a circular plate body made of, for example, anodized aluminum, and has a cylindrical shaft (upper electrode support member) 58 extending in a direction perpendicular to the center thereof. An opening 48a for passing therethrough is formed. The back board 48 is fixed to the outer peripheral surface of the lower end of the shaft 58. Since the electrode main body 46 is fixed to the back board 48 via the ring-shaped dielectric 52 as mentioned later, it may be directly fixed to the lower end of the shaft 58, and the other member may be interposed.

링 형상의 유전체(52)는 예를 들면 알루미나로 이루어지고, 전극 본체(46)와 배판(48) 사이에 공극(50)이 형성되도록, 그 주변부의 상면이 전극 본체(46)의 상면보다 공극(50)의 갭 사이즈만큼 높은 위치에서 배판(48)의 주변부 하면에 밀착하고, 그 내주면으로부터 반경 방향 내측으로 돌출하는 플랜지부(52a)에 전극 본체(46)를 재치하여 지지하고 있다. 이 실험예에서는, 실리콘 에칭용으로 링 형상의 유전체(52)의 하면에도 석영으로 이루어지는 링 형상의 천판(60)을 부착하고 있다. 배판(48), 링 형상의 유전체(52) 및 링 형상의 천판(60)의 각 외주면과 챔버(10)의 측벽(10a) 사이에는, 수 mm 이하의 작은 간극(61)이 형성되어 있다. The ring-shaped dielectric 52 is made of, for example, alumina, and the upper surface of the periphery thereof is larger than the upper surface of the electrode body 46 so that the void 50 is formed between the electrode body 46 and the back plate 48. The electrode main body 46 is mounted and supported by the flange part 52a which is in close contact with the lower surface of the peripheral part of the back board 48 at the position as high as the gap size of 50, and protrudes radially inward from the inner peripheral surface. In this experimental example, a ring-shaped top plate 60 made of quartz is also attached to the lower surface of the ring-shaped dielectric 52 for silicon etching. A small gap 61 of several mm or less is formed between the outer circumferential surface of the back plate 48, the ring dielectric 52, and the ring top plate 60 and the side wall 10a of the chamber 10.

샤프트(58)는 예를 들면 스테인리스 스틸로 이루어지고, 챔버(10)의 천장벽(윗덮개)(10b)의 중심 개구부에 장착되어 있는 절연성의 안내 부재, 예를 들면 칼라(collar)(62)를 따라 상하 방향으로 이동 가능하게 설치되어 있다. 그리고, 챔버(10)의 상방에서 샤프트(58)의 상단부가 리프트 기구(도시하지 않음)에 결합되어 있고, 리프트 기구의 승강 구동력에 의해 상부 전극(44)이 피스톤과 같이 상하 방향으로 이동할 수 있고, 또한 가동 범위(예를 들면 70 mm) 내의 임의의 높이 위치에서 정지 및 고정할 수 있도록 되어 있다. The shaft 58 is made of stainless steel, for example, and is an insulating guide member, for example a collar 62, which is mounted in the central opening of the ceiling wall (top cover) 10b of the chamber 10. It is installed to be movable in the vertical direction along the. In addition, the upper end of the shaft 58 is coupled to a lift mechanism (not shown) above the chamber 10, and the upper electrode 44 can move upward and downward like a piston by a lift driving force of the lift mechanism. In addition, it is possible to stop and fix at any height position within a movable range (for example, 70 mm).

샤프트(58)의 내측은 중공으로 되어 있고, 챔버(10)의 밖에 배치되어 있는 처리 가스 공급부(64)로부터의 처리 가스 공급관(66)이 샤프트(58) 내측의 공간을 통하여 전극 본체(46)의 가스 도입구(46b)에 접속되어 있다. 도시한 구성예에서의 처리 가스 공급관(66)은, 리프트 기구의 구동력에 의해 상부 전극(44)과 함께 승강 이동하는 단단한 하류측 가스관(68)과, 처리 가스 공급부(64)와 하류측 가스관(68)의 입구 포트(68a)를 연결하는 가요성의 상류측 가스관(70)으로 구성되어 있다. The inner side of the shaft 58 is hollow, and the process gas supply pipe 66 from the process gas supply unit 64 disposed outside the chamber 10 passes through the space inside the shaft 58 to form the electrode main body 46. Is connected to the gas inlet port 46b. The process gas supply pipe 66 in the illustrated configuration includes a rigid downstream gas pipe 68 that moves up and down with the upper electrode 44 by the driving force of the lift mechanism, the process gas supply part 64 and the downstream gas pipe ( It consists of the flexible upstream gas pipe 70 which connects the inlet port 68a of 68. As shown in FIG.

샤프트(58)의 외측에 인접하여, 상부 전극(44)과 챔버(10)의 천장벽(윗덮개)(10b)을 기밀하게 접속하는 벨로우즈(72)가 장착되어 있다. 이 벨로우즈(72)는 예를 들면 스테인리스 스틸로 이루어지고, 압력을 차단하는 신축 가능한 격벽으로서 기능한다. 이 벨로우즈(72)에 의해 상부 전극(44)과 챔버(10)의 천장벽(10b) 사이에 천장 공간(CS)이 형성된다. 이 천장 공간(CS)은 챔버(10)의 측벽(10a) 가장자리의 간극(61)을 개재하여 양 전극(14, 44) 간의 플라즈마 생성 공간 또는 처리 공간(PS)과 연통하고 있고, 감압 공간이다. Adjacent to the outer side of the shaft 58, a bellows 72 for hermetically connecting the upper electrode 44 and the ceiling wall (top cover) 10b of the chamber 10 is mounted. The bellows 72 is made of, for example, stainless steel and functions as a flexible partition wall that blocks pressure. The bellows 72 forms a ceiling space CS between the upper electrode 44 and the ceiling wall 10b of the chamber 10. The ceiling space CS communicates with the plasma generation space or the processing space PS between the electrodes 14 and 44 via the gap 61 at the edge of the side wall 10a of the chamber 10 and is a decompression space. .

벨로우즈(72)는 그 상단이 챔버(10)의 천장벽(10b)에 결합되고, 그 하단이 상부 전극(44)의 배판(48)에 결합되어 있다. 이에 의해, 상부 전극(44)의 배판(48)은 전기적으로도 벨로우즈(72)를 개재하여 접지 전위 부재인 챔버(10)에 접속되어 있다. The bellows 72 has an upper end coupled to the ceiling wall 10b of the chamber 10, and a lower end coupled to the back plate 48 of the upper electrode 44. As a result, the back plate 48 of the upper electrode 44 is electrically connected to the chamber 10 serving as the ground potential member via the bellows 72.

제어부(74)는 1 개 또는 복수의 마이크로 컴퓨터를 포함하고, 외부 메모리 또는 내부 메모리에 저장되는 소프트웨어(프로그램) 및 레시피 정보에 따라, 장치 내의 각 부, 특히 고주파 전원(36, 40), 정합기(38, 42), 배기 장치(34), 리프트 기구 등의 개개의 동작 및 장치 전체의 동작(시퀀스)을 제어한다. The control unit 74 includes one or a plurality of microcomputers, and according to software (program) and recipe information stored in an external memory or an internal memory, each part in the apparatus, in particular, a high frequency power source 36, 40, a matching device. Each of the operations 38 and 42, the exhaust device 34, and the lift mechanism is controlled, and the operation (sequence) of the entire device is controlled.

또한 제어부(74)는, 키보드 등의 입력 장치 또는 액정 디스플레이 등의 표시 장치를 포함하는 맨·머신·인터페이스용의 조작 패널(도시하지 않음) 및 각종 프로그램 또는 레시피, 설정값 등의 각종 데이터를 저장 또는 축적하는 외부 기억 장치(도시하지 않음) 등과도 접속되어 있다. 이 실시예에서는, 제어부(74)가 1 개의 제어 유닛으로서 나타나 있지만, 복수의 제어 유닛이 제어부(74)의 기능을 병렬적 또는 계층적으로 분담하는 형태를 취해도 된다. The control unit 74 also stores an operation panel (not shown) for a man machine interface including various input devices such as a keyboard or a display device such as a liquid crystal display, and various data such as various programs or recipes and setting values. Or an external storage device (not shown) that accumulates. In this embodiment, the control unit 74 is shown as one control unit, but a plurality of control units may take the form of sharing the functions of the control unit 74 in parallel or hierarchically.

이 용량 결합형 플라즈마 에칭 장치에서의 매엽식(枚葉) 드라이 에칭의 기본적인 동작은 다음과 같이 하여 행해진다. 우선, 게이트 밸브를 개방 상태로 하여 가공 대상인 반도체 웨이퍼(W)를 챔버(10) 내로 반입하여, 정전 척(16) 상에 재치한다. 그리고, 처리 가스 공급부(64)로부터 처리 가스, 예를 들면 Cl계의 에칭 가스를 소정의 유량 및 유량비로 챔버(10) 내로 도입하고, 배기 장치(34)에 의한 진공 배기로 챔버(10) 내의 압력을 설정값으로 한다. 또한 고주파 전원(36)으로부터의 고주파(RF1)(40.68 MHz)와 고주파 전원(40)으로부터의 고주파(RF2)(3.2 MHz)를 중첩하여(혹은 단독으로) 서셉터(14)에 인가한다. 또한, 직류 전원(22)으로부터 직류 전압을 정전 척(16)의 전극(18)에 인가하여, 반도체 웨이퍼(W)를 정전 척(16) 상에 고정한다. 샤워 헤드(상부 전극)(44)로부터 토출된 에칭 가스는 양 전극(44, 14) 간의 고주파 전계 하에서 방전하고, 처리 공간(PS) 내에 플라즈마가 생성된다. 이 플라즈마에 포함되는 라디칼 또는 이온에 의해 반도체 웨이퍼(W)의 주면의 피가공재(이 실험예에서는 실리콘)가 에칭된다. The basic operation of sheet type dry etching in this capacitively coupled plasma etching apparatus is performed as follows. First, the semiconductor wafer W to be processed is loaded into the chamber 10 with the gate valve open, and placed on the electrostatic chuck 16. Then, the processing gas, for example Cl-based etching gas, is introduced from the processing gas supply unit 64 into the chamber 10 at a predetermined flow rate and flow rate ratio, and the vacuum exhaust path by the exhaust device 34 is introduced into the chamber 10. Set the pressure to the set value. In addition, the high frequency RF 1 (40.68 MHz) from the high frequency power supply 36 and the high frequency RF 2 (3.2 MHz) from the high frequency power supply 40 are superimposed (or alone) and applied to the susceptor 14. . In addition, a DC voltage is applied from the DC power supply 22 to the electrode 18 of the electrostatic chuck 16 to fix the semiconductor wafer W on the electrostatic chuck 16. The etching gas discharged from the shower head (upper electrode) 44 is discharged under a high frequency electric field between both electrodes 44 and 14, and plasma is generated in the processing space PS. The workpieces (silicon in this experimental example) of the main surface of the semiconductor wafer W are etched by radicals or ions contained in the plasma.

이 플라즈마 에칭 장치에서는, 상부 전극(44)을 상하로 이동시켜 그 높이 위치를 변경함으로써, 프로세스 조건 중 하나인 전극 간 갭을 임의로 조정할 수 있도록 되어 있고, 또한 이에 의해 압력, 가스 유량, RF 파워 등의 다른 프로세스 조건의 사용 가능 범위(마진)도 확대되도록 되어 있다. In this plasma etching apparatus, the gap between the electrodes, which is one of the process conditions, can be arbitrarily adjusted by moving the upper electrode 44 up and down and changing its height position, whereby pressure, gas flow rate, RF power, etc. The margin of use of other process conditions is also expanded.

한편, 챔버(10) 내에서 생성되는 플라즈마로부터 각 기본파의 정수배의 주파수를 가지는 고조파, 또는 기본파끼리 혹은 기본파와 고조파의 합 또는 차의 주파수를 가지는 IMD(혼변조 왜곡)가 발생한다. 이들 고조파 또는 IMD는, 전력 손실 또는 부품 소실을 발생시킬 뿐 아니라, 플라즈마 프로세스에 영향을 주는 경우도 있다. 이 캐소드 커플링 방식의 용량 결합형 플라즈마 에칭 장치에서 이들의 바람직하지 않은 현상은, 처리 공간으로부터 상부 전극(44)을 개재하여 접지 전위의 챔버(10)에 이르기까지의 고주파 전송로, 즉 상부 전극 근방 고주파 전송로(75) 상에서, 특히 처리 공간으로부터 상부 전극(44) 및 벨로우즈(72)를 개재하여 접지 전위의 챔버(10)에 이르기까지의 고주파 전송로, 즉 상부 전극 이면측 고주파 전송로(76) 상에서, 어느 한 고조파 또는 IMD에 대하여 직렬 공진이 일어날 때, 현저하게 나타난다. 물론, 상부 전극 근방 고주파 전송로(75) 상에서 어느 한 기본파에 대하여 직렬 공진이 일어날 때도, 이 고주파 전송로(75) 상의 부품을 손상시킬 우려가 있어, 바람직하지 않다. On the other hand, harmonics having a frequency of an integral multiple of each fundamental wave, or IMD (intermodulation distortion) having frequencies of sums or differences of fundamental waves or fundamental waves and harmonics are generated from the plasma generated in the chamber 10. These harmonics or IMDs not only cause power loss or component loss, but also affect the plasma process. These undesirable phenomena in the cathode coupling type capacitively coupled plasma etching apparatus include a high frequency transmission path from the processing space to the chamber 10 at ground potential via the upper electrode 44, that is, the upper electrode. On the near high frequency transmission path 75, in particular, the high frequency transmission path from the processing space to the chamber 10 at the ground potential via the upper electrode 44 and the bellows 72, that is, the high frequency transmission path on the back side of the upper electrode ( On 76), it appears prominent when series resonance occurs for either harmonic or IMD. Of course, even when series resonance occurs with respect to any fundamental wave on the high frequency transmission path 75 near the upper electrode, there is a risk of damaging the components on the high frequency transmission path 75, which is not preferable.

따라서 기본파, 고조파 및 IMD 중 어느 하나에 대해서도 상부 전극 근방 고주파 전송로(75) 상에서 직렬 공진이 일어나지 않도록 고안할 필요가 있다. 또한, 고조파 또는 IMD 중에서 가장 영향력이 있는, 즉 큰 고주파 전력을 가지는 것은 2 차 고조파이며, 기본파와 2 차 고조파에서 직렬 공진을 방지하면 실용상 충분하다. 이 실험예와 같이, 플라즈마 생성용에 40.68 MHz의 고주파(RF1)를 사용할 경우에는, 그 기본파 주파수의 40.68 MHz 및 2 차 고조파 주파수의 81.36 MHz에서 직렬 공진을 방지하면 된다. Therefore, it is necessary to devise such that no series resonance occurs on the high frequency transmission line 75 near the upper electrode for any one of fundamental waves, harmonics, and IMD. In addition, the most influential among the harmonics or the IMD, that is, having a large high frequency power is the second harmonic, and it is practically sufficient to prevent series resonance in the fundamental wave and the second harmonic. As in this experimental example, when high frequency (RF 1 ) of 40.68 MHz is used for plasma generation, series resonance may be prevented at 40.68 MHz of the fundamental wave frequency and 81.36 MHz of the second harmonic frequency.

또한, 이온 인입용의 고주파(RF2)(3.2 MHz)와 그 2 차 고조파(6.4 MHz)에 대해서도 직렬 공진을 방지할 필요가 있는 것은 물론이다. 그러나 통상, 이런 종류의 상부 전극 가동형 플라즈마 처리 장치에서는, 전극 간 갭을 최소로 해도 상부 전극 근방 고주파 전송로(75)의 고유 직렬 공진 주파수가 수 10 MHz 이하가 되지 않는다. 따라서, 고주파(RF2)(3.2 MHz) 및 그 2 차 고조파(6.4 MHz)에 대하여 직렬 공진이 문제가 되지 않는다. It goes without saying that it is also necessary to prevent the series resonance for the high frequency RF 2 (3.2 MHz) and the second harmonic (6.4 MHz) for ion insertion. However, in this type of upper electrode movable plasma processing apparatus, even if the inter-electrode gap is minimized, the inherent series resonance frequency of the high frequency transmission path 75 near the upper electrode does not become several 10 MHz or less. Therefore, series resonance does not become a problem for high frequency RF 2 (3.2 MHz) and its second harmonic (6.4 MHz).

이 실시예에서는, 상기 특허 문헌 1에 개시되는 것과 같은 바이패스 부재를 구비하는 대신에, 상부 전극(44) 자체의 구성에 특별한 고안을 실시함으로써, 상부 전극 근방 고주파 전송로 상에서 파티클의 발생을 유발하지 않고 플라즈마 생성용 고주파(RF1)에서의 직렬 공진의 발생을 확실히 방지하고, 또한 그 2 차 고조파에서의 직렬 공진도 확실히 방지하도록 하고 있다. In this embodiment, instead of providing a bypass member as disclosed in Patent Document 1, by special designing on the configuration of the upper electrode 44 itself, generation of particles on the high frequency transmission path near the upper electrode is caused. Instead, the generation of series resonance at the high frequency RF 1 for plasma generation is reliably prevented, and also the series resonance at the second harmonic is surely prevented.

이 실시예에서의 상부 전극(44)은, 도 2에 주요부를 확대하여 도시한 바와 같이, 처리 공간(PS)을 개재하여 서셉터(14)와 대향하는 전극 본체(46)와, 천장 공간(CS) 내에서 챔버(10)의 천장벽(10b)과 대향하는 도전성의 배판(48)과, 전극 본체(46)와 배판(48) 사이에 공극(50)이 형성되도록 전극 본체(46)의 주변부와 배판(48)의 주변부를 결합하는 링 형상의 유전체(52)로 구성되어 있다. 또한 도 2(및 도 4, 도 9 ~ 도 11)에서는, 도해와 이해를 용이하게 하기 위하여, 링 형상의 유전체(52) 및 링 형상의 천판(60) 중 적어도 하나의 내주면을 평탄면으로 간략화하고 있다. As shown in an enlarged view of the main part in FIG. 2, the upper electrode 44 in this embodiment includes an electrode main body 46 facing the susceptor 14 via the processing space PS, and a ceiling space ( The conductive body plate 48 facing the ceiling wall 10b of the chamber 10 and the air gap 50 are formed between the electrode body 46 and the plate plate 48 in the CS 10. It consists of a ring-shaped dielectric 52 which couples the periphery and the periphery of the back plate 48. In addition, in FIG. 2 (and FIGS. 4, 9-11), the inner peripheral surface of at least one of the ring-shaped dielectric 52 and the ring-shaped top plate 60 is simplified to a flat surface for ease of illustration and understanding. Doing.

도 3에, 상부 전극 근방 고주파 전송로(75)의 등가 회로를 도시한다. 이 등가 회로에서 콘덴서(C56, C50), 코일(L72) 및 저항(R72)은 경계면(44S)과 접지 전위 사이에서 직렬 회로를 형성하고, 상부 전극 이면측 고주파 전송로(76)에 대응하고 있다. 3 shows an equivalent circuit of the high frequency transmission path 75 near the upper electrode. In this equivalent circuit, the capacitors C 56 , C 50 , the coil L 72 and the resistor R 72 form a series circuit between the interface 44S and the ground potential, and the high frequency transmission path 76 on the backside of the upper electrode. It corresponds to.

여기서 콘덴서(C56)는, 전극 본체(46)의 하면에 부착되는 석영 천판(56)에 의해 할당되고, 그 커패시턴스는 석영 천판(56)의 유전율, 면적 및 두께로 정해진다. 콘덴서(C50)는 상부 전극(44)의 전극 본체(46)와 배판(48) 사이에 형성되고, 그 커패시턴스는 주로 공극(50)의 유전율, 면적 및 두께로 정해진다. 코일(L72)은 벨로우즈(72)의 인덕터분(分)으로 할당되고, 그 인덕턴스는 벨로우즈(72)의 재질, 형상 및 크기에도 의존하지만, 벨로우즈(72)의 길이에 의해 변화한다. 즉, 벨로우즈(72)가 짧게 수축할수록 그 인덕턴스는 작아지고, 벨로우즈(72)가 길게 연장될수록 그 인덕턴스는 커진다. 저항(R72)은 벨로우즈(72)의 저항분으로 할당되고, 그 저항값은 벨로우즈(72)의 재질, 형상 및 크기로 정해지고, 벨로우즈(72)의 길이에 의존하지 않는다. 콘덴서(C61)는 상부 전극 이면측 고주파 전송로(76)와 병렬로 상기한 경계면(44S)으로부터 간극(61)을 통하여 챔버(10)의 측벽(10a)에 이르기까지의 고주파 전송로에 존재하는 커패시터이며, 주로 간극(61)의 유전율 및 치수에 따라 정해지고, 상부 전극(44)의 높이 위치에 의존하지 않는다. The capacitor C 56 is allocated by the quartz top plate 56 attached to the lower surface of the electrode main body 46, and its capacitance is determined by the dielectric constant, area, and thickness of the quartz top plate 56. The capacitor C 50 is formed between the electrode body 46 and the back plate 48 of the upper electrode 44, and its capacitance is mainly determined by the dielectric constant, area and thickness of the void 50. The coil L 72 is assigned to the inductor portion of the bellows 72, and its inductance depends on the material, shape and size of the bellows 72, but varies with the length of the bellows 72. That is, the shorter the bellows 72 shrinks, the smaller the inductance becomes, and the longer the bellows 72 extends, the larger the inductance becomes. The resistor R 72 is assigned to the resistance of the bellows 72, and the resistance value is determined by the material, shape and size of the bellows 72, and does not depend on the length of the bellows 72. The capacitor C 61 is present in the high frequency transmission path from the boundary surface 44S described above in parallel with the high frequency transmission path 76 on the upper electrode back side to the side wall 10a of the chamber 10 through the gap 61. It is a capacitor, which is mainly determined according to the dielectric constant and dimensions of the gap 61, and does not depend on the height position of the upper electrode 44.

여기서, 비교예로서 도 4에 도시한 바와 같이, 상부 전극(44)에서 배판(48), 공극(50) 및 링 형상의 유전체(52)의 각 요소를 생략한 구성에 대하여 고려한다. 이 비교예에서는, 벨로우즈(72)의 하단이 전극 본체(46)의 상면(이면)에 결합된다. Here, as a comparative example, as shown in FIG. 4, the structure which omitted each element of the back board 48, the space | gap 50, and the ring-shaped dielectric 52 from the upper electrode 44 is considered. In this comparative example, the lower end of the bellows 72 is coupled to the upper surface (back side) of the electrode main body 46.

도 5에, 이 비교예에서의 상부 전극 근방 고주파 전송로(75’)의 등가 회로를 도시한다. 이 등가 회로에서의 콘덴서(C56, C50), 코일(L72) 및 저항(R72)은, 실험예의 등가 회로(도 3)에서의 콘덴서(C56, C50), 코일(L72) 및 저항(R72)과 각각 동일하다. 즉, 실험예의 등가 회로(도 3)에서 콘덴서(C50)를 생략하면, 비교예의 등가 회로(도 5)가 된다. 반대의 관점에서 보면, 비교예의 등가 회로(도 5)에 콘덴서(C50)를 더하면, 실험예의 등가 회로(도 3)가 된다. Fig. 5 shows an equivalent circuit of the high frequency transmission path 75 'near the upper electrode in this comparative example. Capacitor in the equivalent circuit (C 56, C 50), a coil (L 72) and a resistor (R 72), the experiment example equivalent circuit (Fig. 3), the capacitor (C 56, C 50) in the coil (L 72 ) And resistance (R 72 ), respectively. In other words, if the capacitor C 50 is omitted from the equivalent circuit (FIG. 3) of the experimental example, the equivalent circuit (FIG. 5) of the comparative example is obtained. From the opposite viewpoint, when the capacitor C 50 is added to the equivalent circuit of FIG. 5 (FIG. 5), it becomes the equivalent circuit (FIG. 3) of an experiment example.

그런데, 비교예에서의 상부 전극 근방의 구성은, 상기 특허 문헌 1에서 바이패스 부재를 제외한 상부 전극 근방의 구성과 실질적으로 동일하다. 따라서 챔버, 상부 전극, 벨로우즈, 서셉터 등의 재질, 형상 및 사이즈를 상기 특허 문헌 1에서의 상부 전극 근방과 동일하게 할 경우, 상부 전극 근방 고주파 전송로(75’)의 주파수 - 임피던스 특성은 도 6에 나타낸 바와 같이 된다(이 도 6은, 특허 문헌 1의 도 4에 상당함). By the way, the structure of the upper electrode vicinity in a comparative example is substantially the same as the structure of the upper electrode vicinity except the bypass member in the said patent document 1. Therefore, when the material, shape, and size of the chamber, the upper electrode, the bellows, the susceptor, and the like are the same as the upper electrode near the patent document 1, the frequency-impedance characteristics of the high frequency transmission path 75 'near the upper electrode are shown in FIG. It becomes as shown in 6 (this FIG. 6 corresponds to FIG. 4 of patent document 1).

도 6에서 ‘갭 최소 시’란, 전극 간 갭을 최소로 했을 때, 즉 벨로우즈(72)가 가장 길어져, 그 인덕턴스가 최대값(L72max)이 될 때이다. 이 때의 상부 전극 근방 고주파 전송로(75’)에서의 고유의 직렬 공진 주파수(fS1) 및 병렬 공진 주파수(fP1)는, 도 5의 등가 회로로부터 이론적으로는 다음 식(1), (2)으로 나타난다. In Fig. 6, the 'gap minimum time' is when the gap between the electrodes is minimized, that is, when the bellows 72 is longest, and the inductance thereof becomes the maximum value L 72max . The inherent series resonance frequency f S1 and the parallel resonance frequency f P1 in the high frequency transmission path 75 'near the upper electrode at this time are theoretically represented by the following equation (1), ( Appears as 2).

fS1 = 1 / 2π√(L72max · C56) ···· (1) f S1 = 1 / 2π√ (L 72maxC 56 )

fP1 = 1 / 2π√{(L72max · C56 · C61 / (C56 + C61)} ···· (2) f P1 = 1 / 2π√ {( L 72max · C 56 · C 61 / (C 56 + C 61)} ···· (2)

단, C56, C61은 콘덴서(C56, C61)의 커패시턴스이다. However, C 56 and C 61 are capacitances of the capacitors C 56 and C 61 .

도 6에서, 직렬 공진 주파수(fS1)는 약 38 MHz, 병렬 공진 주파수(fP1)는 약 45 MHz이다. In FIG. 6, the series resonant frequency f S1 is about 38 MHz, and the parallel resonant frequency f P1 is about 45 MHz.

또한 ‘갭 최대 시’란, 전극 간 갭을 최대로 했을 때, 즉 벨로우즈(72)가 가장 짧아져, 그 인덕턴스가 최소값(L72min)이 될 때이다. 이 때의 상부 전극 근방 고주파 전송로(75’)에서의 고유의 직렬 공진 주파수(fS2) 및 병렬 공진 주파수(fP2)는, 도 5의 등가 회로로부터 이론적으로는 다음 식(3), (4)으로 나타난다. In addition, when the field, the inter-electrode gap, maximum gap when 'have the maximum, that is, becomes a bellows 72 is the shortest, and when the inductance is to be the minimum value (L 72min). The inherent series resonance frequency f S2 and the parallel resonance frequency f P2 in the high frequency transmission path 75 'near the upper electrode at this time are theoretically represented by the following equation (3), ( 4) appears.

fS2 = 1 / 2π√(L72min · C56) ···· (3) f S2 = 1 / 2π√ (L 72minC 56 )

fP2 = 1 / 2π√{(L72min · C56 · C61 / (C56 + C61)} ···· (4) f P2 = 1 / 2π√ {( L 72min · C 56 · C 61 / (C 56 + C 61)} ···· (4)

도 6에서, 직렬 공진 주파수(fS2)는 약 64 MHz, 병렬 공진 주파수(fP2)는 약 75 MHz이다. In FIG. 6, the series resonance frequency f S2 is about 64 MHz and the parallel resonance frequency f P2 is about 75 MHz.

상기한 바와 같이, 실험예의 상부 전극(44)은, 전극 본체(46) 및 석영 천판(56) 외에 배판(48), 공극(50) 및 링 형상의 유전체(52)를 구비하는 구성을 가지고, 등가 회로에 대하여 보면, 상부 전극 이면측 고주파 전송로(76) 상에 콘덴서(C50)를 포함하고 있다. 이 경우, 콘덴서(C50)는 콘덴서(C56)와 직렬 접속되고, 그 합성 커패시턴스(CS)는 다음의 식(5)으로 나타난다. As described above, the upper electrode 44 of the experimental example has a configuration including a back plate 48, a cavity 50, and a ring-shaped dielectric 52 in addition to the electrode body 46 and the quartz top plate 56. As for the equivalent circuit, the capacitor C 50 is included on the high frequency transmission path 76 on the back side of the upper electrode. In this case, the capacitor C 50 is connected in series with the capacitor C 56 , and the combined capacitance C S is represented by the following equation (5).

CS = C50 · C56 / (C50 + C56) ···· (5) C S = C 50 · C 56 / (C 50 + C 56) ···· (5)

단, C50, C56은 콘덴서(C50, C56)의 커패시턴스이다. However, C 50 and C 56 are capacitances of the capacitors C 50 and C 56 .

여기서, 콘덴서(C50)의 커패시턴스는, 공극(50)의 유전율을 ε50, 면적을 S50, 두께를 d50로 하면, 다음의 식(6)으로 나타난다. Here, the capacitance of the capacitor C 50 is expressed by the following equation (6) when the permittivity of the cavity 50 is ε 50 , the area is S 50 , and the thickness is d 50 .

C50 = ε50 · S50 / d50 ···· (6) C 50 = ε 50 · S 50 / d 50 ···· (6)

한편, 콘덴서(C56)의 커패시턴스는, 석영 천판(56)의 유전율을 ε56, 면적을 S56, 두께를 d56로 하면, 다음의 식(7)으로 나타난다. On the other hand, the capacitance of the capacitor C 56 is expressed by the following equation (7) when the permittivity of the quartz top plate 56 is ε 56 , the area is S 56 , and the thickness is d 56 .

C56 = ε56 · S56 / d56 ···· (7) C 56 = ε 56 · S 56 / d 56 ···· (7)

공극(50)의 유전율(ε50)은 1이며, 석영 천판(56)의 유전율(ε56)의 약 1 / 4이다. 또한, 공극(50)의 면적(S50)은 석영 천판(56)의 면적(S56)보다 작고(대략 배판(48)의 중심 개구(48a)의 면적분만큼 작고), 예를 들면 그 0.8 배이다. 따라서 예를 들면, 공극(50)의 두께(d50)를 석영 천판(56)의 두께(d56)와 동일하게 하면, 식(6), (7)으로부터 C50 = 0.2 C56이며, 식(5)으로부터 CS ≒ 0.17 C56이다. The dielectric constant ε 50 of the void 50 is 1, and is about one fourth of the dielectric constant ε 56 of the quartz top plate 56. Further, the area S 50 of the void 50 is smaller than the area S 56 of the quartz top plate 56 (approximately as small as the area of the central opening 48a of the back plate 48), for example, 0.8 It is a ship. Thus, for example, if the thickness d 50 of the pore 50 is equal to the thickness d 56 of the quartz top plate 56, C 50 = 0.2 C 56 from equations (6) and (7), From (5), C S ≒ 0.17 C 56 .

이와 같이, 실험예에 의하면, 상부 전극(44)의 배판(48), 공극(50) 및 링 형상의 유전체(52)에 의해 형성되는 콘덴서(C50)를 상부 전극 이면측 고주파 전송로(76) 상에 설치하는 구성에 의해, 상부 전극 이면측 고주파 전송로(76) 상의 합성 커패시턴스(CS)를 현저히 감소시킬 수 있다. 이에 의해, 비교예에서의 상부 전극 근방 고주파 전송로(75’)의 주파수 - 임피던스 특성의 공진점에 비해 실험예에서의 상부 전극 근방 고주파 전송로(75)의 주파수 - 임피던스 특성의 공진점을 보다 높은 주파수 영역측으로 크게 이동시킬 수 있다. 즉, CS ≒ KC56(K는 1보다 작은 계수)으로 하면, 약 1 / √K 배만큼 주파수 - 임피던스 특성(특히 각 공진점)을 전체적으로 높은 주파수가 되도록 할 수 있다. As described above, according to the experimental example, the capacitor C 50 formed by the back plate 48 of the upper electrode 44, the gap 50, and the ring-shaped dielectric 52 is connected to the high frequency transmission path 76 on the back side of the upper electrode. By virtue of the configuration provided on the upper side), the synthesized capacitance C S on the high frequency transmission path 76 on the back side of the upper electrode can be significantly reduced. Thereby, the resonance point of the frequency-impedance characteristic of the high frequency transmission path 75 near the upper electrode in the experiment example is higher than the resonance point of the frequency-impedance characteristic of the upper electrode near the upper electrode in the comparative example. It can be moved to the area side greatly. In other words, if C S ≒ KC 56 (K is a coefficient smaller than 1), the frequency-impedance characteristic (particularly each resonance point) can be set to a high frequency as a whole by about 1 / √K times.

또한 ‘갭 최소 시’에서의 상부 전극 근방 고주파 전송로(75)의 고유 직렬 공진 주파수(fS1) 및 병렬 공진 주파수(fP1)는, 도 3의 등가 회로로부터 이론적으로는 다음 식(8), (9)으로 표현된다. In addition, the natural series resonant frequency f S1 and the parallel resonant frequency f P1 of the high frequency transmission path 75 near the upper electrode at the 'gap minimum time' are theoretically expressed from the equivalent circuit of FIG. , (9).

fS1 = 1 / 2π√(L72max · CS) ···· (8) f S1 = 1 / 2π√ (L 72maxC S ) (8)

fP1 = 1 / 2π√{(L72max · CS · C61 / (CS + C61)} ···· (9) f P1 = 1 / 2π√ {( L 72max · C S · C 61 / (C S + C 61)} ···· (9)

단, CS, C61은 콘덴서(CS, C61)의 커패시턴스이다. However, C S and C 61 are capacitances of the capacitors C S and C 61 .

또한, ‘갭 최대 시’에서의 상부 전극 근방 고주파 전송로(75)의 고유 직렬 공진 주파수(fS2) 및 병렬 공진 주파수(fP2)는, 도 3의 등가 회로로부터 이론적으로는 다음 식(10), (11)으로 나타난다. In addition, the natural series resonance frequency f S2 and the parallel resonance frequency f P2 of the high frequency transmission path 75 near the upper electrode at the 'gap maximum time' are theoretically expressed from the equivalent circuit of FIG. ), (11).

fS2 = 1 / 2π√(L72min · CS) ···· (10) f S2 = 1 / 2π√ (L 72min C S ) 10

fP2 = 1 / 2π√{(L72min · CS · C61 / (CS + C61)} ···· (11)f P2 = 1 / 2π√ {(L 72min C S C 61 / (C S + C 61 )} ...

상기한 예와 같이 공극(50)의 두께(d50)를 석영 천판(56)의 두께(d56)와 동일하게 하여 CS ≒ 0.17 C56로 할 경우, 상부 전극 근방 고주파 전송로(75)의 주파수 - 임피던스 특성은 도 7에 나타낸 것과 같이 된다. 여기서, ‘갭 최소 시’의 고유 직렬 공진 주파수(fS1)는 약 93 MHz(38 × 1 / √0.17)이며, ‘갭 최대 시’의 고유 직렬 공진 주파수(fS2)는 약 156 MHz(64 × 1 / √0.17)이다. 전극 간 갭이 최소값과 최대값의 중간에 있을 때의 고유 직렬 공진 주파수(fS)는 약 93 MHz와 약 156 MHz의 중간의 값이 된다. As described above, when the thickness d 50 of the gap 50 is the same as the thickness d 56 of the quartz top plate 56 to be C S ≒ 0.17 C 56 , the high frequency transmission path 75 near the upper electrode is provided. The frequency-impedance characteristic of is as shown in FIG. Here, the natural series resonance frequency f S1 of the 'gap minimum time' is about 93 MHz (38 × 1 / √0.17), and the natural series resonance frequency f S2 of the 'gap maximum time' is about 156 MHz (64). × 1 / √0.17). The natural series resonant frequency f S when the gap between the electrodes is halfway between the minimum and maximum is about halfway between about 93 MHz and about 156 MHz.

또한 실험예에 따른 ‘갭 최소 시’ 및 ‘갭 최대 시’에서의 고유 병렬 공진 주파수(fP1, fP2)의 값은, 콘덴서(C61)의 커패시턴스에도 의존하므로, 비교예에서의 고유 병렬 공진 주파수(fP1, fP2)의 값(기존)과 CS ≒ KC56의 관계식에서의 K의 값(기존)으로부터 산출할 수는 없다. 단, K가 1보다 작은 계수이므로, 실험예에서의 고유 병렬 공진 주파수(fP1, fP2)는, 비교예에서의 고유 병렬 공진 주파수(fP1, fP2)보다 높은 주파수 영역측으로 이동하고, 또한 식(8), (10)과 식(9), (11)의 관계로부터 실험예에서의 고유 직렬 공진 주파수(fS1, fS2)보다 높은 주파수 영역에 존재한다. 따라서, 도 7에 나타낸 병렬 공진점은 추정이며, 계산으로 구한 것은 아니다. In addition, since the values of the intrinsic parallel resonance frequencies f P1 and f P2 at the 'gap minimum time' and 'gap maximum time' according to the experimental example also depend on the capacitance of the capacitor C 61 , the intrinsic parallelism in the comparative example It cannot be calculated from the value of the resonant frequencies f P1 and f P2 (conventional) and the value of K in the relational equation of C S ≒ KC 56 (conventional). However, since K is a coefficient smaller than 1, the intrinsic parallel resonant frequencies f P1 and f P2 in the experimental example move toward the frequency region higher than the intrinsic parallel resonant frequencies f P1 and f P2 in the comparative example, Moreover, it exists in the frequency range higher than the intrinsic series resonant frequencies f S1 and f S2 in an experiment example from the relationship of Formula (8), (10), Formula (9), (11). Therefore, the parallel resonance point shown in FIG. 7 is estimation and was not calculated by calculation.

이와 같이, 이 실시예의 플라즈마 에칭 장치에서는, 리프트 기구에 의해 상부 전극(44)의 높이 위치를 변경하여 전극 간 갭을 어떻게 조정해도, 상부 전극 근방 고주파 전송로(75) 상에서의 플라즈마 생성용 고주파(RF1)(40.68 MHz)에서의 직렬 공진을 완전히 회피할 수 있는 것은 물론, 그 2 차 고조파(81.36 MHz)에서의 직렬 공진도 완전히 회피할 수 있다.Thus, in the plasma etching apparatus of this embodiment, even if the gap between the electrodes is adjusted by changing the height position of the upper electrode 44 by the lift mechanism, the high frequency for plasma generation on the high frequency transmission path 75 near the upper electrode ( Not only can the series resonance at RF 1 ) (40.68 MHz) be completely avoided, but also the series resonance at its second harmonic (81.36 MHz) can be completely avoided.

<다른 실시예 또는 변형예> <Other embodiments or modifications>

도 8에, 본 발명의 제 2 실시예에서의 플라즈마 처리 장치의 구성을 도시한다. 이 제 2 실시예에서 상술한 제 1 실시예와 상이한 것은, 상부 전극(44)의 전극 본체(46)에 직류 전압을 인가하기 위하여 직류 전원 유닛(80), 스위치(82) 및 필터 회로(84)를 구비하는 구성이며, 그 이외는 모두 제 1 실시예와 동일하다.8 shows a configuration of a plasma processing apparatus in a second embodiment of the present invention. What is different from the first embodiment described above in this second embodiment is that the DC power supply unit 80, the switch 82, and the filter circuit 84 apply a DC voltage to the electrode main body 46 of the upper electrode 44. ), And all others are the same as in the first embodiment.

직류 전원 유닛(80)은 예를 들면 가변 직류 전원으로 이루어지고, - 2000 ~ + 1000 V의 직류 전압(VDC)을 출력할 수 있도록 구성되어 있다. 혹은 직류 전원 유닛(80)은, 다른 형태로서, 상이한 직류 전압을 출력하는 복수의 직류 전원을 가지고, 이들 복수의 직류 전압 중의 하나를 선택적으로 출력하는 것도 가능하다. 직류 전원 유닛(80)의 출력(전압, 전류)의 극성 및 절대값 및 스위치(82)의 온·오프 전환은, 제어부(74)에 의해 제어되도록 되어 있다. The DC power supply unit 80 is made of, for example, a variable DC power supply, and is configured to output a DC voltage (V DC ) of -2000 to + 1000V. Alternatively, the DC power supply unit 80 may have a plurality of DC power supplies for outputting different DC voltages as another embodiment, and may selectively output one of the plurality of DC voltages. The polarity and absolute value of the output (voltage, current) of the DC power supply unit 80 and the on / off switching of the switch 82 are controlled by the controller 74.

챔버(10) 내에서 처리 공간(PS)에 접하는 적당한 개소에, 예를 들면 Si, SiC등의 도전성 재료로 이루어지는 DC 접지 부품(도시하지 않음)이 장착되어 있다. 이 DC 접지 부품은, 접지 라인(도시하지 않음)을 개재하여 상시 접지되어 있다. In the chamber 10, a DC grounding component (not shown) made of a conductive material such as Si, SiC, or the like is attached to a suitable location in contact with the processing space PS. This DC ground component is always grounded via a ground line (not shown).

필터 회로(84)는, 직류 전원 유닛(80)으로부터의 직류 전압(VDC)을 상부 전극(44)의 전극 본체(46)에 인가하는 한편, 서셉터(14)로부터 처리 공간(PS) 및 상부 전극(44)을 통하여 들어온 고주파 전류를 접지 라인에 흘리고 직류 전원 유닛(80)측으로는 흘리지 않도록 구성되어 있다. 도시는 생략하지만, 필터 회로(84)는 예를 들면 LC 사다리형 회로로 이루어지고, 처리 공간(PS)으로부터 상부 전극(44)의 전극 본체(46) 및 필터 회로(84)를 개재하여 접지 전위에 이르기까지의 고주파 전송로(이하, ‘상부 전극 DC 인가계 고주파 전송로’라고 함)(86) 상에서 공진이 일어나지 않도록, LC 사다리형 회로 내의 코일의 인덕턴스 및 콘덴서의 커패시턴스가 선정된다. 이들 코일 및 콘덴서는 시판의 전자 부품이며, 하드웨어 상의 제약을 받지 않고 이들 인덕턴스 및 커패시턴스의 선정을 행할 수 있다. 또한 상부 전극 DC 인가계 고주파 전송로(86)는, 플라즈마측에서 봤을 때 상부 전극 근방 고주파 전송로(75) 내지 상부 전극 이면측 고주파 전송로(76)와 전기적으로 병렬의 관계에 있으며, 직렬 공진에 관해서는 서로 독립적인 관계에 있다. The filter circuit 84 applies the DC voltage V DC from the DC power supply unit 80 to the electrode main body 46 of the upper electrode 44, while the processing space PS and the susceptor 14 are applied. It is comprised so that the high frequency electric current which flowed in through the upper electrode 44 may flow to a ground line, and not to a DC power supply unit 80 side. Although not shown, the filter circuit 84 is made of, for example, an LC ladder circuit, and has a ground potential from the processing space PS via the electrode body 46 of the upper electrode 44 and the filter circuit 84. The inductance of the coil in the LC ladder circuit and the capacitance of the capacitor are selected so that resonance does not occur on the high frequency transmission path (hereinafter referred to as 'upper electrode DC applied system high frequency transmission path') 86 up to. These coils and capacitors are commercial electronic components, and these inductances and capacitances can be selected without any limitation on hardware. In addition, the upper electrode DC applying system high frequency transmission path 86 has an electrical parallel relationship with the high frequency transmission path 75 near the upper electrode to the high frequency transmission path 76 near the upper electrode as viewed from the plasma side, and has a series resonance. Regarding, they are independent of each other.

이러한 상부 DC 바이어스 기구를 구비하는 구성에서는, 예를 들면 상부 전극(44)의 전극 본체(46)에 음극성의 직류 전압(VDC)을 인가함으로써, 플라즈마 에칭의 마스크에 사용되는 포토레지스트막(특히, ArF 레지스터막)의 에칭 내성을 강화할 수 있다. In the structure provided with such an upper DC bias mechanism, the photoresist film (especially used for the mask of a plasma etching) is applied to the electrode main body 46 of the upper electrode 44, for example by applying negative DC voltage (V DC ). , ArF resistor film) can be enhanced.

또한 챔버(10) 내에서 플라즈마가 생성될 때에는, 플라즈마와 상부 전극(44) 사이에 이온 시스(이하, ‘상부 전극 시스’라고 함)가 형성된다. 이 상부 전극 시스는 고주파 전력에 대하여 콘덴서로서 작용한다. 따라서, 플라즈마로부터 상부 전극 시스 및 상부 전극(44)의 전극 본체(46)를 개재하여 접지 전위에 이르기까지의 고주파 전송로는, 상부 전극 근방 고주파 전송로(75) 또는 상부 전극 DC 인가계 고주파 전송로(86)의 입구에 상부 전극 시스의 콘덴서가 직렬로 추가된 것에 상당한다. 여기서, 상부 전극 시스의 콘덴서는 프로세스 조건(압력, RF 파워, 가스 종류 등) 또는 직류 전압(VDC)에 따라 그 두께(나아가서는 그 정전 용량)가 변화하고, 시스 두께가 클수록 그 커패시턴스는 작아지고, 시스 두께가 작을수록 그 커패시턴스는 커진다. 따라서, 상부 전극 시스가 존재함으로써 직렬 공진 주파수가 보다 높은 주파수 영역측으로 약간 이동하여, 시스 두께가 커질수록 그 이동량이 증대한다. In addition, when the plasma is generated in the chamber 10, an ion sheath (hereinafter referred to as an “upper electrode sheath”) is formed between the plasma and the upper electrode 44. This upper electrode sheath acts as a capacitor for high frequency power. Therefore, the high frequency transmission path from the plasma to the ground potential via the electrode body 46 of the upper electrode sheath and the upper electrode 44 is the high frequency transmission path 75 near the upper electrode or the upper electrode DC applied system high frequency transmission. It corresponds to the addition of the capacitor | condenser of an upper electrode sheath in the inlet of the furnace 86 in series. Here, the capacitor of the upper electrode sheath changes its thickness (advanced capacitance) according to process conditions (pressure, RF power, gas type, etc.) or DC voltage (V DC ), and the larger the sheath thickness, the smaller the capacitance. The smaller the sheath thickness, the larger the capacitance. Therefore, the presence of the upper electrode sheath causes the series resonant frequency to move slightly toward the higher frequency region side, and as the sheath thickness increases, the amount of movement increases.

도 9 ~ 도 11에, 본 발명에서의 상부 전극의 변형예를 도시한다. 도 9의 변형예는, 상부 전극(44)에서 공극(50)의 스페이스를 유전체(88)로 매립하여, 공극(50)이 없는 전극 구조로 하는 것이다. 이 경우, 상부 전극(44)의 전극 본체(46)와 배판(48) 사이에 형성되는 콘덴서(C88)의 커패시턴스는 주로 유전체(88)의 유전율, 면적 및 두께로 정해진다. 따라서, 유전체(88)의 재질은 유전율이 낮은 것이 바람직하다. 예를 들면, 유전체(88)에 석영을 이용할 경우에는, 콘덴서(C88)의 커패시턴스는 공극(50)을 형성한 경우의 콘덴서(C50)의 커패시턴스의 약 4 배가 된다. 그러나, 석영 천판(56)의 콘덴서(C56)와의 합성 커패시턴스(CS)는, 상기 식(5)으로부터 CS ≒ 0.5 C56이며, 상부 전극 근방 고주파 전송로(75)의 주파수 - 임피던스 특성에서의 직렬 공진 주파수를 주파수축 상에서 약 1 / √0.5 배만큼 오른쪽으로 이동시킬 수 있다. 즉, ‘갭 최소 시’의 직렬 공진 주파수를 약 54 MHz까지 이동시킬 수 있다. 따라서 이 경우, 적어도 플라즈마 생성용의 고주파(RF1)의 기본파 주파수 40.68 MHz에 대해서는 직렬 공진을 방지할 수 있다. 9-11, the modification of the upper electrode in this invention is shown. In the modification of FIG. 9, the space of the void 50 in the upper electrode 44 is filled with the dielectric 88 to have an electrode structure without the void 50. In this case, the capacitance of the capacitor C 88 formed between the electrode main body 46 and the back plate 48 of the upper electrode 44 is mainly determined by the dielectric constant, area, and thickness of the dielectric 88. Therefore, the material of the dielectric 88 is preferably low in dielectric constant. For example, when quartz is used for the dielectric 88 , the capacitance of the capacitor C 88 is approximately four times the capacitance of the capacitor C 50 when the void 50 is formed. However, the composite capacitance C S with the capacitor C 56 of the quartz top plate 56 is C S ≒ 0.5 C 56 from the above equation (5), and the frequency-impedance characteristic of the high frequency transmission path 75 near the upper electrode. The series resonant frequency at can be shifted right by about 1 / √0.5 times on the frequency axis. In other words, the series resonance frequency of the 'minimum gap' can be moved to about 54 MHz. In this case, therefore, series resonance can be prevented at least for the fundamental frequency 40.68 MHz of the high frequency RF 1 for plasma generation.

도 10의 변형예는, 배판(48)의 주변부를 하측으로 연장하여 유전체(88)의 외주면으로 둘러싸고 있다. 기본적으로는 도 9의 변형예에 준하는 것이다. In the modification of FIG. 10, the periphery of the back plate 48 is extended downward to surround the outer peripheral surface of the dielectric 88. Basically, it is based on the modification of FIG.

도 11의 변형예는, 전극 본체(46)의 하면에 도체 예를 들면 실리콘의 전극판(90)을 부착한 것이다. 예를 들면, 반도체 웨이퍼(W)의 주면(主面) 상에서 실리콘 산화막의 에칭을 행할 경우, 이러한 실리콘 전극판(90)이 천판으로 이용된다. 이 경우, 상부 전극 근방 고주파 전송로(75)에서는 콘덴서(C56)가 없어지고, 상부 전극 이면측 고주파 전송로(76) 상의 콘덴서는 콘덴서(C50)만이 된다. 그러나, 콘덴서(C50)의 커패시턴스는 상기한 바와 같이 매우 작고, 예를 들면 공극(50)의 두께를 석영 천판(56)의 두께와 동일하게 할 경우는 C50 ≒ 0.2 C56이다. 따라서 이 경우, 상부 전극 근방 고주파 전송로(75)의 주파수 - 임피던스 특성에서의 직렬 공진 주파수를 약 1 / √0.2 배만큼 오른쪽으로 이동시킬 수 있다. 즉, ‘갭 최소 시’의 직렬 공진 주파수를 약 84 MHz까지 이동시킬 수 있다. 따라서 이 경우, 플라즈마 생성용의 고주파(RF1)의 기본파 주파수 40.68 MHz에서의 직렬 공진을 방지할 수 있고, 또한 2 차 고조파의 81.36 MHz에서의 직렬 공진도 방지할 수 있다. In the modification of FIG. 11, a conductor, for example, an electrode plate 90 of silicon is attached to the lower surface of the electrode main body 46. For example, when etching the silicon oxide film on the main surface of the semiconductor wafer W, such a silicon electrode plate 90 is used as the top plate. In this case, in the high frequency transmission path 75 near the upper electrode, the capacitor C 56 disappears, and only the capacitor C 50 is the capacitor on the back electrode high frequency transmission path 76. However, the capacitance of the capacitor C 50 is very small as described above, for example, C 50 50 0.2 C 56 when the thickness of the void 50 is equal to the thickness of the quartz top plate 56 . Therefore, in this case, the series resonance frequency in the frequency-impedance characteristic of the high frequency transmission path 75 near the upper electrode can be shifted to the right by about 1 / √0.2 times. In other words, the series resonance frequency of the 'gap minimum time' can be moved to about 84 MHz. In this case, therefore, series resonance at the fundamental wave frequency 40.68 MHz of the high frequency RF 1 for plasma generation can be prevented, and series resonance at 81.36 MHz of the second harmonic can also be prevented.

물론, 공극(50)의 두께(d50)를 늘림으로써 상기한 이동 효과를 한층 높일 수 있다. 예를 들면, d50을 2 배로 하면, C50 ≒ 0.1 C56이다. 따라서 이 경우, 상부 전극 근방 고주파 전송로(75)의 주파수 - 임피던스 특성에서의 직렬 공진 주파수를 주파수축 상에서 약 1 / √0.1 배만큼 오른쪽으로 이동시킬 수 있다. 즉, ‘갭 최소 시’의 직렬 공진 주파수를 약 118 MHz까지 이동시킬 수 있다. Of course, it is possible to further increase the effect to move by increasing the thickness (d 50) of the cavity (50). For example, when d 50 is doubled, C 50 ≒ 0.1 C 56 . Therefore, in this case, the series resonant frequency in the frequency-impedance characteristic of the high frequency transmission line 75 near the upper electrode can be moved to the right by about 1 / √0.1 times on the frequency axis. That is, the series resonant frequency of the 'gap minimum time' can be moved to about 118 MHz.

이와 같이, 상부 전극(44)의 내부에 작은 콘덴서(C50)를 부여하는 공극(50)을 형성함으로써, 상부 전극 근방 고주파 전송로(75)의 주파수 - 임피던스 특성에서 직렬 공진 주파수를 큰 폭으로 오른쪽(보다 높은 주파수 영역측)으로 이동시킬 수 있고, 이에 의해 플라즈마 생성용 고주파(RF1)에서의 직렬 공진 및 그 2 차 고조파에서의 직렬 공진을 확실히 방지할 수 있다. As such, by forming the air gap 50 that imparts a small capacitor C 50 inside the upper electrode 44, the series resonance frequency in the frequency-impedance characteristics of the high frequency transmission path 75 near the upper electrode is greatly increased. It can be moved to the right side (higher frequency region side), whereby the series resonance at the high frequency RF 1 for plasma generation and the series resonance at the second harmonic can be reliably prevented.

또한, 상부 전극(44)의 내부에 공극(50)을 형성하는 구성은, 공극(50)을 유전체(88)로 매립하는 구성(도 9, 도 10)과 비교하여, 상부 전극(44) 전체의 체적, 중량 및 코스트가 현격히 낮다고 하는 이점도 있다. Moreover, the structure which forms the space | gap 50 inside the upper electrode 44 is compared with the structure which fills the space | gap 50 with the dielectric 88 (FIG. 9, FIG. 10), The whole upper electrode 44 There is also an advantage that the volume, weight and cost are significantly lower.

또한, 본 발명에 따른 상부 전극 구조와 특허 문헌 1에 기재된 바이패스 부재를 병용하는 것도 물론 가능하다. 특히, 본 발명에서 상부 전극(44)을 공극(50)이 없는 전극 구조로 할 경우에는, 바이패스 부재와의 병용이 실용적으로 되는 경우가 있을 수 있다. 그 경우, 바이패스 부재에서는 주파수 - 임피던스 특성의 공진점을 보다 높은 주파수 영역측으로 이동시키는 효과에 관해서는 부담이 가벼우므로, 파티클 발생의 방지, 코스트 저감 혹은 장착 용이성 등의 다른 관점에서 최적인 구성을 취할 수 있다. In addition, it is also possible to use together the upper electrode structure which concerns on this invention, and the bypass member of patent document 1 together. In particular, in the present invention, when the upper electrode 44 has an electrode structure having no voids 50, the use with the bypass member may be practical. In such a case, the bypass member has a light burden on the effect of shifting the resonance point of the frequency-impedance characteristic toward the higher frequency region side, so that the optimum configuration can be obtained from other viewpoints such as prevention of particle generation, cost reduction, or ease of mounting. Can be.

본 발명은, 상기 실시예와 같은 플라즈마 에칭 장치에 한정되지 않고, 플라즈마 CVD, 플라즈마 ALD, 플라즈마 산화, 플라즈마 질화, 스퍼터링 등 임의의 플라즈마 프로세스를 행하는 캐소드 커플링 방식의 용량 결합형 플라즈마 처리 장치에 적용 가능하다. 본 발명에서의 피처리 기판은 반도체 웨이퍼에 한정되지 않고, 플랫 패널 디스플레이, 유기 EL, 태양 전지용의 각종 기판 또는 포토마스크, CD 기판, 프린트 기판 등도 가능하다. The present invention is not limited to the plasma etching apparatus as in the above embodiment, but is applied to the capacitively coupled plasma processing apparatus of the cathode coupling method that performs any plasma process such as plasma CVD, plasma ALD, plasma oxidation, plasma nitridation, sputtering, and the like. It is possible. The substrate to be processed in the present invention is not limited to a semiconductor wafer, and various substrates or photomasks, CD substrates, printed boards, and the like for flat panel displays, organic ELs, and solar cells can also be used.

10 : 챔버
10a : 챔버의 측벽
10b : 천장벽(윗덮개)
14 : 서셉터(하부 전극)
34 : 배기 장치
36, 40 : 고주파 전원
38, 42 : 정합기
44 : 상부 전극(샤워 헤드)
46 : 전극 본체
50 : 공극
52 : 링 형상의 유전체
64 : 처리 가스 공급부
74 : 제어부
75 : 상부 전극 근방 고주파 전송로
76 : 상부 전극 이면측 고주파 전송로
80 : 직류 전원 유닛
84 : 필터 회로
10: chamber
10a: sidewall of the chamber
10b: ceiling wall (top cover)
14: susceptor (lower electrode)
34: exhaust device
36, 40: high frequency power supply
38, 42: matcher
44: upper electrode (shower head)
46: electrode body
50: void
52: ring-shaped dielectric
64: processing gas supply unit
74: control unit
75: high frequency transmission line near the upper electrode
76: high frequency transmission path on the back of the upper electrode
80: DC power supply unit
84: filter circuit

Claims (10)

피처리 기판을 출입 가능하게 수용하는 진공 배기 가능한 통 형상의 처리 용기 내에 서로 대향하여 설치된 상부 전극 및 하부 전극 사이의 처리 공간에서 처리 가스의 고주파 방전에 의한 플라즈마를 생성하고, 상기 플라즈마 하에서 상기 하부 전극 상에 보지되는 상기 기판에 원하는 처리를 실시하는 플라즈마 처리 장치로서,
상기 상부 전극을 상기 처리 용기의 측벽으로부터 간격을 두고 상하 방향으로 이동 가능하게 지지하는 상부 전극 지지 기구와,
상기 하부 전극측에서 봤을 때 상기 상부 전극의 이면측에서 상기 상부 전극과 상기 처리 용기의 천장벽을 접속하는 신축 가능한 도전성의 격벽과,
상기 하부 전극에 플라즈마를 생성하기 위한 제 1 고주파를 인가하는 제 1 고주파 전원을 구비하고,
상기 상부 전극이, 상기 하부 전극과 대향하는 전극 본체와, 상기 처리 용기의 천장벽과 대향하는 도전성의 배판과, 상기 전극 본체와 상기 배판 사이에 공극이 형성되도록 상기 전극 본체의 주변부와 상기 배판의 주변부를 결합하는 링 형상의 유전체를 가지고,
상기 상부 전극 지지 기구에 의해 상기 상부 전극과 상기 하부 전극 간의 거리를 최소로 하는 상기 상부 전극의 높이 위치에 있어서, 상기 처리 공간과 상기 상부 전극의 경계면으로부터 상기 상부 전극을 개재하여 접지 전위에 이르기까지의 고주파 전송로 상에서의 주파수 - 임피던스 특성에 존재하는 직렬 공진 주파수가 상기 제 1 고주파의 제 2 고조파의 주파수보다 높은 플라즈마 처리 장치.
A plasma generated by a high frequency discharge of a processing gas is generated in a processing space between an upper electrode and a lower electrode disposed to face each other in a vacuum-ventable tubular processing container that accommodates a substrate to be processed in and out, and under the plasma, the lower electrode A plasma processing apparatus for performing a desired process on the substrate held on an image,
An upper electrode support mechanism for movably supporting the upper electrode in a vertical direction at intervals from a side wall of the processing container;
A stretchable conductive partition wall connecting the upper electrode and the ceiling wall of the processing vessel from the rear surface side of the upper electrode when viewed from the lower electrode side;
A first high frequency power source for applying a first high frequency wave for generating plasma to the lower electrode,
The upper electrode includes an electrode body facing the lower electrode, a conductive back plate facing the ceiling wall of the processing container, and a periphery of the electrode body and the back plate such that voids are formed between the electrode body and the back plate. Has a ring-shaped dielectric to join the periphery,
At the height position of the upper electrode which minimizes the distance between the upper electrode and the lower electrode by the upper electrode supporting mechanism, from the interface between the processing space and the upper electrode to the ground potential via the upper electrode. And a series resonant frequency present in a frequency-impedance characteristic on a high frequency transmission line of the second harmonic of the first high frequency.
삭제delete 제 1 항에 있어서,
상기 하부 전극에 플라즈마로부터 상기 하부 전극 상의 기판에 이온을 인입하기 위한 제 2 고주파를 인가하는 제 2 고주파 전원을 가지는 플라즈마 처리 장치.
The method of claim 1,
And a second high frequency power source for applying a second high frequency power for introducing ions from the plasma to the substrate on the lower electrode to the lower electrode.
삭제delete 삭제delete 피처리 기판을 출입 가능하게 수용하는 진공 배기 가능한 통 형상의 처리 용기 내에 서로 대향하여 설치된 상부 전극 및 하부 전극 사이의 처리 공간에서 처리 가스의 고주파 방전에 의한 플라즈마를 생성하고, 상기 플라즈마 하에서 상기 하부 전극 상에 보지되는 상기 기판에 원하는 처리를 실시하는 플라즈마 처리 장치로서,
상기 상부 전극을 상기 처리 용기의 측벽으로부터 간격을 두고 상하 방향으로 이동 가능하게 지지하는 상부 전극 지지 기구와,
상기 하부 전극측에서 봤을 때 상기 상부 전극의 이면측에서 상기 상부 전극과 상기 처리 용기의 천장벽을 접속하는 신축 가능한 도전성의 격벽과,
상기 하부 전극에 플라즈마를 생성하기 위한 제 1 고주파를 인가하는 제 1 고주파 전원을 구비하고,
상기 상부 전극이, 상기 하부 전극과 대향하는 전극 본체와, 상기 처리 용기의 천장벽과 대향하는 도전성의 배판과, 상기 전극 본체와 상기 배판 사이에 샌드위치 하여 개재하는 유전체를 가지고,
상기 상부 전극과 상기 하부 전극 간의 거리가 최소가 되는 상기 상부 전극의 높이 위치에 있어서, 상기 처리 공간과 상기 상부 전극의 경계면으로부터 상기 상부 전극을 개재하여 접지 전위에 이르기까지의 고주파 전송로 상에서의 주파수 - 임피던스 특성에 존재하는 직렬 공진 주파수가 상기 제 1 고주파의 제 2 고조파의 주파수보다 높은 플라즈마 처리 장치.
A plasma generated by a high frequency discharge of a processing gas is generated in a processing space between an upper electrode and a lower electrode disposed to face each other in a vacuum-ventable tubular processing container that accommodates a substrate to be processed in and out, and under the plasma, the lower electrode A plasma processing apparatus for performing a desired process on the substrate held on an image,
An upper electrode support mechanism for movably supporting the upper electrode in a vertical direction at intervals from a side wall of the processing container;
A stretchable conductive partition wall connecting the upper electrode and the ceiling wall of the processing vessel from the rear surface side of the upper electrode when viewed from the lower electrode side;
A first high frequency power source for applying a first high frequency wave for generating plasma to the lower electrode,
The upper electrode has an electrode body facing the lower electrode, a conductive back plate facing the ceiling wall of the processing container, and a dielectric sandwiched between the electrode body and the back plate;
At a height position of the upper electrode where the distance between the upper electrode and the lower electrode is minimized, a frequency on a high frequency transmission path from the interface between the processing space and the upper electrode to the ground potential via the upper electrode; The series resonant frequency present in the impedance characteristic is higher than the frequency of the second harmonic of the first high frequency.
삭제delete 제 6 항에 있어서,
상기 하부 전극에 플라즈마로부터 상기 하부 전극 상의 기판에 이온을 인입하기 위한 제 2 고주파를 인가하는 제 2 고주파 전원을 가지는 플라즈마 처리 장치.
The method of claim 6,
And a second high frequency power source for applying a second high frequency power for introducing ions from the plasma to the substrate on the lower electrode to the lower electrode.
삭제delete 제 1 항 또는 제 6 항에 있어서,
상기 상부 전극의 상기 전극 본체에 필터 회로를 개재하여 직류 전압을 인가하는 직류 전원을 가지는 플라즈마 처리 장치.
The method according to claim 1 or 6,
And a direct current power source for applying a direct current voltage through a filter circuit to the electrode body of the upper electrode.
KR1020130006094A 2012-01-19 2013-01-18 Plasma processing apparatus KR102009369B1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012009114A JP2013149790A (en) 2012-01-19 2012-01-19 Plasma processing device
JPJP-P-2012-009114 2012-01-19

Publications (2)

Publication Number Publication Date
KR20130085387A KR20130085387A (en) 2013-07-29
KR102009369B1 true KR102009369B1 (en) 2019-08-09

Family

ID=48995610

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130006094A KR102009369B1 (en) 2012-01-19 2013-01-18 Plasma processing apparatus

Country Status (3)

Country Link
JP (1) JP2013149790A (en)
KR (1) KR102009369B1 (en)
TW (1) TWI582842B (en)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106711061B (en) * 2015-11-18 2019-11-29 北京北方华创微电子装备有限公司 Bogey and reaction chamber
CN108597990B (en) * 2018-05-29 2020-10-27 苏州因知成新能源有限公司 Semiconductor wafer pretreatment process
JP7141061B2 (en) * 2018-12-06 2022-09-22 東京エレクトロン株式会社 Plasma processing apparatus and plasma processing method
CN111326387B (en) 2018-12-17 2023-04-21 中微半导体设备(上海)股份有限公司 Capacitively coupled plasma etching equipment
JP7446145B2 (en) 2020-04-07 2024-03-08 東京エレクトロン株式会社 Substrate processing equipment
KR102470143B1 (en) * 2021-02-23 2022-11-23 김세현 Catalyst Composites Synthetic apparatus Using Plasma

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002343787A (en) * 2001-05-17 2002-11-29 Research Institute Of Innovative Technology For The Earth Plasma treatment equipment and its cleaning method
JP2008112589A (en) * 2006-10-27 2008-05-15 Tokyo Electron Ltd Plasma treatment device, plasma treatment method and memory medium
JP2011204764A (en) * 2010-03-24 2011-10-13 Tokyo Electron Ltd Substrate processing device

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5404984B2 (en) * 2003-04-24 2014-02-05 東京エレクトロン株式会社 Plasma monitoring method, plasma monitoring apparatus, and plasma processing apparatus
JP5231038B2 (en) * 2008-02-18 2013-07-10 東京エレクトロン株式会社 Plasma processing apparatus, plasma processing method, and storage medium
JP5643062B2 (en) * 2009-11-24 2014-12-17 東京エレクトロン株式会社 Plasma processing equipment
WO2011102083A1 (en) * 2010-02-19 2011-08-25 株式会社アルバック Plasma processing device and plasma processing method

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002343787A (en) * 2001-05-17 2002-11-29 Research Institute Of Innovative Technology For The Earth Plasma treatment equipment and its cleaning method
JP2008112589A (en) * 2006-10-27 2008-05-15 Tokyo Electron Ltd Plasma treatment device, plasma treatment method and memory medium
JP2011204764A (en) * 2010-03-24 2011-10-13 Tokyo Electron Ltd Substrate processing device

Also Published As

Publication number Publication date
TWI582842B (en) 2017-05-11
JP2013149790A (en) 2013-08-01
KR20130085387A (en) 2013-07-29
TW201344771A (en) 2013-11-01

Similar Documents

Publication Publication Date Title
KR102009369B1 (en) Plasma processing apparatus
US10529596B2 (en) Capacitive coupling plasma processing apparatus and method for using the same
US7537672B1 (en) Apparatus for plasma processing
KR102033180B1 (en) Plasma processing apparatus
JP5566498B2 (en) Inductively coupled plasma processing apparatus, plasma processing method, and storage medium
KR101061673B1 (en) Plasma processing apparatus, plasma processing method and storage medium
KR101446378B1 (en) Inductively coupled plasma processing apparatus
KR100979186B1 (en) Capacitively coupled plasma reactor
US20130112666A1 (en) Plasma processing apparatus
US20080110567A1 (en) Plasma confinement baffle and flow equalizer for enhanced magnetic control of plasma radial distribution
KR20130054184A (en) High-frequency antenna circuit and inductively coupled plasma processing apparatus
US7883600B2 (en) RF supply system and plasma processing apparatus
CN110416049A (en) The CCP etching device and its method of adjustable edge radio frequency plasma distribution
CN111430210B (en) Inductively coupled plasma processing apparatus
TWI658488B (en) Plasma processing device
JP2013077715A (en) Antenna unit for inductive coupling plasma, and inductive coupling plasma processing device
JP2003109946A (en) Plasma treatment device
US20230207266A1 (en) Substrate processing apparatus, harmonic control unit and harmonic control method
KR102570370B1 (en) Inductive coupling antena and plasma processing apparatus
JP5335875B2 (en) Plasma processing equipment
KR20100047158A (en) Inductively coupled plasma processing apparatus, plasma process method and storage medium

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant