KR102001056B1 - 산화물 박막트랜지스터를 포함하는 어레이 기판 및 그 제조방법 - Google Patents
산화물 박막트랜지스터를 포함하는 어레이 기판 및 그 제조방법 Download PDFInfo
- Publication number
- KR102001056B1 KR102001056B1 KR1020120081628A KR20120081628A KR102001056B1 KR 102001056 B1 KR102001056 B1 KR 102001056B1 KR 1020120081628 A KR1020120081628 A KR 1020120081628A KR 20120081628 A KR20120081628 A KR 20120081628A KR 102001056 B1 KR102001056 B1 KR 102001056B1
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- oxide semiconductor
- layer
- gate
- forming
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 42
- 239000010409 thin film Substances 0.000 title claims abstract description 36
- 238000004519 manufacturing process Methods 0.000 title description 25
- 239000010410 layer Substances 0.000 claims abstract description 158
- 239000004065 semiconductor Substances 0.000 claims abstract description 83
- 238000002161 passivation Methods 0.000 claims abstract description 55
- 239000011241 protective layer Substances 0.000 claims abstract description 15
- 239000000463 material Substances 0.000 claims description 43
- 238000000034 method Methods 0.000 claims description 35
- 229920002120 photoresistant polymer Polymers 0.000 claims description 21
- 239000004020 conductor Substances 0.000 claims description 17
- 238000009832 plasma treatment Methods 0.000 claims description 6
- 238000002834 transmittance Methods 0.000 claims description 6
- 238000001039 wet etching Methods 0.000 claims description 6
- 238000001312 dry etching Methods 0.000 claims description 4
- 239000011810 insulating material Substances 0.000 description 13
- 239000010949 copper Substances 0.000 description 8
- 238000005530 etching Methods 0.000 description 8
- 239000010936 titanium Substances 0.000 description 8
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 6
- 239000011651 chromium Substances 0.000 description 6
- 230000003071 parasitic effect Effects 0.000 description 6
- 238000004148 unit process Methods 0.000 description 6
- 229910004298 SiO 2 Inorganic materials 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 4
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 4
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 4
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 229910052804 chromium Inorganic materials 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 239000010931 gold Substances 0.000 description 4
- 229910052738 indium Inorganic materials 0.000 description 4
- 239000004973 liquid crystal related substance Substances 0.000 description 4
- 229910052750 molybdenum Inorganic materials 0.000 description 4
- 239000011733 molybdenum Substances 0.000 description 4
- 229910052709 silver Inorganic materials 0.000 description 4
- 239000004332 silver Substances 0.000 description 4
- 239000002356 single layer Substances 0.000 description 4
- 229910052719 titanium Inorganic materials 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 230000000903 blocking effect Effects 0.000 description 3
- 229910052735 hafnium Inorganic materials 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 3
- 229910000838 Al alloy Inorganic materials 0.000 description 2
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- 229910000881 Cu alloy Inorganic materials 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 2
- 229910001182 Mo alloy Inorganic materials 0.000 description 2
- 229910016027 MoTi Inorganic materials 0.000 description 2
- 229910004205 SiNX Inorganic materials 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 229910052793 cadmium Inorganic materials 0.000 description 2
- BDOSMKKIYDKNTQ-UHFFFAOYSA-N cadmium atom Chemical compound [Cd] BDOSMKKIYDKNTQ-UHFFFAOYSA-N 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 229910017052 cobalt Inorganic materials 0.000 description 2
- 239000010941 cobalt Substances 0.000 description 2
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- KYKLWYKWCAYAJY-UHFFFAOYSA-N oxotin;zinc Chemical compound [Zn].[Sn]=O KYKLWYKWCAYAJY-UHFFFAOYSA-N 0.000 description 2
- VSZWPYCFIRKVQL-UHFFFAOYSA-N selanylidenegallium;selenium Chemical compound [Se].[Se]=[Ga].[Se]=[Ga] VSZWPYCFIRKVQL-UHFFFAOYSA-N 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- JBQYATWDVHIOAR-UHFFFAOYSA-N tellanylidenegermanium Chemical compound [Te]=[Ge] JBQYATWDVHIOAR-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 229960001296 zinc oxide Drugs 0.000 description 2
- 239000011787 zinc oxide Substances 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- AJNVQOSZGJRYEI-UHFFFAOYSA-N digallium;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Ga+3].[Ga+3] AJNVQOSZGJRYEI-UHFFFAOYSA-N 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910001195 gallium oxide Inorganic materials 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
- 239000011701 zinc Substances 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
- H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13458—Terminal pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Optics & Photonics (AREA)
- Mathematical Physics (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은, 기판과; 상기 기판 상부에 형성되는 게이트전극과, 상기 게이트전극에 연결되는 게이트배선과; 상기 게이트전극 및 상기 게이트배선 상부에 형성되는 게이트절연층과; 상기 게이트전극에 대응되는 상기 게이트절연층 상부에 형성되는 산화물 반도체층과; 상기 게이트절연층 상부에 상기 산화물 반도체층과 동일층으로 형성되며, 상기 산화물 반도체층에 연결되는 화소전극과; 상기 산화물 반도체층 상부에 형성되는 제1보호층과; 상기 제1보호층 상부에 형성되며 상기 산화물 반도체층에 연결되는 소스전극과, 상기 소스전극에 연결되는 데이터배선과; 상기 소스전극, 상기 데이터배선 및 상기 화소전극 상부에 형성되는 제2보호층과; 상기 제2보호층 상부에 형성되는 공통전극을 포함하는 산화물 박막트랜지스터를 포함하는 어레이 기판을 제공한다.
Description
본 발명은 표시장치용 어레이 기판에 관한 것으로, 보다 상세하게는 산화물 박막트랜지스터를 포함하는 어레이 기판 및 그 제조방법에 관한 것이다.
최근 정보화 사회가 발전함에 따라, 디스플레이 분야에 대한 요구도 다양한 형태로 증가하고 있으며, 이에 부응하여 박형화, 경량화, 저소비 전력화 등의 특징을 지닌 다양한 종류의 평판표시장치(flat panel display: FPD), 예를 들어, 액정표시장치(liquid crystal display: LCD), 플라즈마 표시장치(plasma display panel: PDP), 유기발광다이오드 표시장치(organic light emitting diode: OLED) 등이 널리 연구되고 있다.
이러한 표시장치는, 다수의 화소영역을 포함하는 표시패널과, 표시패널에 신호 및 전원을 공급하 구동부로 구성되며, 다수의 화소영역에는 박막트랜지스터(thin film transistor: TFT)가 형성된다.
일반적으로 박막트지스터는 주로 비정질 실리콘(amorphous silicon) 등과 같은 반도체 물질을 이용하여 제작되며, 표시장치에 있어서 균일한 전기적 특성을 구현할 수 있다.
그런데, 최근 대면적 및 고해상도의 표시장치가 요구됨에 따라, 보다 빠른 신호처리속도와 함께 안정된 작동 및 내구성이 확보된 박막트랜지스터의 필요성이 대두되고 있으나, 비정질 실리콘 박막트랜지스터는 이동도(mobility)가 1cm2/Vsec 이하 이므로, 대면적 및 고해상도의 표시장치에 사용되기에 부족한 면이 부각되었다.
이에 따라, 이동도 및 오프전류 등의 전기적 특성이 우수한 산화물 반도체 물질로 액티브층을 포함하는 산화물 박막트랜지스터에 대한 연구가 활발히 진행되고 있다.
도 1은 종래의 산화물 박막트랜지스터를 포함하는 어레이 기판을 도시한 단면도로서, 프린지 필드 방식(fringe field mode) 액정표시장치에 사용되는 어레이 기판을 예를 들어 설명한다.
도 1에 도시한 바와 같이, 종래의 산화물 박막트랜지스터(T)는 게이트전극(20), 산화물 반도체층(30), 소스전극(50), 드레인전극(52)을 포함한다.
구체적으로, 기판(10) 상부에는 게이트전극(20)이 형성되고, 게이트전극(20) 상부에는 게이트절연층(22)이 형성된다.
게이트절연층(22) 상부의 게이트전극(20)에 대응되는 위치에는 산화물 반도체층(30)이 형성된다.
산화물 반도체층(40) 상부에는 식각 방지층(etch stopper)(40)이 형성되고, 식각 방지층(40) 상부에는 서로 이격되고 산화물 반도체층(40)의 양단에 각각 접촉하는 소스전극(50) 및 드레인전극(52)이 형성된다.
소스전극(50) 및 드레인전극(52) 상부에는 제1보호층(60)이 형성되고, 제1보호층(60) 상부의 화소영역에는 판 형태의 공통전극(70)이 형성된다.
공통전극(70)에는 제2보호층(80)이 형성되고, 제2보호층(80) 상부에는 제2보호층(80)을 노출하는 다수의 개구부(92)를 갖는 화소전극(90)이 형성된다.
여기서, 제1 및 제2보호층(60, 80)에는 드레인전극(52)을 노출하는 제1 및 제2드레인콘택홀(62, 82)이 각각 형성되고, 화소전극(90)은 제1 및 제2드레인콘택홀(62, 82)을 통하여 드레인전극(52)에 전기적으로 연결된다.
이러한 산화물 박막트랜지스터(T)에 있어서, 산화물 반도체층(30)은 IGZO(indium gallium zinc oxide), ZIO(zinc indium oxide), ZGO(zinc gallium oxide), ZTO(zinc tin oxide)와 같은 반도체 물질로 형성되며, 그 결과 산화물 박막트랜지스터(T)는 높은 이동도, 낮은 오프 전류, 균일한 정전류 등 뛰어난 전기적 특성을 나타낸다.
그러나, 산화물 박막트랜지스터를 포함하는 어레이 기판에서는, 식각 방지층(40) 형성을 위한 단위공정이 추가되므로, 제조를 위한 단위공정의 수가 증가하여 제조비용이 증가하는 문제가 있다.
특히, 프린지 필드 방식(fringe field switching mode: FFS mode) 또는 평면 정렬 방식(in-plane switching mode: IPS mode) 액정표시장치용 어레이 기판에 있어서는, 공통전극(70) 및 화소전극(90)을 모두 어레이 기판에 형성하여야 하므로, 제조를 위한 단위공정의 수가 더욱 증가하고 제조비용이 더욱 증가하는 문제가 있다.
예를 들어, 어레이 기판 제조를 위한 단위공정을 노광식각(photolithography) 공정에 사용되는 마스크를 기준으로 구분하면, 어레이 기판의 제조공정은, 게이트전극(20)을 형성하기 위한 제1마스크공정, 산화물 반도체층(30)을 형성하기 위한 제2마스크공정, 식각 방지층(40) 형성을 위한 제3마스크공정, 소스전극(50) 및 드레인전극(52) 형성을 위한 제4마스크공정, 제1드레인콘택홀(62)을 갖는 제1보호층(60) 형성을 위한 제5마스크공정, 공통전극(70) 형성을 위한 제6마스크공정, 제2드레인콘택홀(72)을 갖는 제2보호층(70) 형성을 위한 제7마스크공정, 화소전극(90) 형성을 위한 제8마스크공정을 포함한다.
즉, 산화물 박막트랜지스터를 포함하는 어레이 기판은 제1 내지 제8마스크공정을 통하여 제조되므로, 제조시간 및 제조비용이 증가하는 문제가 있다.
또한, 드레인전극(52)과 게이트전극(20)의 중첩에 의한 기생용량(Cgd)에 의하여 신호지연이 발생하며, 이러한 신호지연은 표시장치의 영상표시 특성을 저하시키는 원인이 된다.
그리고, 드레인전극(52)은 불투명한 금속으로 이루어지므로, 드레인전극(52)이 형성되는 부분은 영상표시에 이용할 수 없으므로 개구율이 저하되는 문제가 있다.
본 발명은, 이러한 문제점을 해결하기 위하여 제시된 것으로, 산화물 반도체층과 화소전극이 동일층으로 형성되는 박막트랜지스터를 포함하는 어레이 기판 및 어레이 기판의 제조방법을 제공하는 것을 목적으로 한다.
위와 같은 과제의 해결을 위해, 본 발명은, 기판과; 상기 기판 상부에 형성되는 게이트전극과, 상기 게이트전극에 연결되는 게이트배선과; 상기 게이트전극 및 상기 게이트배선 상부에 형성되는 게이트절연층과; 상기 게이트전극에 대응되는 상기 게이트절연층 상부에 형성되는 산화물 반도체층과; 상기 게이트절연층 상부에 상기 산화물 반도체층과 동일층으로 형성되며, 상기 산화물 반도체층에 연결되는 화소전극과; 상기 산화물 반도체층 상부에 형성되는 제1보호층과; 상기 제1보호층 상부에 형성되며 상기 산화물 반도체층에 연결되는 소스전극과, 상기 소스전극에 연결되는 데이터배선과; 상기 소스전극, 상기 데이터배선 및 상기 화소전극 상부에 형성되는 제2보호층과; 상기 제2보호층 상부에 형성되는 공통전극을 포함하는 산화물 박막트랜지스터를 포함하는 어레이 기판을 제공한다.
여기서, 상기 산화물 박막트랜지스터를 포함하는 어레이 기판은, 상기 게이트배선의 일단에 형성되는 게이트패드와; 상기 데이터배선의 일단에 형성되는 데이터패드와; 상기 제2보호층 상부에 상기 공통전극과 동일층, 동일물질로 형성되며 상기 게이트패드에 연결되는 게이트패드 전극과; 상기 제2보호층 상부에 상기 공통전극과 동일층, 동일물질로 형성되며 상기 데이터패드에 연결되는 데이터패드 전극을 더 포함할 수 있다.
그리고, 상기 제1보호층은, 상기 화소전극과 상기 게이트패드에 대응되는 상기 게이트절연층을 노출하는 개구영역을 포함할 수 있다.
또한, 상기 산화물 반도체층 및 상기 화소전극은 산화물 반도체 물질로 이루어질 수 있다.
한편, 본 발명은, 기판 상부에 게이트전극과, 상기 게이트전극에 연결되는 게이트배선을 형성하는 제1단계와; 상기 게이트전극 및 상기 게이트배선 상부에 게이트절연층을 형성하고, 상기 게이트절연층 상부에 산화물 반도체물질 패턴을 형성하는 제2단계와; 상기 산화물 반도체물질 패턴 상부에 제1보호층을 형성하는 제3단계와; 상기 제1보호층 상부에 상기 산화물 반도체물질 패턴에 연결되는 소스전극과, 상기 소스전극에 연결되는 데이터배선을 형성하고, 상기 제1보호층에 상기 산화물 반도체물질 패턴을 노출하는 개구영역을 형성하는 제4단계와; 상기 개구영역을 통하여 노출된 상기 산화물 반도체물질 패턴을 플라즈마 처리하여, 플라즈마 처리된 상기 산화물 반도체물질 패턴을 화소전극으로 형성하는 제5단계와; 상기 소스전극, 상기 데이터배선 및 상기 화소전극 상부에 제2보호층을 형성하는 제6단계와; 상기 제2보호층 상부에 공통전극을 형성하는 제7단계를 포함하는 산화물 박막트랜지스터를 포함하는 어레이 기판의 제조방법을 제공한다.
여기서, 상기 제4단계는 하나의 마스크공정으로 수행될 수 있다.
그리고, 상기 제4단계는, 상기 제1보호층 상부에 도전물질층을 형성하는 단계와; 상기 도전물질층 상부에 포토레지스트 패턴을 형성하는 단계와; 상기 포토레지스트 패턴 외부로 노출된 상기 도전물질층을 습식식각 하여 상기 소스전극 및 상기 데이터배선을 형성하는 단계와; 상기 포토레지스트 패턴 외부로 노출된 상기 제1보호층을 건식식각 하여 상기 개구영역을 형성하는 단계를 포함할 수 있다.
그리고, 상기 습식식각에 의하여 상기 소스전극 및 상기 데이터배선이 과식각 되어 상기 포토레지스트 패턴 하부에 언더컷이 발생할 수 있다.
또한, 상기 제1단계는 상기 게이트배선의 일단에 게이트패드를 형성하는 단계를 포함하고, 상기 제4단계는 상기 데이터배선의 일단에 데이터패드를 형성되는 단계를 포함하고, 상기 제7단계는 상기 제2보호층 상부에 상기 게이트패드에 연결되는 게이트패드 전극과 상기 제2보호층 상부에 상기 데이터패드에 연결되는 데이터패드 전극을 형성하는 단계를 포함할 수 있다.
그리고, 상기 플라즈마 처리에 의하여, 상기 산화물 반도체물질 패턴의 투과율은 증가하고 상기 산화물 반도체물질 패턴의 면저항은 감소할 수 있다.
본 발명은, 산화물 박막트랜지스터를 포함하는 어레이 기판을 6개의 마스크공정으로 제조함으로써, 단위공정 수를 감소시켜 어레이 기판의 제조공정을 간소화하고 제조시간을 단축하고 제조비용을 절감하는 효과가 있다.
그리고, 산화물 박막트랜지스터를 포함하는 어레이 기판에 있어서, 산화물 반도체층과 화소전극을 동일층으로 형성함으로써, 드레인전극을 생략하여 기생용량을 최소화하고 개구율을 개선하는 효과가 있다.
도 1은 종래의 산화물 박막트랜지스터를 포함하는 어레이 기판을 도시한 단면도.
도 2는 본 발명의 실시예에 따른 산화물 박막트랜지스터를 포함하는 어레이 기판의 평면도.
도 3은 본 발명의 실시예에 따른 산화물 박막트랜지스터를 포함하는 어레이 기판의 단면도.
도 4a 내지 4h는 본 발명의 실시예에 따른 산화물 박막트랜지스터를 포함하는 어레이 기판의 제조공정을 도시한 단면도.
도 2는 본 발명의 실시예에 따른 산화물 박막트랜지스터를 포함하는 어레이 기판의 평면도.
도 3은 본 발명의 실시예에 따른 산화물 박막트랜지스터를 포함하는 어레이 기판의 단면도.
도 4a 내지 4h는 본 발명의 실시예에 따른 산화물 박막트랜지스터를 포함하는 어레이 기판의 제조공정을 도시한 단면도.
이하, 첨부한 도면을 참조하여 본 발명에 따른 산화물 박막트랜지스터를 포함하는 어레이 기판에 대해 설명하는데, 프린지 필드 방식 액정표시장치에 사용되는 어레이 기판을 예로 들어 설명한다.
도 2는 본 발명의 실시예에 따른 산화물 박막트랜지스터를 포함하는 어레이 기판의 평면도이고, 도 3은 본 발명의 실시예에 따른 산화물 박막트랜지스터를 포함하는 어레이 기판의 단면도로서, 도 2의 절단선 III-III에 따라 절단한 단면에 대응되는 도면이다.
도 2 및 도 3에 도시한 바와 같이, 어레이 기판은 서로 교차하는 게이트배선(122) 및 데이터배선(152)에 의하여 정의되는 다수의 화소영역(P)을 포함하고, 각 화소영역(P)에는 산화물 박막트랜지스터(T)가 형성된다.
구체적으로, 유리 또는 플라스틱 등으로 이루어지는 투명한 기판(110) 상부에는 게이트전극(120), 게이트배선(122) 및 게이트패드(124)가 형성된다.
게이트배선(122)은 일방향을 따라 형성되고, 게이트전극(120)은 게이트배선(122)에 연결되어 각 화소영역(P)에 형성되고, 게이트패드(124)는 게이트배선(122) 일단에 연결되어 비표시영역에 형성된다.
구체적으로, 게이트전극(120), 게이트배선(122) 및 게이트패드(124)은, 알루미늄(Al), 알루미늄 합금(AlNd), 구리(Cu), 구리합금, 크롬(Cr), 몰리브덴(Mo) 및 몰리브덴 합금(MoTi) 등의 도전성 물질의 단일층 또는 다중층으로 이루어질 수 있으며, 알루미늄(Al), 구리(Cu), 은(Ag), 티타늄(Ti)과 같은 금속에 칼슘(Ca), Mg(마그네슘), 아연(Zn), 티타늄(Ti), 몰리브덴(Mo), 니켈(Ni), 지르코늄(Zr), 카드뮴(Cd), 금(Au), 은(Ag), 코발트(Co), 인(In), 탄탈(Ta), 하프늄(Hf), 텅스텐(W) 및 크롬(Cr) 중 하나 이상이 포함된 합금의 단일층 또는 다중층으로 이루어질 수 있다.
게이트전극(120), 게이트배선(122) 및 게이트패드(124) 상부에는 게이트절연층(126)이 형성된다.
구체적으로, 게이트절연층(126)은 화학기상증착(chemical vapor deposition: CVD)을 통해 산화실리콘(SiO2) 또는 질화실리콘(SiNx)으로 형성하거나, 용액성 물질의 도포(coating)를 통해 알루미늄(Al) 산화물 또는 하프늄(Hf) 산화물로 형성할 수 있다.
게이트절연층(126) 상부의 게이트전극(120)에 대응되는 부분에는 산화물 반도체층(130)이 형성되고, 게이트절연층(126) 상부의 화소영역(P)에 대응되는 부분에는 판(plate) 형상의 화소전극(132)이 형성된다.
산화물 반도체층(130) 및 화소전극(132)은 동일층으로 이루어지며, 서로 직접 연결된다.
구체적으로, IGZO(Indium Gallium Zinc Oxide), ZTO(Zinc Tin Oxide), ZIO(Zinc Indium Oxide)와 같은 산화물 반도체물질로 산화물 반도체물질 패턴(도 4b의 130a)을 형성한 후, 후속공정에서 제1보호층(140)을 통하여 노출되는 산화물 반도체물질 패턴(130a)의 일부분을 플라즈마 처리하여 화소전극(132)을 형성하고, 제1보호층(140)에 의하여 가려지는 산화물 반도체물질 패턴(130a)의 나머지 부분은 플라즈마 처리되지 않고 산화물 반도체층(130)으로 기능하게 된다.
이러한 산화물 반도체층(130) 및 화소전극(132)의 형성공정은 뒤에서 다시 상세하게 설명한다.
산화물 반도체층(130) 및 화소전극(132) 상부에는 제1보호층(140)이 형성되는데, 제1보호층(140)은 화소전극(132)과 마주보는 산화물 반도체층(130)의 일단을 노출하는 소스 콘택홀(142)과, 화소영역(P)에 대응되는 화소전극(132)을 노출하는 개구영역(OA)을 포함한다.
구체적으로, 도포(coating)를 통한 벤조사이클로부텐(benzocyclobutene: BCB) 또는 포토 아크릴(photo-acryl)과 같은 유기절연물질이나, 화학기상증착(CVD)을 통한 산화실리콘(SiO2) 또는 질화실리콘(SiNx)과 같은 무기절연물질로 제1절연물질층(미도시)을 형성한 후, 노광식각 공정을 통하여 제1절연물질층(미도시)을 선택적으로 제거하여 산화물 반도체층(130)을 노출하는 소스 콘택홀(142)을 형성하고, 후속공정에서 소스전극(150), 데이터배선(152) 및 데이터패드(154) 사이로 노출되는 제1절연물질층을 제거하여 화소전극(132)을 노출하는 개구영역(OA)을 형성한다.
이러한 제1보호층(140) 형성공정은 뒤에서 다시 상세하게 설명한다.
제1보호층(140) 상부에는 소스전극(150), 데이터배선(152) 및 데이터패드(154)가 형성된다.
데이터배선(152)은 게이트배선(122)과 교차하여 다수의 화소영역(P)을 정의하고, 소스전극(150)은 데이터배선(152)에 연결되어 소스 콘택홀(142)을 통하여 산화물 반도체층(130)에 전기적으로 연결되며, 데이터패드(154)는 데이터배선(152)의 일단에 연결되어 비표시영역에 형성된다.
구체적으로, 소스전극(150), 데이터배선(152) 및 데이터패드(154)는, 알루미늄(Al), 알루미늄 합금(AlNd), 구리(Cu), 구리합금, 크롬(Cr), 몰리브덴(Mo) 및 몰리브덴 합금(MoTi) 등의 도전성 물질의 단일층 또는 다중층으로 이루어질 수 있으며, 알루미늄(Al), 구리(Cu), 은(Ag), 티타늄(Ti)과 같은 금속에 칼슘(Ca), Mg(마그네슘), 아연(Zn), 티타늄(Ti), 몰리브덴(Mo), 니켈(Ni), 지르코늄(Zr), 카드뮴(Cd), 금(Au), 은(Ag), 코발트(Co), 인(In), 탄탈(Ta), 하프늄(Hf), 텅스텐(W) 및 크롬(Cr) 중 하나 이상이 포함된 합금의 단일층 또는 다중층으로 이루어질 수 있다.
소스전극(150), 데이터배선(152) 및 데이터패드(154) 상부에는 제2보호층(160)이 형성되는데, 제2보호층(160)은 제1보호층(140)을 통하여 노출되는 화소전극(132)과 게이트절연층(126) 상부에도 형성된다.
여기서, 제2보호층(160) 및 게이트절연층(126)은 게이트패드(124)를 노출하는 게이트패드 콘택홀(162)을 포함하고, 제2보호층(160)은 데이터패드(154)를 노출하는 데이터패드 콘택홀(164)을 포함한다.
구체적으로, 도포(coating)를 통한 벤조사이클로부텐(benzocyclobutene: BCB) 또는 포토 아크릴(photo-acryl)과 같은 유기절연물질이나, 화학기상증착(CVD)을 통한 산화실리콘(SiO2) 또는 질화실리콘(SiNx)과 같은 무기절연물질로 제2절연물질층(미도시)을 형성한 후, 노광식각 공정을 통하여 제2절연물질층 및 게이트절연층(126)을 선택적으로 제거하여 게이트패드(124)를 노출하는 게이트패드 콘택홀(162)을 형성하고, 제2절연물질층(미도시)을 선택적으로 제거하여 데이터패드(154)를 노출하는 데이터패드 콘택홀(164)을 형성한다.
제2보호층(160) 상부에는 공통전극(170), 게이트패드 전극(172) 및 데이터패드 전극(174)이 형성된다.
공통전극(170)은 하부의 제2보호층(160)을 노출하고 서로 이격되는 다수의 개구부(170a)를 포함하고, 게이트패드 전극(172)은 게이트패드 콘택홀(162)을 통하여 게이트패드(124)에 전기적으로 연결되고, 데이터패드 전극(174)은 데이터패드 콘택홀(164)을 통하여 데이터패드(154)에 전기적으로 연결된다.
공통전극(170), 게이트패드 전극(172) 및 데이터패드 전극(174)은 인듐-틴-옥사이드(induium-tin-oxide: ITO) 또는 인듐-징크-옥사이드(indium-zinc-oxide: IZO) 등의 투명 도전성 물질로 이루어질 수 있다.
도 2 및 도 3의 실시예에서는, 공통전극(170)을 다수의 개구부(170a)를 포함하는 판 형상으로 형성하였으나, 다른 실시예에서는 공통전극(170)을 서로 이격되는 다수의 바(bar) 형상으로 형성할 수도 있으며, 다수의 개구부(170a) 또는 다수의 바 형상을 1회 이상 절곡함으로써 시야각 개선을 위한 멀티 도메인 표시장치에 적용할 수도 있다.
이와 같은 어레이 기판에서, 게이트전극(120), 게이트절연층(126), 산화물 반도체층(130), 소스전극(150) 및 화소전극(132)은 바텀 게이트 타입(bottom gate type)의 산화물 박막트랜지스터(T)를 구성하는데, 소스전극(150)과 이격되고 산화물 반도체층(130)과 연결되는 제1보호층(140) 상부의 드레인전극이 생략되고, 산화물 반도체층(130)에 직접 연결되는 동일층의 화소전극(132)이 드레인전극의 역할을 하는 것이 특징이다.
즉, 산화물 반도체층(130)을 위한 산화물 반도체 물질층의 일부를 플라즈마 처리하여 투과율을 증가시키고 면저항을 저감(전기전도도 증가)함으로써, 화소전극(132)으로 사용함과 동시에 산화물 박막트랜지스터(T)의 드레인전극으로 사용한다.
이에 따라, 드레인전극 형성을 위한 별도의 단위공정을 생략함으로써 어레이 기판의 제조공정을 간소화하고 제조시간을 단축하고 제조비용을 절감할 수 있다.
또한, 불투명한 드레인전극 대신 투명한 화소전극(132)을 드레인전극으로 사용함으로써 표시장치의 개구율을 개선할 수 있으며, 게이트전극(120)과 드레인전극의 중첩을 감소시킴으로써 기생용량을 최소화할 수 있다.
도 2 및 도 3의 실시예에서는, 소스전극(150)과 산화물 반도체층(130)의 접촉부와 산화물 반도체층(130)과 화소전극(132)의 접촉부 사이에 형성되는 채널(channel)을 직사각형 형상 또는 사다리꼴 형상으로 형성하는 것을 예로 들었다.
그런데, 소스 콘택홀(142)의 형상 변경에 의하여 소스전극(150)과 산화물 반도체층(130)의 접촉부의 형태가 결정되고, 소스전극(150)의 형상 변경에 의하여 산화물 반도체층(130)과 화소전극(132)의 접촉부의 형태가 결정될 수 있으므로, 다른 실시예에서는 소스 콘택홀(142)의 형상 및 소스전극(150)의 형상을 변경함으로써 채널을 U자 형태로 형성하고 개구율 감소 없이 구동전류를 증가시킬 수도 있다.
이와 같은 어레이 기판의 제조공정을 도면을 참조하여 설명한다.
도 4a 내지 4h는 본 발명의 실시예에 따른 산화물 박막트랜지스터를 포함하는 어레이 기판의 제조공정을 도시한 단면도로서, 도 2의 절단선 III-III에 따라 절단한 단면에 대응되는 도면이다.
도 4a에 도시한 바와 같이, 기판(110) 상부에 도전성 물질로 제1도전물질층(미도시)을 형성한 후, 제1마스크를 이용한 노광식각 공정을 통하여 제1도전물질층을 선택적으로 제거하여 게이트전극(120), 게이트배선(도 2의 122) 및 게이트패드(124)를 형성한다.
도 4b에 도시한 바와 같이, 게이트전극(120), 게이트배선(도 2의 122) 및 게이트패드(124) 상부에 절연물질로 게이트절연층(126)을 형성하고, 게이트절연층(126) 상부에 산화물 반도체물질로 산화물 반도체물질층(미도시)을 형성한 후, 제2마스크를 이용한 노광식각 공정을 통하여 산화물 반도체물질층을 선택적으로 제거하여 산화물 반도체물질 패턴(130a)을 형성한다.
도 4c에 도시한 바와 같이, 산화물 반도체물질 패턴(130a) 상부에 절연물질로 제1보호층(140)을 형성하고, 제3마스크를 이용한 노광식각 공정을 통하여 제1보호층(140)을 선택적으로 제거하여 산화물 반도체물질 패턴(130a)의 일단을 노출하는 소스 콘택홀(142)을 형성한다.
도 4d에 도시한 바와 같이, 소스 콘택홀(142)을 포함하는 제1보호층(140) 상부에 도전성 물질로 제2도전물질층(미도시)을 형성하고, 제2도전물질층 상부에 포토레지스트(photoresist: PR)를 도포하여 포토레지스트층을 형성한 후, 제4마스크를 이용한 노광 공정을 통하여 포토레지스트층을 노광 및 현상하여 포토레지스트 패턴(156)을 형성한다.
그리고, 식각을 통하여, 바람직하게는 습식식각(wet etch)을 통하여 포토레지스트 패턴(156) 외부로 노출된 제2도전물질층을 선택적으로 제거하여 소스전극(150), 데이터배선(152) 및 데이터패드(154)를 형성한다.
이때, 소스전극(150), 데이터배선(152) 및 데이터패드(154) 각각의 가장자리가 포토레지스트 패턴(156)의 가장자리보다 안쪽에 형성되도록 과식각(over-etch) 함으로써, 포토레지스트 패턴(156) 하부에 언더컷(undercut)이 발생하도록 할 수 있다.
이와 같이, 소스전극(150), 데이터배선(152) 및 데이터패드(154) 각각을 과식각 하는 이유는, 후속되는 공정에서 포토레지스트 패턴(156)을 그대로 이용하여 제1보호층(140)의 개구영역(OA)의 경계(후속공정의 산화물 반도체층(130)(즉, 채널영역)과 화소전극(132)(드레인전극 역할)의 경계에 대응됨)는 설계대로 형성하면서, 동시에 소스전극(150), 데이터배선(152) 및 데이터패드(154)가 식각에 방해되지 않도록 하고, 소스전극(150), 데이터배선(152) 및 데이터패드(154)를 제1보호층(140) 상부에 안정적으로 형성하기 위함이다.
특히, 소스전극(150)의 일단이 게이트전극(120)을 최대로 노출하도록 함으로써, 게이트전극(120)과 소스전극(150)의 중첩영역과 게이트전극(120) 상부의 산화물 반도체층(130)(즉, 채널영역)과 소스전극(150)의 중첩영역이 최소화 하기 위하여 소스전극(150)을 과식각 하며, 그 결과 소스전극(150)과 게이트전극(120) 사이의 기생용량(Cgs)이 최소화 되고 소스전극(150)에 의한 채널영역의 악영향이 최소화 된다.
도 4e에 도시한 바와 같이, 식각을 통하여, 바람직하게는 건식식각(dry etch)을 통하여 포토레지스트 패턴(156) 외부로 노출된 제1보호층(140)을 선택적으로 제거하여 개구영역(OA)을 형성한다.
즉, 제1보호층(140)은 소스전극(150), 데이터배선(152) 및 데이터패드(154)에 대응되는 영역에만 잔존하게 되고, 제1보호층(140)의 개구영역(OA)은 소스전극(150), 데이터배선(152) 및 데이터패드(154)를 제외한 나머지 영역의 노출한다.
따라서, 제1보호층(140)의 개구영역(OA)은 화소영역(P)에 대응되는 산화물 반도체물질 패턴(130a)과 게이트패드(124) 상부의 게이트절연층(126)을 노출한다.
그리고, 제1보호층(140)의 개구영역(OA)을 형성한 후, 스트립(strip) 공정을 통하여 포토레지스트 패턴(156)을 제거함으로써, 개구영역(OA)을 포함하는 제1보호층(140)과, 소스전극(150), 데이터배선(152) 및 데이터패드(154)을 완성한다.
도 4d 및 도 4e의 실시예에서는, 단일 두께의 포토레지스트 패턴(156)을 이용하여 습식식각 및 건식식각을 순차적으로 진행함으로써, 제1보호층(160) 상부의 소스전극(150), 데이터배선(152) 및 데이터패드(154)와 제1보호층(160)의 개구영역(OA)을 형성하였으나, 다른 실시예에서는 반투과 마스크를 이용하여 소스전극(150), 데이터배선(152) 및 데이터패드(154)와 개구영역(OA)을 형성할 수도 있다.
즉, 서로 다른 투과율을 갖는 투과영역, 반투과영역 및 차단영역을 포함하는 반투과 마스크를 이용하여 제2도전물질층 상부에 제1두께와 제1두께보다 큰 제2두께를 갖는 포토레지스트 패턴을 형성한 후, 식각, 애싱(ashing) 및 식각을 순차적으로 진행함으로써, 소스전극(150), 데이터배선(152) 및 데이터패드(154)와 개구영역(OA)을 형성할 수 있다.
이때, 반투과 마스크의 반투과영역은 투과영역보다 작고 차단영역보다 큰 투과율을 가질 수 있으며, 반투과 마스크의 투과영역, 반투과영역 및 차단영역은 각각 포토레지스트 패턴이 제거되는 부분, 포토레지스트 패턴 중 제1두께를 갖는 부분 및 포토레지스트 패턴 중 제2두께를 갖는 부분에 대응될 수 있다.
또한, 반투과 마스크의 투과영역은 개구영역(OA)에 대응되고, 반투과 마스크의 반투과영역은 소스전극(150), 데이터배선(152) 및 데이터패드(154)를 통하여 노출되는 제1보호층(140)에 대응되고, 반투과 마스크의 차단영역은 소스전극(150), 데이터배선(152) 및 데이터패드(154)에 대응될 수 있다.
도 4f에 도시한 바와 같이, 제1보호층(140)의 개구영역(OA)을 통하여 노출된 산화물 반도체물질 패턴(도 4e의 130a)을 플라즈마 처리하는데, 플라즈마 처리에 의하여 노출된 산화물 반도체물질 패턴(130a)의 투과율이 증가하고 전기전도도가 증가하고 면저항이 감소하고, 그 결과 플라즈마 처리된 산화물 반도체물질 패턴(130a)은 데이터신호가 인가되고 백라이트 유닛의 빛이 통과하는 화소전극(132)으로 기능한다.
예를 들어, 수소(H), 아르곤(Ar), 산소(O) 등의 플라즈마 표면처리에 의하여 산화물 반도체물질의 표면을 금속화(metallization) 할 수 있으며, 플라즈마 처리된 산화물 반도체물질은 약 94% 이상의 투과율과 약 40Ω/□ 이상의 면저항(sheet resistance)을 갖게 되어 화소전극 등에 사용될 수 있다.
따라서, 산화물 반도체물질 패턴(130a)에 있어서, 제1보호층(140)의 개구영역(OA)을 통하여 노출된 부분은 플라즈마 처리에 의하여 화소전극(132)이 되어 동시에 산화물 박막트랜지스터(T)의 드레인전극 역할을 하며, 제1보호층(140)에 의하여 덮인 부분은 산화물 반도체층(130)이 되어 산화물 박막트랜지스터(T)의 액티브층 역할을 한다.
도 4g에 도시한 바와 같이, 소스전극(150), 데이터배선(152) 및 데이터패드(154)와 화소전극(132) 상부에 절연물질로 제2보호층(160)을 형성하고, 제5마스크를 이용한 노광식각 공정을 통하여 제2보호층(160)을 선택적으로 제거하여 게이트패드(124)를 노출하는 게이트패드 콘택홀(162)과 데이터패드(154)를 노출하는 데이터패드 콘택홀(164)을 형성한다.
도 4h에 도시한 바와 같이, 게이트패드 콘택홀(162) 및 데이터패드 콘택홀(164)을 포함하는 제2보호층(160) 상부에 투명 도전성물질을 이용하여 투명 도전성물질층(미도시)을 형성한 후, 제6마스크를 이용한 노광식각 공정을 통하여 투명 도전성물질층 선택적으로 제거하여 공통전극(170), 게이트패드 전극(172) 및 데이터패드 전극(174)을 형성한다.
이상과 같이, 본 발명의 실시예에 따른 산화물 박막트랜지스터를 포함하는 어레이 기판은, 제1 내지 제6마스크공정을 통하여 제조할 수 있으므로, 종래에 비하여 마스크공정의 수를 감소시킬 수 있다.
따라서, 어레이 기판의 제조공정을 간소화하고 제조시간을 단축하고 제조비용을 절감할 수 있다.
또한, 불투명한 드레인전극 대신 투명한 화소전극(132)을 드레인전극으로 사용함으로써 표시장치의 개구율을 개선할 수 있으며, 게이트전극(120)과 드레인전극의 중첩을 감소시킴으로써 기생용량을 최소화할 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자는 하기의 특허청구범위에 기재된 본 발명의 기술적 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
110: 기판 120: 게이트전극
126: 게이트절연층 130: 산화물 반도체층
132: 화소전극 140: 제1보호층
150: 소스전극 160: 제2보호층
170: 공통전극
126: 게이트절연층 130: 산화물 반도체층
132: 화소전극 140: 제1보호층
150: 소스전극 160: 제2보호층
170: 공통전극
Claims (10)
- 삭제
- 삭제
- 삭제
- 삭제
- 기판 상부에 게이트전극과, 상기 게이트전극에 연결되는 게이트배선을 형성하는 제1단계와;
상기 게이트전극 및 상기 게이트배선 상부에 게이트절연층을 형성하고, 상기 게이트절연층 상부에 산화물 반도체물질 패턴을 형성하는 제2단계와;
상기 산화물 반도체물질 패턴 상부에 상기 산화물 반도체물질 패턴의 일단을 노출하는 소스 콘택홀을 갖는 제1보호층을 형성하는 제3단계와;
상기 제1보호층 상부에 상기 소스 콘택홀을 통하여 상기 산화물 반도체물질 패턴에 연결되는 소스전극과, 상기 소스전극에 연결되는 데이터배선을 형성하고, 상기 제1보호층에 상기 소스전극 및 상기 데이터배선을 제외한 나머지 영역의 상기 산화물 반도체물질 패턴을 노출하는 개구영역을 형성하는 제4단계와;
상기 개구영역을 통하여 노출된 상기 산화물 반도체물질 패턴을 플라즈마 처리하여, 플라즈마 처리된 상기 산화물 반도체물질 패턴을 화소전극으로 형성하는 제5단계와;
상기 소스전극, 상기 데이터배선 및 상기 화소전극 상부에 제2보호층을 형성하는 제6단계와;
상기 제2보호층 상부에 공통전극을 형성하는 제7단계
를 포함하는 산화물 박막트랜지스터를 포함하는 어레이 기판의 제조방법.
- 제 5 항에 있어서,
상기 제4단계는 하나의 마스크공정으로 수행되는 산화물 박막트랜지스터를 포함하는 어레이 기판의 제조방법.
- 제 5 항에 있어서,
상기 제4단계는,
상기 제1보호층 상부에 도전물질층을 형성하는 단계와;
상기 도전물질층 상부에 포토레지스트 패턴을 형성하는 단계와;
상기 포토레지스트 패턴 외부로 노출된 상기 도전물질층을 습식식각 하여 상기 소스전극 및 상기 데이터배선을 형성하는 단계와;
상기 포토레지스트 패턴 외부로 노출된 상기 제1보호층을 건식식각 하여 상기 개구영역을 형성하는 단계
를 포함하는 산화물 박막트랜지스터를 포함하는 어레이 기판의 제조방법.
- 제 7 항에 있어서,
상기 습식식각에 의하여 상기 소스전극 및 상기 데이터배선이 과식각 되어 상기 포토레지스트 패턴 하부에 언더컷이 발생하는 산화물 박막트랜지스터를 포함하는 어레이 기판의 제조방법.
- 제 5 항에 있어서,
상기 제1단계는 상기 게이트배선의 일단에 게이트패드를 형성하는 단계를 포함하고,
상기 제4단계는 상기 데이터배선의 일단에 데이터패드를 형성되는 단계를 포함하고,
상기 제7단계는 상기 제2보호층 상부에 상기 게이트패드에 연결되는 게이트패드 전극과 상기 제2보호층 상부에 상기 데이터패드에 연결되는 데이터패드 전극을 형성하는 단계를 포함하는 산화물 박막트랜지스터를 포함하는 어레이 기판의 제조방법.
- 제 5 항에 있어서,
상기 플라즈마 처리에 의하여, 상기 산화물 반도체물질 패턴의 투과율은 증가하고 상기 산화물 반도체물질 패턴의 면저항은 감소하는 산화물 박막트랜지스터를 포함하는 어레이 기판의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020120081628A KR102001056B1 (ko) | 2012-07-26 | 2012-07-26 | 산화물 박막트랜지스터를 포함하는 어레이 기판 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020120081628A KR102001056B1 (ko) | 2012-07-26 | 2012-07-26 | 산화물 박막트랜지스터를 포함하는 어레이 기판 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20140014759A KR20140014759A (ko) | 2014-02-06 |
| KR102001056B1 true KR102001056B1 (ko) | 2019-07-17 |
Family
ID=50264590
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020120081628A KR102001056B1 (ko) | 2012-07-26 | 2012-07-26 | 산화물 박막트랜지스터를 포함하는 어레이 기판 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR102001056B1 (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6375165B2 (ja) | 2014-07-23 | 2018-08-15 | 株式会社ジャパンディスプレイ | 表示装置 |
| KR102477984B1 (ko) | 2015-12-11 | 2022-12-15 | 삼성디스플레이 주식회사 | 액정 표시 장치 및 그 제조 방법 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008040343A (ja) * | 2006-08-09 | 2008-02-21 | Nec Corp | 薄膜トランジスタアレイ、その製造方法及び液晶表示装置 |
| JP2010147351A (ja) * | 2008-12-20 | 2010-07-01 | Videocon Global Ltd | 液晶表示装置及びその製造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101695725B1 (ko) * | 2009-12-29 | 2017-01-24 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이 기판의 제조방법 |
| KR101848497B1 (ko) * | 2010-11-19 | 2018-04-13 | 엘지디스플레이 주식회사 | 액정표시장치 및 그 제조방법 |
-
2012
- 2012-07-26 KR KR1020120081628A patent/KR102001056B1/ko active IP Right Grant
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008040343A (ja) * | 2006-08-09 | 2008-02-21 | Nec Corp | 薄膜トランジスタアレイ、その製造方法及び液晶表示装置 |
| JP2010147351A (ja) * | 2008-12-20 | 2010-07-01 | Videocon Global Ltd | 液晶表示装置及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20140014759A (ko) | 2014-02-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101492106B1 (ko) | 액정 표시 장치 및 이의 제조 방법 | |
| US8497507B2 (en) | Array substrate for liquid crystal display device and method of fabricating the same | |
| KR101447843B1 (ko) | 박막 트랜지스터 어레이 기판, 그 제조 방법, 디스플레이 패널 및 디스플레이 장치 | |
| KR101431136B1 (ko) | 박막 트랜지스터 기판의 제조 방법 | |
| KR101942982B1 (ko) | 액정표시장치용 어레이 기판 및 이의 제조방법 | |
| US7903188B2 (en) | Thin film transistor substrate and method of manufacturing the same | |
| US11215891B2 (en) | Active matrix substrate and manufacturing method thereof | |
| US9159867B2 (en) | Array substrate, manufacturing method thereof, and display device | |
| US20100038642A1 (en) | Thin film transistor array panel and method of manufacturing the same | |
| US10096686B2 (en) | Thin film transistor, fabrication method thereof, repair method thereof and array substrate | |
| KR20110008639A (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
| US20230307465A1 (en) | Active matrix substrate and method for manufacturing same | |
| US11721704B2 (en) | Active matrix substrate | |
| KR102001056B1 (ko) | 산화물 박막트랜지스터를 포함하는 어레이 기판 및 그 제조방법 | |
| US20100155730A1 (en) | Thin film transistor display panel and manufacturing method thereof | |
| KR101542914B1 (ko) | 박막 트랜지스터 기판 및 그의 제조 방법 | |
| US20220181356A1 (en) | Active matrix substrate and method for manufacturing same | |
| KR101813719B1 (ko) | 박막트랜지스터 어레이 기판의 제조 방법 | |
| US20230135065A1 (en) | Active matrix substrate | |
| JP7461988B2 (ja) | アクティブマトリクス基板および表示装置 | |
| KR102035004B1 (ko) | 액정표시장치용 어레이 기판 및 이의 제조방법 | |
| US20230178561A1 (en) | Active matrix substrate and method for manufacturing same | |
| KR101997637B1 (ko) | 표시 장치용 어레이 기판 및 그 제조 방법 | |
| KR101982727B1 (ko) | 어레이 기판 | |
| KR102081307B1 (ko) | 산화물 박막트랜지스터를 포함하는 어레이 기판 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| AMND | Amendment | ||
| X701 | Decision to grant (after re-examination) | ||
| GRNT | Written decision to grant |