KR101983175B1 - Electric component module and manufacturing method threrof - Google Patents

Electric component module and manufacturing method threrof Download PDF

Info

Publication number
KR101983175B1
KR101983175B1 KR1020140136937A KR20140136937A KR101983175B1 KR 101983175 B1 KR101983175 B1 KR 101983175B1 KR 1020140136937 A KR1020140136937 A KR 1020140136937A KR 20140136937 A KR20140136937 A KR 20140136937A KR 101983175 B1 KR101983175 B1 KR 101983175B1
Authority
KR
South Korea
Prior art keywords
substrate
mounting
electronic
substrates
electronic device
Prior art date
Application number
KR1020140136937A
Other languages
Korean (ko)
Other versions
KR20140136907A (en
Inventor
조민기
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020140136937A priority Critical patent/KR101983175B1/en
Publication of KR20140136907A publication Critical patent/KR20140136907A/en
Application granted granted Critical
Publication of KR101983175B1 publication Critical patent/KR101983175B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Abstract

본 발명은 기판의 양면에 전자 부품들을 실장하여 집적도를 높일 수 있는 전자 소자 모듈 및 그 제조 방법에 관한 것이다.
이를 위한 본 발명의 실시예에 따른 전자 소자 모듈은, 양면에 실장용 전극이 형성된 제1 기판; 상기 제1 기판의 양면에 실장되는 다수의 전자 소자; 및 내부에 관통부를 구비하고 상기 관통부 내에 상기 제1 기판의 하면에 실장된 상기 전자 소자들이 수용되도록 상기 제1 기판의 하면에 접합되는 제2 기판;을 포함하며, 상기 제2 기판은 상기 제1 기판보다 작은 크기로 형성될 수 있다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an electronic device module capable of increasing the degree of integration by mounting electronic components on both sides of a substrate and a manufacturing method thereof.
An electronic device module according to an embodiment of the present invention includes: a first substrate having mounting electrodes on both surfaces thereof; A plurality of electronic elements mounted on both surfaces of the first substrate; And a second substrate having a penetrating portion therein and bonded to a lower surface of the first substrate so that the electronic devices mounted on the lower surface of the first substrate are received in the penetrating portion, 1 < / RTI > substrate.

Description

전자 소자 모듈 및 그 제조 방법{ELECTRIC COMPONENT MODULE AND MANUFACTURING METHOD THREROF}[0001] ELECTRONIC COMPONENT MODULE AND MANUFACTURING METHOD THREROF [0002]

본 발명은 전자 소자 모듈 및 그 제조 방법에 관한 것으로, 더욱 상세하게는 기판의 양면에 전자 부품들을 실장하여 집적도를 높일 수 있는 전자 소자 모듈 및 그 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention [0002] The present invention relates to an electronic device module and a manufacturing method thereof, and more particularly, to an electronic device module capable of increasing the degree of integration by mounting electronic components on both sides of a substrate and a manufacturing method thereof.

최근 전자제품 시장은 휴대용 장치의 수요가 급격하게 증가하고 있으며, 이로 인하여 이들 제품에 실장되는 전자 소자들의 소형화 및 경량화가 지속적으로 요구되고 있다. Recently, demand for portable devices has been rapidly increasing in the electronic products market, and there is a continuing demand for miniaturization and weight reduction of electronic devices mounted on these products.

이러한 전자 소자들의 소형화 및 경량화를 실현하기 위해서는 실장 부품의 개별 사이즈를 감소시키는 기술뿐만 아니라, 다수의 개별 소자들을 원칩(One-chip)화하는 시스템 온 칩(System On Chip: SOC) 기술 또는 다수의 개별 소자들을 하나의 패키지로 집적하는 시스템 인 패키지(System In Package: SIP) 기술 등이 요구된다. In order to realize miniaturization and weight reduction of such electronic devices, not only a technique of reducing the individual sizes of the mounting parts but also a system on chip (SOC) technique of making a plurality of discrete elements into a one-chip, And a system in package (SIP) technology, which is a system for integrating individual elements into one package.

한편, 소형이면서도 고성능을 갖는 전자 소자 모듈을 제조하기 위해, 기판의 양면에 전자 부품을 실장하는 구조도 개발되고 있는 추세이다.On the other hand, in order to manufacture an electronic device module having a small size and high performance, a structure for mounting electronic components on both sides of a substrate is also being developed.

그런데 이처럼 기판의 양면에 전자 부품을 실장하는 경우, 기판에 외부 접속단자를 형성하기 어렵다는 문제가 있다. However, when the electronic parts are mounted on both surfaces of the substrate, there is a problem that it is difficult to form external connection terminals on the substrate.

즉, 기판의 양면에 실장된 전자 부품이 실장되므로, 외부 접속 단자가 형성될 위치가 명확하지 않으며, 이에 따라, 외부 접속 단자를 보다 용이하게 형성할 수 있는 양면 실장형의 전자 소자 모듈과 이를 용이하게 제조할 수 있는 제조 방법이 요구되고 있다.
That is, since the electronic parts mounted on both sides of the board are mounted, the position where the external connection terminal is formed is not clear, and accordingly, the double-sided mounting type electronic device module capable of easily forming the external connection terminal There is a need for a manufacturing method capable of manufacturing a semiconductor device.

한국등록특허 제10-0782774호Korean Patent No. 10-0782774

본 발명의 목적은 기판의 양면에 전자 제품을 실장할 수 있는 양면 실장형 전자 소자 모듈을 제공하는 데에 있다. It is an object of the present invention to provide a double-sided mounting type electronic element module capable of mounting an electronic product on both sides of a substrate.

또한 본 발명의 다른 목적은 양면 실장형 전자 소자 모듈을 용이하게 제조할 수 있는 제조 방법을 제공하는 데에 있다.
Another object of the present invention is to provide a manufacturing method which can easily manufacture a two-sided mounting type electronic element module.

본 발명의 실시예에 따른 전자 소자 모듈은, 양면에 실장용 전극이 형성된 제1 기판; 상기 제1 기판의 양면에 실장되는 다수의 전자 소자; 및 내부에 관통부를 구비하고 상기 관통부 내에 상기 제1 기판의 하면에 실장된 상기 전자 소자들이 수용되도록 상기 제1 기판의 하면에 접합되는 제2 기판;을 포함하며, 상기 제2 기판은 상기 제1 기판보다 작은 크기로 형성될 수 있다. An electronic device module according to an embodiment of the present invention includes: a first substrate having mounting electrodes on both surfaces thereof; A plurality of electronic elements mounted on both surfaces of the first substrate; And a second substrate having a penetrating portion therein and bonded to a lower surface of the first substrate so that the electronic devices mounted on the lower surface of the first substrate are received in the penetrating portion, 1 < / RTI > substrate.

본 실시예에 있어서 상기 제2 기판은, 일면의 가로 길이와 세로 길이 중 적어도 어느 하나가 상기 제1 기판보다 작게 형성될 수 있다. In this embodiment, at least one of the lateral length and the longitudinal length of the second substrate may be smaller than that of the first substrate.

본 실시예에 있어서 상기 제2 기판은, 상면에 상기 제1 기판과 전기적으로 연결되기 위한 전극 패드가 형성되고, 하면에 외부와 전기적으로 연결되기 위한 외부 접속 단자가 형성될 수 있다.In this embodiment, an electrode pad for electrically connecting the second substrate to the first substrate is formed on the upper surface, and an external connection terminal for electrically connecting to the outside may be formed on the lower surface of the second substrate.

본 실시예에 있어서, 상기 제1 기판의 상면에 실장된 상기 전자 소자들을 밀봉하는 몰드부를 더 포함할 수 있다.In this embodiment, the electronic device may further include a mold unit for sealing the electronic devices mounted on the upper surface of the first substrate.

본 실시예에 있어서, 상기 제1 기판과 상기 제2 기판의 사이에 개재되는 절연부를 더 포함할 수 있다.In this embodiment, it may further include an insulating portion interposed between the first substrate and the second substrate.

본 실시예에 있어서 상기 절연부는, 상기 제1 기판의 하면과 상기 제2 기판의 상면 사이에 형성되는 틈을 충진하며 형성될 수 있다.In this embodiment, the insulating portion may be filled with a gap formed between the lower surface of the first substrate and the upper surface of the second substrate.

본 실시예에 있어서 상기 절연부는, 상기 제1 기판의 하면과 상기 제2 기판의 상면 사이에 형성되는 틈에 부분적으로 형성될 수 있다.In this embodiment, the insulating portion may be partially formed in a gap formed between the lower surface of the first substrate and the upper surface of the second substrate.

본 실시예에 있어서 상기 제1 기판은, 상기 제2 기판의 관통부 형상을 따라, 하면에 상기 절연부의 유동을 차단하기 위한 차단부가 형성될 수 있다.In the present embodiment, the first substrate may be provided with a blocking portion for blocking the flow of the insulation portion on the lower surface along the shape of the penetration portion of the second substrate.

본 실시예에 있어서 상기 차단부는, 홈 또는 돌기 형태로 형성될 수 있다.In this embodiment, the blocking portion may be formed in the form of a groove or a projection.

본 실시예에 있어서 상기 차단부는, 상기 제2 기판의 관통부 형상을 따라 고리(ring) 형태로 형성될 수 있다.In this embodiment, the blocking portion may be formed in the form of a ring along the shape of the penetration portion of the second substrate.

본 실시예에 있어서 상기 제2 기판은, 수지층과, 상기 수지층을 관통하며 박히는 다수의 금속 기둥을 포함하여 구성될 수 있다.In the present embodiment, the second substrate may include a resin layer and a plurality of metal pillars penetrating the resin layer.

본 실시예에 있어서, 상기 제2 기판의 적어도 어느 한 측면에는 도금층이 형성되고, 상기 도금층과 상기 제1 기판을 전기적으로 연결하는 측벽 접합부를 더 포함할 수 있다.In this embodiment, a plating layer may be formed on at least one side surface of the second substrate, and a side wall bonding portion may be further provided to electrically connect the plating layer and the first substrate.

또한 본 발명의 실시예에 따른 전자 소자 모듈 제조 방법은, 다수의 개별 모듈 실장 영역을 갖는 제1 기판을 준비하는 단계; 상기 제1 기판의 상면에 전자 소자들을 실장하는 단계; 상기 제1 기판의 하면에 전자 소자들과 다수의 제2 기판을 함께 실장하는 단계; 및 상기 개별 모듈 실장 영역에 따라 상기 제1 기판을 절단하여 개별 전자 소자 모듈을 형성하는 단계;를 포함할 수 있다. According to another aspect of the present invention, there is provided a method of manufacturing an electronic device module, comprising: preparing a first substrate having a plurality of individual module mounting regions; Mounting electronic elements on an upper surface of the first substrate; Mounting electronic devices and a plurality of second substrates together on the lower surface of the first substrate; And cutting the first substrate according to the individual module mounting area to form individual electronic device modules.

본 실시예에 있어서 상기 전자 소자를 실장하는 단계 이후, 상기 제1 기판의 상면에 몰드부를 형성하는 단계를 더 포함할 수 있다.The method may further include the step of forming a mold part on the upper surface of the first substrate after mounting the electronic device in the present embodiment.

본 실시예에 있어서 상기 다수의 제2 기판을 함께 실장하는 단계는, 상기 제1 기판에 형성된 각 상기 개별 모듈 실장 영역에 상기 제2 기판을 각각 실장하는 단계를 포함할 수 있다. The step of mounting the plurality of second substrates together may include mounting each of the second substrates on each of the individual module mounting areas formed on the first substrate.

본 실시예에 있어서 상기 다수의 제2 기판을 함께 실장하는 단계는, 상기 제1 기판의 하면에 솔더 페이스트를 도포하는 단계; 상기 솔더 페이스트 상에 상기 전자 소자들 및 상기 다수의 제2 기판을 안착시키는 단계; 및 상기 솔더 페이스트를 경화시켜 상기 전자 소자와 상기 다수의 제2 기판을 상기 제1 기판의 하면에 고정 접합하는 단계;를 포함할 수 있다.In this embodiment, the step of mounting the plurality of second substrates together includes the steps of: applying a solder paste to a lower surface of the first substrate; Placing the electronic components and the plurality of second substrates on the solder paste; And curing the solder paste to fix the electronic device and the plurality of second substrates to the lower surface of the first substrate.

본 실시예에 있어서 상기 다수의 제2 기판을 함께 실장하는 단계 이후, 상기 제1 기판과 상기 제2 기판들 사이에 절연부를 형성하는 단계를 더 포함할 수 있다.The method may further include forming an insulating portion between the first substrate and the second substrates after mounting the plurality of second substrates together.

본 실시예에 있어서 상기 절연부를 형성하는 단계는, 상기 제1 기판의 하면과 상기 제2 기판의 상면 사이에 형성되는 틈에 액상의 절연 물질을 주입하며 충진하는 단계일 수 있다.In this embodiment, the step of forming the insulating portion may include injecting and filling a liquid insulating material into a gap formed between the lower surface of the first substrate and the upper surface of the second substrate.

본 실시예에 있어서 상기 다수의 제2 기판을 함께 실장하는 단계 이후, 상기 제2 기판에 형성된 관통부 내부에 몰드부를 형성하는 단계를 더 포함할 수 있다.The method may further include the step of forming the molded part in the penetration part formed in the second substrate after the step of mounting the plurality of second substrates together.

본 실시예에 있어서 상기 다수의 제2 기판을 함께 실장하는 단계 이후, 상기 제2 기판의 측면에 형성된 도금층과 상기 제1 기판을 도전성 솔더로 연결하는 단계를 더 포함할 수 있다.The method may further include connecting the plating layer formed on the side surface of the second substrate and the first substrate with the conductive solder, after mounting the plurality of second substrates together.

본 실시예에 있어서 상기 제1 기판을 절단하여 개별 전자 소자 모듈을 형성하는 단계는, 상기 다수의 제2 기판들 사이에 형성되는 이격 공간을 따라 상기 제1 기판을 절단하는 단계일 수 있다.
In the present embodiment, the step of cutting the first substrate to form the individual electronic element modules may be a step of cutting the first substrate along a spacing space formed between the plurality of second substrates.

본 발명에 따른 전자 소자 모듈은 제1 기판의 양면에 전자 소자들이 실장된다. 그리고 제1 기판의 하면에 배치되는 제2 기판에 의해 외부 접속 단자가 형성된다. In the electronic element module according to the present invention, electronic elements are mounted on both sides of the first substrate. And an external connection terminal is formed by the second substrate disposed on the lower surface of the first substrate.

따라서, 하나의 기판(즉 제1 기판)에 다수의 전자 소자들을 실장할 수 있으므로 집적도를 높일 수 있다. 또한 별도의 기판인 제2 기판을 이용하여 전자 소자들이 실장된 제1 기판의 외부 접속 단자를 형성되므로, 양면 실장형 전자 소자 모듈의 외부 접속 단자를 용이하게 형성할 수 있다.
Therefore, a plurality of electronic elements can be mounted on one substrate (i.e., the first substrate), and the degree of integration can be increased. Further, since the external connection terminal of the first substrate on which the electronic elements are mounted is formed by using the second substrate, which is a separate substrate, the external connection terminal of the two-sided mounting type electronic element module can be easily formed.

*또한, 본 발명에 따른 전자 소자 모듈은 제1 기판과 제2 기판을 먼저 접합한 이후에 전자 소자들을 실장하지 않고, 제2 기판과 전자 소자들을 함께 실장한다. 즉, 제1 기판의 하면에 전자 소자들과 제2 기판을 함께 안착시킨 후, 경화 과정을 통해 함께 고정 접합한다. In addition, the electronic device module according to the present invention mounts the electronic device together with the second substrate without mounting the electronic devices after the first substrate and the second substrate are first bonded. That is, the electronic devices and the second substrate are placed together on the lower surface of the first substrate, and then fixed together by a curing process.

이로 인해 본 실시예에 따른 전자 소자 모듈 제조 방법은 솔더 페이스트의 인쇄, 전자 소자 안착, 및 솔더 페이스트 경화 단계를 일회만 수행하여 제1 기판의 하면에 전자 소자들과 제2 기판을 실장할 수 있다. As a result, the electronic device module manufacturing method according to the present embodiment can perform the printing of the solder paste, the mounting of the electronic device, and the curing of the solder paste only once, thereby mounting the electronic devices and the second substrate on the lower surface of the first substrate .

즉, 제1 기판의 하면 상에 전자 소자들과 제2 기판을 함께 배치하여 함께 고정 접합시키므로, 전자 소자들과 제2 기판을 각각 따로 제1 기판에 접합하는 방식에 비해, 제조 과정을 줄일 수 있으며 이에 제조가 매우 용이하다는 이점이 있다.That is, since the electronic elements and the second substrate are disposed together and fixedly bonded together on the lower surface of the first substrate, the manufacturing process can be reduced as compared with a system in which the electronic elements and the second substrate are separately bonded to the first substrate Which is advantageous in that it is very easy to manufacture.

더하여, 본 발명에 따른 제조 방법에 의하면, 제1 기판은 다수의 개별 모듈 실장 영역들이 구획된 하나의 기판을 이용하고, 제2 기판은 다수의 개별 모듈 실장 영역들에 각각 배치되는 다수의 기판들을 이용한다. 따라서 절단 공정에서 제1 기판만을 절단함에 따라 전자 소자 모듈들을 개별화할 수 있으므로, 제조가 용이하며 제조 시간도 최소화할 수 있다. In addition, according to the manufacturing method according to the present invention, the first substrate uses one substrate in which a plurality of individual module mounting regions are partitioned, and the second substrate has a plurality of substrates arranged in a plurality of individual module mounting regions . Therefore, since only the first substrate is cut in the cutting process, the electronic device modules can be individually manufactured, so that the manufacturing is easy and the manufacturing time can be minimized.

또한 본 발명에 따른 제조 방법은 제1, 제2 기판 중 하나의 기판(제1 기판)만을 절단함에 따라 하므로 다양한 이점을 얻을 수 있다. Further, according to the manufacturing method of the present invention, since only one of the first and second substrates (the first substrate) is cut, various advantages can be obtained.

예를 들어 절단 가공 시 제2 기판까지 함께 절단하는 경우에 비해, 기판 절단으로 인해 발생되는 미세한 더미(dummy) 가루나 더미 조각들이 발생하는 것을 최소화할 수 있다.For example, it is possible to minimize the generation of fine dummy flakes or dummy flakes that are generated due to substrate cutting, as compared with the case where the second substrate is cut together at the time of cutting.

또한 하나의 기판만을 절단하므로 절단 가공 시 모듈에 인가되는 충격을 최소화할 수 있어 충격에 의한 품질불량을 예방할 수 있다. In addition, since only one substrate is cut, impact applied to the module during cutting can be minimized, thereby preventing quality defects due to impact.

더하여, 하나의 기판만을 절단하므로 절단 가공 설비의 부하를 줄일 수 있어 가공 설비의 고장을 최소화할 수 있으며, 설비의 수명을 연장할 수 있다. In addition, since only one substrate is cut, the load of the cutting processing equipment can be reduced, so that the failure of the processing equipment can be minimized and the service life of the equipment can be extended.

도 1은 본 발명의 실시예에 따른 전자 소자 모듈을 개략적으로 나타내는 단면도.
도 2는 도 1에 도시된 전자 소자 모듈의 내부를 도시한 부분 절단 사시도.
도 3은 도 1에 도시된 전자 소자 모듈의 분해 사시도.
도 4a 내지 도 4g는 본 실시예에 따른 전자 소자 모듈의 제조 방법을 설명하기 위한 단면도.
도 5는 본 발명의 다른 실시예에 따른 전자 소자 모듈을 개략적으로 도시한 분해 사시도.
도 6은 도 5의 제1 기판을 개략적으로 도시한 저면 사시도.
도 7은 본 발명의 또 다른 실시예에 따른 전자 소자 모듈을 개략적으로 도시한 단면도.1 is a cross-sectional view schematically showing an electronic device module according to an embodiment of the present invention;
FIG. 2 is a partially cut-away perspective view showing the interior of the electronic device module shown in FIG. 1; FIG.
3 is an exploded perspective view of the electronic device module shown in Fig.
4A to 4G are cross-sectional views illustrating a method of manufacturing an electronic device module according to the present embodiment.
5 is an exploded perspective view schematically showing an electronic device module according to another embodiment of the present invention.
FIG. 6 is a bottom perspective view schematically showing the first substrate of FIG. 5; FIG.
7 is a cross-sectional view schematically showing an electronic device module according to another embodiment of the present invention.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 형태들을 설명한다. 그러나, 본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시 형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 당해 기술분야에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 더하여 도면에서 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있다.
Hereinafter, preferred embodiments of the present invention will be described with reference to the accompanying drawings. However, the embodiments of the present invention can be modified into various other forms, and the scope of the present invention is not limited to the embodiments described below. Further, the embodiments of the present invention are provided to more fully explain the present invention to those skilled in the art. In addition, the shape and size of elements in the figures may be exaggerated for clarity.

도 1은 본 발명의 실시예에 따른 전자 소자 모듈을 개략적으로 나타내는 단면도이다. 또한 도 2는 도 1에 도시된 전자 소자 모듈의 내부를 도시한 부분 절단 사시도이고, 도 3은 도 1에 도시된 전자 소자 모듈의 분해 사시도이다. 1 is a cross-sectional view schematically showing an electronic device module according to an embodiment of the present invention. FIG. 2 is a partially cutaway perspective view showing the inside of the electronic device module shown in FIG. 1, and FIG. 3 is an exploded perspective view of the electronic device module shown in FIG.

도 1 내지 도 3을 참조하면, 본 실시예에 따른 전자 소자 모듈(100)는 전자 소자(1), 제1 기판(10), 제2 기판(20), 및 몰드부(30)를 포함하여 구성될 수 있다.1 to 3, an electronic device module 100 according to the present embodiment includes an electronic device 1, a first substrate 10, a second substrate 20, and a mold unit 30 Lt; / RTI >

전자 소자(1)는 수동 소자(1a)와 능동 소자(1b)와 같은 다양한 소자들을 포함하며, 기판 상에 실장될 수 있는 소자들이라면 모두 전자 소자(1)로 이용될 수 있다. The electronic device 1 includes various devices such as a passive device 1a and an active device 1b, and any device that can be mounted on a substrate can be used as the electronic device 1. [

이러한 전자 소자(1)는 후술되는 제1 기판(10)의 상면과 하면에 모두 실장될 수 있다. 도 1에서는 제1 기판(10)의 상면에 능동 소자(1b)와 수동 소자(1a)가 함께 실장되고, 하면에 수동 소자(1a)만 실장되는 경우를 예로 들었다. 그러나 본 발명은 이에 한정되지 않으며, 전자 소자들(1)의 크기나 형상, 그리고 전자 소자 모듈(100)의 설계에 따라 제1 기판(10)의 양면에서 다양한 형태로 전자 소자들(1)이 배치될 수 있다. These electronic devices 1 can be mounted on the top and bottom surfaces of the first substrate 10 described below. 1, the active device 1b and the passive device 1a are mounted on the upper surface of the first substrate 10 and only the passive device 1a is mounted on the lower surface. However, the present invention is not limited to this, and electronic elements 1 may be formed in various forms on both sides of the first substrate 10 according to the size and shape of the electronic elements 1 and the design of the electronic element module 100 .

제1 기판(10)은 양면에 각각 적어도 하나의 전자 소자(1)가 실장된다. 제1 기판(10)은 당 기술분야에서 잘 알려진 다양한 종류의 기판(예를 들어, 세라믹 기판, 인쇄 회로 기판, 유연성 기판 등)이 이용될 수 있다. 또한 제1 기판(10)의 양면에는 전자 소자(1)를 실장하기 위한 실장용 전극(13)이나 도시하지는 않았지만 실장용 전극들(13) 상호간을 전기적으로 연결하는 배선 패턴이 형성될 수 있다. At least one electronic element 1 is mounted on each side of the first substrate 10. As the first substrate 10, various kinds of substrates (for example, a ceramic substrate, a printed circuit board, a flexible substrate, etc.) well known in the art can be used. On both sides of the first substrate 10, a wiring pattern for electrically connecting the mounting electrodes 13 for mounting the electronic element 1 or the mounting electrodes 13 (not shown) may be formed.

이러한 본 실시예에 따른 제1 기판(10)은 복수의 층으로 형성된 다층 기판일 수 있으며, 각 층 사이에는 전기적 연결을 형성하기 위한 회로 패턴(15)이 형성될 수 있다. The first substrate 10 according to this embodiment may be a multilayer substrate formed of a plurality of layers, and a circuit pattern 15 for forming an electrical connection may be formed between the respective layers.

또한, 본 실시예에 따른 제1 기판(10)은 양면에 형성되는 실장용 전극(13)과 제1 기판(10)의 내부에 형성되는 회로 패턴(15)들을 전기적으로 연결하는 도전성 비아(14)를 포함할 수 있다. The first substrate 10 according to the present embodiment has conductive vias 14 electrically connecting the mounting electrodes 13 formed on both sides and the circuit patterns 15 formed in the first substrate 10 ).

더하여 본 실시예에 따른 제1 기판(10)은 제1 기판(10)의 내부에 전자 소자들(1)을 내장할 수 있는 캐비티(cavity, 도시되지 않음)가 형성될 수도 있다.In addition, the first substrate 10 according to the present embodiment may be formed with a cavity (not shown) capable of embedding the electronic devices 1 in the first substrate 10.

또한 본 실시예에 따른 제1 기판(10)은 하면에 외부 접속용 패드(16)가 형성될 수 있다. 외부 접속용 패드(16)는 후술되는 제2 기판(20)과 전기적으로 연결되기 위해 구비되며, 제2 기판(20)을 통해 외부 접속 단자(28)와 연결된다. Also, the external connection pad 16 may be formed on the lower surface of the first substrate 10 according to the present embodiment. The external connection pad 16 is provided to be electrically connected to the second substrate 20 to be described later and is connected to the external connection terminal 28 through the second substrate 20.

따라서, 외부 접속용 패드(16)는 제1 기판(10)의 하면 중, 제2 기판(20)이 제1 기판(10)에 결합될 때 제2 기판(20)의 상면과 대면하는 위치에 형성될 수 있으며, 필요에 따라 다수개가 다양한 형태로 배치될 수 있다. The external connection pad 16 is located at a position facing the upper surface of the second substrate 20 in the lower surface of the first substrate 10 when the second substrate 20 is coupled to the first substrate 10 And may be arranged in various forms as needed.

또한 본 실시예에 따른 제1 기판(10)은 제2 기판이 접합되는 실장 면에 차단부(60)가 형성될 수 있다. In addition, the first substrate 10 according to the present embodiment may have a blocking portion 60 formed on a mounting surface to which the second substrate is bonded.

차단부(60)는 후술되는 절연부(50)를 형성하는 경우에 이용될 수 있으며, 특히 제1 기판(10)과 제2 기판(20) 사이에의 틈에만 절연부(50)를 형성하기 위해 구비된다. The blocking portion 60 may be used when forming the insulating portion 50 to be described later and the insulating portion 50 may be formed only in a gap between the first substrate 10 and the second substrate 20, .

차단부(60)는 제1 기판(10)과 제2 기판(20) 사이에 절연부(50)를 형성하는 과정(도 4f참조)에서, 제1 기판(10)과 제2 기판(20) 사이에 주입된 절연 물질이 제2 기판(20)의 관통부(22) 내부 공간으로 흘러 들어가는 것을 차단하기 위해 구비된다. The blocking portion 60 may be formed between the first substrate 10 and the second substrate 20 in the process of forming the insulating portion 50 between the first substrate 10 and the second substrate 20 To prevent the insulating material injected between the first substrate 20 and the second substrate 20 from flowing into the inner space of the through-hole 22 of the second substrate 20.

따라서 본 실시예에 따른 차단부(60)는 제2 기판(20)에 형성된 관통부(22)의 형상을 따라 연속적인 고리(ring) 형태로 형성될 수 있다. 보다 구체적으로, 본 실시예에 따른 차단부(60)는 제1 기판(10)의 하면에서 일정 깊이 파인 고리 형태의 홈으로 형성될 수 있다.Therefore, the blocking portion 60 according to the present embodiment may be formed in a continuous ring shape along the shape of the penetrating portion 22 formed in the second substrate 20. More specifically, the blocking portion 60 according to the present embodiment may be formed as a ring-shaped groove having a predetermined depth in the lower surface of the first substrate 10.

이처럼 차단부(60)가 홈의 형태로 형성되는 경우, 주입된 액상의 절연 물질은 차단부(60)와 접하는 부분에서 발생되는 표면 장력에 의하여 차단부(60)의 내부로 쉽게 유입되지 않게 된다.When the blocking portion 60 is formed in the shape of a groove, the injected liquid insulating material is not easily introduced into the blocking portion 60 due to the surface tension generated at the portion in contact with the blocking portion 60 .

그러나 본 발명에 따른 차단부(60) 구성이 이에 한정되는 것은 아니다. 예를 들어 일정 거리 돌출된 돌기의 형태로 차단부를 형성하는 등 다양한 변형이 가능하다. However, the configuration of the blocking portion 60 according to the present invention is not limited thereto. For example, it is possible to form a shielding portion in the form of protrusions protruding at a certain distance.

이러한 차단부(60)는 제1 기판(10)을 제조하는 과정에서 미리 형성될 수 있다. 그러나 이에 한정되지 않으며, 전자 소자(1)를 실장하는 과정에서 전자 소자들(1)과 함께 구조물을 실장(돌기 형태인 경우)하여 형성하는 것도 가능하다.
The blocking portion 60 may be formed before the first substrate 10 is manufactured. However, the present invention is not limited thereto, and it is also possible to form the structure together with the electronic elements 1 (in the case of protrusions) in the process of mounting the electronic element 1.

제2 기판(20)은 제1 기판(10)의 하부에 배치되어 제1 기판(10)과 결합된다. The second substrate 20 is disposed below the first substrate 10 and is coupled to the first substrate 10.

또한 본 실시예에 따른 제2 기판(20)은 내부에 관통 구멍 형태의 관통부(22)가 형성된다. 관통부(22)는 제1 기판(10)의 하면에 실장된 전자 소자들(1)이 수용되는 공간으로 이용된다. 따라서, 제1 기판(10)의 하면에 실장되는 전자 소자들(1)은, 제1 기판(10)의 하면 중 제2 기판(20)의 관통부(22)와 대면하는 위치에만 실장될 수 있다. In the second substrate 20 according to the present embodiment, a penetrating portion 22 in the form of a through hole is formed therein. The penetrating portion 22 is used as a space in which the electronic elements 1 mounted on the lower surface of the first substrate 10 are accommodated. The electronic elements 1 to be mounted on the lower surface of the first substrate 10 can be mounted only on the lower surface of the first substrate 10 at positions facing the penetrating portions 22 of the second substrate 20 have.

제2 기판(20)은 제1 기판(10)과 마찬가지로, 당 기술분야에서 잘 알려진 다양한 종류의 기판(예를 들어, 세라믹 기판, 인쇄 회로 기판, 유연성 기판 등)이 이용될 수 있다. As with the first substrate 10, the second substrate 20 can be made of various types of substrates (e.g., ceramic substrate, printed circuit board, flexible substrate, etc.) well known in the art.

이러한 제2 기판(20)은 비아가 형성된 다수의 절연층을 마련한 후, 비아들이 전기적으로 연결되도록 절연층들을 적층하는 방식으로 형성될 수 있으며, 다수의 절연층을 먼저 적층한 후 절연층 전체를 관통하는 관통 홀을 만든 후 관통 홀 내에 비아를 형성하는 방식으로 형성하는 것도 가능하다. 또한 하나의 수지층(예컨대 에폭시 등)을 마련하고, 다수의 금속 기둥(예컨대 Cu post)이 수지층을 관통하며 수지층에 박히는 형태로 형성하는 등 다양한 형태로 형성될 수 있다. The second substrate 20 may be formed by providing a plurality of insulating layers on which vias are formed and then stacking the insulating layers so that the vias are electrically connected to each other. It is also possible to form the penetrating through hole and then to form the via in the through hole. A plurality of metal posts (for example, Cu posts) may be formed in such a manner as to penetrate through the resin layer and be embedded in the resin layer, or the like, by providing one resin layer (e.g., epoxy)

제2 기판(20)의 양면에는 전극 패드(24)가 형성될 수 있다. 제2 기판(20)의 상면에 형성되는 전극 패드(24)는 제1 기판(10)의 외부 접속용 패드(16)와 전기적으로 연결되기 위해 구비된다. 또한, 하면에 형성되는 전극 패드(24)는 외부 접속 단자(28)가 체결되기 위해 구비된다. 한편, 도시하지는 않았지만 제2 기판(20)의 양면에는 전극 패드(24)들을 서로 전기적으로 연결하는 배선 패턴이 형성될 수 있다. Electrode pads 24 may be formed on both sides of the second substrate 20. The electrode pads 24 formed on the upper surface of the second substrate 20 are provided to be electrically connected to the external connection pads 16 of the first substrate 10. The electrode pad 24 formed on the bottom surface is provided for fastening the external connection terminal 28. Although not shown, a wiring pattern for electrically connecting the electrode pads 24 to each other may be formed on both sides of the second substrate 20.

이러한 본 실시예에 따른 제2 기판(20)은 복수의 층으로 형성된 다층 기판일 수 있으며, 각 층 사이에는 전기적 연결을 형성하기 위한 회로 패턴(도시되지 않음)이 형성될 수 있다. The second substrate 20 according to this embodiment may be a multilayer substrate formed of a plurality of layers, and a circuit pattern (not shown) for forming an electrical connection may be formed between the respective layers.

또한 제2 기판(20)은 양면에 형성되는 전극 패드들(24)과, 제2 기판(20)의 내부에 형성되는 회로 패턴들을 전기적으로 연결하는 도전성 비아(25)를 포함할 수 있다. The second substrate 20 may include electrode pads 24 formed on both surfaces thereof and conductive vias 25 electrically connecting circuit patterns formed in the second substrate 20.

또한, 본 실시예에 따른 제2 기판(20)은 관통부(22)의 내부에 수용되는 전자 소자들(1)을 안정적으로 보호하기 위해, 제1 기판(10)의 하면에 실장되는 전자 소자들(1)의 실장 높이보다 두꺼운 두께로 형성될 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니다. In order to stably protect the electronic elements 1 accommodated in the penetration portion 22, the second substrate 20 according to the present embodiment may include an electronic element 10 mounted on the lower surface of the first substrate 10, The thickness of the insulating layer 1 may be larger than the mounting height of the insulating layer 1. However, the present invention is not limited thereto.

제2 기판(20)의 하면에는 외부 접속 단자(28)가 형성된다. 외부 접속 단자(28)는 전자 소자 모듈(100)과, 전자 소자 모듈(100)이 실장되는 메인 기판(도시되지 않음)을 전기적, 물리적으로 연결한다.An external connection terminal 28 is formed on the lower surface of the second substrate 20. The external connection terminal 28 electrically and physically connects the electronic element module 100 and a main board (not shown) on which the electronic element module 100 is mounted.

본 실시예에 따른 외부 접속 단자(28)는 전자 소자(1)와 전기적으로 연결되는 신호 전송용 단자일 수 있다. The external connection terminal 28 according to the present embodiment may be a signal transmission terminal electrically connected to the electronic element 1. [

신호 전송용 단자는 전자 소자들(1)과 메인 기판을 전기적으로 연결한다. 따라서 신호 전송용 단자는 전자 소자들(1)의 개수나 종류 등에 대응하여 다수 개가 형성될 수 있다. The signal transmission terminal electrically connects the electronic elements 1 and the main board. Accordingly, a plurality of terminals for signal transmission may be formed corresponding to the number, type, and the like of the electronic elements 1.

이러한 외부 접속 단자(28)는 제2 기판(20)의 하면에 형성되는 전극 패드(24)에 형성될 수 있다. 외부 접속 단자(28)는 범프 형태로 형성될 수 있으나, 이에 한정되지 않으며 솔더 볼 등 다양한 형태로 형성될 수 있다. The external connection terminal 28 may be formed on the electrode pad 24 formed on the lower surface of the second substrate 20. The external connection terminal 28 may be formed in a bump shape, but is not limited thereto, and may be formed in various shapes such as a solder ball.

외부 접속 단자(28)는 비아(25) 등을 통해 상면에 형성된 전극 패드(24)들과 전기적으로 연결된다. 따라서, 제2 기판(20)이 제1 기판(10)과 결합되는 경우, 제1 기판(10)은 제2 기판(20)을 통해 외부 접속 단자(28)와 전기적으로 연결될 수 있다. The external connection terminal 28 is electrically connected to the electrode pads 24 formed on the upper surface via the vias 25 and the like. Therefore, when the second substrate 20 is coupled to the first substrate 10, the first substrate 10 can be electrically connected to the external connection terminal 28 through the second substrate 20.

특히, 본 실시예에 따른 제2 기판(20)은 제1 기판(10)보다 작은 크기로 형성될 수 있다. 즉, 제2 기판(20)의 너비(L2)가 제1 기판(10)의 너비(L1)보다 작을 수 있다. In particular, the second substrate 20 according to the present embodiment may have a smaller size than the first substrate 10. That is, the width L2 of the second substrate 20 may be smaller than the width L1 of the first substrate 10.

예를 들어, 제1 기판(10)의 너비(L1)는 제2 기판(20)의 너비(L2)보다 5um 이상 크게 형성될 수 있다. For example, the width L1 of the first substrate 10 may be greater than the width L2 of the second substrate 20 by 5 m or more.

여기서, 제1 기판(01)과 제2 기판(20)의 너비는 도 3에서 가로 길이(W) 또는 세로 길이(D) 중 적어도 어느 하나일 수 있으며, 본 실시예에서는 제1 기판(10)의 가로 길이(W)와 세로 길이(D)가 모두 제2 기판(20)보다 길게 형성된다. The width of the first substrate 01 and the second substrate 20 may be at least one of a width W or a length D in FIG. 3. In this embodiment, (W) and the vertical length (D) of the second substrate 20 are longer than those of the second substrate 20.

이는 본 실시예에 따른 전자 소자 모듈(100)을 용이하게 제조하기 위해 도출된 구성으로, 이에 대해서는 후술되는 제조 방법에서 보다 상세히 설명하기로 한다.
This is a configuration derived to easily manufacture the electronic device module 100 according to the present embodiment, which will be described in detail later in the manufacturing method.

몰드부(30)는 제1 기판(10)의 상면에 형성되며, 제1 기판(10)의 상면에 실장된 전자 소자들(1)을 밀봉한다. The mold part 30 is formed on the upper surface of the first substrate 10 and seals the electronic elements 1 mounted on the upper surface of the first substrate 10.

몰드부(30)는 제1 기판(10)에 실장된 전자 소자들(1) 사이에 충진됨으로써, 전자 소자들(1) 상호 간의 전기적인 단락이 발생되는 것을 방지한다. 또한 몰드부(30)는 전자 소자들(1)의 외부를 둘러싸며 전자 소자(1)를 기판 상에 고정시켜 외부의 충격으로부터 전자 소자들(1)을 안전하게 보호한다. The mold part 30 is filled between the electronic elements 1 mounted on the first substrate 10, thereby preventing electrical short-circuiting between the electronic elements 1. The mold part 30 surrounds the outside of the electronic elements 1 and fixes the electronic elements 1 on the substrate to safely protect the electronic elements 1 from external impacts.

이러한 몰드부(30)는 에폭시 등과 같은 수지재를 포함하는 절연성의 재료로 형성될 수 있다. 또한, 본 실시예에 따른 몰드부(30)는 상면에 전자 소자들(1)이 실장된 제1 기판(10)을 금형(도시되지 않음)에 안치하고, 금형 내부에 성형수지를 주입하여 형성할 수 있다. 그러나 이에 한정되는 것은 않는다.
The mold part 30 may be formed of an insulating material including a resin material such as epoxy. The mold part 30 according to the present embodiment includes a first substrate 10 on which an electronic element 1 is mounted on a top surface of a mold (not shown), and a molding resin is injected into the mold to form can do. However, the present invention is not limited thereto.

또한 본 실시예에 따른 전자 소자 모듈(100)는 제1 기판(10)과 제2 기판(20)의 사이에 절연부(50)가 개재될 수 있다. 절연부(50)는 절연성 물질로 이루어지며, 제1 기판(10)과 제2 기판(20) 사이에 충진되어 제1 기판(10)과 제2 기판(20)을 전기적으로 연결하는 도전성 부재(80, 예컨대 범프, 솔더 접합부 등)를 보호한다. 또한, 제1 기판(10)과 제2 기판(20)을 상호 절연시킴과 동시에, 제1 기판(10)과 제2 기판(20) 상호 간의 접착력을 향상시켜 접합 신뢰성을 높이는 역할을 한다.In the electronic device module 100 according to the present embodiment, the insulating portion 50 may be interposed between the first substrate 10 and the second substrate 20. The insulating member 50 is made of an insulating material and is filled between the first substrate 10 and the second substrate 20 to form a conductive member electrically connecting the first substrate 10 and the second substrate 20 80, e.g., bumps, solder joints, etc.). In addition, the first substrate 10 and the second substrate 20 are mutually insulated, and the adhesion between the first substrate 10 and the second substrate 20 is enhanced to improve bonding reliability.

이러한 절연부(50)는 언더필(underfill) 수지일 수 있다. 이에, 절연부(50)의 재질로는 에폭시 수지 등이 이용될 수 있으나 본 발명이 이에 한정되는 것은 아니다. The insulating portion 50 may be an underfill resin. As the material of the insulating portion 50, an epoxy resin or the like may be used, but the present invention is not limited thereto.

또한 본 실시예에서는 절연부(50)가 제1 기판(10)과 제2 기판(20) 사이에만 개재되는 경우를 예로 들고 있으나, 본 발명은 이에 한정되지 않는다. 즉, 제1 기판(10)과 제1 기판(10)의 하면에 실장되는 전자 소자들(1) 사이의 틈에도 개재되도록 구성할 수도 있다. 이러한 경우 제1 기판(10)의 하면에는 전체적으로 절연부(50)가 형성될 수 있다.
In this embodiment, the insulating portion 50 is interposed only between the first substrate 10 and the second substrate 20, but the present invention is not limited thereto. The first substrate 10 and the electronic elements 1 mounted on the lower surface of the first substrate 10 may be interposed between the first substrate 10 and the electronic elements 1 mounted on the lower surface of the first substrate 10. In this case, the insulating portion 50 may be formed on the lower surface of the first substrate 10 as a whole.

이상과 같이 구성되는 본 실시예에 따른 전자 소자 모듈(100)는 제1 기판(10)의 양면에 전자 소자들(1)이 실장된다. 또한 제1 기판(10)의 하면에 배치되는 제2 기판(20)에 의해 외부 접속 단자(28)가 형성된다. In the electronic element module 100 according to the present embodiment configured as described above, the electronic elements 1 are mounted on both sides of the first substrate 10. The external connection terminals 28 are formed by the second substrate 20 disposed on the lower surface of the first substrate 10. [

이에 따라, 하나의 기판(즉 제1 기판)에 다수의 전자 소자들(1)을 실장할 수 있으므로 집적도를 높일 수 있다. 또한 별도의 기판인 제2 기판(20)을 이용하여 전자 소자들(1)이 실장된 제1 기판(10)의 외부 접속 단자(28)를 형성되므로, 외부 접속 단자(28)를 용이하게 형성할 수 있다.
Accordingly, a large number of electronic elements 1 can be mounted on one substrate (i.e., the first substrate), and the degree of integration can be increased. Since the external connection terminals 28 of the first substrate 10 on which the electronic elements 1 are mounted are formed by using the second substrate 20 which is a separate substrate, can do.

다음으로, 본 실시예에 따른 전자 소자 모듈의 제조 방법을 설명하기로 한다.Next, a method of manufacturing the electronic device module according to the present embodiment will be described.

도 4a 내지 도 4g는 본 실시예에 따른 전자 소자 모듈의 제조 방법을 설명하기 위한 단면도이다. 4A to 4G are cross-sectional views illustrating a method of manufacturing an electronic device module according to the present embodiment.

먼저 도 4a에 도시된 바와 같이 제1 기판(10)을 준비하는 단계가 수행된다. 전술한 바와 같이 제1 기판(10)은 다층 기판일 수 있으며, 양면에 실장용 전극(13)이 형성될 수 있다. 또한 하면에는 외부 접속용 패드(16)가 형성될 수 있다. First, the step of preparing the first substrate 10 is performed as shown in FIG. 4A. As described above, the first substrate 10 may be a multi-layer substrate, and the mounting electrodes 13 may be formed on both surfaces. And the pad 16 for external connection may be formed on the bottom surface.

특히, 본 단계에서 준비되는 제1 기판(10)은 동일한 실장 영역(A)이 다수개 반복적으로 배치된 기판으로, 넓은 면적을 갖는 사각 형상이거나 긴 스트립(strip) 형태의 기판일 수 있다. In particular, the first substrate 10 prepared in this step may be a substrate in which a plurality of the same mounting regions A are repeatedly arranged, and a rectangular or long strip type substrate having a large area.

이러한 제1 기판(10)은 다수의 개별 모듈을 동시에 제조하기 형성하기 위한 것으로, 제1 기판(11) 상에는 다수의 개별 모듈 실장 영역(A)이 구분되어 있으며, 이러한 다수의 개별 모듈 실장 영역(A)별로 전자 소자 모듈이 제조될 수 있다. The first substrate 10 is for forming a plurality of individual modules simultaneously. A plurality of individual module mounting areas A are divided on the first substrate 11, and a plurality of individual module mounting areas A A) electronic device module can be manufactured.

한편, 제1 기판(10)의 하부면에는 차단부(도 1의 60)이 형성될 수 있다. 그러나 도 4a 내지 도 4g에서는 이를 생략하여 도시하였다.
Meanwhile, a blocking portion (60 in FIG. 1) may be formed on the lower surface of the first substrate 10. However, these are omitted in FIGS. 4A to 4G.

이어서, 도 4b에 도시된 바와 같이 제1 기판(10)의 일면 즉 상면에 전자 소자들(1)을 실장하는 단계가 수행된다. 본 단계는 제1 기판(10)의 일면에 형성된 실장용 전극(13) 상에 스크린 프린팅 방식 등을 통해 솔더 페이스트(solder paste)를 인쇄하고, 그 위에 전자 소자들(1)을 안착시킨 후, 열을 가하여 솔더 페이스트를 경화시키는 과정을 통해 수행될 수 있다. Then, as shown in FIG. 4B, mounting of the electronic elements 1 on one surface or upper surface of the first substrate 10 is performed. In this step, a solder paste is printed on a mounting electrode 13 formed on one surface of a first substrate 10 through a screen printing method or the like, and the electronic devices 1 are placed thereon, And then heat is applied to harden the solder paste.

이때, 각각의 개별 모듈 실장 영역(A)에는 동일한 전자 소자들(1)이 동일한 배치를 따라 실장될 수 있다.
At this time, the same electronic elements 1 may be mounted in the same arrangement in each individual module mounting area A.

이어서 도 4c에 도시된 바와 같이 전자 소자들(1)을 밀봉하며 제1 기판(10)의 일면 상에 몰드부(30)를 형성하는 단계가 수행된다. 본 단계는 전술한 바와 같이 금형 내에 전자 소자(1)가 실장된 제1 기판(10)을 배치한 후, 금형 내부에 성형수지를 주입하여 형성할 수 있다. 몰드부(30)가 형성됨에 따라, 제1 기판(10)의 일면 즉 상면에 실장된 전자 소자들(1)은 몰드부(30)에 의해 외부로부터 보호될 수 있다. Then, a step of sealing the electronic elements 1 as shown in Fig. 4C and forming the mold part 30 on one surface of the first substrate 10 is performed. This step can be performed by disposing the first substrate 10 on which the electronic element 1 is mounted in the mold as described above, and then injecting the molding resin into the mold. As the mold part 30 is formed, the electronic elements 1 mounted on one surface of the first substrate 10, that is, the upper surface, can be protected from the outside by the mold part 30.

한편, 본 실시예에 따른 몰드부(30)는 제1 기판(10) 상에서 여러 개별 모듈 실장 영역(A)들을 모두 덮는 일체형으로 형성된다. 그러나 이에 한정되는 것은 아니며, 필요에 따라 몰드부(30)를 개별 모듈 실장 영역(A)별로 각각 분리하여 서로 독립적으로 형성하는 것도 가능하다.
On the other hand, the mold part 30 according to the present embodiment is integrally formed to cover all the individual module mounting areas A on the first substrate 10. [ However, the present invention is not limited thereto. If necessary, the mold portions 30 may be separately formed for the individual module mounting regions A and formed independently of each other.

이어서, 도 4d에 도시된 바와 같이 몰드부(30)가 형성된 제1 기판(10)의 타면 즉 하면 상에 솔더 페이스트(P)를 인쇄하는 단계가 수행된다. 이때, 솔더 페이스트(P)는 실장용 전극(13)뿐만 아니라, 외부 접속용 패드(16) 상에도 모두 인쇄된다.
4D, a step of printing the solder paste P on the other surface, that is, the lower surface of the first substrate 10 on which the mold 30 is formed, is performed. At this time, the solder paste P is printed not only on the mounting electrode 13 but also on the external connection pad 16.

다음으로, 도 4e에 도시된 바와 같이, 솔더 페이스트(P)가 인쇄되어 있는 제1 기판(10)의 타면에 전자 소자들(1)과 제2 기판(20)을 실장하는 단계가 수행된다. Next, as shown in FIG. 4E, mounting the electronic elements 1 and the second substrate 20 on the other surface of the first substrate 10 on which the solder paste P is printed is performed.

본 단계는 먼저 실장용 전극(13) 상에 전자 소자들(1)을, 그리고 외부 접속용 패드(16) 상에 제2 기판(20)을 안착시키는 과정이 수행된다. 이러한 과정은 전자 소자들(1)을 먼저 안착시킨 후, 제2 기판(20)을 안착시키는 순서로 진행될 수 있으나, 본 발명이 이에 한정되는 것은 아니며, 제2 기판(20)을 먼저 안착시키거나, 제2 기판(20)과 전자 소자들(1)을 동시에 안착시키는 등 다양한 방식으로 수행될 수 있다. In this step, first, the electronic elements 1 are mounted on the mounting electrode 13 and the second substrate 20 is placed on the pad 16 for external connection. This process can be performed in the order that the electronic devices 1 are first placed and then the second substrate 20 is placed thereon. However, the present invention is not limited thereto, and the second substrate 20 may be first placed , Simultaneously mounting the second substrate 20 and the electronic elements 1, and so on.

한편, 본 실시예에 따른 제2 기판(20)은 제1 기판(10)과 같이 다수의 개별 모듈 실장 영역(A)을 갖는 하나의 기판으로 형성되지 않고, 각 개별 모듈 실장 실장 영역(A)에 개별적으로 부착되는 다수의 기판들로 구성될 수 있다. The second substrate 20 according to the present embodiment is not formed of a single substrate having a plurality of individual module mounting areas A like the first substrate 10, As shown in FIG.

즉, 제2 기판(20)은 동일한 형상인 다수 개의 기판들이 마련되어 제1 기판(10)의 모든 개별 모듈 실장 실장 영역(A)에 반복적으로 배치될 수 있다. 이때, 인접하게 배치되는 제2 기판들(20)은 서로 일정 간격(S) 이격되도록 제1 기판(10)에 안착될 수 있다.
That is, the second substrate 20 may be provided with a plurality of substrates having the same shape and repeatedly disposed in all the individual module mounting mounting areas A of the first substrate 10. At this time, the second substrates 20 disposed adjacent to each other may be seated on the first substrate 10 so as to be spaced apart from each other by a predetermined distance S.

이처럼 전자 소자(1)와 제2 기판(20)이 제1 기판(10)의 타면에 안착되면, 이어서 열을 가하여 솔더 페이스트(도 4d의 P)를 경화시키는 과정이 수행된다. 이 과정을 통해 솔더 페이스트(P)는 용융 및 경화되어 솔더 접합부(80)로 형성되고, 솔더 접합부(80)에 의해 제1 기판(10)의 하면에 안착된 전자 소자들(1)과 다수의 제2 기판(20)은 제1 기판(10)에 견고하게 고정 접합되어 제1 기판(10)과 전기적, 물리적으로 연결된다.
When the electronic device 1 and the second substrate 20 are placed on the other surface of the first substrate 10, heat is applied to harden the solder paste (P in FIG. 4D). Through this process, the solder paste P is melted and cured to form the solder joint portion 80, and the electronic components 1 mounted on the lower surface of the first substrate 10 by the solder joint portion 80, The second substrate 20 is firmly fixed to the first substrate 10 and is electrically and physically connected to the first substrate 10.

다음으로, 도 4f에 도시된 바와 같이 제1 기판(10)과 제2 기판(20) 사이에 절연부(50)를 형성하는 단계가 수행된다. 본 단계는 제1 기판(10)과 제2 기판(20) 사이에 형성된 틈에 에폭시 수지 등과 같은 액상의 절연 물질을 주입하는 과정을 통해 수행될 수 있다.Next, a step of forming an insulating portion 50 between the first substrate 10 and the second substrate 20 is performed as shown in FIG. 4F. This step may be performed by injecting a liquid insulating material such as an epoxy resin into a gap formed between the first substrate 10 and the second substrate 20.

즉, 절연부(50)는 절연 물질은 제1 기판(10)과 제2 기판(20) 사이에 형성된 틈에 충진된 후, 경화됨에 따라 형성되며, 이러한 절연부(50)에 의해 제1 기판(10)과 제2 기판(20)은 상호 간에 절연성이 확보됨과 동시에 서로 견고하게 고정 접합될 수 있다. That is, the insulating portion 50 is filled with a gap formed between the first substrate 10 and the second substrate 20, and then is formed as it is hardened. By the insulating portion 50, The first substrate 10 and the second substrate 20 are insulated from each other and firmly fixed to each other.

이때, 액상의 절연 물질은 제1 기판(10)에 형성된 차단부(도 1의 60)에 의해 유동이 차단된다. 본 실시예의 경우, 절연 물질은 홈 형태의 차단부(60) 모서리와 제2 기판(20)의 모서리에 의해 형성되는 표면 장력에 의해 흐름이 억제된다. At this time, the liquid insulating material is blocked by the blocking portion (60 in FIG. 1) formed on the first substrate 10. In the case of this embodiment, the insulating material is suppressed in flow by the surface tension formed by the edge of the groove-like blocking portion 60 and the edge of the second substrate 20.

이로 인해 절연 물질은 차단부(60)에 의해 관통부(22)의 내부로 유입되지 않고 제1 기판(10)과 제2 기판(20) 사이에 형성되는 틈에만 충진될 수 있다.
Accordingly, the insulating material can be filled only in the gap formed between the first substrate 10 and the second substrate 20 without flowing into the penetration portion 22 by the blocking portion 60.

마지막으로, 도 4g에 도시된 바와 같이, 몰드부(30)가 형성된 제1 기판(10)을 절단하여 개별 전자 소자 모듈(100)을 형성하는 단계가 수행된다. Finally, as shown in FIG. 4G, a step of cutting the first substrate 10 on which the mold part 30 is formed to form the individual electronic element module 100 is performed.

이 단계는 블레이드(70)를 이용하여 개별 모듈 실장 실장 영역(도 4f의 A)의 경계를 따라 몰드부(30)가 형성된 제1 기판(10)을 절단함에 따라 이루어질 수 있다. This step may be accomplished by cutting the first substrate 10 on which the mold part 30 is formed along the border of the individual module mounting mounting area (A in FIG. 4F) using the blade 70.

본 실시예에 따른 전자 소자 모듈(100)은, 개별 모듈 실장 실장 영역(A)의 경계가 제2 기판들(20)의 이격 공간(도 4e의 S)과 대응된다. 즉, 개별 모듈 실장 실장 영역(A)의 경계를 따라 절단하는 것은 제2 기판들(10)의 이격 공간(S)을 따라 절단하는 것과 동일한 의미를 가질 수 있다. In the electronic element module 100 according to the present embodiment, the boundary of the individual module-mounted mounting area A corresponds to the space (S in Fig. 4E) of the second substrates 20. That is, cutting along the boundary of the individual module-mounted mounting area A may have the same meaning as cutting along the spacing S of the second substrates 10.

이에 본 실시예에 따른 전자 소자 모듈(100) 제조 방법은, 블레이드(70)로 제2 기판들(20)의 이격 공간(S)을 따라 절단하므로, 제2 기판(20)은 블레이드(70)와 접촉하거나, 블레이드(70)에 의해 절단되지 않는다.The method of manufacturing the electronic device module 100 according to the present embodiment cuts the second substrate 20 along the spacing S of the second substrates 20 with the blade 70, And is not cut by the blade 70.

따라서 제1 기판(10)과 제2 기판(20)을 모두 절단해야 하는 경우에 비해, 절단이 공정이 용이하며, 절단에 소요되는 시간도 최소화 할 수 있다는 이점이 있다. Therefore, compared with the case where both the first substrate 10 and the second substrate 20 are to be cut, there is an advantage that the cutting process is easy and the time required for cutting can be minimized.

한편, 상기한 절단 공정에서 제2 기판(20)은 블레이드(70)와 접촉되지 않는 것이 바람직하며, 이에 본 실시예에 따른 블레이드(70)는 도 4g에 도시된 바와 같이 제2 기판(20)과 일정 거리 이격되도록 제1 기판(10)을 절단한다.4G, the second substrate 20 is not contacted with the blade 70 in the above-described cutting process, and thus, the blade 70 according to the present embodiment is formed by cutting the second substrate 20, The first substrate 10 is cut so that the first substrate 10 is separated from the first substrate 10 by a predetermined distance.

이로 인해 제1 기판(10)의 절단면과 제2 기판(20)의 외측면은 간극(T)이 형성되며, 이러한 간극(T)에 의해, 제2 기판(20)은 제1 기판(10)보다 작은 크기로 형성될 수 있다.
A gap T is formed between the cut surface of the first substrate 10 and the outer surface of the second substrate 20 and the second substrate 20 is separated from the first substrate 10 by the gap T, Can be formed in a smaller size.

이상과 같은 단계들을 통해 제조되는 본 실시예에 따른 전자 소자 모듈(100)는 제1 기판(10)과 제2 기판(20)을 먼저 접합한 이후에 전자 소자들(1)을 실장하지 않고, 제2 기판(20)과 전자 소자들(1, 특히 제1 기판의 하면에 실장되는 전자 소자들)을 함께 실장한다. 즉, 제1 기판(10)의 하면에 전자 소자들(1)과 제2 기판(20)을 함께 안착시킨 후, 경화 과정을 통해 함께 고정 접합한다. The electronic device module 100 according to the present embodiment manufactured through the steps described above does not mount the electronic devices 1 after first bonding the first substrate 10 and the second substrate 20, The second substrate 20 and the electronic elements 1 (in particular the electronic elements mounted on the lower surface of the first substrate) are mounted together. That is, the electronic devices 1 and the second substrate 20 are placed together on the lower surface of the first substrate 10, and then fixed together by a curing process.

본 실시예의 제조 과정과 다르게, 제1 기판(10)과 제2 기판(20)을 먼저 접합한 후, 제2 기판(20)의 관통부(22)를 통해 제1 기판(10)의 하면에 전자 소자들(1)을 실장하는 경우, 제1 기판(10)과 제2 기판(20)을 접합하기 위해 솔더 페이스트의 인쇄와 기판의 안착 및 솔더 페이스트 경화 단계가 수행되고, 그 이후 전자 소자들(1)을 제1 기판(10)에 실장하기 위해 상기와 동일한 단계들이 반복적으로 수행되어야 한다. The first substrate 10 and the second substrate 20 are first bonded to each other and are then bonded to the lower surface of the first substrate 10 through the penetration portion 22 of the second substrate 20, In mounting the electronic elements 1, the printing of the solder paste, the positioning of the substrate and the solder paste hardening step are performed in order to bond the first substrate 10 and the second substrate 20, The same steps as described above must be repeatedly performed in order to mount the first substrate 1 on the first substrate 10.

그러나 본 실시예에 따른 제조 방법에 의하면, 솔더 페이스트의 인쇄, 전자 소자(1) 안착, 및 솔더 페이스트 경화 단계를 일회만 수행하여 제1 기판(10)의 하면에 전자 소자들(1)과 제2 기판(20)을 실장할 수 있다. However, according to the manufacturing method of this embodiment, the printing of the solder paste, the mounting of the electronic element 1, and the curing of the solder paste are performed only once, so that the electronic elements 1 and 2 are formed on the lower surface of the first substrate 10, 2 substrate 20 can be mounted.

즉, 제1 기판(10)의 하면 상에 전자 소자들(1)과 제2 기판(20)을 함께 배치하여 함께 고정 접합시키므로, 전자 소자들(1)과 제2 기판(20)을 각각 따로 제1 기판(10)에 접합하는 방식에 비해, 제조 과정을 줄일 수 있으며 이에 제조가 매우 용이하다는 이점이 있다.That is, since the electronic elements 1 and the second substrate 20 are arranged together on the lower surface of the first substrate 10 and fixedly joined together, the electronic elements 1 and the second substrate 20 are separately The manufacturing process can be reduced as compared with the method of bonding to the first substrate 10, which is advantageous in that manufacturing is very easy.

더하여, 본 실시예에 따른 제조 방법에 의하면, 제1 기판(10)은 다수의 개별 모듈 실장 영역들(A)이 구획된 하나의 기판을 이용하고, 제2 기판(20)은 다수의 개별 모듈 실장 영역들에 각각 배치되는 다수의 기판들을 이용한다. In addition, according to the manufacturing method according to the present embodiment, the first substrate 10 uses one substrate in which a plurality of individual module mounting regions A are partitioned, and the second substrate 20 uses a plurality of individual modules And a plurality of substrates respectively disposed in the mounting areas.

따라서 절단 공정에서 몰드부(30)가 형성된 제1 기판(10)만을 절단함에 따라 전자 소자 모듈들(100)을 개별화할 수 있으므로, 제조가 용이하며 제조 시간도 최소화할 수 있다. Therefore, since only the first substrate 10 on which the mold part 30 is formed is cut during the cutting process, the electronic device modules 100 can be individually manufactured, so that the manufacture is easy and the manufacturing time can be minimized.

또한 본 발명에 따른 제조 방법은 제1, 제2 기판 중 하나의 기판(제1 기판)만을 절단함에 따라 하므로 다양한 이점을 얻을 수 있다. Further, according to the manufacturing method of the present invention, since only one of the first and second substrates (the first substrate) is cut, various advantages can be obtained.

예를 들어 절단 가공 시 제2 기판까지 함께 절단하는 경우에 비해, 기판 절단으로 인해 발생되는 미세한 더미(dummy) 가루나 더미 조각들이 발생하는 것을 최소화할 수 있다.For example, it is possible to minimize the generation of fine dummy flakes or dummy flakes that are generated due to substrate cutting, as compared with the case where the second substrate is cut together at the time of cutting.

또한 하나의 기판만을 절단하므로 절단 가공 시 모듈에 인가되는 충격을 최소화할 수 있어 충격에 의한 품질불량을 예방할 수 있다. In addition, since only one substrate is cut, impact applied to the module during cutting can be minimized, thereby preventing quality defects due to impact.

더하여, 하나의 기판만을 절단하므로 절단 가공 설비의 부하를 줄일 수 있어 가공 설비의 고장을 최소화할 수 있으며, 설비의 수명을 연장할 수 있다.In addition, since only one substrate is cut, the load of the cutting processing equipment can be reduced, so that the failure of the processing equipment can be minimized and the service life of the equipment can be extended.

한편, 본 실시예의 경우, 제1 기판과 제2 기판이 대면하는 틈 전체에 모두 절연부가 형성되는 경우를 예로 들었으나, 본 발명의 구성이 이에 한정되는 것은 아니다. Meanwhile, in the present embodiment, the case where the insulating portion is formed in the entire gap where the first substrate and the second substrate face is taken as an example, but the structure of the present invention is not limited thereto.

도 5는 본 발명의 다른 실시예에 따른 전자 소자 모듈을 개략적으로 도시한 분해 사시도이고, 도 6은 도 5의 제1 기판을 개략적으로 도시한 저면 사시도이다. FIG. 5 is an exploded perspective view schematically showing an electronic device module according to another embodiment of the present invention, and FIG. 6 is a bottom perspective view schematically showing the first substrate of FIG.

도 5 및 도 6을 참조하면, 본 실시예에 따른 전자 소자 모듈(200)은 절연부(50)가 다수 개로 구분될 수 있다. 즉, 전술한 실시예와 같이 절연부(도 3의 50)가 일체인 하나의 구성요소로 형성되지 않고, 제1 기판(10)과 제2 기판(20)의 틈 사이 에서 부분적으로 군데군데 분산되어 형성될 수 있다. Referring to FIGS. 5 and 6, the electronic device module 200 according to the present embodiment may be divided into a plurality of insulating portions 50. That is, as in the above-described embodiment, the insulating portion 50 of FIG. 3 is not formed as a single component that is integral with the first substrate 10 and the second substrate 20, .

또한, 절연부(50)의 흐름을 제어하기 위해, 제1 기판(10)의 차단부(60)는 다수의 절연부들(50) 사이에 형성될 수 있다. 즉 차단부(60)에 의해, 절연부(50)는 제2 기판(10)의 관통부(22) 내부로의 유입이 차단되고, 동시에 인접한 절연부(50)끼리 하나로 연결되는 것도 차단된다. The shielding portion 60 of the first substrate 10 may be formed between the plurality of insulating portions 50 to control the flow of the insulating portion 50. [ That is, the insulating portion 50 is blocked by the shielding portion 60 from flowing into the penetrating portion 22 of the second substrate 10, and at the same time, the adjacent insulating portions 50 are prevented from being connected to each other.

이에 따라, 본 실시예에 따른 절연부(50)는 제1 기판(10)과 제2 기판(20)의 사이 전체가 아닌, 특정 위치에 부분적, 선택적으로 형성될 수 있으며, 필요한 크기나 형상으로 형성될 수 있다.
Accordingly, the insulating part 50 according to the present embodiment can be partially or selectively formed at a specific position, not entirely between the first substrate 10 and the second substrate 20, .

이러한 본 실시예에 따른 전자 소자 모듈(200)은 다양한 방법에 의해 제조될 수 있다. The electronic element module 200 according to this embodiment can be manufactured by various methods.

예를 들어, 액상의 절연 물질을 제1 기판(10)과 제2 기판(20)의 사이에 주입하는 과정(도 4f 참조)에서, 주입되는 양을 줄이고, 소량의 절연 물질을 여러 위치에서 부분적으로 주입함으로써 본 실시예에 따른 절연부(50)를 형성할 수 있다. For example, in the process of injecting a liquid insulating material between the first substrate 10 and the second substrate 20 (see FIG. 4F), the amount of the injected material is reduced, and a small amount of insulating material is partially The insulating portion 50 according to the present embodiment can be formed.

또한, 제2 기판(20)을 제1 기판(10)에 안착하기 전(도 4d의 상태) 제1 기판(10)의 타면 중 외부 접속용 패드들(16)의 사이의 공간에 군데군데 소량의 절연 물질을 도포하거나 떨어뜨린 후 제2 기판(20)을 안착시킴으로써 본 실시예에 따른 절연부(50)를 형성할 수 있다.4D) in the space between the external connection pads 16 on the other surface of the first substrate 10 before the second substrate 20 is placed on the first substrate 10 The insulating layer 50 may be formed by depositing or dropping the insulating material of the first substrate 20 and placing the second substrate 20 thereon.

이처럼 절연부(50)가 다수개로 분리되어 부분적으로 형성되는 경우, 절연부(50)를 형성하는 절연 물질의 양을 줄일 수 있으므로, 제조 비용을 줄일 수 있다.
When the insulating part 50 is divided into a plurality of parts and partially formed, the amount of the insulating material forming the insulating part 50 can be reduced, thereby reducing the manufacturing cost.

도 7은 본 발명의 또 다른 실시예에 따른 전자 소자 모듈을 개략적으로 도시한 단면도이다. 7 is a cross-sectional view schematically showing an electronic device module according to another embodiment of the present invention.

도 7을 참조하면, 본 실시예에 따른 전자 소자 모듈(300)은 제2 기판(20)의 측면에 도금층(29)이 형성된다. Referring to FIG. 7, in the electronic device module 300 according to the present embodiment, a plating layer 29 is formed on a side surface of the second substrate 20.

도금층(29)은 제2 기판(20)의 내부 측벽과 외부 측벽에 모두 형성될 수 있으나 본 실시예와 같이 어느 한 곳에 형성될 수도 있다. The plating layer 29 may be formed on both the inner sidewall and the outer sidewall of the second substrate 20, but may be formed at any one place as in the present embodiment.

또한 도금층(29)은 측벽 전체에 형성될 수 있으나, 부분적으로 형성하는 것도 가능하다. The plating layer 29 may be formed on the entire sidewall, but it may be partially formed.

이러한 도금층(29)은 측벽 접합부(90)에 의해 제1 기판(10)과 전기적으로 연결될 수 있다. 이때, 측벽 접합부(90)에 의해 제1 기판(10)의 실장용 전극에 접합될 수 있다.The plating layer 29 may be electrically connected to the first substrate 10 by the sidewall bonding portion 90. At this time, it can be bonded to the mounting electrode of the first substrate 10 by the sidewall bonding portion 90.

측벽 접합부(90)는 도전성 솔더에 의해 형성될 수 있으며 제1 기판(10)의 타면에 형성된 패턴(예컨대 그라운드 패턴)과 제2 기판(20)의 측면에 형성된 도금층(29)을 전기적으로 연결한다. The sidewall bonding portion 90 may be formed by a conductive solder and electrically connects a pattern (for example, a ground pattern) formed on the other surface of the first substrate 10 and a plating layer 29 formed on a side surface of the second substrate 20 .

이러한 경우, 측벽 접합부(90)는 제1 기판(10)과 제2 기판(20)을 전기적, 물리적으로 고정 접합함과 동시에, 외부로부터 전달되는 전자파를 차폐하는 차폐 쉴드(shield)의 역할도 함께 수행할 수 있다.In this case, the sidewall bonding portion 90 electrically and physically fixes the first substrate 10 and the second substrate 20 to each other, and also serves as a shield for shielding electromagnetic waves transmitted from the outside Can be performed.

또한 이처럼 측벽 접합부(90)를 이용하는 경우, 전술한 실시예와 같이 제1 기판(10)과 제2 기판(20) 사이에 개재되는 절연부를 생략할 수 있다. 따라서 제조가 용이하면서도 차폐 쉴드를 용이하게 형성할 수 있다는 이점이 있다.
When the side wall joint portion 90 is used as described above, the insulating portion interposed between the first substrate 10 and the second substrate 20 may be omitted as in the above-described embodiment. Therefore, there is an advantage that the shielding shield can be easily formed while being easily manufactured.

이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 수정 및 변형이 가능하다는 것은 당 기술분야의 통상의 지식을 가진 자에게는 자명할 것이다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed exemplary embodiments, but, on the contrary, It will be obvious to those of ordinary skill in the art.

예를 들어, 전술된 실시예들에서는 제1 기판의 하면에는 몰드부가 형성되지 않는 경우를 예로 들어 설명하였다. 그러나 필요에 따라 제1 기판의 하면, 즉 제2 기판의 관통부 내부에도 몰드부를 형성하는 것도 가능하다. For example, in the above-described embodiments, the case where the mold part is not formed on the lower surface of the first substrate has been described as an example. However, it is also possible to form the mold part on the lower surface of the first substrate, that is, the penetrating part of the second substrate, if necessary.

또한 전술된 실시예들의 경우, 몰드부와 절연부를 구비하는 전자 소자 모듈을 예로 들어 설명하였으나, 본 발명은 이에 한정되지 않으며 필요에 따라 몰드부나 절연부 등을 생략하는 것도 가능하다.
Also, in the above-described embodiments, the electronic device module including the mold part and the insulating part has been described as an example, but the present invention is not limited to this, and the mold part, the insulating part, and the like may be omitted as necessary.

100, 200, 300: 전자 소자 모듈
1: 전자 소자
10: 제1 기판 20: 제2 기판
13: 실장용 전극
22: 관통부 24: 전극 패드
28: 외부 접속 단자
29: 도전층
30: 몰드부
50: 절연부
80: 솔더 접합부
90: 측면 접합부100, 200, 300: electronic device module
1: Electronic device
10: first substrate 20: second substrate
13: Electrode for mounting
22: penetrating part 24: electrode pad
28: External connection terminal
29: conductive layer
30: Mold part
50:
80: solder joint
90: side connection

Claims (21)

양면에 실장용 전극이 형성된 제1 기판;
상기 제1 기판의 양면에 실장되는 다수의 전자 소자;
상기 제1 기판의 상면에 실장된 상기 전자 소자들을 밀봉하는 몰드부; 및
상기 제1 기판보다 작은 크기로 상기 제1 기판과 접합하여 상기 제1 기판과 틈을 형성하며, 내부에 관통부를 구비하며, 상기 관통부 내에 상기 제1 기판의 하면에 실장된 상기 전자 소자들을 수용하는 제2 기판;
을 포함하며,
상기 제1 기판에는 외부 접속용 패드가 형성되고,
상기 제2 기판에는 전극 패드가 형성되며,
상기 틈에는 상기 제1 기판 및 제2 기판을 전기적으로 연결하도록 상기 외부 접속용 패드와 상기 전극 패드가 연결되고,
상기 몰드부는,
절연성 재료로 형성되며, 가로 길이와 세로 길이 중 적어도 어느 하나가 상기 제2 기판보다 길게 형성되는 전자 소자 모듈.
A first substrate on which mounting electrodes are formed on both surfaces;
A plurality of electronic elements mounted on both surfaces of the first substrate;
A mold part sealing the electronic devices mounted on the upper surface of the first substrate; And
A first substrate and a second substrate, the first substrate being bonded to the first substrate to form a gap with the first substrate and having a penetrating portion therein, and the electronic elements mounted on the lower surface of the first substrate are accommodated in the through- A second substrate;
/ RTI >
A pad for external connection is formed on the first substrate,
An electrode pad is formed on the second substrate,
The external connection pad and the electrode pad are connected to electrically connect the first substrate and the second substrate in the gap,
Wherein the mold part comprises:
Wherein at least one of the transverse length and the longitudinal length is formed longer than the second substrate.
제1항에 있어서, 상기 제2 기판은,
일면의 가로 길이와 세로 길이 중 적어도 어느 하나가 상기 제1 기판보다 작게 형성되는 전자 소자 모듈.
The plasma display panel of claim 1,
Wherein at least one of the lateral length and the longitudinal length of the one surface is smaller than that of the first substrate.
제1항에 있어서, 상기 제2 기판은,
하면에 외부와 전기적으로 연결되기 위한 외부 접속 단자가 형성되는 전자 소자 모듈.
The plasma display panel of claim 1,
And an external connection terminal for electrically connecting to the outside is formed on a bottom surface of the electronic device module.
삭제delete 제1항에 있어서,
상기 틈에는 절연부를 더 포함하는 전자 소자 모듈.
The method according to claim 1,
Wherein the gap further includes an insulating portion.
제5항에 있어서, 상기 절연부는,
상기 틈을 충진하여 형성된 언더필 수지층을 포함하는 전자 소자 모듈.
6. The semiconductor device according to claim 5,
And an underfill resin layer formed by filling the gap.
제5항에 있어서, 상기 절연부는,
상기 틈에 부분적으로 형성되는 전자 소자 모듈.
6. The semiconductor device according to claim 5,
And an electronic device module partially formed in the gap.
제1항에 있어서,
상기 전극 패드는 상기 제2 기판의 비아와 접속하는 전자 소자 모듈.
The method according to claim 1,
And the electrode pad is connected to the via of the second substrate.
제1항에 있어서,
상기 제1 기판의 측면을 이루는 절단면은 상기 제2 기판의 측면보다 더 큰 전자 소자 모듈.
The method according to claim 1,
Wherein the side surface forming the side surface of the first substrate is larger than the side surface of the second substrate.
제5항에 있어서,
상기 제1 기판은,
상기 제2 기판의 관통부 형상을 따라, 하면에 상기 절연부의 유동을 차단하기 위한 차단부가 형성되며,
상기 차단부는,
상기 제2 기판의 관통부 형상을 따라 홈, 돌기 및 고리(ring) 형태 중 적어도 하나로 형성되는 전자 소자 모듈.
6. The method of claim 5,
Wherein the first substrate comprises:
A blocking portion for blocking the flow of the insulating portion is formed on a lower surface along the shape of the penetration portion of the second substrate,
The cut-
And at least one of a groove, a projection, and a ring shape along the shape of the penetration portion of the second substrate.
제1항에 있어서, 상기 제2 기판은,
수지층과, 상기 수지층을 관통하며 박히는 다수의 금속 기둥을 포함하여 구성되는 전자 소자 모듈.
The plasma display panel of claim 1,
A resin layer, and a plurality of metal pillars penetrating through the resin layer.
제1항에 있어서,
상기 제2 기판의 적어도 어느 한 측면에는 도금층이 형성되고,
상기 도금층과 상기 제1 기판을 전기적으로 연결하는 측벽 접합부를 더 포함하는 전자 소자 모듈.
The method according to claim 1,
A plating layer is formed on at least one side surface of the second substrate,
And a side wall joint electrically connecting the plating layer and the first substrate.
다수의 개별 모듈 실장 영역을 갖는 제1 기판을 준비하는 단계;
상기 제1 기판의 상면에 전자 소자들을 실장하는 단계;
상기 제1 기판의 하면에 전자 소자들과 다수의 제2 기판을 함께 실장하는 단계; 및
상기 개별 모듈 실장 영역에 따라 상기 제1 기판을 절단하여 개별 전자 소자 모듈을 형성하는 단계;
를 포함하며,
상기 제1 기판을 절단하여 개별 전자 소자 모듈을 형성하는 단계는,
상기 다수의 제2 기판들 사이에 형성되는 이격 공간을 따라 상기 제1 기판을 절단하는 단계인 전자 소자 모듈 제조 방법.
Preparing a first substrate having a plurality of discrete module mounting areas;
Mounting electronic elements on an upper surface of the first substrate;
Mounting electronic devices and a plurality of second substrates together on the lower surface of the first substrate; And
Cutting the first substrate according to the individual module mounting area to form individual electronic device modules;
/ RTI >
The step of cutting the first substrate to form individual electronic element modules may include:
And cutting the first substrate along a spacing space formed between the plurality of second substrates.
제13항에 있어서, 상기 전자 소자를 실장하는 단계 이후,
상기 제1 기판의 상면에 몰드부를 형성하는 단계를 더 포함하는 전자 소자 모듈 제조 방법.
14. The method of claim 13, wherein after mounting the electronic component,
And forming a mold part on an upper surface of the first substrate.
제13항에 있어서, 상기 다수의 제2 기판을 함께 실장하는 단계는,
상기 제1 기판에 형성된 각 상기 개별 모듈 실장 영역에 상기 제2 기판을 각각 실장하는 단계를 포함하는 전자 소자 모듈 제조 방법.
14. The method of claim 13, wherein mounting the plurality of second substrates together comprises:
And mounting the second substrate on each of the individual module mounting areas formed on the first substrate.
제13항에 있어서, 상기 다수의 제2 기판을 함께 실장하는 단계는,
상기 제1 기판의 하면에 솔더 페이스트를 도포하는 단계;
상기 솔더 페이스트 상에 상기 전자 소자들 및 상기 다수의 제2 기판을 안착시키는 단계; 및
상기 솔더 페이스트를 경화시켜 상기 전자 소자와 상기 다수의 제2 기판을 상기 제1 기판의 하면에 고정 접합하는 단계;
를 포함하는 전자 소자 모듈 제조 방법.
14. The method of claim 13, wherein mounting the plurality of second substrates together comprises:
Applying a solder paste to a lower surface of the first substrate;
Placing the electronic components and the plurality of second substrates on the solder paste; And
Curing the solder paste to fix the electronic device and the plurality of second substrates to the lower surface of the first substrate;
≪ / RTI >
제13항에 있어서, 상기 다수의 제2 기판을 함께 실장하는 단계 이후,
상기 제1 기판과 상기 제2 기판들 사이에 절연부를 형성하는 단계를 더 포함하는 전자 소자 모듈 제조 방법.
14. The method of claim 13, further comprising: after mounting the plurality of second substrates together,
And forming an insulating portion between the first substrate and the second substrates.
제17항에 있어서, 상기 절연부를 형성하는 단계는,
상기 제1 기판의 하면과 상기 제2 기판의 상면 사이에 형성되는 틈에 액상의 절연 물질을 주입하며 충진하는 단계인 전자 소자 모듈 제조 방법.
18. The method of claim 17, wherein forming the insulation comprises:
And injecting and filling a liquid insulating material into a gap formed between the lower surface of the first substrate and the upper surface of the second substrate.
제13항에 있어서, 상기 다수의 제2 기판을 함께 실장하는 단계 이후,
상기 제2 기판에 형성된 관통부 내부에 몰드부를 형성하는 단계를 더 포함하는 전자 소자 모듈 제조 방법.
14. The method of claim 13, further comprising: after mounting the plurality of second substrates together,
And forming a mold part in the penetrating part formed in the second substrate.
제13항에 있어서, 상기 다수의 제2 기판을 함께 실장하는 단계 이후,
상기 제2 기판의 측면에 형성된 도금층과 상기 제1 기판을 도전성 솔더로 연결하는 단계를 더 포함하는 전자 소자 모듈 제조 방법.
14. The method of claim 13, further comprising: after mounting the plurality of second substrates together,
And connecting the first substrate with a plating layer formed on a side surface of the second substrate with an electrically conductive solder.
삭제delete
KR1020140136937A 2014-10-10 2014-10-10 Electric component module and manufacturing method threrof KR101983175B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140136937A KR101983175B1 (en) 2014-10-10 2014-10-10 Electric component module and manufacturing method threrof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140136937A KR101983175B1 (en) 2014-10-10 2014-10-10 Electric component module and manufacturing method threrof

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020130057343A Division KR101477392B1 (en) 2013-05-21 2013-05-21 Electric component module

Publications (2)

Publication Number Publication Date
KR20140136907A KR20140136907A (en) 2014-12-01
KR101983175B1 true KR101983175B1 (en) 2019-05-28

Family

ID=52456997

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140136937A KR101983175B1 (en) 2014-10-10 2014-10-10 Electric component module and manufacturing method threrof

Country Status (1)

Country Link
KR (1) KR101983175B1 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004103608A (en) * 2002-09-04 2004-04-02 Murata Mfg Co Ltd Laminated electronic part

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06216314A (en) * 1993-01-14 1994-08-05 Matsushita Electric Works Ltd Semiconductor device
KR100782774B1 (en) 2006-05-25 2007-12-05 삼성전기주식회사 System in package module
JP2008226945A (en) * 2007-03-09 2008-09-25 Casio Comput Co Ltd Semiconductor device and its manufacturing method

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004103608A (en) * 2002-09-04 2004-04-02 Murata Mfg Co Ltd Laminated electronic part

Also Published As

Publication number Publication date
KR20140136907A (en) 2014-12-01

Similar Documents

Publication Publication Date Title
KR101274460B1 (en) Semiconductor package and manufacturing method threrof
KR101642560B1 (en) Electronic component module and manufacturing method thereof
KR101994715B1 (en) Manufacturing method of electronic component module
KR101477392B1 (en) Electric component module
US20150062854A1 (en) Electronic component module and method of manufacturing the same
US9392695B2 (en) Electric component module
KR101548799B1 (en) Electric component module and manufacturing method threrof
KR20150053579A (en) Electric component module and manufacturing method threrof
KR20150009728A (en) Electric component module package and mounting structrue threrof
KR20150092876A (en) Electric component module and manufacturing method threrof
KR20180101832A (en) Electric component module and manufacturing method thereof
KR102117469B1 (en) Electronic component module and manufacturing method threrof
KR200478126Y1 (en) Electric component module
KR20170137023A (en) Semiconductor package and manufacturing method thereof
KR20150053592A (en) Electric component module and manufacturing method threrof
KR101829936B1 (en) Semiconductor package and manufacturing method threrof
KR101983175B1 (en) Electric component module and manufacturing method threrof
KR101525665B1 (en) Electric component module and manufacturing method threrof
KR20150000174A (en) Electric component module and manufacturing method threrof
KR20170124769A (en) Electric component module and manufacturing method threrof
KR101539846B1 (en) Electric component module and manufacturing method threrof
US10431548B2 (en) Electronic component module and method of manufacturing the same
KR20180016451A (en) Connection structure of circuit substrate
KR101681400B1 (en) Electronic component module and manufacturing method threrof
KR20160059755A (en) Electric component module and manufacturing method threrof

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant