KR101978345B1 - 저유전 물질을 포함하는 전자 소자 및 그 제조 방법 - Google Patents

저유전 물질을 포함하는 전자 소자 및 그 제조 방법 Download PDF

Info

Publication number
KR101978345B1
KR101978345B1 KR1020180023121A KR20180023121A KR101978345B1 KR 101978345 B1 KR101978345 B1 KR 101978345B1 KR 1020180023121 A KR1020180023121 A KR 1020180023121A KR 20180023121 A KR20180023121 A KR 20180023121A KR 101978345 B1 KR101978345 B1 KR 101978345B1
Authority
KR
South Korea
Prior art keywords
nano
electrode
grid
present
dielectric constant
Prior art date
Application number
KR1020180023121A
Other languages
English (en)
Inventor
김봉중
김민우
리프손 맥스
그리어 줄리아
Original Assignee
광주과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 광주과학기술원 filed Critical 광주과학기술원
Priority to KR1020180023121A priority Critical patent/KR101978345B1/ko
Application granted granted Critical
Publication of KR101978345B1 publication Critical patent/KR101978345B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • General Engineering & Computer Science (AREA)
  • General Chemical & Material Sciences (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 새로운 저유전율(low-k) 재료를 포함하는 전자소자 및 그 제조 방법에 관한 것이다.
본 발명에 따르면, 3D 캐드를 통해 나노격자 및 나노격자 상의 상부판(top plate)를 디자인하는 단계; PR을 상기 디자인대로 패터닝하는 단계; PR을 현상하는 단계; 유전체를 증착하는 단계; 상기 PR을 건식 에칭하는 단계; 상기 상부판 상에 금속을 증착하는 단계;를 포함하는 것을 특징으로 하는 전자소자의 제조 방법을 제공함으로써, 초저유전율과 함께 기계적 특성 및 열적 특성이 우수한 전자소자를 얻을 수 있다.

Description

저유전 물질을 포함하는 전자 소자 및 그 제조 방법{ELECTRONIC DEVICE COMPRISING LOW-K MATERIAL AND MANUFACTURING METHOD FOR THE SAME}
본 발명은 새로운 구조를 가지는 저유전 물질(low-k)을 포함하는 반도체 소자 및 그 제조 방법에 관한 것이다.
저유전상수를 가지는 물질(저유전 물질 또는 low-k 물질)은 고효율 마이크로 전자기기의 핵심적인 역할을 수행하는 소재로, 대부분의 전자소자에서는 그 중요성이 더욱 증대되고 있다.
반도체 소자에 있어서 집적화가 진행될수록 소자들의 배선 간격은 점점 줄어들게 된다. 이 때 반도체 소자의 배선 사이에 사용되는 유전 물질의 유전상수를 낮추게 되면 저항-캐패시턴스(capacitance) 딜레이(RC delay)를 감소시키고 전력 소비와 배선간의 혼선(cross-talk)를 줄일 수 있게 된다.
또한 안테나나 RF(radio frequency) 모듈에서는 밴드 폭(band width)를 증가시키고, 표면파의 전달(surface wave propagation)을 막기 위해 저유전 물질의 기판을 필요로 한다.
또한 현재 사용되고 있는 많은 소자들은 개인용 또는 휴대용 장치들에 많이 적용된다. 이러한 휴대용 장치에 사용되는 소자들은 일정한 AC 결합보다는 오히려 배터리의 동력으로만 작동할 수 있는 더 낮은 전력 소비가 더욱 필요하다. 따라서 휴대용 장치에서 더 높은 소비전력 및 더 느린 작동 속도를 야기하는 전기용량 결합을 감소시키기 위해서는, 저유전 물질이 더욱 요구된다.
그러나 이와 같은 저유전 물질의 중요성에도 불구하고, 현재까지 만족할만한 저유전 물질의 개발이 보고되고 있지 않다.
저유전 물질의 개발이 어려운 이유는 재료적인 원인에 있다. 재료적 측면에서 유전상수를 낮추기 위해서는 유전물질의 원자결합에서 분극화를 줄여야 한다. 그러나 재료 내부에서 분극화를 줄이는 것은 점차 한계에 도달한 상태이다.
따라서 최근에 들어와서는 유전 물질에 공기 등의 빈 공간(porosity)을 도입하는 방법으로 초저유전율 물질을 개발하기 위한 노력들이 진행되고 있다. 이는 공기의 유전율은 1로써 가장 작을 뿐만 아니라, 만일 서로 다른 물질 A, B가 혼합된 물질의 유전상수 k는 다음의 식에 의해 결정되기 때문이다.
k = fAkA + fBkB
(여기서, fA는 물질 A의 분율, kA는 물질 A의 유전상수, fB는 물질 B의 분율, kB는 물질 B의 유전상수)
이와 같이 다공성을 증가시킴으로써 유전상수를 낮추는 방법은, 유전상수 특성에서는 어느 정도 성과를 거두었으나, 기계적 특성, 열적 안정성, 화학적 특성 및 전기적인 신뢰성 측면에서 소자에 적용하기에는 많은 문제점들이 노출되었다.
왜냐하면 유전상수가 낮아지면 낮아질수록 소자에 적용되는데 있어 필수적인 화학적, 기계적 그리고 열적 특성이 같이 퇴화되고 있기 때문이다. 실제로 저유전 물질이 특히 반도체 공정에 적용되기 위해서는, 전기적 특성 이외에 화학물질에 대한 저항성 내지는 선택성, 공정 중에 노출되는 고온에 대한 저항성, 다른 단위막과의 밀착성 내지는 높은 영률(Young's modulus) 등이 요구된다.
일례로, 나노기공을 포함한 무정형의 무기 입자(particle)가 서로 연결된, 도 1과 같은, 에어로젤(aerogel)의 경우 MHz의 주파수에서 1.45 정도의 낮은 유전율이 보고되었다. 그러나 에어로젤을 구성하는 기공의 분포, 크기, 기공들 간 상호 연결성의 제어가 실질적으로 불가능하여, 화학적, 기계적 안정성은 물론이거니와 보고된 유전율 자체도 계산된 이론 유전율과는 차이가 있다.
따라서 본 발명에서는, 새로운 구조를 가지는 초저유전율(ultralow-k) 재료 및 소자를 제조하고, 상기 초저유전율 재료로 이루어진 소자의 전기적, 기계적 및 열적 특성을 평가하고자 한다.
이를 통해 본 발명에서는 새로운 재료로 이루어진 전자소자 및 그 제조 방법을 제공하고자 한다.
한편, 본 발명과 관련된 선행기술로는 대한민국 등록특허공보 10-0915231호(2009. 9. 2. 공고)가 있다. 상기 선행기술에서는 증착 속도를 개선한 저유전율 절연막의 증착 방법과 이를 이용한 박막트랜지스터 및 그 제조 방법이 개시되어 있다.
본 발명은 새로운 저유전율(low-k) 재료를 포함하는 전자소자 및 그 제조 방법을 제공하는 것을 목적으로 한다.
구체적으로 본 발명은, 새로운 구조를 가지는 나노격자(nano-lattice)를 이용하여 전자소자를 제조하는 방법 및 전자소자를 제공하는 것을 목적으로 한다.
보다 구체적으로 본 발명은 새로운 구조를 가지는 나노격자를 포함하는 전자 소자로 제작하기 위해, 나노격자와 함께 나노격자의 하부(bottom) 및 상부(top)에 전극 형성을 위한 유전체 판(plate)를 제조하는 방법 및 이를 통한 전자소자를 제공하는 것을 목적으로 한다.
또한 본 발명은, 나노격자를 포함함으로써 초저유전율(ultralow-k) 및 기계적 특성 및 열적 안정성이 우수한 전자소자를 제조하는 방법 및 전자소자를 제공하는 것을 목적으로 한다.
나노격자를 이용함으로써 저유전율을 가지는 전자소자를 제조하기 위한 본 발명의 전자소자의 제조 방법에 따르면, 3D 캐드를 통해 나노격자 및 나노격자 상의 상부판(top plate)를 디자인하는 단계; PR(photo resist)을 상기 디자인대로 패터닝하는 단계; PR을 현상하는 단계; 유전체를 증착하는 단계; 상기 PR을 건식 에칭하는 단계; 상기 상부판 상에 금속을 증착하는 단계;를 포함하는 것을 특징으로 하는 전자소자의 제조 방법이 제공될 수 있다.
바람직하게는, 상기 디자인 단계의 전 또는 후에 추가적으로, 일면에 전극이 증착된 기판을 준비하는 단계; 전극 상에 PR을 준비하는 단계;를 포함하는 것을 특징으로 하는 저유전율 재료의 제조 방법이 제공될 수 있다.
이때, 상기 전극은 금(Au)/티타늄(Ti) 적층체인 것;을 특징으로 하는 전자소자의 제조 방법이 제공될 수 있다.
바람직하게는, 상기 패터닝하는 단계에서는 펨토 초(femto-second) 레이저를 이용하는 것;를 포함하는 것을 특징으로 하는 저유전율 재료의 제조 방법이 제공될 수 있다.
바람직하게는, 상기 유전체를 증착하는 단계는 ALD(atomic layer deposition)법을 이용하는 것;를 포함하는 것을 특징으로 하는 저유전율 재료의 제조 방법이 제공될 수 있다.
바람직하게는, 상기 유전체는 Al2O3 또는 SiO2 중 적어도 하나 이상을 포함하는 것;를 포함하는 것을 특징으로 하는 저유전율 재료의 제조 방법이 제공될 수 있다.
바람직하게는, 상기 건식 에칭단계는 FIB(focused ion beam) 및 산소 플라즈마(O2 plasma)를 이용하는 것;를 포함하는 것을 특징으로 하는 저유전율 재료의 제조 방법이 제공될 수 있다.
또한 나노격자를 이용함으로써 저유전율을 가지는 본 발명의 전자소자에 따르면, 유전체와 공기를 포함하는 3차원의 나노격자(nano-lattice)를 포함하고; 10MHz의 주파수에서의 유전율이 1.1 이하인 것;을 특징으로 하는 전자소자가 제공될 수 있다.
바람직하게는, 상기 나노격자의 하부 및 상부에 각각 위치하는 금속 전극을 포함하는 것;을 특징으로 하는 전자소자가 제공될 수 있다.
바람직하게는, 상기 유전체는 Al2O3 또는 SiO2 중 적어도 하나 이상을 포함하는 것;을 특징으로 하는 전자소자가 제공될 수 있다.
바람직하게는, 상기 나노격자는 공동의 관으로 된 8 면체 구조의 단위 정(unitcell)으로 구성된 것;을 특징으로 하는 전자소자가 제공될 수 있다.
바람직하게는, 상기 나노격자의 영률(Young's modulus)은 30 MPa 이상인 것;을 특징으로 하는 전자소자가 제공될 수 있다.
바람직하게는, 상기 전자소자의 상온에서 800℃까지의 유전상수의 변화율이 2% 이하인 것;을 특징으로 하는 전자소자가 제공될 수 있다.
본 발명에 따르면, 새로운 저유전율(low-k) 재료인 나노격자(nano-lattice)를 포함하는 전자소자 및 그 제조 방법을 제공할 수 있다.
또한 본 발명의 전자소자의 제조방법에 따르면, 나노격자를 포함한 나노캐패시터(capacitor)를 제조하기 위해 필요한 하부 판 및 상부 판을 다공질의 나노격자 상에 안정적으로 제조할 수 있게 된다. 이를 통해 종래에는 존재하지 않았던 나노격자를 비로소 전자소자에 적용할 수 있는 방법을 제공할 수 있다.
그 결과 초저유전율 뿐만 아니라 높은 영률과 탄성 변형률의 우수한 기계적 특성 및 높은 열적 안정성을 모두 가지는 전자소자를 제조할 수 있다.
이를 통해 저항-캐패시턴스(RC) 지연(delay)을 낮추고 혼선(cross-talk)을 방지하며, 정전용량 결합을 낮추어 작동속도를 높이고 소비전력은 낮추면서 소자 작동 시 발열로 인한 특성저하를 감소시킨 전자소자를 얻을 수 있다.
도 1은 종래의 나노기공을 포함한 무정형의 무기 입자(particle)가 서로 연결된 에어로젤(aerogel)이다.
도 2는 본 발명에서 저유전율 재료로 발명한 나노격자(nano-lattice)를 도시한 것이다.
도 3은 본 발명의 나노격자를 구성하는 최소 단위인 공동(hollow)의 관으로 된 8 면체 구조의 단위 정(unitcell)을 도시한 것이다.
도 4는 본 발명에서의 나노격자를 포함한 전자소자의 제조 방법의 순서도이다.
도 5는 본 발명에서의 나노격자를 포함한 전자소자의 제조 방법에서 단계별 모식도이다.
도 6은 본 발명에서 이용한 ALD(atomic layer deposition) 방법의 순서를 개략적으로 도시한 것이다.
도 7은 본 발명의 제조 방법에 따라 완성된 3차원 나노격자로 된 나노캐패시터(nano-capacitor) 소자의 평면 사진 및 단면 사진이다.
도 8은 본 발명의 나노격자를 포함하는 나노캐패시터의 3D 도면으로, 사시도 및 측면도를 함께 나타낸 것이다.
도 9는 본 발명에 의해 제조된 다양한 크기의 나노격자를 포함하는 나노캐패시터의 주파수와 전압에 따른 유전율 특성을 나타낸 것이다.
도 10은 저유전율 재료에서 기공도(또는 밀도)의 변화에 따른 기계적 특성의 변화를 도시한 것이다.
도 11은 본 발명의 나노격자를 포함한 나노캐패시터의 압축시험의 응력(stress)-변위(strain) 곡선이다.
도 12는 종래의 저유전율 재료와 본 발명의 저유전율 나노격자를 포함한 나노캐패시터의 영률(Young's modulus)과 유전상수와의 관계를 도시한 것이다.
도 13은 본 발명에 따른 나노격자를 포함한 나노캐패시터의 온도에 따른 유전율 변화를 대표적인 주파수(100 KHz, 1 MHz, 10 MHz)에서 도시한 것이다.
도 14는 본 발명의 실시예 1에 따른 polymethyl methacrylate(이하 PMMA)라는 고분자 재료를 이용하여 나노격자 상에 상부 고체막(top plate)을 형성하는 방법을 도시한 것이다.
도 15는 본 발명의 비교예 2에 따라 PMMA 고분자 재료를 이용하여 나노격자 상에 상부 고체막을 형성하는 방법을 도시한 것이다.
이하, 본원에 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 따른 탠덤 태양전지와 이를 제조하는 방법을 상세히 설명하기로 한다.
본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위하여 제공되는 것이다.
본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조 부호를 붙이도록 한다. 또한, 본 발명의 일부 실시예들을 예시적인 도면을 참조하여 상세하게 설명한다. 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가질 수 있다. 또한, 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략할 수 있다.
본 발명의 구성 요소를 설명하는 데 있어서, 제 1, 제 2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질, 차례, 순서 또는 개수 등이 한정되지 않는다. 어떤 구성 요소가 다른 구성요소에 "연결", "결합" 또는 "접속"된다고 기재된 경우, 그 구성 요소는 그 다른 구성요소에 직접적으로 연결되거나 또는 접속될 수 있지만, 각 구성 요소 사이에 다른 구성 요소가 "개재"되거나, 각 구성 요소가 다른 구성 요소를 통해 "연결", "결합" 또는 "접속"될 수도 있다고 이해되어야 할 것이다.
또한, 본 발명을 구현함에 있어서 설명의 편의를 위하여 구성요소를 세분화하여 설명할 수 있으나, 이들 구성요소가 하나의 장치 또는 모듈 내에 구현될 수도 있고, 혹은 하나의 구성요소가 다수의 장치 또는 모듈들에 나뉘어져서 구현될 수도 있다.
도 2은 본 발명에서 저유전율 재료로 발명한 나노격자(nano lattice)를 도시한 것이다.
본 발명에서의 나노격자는 세라믹 물질과 공기가 혼합된 구조물로써 각각의 격자의 크기는 수백 ㎚에서 수 ㎛까지 다양하게 설계할 수 있다.
본 발명에서는 상기 세라믹 물질의 일 실시예로써 Al2O3를 사용하였으나, 반드시 이에 한정되는 것은 아니다. 예를 들어 SiO2 또는 불소 첨가 SiO2(SiOF) 등도 사용 가능하다.
본 발명에서의 나노격자는, 도 3에서 도시한 바와 같이, 반복되는 최소 단위로 공동(hollow)의 관으로 된 8 면체 octet 구조를 단위정(unitcell)로 제조하였으나, 반드시 이에 한정되는 것은 아니다. 4면체, 6면체 등 다양한 형상도 물론 가능하다.
다만, 상기 도 2 및 3에서 도시된 바와 같이, 본 발명에서의 나노격자는 다공체로써 격자들 사이의 공간이 모두 빈 공간으로 되어 이를 저유전율 소자로 이용할 수 없다. 왜냐하면 저유전율 유전체의 유전특성을 인가하고 측정하기 위해서는 전극을 형성해야 하는데, 다공체 위에 평평한 면을 형성하는 것이 매우 어렵기 때문이다.
특히, 본 발명과 같이 다공체로 된 나노격자의 경우, 일반적인 물리기상증착 또는 화학기상증착과 같은 증착방법으로 나노격자 위에 고체의 막을 형성하는 것은 불가능하다. 왜냐하면 증착법에 의해 타겟 또는 소스로부터 증착물질이 나노격자로 이동하더라도, 나노격자의 경우 다공체이므로 이동된 증착물질은 원하는 두께의 고체막을 형성하지 못하고 나노격자의 빈공간을 아래서부터 채우게 된다. 그 결과 최종 생성물은 기공이 모두 채워진 벌크(bulk) 유전체가 되어, 나노격자 자체를 유지할 수 없게 된다.
한편, 함침법 등과 같이 액상의 방법 역시 본 발명의 나노격자 위에 고체의 막을 형성하는 것이 매우 어렵고 공정 수가 늘어나 생산성이 떨어진다.
액상을 이용하는 방법에서도 나노격자 하부의 고체막은 기판 위에 금속 등을 증착하여 형성해야 한다. 그 이후 나노 격자를 증착시킨 후, 다시 나노격자 상부의 고체막을 형성해야 한다. 이 때, 만일 기판을 정위치(기판이 맨 아래로 위치)로 고정한 후 나노격자 위에 액상 또는 젤(gel) 상태의 고분자를 이용하여 상부의 고체막을 형성하게 되면, 액상 또는 젤 상태의 고분자가 나노격자 내부의 빈공간으로 침투하던지 또는 나노격자의 소수성 특성으로 인해 코팅이 균일하게 되지 않는 문제가 발생한다.
따라서 본 발명에서는 종래의 방법으로는 제조할 수 없었던 나노격자를 이용한 저유전율 전자소자를 제조하고, 이를 통해 나노격자를 포함한 전자소자를 제공하고자 한다.
< 실시예 >
도 4 및 5는 각각 본 발명에서의 나노격자를 포함한 전자소자의 제조 방법 및 본 발명의 제조 방법에서의 단계별 나노격자를 포함한 전자 소자의 모식도이다.
도 4에서 도시된 바와 같이, 본 발명에서의 나노격자를 포함한 전자소자의 제조 방법은, 3D CAD 디자인, PR(photo resist) 패터닝, PR 현상(습식 에칭), 유전체 증착, 건식 에칭(FIB 및 O2 플라즈마), 금속 증착의 공정을 포함한다.
본 발명의 제조 방법에서는 먼저 3D CAD 디자인을 통해 본 발명에서 제조하고자 하는 나노격자와 나노격자 상부의 고체막(또는 상부판, top plate)이 포함되도록 디자인한다.
그 후 실리콘 기판과 상기 기판 위에 금과 티타늄의 적층체(Au/Ti) 로 된 하부 전극을 형성하고, 상기 하부 전극 상에 PR(IP-DIP 780 polymer, negative type)을 위치시킨다. 그리고 펨토초 펄스 레이져(femtosecond pulselaser, Nanoscribe GmbH, scan speed : 50 μms-1, laser power : 10 mW)를 이용하여 PR을 패터닝하여 나노격자와 그 상부의 고체막(top plate)를 형성한다(도 5 (a)).
다음으로 PR을 현상(developing, SU-8 developer)하여 경화되지 않은 미경화된 PR을 제거함으로써 나노격자의 뼈대(scaffold)를 형성한다(도 5 (b)).
이와 같이 완성된 PR로 된 나노격자의 뼈대 위에 유전체 재료를 증착을 통해 형성(코팅)한다(도 5 (c)).
본 발명의 채용한 증착방법은 원자층 증착 방법(atomic layer deposition, ALD, Cambridge Nanotech S200 ALD system)을 사용하였다.
ALD 증착 방법은, 유전체를 형성하는 대표적인 증착방법인 화학적 기상 증착(CVD)법에 비해 일반적으로 생산성이 낮다는 단점은 있지만, 이러한 단점을 극복할 수 있을 정도로 우수한 장점을 많이 보유하고 있다.
ALD법은 원료 공급 주기 안에서 각 원료의 공급이 충분하면, 기판 표면의 형상에 관계없이 매 원료 공급 주기마다 모노 래이어(mono layer)의 일정 두께의 막을 형성할 수 있다. 보다 구체적으로, ALD 법은 소스 가스를 주입하여 기판에 흡착시키는 공정; 퍼지 가스로 잔류 가스 및 미반응 가스를 퍼지하는 공정; 반응 가스를 주입하여 증착하는 공정; 퍼지 가스로 잔류 가스 및 미반응 가스를 퍼지하는 공정;으로 이루어지는 사이클(cycle)을 이용하여, 기 설정된 두께로 박막이 형성될 때까지 모노 레이어의 증착을 반복하는 공법이다(도 6 참조).
따라서 ALD법에서의 막의 성장 속도는 시간이 아니라 원료 공급 주기의 수에만 비례하며, 원료 공급량, 유량 등의 공정 조건에는 크게 의존하지 않는다. 그 결과 ALD법은 다른 공법에 비해 얇은 막의 두께를 정밀하게 제어할 수 있다.
더군다나 ALD법에서는 원자층 단위로 흡착을 이용하여 성막을 진행하고 미반응 가스는 퍼지에 의해 제거되므로, 기판의 면적이 넓어도 균일한 두께의 두께의 막을 형성할 수 있어 대면적에도 적용이 가능하다.
또한 ALD법에서는 기상으로부터 기판에 증착되는 반응 원자층은 기판과의 흡착에 의해 기판과 결합되므로, 기판에 안정적으로 증착이 가능하다. 따라서 기판의 요철에 관계없이 심지어는 분말이나 본 발명의 나노격자와 같은 다공성 물질에도 균일한 두께의 막이 형성된다는 탁월한 장점이 있다.
본 발명에서는 이와 같은 ALD법을 이용하여 상기 PR로 된 나노격자의 뼈대 위에 Al2O3를 유전체 재료로 증착하였다.
Al2O3 유전막을 형성하기 위해, 본 발명에서는 알루미늄 소스로는 TMA(trimethylaluminium)를, 산화제 소스로는 오존(ozone, O3)를 각각 사용하였다. TMA의 챔버 내 유입을 위한 캐리어(carrier) 가스로는 Ar을 사용하였다.
도 6은 본 발명에서 사용된 ALD 증착 방법에서의 가스 흐름 순서(gas flow step)을 나타낸 도면이다. 도 6에서는 반응가스와 Ar 펄스가 시분할로 주입되는 형태를 나타내고 있는데, 이와 같은 4 단계를 한 사이클(cycle)로 하여 원하는 두께가 될 때까지 반복 실시하였다. 본 발명에서의 증착속도는 대략 10㎚/hr로 유지되었다.
다음으로 본 발명의 나노격자의 뼈대 기능을 수행한 PR을 제거한다(도 5 (d)).
본 발명에서의 PR의 제거는 반도체 소자 제조 방법에서 일반적으로 사용되는 FIB(focused ion beam, FEI Versa 3D) 및 산소 플라즈마 방법(Diner Zepto oxygen plasma system)을 사용하였다.
먼저 FIB는 스퍼터링(sputtering) 특성이 있으므로, 마이크로 또는 나노 스케일 단위에서 마이크로 또는 나노 가공 툴(machining tool)로 이용 가능하다.
본 발명에서는 상기 나노격자의 뼈대 기능을 수행한 PR을 제거하기 위해, 먼지 Al2O3로 코팅된 나노격자의 양 옆쪽 표면의 일부분을 FIB를 통해 에칭하였다. 이는 후속 플라즈마 공정을 통해 Al2O3로 코팅된 나노격자 내부의 PR을 산소 플라즈마에 노출시켜 제거하기 위함이다. 이 때 사용된 갈륨(gallium) 빔 사이즈는 최소 2.5~6 ㎚까지 가능하나, 본 발명에서의 나노격자를 이루는 파이프 형상의 구조체의 가장 단면의 직경이 수백 ㎚ 수준인 점을 감안하여, 본 발명에서 사용된 빔 사이즈는 수십 ㎚ 수준으로도 충분히 에칭(커팅)이 가능하였다.
다음으로 상기 FIB에 의해 표면의 일부가 깎여 Al2O3로 코팅된 나노격자 내부에 노출된 PR은 산소 플라즈마를 이용하여 건식 식각되었다. 이를 통해 본 발명의 나노격자는, 조성적으로는 기공과 Al2O3로만 이루어진 다공체이며, 구조적으로는 Au/Ti으로 된 하부 전극과 그 위에 나노격자 및 격자 상부의 고체막(top plate)로 이루어져 있다(도 5 (d)).
다음으로, 상기 상부의 고체막 상에는 다시 Au/Ti으로 이루어진 전극을 형성한다.
이 때 본 발명에서 하부의 전극 및 상부의 전극을 다층막으로 형성한 이유는, 계면 특성 및 전기적 특성을 위함이다. 다시 말하면 금(Au)으로 된 전극은 전기 비저항이 낮아 전기적인 손실을 억제하는 데에는 유리하지만, Al2O3로 된 나노격자와의 계면 특성 다시 말하면 접착력은 우수하지 못한 단점이 있다. 따라서 이를 극복하기 위해 Ti과 함께 다층 전극을 형성함으로써, 본 발명의 전극은 나노격자와의 밀착력과 전기 전도도 모두를 만족시킬 수 있다.
본 발명에서 상기 전극들은 일반적인 금속의 증착방법 모두 이용 가능하다. 구체적으로 스퍼터링을 포함하는 물리적 기상 증착법이나 화학적 기상 증착법 모두 이용 가능하다. 다만 공정의 단순함이나 생산성을 고려하면 스퍼터링이 보다 바람직하다.
도 7은 본 발명의 제조 방법에 따라 완성된 3차원 나노격자로 된 나노캐패시터(nano-capacitor)의 실제 소자의 평면 사진 및 단면 사진이다.
도 8은 상기 도7을 보다 이해하기 쉽도록 도시한 3D 도면으로, 사시도 및 측면도를 함께 도시하고 있다.
도 7의 실제 소자는 나노격자의 두께가 4 ㎛인 단일 유니트 셀이 이중으로 겹쳐져서 총 8 ㎛의 두께인 상황을 도시하고 있고, 도 8에서 도시된 유니트 셀은 총 두께가 4 ㎛인 단일 4 ㎛ 유니트 셀을 도시하고 있다. 이와 같이, 본 발명에 따른 전자 소자의 제조 방법에서는 나노격자의 크기를 쉽게 조절할 수 있다.
도 9는 본 발명의 제조 방법에 의해 제조된 다양한 크기의 나노격자를 포함하는 나노캐패시터의 주파수와 전압에 따른 유전율 특성을 나타낸 것이다.
도 9에서 나타난 바와 같이, 본 발명의 나노격자를 포함한 나노캐패시터의 유전율을 나노격자의 총 두께가 4 ㎛인 단일 4 ㎛ 유니트셀과 이를 이중으로 겹친 총 8 ㎛의 두께인 4 ㎛ 유니트셀의 경우를 비교 했을 때에, 총 두께가 바뀌어도 1.11로 동일하였고, 또한, 이에 비해 총 두께가 8 ㎛이고, 8 ㎛의 단일 유니트셀의 경우에는 1.06의 가장 낮은 유전율을 나타났다. 이것은 두께가 8 ㎛이고, 8 ㎛의 단일 유니트셀의 경우가 물질에 대한 공기 비율이 가장 많기 때문이다.
한편 주파수에 따라서도 유전상수가 변화하지만, 가장 낮은 유전 상수는 10MHz를 기준으로 약 1.1 이하인 것으로 측정되었다.
한편 본 발명에 의한 나노격자를 가지는 나노캐패시터는 종래의 다른 저유전율 재료보다 기계적 특성도 우수한 것으로 나타났다.
도 10은 저유전율 재료에서 기공도(또는 밀도)의 변화에 따른 기계적 특성의 변화를 도시한 것이다.
최근에 저유전율 물질로 많은 주목을 받고 있는 에어로젤(aerogel)과 물질은 기본적으로 기공을 많이 포함하는 다공성 물질이다. 그런데 유전물질에 기공이 많이 포함될수록 유전율은 감소하지만, 트레이드 오프 특성으로 인해 기계적 강도는 저하된다. 따라서 도 10에와 같이 밀도와 강성(탄성계수 또는 stiffness)는 서로 비례하는 관계가 성립한다. 특히 에어로젤의 경우, 유기공정을 사용함으로써 생기는 에이로젤의 불규칙한 나노구조와 무기 입자 구조의 약한 연결성은, 에어로젤의 약한 기계적 강도의 한계를 초래하게 된다.
도 11은 본 발명의 나노격자를 포함한 나노캐패시터의 압축시험의 응력(stress)-변위(strain) 곡선이다.
도 11에서 도시된 바와 같이, 본 발명의 나노격자는 약 30MPa 이상의 영률(Young's modulus, 응력-변위 곡선의 기울기)를 가지는 것으로 측정되었는데, 이는 에어로젤의 탄성계수 대비 약 100배 이상의 높은 것으로 조사되었다. 또한 본 발명에서의 나노격자는 50%의 압축 변형 후에도 구조가 거의 완전히 복원(98%)되는 우수한 연성을 가지는 것으로 조사되었다.
도 12는 현재까지 개발되거나 보고된 저유전율 재료와 본 발명의 저유전율 나노격자를 포함한 나노캐패시터의 영률과 유전상수와의 관계를 도시한 것이다.
도 12에서 알 수 있듯이, 본 발명에 의한 나노격자를 포함한 나노캐패시터는 현재까지 보고된 저유전율 재료보다 더 낮은 유전상수(1.1 이하)를 가지면서 동시에 필적할만한 강성을 확보한 것을 알 수 있다.
한편, 종래의 저유전율 재료는 전자 소자 특히 반도체 소자에 적용됨에 있어 열적 안정성이 취약하다는 근본적인 단점을 가지고 있었다.
종래의 대부분의 발명들은, 초저유전상수를 가지는 물질을 만드는 과정에서 높은 기공도로 인해 기계적 강도가 약해지기 쉽다. 이를 해결하기 위해 대부분의 발명 내지는 연구들은 유기/무기 복합체(composite) 구조를 채택하여 초저유전율 재료의 기계적인 강도를 보완하고자 하였다. 이에 따라 유기 소재와 결합하여 기계적인 강도 측면에서 일부 성과를 거두기도 하였다.
한편 전자 소자 특히 반도체 소자는 다양한 단위막들을 포함하는 적층 구조를 가진다. 그리고 각각의 단위막들 중 일부 단위막들은 그 제조 과정에서 고온의 열처리를 피할 수 없다. 그런데 일반적으로 유기 소재는 열적 안정성이 무기 소재 대비 취약하기 때문에, 결국 고온 공정에 노출되게 되면 초저유전상수의 강도 향상을 위해 포함시킨 유기 소재는 오히려 취약해지거나 기계적 특성을 조절할 수 없다는 문제가 발생한다.
도 13은, 반도체 소자 공정에서 실제로 노출되는 가장 높은 온도 이상인 800℃까지 온도를 높였을 때, 본 발명에 따른 나노격자를 포함한 나노캐패시터의 유전율 변화를 대표적인 주파수(100 K, 1 M, 10 MHz)에서 도시한다.
도 13에서 도시된 바와 같이, 본 발명에 따른 나노격자를 포함한 나노캐패시터는 상온에서 800℃까지의 온도 범위에서 유전상수의 온도 상수는 2.43×10-5/K 로 매우 낮은 것으로 측정되었다. 이는 상온의 유전상수 대비 800℃의 고온에서도 유전상수가 2% 이상 증가하지 않음을 의미하는 것으로, 본 발명의 나노격자의 뛰어난 열적 안정성을 입증하는 것이다.
본 발명자들은 본 발명의 나노격자로 된 나노캐패시터의 높은 열적 안정성이 나노격자 구조의 낮은 열 전도도(thermal conductivity) 때문일 것으로 추정한다.
일반적으로 열 전도도는 물질에서 기공도(porosity)가 증가할수록 감소한다. 예를 들어, 알루미나(Al2O3)의 열전도도는 0.17 W/㎝인 반면, 75%의 기공도를 가지는 알루미나의 열전도도는 0.014 W/㎝이다. 따라서 본 발명의 나노격자도 매우 높은 기공도를 가지는 다공성 재료이므로, 낮은 열전도도를 가져 그로 인해 높은 열적 안정성을 가지는 것으로 판단된다.
본 발명의 나노격자로 된 나노캐패시터의 높은 열적안정성은 전자소자 제작 및 사용에 있어 탁월한 장점을 가진다. 왜냐하면 반도체 소자들의 집적 및 제작 과정에서 반복되는 열 싸이클(thermal cycle)에 대해 재료 자체의 낮은 열전도도에서 기인한 안정성을 제공할 뿐만 아니라 반도체 소자가 사용 중 발생하는 과열도 완화시킬 수 있기 때문이다.
상기의 실시예의 결과로부터, 본 발명에 따른 나노격자를 포함한 나노캐패시터는 초저유전율(ultralow-k) 특성을 가질 뿐만 아니라, 높은 영률 및 변형률에서 기인한 우수한 기계적 안정성과 유전상수의 낮은 온도 상수에서 기인한 뛰어난 열적 안정성을 확보함을 확인하였다.
< 비교예 1>
도 2를 참고로, 본 발명에서의 나노 격자는 높은 기공도를 가지는 다공성 물질이다. 따라서 앞에서도 기재한 바와 같이 다공성 재료 상에는, 종래의 물리적 기상 증착이나 화학적 기상 증착법을 통해서는, 나노캐패시터로 사용하는데 필요한 상부 전극을 위한 상부 고체막(top plate)을 나노격자 상에 형성하는 것이 불가능하다.
이에 따라 본 발명에서는 고분자와 같은 유기물을 이용하여 나노격자의 상부에 상부막을 형성하고자 하였다.
도 14는 본 발명의 실시예 1에 따른 PMMA(polymethyl methacrylate)라는 고분자 재료를 이용하여 나노격자 상에 상부 고체막을 형성하는 방법을 도시한 것이다.
본 발명의 비교예 1에서는 도 14의 (3)까지는 본 발명의 실시예와 동일하게, Al2O3를 증착하고 FIB 및 O2 플라즈마를 통해 나노격자를 형성하였다. 그 이후 본 발명의 비교예 1에서는, 액체 상태의 PMMA를 이용하여 나노격자를 함침하고(도 14의 (4))90도의 온도에서 15분동안 열처리를 진행하게 되면 PMMA가 고체화된다, 고화된(solidified) PMMA 상에 금속 전극을 증착 한 후(도 14의 (5)), 습식 에칭을 통해 PMMA를 제거하였다(도 14의 (6)).
그러나 상기 PMMA를 코팅하고 고화시키게 되면, 나노격자의 크기 특성으로 인해 PMMA가 평평한 형상으로 유지되지 못하게 되어 그 위에 형성되는 전극이 울퉁불퉁하게(rough) 증착되어 전극의 기능을 수행하지 못하였다.
이에 더하여, 습식 에칭 공정에서도 본 발명의 나노격자의 소수성 특성과 모세관 현상으로 인해 아세톤 등의 에칭용액으로는 PMMA가 완전히 제거되지 못하였다. 그 결과 측정된 유전상수 값도 특정하기 어려울 정도로 부정화되었고 높게 측정되었다.
< 비교예 2>
비교예 2는 상기 비교예 1의 단점을 보완하고자, 본 발명에서의 나노격자 전체를 함침하지 않고 나노격자 상에만 고분자를 코팅하는 방법을 적용하고자 하였다.
도 15는 본 발명의 비교예 2에 따라 PMMA라는 고분자 재료를 이용하여 나노격자 상에 상부 고체막을 형성하는 방법을 도시한 것이다.
본 발명의 비교예 2에서는 도 15의 (3)까지는, 본 발명의 실시예 및 비교예 1과 동일하게, Al2O3를 증착하고 FIB 및 O2 플라즈마를 통해 나노격자를 형성하였다. 그 이후 본 발명의 비교예 2에서는, 나노격자/하부전극/기판의 순서로 적층된 나노격자 적층체를 뒤집어서 전도성 고분자층/금속전극/기판 순서로 적층된 기판과 맞닿게 한 후(도 15의 (4)), 가열을 통해 전도성 고분자층을 졸-젤(sol-gel) 상태에서 고상화시켜(solidified) 전자 소자를 형성한다(도 15의 (5)).
그러나 본 발명의 비교예 2의 경우 상기 도 15의 (4) 단계에서, 나노격자 적층체를 뒤집어서 서브 마이크론 수준의 일정 높이로 유지하는 것이 매우 어려울 뿐만 아니라, 무게 중심이 흐트러져 나노격자 적층체를 정확하고 일정한 높이로 유지하지 못할 경우 전도성 고분자층과 반대면의 금속이 서로 맞닿게 되어 단락(short circuit)이 일어나 소자의 전기적 측정이 불가능하게 되는 문제점이 자주 발생한다.
결국 비교예 2는 실시예 대비, 공정이 더 추가되고 불량률도 높아서 그로 인해 생산성이 저하되는 문제가 있다. 또한 동일한 전자소자 제작에 있어서도 비교예 2는 실시예 대비 기판도 복수개가 필요하며 더 나아가 정밀한 높이 제어장치까지도 별도로 요구되는 단점이 있다.
이상과 같이 본 발명에 대해서 예시한 도면을 참조로 하여 설명하였으나, 본 명세서에 개시된 실시예와 도면에 의해 본 발명이 한정되는 것은 아니며, 본 발명의 기술사상의 범위 내에서 통상의 기술자에 의해 다양한 변형이 이루어질 수 있음은 자명하다. 아울러 앞서 본 발명의 실시예를 설명하면서 본 발명의 구성에 따른 작용 효과를 명시적으로 기재하여 설명하지 않았을 지라도, 해당 구성에 의해 예측 가능한 효과 또한 인정되어야 함은 당연하다.

Claims (13)

  1. 3D 캐드를 통해 나노격자 및 나노격자 상에 위치하며 나노격자 구조가 아닌 상부판(top plate)를 디자인하는 단계;
    PR을 상기 디자인대로 패터닝하는 단계;
    PR을 현상하는 단계;
    유전체를 증착하는 단계;
    상기 PR을 건식 에칭하는 단계;
    상기 상부판 상에 금속을 증착하는 단계;
    를 포함하는 것을 특징으로 하는 전자소자의 제조 방법.
  2. 제 1항에 있어서,
    상기 디자인 단계의 전 또는 후에 추가적으로,
    일면에 전극이 증착된 기판을 준비하는 단계;
    전극 상에 PR을 준비하는 단계;
    를 포함하는 것을 특징으로 하는 전자소자의 제조 방법.
  3. 제 2항에 있어서,
    상기 전극은 금(Au)/티타늄(Ti) 적층체인 것;
    을 특징으로 하는 전자소자의 제조 방법.
  4. 제 1항에 있어서,
    상기 패터닝하는 단계에서는 펨토 초 레이저를 이용하는 것;
    을 특징으로 하는 전자소자의 제조 방법.
  5. 제 1항에 있어서,
    상기 유전체를 증착하는 단계는 ALD법을 이용하는 것;
    을 특징으로 하는 전자소자의 제조 방법.
  6. 제 1항에 있어서,
    상기 유전체는 Al2O3 또는 SiO2 중 적어도 하나 이상을 포함하는 것;
    을 특징으로 하는 전자소자의 제조 방법.
  7. 제 1항에 있어서,
    상기 건식 에칭단계는 FIB 및 산소 플라즈마를 이용하는 것;
    을 특징으로 하는 전자소자의 제조 방법.
  8. 유전체와 공기를 포함하는 3차원의 나노격자;
    상기 나노격자의 상부에 위치하고 나노 격자와 동일한 성분으로 이루어지며, 나노격자 구조가 아닌 상부판;
    상기 상부판의 상부에 위치하는 금속 전극:을 포함하고,
    10MHz의 주파수에서의 유전율이 1.1 이하인 것;
    을 특징으로 하는 전자소자.
  9. 제 8항에 있어서,
    상기 나노격자의 하부 및 상부에 각각 위치하는 금속 전극을 포함하는 것;
    을 특징으로 하는 전자소자.
  10. 제 8항에 있어서,
    상기 유전체는 Al2O3 또는 SiO2 중 적어도 하나 이상을 포함하는 것;
    을 특징으로 하는 전자소자.
  11. 제 8항에 있어서,
    상기 나노격자는 공동의 관으로 된 8 면체 구조의 단위 정으로 구성된 것;
    을 특징으로 하는 전자소자.
  12. 제 8항에 있어서,
    상기 나노격자의 영률은 30 MPa 이상인 것;
    을 특징으로 하는 전자소자.
  13. 제 8항에 있어서,
    상기 전자소자의 상온에서 800℃까지의 유전상수의 변화율이 2% 이하인 것;
    을 특징으로 하는 전자소자.
KR1020180023121A 2018-02-26 2018-02-26 저유전 물질을 포함하는 전자 소자 및 그 제조 방법 KR101978345B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180023121A KR101978345B1 (ko) 2018-02-26 2018-02-26 저유전 물질을 포함하는 전자 소자 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180023121A KR101978345B1 (ko) 2018-02-26 2018-02-26 저유전 물질을 포함하는 전자 소자 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR101978345B1 true KR101978345B1 (ko) 2019-05-14

Family

ID=66581070

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180023121A KR101978345B1 (ko) 2018-02-26 2018-02-26 저유전 물질을 포함하는 전자 소자 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR101978345B1 (ko)

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
Resilient 3D hierarchical architected metamaterials(저자 : Meza, Lucas R. 외 5인, 2015.09.15., Proceedings of the National Academy of Sciences of the USA, Vol.112, No.37, pp.11502-11507) 1부.* *
차세대 스트레처블 전극의 기술 개발동향(이상목 외 2인, 2017.06.30., Vacuum Magazine, Vol.4, Issue 2, 2017, pp.15-23) 1부.* *
최종연구보고서 Ultralow Dielecrtic SiO2-Aerogel의 Intermetal Dielectrics로의 응용에 관한 연구(한국전자통신연구소, 1996.10.31., 인터넷 주소 http://www.itfind.or.kr/Data2000/etri/96/RR96-KET03901/RR96-KET03901.htm) 1부.* *

Similar Documents

Publication Publication Date Title
Luo et al. Interface design for high energy density polymer nanocomposites
Pan et al. High-energy-density polymer nanocomposites composed of newly structured one-dimensional BaTiO3@ Al2O3 nanofibers
JP5294201B2 (ja) 誘電体素子とその製造方法
Osada et al. High-κ dielectric nanofilms fabricated from titania nanosheets
CN109314174B (zh) 具有用于量子计算设备的高品质界面的层间电介质的构造
JP2021013024A (ja) ３ｄキャパシタ、及び光活性基板を作製するキャパシタアレイ
JP5610348B2 (ja) 誘電体膜と誘電体素子及びその製造方法
KR20190090031A (ko) 개선된 열 전도율을 갖는 유전체층
CN106328584B (zh) 制造硅通孔的方法和包括硅通孔的芯片
JP5468496B2 (ja) 半導体基板の製造方法
CN106796883A (zh) 用于三维nand硬膜应用的纳米结晶金刚石碳膜
TWI729495B (zh) 高溫rf加熱器座
CN103283146B (zh) 电子器件和用于制造电子器件的方法
KR101978345B1 (ko) 저유전 물질을 포함하는 전자 소자 및 그 제조 방법
US20240112867A1 (en) Supercapacitors, and methods of their manufacture
KR20090079537A (ko) 저유전율, 고경도의 박막 나노적층구조물 및 이의 제조방법
TW201914378A (zh) 能量存儲中介層裝置和製造方法
Ryu et al. Layer‐Controlled Perovskite 2D Nanosheet Interlayer for the Energy Storage Performance of Nanocomposites
CA3168516C (en) Ultra high surface area integrated capacitor
WO2015184573A1 (zh) 一种超低介电常数绝缘薄膜及其制备方法
Obata et al. A Novel Fabrication Process for High Density Silicon Capacitors by using Metal-Assisted Chemical Etching
CN104134612B (zh) 一种修复超低介质常数薄膜侧壁损伤的方法
KR101824204B1 (ko) 역 오팔 구조를 이용한 이차전지용 접합체 및 제조방법
CN110092346A (zh) 一种硅基mems超级电容器及其制备方法
US11998904B2 (en) Fluidized bed reactors for post-processing powdered carbon

Legal Events

Date Code Title Description
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant